JP3364136B2 - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JP3364136B2 JP3364136B2 JP30298797A JP30298797A JP3364136B2 JP 3364136 B2 JP3364136 B2 JP 3364136B2 JP 30298797 A JP30298797 A JP 30298797A JP 30298797 A JP30298797 A JP 30298797A JP 3364136 B2 JP3364136 B2 JP 3364136B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- resistor
- power supply
- switching speed
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、いわゆるＤＣ−Ｄ
Ｃコンバータなどとして好適に実施されるスイッチング
電源装置に関する。TECHNICAL FIELD The present invention relates to a so-called DC-D.
The present invention relates to a switching power supply device that is preferably implemented as a C converter or the like.
【０００２】[0002]
【従来の技術】携帯型小型電子機器などに用いられ、商
用交流を整流・平滑化して得られた直流電流またはバッ
テリーからの直流電流を、たとえば１００ｋＨｚ程度の
高周波でスイッチングし、小型の変圧器で、所望とする
電圧に高効率に変換するようにしたスイッチング電源装
置が広く用いられている。2. Description of the Related Art A small transformer used for portable small electronic devices or the like, which switches a direct current obtained by rectifying and smoothing a commercial alternating current or a direct current from a battery at a high frequency of, for example, about 100 kHz. A switching power supply device that is capable of converting a desired voltage with high efficiency is widely used.
【０００３】図５は、典型的な従来技術のスイッチング
電源装置１の電気的構成を示すブロック図である。入力
端子ｉｎ１，ｉｎ２から入力された商用交流は、ノイズ
除去用のフィルタｆｉから突入防止抵抗ｒ１を介して、
整流回路ｄ１に入力される。整流回路ｄ１で全波整流さ
れた入力電流は、平滑コンデンサｃ１で平滑化された
後、電源ライン２，３間に出力される。前記電源ライン
２，３間には、パルストランスｔの１次巻線ｔ１および
Ｎチャネル型のパワーＭＯＳＦＥＴで実現されるスイッ
チング素子ｑから成る直列回路が介在されている。FIG. 5 is a block diagram showing an electrical configuration of a typical conventional switching power supply device 1. The commercial alternating current input from the input terminals in1 and in2 is supplied from the noise removing filter fi through the inrush prevention resistor r1.
It is input to the rectifier circuit d1. The input current that is full-wave rectified by the rectifier circuit d1 is smoothed by the smoothing capacitor c1 and then output between the power supply lines 2 and 3. A series circuit including a primary winding t1 of a pulse transformer t and a switching element q realized by an N-channel type power MOSFET is interposed between the power supply lines 2 and 3.
【０００４】前記電源ライン２への直流電流はまた、起
動抵抗ｒ２から、内部定電流源ｔｄを介してコンデンサ
ｃ２に与えられるとともに、前記起動抵抗ｒ２からは、
内部基準電圧源ｖｓに入力される。この内部基準電圧源
ｖｓによって作成された基準電圧Ｖｓによって、発振器
ｏｓｃが所定の周波数で発振動作を行い、また前記基準
電圧Ｖｓは、ダイオードｄ２と抵抗ｒ３とフォトカプラ
ｐｃ１のフォトトランジスタとから成る直列回路に印加
される。前記直列回路において、抵抗ｒ３とフォトトラ
ンジスタとの接続点４の電位は、ＰＷＭ比較器ｃｍｐに
入力される。The direct current to the power supply line 2 is also given to the capacitor c2 from the starting resistor r2 via the internal constant current source td, and from the starting resistor r2,
It is input to the internal reference voltage source vs. The reference voltage Vs generated by the internal reference voltage source vs causes the oscillator osc to oscillate at a predetermined frequency, and the reference voltage Vs is composed of a diode d2, a resistor r3, and a phototransistor of the photocoupler pc1 in series. Applied to the circuit. In the series circuit, the potential at the connection point 4 between the resistor r3 and the phototransistor is input to the PWM comparator cmp.
【０００５】前記ＰＷＭ比較器ｃｍｐにはまた、前記発
振器ｏｓｃの発振出力と、前記コンデンサｃ２の端子電
圧と、内部基準電圧源ｖｒｅｆで作成された基準電圧Ｖ
ｒｅｆとが入力されている。ＰＷＭ比較器ｃｍｐは、前
記コンデンサｃ２の端子電圧と、接続点４の電位と、基
準電圧Ｖｒｅｆとのうち、最も低い電位と、発振器ｏｓ
ｃの発振出力とに基づいて、出力パルス幅、すなわちデ
ューティが決定された駆動信号を作成する。前記駆動信
号は、スイッチング素子ｑの導通時のスイッチング速度
を遅くするためのゲート抵抗ｒ４と、遮断時のスイッチ
ング速度を速くするためのゲート引抜きダイオードｄ３
との並列回路を介して、前記スイッチング素子ｑのゲー
トに与えられる。The PWM comparator cmp also includes an oscillation output of the oscillator osc, a terminal voltage of the capacitor c2, and a reference voltage V generated by an internal reference voltage source vref.
ref has been input. The PWM comparator cmp has the lowest potential among the terminal voltage of the capacitor c2, the potential at the connection point 4, and the reference voltage Vref, and the oscillator os.
Based on the oscillation output of c, a drive signal having an output pulse width, that is, a duty determined, is created. The drive signal includes a gate resistance r4 for slowing the switching speed when the switching element q is on, and a gate extraction diode d3 for increasing the switching speed when the switching element q is off.
It is given to the gate of the switching element q via a parallel circuit with.
【０００６】前記パルストランスｔの１次巻線ｔ１に
は、並列にスナバ回路ｓｕが設けられている。このスナ
バ回路ｓｕは、前記１次巻線ｔ１と並列に接続されるコ
ンデンサｃ３およびダイオードｄ４から成る直列回路
と、コンデンサｃ３に並列に設けられる抵抗ｒ５とを備
えて構成されている。このスナバ回路ｓｕは、スイッチ
ング素子ｑがＯＮからＯＦＦに移るときに発生するサー
ジを、ダイオードｄ４を介してコンデンサｃ３に取込
み、コンデンサｃ３の電荷を抵抗ｒ５で消費することに
よって、前記サージの吸収を行う。A snubber circuit su is provided in parallel with the primary winding t1 of the pulse transformer t. The snubber circuit su includes a series circuit including a capacitor c3 and a diode d4 connected in parallel with the primary winding t1, and a resistor r5 provided in parallel with the capacitor c3. This snubber circuit su absorbs a surge generated when the switching element q shifts from ON to OFF to the capacitor c3 through the diode d4 and consumes the charge of the capacitor c3 by the resistor r5 to absorb the surge. To do.
【０００７】一方、パルストランスｔの２次側では、２
次巻線ｔ２に誘起された電圧は、ダイオードｄ５および
平滑コンデンサｃ４によって直流電流に変換された後、
電源ライン５，６を介して出力端子ｏｕｔ１，ｏｕｔ２
に出力される。前記電源ライン５，６間には、分圧抵抗
ｒ６，ｒ７の直列回路と、フォトカプラｐｃ１の発光ダ
イオードおよびシャントレギュレータｄ６から成る直列
回路とが介在されている。On the other hand, on the secondary side of the pulse transformer t, 2
The voltage induced in the next winding t2 is converted into a direct current by the diode d5 and the smoothing capacitor c4,
Output terminals out1 and out2 via power supply lines 5 and 6
Is output to. A series circuit of voltage dividing resistors r6 and r7 and a series circuit of a light emitting diode of the photocoupler pc1 and a shunt regulator d6 are interposed between the power supply lines 5 and 6.
【０００８】シャントレギュレータｄ６には、出力端子
ｏｕｔ１，ｏｕｔ２への出力電圧の分圧抵抗ｒ６，ｒ７
による分圧値が与えられており、前記出力電圧が低くな
る程、シャントレギュレータｄ６がフォトカプラｐｃ１
の発光ダイオードから大きな電流を引込む。これによっ
て、フォトカプラｐｃ１のフォトトランジスタを流れる
電流が大きくなり、接続点４の電位が低下して、ＰＷＭ
比較器ｃｍｐから出力されるパルス幅が大きくなる。こ
のようにして、出力端子ｏｕｔ１，ｏｕｔ２間の出力電
圧が一定となるように制御されている。The shunt regulator d6 includes voltage dividing resistors r6 and r7 for the output voltage to the output terminals out1 and out2.
The divided voltage value is given by the shunt regulator d6 as the output voltage becomes lower.
A large current is drawn from the light emitting diode of. As a result, the current flowing through the phototransistor of the photocoupler pc1 increases, the potential of the connection point 4 decreases, and the PWM
The pulse width output from the comparator cmp becomes large. In this way, the output voltage between the output terminals out1 and out2 is controlled to be constant.
【０００９】[0009]
【発明が解決しようとする課題】ところで、たとえば、
１９９３年の米国でのＥｎｅｒｇｙ Ｓｔａｒ Ｃｏｍ
ｐｕｔｅｒ Ｐｒｏｇｒａｍ基準設定では、パーソナル
コンピュータの待機時における消費電力を３０Ｗ以下に
設定しており、また我国では、１９９５年に、ＶＴＲの
待機時の消費電力を１０％削減するというように、全世
界的に低消費電力化の動きがあり、スイッチング電源の
省エネルギー化が求められている。ここで、上述のよう
に構成されるスイッチング電源装置１の待機時における
電力消費の割合を、表１および図６で示す。By the way, for example,
Energy Star Com in the US in 1993
According to the putter Program standard setting, the standby power consumption of personal computers is set to 30 W or less. In Japan, in 1995, the standby power consumption of VTRs was reduced by 10%. There is a trend toward lower power consumption, and energy saving of switching power supplies is required. Here, Table 1 and FIG. 6 show the power consumption ratio of the switching power supply device 1 configured as described above during standby.
【００１０】[0010]
【表１】 [Table 1]
【００１１】これらの表１および図６から明らかなよう
に、総損失０．８３４（Ｗ）に対して、スイッチング素
子ｑの損失０．４２（Ｗ）は、５０％以上にも及び、省
電力化のためには、このスイッチング素子ｑでの損失の
削減が最も効果的であることが理解される。そこで、図
７を用いて、スイッチング素子ｑでの損失のメカニズム
について説明する。As is clear from Table 1 and FIG. 6, the loss 0.42 (W) of the switching element q is 50% or more with respect to the total loss 0.834 (W). It is understood that the reduction of the loss in the switching element q is most effective in order to realize the above. Therefore, the mechanism of loss in the switching element q will be described with reference to FIG. 7.
【００１２】上述のように構成されたスイッチング電源
装置１は、前述のように、ゲート抵抗ｒ４によって、Ｐ
ＷＭ比較器ｃｍｐからスイッチング素子ｑのゲートへの
駆動信号の電流レベルが抑制されて、ゲートへの電荷の
蓄積時間が長くされて、スイッチングノイズを小さくす
るように構成されている。したがって、ゲート電圧ＶGS
は、図７（ａ）で示すように、時刻τ１で前記駆動信号
がハイレベルに立上がってから、ゲートへ電荷が蓄積さ
れてゆくことによって、緩やかに上昇してゆく。The switching power supply device 1 having the above-described configuration has the P resistance due to the gate resistance r4 as described above.
The current level of the drive signal from the WM comparator cmp to the gate of the switching element q is suppressed, the charge accumulation time in the gate is lengthened, and the switching noise is reduced. Therefore, the gate voltage V GS
7A, as shown in FIG. 7A, the drive signal rises to a high level at time τ1 and then the charge gradually accumulates due to the accumulation of charges in the gate.
【００１３】前記ゲート電圧ＶGSが、所定の閾値電圧Ｖ
ｔｈとなった時刻τ２において、該スイッチング素子ｑ
が導通し、ドレイン−ソース間電圧ＶDSが、図７（ｂ）
で示すように低下してゆき、これに伴って、図７（ｃ）
で示すように、ドレイン電流ＩD が上昇してゆく。前記
ゲート電圧ＶGSは、ミラー容量に対応した電圧ＶM に到
達した時刻τ３において、一端平坦となった後、再び上
昇を開始する。前記ドレイン−ソース間電圧ＶDSおよび
ドレイン電流ＩD も、前記時刻τ３からは緩やかに変化
する。The gate voltage V GS is a predetermined threshold voltage V
At time τ2 when th, the switching element q
Are conducted, and the drain-source voltage V DS is as shown in FIG.
As shown in FIG.
As shown by, the drain current I D increases. The gate voltage V GS becomes flat once at time τ3 when it reaches the voltage V M corresponding to the mirror capacitance, and then starts rising again. The drain-source voltage V DS and the drain current I D also change gradually from the time τ3.
【００１４】したがって、ドレイン−ソース間のＯＮ時
刻が遅くなり、ドレイン電流のＯＮ開始時刻も遅くな
り、ドレイン−ソース間電圧ＶDSとドレイン電流ＩD と
の積、すなわち、図７（ｄ）において斜線を施して示す
領域で表わされるスイッチング素子ｑでの損失が大きく
なる。Therefore, the ON time between the drain and the source is delayed, the ON start time of the drain current is also delayed, and the product of the drain-source voltage V DS and the drain current I D , that is, in FIG. 7D. The loss in the switching element q represented by the hatched region becomes large.
【００１５】これに対して、図８で示すように、スイッ
チング素子ｑのゲートへの電荷の蓄積を速くし、ゲート
電圧ＶGSの立上がりを速くすると、スイッチング素子ｑ
での損失は小さくなる。なお、この図８において、
（ａ）（ｂ）（ｃ）（ｄ）は、それぞれ図７の（ａ）
（ｂ）（ｃ）（ｄ）に対応している。On the other hand, as shown in FIG. 8, when the accumulation of charges in the gate of the switching element q is accelerated and the rise of the gate voltage V GS is accelerated, the switching element q is increased.
The loss at is small. In addition, in FIG.
(A), (b), (c), and (d) are (a) of FIG. 7, respectively.
It corresponds to (b), (c) and (d).
【００１６】すなわち、図９で示すように、スイッチン
グ速度が速くなる程、スイッチング損失が増大する。し
かしながら、スイッチング速度を速くすると、スイッチ
ングノイズが大きくなるという問題がある。このため、
前述のように、ゲート抵抗ｒ４がＰＷＭ比較器ｃｍｐか
らスイッチング素子ｑへの駆動信号ラインに介在されて
いる。またこの点、１９９０年のＶＣＣＩ（情報処理装
置等電波障害自主規制協議会）の自主規制により、更な
る低ノイズ化が求められている。That is, as shown in FIG. 9, the switching loss increases as the switching speed increases. However, when the switching speed is increased, there is a problem that switching noise increases. For this reason,
As described above, the gate resistance r4 is interposed in the drive signal line from the PWM comparator cmp to the switching element q. Further, in this respect, further noise reduction is required due to the voluntary regulation of VCCI (Voluntary Control Council for Radio Interference such as Information Processing Devices) of 1990.
【００１７】本発明の目的は、低損失化と低ノイズ化と
を両立することができるスイッチング電源装置を提供す
ることである。An object of the present invention is to provide a switching power supply device which can achieve both low loss and low noise.
【００１８】[0018]
【課題を解決するための手段】請求項１の発明に係るス
イッチング電源装置は、制御回路からの駆動信号に応答
してスイッチング素子が変圧器の１次電流をスイッチン
グし、所望とする電圧の２次電流を得るようにしたスイ
ッチング電源装置において、負荷状態検出手段と、前記
負荷状態検出手段の検出結果に応答して、前記駆動信号
の電流レベルを変化し、前記スイッチング素子のスイッ
チング速度を変化させるスイッチング速度変化手段とを
含むことを特徴とする。According to a first aspect of the present invention, there is provided a switching power supply device in which a switching element switches a primary current of a transformer in response to a drive signal from a control circuit, and a desired voltage of 2 is obtained. In a switching power supply device configured to obtain a next current, a load state detection unit and, in response to a detection result of the load state detection unit, change a current level of the drive signal and change a switching speed of the switching element. And a switching speed changing means.
【００１９】上記の構成によれば、ＤＣ−ＤＣコンバー
タなどとして用いられるスイッチング電源装置におい
て、制御回路とスイッチング素子との間の駆動信号ライ
ンに介在されるスイッチング速度変化手段が、負荷状態
検出手段の検出結果に応答して、駆動信号の電流レベル
を変化する。According to the above configuration, in the switching power supply device used as a DC-DC converter or the like, the switching speed changing means interposed in the drive signal line between the control circuit and the switching element is the load state detecting means. The current level of the drive signal is changed in response to the detection result.
【００２０】したがって、スイッチングノイズの小さい
軽負荷時には、スイッチング速度を速くして低損失化を
図ることができ、スイッチングノイズの大きい重負荷時
には、スイッチング速度を遅くして、低ノイズ化を図る
ことができ、こうして低損失化と低ノイズ化とを両立す
ることができる。Therefore, at a light load with a small switching noise, the switching speed can be increased to reduce the loss, and at a heavy load with a large switching noise, the switching speed can be slowed to reduce the noise. Therefore, both low loss and low noise can be achieved at the same time.
【００２１】また、上記スイッチング電源装置では、前
記スイッチング速度変化手段は、スイッチング電源装置
からの出力電流が閾値以下となる軽負荷状態であるとき
には、前記駆動信号の電流レベルを大きくし、スイッチ
ング速度を速くさせ、前記制御回路とスイッチング素子
との間に、前記スイッチング速度変化手段と、前記スイ
ッチング素子の導通時のスイッチング速度を遅くする減
速用抵抗とを備えていることを特徴とする。Further, in the above switching power supply device, the switching speed changing means is a switching power supply device.
In a light load state in which the output current from the device is below the threshold value, the current level of the drive signal is increased to increase the switching speed, and the control circuit and the switching element are increased.
Between the switching speed changing means and the switch.
Reducing the switching speed when the switching element is conducting.
It has a fast resistor and said Rukoto.
【００２２】上記の構成によれば、元々スイッチングノ
イズの小さい軽負荷時にスイッチング速度を速くするの
で、周辺機器に対してスイッチングノイズによる障害を
招くことなく、待機電力を小さくすることができる。According to the above configuration, the switching speed is increased at the time of a light load where the switching noise is originally small, so that the standby power can be reduced without causing a trouble due to the switching noise to the peripheral equipment.
【００２３】さらにまた、上記スイッチング電源装置で
は、前記スイッチング速度変化手段は、重負荷状態であ
るときには、前記駆動信号の電流レベルを小さくし、ス
イッチング速度を遅くさせるように構成することができ
る。Furthermore, in the above switching power supply device, the switching speed changing means may be configured to reduce the current level of the drive signal and slow the switching speed when in a heavy load state.
It
【００２４】上記の構成によれば、元々スイッチングノ
イズの大きい重負荷時にスイッチング速度を遅くするの
で、スイッチングノイズを小さくすることができる。According to the above construction, since the switching speed is slowed down when the load is heavy with switching noise, the switching noise can be reduced.
【００２５】また、請求項２の発明に係るスイッチング
電源装置では、前記スイッチング速度変化手段は、軽負
荷時に前記減速用抵抗と並列に接続されるバイパス抵抗
を備えていることを特徴とする。 また、請求項３の発明
に係るスイッチング電源装置では、前記スイッチング速
度変化手段は、トランジスタＱ２１および抵抗Ｒ２１の
直列回路とトランジスタＱ２２および抵抗Ｒ２２の直列
回路とを電源ラインと前記減速用抵抗との間に並列に介
在させるとともに、前記駆動信号を出力する回路と前記
減速用抵抗との間に、前記トランジスタＱ２１・Ｑ２２
の導通／遮断を制御する回路とトランジスタＱ２３とを
備え、前記抵抗Ｒ２２の抵抗値が前記抵抗Ｒ２１の抵抗
値よりも小さいことを特徴とする。また、請求項４の発
明に係るスイッチング電源装置は、前記制御回路および
スイッチング速度変化手段を１チップ化し、スイッチン
グ素子との２チップを１パッケージ化することを特徴と
する。Further, the switching according to the invention of claim 2
In the power supply device, the switching speed changing means is
Bypass resistor connected in parallel with the deceleration resistor when loaded
It is characterized by having. The invention of claim 3
In the switching power supply device according to
The degree changing means includes a transistor Q21 and a resistor R21.
Series circuit with transistor Q22 and resistor R22 in series
Circuit in parallel between the power supply line and the deceleration resistor.
And a circuit that outputs the drive signal
Between the deceleration resistor and the transistors Q21 and Q22
Circuit for controlling conduction / cutoff of the transistor and the transistor Q23
And the resistance value of the resistor R22 is the resistance of the resistor R21.
It is characterized by being smaller than the value. A switching power supply device according to a fourth aspect of the present invention is characterized in that the control circuit and the switching speed changing means are integrated into one chip, and two chips including a switching element are integrated into one package.
【００２６】上記の構成によれば、ＣＭＯＳ回路などで
実現される制御回路およびスイッチング速度変化手段
と、ＮＭＯＳＦＥＴなどで実現されるスイッチング素子
とを、それぞれ個別に、最適プロセス、かつ最適設計値
で作成し、それらを任意に組合わせて、１パッケージ化
することで、高性能化および汎用性の向上を図ることが
できる。According to the above structure, the control circuit and the switching speed changing means realized by the CMOS circuit and the switching element realized by the NMOSFET are individually prepared by the optimum process and the optimum design value. However, it is possible to improve performance and versatility by arbitrarily combining them and packaging them into one package.
【００２７】[0027]
【発明の実施の形態】本発明の実施の一形態について、
図１および図２に基づいて説明すれば以下の通りであ
る。BEST MODE FOR CARRYING OUT THE INVENTION Regarding one embodiment of the present invention,
The following is a description with reference to FIGS. 1 and 2.
【００２８】図１は、本発明の実施の一形態のスイッチ
ング電源装置１１の電気的構成を示すブロック図であ
る。入力端子ＩＮ１，ＩＮ２から入力された商用交流
は、ノイズ除去用のフィルタＦＩから突入防止抵抗Ｒ１
を介して、整流回路Ｄ１に入力される。整流回路Ｄ１で
全波整流された入力電流は、平滑コンデンサＣ１で平滑
化された後、電源ライン１３，１４間に出力される。前
記電源ライン１３，１４間には、パルストランスＴの１
次巻線Ｔ１と、プライマリレギュレータ１２内で端子Ｖ
ＤＳ，ＧＮＤ間に設けられており、Ｎチャネル型のパワ
ーＭＯＳＦＥＴで実現されるスイッチング素子Ｑ１とか
ら成る直列回路が介在されている。FIG. 1 is a block diagram showing an electrical configuration of a switching power supply device 11 according to an embodiment of the present invention. The commercial AC input from the input terminals IN1 and IN2 is supplied from the noise removal filter FI to the inrush prevention resistor R1.
Is input to the rectifier circuit D1 via. The input current that is full-wave rectified by the rectifier circuit D1 is smoothed by the smoothing capacitor C1 and then output between the power supply lines 13 and 14. Between the power supply lines 13 and 14, a pulse transformer T
Terminal V in the secondary winding T1 and the primary regulator 12
A series circuit provided between DS and GND and including a switching element Q1 realized by an N-channel type power MOSFET is interposed.
【００２９】前記電源ライン１３への直流電流はまた、
起動抵抗Ｒ２を介して、プライマリレギュレータ１２の
電源入力端子Ｖｃｃに与えられる。前記電源入力端子Ｖ
ｃｃに入力された直流電流は、内部定電流源ＴＤによっ
て定電流化された後、制御端子ＣＡに外付けされている
コンデンサＣ２に与えられる。さらにまた、前記電源入
力端子Ｖｃｃに入力された直流電流は、内部基準電圧源
ＶＳに入力される。この内部基準電圧源ＶＳによって作
成された基準電圧Ｖｓによって、発振器ＯＳＣが所定の
周波数で発振動作を行う。また、前記基準電圧Ｖｓは、
ダイオードＤ２と、抵抗Ｒ３と、フィードバック端子Ｆ
Ｂ１に接続されたフォトカプラＰＣ１のフォトトランジ
スタとから成る直列回路に印加される。前記直列回路に
おいて、フィードバック端子ＦＢ１の電位は、ＰＷＭ比
較器ＣＭＰ１に入力される。The direct current to the power line 13 also
It is given to the power supply input terminal Vcc of the primary regulator 12 via the starting resistor R2. The power input terminal V
The direct current input to cc is converted to a constant current by the internal constant current source TD and then applied to the capacitor C2 externally attached to the control terminal CA. Furthermore, the DC current input to the power supply input terminal Vcc is input to the internal reference voltage source VS. The oscillator OSC oscillates at a predetermined frequency by the reference voltage Vs generated by the internal reference voltage source VS. Further, the reference voltage Vs is
Diode D2, resistor R3, feedback terminal F
It is applied to a series circuit composed of the phototransistor of the photocoupler PC1 connected to B1. In the series circuit, the potential of the feedback terminal FB1 is input to the PWM comparator CMP1.
【００３０】前記ＰＷＭ比較器ＣＭＰ１には、前記発振
器ＯＳＣの発振出力と、前記制御端子ＣＡの電圧、すな
わちコンデンサＣ２の端子電圧と、内部基準電圧源ＶＲ
ＥＦ１で作成された基準電圧Ｖｒｅｆ１とが入力されて
いる。ＰＷＭ比較器ＣＭＰ１は、前記コンデンサＣ２の
端子電圧と、フィードバック端子ＦＢ１の電位と、基準
電圧Ｖｒｅｆ１との電位のうち、最も低い電位と、発振
器ＯＳＣの発振出力とに基づいて、出力パルス幅、すな
わちデューティが決定された駆動信号を作成する。前記
駆動信号は、スイッチング素子Ｑ１の導通時のスイッチ
ング速度を遅くするためのゲート抵抗Ｒ４と、遮断時の
スイッチング速度を速くするためのゲート引抜きダイオ
ードＤ３との並列回路を介して、前記スイッチング素子
Ｑ１のゲートに与えられる。The PWM comparator CMP1 has an oscillation output of the oscillator OSC, a voltage of the control terminal CA, that is, a terminal voltage of the capacitor C2, and an internal reference voltage source VR.
The reference voltage Vref1 created by EF1 is input. The PWM comparator CMP1 has an output pulse width, that is, an output pulse width, based on the lowest potential among the terminal voltage of the capacitor C2, the potential of the feedback terminal FB1, and the potential of the reference voltage Vref1, and the oscillation output of the oscillator OSC. A drive signal whose duty has been determined is created. The drive signal is passed through a parallel circuit of a gate resistor R4 for slowing the switching speed when the switching element Q1 is conducting and a gate extraction diode D3 for increasing the switching speed when the switching element Q1 is cut off, and the switching element Q1. Given to the gate of.
【００３１】前記パルストランスＴの１次巻線Ｔ１に
は、並列にスナバ回路ＳＵが設けられている。このスナ
バ回路ＳＵは、前記１次巻線Ｔ１と並列に接続されるコ
ンデンサＣ３およびダイオードＤ４から成る直列回路
と、コンデンサＣ３に並列に設けられる抵抗Ｒ５とを備
えて構成されている。このスナバ回路ＳＵは、スイッチ
ング素子Ｑ１がＯＮからＯＦＦに移るときに発生するサ
ージを、ダイオードＤ４を介してコンデンサＣ３に取込
み、コンデンサＣ３の電荷を抵抗Ｒ５で消費することに
よって、前記サージの吸収を行う。A snubber circuit SU is provided in parallel with the primary winding T1 of the pulse transformer T. The snubber circuit SU includes a series circuit including a capacitor C3 and a diode D4 connected in parallel with the primary winding T1, and a resistor R5 provided in parallel with the capacitor C3. The snubber circuit SU absorbs the surge by taking in the surge generated when the switching element Q1 shifts from ON to OFF to the capacitor C3 via the diode D4 and consuming the charge of the capacitor C3 by the resistor R5. To do.
【００３２】一方、パルストランスＴの２次側では、２
次巻線Ｔ２に誘起された電圧は、ダイオードＤ５および
平滑コンデンサＣ４によって直流電流に変換された後、
電源ライン１６，１７を介して出力端子ＯＵＴ１，ＯＵ
Ｔ２に出力される。前記電源ライン１６，１７間には、
分圧抵抗Ｒ６，Ｒ７の直列回路と、フォトカプラＰＣ１
の発光ダイオードおよびシャントレギュレータＤ６から
成る直列回路とが介在されている。On the other hand, on the secondary side of the pulse transformer T, 2
The voltage induced in the next winding T2 is converted into a direct current by the diode D5 and the smoothing capacitor C4,
Output terminals OUT1 and OU via power supply lines 16 and 17
It is output to T2. Between the power lines 16 and 17,
Series circuit of voltage dividing resistors R6 and R7, and photocoupler PC1
And a series circuit including the light emitting diode and the shunt regulator D6.
【００３３】シャントレギュレータＤ６には、出力端子
ＯＵＴ１，ＯＵＴ２への出力電圧の分圧抵抗Ｒ６，Ｒ７
による分圧値が与えられており、前記出力電圧が低くな
る程、シャントレギュレータＤ６がフォトカプラＰＣ１
の発光ダイオードから大きな電流を引込む。これによっ
て、フォトカプラＰＣ１のフォトトランジスタを流れる
電流が大きくなり、フィードバック端子ＦＢ１の電位が
低下して、ＰＷＭ比較器ＣＭＰ１から出力されるパルス
幅が大きくなる。このようにして、出力端子ＯＵＴ１，
ＯＵＴ２間の出力電圧が一定となるように制御されてい
る。The shunt regulator D6 includes voltage dividing resistors R6 and R7 for dividing the output voltage to the output terminals OUT1 and OUT2.
The divided voltage value is given by, and as the output voltage becomes lower, the shunt regulator D6 becomes closer to the photocoupler PC1.
A large current is drawn from the light emitting diode of. As a result, the current flowing through the phototransistor of the photocoupler PC1 increases, the potential of the feedback terminal FB1 decreases, and the pulse width output from the PWM comparator CMP1 increases. In this way, the output terminals OUT1,
The output voltage across OUT2 is controlled to be constant.
【００３４】注目すべきは、このスイッチング電源装置
１１では、負荷側に負荷状態検出回路Ｓ１が設けられて
おり、この負荷状態検出回路Ｓ１によって検出された負
荷状態が、フォトカプラＰＣ２の発光ダイオードから、
プライマリレギュレータ１２のフィードバック端子ＦＢ
２ａ，ＦＢ２ｂ間に接続されているフォトカプラＰＣ２
のフォトトランジスタに伝達され、このフォトトランジ
スタと直列に接続されて前記ゲート抵抗Ｒ４と並列に接
続されるバイパス抵抗Ｒ１１によって、前記ＰＷＭ比較
器ＣＭＰ１からスイッチング素子Ｑ１のゲートへの駆動
信号の電流レベルが変化される。It should be noted that the switching power supply device 11 is provided with a load state detection circuit S1 on the load side, and the load state detected by the load state detection circuit S1 is output from the light emitting diode of the photocoupler PC2. ,
Feedback terminal FB of the primary regulator 12
Photocoupler PC2 connected between 2a and FB2b
Of the drive signal transmitted from the PWM comparator CMP1 to the gate of the switching element Q1 by the bypass resistor R11 which is transmitted to the phototransistor and is connected in series with the phototransistor and connected in parallel with the gate resistor R4. Be changed.
【００３５】前記負荷状態検出回路Ｓ１は、前記電源ラ
イン１７に介在される電流検知抵抗Ｒ１２と、基準電圧
源ＶＲＥＦ２と、前記フォトカプラＰＣ２の発光ダイオ
ードと直列に電源ライン１６，１７間に介在されるトラ
ンジスタＱ２と、前記電流検知抵抗Ｒ１２の端子間電圧
が前記基準電圧源ＶＲＥＦ２で定められた基準電圧Ｖｒ
ｅｆ２よりも低くなった軽負荷時には、ハイレベルの出
力を導出し、前記トランジスタＱ２を導通する比較器Ｃ
ＭＰ２とを備えて構成されている。The load state detection circuit S1 is interposed between the power supply lines 16 and 17 in series with the current detection resistor R12 interposed in the power supply line 17, the reference voltage source VREF2, and the light emitting diode of the photocoupler PC2. Between the transistor Q2 and the current detection resistor R12, the reference voltage Vr determined by the reference voltage source VREF2.
At a light load lower than ef2, a comparator C for deriving a high level output and conducting the transistor Q2
And MP2.
【００３６】したがって、軽負荷の待機状態となると、
フォトカプラＰＣ２の発光ダイオードが発光し、これに
よって、フォトカプラＰＣ２のフォトトランジスタが導
通して、バイパス抵抗Ｒ１１がゲート抵抗Ｒ４と並列に
接続されることになり、ＰＷＭ比較器ＣＭＰ１からスイ
ッチング素子Ｑ１のゲートへの駆動信号の電流レベルが
増加され、スイッチング速度を、前記図８で示すように
速くすることができる。Therefore, in the light load standby state,
The light emitting diode of the photocoupler PC2 emits light, whereby the phototransistor of the photocoupler PC2 becomes conductive, the bypass resistor R11 is connected in parallel with the gate resistor R4, and the PWM comparator CMP1 switches the switching element Q1. The current level of the drive signal to the gate is increased, and the switching speed can be increased as shown in FIG.
【００３７】したがって、上述のように構成されるスイ
ッチング電源装置１１は、出力電流が前記基準電圧Ｖｒ
ｅｆ２に対応した閾値電流Ｉｔｈ１以下となる待機状態
では、スイッチング素子Ｑ１のスイッチング速度が速く
なり、図２で示すように、スイッチング損失を低減する
ことができる。このようにして、重負荷時におけるスイ
ッチングノイズを増大することなく、該スイッチングノ
イズの小さい軽負荷時におけるスイッチング損失を低減
し、負荷機器が実際に使用される時間に比べて圧倒的に
長い時間である待機時の消費電力を削減することができ
る。Therefore, in the switching power supply device 11 configured as described above, the output current is the reference voltage Vr.
In the standby state in which the threshold current Ith1 is equal to or less than the threshold current Ith1 corresponding to ef2, the switching speed of the switching element Q1 is increased, and the switching loss can be reduced as shown in FIG. In this way, the switching loss at the time of a light load with a small switching noise is reduced without increasing the switching noise at the time of a heavy load, and the load device can be overwhelmingly longer than the time actually used. It is possible to reduce power consumption during standby.
【００３８】また、上述のように構成されるスイッチン
グ電源装置１１では、スイッチング素子Ｑ１に関連する
前記駆動信号の発生のためのＰＷＭ比較器ＣＭＰ１、発
振器ＯＳＣ、内部基準電圧源ＶＳ等で構成される制御回
路が１チップ化されており、この制御回路と、スイッチ
ング素子Ｑ１とが１パッケージ化されて、プライマリレ
ギュレータ１２を構成している。したがって、ＣＭＯＳ
回路などで実現される制御回路と、ＮＭＯＳＦＥＴなど
で実現されるスイッチング素子Ｑ１とを、それぞれ個別
に、最適なプロセス、かつ最適な設計値で作成すること
ができ、またそれらを任意に組合わせることによってプ
ライマリレギュレータ１２を作成するので、高性能化お
よび汎用性の向上を図ることができる。Further, the switching power supply device 11 configured as described above is configured by the PWM comparator CMP1 for generating the driving signal related to the switching element Q1, the oscillator OSC, the internal reference voltage source VS and the like. The control circuit is integrated into one chip, and the control circuit and the switching element Q1 are packaged into one package to form the primary regulator 12. Therefore, CMOS
A control circuit realized by a circuit or the like and a switching element Q1 realized by an NMOSFET or the like can be individually created by an optimum process and an optimum design value, and they can be arbitrarily combined. Since the primary regulator 12 is manufactured by the above method, high performance and general versatility can be achieved.
【００３９】本発明の実施の他の形態について、図２〜
図４に基づいて説明すれば以下の通りである。Another embodiment of the present invention will be described with reference to FIGS.
It will be described below with reference to FIG.
【００４０】図３は、本発明の実施の他の形態のスイッ
チング電源装置２１の電気的構成を示すブロック図であ
る。このスイッチング電源装置２１は、前述のスイッチ
ング電源装置１１に類似し、対応する部分には、同一の
参照符号を付してその説明を省略する。FIG. 3 is a block diagram showing an electrical configuration of a switching power supply device 21 according to another embodiment of the present invention. The switching power supply device 21 is similar to the switching power supply device 11 described above, and corresponding parts are designated by the same reference numerals and the description thereof will be omitted.
【００４１】このスイッチング電源装置２１では、プラ
イマリレギュレータ２２において、前述のバイパス抵抗
Ｒ１１に代えて、選択的に駆動信号電流を供給するトラ
ンジスタＱ２１および抵抗Ｒ２１の直列回路と、トラン
ジスタＱ２２および抵抗Ｒ２２の直列回路と、前記駆動
信号電流を引込むトランジスタＱ２３と、制御回路ＣＴ
Ｌとが設けられている。In this switching power supply device 21, in the primary regulator 22, in place of the bypass resistor R11 described above, a series circuit of a transistor Q21 and a resistor R21 for selectively supplying a drive signal current, and a series circuit of the transistor Q22 and the resistor R22. Circuit, a transistor Q23 for drawing in the drive signal current, and a control circuit CT
L and are provided.
【００４２】トランジスタＱ２１および抵抗Ｒ２１の直
列回路と、トランジスタＱ２２および抵抗Ｒ２２の直列
回路とは、前記電源入力端子Ｖｃｃに接続されるハイレ
ベルの電源ラインと前記ゲート抵抗Ｒ４との間に、相互
に並列に介在されている。トランジスタＱ２３は、抵抗
Ｒ４と、接地端子ＧＮＤに接続されるローレベルの電源
ラインとの間に介在されている。The series circuit of the transistor Q21 and the resistor R21 and the series circuit of the transistor Q22 and the resistor R22 are mutually connected between the high level power source line connected to the power source input terminal Vcc and the gate resistor R4. It is intervened in parallel. The transistor Q23 is interposed between the resistor R4 and a low level power supply line connected to the ground terminal GND.
【００４３】トランジスタＱ２１，Ｑ２２は、制御回路
ＣＴＬ内のトランジスタＱ２４，Ｑ２５によって、それ
ぞれ導通／遮断制御される。一方、前記フォトカプラＰ
Ｃ２のフォトトランジスタは、抵抗Ｒ２３と直列に接続
されて、前記ハイレベルの電源ラインとローレベルの電
源ラインとの間に介在されている。このフォトトランジ
スタと抵抗Ｒ２３との接続点２３の電位は、比較器ＣＭ
Ｐ３の非反転入力端子に与えられており、この比較器Ｃ
ＭＰ３は、基準電圧源ＶＲＥＦ４から反転入力端子に入
力される基準電圧Ｖｒｅｆ４よりも前記接続点２３の電
位が高くなると、ハイレベルの出力を導出する。The transistors Q21 and Q22 are controlled to be turned on / off by transistors Q24 and Q25 in the control circuit CTL, respectively. On the other hand, the photo coupler P
The phototransistor of C2 is connected in series with the resistor R23 and is interposed between the high level power line and the low level power line. The potential at the connection point 23 between the phototransistor and the resistor R23 is the comparator CM.
It is applied to the non-inverting input terminal of P3, and this comparator C
MP3 derives a high level output when the potential at the connection point 23 becomes higher than the reference voltage Vref4 input from the reference voltage source VREF4 to the inverting input terminal.
【００４４】したがって、負荷状態検出回路Ｓ２におい
て、電流検知抵抗Ｒ１２での電圧降下が基準電圧源ＶＲ
ＥＦ３からの基準電圧Ｖｒｅｆ３よりも小さい軽負荷時
には、フォトカプラＰＣ２のフォトダイオードが発光
し、フォトトランジスタから流れる電流が大きくなっ
て、抵抗Ｒ２３の端子間電圧が大きくなると、比較器Ｃ
ＭＰ３はハイレベルの出力を導出する。比較器ＣＭＰ３
の出力は、トランジスタＱ２４，Ｑ２５に与えられてお
り、前記比較器ＣＭＰ３がハイレベルの出力を導出する
と、これらのトランジスタＱ２４，Ｑ２５が導通する。
トランジスタＱ２４が導通すると、前記ＰＷＭ比較器Ｃ
ＭＰ１から抵抗Ｒ２４を介してトランジスタＱ２１に与
えられる前記駆動信号がバイパスされ、該駆動信号がハ
イレベルである期間にも、このトランジスタＱ２１は遮
断したままとなる。このとき、前記駆動信号は、前記ト
ランジスタＱ２５を介してトランジスタＱ２２のベース
に与えられ、該トランジスタＱ２２が導通する。Therefore, in the load state detection circuit S2, the voltage drop in the current detection resistor R12 is caused by the reference voltage source VR.
When the load is smaller than the reference voltage Vref3 from EF3, the photodiode of the photocoupler PC2 emits light, the current flowing from the phototransistor increases, and the voltage across the resistor R23 increases.
MP3 derives a high level output. Comparator CMP3
Is given to the transistors Q24 and Q25, and when the comparator CMP3 derives a high level output, these transistors Q24 and Q25 become conductive.
When the transistor Q24 conducts, the PWM comparator C
The drive signal supplied from MP1 to the transistor Q21 via the resistor R24 is bypassed, and the transistor Q21 remains cut off even while the drive signal is at the high level. At this time, the drive signal is given to the base of the transistor Q22 via the transistor Q25, and the transistor Q22 becomes conductive.
【００４５】これに対して、電流検知抵抗Ｒ１２での電
圧降下が前記基準電圧Ｖｒｅｆ３よりも大きい通常負荷
時には、フォトカプラＰＣ２のフォトダイオードは消灯
し、フォトトランジスタがハイインピーダンスとなっ
て、比較器ＣＭＰ３はローレベルの出力を導出する。こ
れによって、トランジスタＱ２４，Ｑ２５が遮断し、前
記ＰＷＭ比較器ＣＭＰ１からの駆動信号は、トランジス
タＱ２１のベースに与えられることになる。On the other hand, at a normal load in which the voltage drop across the current detection resistor R12 is larger than the reference voltage Vref3, the photodiode of the photocoupler PC2 is turned off, the phototransistor becomes high impedance, and the comparator CMP3. Derives a low level output. As a result, the transistors Q24 and Q25 are cut off, and the drive signal from the PWM comparator CMP1 is given to the base of the transistor Q21.
【００４６】したがって、スイッチング素子Ｑ１のゲー
トへは、通常負荷時には、抵抗Ｒ２１を介して駆動信号
電流が与えられ、軽負荷時には、抵抗Ｒ２２を介して駆
動信号電流が与えられる。したがって、抵抗Ｒ２２の抵
抗値を抵抗Ｒ２１の抵抗値よりも小さく選ぶことによっ
て、軽負荷時におけるスイッチング素子Ｑ１のスイッチ
ング速度を速くし、前述の図２で示すように、スイッチ
ング損失を低減することができる。これに対して、抵抗
Ｒ２２の抵抗値を抵抗Ｒ２１の抵抗値よりも大きく選ぶ
ことによって、図４で示すように、出力電流が閾値電流
Ｉｔｈ２以上の通常負荷時におけるスイッチングノイズ
を低減することができる。このようにして、待機時にお
ける低消費電力化と、通常負荷時におけるスイッチング
ノイズの低減とを、両立して実現することができる。Therefore, the drive signal current is applied to the gate of the switching element Q1 via the resistor R21 when the load is normal, and the drive signal current is applied through the resistor R22 when the load is light. Therefore, by selecting the resistance value of the resistor R22 smaller than the resistance value of the resistor R21, it is possible to increase the switching speed of the switching element Q1 at the time of a light load and reduce the switching loss as shown in FIG. it can. On the other hand, by selecting the resistance value of the resistor R22 to be larger than the resistance value of the resistor R21, it is possible to reduce the switching noise at the time of the normal load in which the output current is the threshold current Ith2 or more, as shown in FIG. . In this way, low power consumption during standby and reduction of switching noise during normal load can both be achieved.
【００４７】[0047]
【発明の効果】請求項１の発明に係るスイッチング電源
装置は、以上のように、ＤＣ−ＤＣコンバータなどとし
て用いられるスイッチング電源装置において、制御回路
とスイッチング素子との間の駆動信号ラインにスイッチ
ング速度変化手段を介在し、負荷状態の検出結果に応答
して、駆動信号の電流レベルを変化し、前記スイッチン
グ素子のスイッチング速度を変化させる。As described above, in the switching power supply device according to the invention of claim 1, in the switching power supply device used as a DC-DC converter or the like, the switching speed is provided in the drive signal line between the control circuit and the switching element. The current level of the drive signal is changed in response to the detection result of the load state via the changing means, and the switching speed of the switching element is changed.
【００４８】それゆえ、スイッチングノイズの小さい軽
負荷時には、スイッチング速度を速くして低損失化を図
ることができ、スイッチングノイズの大きい重負荷時に
は、スイッチング速度を遅くして、低ノイズ化を図るこ
とができる。Therefore, when the load is small with switching noise, the switching speed can be increased to reduce the loss, and when the load is heavy with large switching noise, the switching speed can be reduced to reduce the noise. You can
【００４９】また、上記スイッチング電源装置は、以上
のように、スイッチング電源装置からの出力電流が閾値
以下となる軽負荷状態であるときには、前記駆動信号の
電流レベルを大きくし、スイッチング速度を速くさせ、
前記制御回路とスイッチング素子との間に、前記スイッ
チング速度変化手段と、前記スイッチング素子の導通時
のスイッチング速度を遅くする減速用抵抗とを備えてい
る。Further, in the switching power supply device, as described above , the output current from the switching power supply device is the threshold value.
In the following light load state, the current level of the drive signal is increased to increase the switching speed ,
The switch is provided between the control circuit and the switching element.
When the switching speed changing means and the switching element are in conduction
And a resistance for deceleration that slows down the switching speed .
【００５０】それゆえ、元々スイッチングノイズの小さ
い軽負荷時にスイッチング速度を速くするので、周辺機
器に対してスイッチングノイズによる障害を招くことな
く、待機電力を小さくすることができる。Therefore, since the switching speed is increased at the time of a light load where the switching noise is originally small, the standby power can be reduced without causing a trouble due to the switching noise to the peripheral equipment.
【００５１】さらにまた、上記スイッチング電源装置
は、以上のように、重負荷状態であるときには、前記駆
動信号の電流レベルを小さくし、スイッチング速度を遅
くさせるように構成することができる。Furthermore, as described above, the switching power supply device can be configured to reduce the current level of the drive signal and slow the switching speed in the heavy load state.
【００５２】それゆえ、元々スイッチングノイズの大き
い重負荷時にスイッチング速度を遅くするので、スイッ
チングノイズを小さくすることができる。Therefore, since the switching speed is slowed down at the time of heavy load where switching noise is originally large, the switching noise can be reduced.
【００５３】また、請求項４の発明に係るスイッチング
電源装置は、以上のように、前記制御回路およびスイッ
チング速度変化手段を１チップ化し、スイッチング素子
との２チップを１パッケージ化する。As described above, in the switching power supply device according to the invention of claim 4, the control circuit and the switching speed changing means are integrated into one chip, and two chips including the switching element are integrated into one package.
【００５４】それゆえ、ＣＭＯＳ回路などで実現される
制御回路およびスイッチング速度変化手段と、ＮＭＯＳ
ＦＥＴなどで実現されるスイッチング素子とを、それぞ
れ個別に、最適プロセス、かつ最適設計値で作成し、そ
れらを任意に組合わせて、１パッケージ化することで、
高性能化および汎用性の向上を図ることができる。Therefore, the control circuit and the switching speed changing means realized by the CMOS circuit and the NMOS,
Switching devices realized by FETs and the like are individually created with an optimum process and optimum design values, and they are arbitrarily combined into one package,
It is possible to improve performance and versatility.
【図１】本発明の実施の一形態のスイッチング電源装置
の電気的構成を示すブロック図である。FIG. 1 is a block diagram showing an electrical configuration of a switching power supply device according to an embodiment of the present invention.
【図２】図１および図３で示すスイッチング電源装置の
動作を説明するためのグラフである。FIG. 2 is a graph for explaining the operation of the switching power supply device shown in FIGS. 1 and 3.
【図３】本発明の実施の他の形態のスイッチング電源装
置の電気的構成を示すブロック図である。FIG. 3 is a block diagram showing an electrical configuration of a switching power supply device according to another embodiment of the present invention.
【図４】図３で示すスイッチング電源装置の動作を説明
するためのグラフである。FIG. 4 is a graph for explaining the operation of the switching power supply device shown in FIG.
【図５】典型的な従来技術のスイッチング電源装置の電
気的構成を示すブロック図である。FIG. 5 is a block diagram showing an electrical configuration of a typical conventional switching power supply device.
【図６】図５で示すスイッチング電源装置の待機時にお
ける電力消費の内釈を示すグラフである。FIG. 6 is a graph showing the pouring of power consumption during standby of the switching power supply device shown in FIG.
【図７】スイッチング素子のスイッチング速度が遅い場
合の動作を説明するためのタイミングチャートである。FIG. 7 is a timing chart for explaining the operation when the switching speed of the switching element is slow.
【図８】スイッチング素子のスイッチング速度が速い場
合の動作を説明するためのタイミングチャートである。FIG. 8 is a timing chart for explaining an operation when the switching element has a high switching speed.
【図９】スイッチング素子のスイッチング速度とスイッ
チング損失との関係を示すグラフである。FIG. 9 is a graph showing a relationship between a switching speed and a switching loss of a switching element.
１１，２１ スイッチング電源装置
１２，２２ プライマリレギュレータ
Ｃ１，Ｃ４ 平滑コンデンサ
Ｃ２，Ｃ３ コンデンサ
ＣＭＰ１ ＰＷＭ比較器
ＣＭＰ２，ＣＭＰ３ 比較器
ＣＴＬ 制御回路（スイッチング速度変化手段）
Ｄ１ 整流回路
Ｄ２，Ｄ４，Ｄ５ ダイオード
Ｄ３ ゲート引抜きダイオード
Ｄ６ シャントレギュレータ
ＦＩ フィルタ
ＯＳＣ 発振器
ＰＣ１，ＰＣ２ フォトカプラ
Ｑ１ スイッチング素子
Ｑ２，Ｑ２１〜Ｑ２５ トランジスタ
Ｒ１ 突入防止抵抗
Ｒ２ 起動抵抗
Ｒ３，Ｒ５，Ｒ２１〜Ｒ２４ 抵抗
Ｒ４ ゲート抵抗
Ｒ６，Ｒ７ 分圧抵抗
Ｒ１１ バイパス抵抗（スイッチング速度変化手
段）
Ｒ１２ 電流検知抵抗
Ｓ１，Ｓ２ 負荷状態検出回路
ＳＵ スナバ回路
Ｔ パルストランス
ＴＤ 内部定電流源
ＶＲＥＦ１〜ＶＲＥＦ４ 基準電圧源
ＶＳ 内部基準電圧源11, 21 Switching power supply device 12, 22 Primary regulator C1, C4 Smoothing capacitor C2, C3 Capacitor CMP1 PWM comparator CMP2, CMP3 Comparator CTL Control circuit (switching speed changing means) D1 Rectifier circuit D2, D4, D5 Diode D3 Gate extraction Diode D6 Shunt regulator FI filter OSC Oscillator PC1, PC2 Photocoupler Q1 Switching element Q2, Q21 to Q25 Transistor R1 Inrush prevention resistor R2 Starting resistor R3, R5, R21 to R24 Resistor R4 Gate resistor R6, R7 Voltage dividing resistor R11 Bypass resistor ( Switching speed changing means) R12 current detection resistors S1, S2 load state detection circuit SU snubber circuit T pulse transformer TD internal constant current sources VREF1 to VREF4 in reference voltage source VS Part reference voltage source
Claims (4)
チング素子が変圧器の１次電流をスイッチングし、所望
とする電圧の２次電流を得るようにしたスイッチング電
源装置において、 負荷状態検出手段と、 前記負荷状態検出手段の検出結果に応答して、前記駆動
信号の電流レベルを変化し、前記スイッチング素子のス
イッチング速度を変化させるスイッチング速度変化手段
とを含み、 前記スイッチング速度変化手段は、スイッチング電源装
置からの出力電流が閾値以下となる軽負荷状態であると
きには、前記駆動信号の電流レベルを大きくし、スイッ
チング速度を速くさせ、 前記制御回路とスイッチング素子との間に、前記スイッ
チング速度変化手段と、前記スイッチング素子の導通時
のスイッチング速度を遅くする減速用抵抗とを備えてい
る ことを特徴とするスイッチング電源装置。1. A switching power supply device in which a switching element switches a primary current of a transformer in response to a drive signal from a control circuit to obtain a secondary current of a desired voltage. If, in response to the detection result of the load state detection means, and changes the current level of the drive signal, seen including a switching speed change means for changing the switching speed of the switching element, the switching speed change means, Switching power supply equipment
In a light load condition where the output current from the
To increase the current level of the drive signal,
The switching speed between the control circuit and the switching element.
When the switching speed changing means and the switching element are in conduction
It has a deceleration resistor to slow down the switching speed of
Switching power supply unit, characterized in that that.
時に前記減速用抵抗と並列に接続されるバイパス抵抗を
備えていることを特徴とする請求項１に記載のスイッチ
ング電源装置。 2. The switching speed changing means is a light load.
Sometimes a bypass resistor connected in parallel with the deceleration resistor
The switch according to claim 1, wherein the switch is provided.
Power supply.
ジスタＱ２１および抵抗Ｒ２１の直列回路とトランジス
タＱ２２および抵抗Ｒ２２の直列回路とを電源ラインと
前記減速用抵抗との間に並列に介在させるとともに、前
記駆動信号を出力する回路と前記減速用抵抗との間に、
前記トランジスタＱ２１・Ｑ２２の導通／遮断を制御す
る回路とトランジスタＱ２３とを備え、前記抵抗Ｒ２２
の抵抗値が前記抵抗Ｒ２１の抵抗値よりも小さいことを
特徴とする請求項１に記載のスイッチング電源装置。 3. The switching speed changing means is a transformer.
Series circuit of transistor Q21 and resistor R21 and transistor
And a series circuit of a resistor Q22 and a resistor R22 as a power supply line.
In addition to interposing in parallel with the deceleration resistor,
Between the circuit for outputting the drive signal and the resistance for deceleration,
Controls conduction / cutoff of the transistors Q21 and Q22
Circuit and a transistor Q23, and the resistor R22
Is smaller than the resistance value of the resistor R21.
The switching power supply device according to claim 1, which is characterized in that.
手段を１チップ化し、スイッチング素子との２チップを
１パッケージ化することを特徴とする請求項１〜３のい
ずれかに記載のスイッチング電源装置。4. The switching power supply device according to claim 1, wherein the control circuit and the switching speed changing means are integrated into one chip, and two chips including a switching element are integrated into one package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30298797A JP3364136B2 (en) | 1997-11-05 | 1997-11-05 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30298797A JP3364136B2 (en) | 1997-11-05 | 1997-11-05 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11146641A JPH11146641A (en) | 1999-05-28 |
| JP3364136B2 true JP3364136B2 (en) | 2003-01-08 |
Family
ID=17915578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30298797A Expired - Fee Related JP3364136B2 (en) | 1997-11-05 | 1997-11-05 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3364136B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3371962B2 (en) * | 2000-12-04 | 2003-01-27 | サンケン電気株式会社 | DC-DC converter |
| KR100608647B1 (en) * | 2004-10-26 | 2006-08-09 | 엘지전자 주식회사 | Apparatus for reducing stand-by electric power for switching mode power supply |
| ATE519356T1 (en) * | 2008-03-17 | 2011-08-15 | Osram Gmbh | ARRANGEMENT FOR REDUCING ENERGY CONSUMPTION IN STANDBY MODE AND CORRESPONDING METHOD |
| KR101248807B1 (en) | 2011-08-05 | 2013-04-01 | 주식회사 동부하이텍 | Isolation-type flyback converter for light emitting diode driver |
| JP2015006120A (en) * | 2013-06-24 | 2015-01-08 | 株式会社デンソー | Switching power supply apparatus |
| JP5931116B2 (en) * | 2014-04-28 | 2016-06-08 | 三菱電機株式会社 | Gate drive circuit |
| KR102657320B1 (en) * | 2016-12-14 | 2024-04-15 | 현대자동차주식회사 | Apparatus of controlling converter |
-
1997
- 1997-11-05 JP JP30298797A patent/JP3364136B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11146641A (en) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7714556B2 (en) | Quick response switching regulator and control method thereof | |
| US7511929B2 (en) | Switching power supply and semiconductor device used therefor | |
| US6879501B2 (en) | Switching power supply | |
| US7006365B2 (en) | Switching power supply apparatus | |
| US7649755B2 (en) | Switched mode power supply with soft start operation | |
| US6529392B2 (en) | Switching power supply unit | |
| JP2002330584A (en) | Method for making dissipating clamp for electric circuit, and the device | |
| JP2005117814A (en) | Switching power supply device | |
| JP3364136B2 (en) | Switching power supply | |
| JP2007174890A (en) | Switching power supply and semiconductor device used for it | |
| JP6455180B2 (en) | Power supply control semiconductor device | |
| JP2019193412A (en) | DC power supply | |
| JP4525311B2 (en) | Switching power supply | |
| JP2003164146A (en) | Synchronous rectifying dc-dc converter | |
| JP3025950B2 (en) | Power supply device and switching power supply | |
| JP6791744B2 (en) | Switching power supply | |
| JP4497982B2 (en) | Power circuit | |
| JP2000209850A (en) | Switching power source | |
| JP3107193B2 (en) | DC-DC converter | |
| JP3161514B2 (en) | DC power supply | |
| JP2003259636A (en) | Switching power supply unit | |
| JP2002125367A (en) | Power supply | |
| WO2021084964A1 (en) | Switching control circuit and switching power supply apparatus | |
| JP4387244B2 (en) | Switching power supply | |
| JP2009232509A (en) | Switching power source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |