JP3361751B2 - IC chip and manufacturing method thereof - Google Patents

IC chip and manufacturing method thereof

Info

Publication number
JP3361751B2
JP3361751B2 JP20032598A JP20032598A JP3361751B2 JP 3361751 B2 JP3361751 B2 JP 3361751B2 JP 20032598 A JP20032598 A JP 20032598A JP 20032598 A JP20032598 A JP 20032598A JP 3361751 B2 JP3361751 B2 JP 3361751B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
chip
protective film
abrasive
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20032598A
Other languages
Japanese (ja)
Other versions
JP2000031347A (en
Inventor
晋一 大藤
秀之 海野
学 逸見
重男 小川
正彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20032598A priority Critical patent/JP3361751B2/en
Publication of JP2000031347A publication Critical patent/JP2000031347A/en
Application granted granted Critical
Publication of JP3361751B2 publication Critical patent/JP3361751B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、ＩＣチップおよび
その製造方法に関し、特にＩＣカード等に利用されて個
人のプライバシーや金銭等の重要な情報を記憶および処
理する機能を傭えたＩＣチップおよびその製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC chip and a method of manufacturing the same, and more particularly, to an IC chip having a function of storing and processing important information such as personal privacy and money used for an IC card and the like. The present invention relates to a manufacturing method.

【０００２】[0002]

【従来の技術】近年、ＩＣカード等に利用されて個人の
プライバシーや金銭等の重要な情報を記憶および処理す
る機能を備えた半導体装置が注目され、その実用化を図
るための研究・開発が急ピッチで進められている。2. Description of the Related Art In recent years, semiconductor devices having a function of storing and processing important information such as personal privacy and money used for IC cards have attracted attention, and research and development for practical use thereof have been conducted. It is proceeding at a rapid pace.

【０００３】上記機能を有する半導体装置を開発するた
めには、設計・製造技術の改良や不良品の原因究明など
の目的で、半導体装置を構成する集積回路（ＩＣ）の機
能、動作方式、回路方式、回路パタン、記憶データ等を
解析する技術が必須である。従来、その解析法の一つと
して半導体装置を構成する基板上のＩＣチップ表面を光
学顕微鏡で観察し、回路パタンを読みとる作業が行われ
てきた。In order to develop a semiconductor device having the above-mentioned functions, for the purpose of improving design / manufacturing techniques and investigating the cause of defective products, the functions, operating methods, and circuits of integrated circuits (ICs) constituting the semiconductor device are developed. Techniques for analyzing methods, circuit patterns, stored data, etc. are essential. Conventionally, as one of the analysis methods, the work of observing an IC chip surface on a substrate constituting a semiconductor device with an optical microscope and reading a circuit pattern has been performed.

【０００４】例えば、１μｍ以下の微細パタンに対して
は、観察光の波長がパタン幅に近いことから、回折の影
響を軽減するために比較的波長の短いレーザ光が用いら
れ、分解能及び焦点深度の向上が図られてきた。しか
し、配線層が多層化されるにつれて、下層の配線パタン
を精度良く読みとるためには上層の膜を除去する必要が
あり、ＩＣを動作させたままの非破壊では観察できない
という問題があった。For example, for a fine pattern of 1 μm or less, since the wavelength of the observation light is close to the pattern width, a laser beam having a relatively short wavelength is used to reduce the influence of diffraction, and the resolution and depth of focus are reduced. Has been improved. However, as the number of wiring layers is increased, it is necessary to remove the upper layer film in order to read the wiring pattern of the lower layer with high accuracy, and there is a problem that the IC cannot be observed in a nondestructive manner while the IC is operating.

【０００５】また、ＥＥＰＲＯＭ（Electrically Erasa
ble Programmable Read Only Memory）のデータは最下
層のＭＯＳトランジスタのゲート電極に記憶されている
ため、ウエハ表面からの観察は、これらの回路観察には
必ずしも有効な手段ではなかった。Further, an EEPROM (Electrically Erasa
Since the data of the ble programmable read only memory) is stored in the gate electrode of the MOS transistor in the lowermost layer, the observation from the wafer surface is not always an effective means for observing these circuits.

【０００６】このような光学顕微鏡を用いた手法を補う
方法としては、例えばＩＣチップの裏面側から非破壊で
チップ表面近傍の回路を観察する方法が挙げられる。す
なわち、ＩＣチップの基板であるシリコンウエハに吸収
されにくい波長の赤外線を観察光源として用いてウエハ
の透明性を高め、主に金属からなる配線パタンなどを裏
面からウエハを通して観察可能にする方法である。この
方法によれば、最下層のトランジスタのパタンや第１層
の配線パタンを非破壊で観察することができる。As a method of supplementing the method using such an optical microscope, for example, there is a method of observing a circuit near the front surface of the IC chip nondestructively from the back surface side. That is, it is a method of increasing the transparency of the wafer by using infrared rays having a wavelength that is difficult to be absorbed by the silicon wafer which is the substrate of the IC chip as the observation light source and making it possible to observe the wiring pattern mainly made of metal from the back surface through the wafer. . According to this method, the pattern of the transistor in the lowermost layer and the wiring pattern of the first layer can be observed nondestructively.

【０００７】特に、最近の高密度実装技術では、ＩＣチ
ップの表面側に実装基板との電気的な接続を取るための
バンプ電極を形成し、ＩＣチップを裏返して実装基板上
に接続する方法が取られている。従って、実装した状態
ではＩＣチップの裏面が外面に露出した状態となり、Ｉ
Ｃチップの表面側以上に裏面側からのパタン観察が容易
になるといえる。また、赤外光観察時に鮮明な像を得る
ためには、ＩＣチップ裏面を研磨して観察光の波長に比
べて十分になめらかにし、裏面からの乱反射を避ける必
要があった。Particularly in the recent high-density mounting technology, there is a method of forming bump electrodes for electrical connection with the mounting substrate on the front surface side of the IC chip, turning over the IC chip, and connecting it on the mounting substrate. Has been taken. Therefore, when mounted, the back surface of the IC chip is exposed to the outside, and
It can be said that the pattern observation from the back surface side becomes easier than that from the front surface side of the C chip. Further, in order to obtain a clear image at the time of observing infrared light, it was necessary to polish the back surface of the IC chip to make it sufficiently smooth compared to the wavelength of the observation light to avoid irregular reflection from the back surface.

【０００８】また、従来のＩＣチップは実装する過程で
１００μｍから３００μｍ程度の厚さとなるように機械
的に裏面が研削され、その研削面上にチップ裏面保護用
のエポキシ樹脂等がコーティングされていた。パタン観
察時には、このコーティングは化学薬品にて比較的容易
に除去が可能であり、その後チップ裏面を機械研磨する
ことにより、ある程度のなめらかな面にすることが可能
であった。従って、裏面からある程度鮮明なＩＣパタン
を観察することが可能であった。Further, in the conventional IC chip, the back surface is mechanically ground so as to have a thickness of about 100 μm to 300 μm in the mounting process, and the ground surface is coated with epoxy resin or the like for protecting the back surface of the chip. . At the time of pattern observation, this coating could be removed relatively easily with a chemical agent, and then the back surface of the chip could be mechanically polished to a smooth surface to some extent. Therefore, it was possible to observe a somewhat clear IC pattern from the back surface.

【０００９】一方、上述した方法、すなわち半導体装置
を構成する集積回路の機能、動作方式、回路方式、回路
パタン、記憶データ等を解析する技術を悪用する場合が
想定され、これを防御する技術の開発が求められてい
る。例えば、ＩＣカード等に利用されて個人のプライバ
シーや金銭等の重要な情報を記憶および処理する機能を
傭えた半導体装置では、広く普及させるためには防御技
術は必須である。On the other hand, it is assumed that the above-mentioned method, that is, the technology of analyzing the function, operation method, circuit method, circuit pattern, stored data, etc. of the integrated circuit constituting the semiconductor device is abused. Development is required. For example, in a semiconductor device having a function of storing and processing important information such as personal privacy and money used for an IC card or the like, a defense technique is essential for widespread use.

【００１０】従来、半導体基板のみならず、一般に膜や
板により被覆された部分に格納された情報を、光学的手
段による観察から守る方法としては、一つには観察光を
通さない材料をそれらの膜や板に用いる方法があった。
しかし、例えば半導体基板の裏面に遮光性の金属膜が形
成された場合には、化学エッチングにより比較的簡単に
基板から金属膜が選択性良く剥離されてしまうという問
題があった。Conventionally, as a method of protecting information stored not only in a semiconductor substrate but also in a portion generally covered with a film or a plate from observation by optical means, one of them is to use a material that does not transmit observation light. There was a method of using it for the film or plate.
However, for example, when a light-shielding metal film is formed on the back surface of the semiconductor substrate, there is a problem that the metal film is relatively easily separated from the substrate by chemical etching with good selectivity.

【００１１】また、金属膜は一般に真空蒸着法やスパッ
タリング法で堆積するため、ウエハ状態のままの基板上
に形成する必要があった。チップをケースに実装する工
程では、ウエハの厚みを研削によって適宜調整した後に
チップ状に切り出すため、切り出す前に金属膜を堆積さ
せることは困難であり、従ってチップヘの遮光性金属膜
の形成が容易にはできないという問題があった。また、
観察から守る他の方法として、次に示すような膜や基板
の表面または裏面に乱反射面を形成する方法が用いられ
てきた。Further, since the metal film is generally deposited by the vacuum evaporation method or the sputtering method, it is necessary to form the metal film on the substrate in the wafer state. In the process of mounting the chip on the case, it is difficult to deposit the metal film before cutting because it is cut into chips after adjusting the thickness of the wafer appropriately by grinding, so it is easy to form the light-shielding metal film on the chip. There was a problem that I couldn't. Also,
As another method of protecting from observation, the following method of forming a diffuse reflection surface on the front surface or the back surface of a film or a substrate has been used.

【００１２】図６は、従来の機械的な研削法を用いて乱
反射面を設けた基板表面の模式的な斜視図である。例え
ば、ガラス基板１５に、４５度の角度の付いた乱反射面
１６を形成する場合、研磨剤入りの４５度の傾斜刃の付
いたグラインダーを用いて表面を研削処理することによ
り得られる。この場合、凹凸のピッチは１ｍｍ程度のサ
イズとすることが可能であり、この例では角度を４５度
としたこともあり、ガラス基板１５の厚さは１ｍｍ以上
が必要とされる。FIG. 6 is a schematic perspective view of the surface of a substrate provided with a diffuse reflection surface by using a conventional mechanical grinding method. For example, when the irregular reflection surface 16 with an angle of 45 degrees is formed on the glass substrate 15, it can be obtained by grinding the surface using a grinder with a 45-degree inclined blade containing an abrasive. In this case, the pitch of the concavities and convexities can be about 1 mm, and in this example, the angle may be 45 degrees, and the thickness of the glass substrate 15 needs to be 1 mm or more.

【００１３】しかしながら、ＩＣチップ等のように１μ
ｍ以下の微細な線幅のパタンを描画した基板は、一般に
１ｍｍ以下の厚さのものが主流である。例えば、シリコ
ン基板では一般に６００μｍからさらに研削して２００
μｍ前後の厚さが多用される。従って、ＩＣチップなど
情報を高密度に描画した情報媒体への乱反射面の形成に
対して、上述したグラインダーによる研削法の適用は非
常に困難である。However, like IC chips,
A substrate on which a pattern having a fine line width of m or less is drawn generally has a thickness of 1 mm or less. For example, a silicon substrate is generally ground to 600 μm and further ground to 200
A thickness of around μm is often used. Therefore, it is very difficult to apply the above-mentioned grinding method using a grinder to the formation of a diffused reflection surface on an information medium such as an IC chip on which information is drawn with high density.

【００１４】図７は、従来の化学的なエッチング法を用
いて、半導体基板の裏面に乱反射面を形成する工程を示
した模式的な断面図である。半導体基板としては、（１
００）面からなるシリコンウエハ２１を用意し（図６
（ａ））、その裏面に化学的気相成長法（ＣＶＤ法）を
用いて厚さ２μｍのＳｉＯ2 膜２２を堆積する（図６
（ｂ））。FIG. 7 is a schematic sectional view showing a process of forming a diffused reflection surface on the back surface of a semiconductor substrate by using a conventional chemical etching method. As a semiconductor substrate, (1
A silicon wafer 21 having a (00) plane is prepared (see FIG. 6).
(A)), a SiO 2 film 22 having a thickness of 2 μm is deposited on the back surface thereof by the chemical vapor deposition method (CVD method) (FIG. 6).
(B)).

【００１５】次いで、写真蝕刻技術を用いてＳｉＯ2 膜
２２をストライプ状に加工し、ＳｉＯ2 パタン２３を形
成する（図６（ｃ））。その後、ＳｉＯ2 パタン２３を
マスクにしてエチレンジアミン水溶液中で、シリコンウ
エハ２１の化学エッチングを行うことにより、ウエハ面
から約５５度の角度で傾斜面２５が形成され、（１０
０）面からなるエッチング底面２４がエッチングの進行
と共に下方に低下する（図６（ｄ））。Next, the SiO 2 film 22 is processed into a stripe shape by using a photo-etching technique to form a SiO 2 pattern 23 (FIG. 6C). After that, the silicon wafer 21 is chemically etched in the ethylenediamine aqueous solution using the SiO 2 pattern 23 as a mask to form the inclined surface 25 at an angle of about 55 degrees from the wafer surface.
The etching bottom surface 24 composed of the (0) plane is lowered downward as the etching progresses (FIG. 6D).

【００１６】最終的に、両側の傾斜面２５がぶつかると
エッチングは自動停止し、断面形状が略Ｖ字型である凹
部が形成される（図６（ｅ））。その後、フッ酸にてＳ
ｉＯ2 パタン２３を除去することにより、開口部２６を
有する乱反射面が形成される（図６（ｆ））。Finally, when the inclined surfaces 25 on both sides collide with each other, the etching is automatically stopped, and a recess having a substantially V-shaped cross section is formed (FIG. 6 (e)). After that, S with hydrofluoric acid
By removing the iO 2 pattern 23, a diffuse reflection surface having an opening 26 is formed (FIG. 6 (f)).

【００１７】しかしながら、この方法には次に示すよう
な問題があった。 （１）ＳｉＯ2 パタン２３をマスクとしてシリコンウエ
ハ１の化学的エッチングを行うため、基板裏面のうちエ
ッチング後にマスクを除去した領域には平坦部２７が残
存し、この平坦部２７の領域は基板表面と平行な位置関
係が維持されてしまう。従って、この領域を利用するこ
とにより、基板の裏面側から赤外光を照射し、集積回路
パタンの解読や記憶情報の改竄等の不法行為を行う可能
性が残されている。However, this method has the following problems. (1) Since the silicon wafer 1 is chemically etched using the SiO 2 pattern 23 as a mask, a flat portion 27 remains in a region of the back surface of the substrate where the mask is removed after etching. The positional relationship parallel to is maintained. Therefore, by utilizing this region, there is a possibility that the infrared ray is irradiated from the back side of the substrate to perform illegal acts such as decoding the integrated circuit pattern and falsification of stored information.

【００１８】（２）また、この方法では写真蝕刻技術を
使うことから、例えば直径６インチ等の円形ウエハ全体
を加工工程に投入する必要がある。しかし、ウエハ裏面
を研削してウエハ厚さを薄くした後にはウエハ強度が低
下するため、水洗、酸液への浸漬、回転乾燥などの工程
を含む写真蝕刻技術を適用するのは非常に難しい。さら
に、強度の低下したウエハを処理するためには、ウエハ
を他の保護基板に貼り付けるなどの煩雑な工程を要する
という問題がある。そして、ひとたびチップ状にウエハ
を切り分けた後には、写真蝕刻技術を適用できないとい
う問題もある。(2) Further, since this method uses a photo-etching technique, it is necessary to put an entire circular wafer having a diameter of 6 inches, for example, into the processing step. However, since the strength of the wafer decreases after the back surface of the wafer is ground to reduce the thickness of the wafer, it is very difficult to apply a photo-etching technique including steps such as washing with water, immersion in an acid solution, and rotary drying. Further, there is a problem that a complicated process such as attaching the wafer to another protective substrate is required in order to process the wafer having the reduced strength. There is also a problem that the photo-etching technique cannot be applied once the wafer is cut into chips.

【００１９】[0019]

【発明が解決しようとする課題】以上説明したとおり、
従来の基板への乱反射面の形成法によれば、以下の問題
点があった。すなわち、機械的な研削では、厚さの薄い
基板に対して微細な加工ができない。また、化学的なエ
ッチング法では、マスクを除去した領域で基板表面と平
行な位置関係が維持されてしまう。さらに、チップ状に
切断したウエハを加工するのは困難である。[Problems to be Solved by the Invention] As described above,
The conventional method for forming a diffused reflection surface on a substrate has the following problems. That is, the mechanical grinding cannot finely process a thin substrate. Further, in the chemical etching method, the positional relationship parallel to the substrate surface is maintained in the region where the mask is removed. Further, it is difficult to process a wafer cut into chips.

【００２０】また、従来のＩＣチップはその厚さが１０
０μｍ以上あることから、さらなる研削・研磨が可能で
ある。従って、上述のような乱反射面を形成することが
できても、相当な注意をもって機械的研磨技術を適用す
れば、チップ裏面の凹凸層を除去することができ、さら
には研磨で平坦な面を再生することが可能であった。従
って、上記のような従来技術では、ひとたびチップ裏面
からの観察や解析を実施されると、集積回路パタンの解
読や記憶情報の改竄等の不法行為を目的を阻止すること
は非常に困難であった。The conventional IC chip has a thickness of 10
Since it is 0 μm or more, further grinding / polishing is possible. Therefore, even if the irregular reflection surface as described above can be formed, if the mechanical polishing technique is applied with due care, the uneven layer on the back surface of the chip can be removed, and further, the flat surface can be formed by polishing. It was possible to play. Therefore, in the conventional technology as described above, it is very difficult to prevent the illegal activities such as the decoding of the integrated circuit pattern and the alteration of the stored information once the observation and the analysis are performed from the back surface of the chip. It was

【００２１】本発明は、このような課題を解決するため
のものであり、（ａ）薄い板厚の半導体基板、（ｂ）チ
ップ状に切断した半導体基板、（ｃ）研削・研磨され易
い半導体基板などからなる半導体装置においても、半導
体基板の裏面側から赤外光を照射して行われる、集積回
路パタンの解読や記憶情報の改竄等の不法行為を防止で
きるようにしたＩＣチップおよびその製造方法を提供す
ることを目的とする。The present invention is intended to solve such problems, and includes (a) a thin semiconductor substrate, (b) a semiconductor substrate cut into chips, and (c) a semiconductor which is easily ground and polished. Also in a semiconductor device made of a substrate or the like, an IC chip capable of preventing illegal acts such as decoding of an integrated circuit pattern and falsification of stored information, which are performed by irradiating infrared light from the back side of the semiconductor substrate, and manufacturing thereof The purpose is to provide a method.

【００２２】[0022]

【課題を解決するための手段】このような目的を達成す
るために、本発明の請求項１に係るＩＣチップは、半導
体基板の主表面側に集積回路の形成されたＩＣチップに
おいて、上記半導体基板の裏面のうち上記集積回路に対
応する領域の一部または全域は保護膜によって覆われ、
この保護膜は、研磨材とこの研磨材を上記半導体基板に
付着させるためのバインダーとからなり、上記研磨材
は、上記半導体基板の厚さの１／１０以上かつ上記半導
体基板の厚さ以下の粒径を有し、かつ、上記半導体基板
よりも高い硬度を有する。このように構成することによ
り本発明は、半導体基板の裏面側から赤外光を照射して
も、裏面側から入射した光は保護膜で吸収、散乱および
乱反射されるので、裏面側からでは表面側に形成された
集積回路からの反射光が乱された形でしか得られない。
また、保護膜を機械的研磨で除去しようとしても、研磨
材によって半導体基板の裏面が研削かつ粗面化される。
このとき、半導体基板の厚さは研磨材の粒径の１０倍を
超えないため、研磨後においては集積回路を保持するの
に十分な厚さを維持することができず、平滑な裏面を得
るに至ることができない。従って、半導体基板の表面上
に形成された集積回路パタンの解読や記憶情報の改竄等
の不法行為を防ぐことができる。In order to achieve such an object, an IC chip according to claim 1 of the present invention is an IC chip in which an integrated circuit is formed on a main surface side of a semiconductor substrate. Part or all of the area corresponding to the integrated circuit on the back surface of the substrate is covered with a protective film,
The protective film includes an abrasive and a binder for attaching the abrasive to the semiconductor substrate, and the abrasive has a thickness of 1/10 or more of the thickness of the semiconductor substrate and less than or equal to the thickness of the semiconductor substrate. It has a grain size and a hardness higher than that of the semiconductor substrate. According to the present invention having such a configuration, even when infrared light is radiated from the back surface side of the semiconductor substrate, the light incident from the back surface side is absorbed, scattered and diffusely reflected by the protective film. The reflected light from the integrated circuit formed on the side can be obtained only in a disturbed form.
Even if the protective film is removed by mechanical polishing, the back surface of the semiconductor substrate is ground and roughened by the abrasive.
At this time, since the thickness of the semiconductor substrate does not exceed 10 times the particle diameter of the polishing material, it is not possible to maintain a sufficient thickness for holding the integrated circuit after polishing, and a smooth back surface is obtained. Cannot be reached. Therefore, it is possible to prevent illegal acts such as decoding of the integrated circuit pattern formed on the surface of the semiconductor substrate and falsification of stored information.

【００２３】また、請求項２に係る本発明のＩＣチップ
は、請求項１において、上記研磨材は、その硬度がアル
ミナ（Ａｌ2Ｏ3）よりも高い材料からなる。このように
構成することにより本発明は、機械的研磨によって保護
膜の除去および平滑面化が試みられても、機械的研磨に
使用される研磨材（Ａｌ2Ｏ3）に比べ、保護膜中の研磨
材の硬度が同等もしくは高く、粒径も半導体基板の厚さ
の１／１０以上と大きい。そのため、半導体基板は研削
されて粗面化し、光の乱反射が効果的に生じる。According to a second aspect of the present invention, in the IC chip according to the first aspect, the abrasive has a hardness higher than that of alumina (Al 2 O 3 ). With such a configuration, the present invention can remove the protective film and smooth the surface by mechanical polishing, even if an attempt is made to remove the protective film in the protective film as compared with the abrasive (Al 2 O 3 ) used for mechanical polishing. The hardness of the abrasive is equal to or higher, and the particle size is as large as 1/10 or more of the thickness of the semiconductor substrate. Therefore, the semiconductor substrate is ground and roughened, and diffused reflection of light effectively occurs.

【００２４】また、請求項３に係る本発明のＩＣチップ
は、請求項１において、上記研磨材は、ダイヤモンド
（Ｃ）、立方晶窒化ホウ素（ｃＢＮ）、炭化ホウ素（Ｂ
4Ｃ ）または炭化ケイ素（ＳｉＣ）の少なくとも何れか
一つからなる。このように構成することにより本発明
は、研磨材の硬度が極めて高いため、研磨材を含む層の
除去の困難性が高まり、半導体基板の研削および粗面化
が最も効果的に進み、光の乱反射が最も効果的に生じる
利点がある。また、耐薬品性に優れているともいえる。An IC chip according to a third aspect of the present invention is the IC chip according to the first aspect, wherein the abrasive is diamond (C), cubic boron nitride (cBN), or boron carbide (B).
4 C) or at least one of silicon carbide (SiC). According to the present invention having such a configuration, since the hardness of the abrasive is extremely high, it becomes more difficult to remove the layer containing the abrasive, the grinding and roughening of the semiconductor substrate are most effectively performed, and the light There is an advantage that diffuse reflection occurs most effectively. It can also be said to have excellent chemical resistance.

【００２５】また、請求項４に係る本発明のＩＣチップ
は、請求項１において、上記保護膜は、多層膜によって
構成され、上記多層膜の各層は、互いに異なる材料によ
って形成されている。このように構成することにより本
発明は、化学的エッチングを用いて保護膜を除去しよう
と試みた場合、単一の薬品では困難となり、観察の障害
となる層を十分に除去させない利点がある。According to a fourth aspect of the present invention, in the IC chip according to the first aspect, the protective film is composed of a multilayer film, and each layer of the multilayer film is formed of a material different from each other. With such a configuration, the present invention has an advantage that when an attempt is made to remove the protective film by using chemical etching, it becomes difficult with a single chemical agent, and a layer which hinders observation is not sufficiently removed.

【００２６】また、請求項５に係る本発明のＩＣチップ
は、請求項１において、上記バインダー材料は、エポキ
シ樹脂またはポリイミド樹脂からなる。このように構成
することにより本発明は、ポリイミド樹脂を用いれば従
来のエポキシ樹脂用の化学的エッチングは困難となり、
逆にエポキシ樹脂を用いればポリイミド樹脂用の化学的
エッチングは困難となり、観察の障害となる層を十分に
除去させない利点がある。The IC chip of the present invention according to claim 5 is the IC chip according to claim 1, wherein the binder material is an epoxy resin or a polyimide resin. With this configuration, the present invention makes it difficult to chemically etch a conventional epoxy resin if a polyimide resin is used.
On the other hand, if the epoxy resin is used, chemical etching for the polyimide resin becomes difficult, and there is an advantage that the layer which obstructs the observation is not sufficiently removed.

【００２７】また、請求項６に係る本発明のＩＣチップ
は、請求項１において、上記保護膜は、さらに遮光性材
料を含む。このように構成することにより本発明は、保
護膜における光の透過率が低下し、半導体基板表面の回
路の観察が困難となる利点がある。According to a sixth aspect of the present invention, in the IC chip according to the first aspect, the protective film further contains a light shielding material. With such a configuration, the present invention has an advantage that the light transmittance of the protective film is lowered and it becomes difficult to observe the circuit on the surface of the semiconductor substrate.

【００２８】また、請求項７に係る本発明のＩＣチップ
は、請求項６において、上記遮光性材料は、グラファイ
トまたは無定型炭素からなる。このように構成すること
により本発明は、遮光性が効果的に高まるため、半導体
基板表面の回路の観察が著しく困難となる利点がある。The IC chip of the present invention according to claim 7 is the IC chip according to claim 6, wherein the light-shielding material is graphite or amorphous carbon. With such a configuration, the present invention has an advantage that the light-shielding property is effectively enhanced, and thus it becomes extremely difficult to observe the circuit on the surface of the semiconductor substrate.

【００２９】また、請求項８に係る本発明のＩＣチップ
は、請求項１において、上記保護膜は、その表面に複数
の凹凸が形成されている。このように構成することによ
り本発明は、半導体基板の裏面側から入射した光がこれ
らの凹凸で吸収または乱反射されるので、半導体基板の
裏面側では表面上に形成された集積回路からの反射光が
乱された形でしか得られない。Further, an IC chip according to an eighth aspect of the present invention is the IC chip according to the first aspect, wherein the protective film has a plurality of irregularities formed on its surface. According to the present invention having such a configuration, the light incident from the back surface side of the semiconductor substrate is absorbed or irregularly reflected by these irregularities, so that the back surface side of the semiconductor substrate reflects light from the integrated circuit formed on the front surface. Can only be obtained in a disturbed form.

【００３０】また、請求項９に係る本発明のＩＣチップ
は、請求項１において、上記集積回路は、不揮発性メモ
リである。このように構成することにより本発明は、記
憶保持されている情報の漏洩を防止することができる。The IC chip of the present invention according to claim 9 is the IC chip according to claim 1, wherein the integrated circuit is a non-volatile memory. With this configuration, the present invention can prevent leakage of information stored and held.

【００３１】また、請求項１０に係る本発明のＩＣチッ
プは、請求項１において、上記ＩＣチップは、ＩＣカー
ドに組み込まれる。このように構成することにより本発
明は、偽造等が困難でセキュリティ性の高いＩＣカード
を提供することができる。An IC chip according to a tenth aspect of the present invention is the IC chip according to the first aspect, wherein the IC chip is incorporated in an IC card. With this configuration, the present invention can provide an IC card that is difficult to forge and has high security.

【００３２】また、請求項１１に係る本発明のＩＣチッ
プの製造方法は、半導体基板の主表面側に集積回路を形
成する工程と、上記半導体基板の裏面のうち上記集積回
路に対応する領域の一部または全域を、研磨材とこの研
磨材を上記半導体基板に付着させるためのバインダーと
からなる保護膜で覆う工程とを有し、上記研磨材は、上
記半導体基板の厚さの１／１０以上かつ上記半導体基板
の厚さ以下の粒径を有し、かつ、上記半導体基板よりも
高い硬度を有する。このように構成することにより本発
明は、請求項１〜１０に記載のＩＣチップを製造するこ
とができる。According to an eleventh aspect of the present invention, there is provided a method of manufacturing an IC chip, comprising a step of forming an integrated circuit on a main surface side of a semiconductor substrate and a backside of the semiconductor substrate in a region corresponding to the integrated circuit. And a step of covering a part or whole area with a protective film made of an abrasive and a binder for attaching the abrasive to the semiconductor substrate, the abrasive being 1/10 of the thickness of the semiconductor substrate. It has a grain size equal to or more than the thickness of the semiconductor substrate and has a hardness higher than that of the semiconductor substrate. With this structure, the present invention can manufacture the IC chip according to any one of claims 1 to 10.

【００３３】また、請求項１２に係る本発明のＩＣチッ
プの製造方法は、請求項１１において、上記保護膜を形
成した後に、集束したエネルギービームを上記保護膜上
の複数個所に照射することにより、上記研磨材を上記半
導体基板に融着させる。このように構成することにより
本発明は、半導体基板上に研磨材が融着して凹凸が形成
され、研磨材を容易に除去することができない。従っ
て、半導体基板の表面上に形成された集積回路パタンの
解読や記憶情報の改竄等の不法行為を防ぐことができ
る。また、凹凸を化学的エッチングで除去しようとして
も、これらの凹凸は研磨材が半導体基板に融着して形成
されているため、除去は困難であり平滑面を得ることは
できない。従って、表面側に形成された集積回路パタン
の観察が難となる利点がある。The method of manufacturing an IC chip according to a twelfth aspect of the present invention is the method of manufacturing an IC chip according to the eleventh aspect, wherein, after forming the protective film, a focused energy beam is applied to a plurality of positions on the protective film. Then, the abrasive is fused to the semiconductor substrate. According to the present invention having such a configuration, the abrasive is fused on the semiconductor substrate to form irregularities, and the abrasive cannot be easily removed. Therefore, it is possible to prevent illegal acts such as decoding of the integrated circuit pattern formed on the surface of the semiconductor substrate and falsification of stored information. Further, even if it is attempted to remove the unevenness by chemical etching, it is difficult to remove these unevenness because a polishing material is fused to the semiconductor substrate and the smooth surface cannot be obtained. Therefore, there is an advantage that it becomes difficult to observe the integrated circuit pattern formed on the front surface side.

【００３４】また、請求項１３に係る本発明のＩＣチッ
プの製造方法は、請求項１０において、上記エネルギー
ビームは、集光性レーザビームである。このように構成
することにより本発明は、研磨材を確実に半導体基板の
裏面に融着させることができる。また、集光性レーザビ
ームは、スパッタリング現象を伴わないので飛散するダ
ストの悪影響が少なく、真空雰囲気に限定されずに常圧
雰囲気で照射でき、簡便な工程で突起の集合体を形成で
きる利点がある。According to a thirteenth aspect of the present invention, there is provided the method for manufacturing an IC chip according to the tenth aspect, wherein the energy beam is a converging laser beam. With such a configuration, the present invention can reliably fuse the abrasive to the back surface of the semiconductor substrate. Further, since the converging laser beam does not accompany the sputtering phenomenon, there is little adverse effect of scattered dust, and it is possible to irradiate in a normal pressure atmosphere without being limited to a vacuum atmosphere, and it is possible to form an aggregate of protrusions in a simple process. is there.

【００３５】[0035]

【発明の実施の形態】次に、本発明の実施の形態につい
て図を用いて説明する。 ［第一の実施の形態］本実施の形態では、サイズが４ｍ
ｍ角でありかつ集積回路を有するＩＣチップを、直径６
インチのシリコンウエハ（半導体基板１）の表面に薄膜
堆積技術と写真蝕刻技術等を用いて形成した。半導体基
板１の厚さは６２５μｍ、最小パタンの線幅は０．５μ
ｍとした。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. [First Embodiment] In the present embodiment, the size is 4 m.
An IC chip having an m-square and an integrated circuit has a diameter of 6
It was formed on the surface of an inch silicon wafer (semiconductor substrate 1) by using a thin film deposition technique and a photo-etching technique. The semiconductor substrate 1 has a thickness of 625 μm and the minimum pattern line width is 0.5 μm.
m.

【００３６】また、集積回路としては、８ビットの中央
演算装置の他に、１キロバイトのＲＡＭ（Random Acces
s Memory）、８キロバイトのＲＯＭ（Read Only Memor
y）および８キロバイトの不揮発性ＥＥＰＲＯＭを設け
た。そして、半導体基板１の表面に表面保護用のＳｉ3
Ｎ4 及びＳｉＯ2 からなるパシベーション膜を形成し、
ウエハの前処理工程を終えた。その後、従来工程とは異
なり、本発明によるところの効果を得るため、以下の工
程を追加する。As an integrated circuit, in addition to an 8-bit central processing unit, a 1-kilobyte RAM (Random Acces
s Memory), 8-kilobyte ROM (Read Only Memor)
y) and 8 kilobytes of non-volatile EEPROM. The surface of the semiconductor substrate 1 is covered with Si 3 for surface protection.
Forming a passivation film made of N 4 and SiO 2 ,
The wafer pretreatment process is completed. After that, unlike the conventional process, the following process is added to obtain the effect of the present invention.

【００３７】図１，２，３は、本発明の一つの実施の形
態によるＩＣチップおよびＩＣカードの製造工程を模式
的に示した断面図である。同図に示すように、半導体基
板１には主表面側に集積回路２が形成されている（図１
（ａ））。次いで、半導体基板１の主表面側に、接着剤
を用いてこの半導体基板１を保持するための高分子材料
シート３を貼り付ける（図１（ｂ））。1, 2, and 3 are cross-sectional views schematically showing the manufacturing process of an IC chip and an IC card according to one embodiment of the present invention. As shown in FIG. 1, an integrated circuit 2 is formed on the main surface side of a semiconductor substrate 1 (see FIG.
(A)). Then, a polymer material sheet 3 for holding the semiconductor substrate 1 is attached to the main surface side of the semiconductor substrate 1 using an adhesive (FIG. 1B).

【００３８】次いで、ウエハ研削装置および研磨装置を
用いて半導体基板１の裏面側から研削及び研磨を行い、
さらに化学エッチングを併用して半導体基板１の厚さを
２０μｍとする（図１（ｃ））。このとき、研削速度お
よび使用薬剤等の詳細条件は、集積回路２の特性に影響
がでないように予め決めておく。次いで、半導体基板１
の裏面に耐熱性接着剤を用いてポリイミドシート４を張
り付ける（図１（ｄ））。Next, grinding and polishing are performed from the back surface side of the semiconductor substrate 1 using a wafer grinding device and a polishing device,
Further, the thickness of the semiconductor substrate 1 is set to 20 μm by using chemical etching together (FIG. 1C). At this time, detailed conditions such as the grinding speed and the used chemicals are determined in advance so that the characteristics of the integrated circuit 2 are not affected. Then, the semiconductor substrate 1
A polyimide sheet 4 is attached to the back surface of the sheet using a heat resistant adhesive (FIG. 1D).

【００３９】次いで、半導体基板１の主表面側の高分子
材料シート３を剥離した後、半導体基板１の主表面上
に、外部との電気的な導通をとるためのハンプ５を、チ
ップの四隅に相当する位置に、２カ所ずつ計８カ所形成
する（図２（ｅ））。次いで、半導体基板１をダイシン
グしてチップ６に分割してから（図２（ｆ））、チップ
６の主表面を下側にする。そして、金属とガラスエポキ
シ板からなるＩＣカード基板７上の電極８とバンプ５と
の位置を整合させてから両者を接続する（図２
（ｇ））。その後、流動性の高いエポキシ樹脂から成る
アンダーフィルｄ剤９を、チップ６とＩＣカード基板７
とでなす間隙に充填し、キュアして硬化させる。その
後、ポリイミドシート４を剥離する（図２（ｈ））。Next, after the polymer material sheet 3 on the main surface side of the semiconductor substrate 1 is peeled off, humps 5 for establishing electrical continuity with the outside are provided on the main surface of the semiconductor substrate 1 at the four corners of the chip. At a position corresponding to, a total of 8 locations are formed at 2 locations (Fig. 2 (e)). Next, the semiconductor substrate 1 is diced to divide it into chips 6 (FIG. 2 (f)), and the main surface of the chips 6 is placed on the lower side. Then, the electrodes 8 on the IC card substrate 7 made of metal and a glass epoxy plate and the bumps 5 are aligned with each other, and then the both are connected (FIG. 2).
(G)). After that, the underfill d-agent 9 made of highly fluid epoxy resin is applied to the chip 6 and the IC card substrate 7.
Fill the gap between and and cure and cure. Then, the polyimide sheet 4 is peeled off (FIG. 2 (h)).

【００４０】さて、以降の工程は、本発明が従来の工程
と特に大きく異なる部分であり、続けて断面図で説明す
る。まず、エポキシ樹脂を主成分とするバインダーに、
研磨材として平均粒径５μｍの窒化ホウ素粒子１１を１
０重量％分散した保護膜１０を、チップ６の裏面および
側面を覆うように堆積させる。より具体的には、バイン
ダーのエポキシ樹脂を溶媒のキシレンで希釈した後、窒
化ホウ素粒子１１を分散させ、その後、注射器内に装填
して注射針を用いてチップ６上に滴下し、１５０℃でキ
ュアして硬化させる。その際、保護膜１０の膜厚が２０
μｍとなるように滴下量等を調整する（図３（ｉ））。
なお、研磨材の大きさとしては、ウエハ研削の荒仕上げ
等に使用される比較的大粒径のものを使用する。すなわ
ち、研磨後の半導体基板１の厚さと比べ、粒径が基板厚
さの１／１０以上となるように選ぶ必要がある。もちろ
ん、研磨材として機能させるため、上記粒径を基板厚さ
以下となるようにする必要がある。Now, the following steps are the portions of the present invention which are greatly different from the conventional steps, and will be continuously described with sectional views. First of all, in a binder whose main component is epoxy resin,
Boron nitride particles 11 having an average particle size of 5 μm were used as abrasives.
The protective film 10 having 0% by weight dispersed therein is deposited so as to cover the back surface and the side surface of the chip 6. More specifically, the epoxy resin as a binder is diluted with xylene as a solvent, and then the boron nitride particles 11 are dispersed. Then, the boron nitride particles 11 are loaded into a syringe and dropped on the tip 6 using an injection needle. Cure and cure. At that time, the thickness of the protective film 10 is 20
The dropping amount and the like are adjusted so as to be μm (FIG. 3 (i)).
As the size of the abrasive, a relatively large particle size used for rough finishing of wafer grinding or the like is used. That is, it is necessary to select the grain size to be 1/10 or more of the substrate thickness as compared with the thickness of the semiconductor substrate 1 after polishing. Of course, in order to function as an abrasive, it is necessary to make the above grain size equal to or smaller than the substrate thickness.

【００４１】その後、ＩＣカード基板７上にチップ６を
実装して保護膜１０を形成した後、チップ６全体を塩化
ビニル樹脂からなるカード基材で被覆することにより、
ＩＣカードが完成する。なお、図３（ｊ）については後
述する。After that, after the chip 6 is mounted on the IC card substrate 7 to form the protective film 10, the entire chip 6 is covered with a card base material made of vinyl chloride resin.
IC card is completed. Note that FIG. 3 (j) will be described later.

【００４２】ところで、従来の工程により製作されたＩ
Ｃカード内の記憶情報は、次のような手順で不正に解析
される。まず、加熱した発煙硝酸でＩＣカード表面の塩
化ビニールの一部およびエポキシ樹脂からなる基材を溶
解し、ＩＣチップの裏面を露出させる。次いで、研磨装
置を用いてＩＣチップ裏面を研磨し、最終的に粒径０．
２５μｍの砥粒を含む研磨材や研磨布を用いて鏡面に仕
上げる。従って、従来技術によるＩＣカードでは、この
段階で、波長１．１５μｍのＨｅ−Ｎｅレーザの赤外光
を観察光とする顕微鏡を用いることにより、チップ表面
側に形成された集積回路は容易に観察されてしまう。す
なわち、裏面側からでも、チップ表面近傍のトランジス
タ回路や第１層配線を観察することができるわけであ
る。By the way, I manufactured by the conventional process
The stored information in the C card is illegally analyzed by the following procedure. First, a substrate made of epoxy resin and a part of vinyl chloride on the surface of an IC card is dissolved with heated fuming nitric acid to expose the back surface of the IC chip. Next, the back surface of the IC chip is polished by using a polishing device, and finally the grain size is reduced to 0.
A mirror surface is finished using an abrasive or polishing cloth containing 25 μm abrasive grains. Therefore, in the IC card according to the conventional technique, the integrated circuit formed on the chip surface side can be easily observed at this stage by using a microscope that uses infrared light of a He-Ne laser with a wavelength of 1.15 μm as observation light. Will be done. That is, the transistor circuit and the first layer wiring near the front surface of the chip can be observed even from the back surface side.

【００４３】しかしながら、上記で示したような本発明
に係るＩＣカードでは、樹脂とは異なる材料の研磨材が
保護膜１０中に配合されているため、酸を用いても保護
膜１０を剥離することは困難である。また、半導体基板
１の裏面側から赤外光を照射しても、裏面側から入射し
た光は保護膜１０で吸収、散乱および乱反射されるの
で、半導体基板１の裏面側では表面上に形成された集積
回路２からの反射光が乱された形でしか得られない。However, in the IC card according to the present invention as described above, since the abrasive material made of a material different from the resin is mixed in the protective film 10, the protective film 10 is peeled off even if an acid is used. Is difficult. Further, even if infrared light is irradiated from the back surface side of the semiconductor substrate 1, the light incident from the back surface side is absorbed, scattered and diffusely reflected by the protective film 10, so that it is formed on the front surface on the back surface side of the semiconductor substrate 1. The reflected light from the integrated circuit 2 can be obtained only in a disturbed form.

【００４４】また、保護膜１０を機械的研磨で除去し、
さらに鏡面に仕上げようと試みても、研磨材によって半
導体基板１の裏面が研削され、さらには粗面化される。
すなわち、半導体基板１の厚さが研磨材の粒径の１０倍
を超えないため、半導体基板表面の集積回路を保持する
に十分な厚さを維持することはできず、破損等を生じて
平滑な裏面を得るに至ることができない。従って、半導
体基板１の表面側に形成された集積回路パタンの解読や
記憶情報の改竄等の不法行為を防ぐことができる。Further, the protective film 10 is removed by mechanical polishing,
Even if an attempt is made to make it a mirror surface, the back surface of the semiconductor substrate 1 is ground by the polishing material, and further roughened.
That is, since the thickness of the semiconductor substrate 1 does not exceed 10 times the grain size of the abrasive, it is impossible to maintain a sufficient thickness for holding the integrated circuit on the surface of the semiconductor substrate, and damage or the like is generated to smooth the surface. You can't get a good back. Therefore, it is possible to prevent illegal acts such as decoding of the integrated circuit pattern formed on the front surface side of the semiconductor substrate 1 and falsification of stored information.

【００４５】なお、半導体基板１の厚さが概ね研磨材の
粒径の１０倍を超えると、研磨で除去すべき板厚が大き
いため、鏡面研磨途中にこれら粒子が基板と研磨布との
界面からしだいに掃き出され、有効に機能する研磨粒子
の数が著しく減少し、粗面化が十分には進行しなくな
る。さらには、薄板化による半導体基板の破損に至る前
に鏡面が得られてしまう可能性が高まる。If the thickness of the semiconductor substrate 1 exceeds about 10 times the grain size of the abrasive, the thickness of the plate to be removed by polishing is large, so that these particles form an interface between the substrate and the polishing cloth during mirror polishing. The number of abrasive particles that are gradually swept out and function effectively is significantly reduced, and roughening does not proceed sufficiently. Further, the possibility that a mirror surface is obtained before the semiconductor substrate is damaged due to the thinning is increased.

【００４６】そこで、研磨材粒子の掃き出しを考慮し
て、保護膜１０中への分散粒子濃度を高めることが考え
られるが、例えば６０重量％以上に高めると膜形成工程
でのバインダー等の流動性が悪くなり、また膜形成過程
におけるバインダー中での粒子の沈降速度が無視し得な
くなり、均質な膜形成が困難になる。従って、これら形
成工程上および研磨工程上の兼ね合いから、粒径と基板
厚との間には上記のような制限が生じるものと考える。Therefore, it is considered to increase the concentration of dispersed particles in the protective film 10 in consideration of the sweeping out of the abrasive particles. And the sedimentation rate of the particles in the binder during the film formation process cannot be ignored, and it becomes difficult to form a uniform film. Therefore, it is considered that the above-mentioned limitation occurs between the grain size and the substrate thickness due to the trade-offs in the forming process and the polishing process.

【００４７】［第２の実施の形態］上記実施形態では研
磨材として窒化ホウ素を用いたが、通常の鏡面仕上げの
工程を阻止しうる硬度があれば、本発明の効果はさらに
高まる。一般的に鏡面仕上げ工程ではアルミナ（Ａｌ2
Ｏ3）の微粒子が広く用いられているため、研磨材がア
ルミナに比べて高い硬度を有することにより、回路の観
察を妨げる効果を著しく高められる利点がある。[Second Embodiment] Although boron nitride was used as the abrasive in the above-mentioned embodiment, the effect of the present invention is further enhanced if the hardness is sufficient to prevent the usual mirror finishing step. Generally, in the mirror finishing process, alumina (Al 2
Since fine particles of O 3 ) are widely used, the abrasive has a hardness higher than that of alumina, so that there is an advantage that the effect of hindering the observation of the circuit can be remarkably enhanced.

【００４８】［第３の実施の形態］さらに、研磨材の硬
度が高いことに加えて、化学的エッチングに対する耐性
が高ければ剥離行為に対して阻止性を高めることができ
る。また、遮光性が高ければ観察を妨げることができ
る。そこで、以下のような材料を用いるとよい。[Third Embodiment] Furthermore, if the hardness of the abrasive is high and the resistance to chemical etching is high, it is possible to enhance the prevention of peeling action. Further, if the light-shielding property is high, the observation can be prevented. Therefore, the following materials may be used.

【００４９】ダイヤモンド（Ｃ）はヌープ硬度７０００
以上で最も硬く、鏡面仕上げに対して最も高い阻止効果
を得られる。立方晶窒化ホウ素（ｃＢＮ）は、ヌープ硬
度４５００とアルミナ（Ａｌ2Ｏ3）の硬度（２１００）
に比べて非常に硬く、さらに化学的に不活性であり、酸
およびアルカリ溶液に対して耐蝕性が高い。Diamond (C) has a Knoop hardness of 7000.
Above all, it is the hardest, and the highest blocking effect against mirror finishing can be obtained. Cubic boron nitride (cBN) has a Knoop hardness of 4500 and a hardness of alumina (Al 2 O 3 ) (2100).
It is much harder than the above, is chemically inert, and has high corrosion resistance to acid and alkaline solutions.

【００５０】炭化ホウ素（Ｂ4Ｃ ）はヌープ硬度３５０
０と硬く、化学的にも安定である。また、黒色の化合物
であるため観察光の吸収による遮光性が高く、回路観察
を効果的に妨げられる。炭化ケイ素（ＳｉＣ）はヌープ
硬度３０００と硬く、共有結合性が強いため化学的に安
定であり、耐薬品性が高い。以上の特徴があるため、こ
れらの材料の少なくとも一つを研磨材として含むことに
より、化学的エッチングによる保護膜１０の剥離をより
困難にし、また鏡面仕上げの工程を効果的に阻止しうる
利点がある。Boron carbide (B 4 C) has a Knoop hardness of 350.
It is as hard as 0 and is chemically stable. In addition, since it is a black compound, it has a high light-shielding property due to absorption of observation light, which effectively hinders circuit observation. Silicon carbide (SiC) is as hard as Knoop hardness 3000 and has strong covalent bond, so that it is chemically stable and has high chemical resistance. Due to the above characteristics, the inclusion of at least one of these materials as an abrasive material has the advantage that it becomes more difficult to peel off the protective film 10 by chemical etching, and that the mirror finishing step can be effectively prevented. is there.

【００５１】［第４の実施の形態］上記実施の形態で
は、保護膜１０としてエポキシ樹脂をバインダーとする
単一層を用いる例を示したが、この層を異なる材料から
なる積層膜で構成することにより化学的エッチングによ
る剥離に対して阻止性を一段と高めることができる。例
えば、チップ６の裏面に研磨材を含むエポキシ層を形成
し、その上にポリイミド層を形成し、その上にシリコー
ンのゲルからなる層を形成し、さらにその上に石英ガラ
スからなる厚さ１００μｍの薄板を接着する。そして、
その上に通常のエポキシ樹脂を塗布してから、前述の工
程に従ってＩＣカードを完成する。この構造では従来の
発煙硝酸によるエッチングに対して最も効果的な耐性を
得ることができる。なお、この場合、研磨材を添加する
のは、チップ６と直接接するエポキシ層のみでよい。[Fourth Embodiment] In the above embodiment, an example in which a single layer having an epoxy resin as a binder is used as the protective film 10 has been shown, but this layer should be formed of a laminated film made of different materials. As a result, it is possible to further improve the blocking property against peeling due to chemical etching. For example, an epoxy layer containing an abrasive is formed on the back surface of the chip 6, a polyimide layer is formed on the epoxy layer, a layer made of silicone gel is formed thereon, and a quartz glass layer having a thickness of 100 μm is further formed on the polyimide layer. Glue the thin plates. And
An ordinary epoxy resin is applied on top of this, and the IC card is completed according to the above-mentioned steps. With this structure, the most effective resistance to conventional etching with fuming nitric acid can be obtained. In this case, the polishing agent may be added only to the epoxy layer that is in direct contact with the chip 6.

【００５２】［第５の実施の形態］上記実施の形態で
は、研磨材を含む層としてエポキシ樹脂をバインダーと
する層を用いる例を示したが、エポキシ樹脂に代えてポ
リイミド樹脂を用いることにより耐酸性、耐アルカリ性
を効果的に高め得る利点がある。また、耐熱性が高めら
れ、エポキシ樹脂では大気中の３５０℃の加熱で重量が
５％減少するが、ポリイミド樹脂ではこの５％減少する
温度を５００℃に高めることができる。従って、化学的
エッチング以外に加熱による熱分解で保護膜１０を剥離
しようと試みても、集積回路２が熱劣化を起こし始める
４５０℃でも目的を達することができない。従って、ポ
リイミド樹脂を含む層を用いることにより観察を効果的
に阻止しうる利点を有する。[Fifth Embodiment] In the above embodiment, an example in which a layer containing an epoxy resin as a binder is used as a layer containing an abrasive is shown. However, by using a polyimide resin in place of the epoxy resin, acid resistance can be improved. And alkali resistance can be effectively enhanced. Further, the heat resistance is enhanced, and the weight of epoxy resin is reduced by 5% by heating at 350 ° C. in the air, but the temperature of 5% reduction can be increased to 500 ° C. with polyimide resin. Therefore, even if an attempt is made to remove the protective film 10 by thermal decomposition by heating other than chemical etching, the purpose cannot be achieved even at 450 ° C. at which the integrated circuit 2 begins to undergo thermal deterioration. Therefore, the use of the layer containing the polyimide resin has an advantage that observation can be effectively prevented.

【００５３】［第６の実施の形態］上記実施の形態で
は、エポキシ樹脂をバインダーとして研磨材の窒化ホウ
素粒子を１０重量％分散させたが、さらに無定型炭素を
２重量％添加し、２０μｍの厚さの保護膜１０を形成す
ると、波長０．５μｍの光に対する透過率を３０％から
１６％に低減させることができる。特に、グラファイト
または無定型炭素は０．１μｍ以下の粒径の材料を容易
に得ることができるため、これらを添加剤とした場合、
少量の添加で効果的に遮光性を高めることができる利点
がある。[Sixth Embodiment] In the above-mentioned embodiment, 10% by weight of boron nitride particles as an abrasive is dispersed by using an epoxy resin as a binder. However, 2% by weight of amorphous carbon is further added to obtain a particle size of 20 μm. When the protective film 10 having a thickness is formed, the transmittance for light having a wavelength of 0.5 μm can be reduced from 30% to 16%. In particular, since graphite or amorphous carbon can easily obtain a material having a particle size of 0.1 μm or less, when these are used as additives,
There is an advantage that the light-shielding property can be effectively enhanced by adding a small amount.

【００５４】［第７の実施の形態］上記実施の形態で
は、チップ６の裏面に研磨材を含む保護膜１０を形成し
ただけであるが、以下のような加工を加えることによっ
てさらに優れた効果を得ることができる。図３（ｉ）に
示したように、窒化ホウ素粒子１１を１０重量％分散し
た保護膜１０を、チップ６の裏面および側面を覆うよう
に堆積させる。その後、図３（ｊ）に示す新たな工程を
追加する。すなわち、チップ６をレーザマーカ装置に装
填し、窒素ガス雰囲気中で保護膜１０の上からチップ６
の裏面に対してレーザビーム１２を照射し、照射痕跡を
形成する。[Seventh Embodiment] In the above-described embodiment, the protective film 10 containing an abrasive is only formed on the back surface of the chip 6, but the following processing is added to obtain a further excellent effect. Can be obtained. As shown in FIG. 3I, the protective film 10 in which 10% by weight of the boron nitride particles 11 are dispersed is deposited so as to cover the back surface and the side surface of the chip 6. Then, a new process shown in FIG. 3 (j) is added. That is, the chip 6 is loaded into the laser marker device, and the chip 6 is inserted from above the protective film 10 in a nitrogen gas atmosphere.
The back surface of the laser is irradiated with the laser beam 12 to form an irradiation trace.

【００５５】ここで、レーザ光源としては、ＹＡＧレー
ザを使用した。波長は第二高調波の５３２ｎｍで、パル
ス発振モードはＴＥＭ00のシングルモード、出力エネル
ギーは１６μＪ、パルス幅は１ｋＨｚで２５ｎｓｅｃ以
下とした。また、光学系の制御には、ガルバノメータ型
ビームポジショナを使用した。光はレンズで絞り、チッ
プ裏面上に焦点を合わせ、各照射位置について３つのパ
ルスを照射した。これにより保護膜１０中のバインダー
の一部は、昇華、蒸発または半導体基板１の裏面上に焼
き付けられた。そして、半導体基板１の裏面上に円形の
照射痕跡１３を多数形成した。Here, a YAG laser was used as the laser light source. The wavelength was 532 nm of the second harmonic, the pulse oscillation mode was TEM 00 single mode, the output energy was 16 μJ, and the pulse width was 1 kHz and 25 nsec or less. A galvanometer type beam positioner was used to control the optical system. The light was focused by a lens, focused on the back surface of the chip, and three pulses were emitted at each irradiation position. As a result, a part of the binder in the protective film 10 was sublimated, evaporated, or burned on the back surface of the semiconductor substrate 1. Then, a large number of circular irradiation traces 13 were formed on the back surface of the semiconductor substrate 1.

【００５６】図４は、図３（ｊ）で形成された１個の照
射痕跡１３の断面を模式的に示した図である。これは、
レーザビームの照射位置を固定して３つのパルスを照射
した場合に形成されたものである。シリコンからなる半
導体基板１の一部は、レーザ光の吸収で生じた熱で溶融
し、窒化ホウ素粒子１１の一部は半導体基板１に融着し
ている。照射痕跡１３の中央部は凹み、溶融物が周辺部
に押しやられたため周辺部はウエハ面よりも盛り上がっ
た。平均的な照射痕跡１３の形状は、直径が６０μｍ、
ウエハ面からの照射痕跡中央部の深さが４μｍ、周辺部
の盛り上がり部分の高さが７μｍである。また、半導体
基板１の裏面に上述の方法でクレータ状の照射痕跡１３
を、互いに隣接するようにして多数形成すると効果的で
ある。FIG. 4 is a diagram schematically showing a cross section of one irradiation trace 13 formed in FIG. 3 (j). this is,
This is formed when the irradiation position of the laser beam is fixed and three pulses are irradiated. A part of the semiconductor substrate 1 made of silicon is melted by the heat generated by the absorption of the laser light, and a part of the boron nitride particles 11 is fused to the semiconductor substrate 1. The central portion of the irradiation trace 13 was recessed, and the peripheral portion was raised above the wafer surface because the melt was pushed to the peripheral portion. The average irradiation trace 13 has a diameter of 60 μm,
The depth of the central portion of the irradiation trace from the wafer surface is 4 μm, and the height of the peripheral raised portion is 7 μm. In addition, a crater-like irradiation trace 13 is formed on the back surface of the semiconductor substrate 1 by the above method.
It is effective to form a large number of the two adjacent to each other.

【００５７】図５は、チップ６の裏面を示す。照射痕跡
形成領域１４は、ＥＥＰＲＯＭを形成したチップ表面位
置に対応する裏面で、２×３（ｍｍ2 ）の面積一面とし
た。照射痕跡１３のクレータ中央部の間隔を６０μｍと
して互いに外接させて最密構造となるように配置した。
例えば、ＩＣカードにおいては、ＥＥＰＲＯＭ等の不揮
発性メモリに重要な情報が記憶保持されているため、少
なくともこれらに対応する領域には、照射痕跡１３を形
成する必要がある。FIG. 5 shows the back surface of the chip 6. The irradiation trace forming region 14 is a back surface corresponding to the chip front surface position where the EEPROM is formed, and has an area of 2 × 3 (mm 2 ). The crater central portions of the irradiation traces 13 were arranged with a space of 60 μm so as to be in contact with each other so as to form a close-packed structure.
For example, in an IC card, since important information is stored and held in a non-volatile memory such as an EEPROM, it is necessary to form the irradiation trace 13 in at least the area corresponding to these.

【００５８】その後、上述したようにチップ６全体を塩
化ビニル樹脂等のカード基材で被覆することにより、Ｉ
Ｃカードが完成する。このようにして製作されたＩＣカ
ードは、第１の実施形態の項で説明したように、化学薬
品によるＩＣチップの裏面の露出、チップ裏面の鏡面研
磨、赤外光による裏面からの顕微鏡観察等を経てチップ
６の表面側に形成された集積回路２が、チップ裏面側よ
り不正を目的に観察される。Thereafter, as described above, the entire chip 6 is covered with a card base material such as vinyl chloride resin to obtain I
C card is completed. As described in the first embodiment, the IC card manufactured in this manner exposes the back surface of the IC chip by chemicals, mirror-polishs the back surface of the chip, observes the back surface of the IC chip with infrared light under a microscope, etc. The integrated circuit 2 formed on the front surface side of the chip 6 through the above is observed from the back surface side of the chip for illegal purposes.

【００５９】しかしながら、本実施の形態では、半導体
基板１の裏面に研磨材が融着する等して形成された無数
の凹凸があるため、入射する赤外光の多くは裏面上で散
乱、吸収または乱反射される。また、チップ表面近傍に
達して回路パタンから反射された光は著しく歪められ、
正確な観察像が得られない。このように、本発明に係る
ＩＣチップは、集積回路パタンの解読や記憶情報の改竄
等の不法行為を容易に防ぐことができる。However, in the present embodiment, since the back surface of the semiconductor substrate 1 has innumerable irregularities formed by, for example, fusing the abrasive material, most of the incident infrared light is scattered and absorbed on the back surface. Or it is diffusely reflected. Also, the light reaching the vicinity of the chip surface and reflected from the circuit pattern is significantly distorted,
An accurate observation image cannot be obtained. In this way, the IC chip according to the present invention can easily prevent illegal acts such as decoding of the integrated circuit pattern and falsification of stored information.

【００６０】なお、ここでは乱反射という表現を用いて
いるが、これは正常な観察を妨げるような光の反射、屈
折、散乱などを包括的に表現したものであって、より正
確な表現としては以下の概念を含む。すなわち、観察者
のいる空気中または真空中などから、情報が格納された
部分を被覆する膜または板等の媒質中へ入射した光は、
境界面が光の波長に比べてなめらかな場合には、鏡面反
射して被覆材の中に侵入できないかまたは屈折して被覆
材の中に侵入することである。The expression "diffuse reflection" is used here, but this is a comprehensive expression of reflection, refraction, scattering, etc. of light that interferes with normal observation, and as a more accurate expression. It includes the following concepts: That is, the light incident on the medium such as the film or the plate that covers the portion where the information is stored from the air or the vacuum where the observer is,
When the boundary surface is smooth as compared with the wavelength of light, it means that it is specularly reflected and cannot enter the coating material, or it is refracted and enters the coating material.

【００６１】鏡面反射の場合には被観察物に光が届かな
いため正常な観察が妨げられる。また、屈折した場合に
は、被観察物のＩＣ回路等に達し、その画像情報を持っ
て被覆材中を逆に進んで観測者のいる媒質中に抜け出
す。もちろん、このときは被観察物が見えることになる
が、一反射面の大きさが被観察物の形状ないしその概容
を把握するに必要なサイズに比べて十分に小さければ、
正常な観察が妨げられる。また、境界面の凹凸が波長と
同程度、あるいはそれより大きい場合には、反射波は種
々の方向に進み、狭い意味での乱反射が起こり、正常な
観察が妨げられる。In the case of specular reflection, since light does not reach the object to be observed, normal observation is hindered. Further, when refracted, it reaches the IC circuit or the like of the object to be observed, travels backward through the coating material with the image information, and escapes into the medium in which the observer is present. Of course, at this time, the object to be observed can be seen, but if the size of one reflecting surface is sufficiently smaller than the size necessary to grasp the shape of the object to be observed or its outline,
Normal observation is disturbed. Further, when the unevenness of the boundary surface is about the same as or larger than the wavelength, the reflected wave proceeds in various directions, diffuse reflection in a narrow sense occurs, and normal observation is hindered.

【００６２】［第８の実施の形態］上記実施形態で説明
したように、本発明による製造方法では凹凸の形成工程
をダイシング前に行う必要はなく、チップ状に切断した
後にビーム加工を施すことができる。従って、厚さが研
磨材の粒径の１０倍を超えないように研削・研磨した概
ね１００μｍ以下の薄い基板ウエハのチップに対して
も、上記で示した凹凸の集合体の形成が可能である。[Eighth Embodiment] As described in the above embodiment, in the manufacturing method according to the present invention, it is not necessary to carry out the step of forming irregularities before dicing, and beam processing is performed after cutting into chips. You can Therefore, it is possible to form the above-mentioned concavo-convex aggregate even on a chip of a thin substrate wafer having a thickness of about 100 μm or less ground and polished so that the thickness thereof does not exceed 10 times the grain size of the abrasive. .

【００６３】また、この半導体基板１の裏面に凹凸を形
成する加工では、ビームを用いるためウエハに特段外力
は加わらない。従って、研削されて極めて薄くなったウ
エハについても本製造方法を適用できる。また、上記実
施の形態では、保護膜１０をＩＣカード基板に実装され
た後のチップ６の裏面に形成したが、チップ６を切り出
す前にウエハ状態で行ってもよいことは明らかである。
その場合、チップ６の裏面にのみ保護膜１０が形成され
ることになる。Further, in the processing for forming the unevenness on the back surface of the semiconductor substrate 1, since a beam is used, no special external force is applied to the wafer. Therefore, the present manufacturing method can be applied to a wafer that is ground and becomes extremely thin. Further, in the above-mentioned embodiment, the protective film 10 is formed on the back surface of the chip 6 after being mounted on the IC card substrate, but it is obvious that it may be performed in a wafer state before cutting the chip 6.
In that case, the protective film 10 is formed only on the back surface of the chip 6.

【００６４】また、上記実施の形態では、集光性レーザ
ビームによる加工を示したが、集束性のエネルギービー
ムは数１０ｎｍから数１０μｍのビーム径に絞られるこ
とから、赤外光の散乱や乱反射をさせ易いサイズの加工
に適する利点がある。また、微小位置にエネルギーを高
密度に注入できるため、遮光性材料の融着や照射ででき
る照射痕跡を形成しやすい利点がある。例えば、レーザ
ビームの他にイオンビーム、電子ビーム等を使用すると
よい。Further, in the above-mentioned embodiment, the processing by the converging laser beam is shown. However, since the converging energy beam is narrowed down to a beam diameter of several tens nm to several tens of μm, infrared light is scattered or diffusely reflected. There is an advantage that it is suitable for processing of sizes that are easy to perform. Further, since energy can be injected at a high density at a minute position, there is an advantage that it is easy to form an irradiation trace by fusion of a light shielding material or irradiation. For example, an ion beam, an electron beam, or the like may be used instead of the laser beam.

【００６５】［第９の実施の形態］半導体基板１に形成
された凹凸は、円形のクレータ状のまま配置するのみな
らず、連続的につなげて山脈状および溝状にし、これを
近接させてストライプ状に多数配置するなど、種々の変
更を取り得る。また、１μｍ以下の微細な直径のビーム
を用いる場合には、遮光性材料の粒径をビーム径に合わ
せて小さくし、遮光性材料を含む薄膜の厚さを薄くする
などの種々のバリエーションが存在する。[Ninth Embodiment] The irregularities formed on the semiconductor substrate 1 are not only arranged in the shape of a circular crater, but are continuously connected to form a mountain range and a groove, which are brought close to each other. Various changes can be made such as arranging a large number in a stripe shape. Further, when using a beam having a fine diameter of 1 μm or less, there are various variations such that the particle size of the light-shielding material is reduced according to the beam diameter and the thin film containing the light-shielding material is thinned. To do.

【００６６】［第１０の実施の形態］なお、上記の実施
の形態では、シリコン基板を用いた例を取り上げたが、
基板はシリコンに限定されるものではない。例えば、種
々の化合物半導体にも本発明を適用し得ることは言うま
でもない。[Tenth Embodiment] In the above embodiment, an example using a silicon substrate was taken up.
The substrate is not limited to silicon. For example, it goes without saying that the present invention can be applied to various compound semiconductors.

【００６７】[0067]

【発明の効果】以上説明したように、本発明の請求項１
に係るＩＣチップは、半導体基板の主表面側に集積回路
の形成されたＩＣチップにおいて、上記半導体基板の裏
面のうち上記集積回路に対応する領域の一部または全域
は保護膜によって覆われ、この保護膜は、研磨材とこの
研磨材を上記半導体基板に付着させるためのバインダー
とからなり、上記研磨材は、上記半導体基板の厚さの１
／１０以上かつ上記半導体基板の厚さ以下の粒径を有
し、かつ、上記半導体基板よりも高い硬度を有する。こ
のように構成することにより本発明は、半導体基板の裏
面側から赤外光を照射しても、裏面側から入射した光は
保護膜で吸収、散乱および乱反射されるので、裏面側か
らでは表面側に形成された集積回路からの反射光が乱さ
れた形でしか得られない。また、保護膜を機械的研磨で
除去しようとしても、研磨材によって半導体基板の裏面
が研削かつ粗面化される。このとき、半導体基板の厚さ
は研磨材の粒径の１０倍を超えないため、研磨後におい
ては集積回路を保持するのに十分な厚さを維持すること
ができず、平滑な裏面を得るに至ることができない。従
って、半導体基板の表面上に形成された集積回路パタン
の解読や記憶情報の改竄等の不法行為を防ぐことができ
る。As described above, according to the first aspect of the present invention.
The IC chip according to the above is an IC chip in which an integrated circuit is formed on the main surface side of a semiconductor substrate, and a part or the whole of the back surface of the semiconductor substrate corresponding to the integrated circuit is covered with a protective film. The protective film includes an abrasive and a binder for attaching the abrasive to the semiconductor substrate, and the abrasive has a thickness of 1 of the semiconductor substrate.
It has a grain size of / 10 or more and not more than the thickness of the semiconductor substrate, and has a hardness higher than that of the semiconductor substrate. According to the present invention having such a configuration, even when infrared light is radiated from the back surface side of the semiconductor substrate, the light incident from the back surface side is absorbed, scattered and diffusely reflected by the protective film. The reflected light from the integrated circuit formed on the side can be obtained only in a disturbed form. Even if the protective film is removed by mechanical polishing, the back surface of the semiconductor substrate is ground and roughened by the abrasive. At this time, since the thickness of the semiconductor substrate does not exceed 10 times the particle diameter of the polishing material, it is not possible to maintain a sufficient thickness for holding the integrated circuit after polishing, and a smooth back surface is obtained. Cannot be reached. Therefore, it is possible to prevent illegal acts such as decoding of the integrated circuit pattern formed on the surface of the semiconductor substrate and falsification of stored information.

【００６８】また、請求項２に係る本発明のＩＣチップ
は、請求項１において、上記研磨材は、その硬度がアル
ミナ（Ａｌ2Ｏ3）よりも高い材料からなる。このように
構成することにより本発明は、機械的研磨によって保護
膜の除去および平滑面化が試みられても、機械的研磨に
使用される研磨材（Ａｌ2Ｏ3）に比べ、保護膜中の研磨
材の硬度が同等もしくは高く、粒径も半導体基板の厚さ
の１／１０以上と大きい。そのため、半導体基板は研削
されて粗面化し、光の乱反射が効果的に生じる。According to a second aspect of the IC chip of the present invention, in the first aspect, the abrasive material is made of a material having a hardness higher than that of alumina (Al 2 O 3 ). With such a configuration, the present invention can remove the protective film and smooth the surface by mechanical polishing, even if an attempt is made to remove the protective film in the protective film as compared with the abrasive (Al 2 O 3 ) used for mechanical polishing. The hardness of the abrasive is equal to or higher, and the particle size is as large as 1/10 or more of the thickness of the semiconductor substrate. Therefore, the semiconductor substrate is ground and roughened, and diffused reflection of light effectively occurs.

【００６９】また、請求項３に係る本発明のＩＣチップ
は、請求項１において、上記研磨材は、ダイヤモンド
（Ｃ）、立方晶窒化ホウ素（ｃＢＮ）、炭化ホウ素（Ｂ
4Ｃ ）または炭化ケイ素（ＳｉＣ）の少なくとも何れか
一つからなる。このように構成することにより本発明
は、研磨材の硬度が極めて高いため、研磨材を含む層の
除去の困難性が高まり、半導体基板の研削および粗面化
が最も効果的に進み、光の乱反射が最も効果的に生じる
利点がある。また、耐薬品性に優れているともいえる。The IC chip of the present invention according to claim 3 is the same as in claim 1, wherein the abrasive is diamond (C), cubic boron nitride (cBN), or boron carbide (B).
4 C) or at least one of silicon carbide (SiC). According to the present invention having such a configuration, since the hardness of the abrasive is extremely high, it becomes more difficult to remove the layer containing the abrasive, the grinding and roughening of the semiconductor substrate are most effectively performed, and the light There is an advantage that diffuse reflection occurs most effectively. It can also be said to have excellent chemical resistance.

【００７０】また、請求項４に係る本発明のＩＣチップ
は、請求項１において、上記保護膜は、多層膜によって
構成され、上記多層膜の各層は、互いに異なる材料によ
って形成されている。このように構成することにより本
発明は、化学的エッチングを用いて保護膜を除去しよう
と試みた場合、単一の薬品では困難となり、観察の障害
となる層を十分に除去させない利点がある。The IC chip according to a fourth aspect of the present invention is the IC chip according to the first aspect, wherein the protective film is formed of a multilayer film, and each layer of the multilayer film is formed of a material different from each other. With such a configuration, the present invention has an advantage that when an attempt is made to remove the protective film by using chemical etching, it becomes difficult with a single chemical agent, and a layer which hinders observation is not sufficiently removed.

【００７１】また、請求項５に係る本発明のＩＣチップ
は、請求項１において、上記バインダー材料は、エポキ
シ樹脂またはポリイミド樹脂からなる。このように構成
することにより本発明は、ポリイミド樹脂を用いれば従
来のエポキシ樹脂用の化学的エッチングは困難となり、
逆にエポキシ樹脂を用いればポリイミド樹脂用の化学的
エッチングは困難となり、観察の障害となる層を十分に
除去させない利点がある。The IC chip of the present invention according to claim 5 is the IC chip according to claim 1, wherein the binder material is an epoxy resin or a polyimide resin. With this configuration, the present invention makes it difficult to chemically etch a conventional epoxy resin if a polyimide resin is used.
On the other hand, if the epoxy resin is used, chemical etching for the polyimide resin becomes difficult, and there is an advantage that the layer which obstructs the observation is not sufficiently removed.

【００７２】また、請求項６に係る本発明のＩＣチップ
は、請求項１において、上記保護膜は、さらに遮光性材
料を含む。このように構成することにより本発明は、保
護膜における光の透過率が低下し、半導体基板表面の回
路の観察が困難となる利点がある。According to a sixth aspect of the present invention, in the IC chip according to the first aspect, the protective film further contains a light shielding material. With such a configuration, the present invention has an advantage that the light transmittance of the protective film is lowered and it becomes difficult to observe the circuit on the surface of the semiconductor substrate.

【００７３】また、請求項７に係る本発明のＩＣチップ
は、請求項６において、上記遮光性材料は、グラファイ
トまたは無定型炭素からなる。このように構成すること
により本発明は、遮光性が効果的に高まるため、半導体
基板表面の回路の観察が著しく困難となる利点がある。The IC chip of the present invention according to claim 7 is the IC chip according to claim 6, wherein the light-shielding material is graphite or amorphous carbon. With such a configuration, the present invention has an advantage that the light-shielding property is effectively enhanced, and thus it becomes extremely difficult to observe the circuit on the surface of the semiconductor substrate.

【００７４】また、請求項８に係る本発明のＩＣチップ
は、請求項１において、上記保護膜は、その表面に複数
の凹凸が形成されている。このように構成することによ
り本発明は、半導体基板の裏面側から入射した光がこれ
らの凹凸で吸収または乱反射されるので、半導体基板の
裏面側では表面上に形成された集積回路からの反射光が
乱された形でしか得られない。Further, the IC chip of the present invention according to claim 8 is the IC chip according to claim 1, wherein the protective film has a plurality of irregularities formed on the surface thereof. According to the present invention having such a configuration, the light incident from the back surface side of the semiconductor substrate is absorbed or irregularly reflected by these irregularities, so that the back surface side of the semiconductor substrate reflects light from the integrated circuit formed on the front surface. Can only be obtained in a disturbed form.

【００７５】また、請求項９に係る本発明のＩＣチップ
は、請求項１において、上記集積回路は、不揮発性メモ
リである。このように構成することにより本発明は、記
憶保持されている情報の漏洩を防止することができる。According to a ninth aspect of the IC chip of the present invention, in the first aspect, the integrated circuit is a non-volatile memory. With this configuration, the present invention can prevent leakage of information stored and held.

【００７６】また、請求項１０に係る本発明のＩＣチッ
プは、請求項１において、上記ＩＣチップは、ＩＣカー
ドに組み込まれる。このように構成することにより本発
明は、偽造等が困難でセキュリティ性の高いＩＣカード
を提供することができる。An IC chip according to a tenth aspect of the present invention is the IC chip according to the first aspect, wherein the IC chip is incorporated in an IC card. With this configuration, the present invention can provide an IC card that is difficult to forge and has high security.

【００７７】また、請求項１１に係る本発明のＩＣチッ
プの製造方法は、半導体基板の主表面側に集積回路を形
成する工程と、上記半導体基板の裏面のうち上記集積回
路に対応する領域の一部または全域を、研磨材とこの研
磨材を上記半導体基板に付着させるためのバインダーと
からなる保護膜で覆う工程とを有し、上記研磨材は、上
記半導体基板の厚さの１／１０以上かつ上記半導体基板
の厚さ以下の粒径を有し、かつ、上記半導体基板よりも
高い硬度を有する。このように構成することにより本発
明は、請求項１〜１０に記載のＩＣチップを製造するこ
とができる。According to an eleventh aspect of the present invention, there is provided a method of manufacturing an IC chip, comprising a step of forming an integrated circuit on a main surface side of a semiconductor substrate, and a backside of the semiconductor substrate in a region corresponding to the integrated circuit. And a step of covering a part or whole area with a protective film made of an abrasive and a binder for attaching the abrasive to the semiconductor substrate, the abrasive being 1/10 of the thickness of the semiconductor substrate. It has a grain size equal to or more than the thickness of the semiconductor substrate and has a hardness higher than that of the semiconductor substrate. With this structure, the present invention can manufacture the IC chip according to any one of claims 1 to 10.

【００７８】また、請求項１２に係る本発明のＩＣチッ
プの製造方法は、請求項１１において、上記保護膜を形
成した後に、集束したエネルギービームを上記保護膜上
の複数個所に照射することにより、上記研磨材を上記半
導体基板に融着させる。このように構成することにより
本発明は、半導体基板上に研磨材が融着して凹凸が形成
され、研磨材を容易に除去することができない。従っ
て、半導体基板の表面上に形成された集積回路パタンの
解読や記憶情報の改竄等の不法行為を防ぐことができ
る。また、凹凸を化学的エッチングで除去しようとして
も、これらの凹凸は研磨材が半導体基板に融着して形成
されているため、除去は困難であり平滑面を得ることは
できない。従って、表面側に形成された集積回路パタン
の観察が難となる利点がある。According to a twelfth aspect of the present invention, in the method of manufacturing an IC chip according to the eleventh aspect, after the protective film is formed, the focused energy beam is applied to a plurality of places on the protective film. Then, the abrasive is fused to the semiconductor substrate. According to the present invention having such a configuration, the abrasive is fused on the semiconductor substrate to form irregularities, and the abrasive cannot be easily removed. Therefore, it is possible to prevent illegal acts such as decoding of the integrated circuit pattern formed on the surface of the semiconductor substrate and falsification of stored information. Further, even if it is attempted to remove the unevenness by chemical etching, it is difficult to remove these unevenness because a polishing material is fused to the semiconductor substrate and the smooth surface cannot be obtained. Therefore, there is an advantage that it becomes difficult to observe the integrated circuit pattern formed on the front surface side.

【００７９】また、請求項１３に係る本発明のＩＣチッ
プの製造方法は、請求項１０において、上記エネルギー
ビームは、集光性レーザビームである。このように構成
することにより本発明は、研磨材を確実に半導体基板の
裏面に融着させることができる。また、集光性レーザビ
ームは、スパッタリング現象を伴わないので飛散するダ
ストの悪影響が少なく、真空雰囲気に限定されずに常圧
雰囲気で照射でき、簡便な工程で突起の集合体を形成で
きる利点がある。According to a thirteenth aspect of the present invention, there is provided the method of manufacturing an IC chip according to the tenth aspect, wherein the energy beam is a converging laser beam. With such a configuration, the present invention can reliably fuse the abrasive to the back surface of the semiconductor substrate. Further, since the converging laser beam does not accompany the sputtering phenomenon, there is little adverse effect of scattered dust, and it is possible to irradiate in a normal pressure atmosphere without being limited to a vacuum atmosphere, and it is possible to form an aggregate of protrusions in a simple process. is there.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の一つの実施の形態（製造工程）を示
す断面図である。FIG. 1 is a cross-sectional view showing one embodiment (manufacturing process) of the present invention.

【図２】 図１の続きを示す断面図である。FIG. 2 is a sectional view showing a continuation of FIG.

【図３】 図２の続きを示す断面図である。FIG. 3 is a cross-sectional view showing a continuation of FIG.

【図４】 照射痕跡を示す断面図である。FIG. 4 is a sectional view showing an irradiation trace.

【図５】 照射痕跡を備えたチップを示す斜視図であ
る。FIG. 5 is a perspective view showing a chip provided with an irradiation trace.

【図６】 従来の機械的な研削法を用いて乱反射面を設
けた基板表面の模式的な斜視図である。FIG. 6 is a schematic perspective view of a substrate surface provided with a diffuse reflection surface by using a conventional mechanical grinding method.

【図７】 従来の化学的なエッチング法を用いて半導体
基板の裏面に乱反射面を形成する工程を示した模式的な
断面図である。FIG. 7 is a schematic cross-sectional view showing a process of forming an irregular reflection surface on the back surface of a semiconductor substrate by using a conventional chemical etching method.

【符号の説明】[Explanation of symbols]

１…半導体基板、２…集積回路、３…高分子材料シー
ト、４…ポリイミドシート、５…バンプ、６…チップ、
７…ＩＣカード基板、８…電極、９…アンダーフィル
剤、１０…保護膜、１１…窒化ホウ素粒子、１２…レー
ザビーム、１３…照射痕跡、１４…照射痕跡形成領域、
１５…ガラス基板、１６…乱反射面、２１…シリコンウ
エハ、２２…ＳｉＯ2 膜、２３…ＳｉＯ2 パタン、２４
…エッチング底面、２５…傾斜面、２６…開口部、２７
…平坦部。1 ... Semiconductor substrate, 2 ... Integrated circuit, 3 ... Polymer material sheet, 4 ... Polyimide sheet, 5 ... Bump, 6 ... Chip,
7 ... IC card substrate, 8 ... Electrode, 9 ... Underfill agent, 10 ... Protective film, 11 ... Boron nitride particles, 12 ... Laser beam, 13 ... Irradiation trace, 14 ... Irradiation trace formation region,
15 ... Glass substrate, 16 ... Diffuse reflection surface, 21 ... Silicon wafer, 22 ... SiO 2 film, 23 ... SiO 2 pattern, 24
... etching bottom surface, 25 ... inclined surface, 26 ... opening, 27
… Flat part.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 重男 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 前田 正彦 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (56)参考文献 特開 昭53−121479（ＪＰ，Ａ) 特開 昭56−26451（ＪＰ，Ａ) 特開 平３−40458（ＪＰ，Ａ) 特開 平５−17720（ＪＰ，Ａ) 特開 平７−45754（ＪＰ，Ａ) 特開 平７−74194（ＪＰ，Ａ) 特開 平８−300862（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/30 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Shigeo Ogawa 3-19-2 Nishishinjuku, Shinjuku-ku, Tokyo Inside Nippon Telegraph and Telephone Corporation (72) Masahiko Maeda 3--19-3 Nishishinjuku, Shinjuku-ku, Tokyo No. 2 Nihon Telegraph and Telephone Corporation (56) Reference JP-A-53-121479 (JP, A) JP-A-56-26451 (JP, A) JP-A-3-40458 (JP, A) JP-A 5-17720 (JP, A) JP-A-7-45754 (JP, A) JP-A-7-74194 (JP, A) JP-A-8-300862 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/30

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 半導体基板の主表面側に集積回路の形成
されたＩＣチップにおいて、 前記半導体基板の裏面のうち前記集積回路に対応する領
域の一部または全域は保護膜によって覆われ、 この保護膜は、研磨剤とこの研磨剤を前記半導体基板に
付着させるためのバインダーとからなり、 前記研磨剤は、前記半導体基板の厚さの１／１０以上か
つ前記半導体基板の厚さ以下の粒径を有し、かつ、前記
半導体基板よりも高い硬度を有することを特徴とするＩ
Ｃチップ。1. In an IC chip having an integrated circuit formed on a main surface side of a semiconductor substrate, a part or the whole of a back surface of the semiconductor substrate corresponding to the integrated circuit is covered with a protective film, The film includes an abrasive and a binder for attaching the abrasive to the semiconductor substrate, and the abrasive has a particle size of 1/10 or more of the thickness of the semiconductor substrate and less than or equal to the thickness of the semiconductor substrate. And has a hardness higher than that of the semiconductor substrate.
C chip. 【請求項２】 請求項１において、前記研磨剤は、ダイヤモンド（Ｃ）、立方晶窒化ホウ素
（ｃＢＮ）、炭化ホウ素（Ｂ 4 Ｃ）または炭化ケイ素
（ＳｉＣ）の少なくともいずれか一つ からなることを特
徴とするＩＣチップ。2. The abrasive according to claim 1, wherein the abrasive is diamond (C), cubic boron nitride.
(CBN), boron carbide (B 4 C) or silicon carbide
An IC chip comprising at least one of (SiC) . 【請求項３】 請求項１において、前記保護膜は、多層膜によって構成され、 前記多層膜の各層は、互いに異なる材料によって形成さ
れてい ることを特徴とするＩＣチップ。3. The protective film according to claim 1, wherein the protective film is formed of a multilayer film , and each layer of the multilayer film is formed of different materials.
An IC chip characterized by being 【請求項４】 請求項１において、前記バインダーは、エポキシ樹脂またはポリイミド樹脂
からな ることを特徴とするＩＣチップ。 4. The epoxy resin or the polyimide resin according to claim 1,
IC chip characterized by consisting of 【請求項５】 請求項１において、前記保護膜は、さらに遮光性材料を含む ことを特徴とす
るＩＣチップ。 5. The IC chip according to claim 1, wherein the protective film further contains a light shielding material . 【請求項６】 請求項５において、前記遮光性材料は、グラファイトまたは無定型炭素から
なる ことを特徴とするＩＣチップ。 6. The light-shielding material according to claim 5 , which is made of graphite or amorphous carbon.
IC chip characterized by comprising. 【請求項７】 請求項１において、前記保護膜は、その表面に複数の凹凸が形成されてい る
ことを特徴とするＩＣチップ。7. The IC chip according to claim 1, wherein the protective film has a plurality of irregularities formed on its surface . 【請求項８】 請求項１において、前記集積回路は、不揮発メモリであ ることを特徴とする
ＩＣチップ。 8. The IC chip according to claim 1, wherein the integrated circuit is a non-volatile memory . 【請求項９】 請求項１において、前記ＩＣチップは、ＩＣカードに組み込まれ ることを特
徴とするＩＣチップ。9. The IC chip according to claim 1, wherein the IC chip is incorporated in an IC card . 【請求項１０】 半導体基板の主表面側に集積回路を形
成する工程と、 前記半導体基板の裏面のうち前記集積回路に対応する領
域の一部または全域を、研磨剤とこの研磨剤を前記半導
体基板に付着させるためのバインダーとからなる保護膜
で覆う工程とを有し、 前記研磨剤は、前記半導体基板の厚さの１／１０以上か
つ前記半導体基板の厚さ以下の粒径を有し、かつ、前記
半導体基板よりも高い硬度を有することを特徴とする請
求項１乃至９の何れか一項に記載のＩＣチップの製造方
法。 10. An integrated circuit is formed on the main surface side of a semiconductor substrate.
And the area corresponding to the integrated circuit on the back surface of the semiconductor substrate.
Part of the area or the entire area of the
Protective film consisting of a binder for adhering to the body substrate
And a step of covering the semiconductor substrate with 1/10 or more of the thickness of the semiconductor substrate.
And having a grain size not greater than the thickness of the semiconductor substrate, and
A contract characterized by having a higher hardness than a semiconductor substrate
10. A method of manufacturing an IC chip according to any one of claims 1 to 9.
Law. 【請求項１１】 請求項１０において、前記保護膜を形成した後に、集束したエネルギービーム
を前記保護膜上の複数個所に照射することにより、前記
研磨剤を前記半導体基板に融着させることを特徴とする
ＩＣチップの製造方法。11. The focused energy beam according to claim 10 , after the protective film is formed.
By irradiating a plurality of places on the protective film,
A method of manufacturing an IC chip, comprising fusing an abrasive to the semiconductor substrate . 【請求項１２】 請求項１１において、前記エネルギービームは、集光性レーザビームであ るこ
とを特徴とするＩＣチップの製造方法。 12. The method of manufacturing an IC chip according to claim 11 , wherein the energy beam is a converging laser beam .
JP20032598A 1998-07-15 1998-07-15 IC chip and manufacturing method thereof Expired - Fee Related JP3361751B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20032598A JP3361751B2 (en) 1998-07-15 1998-07-15 IC chip and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20032598A JP3361751B2 (en) 1998-07-15 1998-07-15 IC chip and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000031347A JP2000031347A (en) 2000-01-28
JP3361751B2 true JP3361751B2 (en) 2003-01-07

Family

ID=16422429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20032598A Expired - Fee Related JP3361751B2 (en) 1998-07-15 1998-07-15 IC chip and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3361751B2 (en)

Also Published As

Publication number Publication date
JP2000031347A (en) 2000-01-28

Similar Documents

Publication Publication Date Title
US20240079351A1 (en) Wafer-level bonding of obstructive elements
US9636782B2 (en) Wafer debonding using mid-wavelength infrared radiation ablation
JP4471632B2 (en) Wafer processing method
TWI610374B (en) Adhesives for bonding handler wafers to device wafers and enabling mid-wavelength infrared laser ablation release
US20040161926A1 (en) Method for manufacturing semiconductor device, and method for manufacturing semiconductor module
CN113678243A (en) Protective element for a bonded structure
KR101109156B1 (en) Anti-scattering layer for polishing pad windows
US6063695A (en) Simplified process for the fabrication of deep clear laser marks using a photoresist mask
JP5259121B2 (en) Manufacturing method of semiconductor device using laser processing method
JP2005116844A (en) Method for manufacturing semiconductor device
US5923996A (en) Method to protect alignment mark in CMP process
US6951800B2 (en) Method of making semiconductor device that has improved structural strength
JP6999350B2 (en) Package substrate processing method
JP3361751B2 (en) IC chip and manufacturing method thereof
JP3400329B2 (en) Semiconductor device
US6129864A (en) Process for producing optical waveguide substrate
JP3539934B2 (en) Wafer dividing method and wafer dividing apparatus
JP3720599B2 (en) Semiconductor device
TWI233155B (en) Polishing method and polishing apparatus
JP3491736B2 (en) Semiconductor device and manufacturing method thereof
JPH11163261A (en) Semiconductor device and manufacture thereof
US20230268363A1 (en) Method for manufacturing an optical unit that comprises an array of organic microlenses
CN116598199B (en) Back thinning method of forward packaged chip
JP2005521262A (en) SEMICONDUCTOR DEVICE HAVING PROTECTIVE SECURITY COATING PART AND MANUFACTURING METHOD
TWI707454B (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20071018

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091018

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20101018

LAPS Cancellation because of no payment of annual fees