JP3360412B2

JP3360412B2 - 階調補正装置

Info

Publication number: JP3360412B2
Application number: JP09129094A
Authority: JP
Inventors: 秀人中東
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1994-04-28
Filing date: 1994-04-28
Publication date: 2002-12-24
Anticipated expiration: 2017-12-24
Also published as: JPH07298161A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受像機、
ビデオテープレコーダ、ビデオカメラ、ビデオディスク
等の、映像信号の階調を補正する場合に用いる階調補正
装置に関するものである。

【０００２】

【従来の技術】近年、階調補正装置は、カラーテレビジ
ョン受像機の大型化、高画質化にともない、画像をより
鮮明に見せるため、映像信号を非線形な増幅器に通すこ
とによって、映像信号の階調を補正し、ＣＲＴ上の映像
のダイナミックレンジを拡大するために重要視されてき
ている。

【０００３】以下に、従来の階調補正装置について説明
する。図２は、従来の階調補正装置のブロック図を示す
ものである。図２において、１は入力輝度信号をデジタ
ル値に変換するＡＤ変換器である。２は入力輝度信号の
輝度ヒストグラムを抽出するヒストグラムメモリであ
り、一般にはメモリのアドレスに入力信号の輝度レベル
を、そのデータに度数が入るようにする。３はヒストグ
ラム演算回路であり、ヒストグラムメモリ２のデータか
ら入力輝度信号の平均値、モード値、最小値、最大値、
偏差係数、白面積、黒面積等を算出し、その結果により
リミッタレベル、一定加算値、累積スタート輝度レベ
ル、累積ストップ輝度レベル、最大輝度レベル等の各制
御値を計算し、リミッタ・加算回路４、累積コントロー
ルレジスタ回路５、正規化コントロールレジスタ回路６
に出力する。４はリミッタ・加算回路であり、ヒストグ
ラムメモリ２のデータを処理する。即ち、ヒストグラム
演算回路３から転送される制御データにより、輝度ヒス
トグラムの度数があるレベル以上にならないように制限
を加えたり、一定値の加算演算を行う。一般に、輝度ヒ
ストグラムを抽出している期間（サンプルしている期
間）はアドレスが一度アクセスされる間にデータ処理を
終える。５は累積コントロールレジスタ回路であり、累
積ヒストグラムを求める際に、その累積を始める輝度レ
ベルと、累積を止める輝度レベルをヒストグラム演算回
路３より与えられ、ヒストグラム累積加算回路７を制御
する。

【０００４】６は正規化コントロールレジスタ回路であ
り、累積ヒストグラムのデータを正規化してルックアッ
プテーブルを作成する際に、その正規化後の出力輝度信
号の最大輝度レベルがヒストグラム演算回路３より与え
られ、累積ヒストグラムの最大累積度数が前記最大輝度
レベルとなるように、前記最大輝度レベルの値に応じて
ルックアップテーブル演算回路９で用いる正規化係数を
制御する。７はヒストグラム累積加算回路であり、累積
コントロールレジスタ回路５の制御信号によりヒストグ
ラムメモリ２の処理データの累積を行う。８は累積ヒス
トグラムメモリであり、ヒストグラム累積加算回路７の
累積演算の結果を記憶する。一般には、メモリのアドレ
スに輝度レベルを、そのデータに度数が入るようにす
る。９はルックアップテーブル演算回路であり、累積ヒ
ストグラムメモリ８の各データを正規化コントロールレ
ジスタ回路６の出力信号に基づいて正規化した後、各デ
ータから対応する輝度レベルを減算することにより各輝
度レベルに対応する階調補正データを算出する。

【０００５】１０はルックアップテーブルであり、ルッ
クアップテーブル演算回路９で算出された補正データを
記憶する。一般には、メモリのアドレスに輝度レベル
を、そのデータに補正データが入るようにする。１１は
タイミング制御回路であり、各演算の順序や、各メモリ
の制御等を行う。１２は輝度補正演算回路であり、各画
素の輝度レベルをアドレスとしてルックアップテーブル
より読み出された補正信号と映像信号を入力として階調
補正演算を行う。１３はＤＡ変換器であり、輝度補正演
算回路１２からのデジタル信号出力をアナログ信号に変
換する。

【０００６】１５及び１８は入力色差信号をデジタル値
に変換するＡＤ変換器である。１６及び１９は色補正演
算回路であり、Ｙ／Ｃ比を階調補正の前後で一定に保つ
ため、輝度補正演算回路１２で用いた階調補正データを
対応する画素の輝度レベル、色レベルによりＣ／Ｙ倍す
ることにより得られる色差信号用の階調補正データを用
いてＡＤ変換器１５及び１８の出力である色差信号に階
調補正演算を行う。１７及び２０はＤＡ変換器であり、
色補正演算回路１６及び１９からのデジタル信号出力を
アナログ信号に変換する。

【０００７】以上のように構成された階調補正回路につ
いて、以下その動作について説明する。図３に各部の動
作を示す。まず、入力輝度信号ａをＡＤ変換器１に入力
し、デジタル信号に変換し、変換入力輝度信号ｂとして
出力する。ヒストグラムメモリ２は、この変換入力輝度
信号ｂをアドレスとし、各データ毎、そのアドレスのデ
ータに１が加算される。この動作を一垂直走査期間行う
ことによって入力輝度信号ａの輝度ヒストグラムを抽出
することができる。この様子を図３（ａ）に示す。

【０００８】次に、この輝度ヒストグラムの入ったヒス
トグラムメモリ２のデータをヒストグラム演算回路３が
読み出し、入力輝度信号ａの平均値、モード値、最小
値、最大値、偏差係数、白面積、黒面積等を計算する。
そして、これらの計算結果からリミッタレベル、一定加
算値、累積計算のスタート輝度レベルおよびストップ輝
度レベル、正規化後の最大輝度レベル等の各制御値を求
め、これらの制御信号ｅをリミッタ・加算回路４、累積
コントロールレジスタ回路５、正規化コントロールレジ
スタ回路６に転送する。

【０００９】次に、リミッタ・加算回路４はヒストグラ
ムメモリ２からデータを読み出し、各データに対しヒス
トグラム演算回路３から転送された各制御信号をもとに
リミッタ（図３（ｂ）参照）や一定値の加算（図３
（ｃ）参照）等の演算を行い、その結果を補正ヒストグ
ラムデータｃとしてヒストグラム累積加算回路７に出力
する。ここで、加算する一定値が大きい程累積加算した
曲線は直線に近くなり、又その値が小さいほどヒストグ
ラム平坦化処理に近くなる（図３（ｄ）参照）。

【００１０】そして、ヒストグラム累積加算回路７は、
累積コントロールレジスタ回路５より与えられる累積ス
タート輝度レベルと累積ストップ輝度レベルにより、そ
の範囲内について補正ヒストグラムデータｃの累積ヒス
トグラムデータｆを計算し、この結果を累積ヒストグラ
ムメモリ８に記憶する。この様子を図３（ｃ）および図
３（ｄ）に示す。

【００１１】次に、ルックアップテーブル演算回路９
は、累積ヒストグラムメモリ８からデータを読み出し、
その累積ヒストグラムデータの最大値が正規化コントロ
ールレジスタ回路６より与えられる最大出力輝度レベル
ｈとなるような正規化係数を求め、この係数をもとに累
積ヒストグラムの各データｇに対して正規化処理を行っ
た後、各データから対応する輝度レベルを減算し、その
結果ｉをルックアップテーブル１０に記憶する。このと
き、最大出力輝度レベルｈを制御することにより自動コ
ントラスト制御（ＡＣＬ）や、自動ブライト制御（ＡＢ
Ｌ）のような動作ができる。この動作を図３（ｅ）に示
す。

【００１２】次に、ルックアップテーブル１０は、変換
入力輝度信号ｂをアドレスとしてそのデータｊを読み出
し、そのデータｊと変換入力輝度信号ｂを入力として輝
度補正演算回路１２により階調補正演算を行い、補正出
力輝度信号ｋを得る。図３（ｆ）は、補正後の輝度信号
のヒストグラムを示す。そして、１３のＤＡ変換器Ａ
は、この補正出力輝度信号ｋをアナログ信号ｌに変換し
て出力する。

【００１３】また、入力色差信号ｍ及びｒはＡＤ変換器
１５及び１８によりデジタル変換し、変換入力色差信号
ｎ及びｓとする。そして、変換入力色差信号ｎ及びｓを
輝度階調補正データｊ、変換入力輝度信号ｂと共に色補
正演算回路１６及び１９に入力し、輝度補正用のデータ
ｊを変換入力輝度信号ｂ、変換入力色差信号ｎ及びｓと
の演算（Ｃ／Ｙ倍）により色補正用のデータを算出す
る。さらに、この色補正用のデータにより変換入力色差
信号ｎ及びｓの階調補正演算を行い、補正出力色差信号
ｐ及びｔを得る。そして、ＤＡ変換器１７及び２０は、
補正出力色差信号ｐ及びｔをアナログ信号ｑ及びｕに変
換して出力する。

【００１４】タイミング制御回路１４は、以上述べたよ
うな順序で各部の動作が行われるように各回路の動作を
制御する。

【００１５】

【発明が解決しようとする課題】しかし前記従来の構成
では、入力輝度信号が階調ビットの多い高品位な映像信
号である場合、輝度ヒストグラムにより映像の特徴抽出
を行う処理から階調補正演算までの全処理を入力輝度信
号の階調ビットに応じた多くの情報について処理を行わ
なければならないため処理回路の規模が大きくなる、ま
た、処理量の増加に伴い演算スピードも速くしなければ
ならないという課題を有していた。

【００１６】本発明は前記課題を解決するもので、処理
の多い補正データ算出までの処理を入力輝度信号に対し
少しビットを粗くして処理し、それにより得られたルッ
クアップテーブルを同じもの２個用意し、階調補正演算
については、前記２個のルックアップテーブルより得ら
れる補正データを補間処理することにより、入力輝度信
号の階調ビットに対応した階調補正データを算出し補正
演算を行うことにより、階調ビットの多い入力輝度信号
についても処理回路規模を小さく、処理スピードについ
ても低い処理レートにより処理することが可能となり、
階調ビットの高い、表示クロックレートの高い信号にま
で補正を可能とする階調補正装置を提供することを目的
としている。

【００１７】また前記従来の構成では、色信号が色差信
号形式である場合、乗算器等を含む色補正演算回路が２
系統必要となり、２倍の処理回路が必要になるという課
題を有していた。

【００１８】本発明は前記課題を解決するもので、通
常、色の信号帯域が輝度のものに対して半分以下である
こと、即ち、色差信号の表示レートが輝度信号の表示レ
ートに等しく、表示クロックのレートが輝度信号の信号
帯域に適したものとなっている場合、色差信号は２画素
に一度しかデータ変化しないということに着目し、２系
統の色差信号を１系統に１画素毎に時分割多重し、この
信号に対し従来同様の色補正演算を行い、その後段の処
理で元の信号形式に復調することにより、色信号形式が
色差信号であっても、従来必要であった色補正演算処理
量の１／２の処理量で色階調補正処理を行うことを可能
とする階調補正装置を提供することを目的としている。

【００１９】

【課題を解決するための手段】前記課題を解決するため
に本発明の階調補正装置は、入力輝度信号をデジタル値
に変換する第１のＡＤ変換器と、前記デジタル輝度信号
の下位数ビットを省き量子化ビットを粗くした信号に対
する輝度ヒストグラムを記憶するヒストグラムメモリ
と、前記ヒストグラムメモリのデータより入力輝度信号
のＡＰＬ値、最大値、最小値等の映像の特徴抽出を行
い、これらのデータよりクリップ値、加算値、累積スタ
ート値、累積ストップ値等の制御パラメータを算出する
ヒストグラム演算回路と、前記ヒストグラム演算回路か
らの制御データにより前記ヒストグラムメモリのデータ
の最大値を制限したり、各データに一定値を加算し、前
記ヒストグラムメモリのデータを加工するリミッタ・加
算回路と、前記ヒストグラムメモリのデータを累積加算
するヒストグラム累積加算回路と、前記ヒストグラム累
積加算回路の演算結果を記憶する累積ヒストグラムメモ
リと、前記ヒストグラム演算回路で得られた制御データ
により前記ヒストグラム累積加算回路でのヒストグラム
累積加算処理のスタート、ストップ値を制御する累積コ
ントロールレジスタ回路と、前記ヒストグラム演算回路
で得られた前記累積ヒストグラムメモリの最大値により
前記累積ヒストグラムメモリのデータの正規化処理を制
御するための正規化コントロールレジスタ回路と、前記
正規化コントロールレジスタ回路からの制御により前記
累積ヒストグラムメモリのデータを正規化演算した後に
得られたデータから対応する輝度レベルを減算し階調補
正データを算出するルックアップテーブル演算回路と、
前記ルックアップテーブル演算回路の演算結果を低輝度
レベルに対応する補正データより順に記憶する第１のル
ックアップテーブルと、前記第１のルックアップテーブ
ルに入力する補正データを前記第１のルックアップテー
ブルへのデータ書き込み時に１輝度レベル分のデータ書
き込み時間だけデータを遅延させる遅延回路と、前記遅
延回路の出力信号を記憶する第２のルックアップテーブ
ルと、前記ヒストグラムメモリへ入力した入力輝度信号
の上位ビット信号をアドレスとして前記第１及び第２の
ルックアップテーブルから得られた補正信号及び前記ヒ
ストグラムメモリへ入力していない前記第１のＡＤ変換
器の出力下位ビット信号を入力として前記第１及び第２
のルックアップテーブルの出力信号を補間処理すること
により前記輝度レベル信号の各輝度レベルに応じた階調
補正信号を算出する階調補正信号算出回路と、入力輝度
信号である前記第１のＡＤ変換器の出力信号と同一信号
の輝度レベルに応じた前記階調補正信号算出回路の出力
信号により階調補正を行う輝度補正演算回路と、前記輝
度補正演算回路出力をアナログ値に変換する第１のＤＡ
変換器とを有するものである。

【００２０】さらに本発明は上述した階調補正装置に、
前記第１のＡＤ変換器の出力信号と前記階調補正信号算
出回路の出力信号を入力として色差信号の補正データを
算出する色補正信号演算回路と、前記色補正信号演算回
路の出力信号の２画素分のデータの平均値を算出する平
均値算出回路と、入力色差信号をデジタル値に変換する
第２及び第３のＡＤ変換器と、前記第２及び第３のＡＤ
変換器の出力色差信号の信号帯域を輝度信号の信号帯域
の半分に帯域制限する第１及び第２のローパスフィルタ
と、前記第１及び第２のローパスフィルタの出力データ
を１画素単位で時分割に多重する時分割多重回路と、前
記時分割多重回路の出力信号と同一信号に対応する画素
の前記平均値算出回路の出力信号を入力として輝度信号
で階調補正された比率だけ色差信号についても階調補正
を行う色補正演算回路と、前記色補正演算回路の出力信
号を前記時分割多重回路で多重処理を行う前の信号形式
に１画素単位で時分割に復調する時分割復調回路と、前
記時分割復調回路で得られた階調補正演算後の色差信号
をそれぞれアナログ値に変換する第２及び第３のＤＡ変
換器を有するものである。

【００２１】

【作用】まず、本発明の第１の階調補正装置によれば、
前記した構成により、輝度ヒストグラムより輝度分布の
特徴抽出を行う処理からルックアップテーブルを算出す
るまで階調ビットを粗くして処理を行う事により処理量
の軽減を図り、また後段の補間回路により前段の軽減さ
れた処理を補う事により、補正効果として等価で、且つ
処理量が軽減できる階調補正を実現することが可能とな
る。

【００２２】また、本発明の第２の階調補正装置によれ
ば、前記した構成により、各画素単位で輝度レベルに応
じて階調補正データを算出し、輝度、色差信号に対し階
調補正を行う時、色差信号の階調補正演算については補
正演算を行う前後で時分割多重／復調処理を施すことに
より、色補正演算の処理軽減を図ることができる階調補
正を実現することが可能となる。

【００２３】

【実施例】

（実施例１）以下本発明の一実施例について、図面を参
照しながら説明する。

【００２４】図１は本発明の一実施例を示す階調補正装
置のブロック図である。図１において、１０１は入力輝
度信号をデジタル値に変換するＡＤ変換器Ａである。本
実施例では階調ビットを１０ビットとして以下説明を行
う。１０２は入力輝度信号の輝度ヒストグラムを抽出す
るヒストグラムメモリであり、本実施例では上位８ビッ
トの輝度ヒストグラムを抽出することとする。また、一
般にはメモリのアドレスに入力信号の輝度レベルを、そ
のデータに度数が入るようにする。

【００２５】１０３はヒストグラム演算回路であり、ヒ
ストグラムメモリ１０２のデータから入力輝度信号の平
均値、モード値、最小値、最大値、偏差係数、白面積、
黒面積等を算出し、その結果によりリミッタレベル、一
定加算値、累積スタート輝度レベル、累積ストップ輝度
レベル、最大輝度レベル等の各制御値を計算し、リミッ
タ・加算回路１０４、累積コントロールレジスタ回路１
０５、正規化コントロールレジスタ回路１０６に出力す
る。

【００２６】１０４はリミッタ・加算回路であり、ヒス
トグラムメモリ１０２のデータを処理する。即ち、ヒス
トグラム演算回路１０３から転送される制御データによ
り、輝度ヒストグラムの度数があるレベル以上にならな
いように制限を加えたり、一定値の加算演算を行う。一
般に、輝度ヒストグラムを抽出している期間（サンプル
している期間）はアドレスが一度アクセスされる間にデ
ータ処理を終える。

【００２７】１０５は累積コントロールレジスタ回路で
あり、累積ヒストグラムを求める際に、その累積を始め
る輝度レベルと、累積を止める輝度レベルをヒストグラ
ム演算回路１０３より与えられ、ヒストグラム累積加算
回路１０７を制御する。

【００２８】１０６は正規化コントロールレジスタ回路
であり、累積ヒストグラムのデータを正規化してルック
アップテーブルを作成する際に、その正規化後の出力輝
度信号の最大輝度レベルがヒストグラム演算回路１０３
より与えられ、累積ヒストグラムの最大累積度数が前記
最大輝度レベルとなるように、前記最大輝度レベルの値
に応じてルックアップテーブル演算回路１０９で用いる
正規化係数を制御する。

【００２９】１０７はヒストグラム累積加算回路であ
り、累積コントロールレジスタ回路１０５の制御信号に
よりヒストグラムメモリ１０２の処理データの累積を行
う。１０８は累積ヒストグラムメモリであり、ヒストグ
ラム累積加算回路１０７の累積演算の結果を記憶する。
一般には、メモリのアドレスに輝度レベルを、そのデー
タに度数が入るようにする。

【００３０】１０９はルックアップテーブル演算回路で
あり、累積ヒストグラムメモリ１０８の各データを正規
化コントロールレジスタ回路１０６の出力信号に基づい
て正規化した後、各データから対応する輝度レベルを減
算することにより各輝度レベルに対応する階調補正デー
タを算出する。

【００３１】１１０はルックアップテーブルであり、ル
ックアップテーブル演算回路１０９で算出された補正デ
ータを記憶する。一般には、メモリのアドレスに輝度レ
ベルを、そのデータに補正データが入るようにする。１
１１は、タイミング制御回路であり、各演算の順序や、
各メモリの制御等を行う。１１２は遅延回路であり、ル
ックアップテーブル演算回路１０９で算出された補正デ
ータを書き込み時に１輝度レベル分だけ遅延させる。１
１３もルックアップテーブルであり、ルックアップテー
ブル演算回路１０９で算出された補正データが遅延回路
１１２を通った後、データとして書き込まれる。よって
ルックアップテーブル１１３には、同じアドレスに対し
相対的にルックアップテーブル１１０のデータより１輝
度レベル前の輝度信号に対する補正データが書き込まれ
る。

【００３２】１１４及び１１５はセレクタ、１１６は加
算器であり、これらを併せて補間回路を構成する。各画
素の輝度レベルをアドレスとしてルックアップテーブル
１１０及び１１３より読み出された補正信号をビットシ
フトにより０、１／４、１／２、３／４倍及び１、３／
４、１／２、１／４倍と定数倍した後、それぞれの信号
をセレクタ１１４、１１５のデータとして入力し、入力
輝度信号の下位２ビットを同セレクタ１１４、１１５の
セレクト信号とする。このようにして得られたセレクト
後の信号を加算器１１６で加算することにより、入力輝
度信号全１０ビットに対する補正信号が得られる。

【００３３】１１７は輝度補正演算回路であり、加算器
１１６より得られた補正信号とＡＤ変換器１０１からの
入力輝度像信号を入力として階調補正演算を行う。１１
８はＤＡ変換器であり、輝度補正演算回路１１７からの
デジタル信号出力をアナログ信号に変換する。

【００３４】１１９は色補正信号演算回路であり、加算
器１１６より得られた補正信号をＡＤ変換器１０１から
の入力輝度像信号で除算することにより、色補正信号を
算出する。１２０、１２１は遅延回路であり、表示クロ
ック１クロック分、色補正信号を遅延させる。１２２、
１２３は加算器、１２４はセレクタである。遅延回路１
２０、１２１、加算器１２３、セレクタ１２４により、
色補正信号演算回路１１９の出力である色補正信号の信
号レートを１／２に下げる。セレクタ１２４のセレクト
信号を１画素単位で切り換えることにより色補正信号の
データの隣接データとの平均をとり、データの変化レー
トが２画素単位となるようにデータ変換する。

【００３５】以上のように本実施例によれば、２つのル
ックアップテーブル１１０、１１３を用いることにより
得られる補正データを補間処理することにより、補正効
果を劣化させず処理量を軽減することが可能となる。

【００３６】（実施例２）次に、本発明の他の実施例に
ついて、同じく図面１を用いて説明する。実施例１にお
いて説明をした符号に係わる構成要素についてはここで
は説明を省略する。

【００３７】１２５、１２６は入力色差信号Ａ、Ｂをデ
ジタル値に変換するＡＤ変換器である。１２７、１２８
はローパスフィルタであり、ＡＤ変換器１２５及び１２
６の出力色差信号Ａ、Ｂの信号帯域を１／２に制限す
る。

【００３８】１２９は時分割多重回路であり、ローパス
フィルタ１２７、１２８により帯域制限された２系統の
色差信号を１画素単位に切り換えることにより時分割に
多重し、１系統の信号とする。１３０は色補正演算回路
であり、時分割多重回路１２９の出力信号とセレクタ１
２４の出力色補正信号を入力として、この入力２信号を
乗算した後、再度時分割多重回路１２９の出力である多
重色差信号を加算することにより色補正演算処理を行
う。

【００３９】１３１は時分割復調回路であり、時分割多
重回路１２９の逆処理により１画素づつ信号分離を行
い、色補正信号処理を行った後の色差信号を得る。１３
２、１３３はＤＡ変換器であり、時分割復調回路１３１
の出力として得られたデジタル値の階調補正処理後の色
差信号をアナログ信号に変換する。

【００４０】以上のように本実施例によれば、補正効果
を劣化させず処理量を軽減することが可能であり、さら
に輝度、色差の両信号に対し階調補正を行う時、色差信
号の階調補正演算について補正演算を行う前後で時分割
多重／復調処理を施すことにより、色補正演算の処理軽
減を図ることができる階調補正を実現することが可能と
なる。

【００４１】

【発明の効果】以上のように本発明によれば、階調補正
信号算出までの処理回路を軽減し、処理回路規模を小さ
くでき、また処理スピードについては低い処理レートに
より処理することが可能となり、さらに階調ビットの多
い、表示クロック周波数の高い輝度信号に対しても画素
単位に階調補正することを可能とする階調補正装置を実
現できる。

【００４２】また、本発明によれば、色信号形式が色差
信号の場合、従来の１／２の色補正演算処理回路の規模
で色階調補正処理を行うことを可能とする階調補正装置
を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す階調補正装置のブロッ
ク図

【図２】従来の階調補正装置のブロック図

【図３】階調補正装置における、（ａ）入力輝度データのヒストグラム（ｂ）度数にリミッタをかけた場合の補正輝度データ
のヒストグラム（ｃ）度数にリミッタをかけ、一定値を加算した場合
の補正輝度データのヒストグラム（ｄ）補正輝度データの累積ヒストグラム（ｅ）最大出力輝度レベルを制御した場合の出力輝度
レベル分布図（ｆ）階調補正演算後の補正輝度データのヒストグラ
ム

【符号の説明】

１、１０１ＡＤ変換器２、１０２ヒストグラムメモリ３、１０３ヒストグラム演算回路４、１０４リミッタ・加算回路５、１０５累積コントロールレジスタ回路６、１０６正規コントロールレジスタ回路７、１０７ヒストグラム累積加算回路８、１０８累積ヒストグラムメモリ９、１０９ルックアップテーブル演算回路１０、１１０ルックアップテーブル１１、１１１タイミング制御回路１１２遅延回路１１３ルックアップテーブル１１４、１１５セレクタ１１６加算器１２、１１７輝度補正演算回路１３、１１８ＤＡ変換器１１９色補正信号演算回路１２０、１２１遅延回路１２２、１２３加算器１２４セレクタ１５、１２５ＡＤ変換器１８、１２６ＡＤ変換器１２７、１２８ローパスフィルタ１２９時分割多重回路１６、１９、１３０色補正演算回路１３１時分割復調回路１７、１３２ＤＡ変換器２０、１３３ＤＡ変換器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平３−126377（ＪＰ，Ａ) 特開平３−239072（ＪＰ，Ａ) 特開平４−293365（ＪＰ，Ａ) 特開平４−349783（ＪＰ，Ａ) 特開平４−349784（ＪＰ，Ａ) 特開平６−90381（ＪＰ，Ａ) 特開平７−250339（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/50 - 5/63 H04N 5/14 - 5/217 H04N 1/40 G09G 5/00 - 5/40

Claims

(57)【特許請求の範囲】

【請求項１】入力輝度信号をデジタル値に変換するＡ
Ｄ変換器と、前記デジタル値の上位ビットに対する輝度
ヒストグラムを記憶するヒストグラムメモリと、前記ヒ
ストグラムメモリの出力から入力輝度信号の特徴を算出
し、前記特徴から少なくともリミッタレベル、一定加算
値、累積スタート輝度レベル、累積ストップ輝度レベ
ル、最大輝度レベルを含む複数の制御パラメータを算出
するヒストグラム演算回路と、前記ヒストグラム演算回
路からの制御パラメータにより前記ヒストグラムメモリ
の出力を加工するリミッタ・加算回路と、前記ヒストグ
ラムメモリの出力を累積加算するヒストグラム累積加算
回路と、前記ヒストグラム累積加算回路の演算結果を記
憶する累積ヒストグラムメモリと、前記ヒストグラム演
算回路からの制御パラメータにより前記ヒストグラム累
積加算回路でのヒストグラム累積加算処理のスタート、
ストップ値を制御する累積コントロールレジスタ回路
と、前記ヒストグラム演算回路で得られた最大輝度レベ
ルにより前記累積ヒストグラムメモリの出力の正規化演
算を制御する正規化コントロールレジスタ回路と、前記
正規化コントロールレジスタ回路からの制御により正規
化演算した後に、正規化演算結果から対応する輝度レベ
ルを減算するルックアップテーブル演算回路と、前記ル
ックアップテーブル演算回路の出力を低輝度レベルに対
応する順番に書き込む第１のルックアップテーブルと、
前記第１のルックアップテーブルへの書き込み時に１輝
度レベル分の書き込み時間だけ遅延させる遅延回路と、
前記遅延回路の出力を書き込む第２のルックアップテー
ブルと、前記ＡＤ変換器の出力であるデジタル値の上位
ビットをアドレスとして前記第１及び第２のルックアッ
プテーブルから得られた２つの出力を各々定数倍する回
路と、前記回路出力を前記デジタル値の下位ビットで選
択した後に加算する加算器と、前記加算器の出力と前記
Ａ／Ｄ変換器の出力を入力として階調補正を行う輝度補
正演算回路と、前記輝度補正演算回路の出力をアナログ
値に変換するＤＡ変換器を有することを特徴とする階調
補正装置。
【請求項２】入力輝度信号をデジタル値に変換する第
１のＡＤ変換器と、前記デジタル値の上位ビットに対す
る輝度ヒストグラムを記憶するヒストグラムメモリと、
前記ヒストグラムメモリの出力から入力輝度信号の特徴
を算出し、前記特徴から少なくともリミッタレベル、一
定加算値、累積スタート輝度レベル、累積ストップ輝度
レベル、最大輝度レベルを含む複数の制御パラメータを
算出するヒストグラム演算回路と、前記ヒストグラム演
算回路からの制御パラメータにより前記ヒストグラムメ
モリの出力を加工するリミッタ・加算回路と、前記ヒス
トグラムメモリの出力を累積加算するヒストグラム累積
加算回路と、前記ヒストグラム累積加算回路の演算結果
を記憶する累積ヒストグラムメモリと、前記ヒストグラ
ム演算回路からの制御パラメータにより前記ヒストグラ
ム累積加算回路でのヒストグラム累積加算処理のスター
ト、ストップ値を制御する累積コントロールレジスタ回
路と、前記ヒストグラム演算回路で得られた最大輝度レ
ベルにより前記累積ヒストグラムメモリの出力の正規化
演算を制御する正規化コントロールレジスタ回路と、前
記正規化コントロールレジスタ回路からの制御により正
規化演算した後に、正規化演算結果から対応する輝度レ
ベルを減算するルックアップテーブル演算回路と、前記
ルックアップテーブル演算回路の出力を低輝度レベルに
対応する順番に書き込む第１のルックアップテーブル
と、前記第１のルックアップテーブルへの書き込み時に
１輝度レベル分の書き込み時間だけ遅延させる遅延回路
と、前記遅延回路の出力信号を書き込む第２のルックア
ップテーブルと、前記ＡＤ変換器の出力であるデジタル
値の上位ビットをアドレスとして前記第１及び第２のル
ックアップテーブルから得られた２つの出力を各々定数
倍する回路と、前記回路出力を前記デジタル値の下位ビ
ットで選択した後に加算する加算器と、前記加算器の出
力と前記Ａ／Ｄ変換器の出力を入力として階調補正を行
う輝度補正演算回路と、前記輝度補正演算回路の出力を
アナログ値に変換する第１のＤＡ変換器と、前記第１の
ＡＤ変換器の出力と前記加算器の出力を入力として色補
正信号を算出する色補正信号演算回路と、前記色補正信
号演算回路の出力の２画素分の平均値を算出する回路
と、入力色差信号をデジタル値に変換する第２及び第３
のＡＤ変換器と、前記第２及び第３のＡＤ変換器の出力
色差信号の信号帯域を輝度信号の信号帯域の半分に帯域
制限する第１及び第２のローパスフィルタと、前記第１
及び第２のローパスフィルタの出力を１画素単位で時分
割に多重する時分割多重回路と、前記時分割多重回路の
出力と前記出力に対応する色補正信号の２画素分の平均
値を入力として、輝度信号で階調補正された比率だけ色
差信号についても階調補正を行う色補正演算回路と、前
記色補正演算回路の出力を前記時分割多重回路で多重処
理を行う前の信号形式に１画素単位で時分割に復調する
時分割復調回路と、前記時分割復調回路で得られた階調
補正演算後の色差信号をそれぞれアナログ値に変換する
第２及び第３のＤＡ変換器を有することを特徴とする階
調補正装置。