JP3357498B2 - Electronic musical instruments using digital filters - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明はデジタルフィルタを用い
た電子楽器に関し、特にフィルタをスルー状態に制御可
能なデジタルフィルタを用いた電子楽器に関するもので
ある。The present invention relates to an electronic musical instrument employing a digital filter, and in particular electronic musical instrument filter using a digital filter which can be controlled through state.

【０００２】[0002]

【従来の技術】従来、電子楽器において、発生した楽音
波形信号をデジタルフィルタに通して周波数特性の制御
を行うものがあった。また、デジタルフィルタを通す必
要のない楽音信号についてはデジタルフィルタのバイパ
ス路、及びデジタルフィルタの出力信号とバイパスされ
た信号（デジタルフィルタの入力信号）のいずれか一方
を出力するセレクタを設けて、デジタルフィルタをバイ
パスしていた。2. Description of the Related Art Conventionally, there has been an electronic musical instrument which controls a frequency characteristic by passing a generated musical tone waveform signal through a digital filter. For a tone signal that does not need to pass through a digital filter, a bypass path of the digital filter and a selector that outputs one of an output signal of the digital filter and a bypassed signal (input signal of the digital filter) are provided. The filter was bypassed.

【０００３】[0003]

【発明が解決しようとする課題】前記したような従来の
電子楽器においては、ハードウェアにおいてデジタルフ
ィルタを実現した場合には、デジタルフィルタの入力端
子および出力端子の近傍の間にバイパス路を配線する必
要があり、またセレクタ回路も必要となって、構成が複
雑化するという問題点があり、またデジタルフィルタを
ＤＳＰ等の処理装置およびプログラムによって実現した
場合には、フィルタを通すかスルーかという条件によっ
て処理内容および処理時間が大幅に異なり、それぞれの
場合で異なる記憶領域が必要になるなど、時分割の周期
的処理に不向きな処理を行う必要があるという問題点が
あった。本発明の目的は、前記のような従来技術の問題
点を改良し、容易にスルー特性が実現できるデジタルフ
ィルタおよび該デジタルフィルタを用いた電子楽器を提
供することにある。In the above-described conventional electronic musical instrument, when a digital filter is realized in hardware, a bypass path is wired between the input terminal and the output terminal of the digital filter. And a selector circuit is required, which complicates the configuration. In addition, when a digital filter is realized by a processing device such as a DSP or a program, the condition of whether to pass through the filter or to pass through is used. Therefore, there is a problem that it is necessary to perform processing unsuitable for time-division periodic processing, for example, the processing content and processing time greatly differ depending on the case, and a different storage area is required in each case. SUMMARY OF THE INVENTION An object of the present invention is to provide a digital filter which can solve the above-mentioned problems of the prior art and can easily realize a through characteristic, and an electronic musical instrument using the digital filter.

【０００４】[0004]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、複数の独立した楽音発生チャネルからの
楽音波形信号を含む楽音波形信号を発生する波形信号発
生手段、楽音波形信号をフィルタリングするデジタルフ
ィルタおよび楽音発生制御手段を含む電子楽器におい
て、該デジタルフィルタは二つの遅延レジスタを含む転
置型２次ＩＩＲフィルタであり、楽音発生制御手段は、
外部からの制御情報に基づき、前記二つの遅延レジスタ
の内容を零にする特性制御手段を含み、フィルタを通す
必要のない楽音信号を発生させる場合には、該特性制御
手段を有効にする制御情報を前記フィルタに与えること
を特徴とする。In order to solve the above-mentioned problems, the present invention provides a waveform signal generating means for generating a tone waveform signal including tone waveform signals from a plurality of independent tone generation channels, and a tone waveform signal generating method. In an electronic musical instrument including a digital filter for filtering and tone generation control means, the digital filter is a transposed secondary IIR filter including two delay registers, and the tone generation control means includes:
A characteristic control unit for setting the contents of the two delay registers to zero based on external control information; and a control information for enabling the characteristic control unit when generating a tone signal which does not need to pass through a filter. Is given to the filter.

【０００５】[0005]

【作用】本発明は、電子楽器において楽音信号をフィル
タリングする転置型２次ＩＩＲフィルタの二つの遅延レ
ジスタの内容を零にする特性制御手段を設けたので、簡
単な構成により、遅延レジスタの内容がフィルタ出力に
影響を与えなくなり、フィルタの周波数特性が、バイパ
スした場合と同じフラットな特性となる。また、前記特
性制御手段を有効にする制御情報を前記フィルタに与え
るようにしたので、構成が簡単になると共に、複数の独
立した楽音発生チャネルから出力される楽音信号を周期
的に時分割処理する場合に、処理内容を統一することが
可能となり、プログラムが簡単になる。According to the present invention, the characteristic control means for setting the contents of the two delay registers of the transposed second-order IIR filter for filtering the tone signal in an electronic musical instrument to zero is provided. The filter output is no longer affected, and the frequency characteristic of the filter becomes the same flat characteristic as when bypassed. Further, since control information for enabling the characteristic control means is provided to the filter, the configuration is simplified, and a tone signal output from a plurality of independent tone generation channels is periodically time-divisionally processed. In this case, the processing can be unified, and the program can be simplified.

【０００６】[0006]

【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図１は本発明が適用された電子楽器の回
路構成を示すブロック図である。ＣＰＵ１は、ＲＯＭ２
に格納されている制御プログラムに基づき、電子楽器全
体の制御を行う中央処理装置である。ＣＰＵ１には、設
定された所定の周期でＣＰＵ１にタイマ割り込みをかけ
るタイマ回路も内蔵されている。ＲＯＭ２には、プログ
ラムの他、音色パラメータも記憶されている。音色パラ
メータには波形選択情報、デジタルフィルタのカットオ
フ周波数、レゾナンス等のパラメータ、振幅エンベロー
プベースパラメータなどがある。ＲＡＭ３はワークエリ
アおよび演奏情報の記憶用バッファとして使用される。
またバッテリーバックアップされ、主電源を切っても設
定した情報を保持することができるように構成される。
キーボード４は、例えばそれぞれ２つのスイッチを備え
た複数の鍵からなり、キーイベント、タッチ検出回路５
は各スイッチの状態をスキャンし、キーイベント（キー
オン、キーオフ）およびタッチ情報を生成する回路であ
る。パネル６は、音色選択スイッチ等の各種スイッチ、
および液晶あるいはＬＥＤ等により文字や図形を表示す
る表示装置から成り、パネルインターフェース回路７は
ＣＰＵ１からの制御により、パネル６の各スイッチの状
態のスキャンおよび表示装置の駆動を行う。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram showing a circuit configuration of an electronic musical instrument to which the present invention is applied. CPU1 is ROM2
Is a central processing unit that controls the entire electronic musical instrument based on a control program stored in the electronic musical instrument. The CPU 1 also has a built-in timer circuit that issues a timer interrupt to the CPU 1 at a set predetermined cycle. The ROM 2 also stores timbre parameters in addition to programs. The timbre parameters include waveform selection information, digital filter cutoff frequency, parameters such as resonance, and amplitude envelope-based parameters. The RAM 3 is used as a work area and a buffer for storing performance information.
In addition, the battery is backed up so that the set information can be retained even when the main power is turned off.
The keyboard 4 includes, for example, a plurality of keys each having two switches.
Is a circuit that scans the state of each switch and generates key events (key on, key off) and touch information. Panel 6 includes various switches such as a tone selection switch,
And a display device for displaying characters and graphics by liquid crystal or LED, etc. The panel interface circuit 7 scans the state of each switch of the panel 6 and drives the display device under the control of the CPU 1.

【０００７】音源回路８は、デジタル楽音波形情報が記
憶されている波形メモリ９から発音すべき音高に比例し
たアドレス間隔で楽音波形を読み出し、エンベロープ信
号を乗算することによって楽音信号を発生させる複数の
楽音発生回路であり、実際には、１つの楽音発生回路を
時分割多重動作させることにより同時に複数の楽音信号
を独立して発生可能に構成されている。Ｄ／Ａ変換器１
０はデジタル楽音信号をＤ／Ａ変換し、アンプ１１はス
ピーカ１２を駆動するために楽音信号を増幅する。バス
１３は電子楽器内の各回路を接続している。なお、この
他に必要に応じてメモリカードインターフェース回路、
ＦＤＤ（フロッピディスクドライブ）インターフェース
回路、ＭＩＤＩインターフェース回路等を設けてもよ
い。The tone generator 8 reads out a tone waveform from the waveform memory 9 in which digital tone waveform information is stored at an address interval proportional to the pitch to be generated and multiplies the envelope signal to generate a tone signal. In practice, a plurality of tone signals can be simultaneously and independently generated by operating one tone generating circuit in a time-division multiplex manner. D / A converter 1
0 performs D / A conversion of the digital tone signal, and the amplifier 11 amplifies the tone signal to drive the speaker 12. The bus 13 connects each circuit in the electronic musical instrument. In addition, if necessary, a memory card interface circuit,
An FDD (floppy disk drive) interface circuit, a MIDI interface circuit, or the like may be provided.

【０００８】音源回路８の内部には、大きく分けて、波
形発生回路、デジタルフィルタ、エンベロープ付与回路
が存在する。波形発生回路２０は、アドレス累算回路、
サンプル補間回路等から成り、ＣＰＵ１から設定された
波形選択（音色）情報、および発音すべき音高に対応し
た波形メモリの読み出しアドレス間隔情報に基づき、読
み出しアドレス信号を順次発生する。波形メモリ９から
はこの読み出しアドレスに従って、楽音波形データ（サ
ンプル）が順次読み出され、波形発生回路２０によって
補間処理されて出力される。デジタルフィルタ２１は、
フィルタ係数発生回路２５から供給される各種パラメー
タに従って、入力信号をフィルタリングする。デジタル
フィルタの実現方法としては周知の任意の方法が採用可
能であるが、例えばハードウェアによる方法、およびＤ
ＳＰおよびソフトウェアによる方法等が可能である。ス
ルーフラグ２２は例えば楽音発生チャネル分の１ビット
レジスタであり、ＣＰＵ１からそれぞれに０または１を
設定可能に構成される。そして、例えばその出力が１で
ある場合にはデジタルフィルタ２１がスルー状態とな
る。The sound source circuit 8 roughly includes a waveform generating circuit, a digital filter, and an envelope providing circuit. The waveform generation circuit 20 includes an address accumulation circuit,
A read address signal is sequentially generated based on the waveform selection (tone color) information set by the CPU 1 and the read address interval information of the waveform memory corresponding to the pitch to be generated. The tone waveform data (samples) are sequentially read from the waveform memory 9 in accordance with the read address, and are interpolated by the waveform generating circuit 20 and output. The digital filter 21
The input signal is filtered according to various parameters supplied from the filter coefficient generation circuit 25. As a method of realizing the digital filter, any known method can be adopted.
A method using SP and software is possible. The through flag 22 is, for example, a 1-bit register for a tone generation channel, and is configured to be able to set 0 or 1 to the CPU 1 respectively. Then, for example, when the output is 1, the digital filter 21 enters a through state.

【０００９】カットオフ値出力回路２３およびレゾナン
ス値出力回路２４はそれぞれ、ＣＰＵ１から発音チャネ
ル毎にフィルタの特性パラメータであるカットオフ値ω
0 およびレゾナンス値Ｑを設定され、カットオフ値ω0
およびレゾナンス値Ｑの関数１／２Ｑを出力する。各回
路は単なるレジスタおよび変換回路であってもよいが、
パラメータが時間とともに滑らかに変化するように、目
標値に向かって漸近する値を順次発生するエンベロープ
発生器と同様の機能を有する回路を備えていてもよい。
また、レゾナンス値Ｑは通常ＣＰＵ１から対数（ｄＢ
値）表現されたパラメータとして与えられるので、レゾ
ナンス値出力回路２４内で容易に逆数に変換できる。振
幅エンベロープ発生回路２６は、ＣＰＵ１から設定され
たエンベロープパラメータに基づき、各チャネルごとに
振幅エンベロープ信号を発生する。乗算器２７は、デジ
タルフィルタ２１の出力信号と振幅エンベロープ発生回
路２６の出力エンベロープ信号とを乗算し、楽音信号を
出力する。なお図示していないが、複数の楽音発生チャ
ネルの楽音信号は乗算後に加算、混合される。The cut-off value output circuit 23 and the resonance value output circuit 24 each provide a cut-off value .omega.
0 and the resonance value Q are set, and the cutoff value ω0
And a function 1 / 2Q of the resonance value Q is output. Each circuit may be a simple register and conversion circuit,
A circuit having a function similar to that of an envelope generator that sequentially generates a value that gradually approaches a target value so that the parameter changes smoothly with time may be provided.
Also, the resonance value Q is usually logarithmic (dB)
Since it is given as a parameter expressed as a value), it can be easily converted into a reciprocal number in the resonance value output circuit 24. The amplitude envelope generating circuit 26 generates an amplitude envelope signal for each channel based on envelope parameters set by the CPU 1. The multiplier 27 multiplies the output signal of the digital filter 21 by the output envelope signal of the amplitude envelope generating circuit 26, and outputs a tone signal. Although not shown, tone signals of a plurality of tone generating channels are added and mixed after multiplication.

【００１０】図４は、図１のフィルタ係数発生回路２５
の構成を示すブロック図である。ｃｏｓ関数発生器６０
は、例えばω0 を（１−ｃｏｓω0 ）に変換する変換テ
ーブルを記憶したＲＯＭ、および補間回路により構成さ
れ、ｓｉｎ関数発生器６１は、例えばω0 をｓｉｎω0
に変換する変換テーブルを記憶したＲＯＭ、および補間
回路により構成される。乗算器６２および６３は、ｃｏ
ｓ関数発生器６０の出力およびｓｉｎ関数発生器６１の
出力にそれぞれレゾナンス値出力回路２４から出力され
た１／２Ｑを乗算する。これはフィルタの出力値が１を
超えないようにするための補正である。FIG. 4 shows the filter coefficient generating circuit 25 of FIG.
FIG. 3 is a block diagram showing the configuration of FIG. cos function generator 60
Is composed of, for example, a ROM storing a conversion table for converting .omega.0 into (1-cos .omega.0) and an interpolation circuit. The sin function generator 61 converts, for example, .omega.0 to sin.omega.0.
And an interpolation circuit. Multipliers 62 and 63 provide co
The output of the s-function generator 60 and the output of the sine function generator 61 are multiplied by １ ／ Q output from the resonance value output circuit 24, respectively. This is a correction for preventing the output value of the filter from exceeding 1.

【００１１】図２は転置型２次ＩＩＲ（巡回型）フィル
タの一般的な構成例を示すブロック図である。乗算器３
０〜３３は信号にそれぞれの係数を乗算する。３４〜３
６は加算器、３７、３８は遅延用のレジスタである。こ
のような構成は以下のようにして得られる。まずアナロ
グの２次ローパスフィルタの伝達関数Ｈ（ｓ）を求め、
これを双１次Ｚ変換することによってデジタルフィルタ
の伝達関数（式１）を得る。なおω0 はサンプリング周
波数を正規化して表現したカットオフ（共振）周波数、
Ｑはクォリティファクタあるいはレゾナンスと呼ばれる
パラメータであり、０＜ω0 ＜π、Ｑ≧１である。FIG. 2 is a block diagram showing a general configuration example of a transposed second-order IIR (recursive type) filter. Multiplier 3
0 to 33 multiply the signal by respective coefficients. 34-3
6 is an adder, and 37 and 38 are delay registers. Such a configuration is obtained as follows. First, a transfer function H (s) of an analog second-order low-pass filter is obtained.
The transfer function (Equation 1) of the digital filter is obtained by performing bilinear Z-transform on this. Note that ω0 is a cutoff (resonance) frequency obtained by normalizing the sampling frequency,
Q is a parameter called a quality factor or resonance, where 0 <ω0 <π and Q ≧ 1.

【００１２】[0012]

【数１】 なお、αは、振幅−周波数特性の最大値が１となるよう
に定められている。式１から周知の方法によって２次Ｉ
ＩＲデジタルフィルタの標準形が求められ、これを転置
型フィルタに変換することによって、図２のデジタルフ
ィルタが得られる。なお転置型フィルタとは、デジタル
フィルタのブロック図において、信号の向きを全て反転
し、信号の分岐点を加算器に、加算器を分岐点に置き換
えたフィルタであり、元のフィルタと同じ特性となる。(Equation 1) Note that α is determined such that the maximum value of the amplitude-frequency characteristic is 1. From Equation 1, the secondary I
A standard form of the IR digital filter is obtained, and this is converted into a transposed filter to obtain the digital filter shown in FIG. Note that a transposed filter is a filter in which, in the block diagram of a digital filter, all signal directions are inverted, the branch point of the signal is replaced with an adder, and the adder is replaced with a branch point, and has the same characteristics as the original filter. Become.

【００１３】図２の構成でデジタルフィルタを実現して
もよいが、図２のフィルタを実現するためにはフィルタ
係数（α、β、γ）の算出に複雑な計算を必要とする。
そこで、ｂ＜＜１ならば１／（１＋ｂ）が（１−ｂ）で
近似できることを利用して、式１を近似式２に変形す
る。Although a digital filter may be realized by the configuration shown in FIG. 2, the filter shown in FIG. 2 requires complicated calculations to calculate the filter coefficients (α, β, γ).
Therefore, by utilizing the fact that 1 / (1 + b) can be approximated by (1-b) if b << 1, Expression 1 is transformed into approximate expression 2.

【００１４】[0014]

【数２】 この式２を実現するデジタルフィルタは、式２の右辺の
分数表現された部分Ｆに相当するデジタルフィルタの出
力に係数（１−ｂ）をかけることによって実現できる。
そして、部分Ｆのフィルタの出力をフィードバックする
フィードバックループの係数（Ｆの分母のＺの１次およ
び２次の係数）も（１−ｂ）を含んでいる。従って、ま
ず部分Ｆのフィルタの出力に係数（１−ｂ）をかけた信
号を生成し、これを出力とすると共に、該信号にフィー
ドバックループの残りの係数をかけることによってフィ
ードバック信号を生成するようにすると、係数の演算が
簡単になる。(Equation 2) The digital filter that realizes Expression 2 can be realized by multiplying the output of the digital filter corresponding to the fraction F expressed on the right side of Expression 2 by a coefficient (1-b).
The coefficients of the feedback loop that feeds back the output of the filter of the portion F (the first and second order coefficients of the denominator of Z) also include (1-b). Therefore, first, a signal is generated by multiplying the output of the filter of the part F by the coefficient (1-b), and this signal is used as the output, and the feedback signal is generated by multiplying the signal by the remaining coefficient of the feedback loop. Then, the calculation of the coefficient is simplified.

【００１５】図３は、以上のようにして図２のデジタル
フィルタを変形し、更に本発明に適用可能としたフィル
タの機能ブロック図である。図４のフィルタ係数発生回
路２５から発生された係数ａをかけられた入力信号は、
加算器４１、４９および信号を２倍するための１ビット
シフト回路５２に入力される。加算器４１の出力は、乗
算器４２および加算器４３に入力され、乗算器４２で係
数ｂをかけられた信号は加算器４３によって減算され
る。この構成によって、加算器４１の出力信号に係数
（１−ｂ）がかけられる。該信号はフィルタの出力とな
ると共に、２つの係数回路の入力となる。第１の係数回
路、即ち乗算器４４、加算器４５、１ビットシフト回路
４６により、出力信号に係数２（１−Ａ）がかけられ、
第２の係数回路、即ち乗算器４７、加算器４８により係
数（ｂ−１）がかけられる。第２の係数回路の出力は加
算器４９によって、乗算器４０の出力信号と加算され、
遅延レジスタ５０に入力される。また、第１の係数回路
の出力は、加算器５１によって、１ビットシフト回路５
２、遅延レジスタ５０の出力と加算され、第２の遅延レ
ジスタ５２に入力される。FIG. 3 is a functional block diagram of a filter obtained by modifying the digital filter of FIG. 2 as described above and further applying the present invention. The input signal multiplied by the coefficient a generated from the filter coefficient generation circuit 25 in FIG.
The signals are input to adders 41 and 49 and a 1-bit shift circuit 52 for doubling the signal. The output of the adder 41 is input to the multiplier 42 and the adder 43, and the signal multiplied by the coefficient b in the multiplier 42 is subtracted by the adder 43. With this configuration, the output signal of the adder 41 is multiplied by the coefficient (1-b). The signal becomes the output of the filter and the input of two coefficient circuits. The output signal is multiplied by a coefficient 2 (1-A) by a first coefficient circuit, ie, a multiplier 44, an adder 45, and a 1-bit shift circuit 46.
The second coefficient circuit, that is, the multiplier 47 and the adder 48 multiply the coefficient (b-1). The output of the second coefficient circuit is added to the output signal of the multiplier 40 by the adder 49,
It is input to the delay register 50. The output of the first coefficient circuit is added to a 1-bit shift circuit 5 by an adder 51.
2. The result is added to the output of the delay register 50 and input to the second delay register 52.

【００１６】第２の遅延レジスタ５３は、フィルタの出
力経路にある加算器４１にデータを出力する遅延レジス
タであり、フィルタの出力信号の演算にその出力信号が
使用されるレジスタである。遅延レジスタ５３の出力信
号は、複数ビットの信号をゲートするアンドゲート５４
の一方の入力端子を介して加算器４１に入力されてお
り、アンドゲート５４の他方の入力端子には、インバー
タ５５を介してスルーフラグ信号が入力されている。従
って、スルーフラグ信号が０の場合には、遅延レジスタ
５３の出力がそのまま加算器４１に入力されるが、１の
場合には加算器４１には０が入力される。よって、スル
ーフラグが１の場合のデジタルフィルタの特性は、Ｈ
（ｚ）＝ａ（１−ｂ）となる。そこで、ａ＝１、ｂ＝０
となるように、共振周波数ω0 をほぼπに、レゾナンス
Ｑを１に設定すれば、Ｈ（ｚ）はほぼ１となり、デジタ
ルフィルタの特性をほぼスルー状態とすることができ
る。また、スルーフラグが１の場合には、デジタルフィ
ルタのフィードバックループが切断されるので、遅延レ
ジスタ５０、５３内のデータも急速に減衰し、クリアさ
れる。以上のような構成により、簡単な構成で、容易に
スルー状態を実現できるデジタルフィルタが得られる。The second delay register 53 is a delay register for outputting data to the adder 41 on the output path of the filter, and the output signal is used for calculating the output signal of the filter. The output signal of the delay register 53 is an AND gate 54 that gates a signal of a plurality of bits.
Is input to the adder 41 via one input terminal, and a through flag signal is input via the inverter 55 to the other input terminal of the AND gate 54. Therefore, when the through flag signal is 0, the output of the delay register 53 is directly input to the adder 41, but when it is 1, 0 is input to the adder 41. Therefore, the characteristic of the digital filter when the through flag is 1 is H
(Z) = a (1-b). Therefore, a = 1, b = 0
If the resonance frequency .omega.0 is set to approximately .pi. And the resonance Q is set to 1, H (z) becomes approximately 1, and the characteristics of the digital filter can be set to a substantially through state. When the through flag is 1, the feedback loop of the digital filter is cut off, so that the data in the delay registers 50 and 53 is rapidly attenuated and cleared. With the above configuration, a digital filter that can easily realize a through state with a simple configuration can be obtained.

【００１７】図５は本発明に適用可能なデジタルフィル
タの他の例の構成の主要部を示すブロック図である。図
５（ａ）に示す第２の例は、図３に示す第１の例のアン
ドゲート５４をセレクタ７０に置き換えたものである。
セレクタ７０は、制御端子に入力されるスルーフラグ信
号が０のときには、遅延レジスタ５３からの信号を出力
し、スルーフラグ信号が１の場合には０を出力する。図
５（ｂ）は、遅延レジスタ５３および５０の入力側にア
ンドゲート７１および７２を設けた第３の例である。こ
のような構成の場合、スルーフラグが１の時には、１演
算周期後に２つの遅延レジスタ５０、５３の内容が０と
なり、第１の例と同様にフィルターの特性がスルー状態
となる。またこの時、遅延レジスタの内容も入力信号の
値に関わらず確実にクリヤされる。なおフィルタの特性
をスルー状態にするのみであれば、アンドゲート７１の
みで可能であり、アンドゲート７２は省略してもよい。FIG. 5 is a block diagram showing a main part of the configuration of another example of a digital filter applicable to the present invention. In the second example shown in FIG. 5A, the AND gate 54 of the first example shown in FIG.
The selector 70 outputs a signal from the delay register 53 when the through flag signal input to the control terminal is 0, and outputs 0 when the through flag signal is 1. FIG. 5B is a third example in which AND gates 71 and 72 are provided on the input sides of the delay registers 53 and 50. In the case of such a configuration, when the through flag is 1, the contents of the two delay registers 50 and 53 become 0 after one operation cycle, and the characteristics of the filter enter a through state as in the first example . Also, at this time, the contents of the delay register are definitely cleared regardless of the value of the input signal. If only the characteristics of the filter are to be set to the through state, the AND gate 71 can be used alone, and the AND gate 72 may be omitted.

【００１８】以上、実施例を説明したが、次のような変
形例も考えられる。実施例においては、遅延レジスタの
出力あるいは入力を０にする例を開示したが、遅延レジ
スタ回路そのものにリセット機能をもたせ、スルーフラ
グ信号によってレジスタの記憶内容をリセットするよう
にしてもよい。実施例においては波形読み出し方式の楽
音発生回路を開示したが、楽音波形発生方式は任意であ
り、例えばサイン合成方式においても実施可能である。Although the embodiment has been described above, the following modifications are also conceivable. In the embodiment, the example in which the output or the input of the delay register is set to 0 is disclosed. However, the delay register circuit itself may be provided with a reset function, and the storage content of the register may be reset by a through flag signal . Having disclosed tone generator waveform readout method in real施例, tone waveform generation method is optional, for example also be implemented in the sign combining scheme.

【００１９】[0019]

【発明の効果】以上述べたように、楽音信号をフィルタ
リングする転置型２次ＩＩＲフィルタの二つの遅延レジ
スタの内容を零にする特性制御手段を設けたので、簡単
な手段により、遅延レジスタの内容がフィルタ出力に影
響を与えなくなり、フィルタの周波数特性が、バイパス
した場合と同じフラットな特性となる。またバイパス経
路やセレクタを設ける必要がなく、処理も周波数特性を
変化させる場合と同じ内容および時間となるという効果
がある。さらに、フィルタを通す必要のない楽音信号を
発生させる場合には、前記特性制御手段を有効にする制
御情報を前記デジタルフィルタに与えるようにしたの
で、構成が簡単になると共に、複数の独立した楽音発生
チャネルから出力される楽音信号を周期的に時分割処理
する場合に、処理内容を統一することが可能となり、プ
ログラムが簡単になるという効果がある。また、発音開
始時などフィルタの特性を急激に変更する際に、一時的
にスルー状態にして遅延レジスタの内容をクリヤするこ
とができる。As described above, the characteristic control means for setting the contents of the two delay registers of the transposed second-order IIR filter for filtering the tone signal to zero is provided. Does not affect the filter output, and the filter has the same flat frequency characteristics as when bypassed. Further, there is no need to provide a bypass path or a selector, and the processing has the same contents and time as in the case of changing the frequency characteristics. Further, when generating a tone signal which does not need to pass through a filter, control information for enabling the characteristic control means is provided to the digital filter, so that the configuration is simplified and a plurality of independent tone signals are generated. When time-divisionally processing the tone signal output from the generation channel, the content of the processing can be unified, and the program can be simplified. Also, when the characteristics of the filter are suddenly changed, such as at the start of sound generation, the contents of the delay register can be cleared by temporarily setting the filter to a through state.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明が適用された電子楽器の回路構成を示す
ブロック図である。FIG. 1 is a block diagram showing a circuit configuration of an electronic musical instrument to which the present invention is applied.

【図２】転置型２次ＩＩＲフィルタの一般的な構成例を
示すブロック図である。FIG. 2 is a block diagram illustrating a general configuration example of a transposed second-order IIR filter.

【図３】図２のデジタルフィルタを変形し本発明に適用
可能としたフィルタの機能ブロック図である。FIG. 3 is a modification of the digital filter of FIG. 2 applied to the present invention .
FIG. 4 is a functional block diagram of a filter that has been enabled .

【図４】フィルタ係数発生回路２５の構成を示すブロッ
ク図である。FIG. 4 is a block diagram showing a configuration of a filter coefficient generation circuit 25.

【図５】本発明に適用可能なデジタルフィルタの他の例
の構成の主要部を示すブロック図である。FIG. 5 is a block diagram showing a main part of a configuration of another example of a digital filter applicable to the present invention.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 複数の独立した楽音発生チャネルからの
楽音波形信号を含む楽音波形信号を発生する波形信号発
生手段、楽音波形信号をフィルタリングするデジタルフ
ィルタおよび楽音発生制御手段を含む電子楽器におい
て、 該デジタルフィルタは二つの遅延レジスタを含む転置型
２次ＩＩＲフィルタであり、 楽音発生制御手段は、外部からの制御情報に基づき、前
記二つの遅延レジスタの内容を零にする特性制御手段を
含み、 フィルタを通す必要のない楽音信号を発生させる場合に
は、該特性制御手段を有効にする制御情報を前記フィル
タに与えることを特徴とする、デジタルフィルタを用い
た電子楽器。1. An electronic musical instrument comprising: a waveform signal generating means for generating a tone waveform signal including tone waveform signals from a plurality of independent tone generating channels; a digital filter for filtering the tone waveform signal; and a tone generation control means. digital filter is a transpose form second order IIR filter including two delay registers, tone generation control means based on the control information from the outside, before
A characteristic control unit for setting the contents of the two delay registers to zero , wherein when generating a tone signal which does not need to pass through a filter, control information for enabling the characteristic control unit is provided to the filter. An electronic musical instrument using a digital filter.