JP3356203B2 - Ｍｐｅｇ２トランスポートストリーム分離方法と回路 - Google Patents
Ｍｐｅｇ２トランスポートストリーム分離方法と回路Info
- Publication number
- JP3356203B2 JP3356203B2 JP15080197A JP15080197A JP3356203B2 JP 3356203 B2 JP3356203 B2 JP 3356203B2 JP 15080197 A JP15080197 A JP 15080197A JP 15080197 A JP15080197 A JP 15080197A JP 3356203 B2 JP3356203 B2 JP 3356203B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- data
- bytes
- subsequent
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデータ分離回路に関
し、特に国際標準化機構（ＩＳＯ）の動画コード化委員
会（ＰＥＧ２）規定のＭＰＥＧ２トランスポートストリ
ームパケットより所望のセクションを切り出すデータ分
離方法とその回路に関する。
し、特に国際標準化機構（ＩＳＯ）の動画コード化委員
会（ＰＥＧ２）規定のＭＰＥＧ２トランスポートストリ
ームパケットより所望のセクションを切り出すデータ分
離方法とその回路に関する。
【０００２】
【従来の技術】ＭＰＥＧ２トランスポートストリーム
（以下ＴＳと称す）において、プログラムスペシフィッ
クインフォメーション（以下ＰＳＩと称す）を伝送する
方法については、ＩＳＯ／ＩＥＣｌ３８１８．１に記載
されているが、ここで概略を述ベる。図４のようにＴＳ
パケットは１８８バイトの固定長であり、異なるＰＩＤ
（ＰａｃｋｅｔＩＤ）をもつＴＳパケットが時間的にマ
ルチプレクスされて、一つのデータストリームを構成し
ている。ＴＳにおいてＰＳＩを伝送するとき、ＰＳＩは
セクションに分割されてＴＳパケット内のＴＳペイロー
ド部に挿入される。セクションは最大４０９４バイトの
任意長のデータパケットであり、必ずしもＴＳパケット
内のぺイロード単位で揃えられているとは限らず、ＴＳ
ペイロード部内に複数のセクションが存在する場合もあ
る。ＴＳパケット入力レートは通常非常に高速であり、
ＴＳ分離回路は、必要なＴＳパケット、しかもその中に
含まれる必要なセクションデータのみを抽出し、後段で
そのデータを蓄積するための記憶手段の容量を低減する
ものである。抽出方法としては、まず最初にＴＳパケッ
ト内のヘッダ部に含まれる１３ビットのＰＩＤがリファ
レンスのＰＩＤ値と一致したＴＳパケットのみを抽出し
た後、そのＴＳパケット内に含まれるセクションの先頭
のｎバイトとリファレンスデータのｎバイトとのそれぞ
れとマスクデータｎバイトとを論理和したものが一致し
たセクションのみを後段のＲＡＭへ転送する。
（以下ＴＳと称す）において、プログラムスペシフィッ
クインフォメーション（以下ＰＳＩと称す）を伝送する
方法については、ＩＳＯ／ＩＥＣｌ３８１８．１に記載
されているが、ここで概略を述ベる。図４のようにＴＳ
パケットは１８８バイトの固定長であり、異なるＰＩＤ
（ＰａｃｋｅｔＩＤ）をもつＴＳパケットが時間的にマ
ルチプレクスされて、一つのデータストリームを構成し
ている。ＴＳにおいてＰＳＩを伝送するとき、ＰＳＩは
セクションに分割されてＴＳパケット内のＴＳペイロー
ド部に挿入される。セクションは最大４０９４バイトの
任意長のデータパケットであり、必ずしもＴＳパケット
内のぺイロード単位で揃えられているとは限らず、ＴＳ
ペイロード部内に複数のセクションが存在する場合もあ
る。ＴＳパケット入力レートは通常非常に高速であり、
ＴＳ分離回路は、必要なＴＳパケット、しかもその中に
含まれる必要なセクションデータのみを抽出し、後段で
そのデータを蓄積するための記憶手段の容量を低減する
ものである。抽出方法としては、まず最初にＴＳパケッ
ト内のヘッダ部に含まれる１３ビットのＰＩＤがリファ
レンスのＰＩＤ値と一致したＴＳパケットのみを抽出し
た後、そのＴＳパケット内に含まれるセクションの先頭
のｎバイトとリファレンスデータのｎバイトとのそれぞ
れとマスクデータｎバイトとを論理和したものが一致し
たセクションのみを後段のＲＡＭへ転送する。
【０００３】従来のＭＰＥＧ２ＴＳ分離回路を図６に示
す。ＰＩＤ値の比較を行い、一致したパケットのみを抽
出するＰＩＤフィルタ部１と、セクション先頭のｎバイ
ト値と、リファレンスデータｎバイトと、マスクデータ
ｎバイトを使用して一致検出を行うセクションフィルタ
部２２と、後段のＲＡＭへの書き込みアドレス、および
書き込み信号を生成するＲＡＭインタフェース部（以下
ＲＡＭＩＦ）３２より構成されている。セクションフィ
ルタ部２２は、セクション先頭を検出するセクションス
タート検出器部４と、比較器５と、リファレンスレジス
タ６と、マスクレジスタ７と、スタックバッファ１８か
ら構成されており、ＲＡＭＩＦ部３２はＲＡＭＩＦ信号
生成器８と、データラッチ９と、アドレス生成器１９と
から構成されている。また、図８に示すようにアドレス
生成器１９はアドレスレジスタ２０と、インクリメンタ
１５とで構成されている。
す。ＰＩＤ値の比較を行い、一致したパケットのみを抽
出するＰＩＤフィルタ部１と、セクション先頭のｎバイ
ト値と、リファレンスデータｎバイトと、マスクデータ
ｎバイトを使用して一致検出を行うセクションフィルタ
部２２と、後段のＲＡＭへの書き込みアドレス、および
書き込み信号を生成するＲＡＭインタフェース部（以下
ＲＡＭＩＦ）３２より構成されている。セクションフィ
ルタ部２２は、セクション先頭を検出するセクションス
タート検出器部４と、比較器５と、リファレンスレジス
タ６と、マスクレジスタ７と、スタックバッファ１８か
ら構成されており、ＲＡＭＩＦ部３２はＲＡＭＩＦ信号
生成器８と、データラッチ９と、アドレス生成器１９と
から構成されている。また、図８に示すようにアドレス
生成器１９はアドレスレジスタ２０と、インクリメンタ
１５とで構成されている。
【０００４】次に、このＴＳ分離回路の動作について説
明する。ＰＩＤフィルタ部１は入力されたＴＳパケット
データの中からある特定のＰＩＤをもつＴＳパケットの
みを抽出し、後段のセクションフィルタ部２２へＰＩＤ
値と一緒に出力する。セクションフィルタ部２２内の、
セクションスタート検出器４では抽出したＴＳパケット
内のセクション先頭を検出し、後段の比較器５へスター
ト信号により通知する。比較器５はセクション先頭ｎバ
イトとリファレンスデータレジスタ６とを比較し、一致
したセクションのみを後段のＲＡＭＩＦ部３へ出力す
る。その際、マスクレジスタ７によって、ｎバイトデー
タのうちビット単位で比較対象よりマスクすることがで
きる。
明する。ＰＩＤフィルタ部１は入力されたＴＳパケット
データの中からある特定のＰＩＤをもつＴＳパケットの
みを抽出し、後段のセクションフィルタ部２２へＰＩＤ
値と一緒に出力する。セクションフィルタ部２２内の、
セクションスタート検出器４では抽出したＴＳパケット
内のセクション先頭を検出し、後段の比較器５へスター
ト信号により通知する。比較器５はセクション先頭ｎバ
イトとリファレンスデータレジスタ６とを比較し、一致
したセクションのみを後段のＲＡＭＩＦ部３へ出力す
る。その際、マスクレジスタ７によって、ｎバイトデー
タのうちビット単位で比較対象よりマスクすることがで
きる。
【０００５】後段のＲＡＭＩＦ部３は、切り出されたＴ
Ｓパケットをある特定のＲＡＭ領域に書き込みする機能
を有する。アドレス生成器１９ではＰＩＤ毎の最後に書
き込んだ次のアドレスをストアしているアドレスレジス
タ２０を持っており、前段のセクションフィルタ部２に
て切り出されたＴＳパケットのＰＩＤによりアドレスレ
ジスタ２０を選択し、バイトデータ到着ごとにインクリ
メンタ１５にてインクリメントされたアドレスで示され
るＲＡＭ領域に、データラッチされたデータを書き込
む。その際にＲＡＭＩＦ信号生成器８によって生成され
たライト信号を出力し、インクリメントされたアドレス
はアドレスレジスタ２０にセットされる。
Ｓパケットをある特定のＲＡＭ領域に書き込みする機能
を有する。アドレス生成器１９ではＰＩＤ毎の最後に書
き込んだ次のアドレスをストアしているアドレスレジス
タ２０を持っており、前段のセクションフィルタ部２に
て切り出されたＴＳパケットのＰＩＤによりアドレスレ
ジスタ２０を選択し、バイトデータ到着ごとにインクリ
メンタ１５にてインクリメントされたアドレスで示され
るＲＡＭ領域に、データラッチされたデータを書き込
む。その際にＲＡＭＩＦ信号生成器８によって生成され
たライト信号を出力し、インクリメントされたアドレス
はアドレスレジスタ２０にセットされる。
【０００６】図５に示すように１つのＴＳパケット（Ｔ
Ｓパケット＃０）内にセクション先頭バイトから比較対
象であるｎバイトのヘッダデータの全ては含まれておら
ず、途中で切れて、同じＰＩＤをもつＴＳパケット（Ｔ
Ｓパケット＃２）にまたがっている場合、セクションフ
ィルタ２が一致／不一致を判断できないため、後段に出
力することができないことになる。そのため、一致途中
のデータを続きのＴＳパケットが来るまで蓄積する必要
があリ、従来のセクションフィルタ部２内には各ＰＩＤ
毎にｎバイト分のスタックバッファ１８を装備する必要
がある。例えばセクションフィルタの種類が３２個で、
それぞれ８バイトの長さのフィルタを行う場合、３２＊
８＝２５６バイト分のバッファがセクションフィルタ部
２内に必要となってしまう。
Ｓパケット＃０）内にセクション先頭バイトから比較対
象であるｎバイトのヘッダデータの全ては含まれておら
ず、途中で切れて、同じＰＩＤをもつＴＳパケット（Ｔ
Ｓパケット＃２）にまたがっている場合、セクションフ
ィルタ２が一致／不一致を判断できないため、後段に出
力することができないことになる。そのため、一致途中
のデータを続きのＴＳパケットが来るまで蓄積する必要
があリ、従来のセクションフィルタ部２内には各ＰＩＤ
毎にｎバイト分のスタックバッファ１８を装備する必要
がある。例えばセクションフィルタの種類が３２個で、
それぞれ８バイトの長さのフィルタを行う場合、３２＊
８＝２５６バイト分のバッファがセクションフィルタ部
２内に必要となってしまう。
【０００７】
【発明が解決しようとする課題】問題点は、１つのＴＳ
パケット内にセクション先頭バイトから比較対象である
ｎバイトヘッダデータが全ては含まれておらず、途中で
切れて同じＰＩＤをもつＴＳパケットにまたがっている
場合、従来のセクションフィルタ部内には各ＰＩＤ毎に
ｎバイト分のスタックバッファを装備する必要があるこ
とである。
パケット内にセクション先頭バイトから比較対象である
ｎバイトヘッダデータが全ては含まれておらず、途中で
切れて同じＰＩＤをもつＴＳパケットにまたがっている
場合、従来のセクションフィルタ部内には各ＰＩＤ毎に
ｎバイト分のスタックバッファを装備する必要があるこ
とである。
【０００８】その理由は、上記のような場合、セクショ
ンフィルタでは一致／不一致が判断できるまで、比較対
象となるセクションデータを後段に出力することができ
ないため、一致途中データを続きのＴＳパケットが来る
までセクションフィルタ内で蓄積する必要があるからで
ある。
ンフィルタでは一致／不一致が判断できるまで、比較対
象となるセクションデータを後段に出力することができ
ないため、一致途中データを続きのＴＳパケットが来る
までセクションフィルタ内で蓄積する必要があるからで
ある。
【０００９】本発明の日的は、従来のＭＰＥＧ２トラン
スポートストリーム分離回路のセクションフイルタ部内
に必要となるスタックバッファを削減するＭＰＥＧ２ト
ランスポート分離回路を提供することである。
スポートストリーム分離回路のセクションフイルタ部内
に必要となるスタックバッファを削減するＭＰＥＧ２ト
ランスポート分離回路を提供することである。
【００１０】
【課題を解決するための手段】本発明のＴＳ分離回路
は、不完全セクション先頭バイトの比較途中のバイト位
置と一致／不一致ステータスをストアしておくための比
較ステータスレジスタ１１と、セクションスタートアド
レスレジスタ１２を更新するためのセクションエンド信
号と、比較不一致時、およびＣＲＣエラー発生時にＲＡ
ＭＩＦ部内のアドレスオフセットレジスタを０にリセッ
トするために使用するポインタリセット信号をＲＡＭＩ
Ｆ部３に出力するセクションフィルタ部２と、セクショ
ンスタートアドレスを格納するセクションスタートアド
レスレジスタ１２、アドレスオフセットレジスタ１３、
ライトアドレスを生成するためにセクションスタートア
ドレスとアドレスオフセットを加算する加算回路１４に
より構成されるＲＡＭＩＦ部３を備える。
は、不完全セクション先頭バイトの比較途中のバイト位
置と一致／不一致ステータスをストアしておくための比
較ステータスレジスタ１１と、セクションスタートアド
レスレジスタ１２を更新するためのセクションエンド信
号と、比較不一致時、およびＣＲＣエラー発生時にＲＡ
ＭＩＦ部内のアドレスオフセットレジスタを０にリセッ
トするために使用するポインタリセット信号をＲＡＭＩ
Ｆ部３に出力するセクションフィルタ部２と、セクショ
ンスタートアドレスを格納するセクションスタートアド
レスレジスタ１２、アドレスオフセットレジスタ１３、
ライトアドレスを生成するためにセクションスタートア
ドレスとアドレスオフセットを加算する加算回路１４に
より構成されるＲＡＭＩＦ部３を備える。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明のＭＰＥＧ２
トランスポートストリーム（以下ＴＳと称す）分離回路
の第１の実施の形態のブロック図である。このＴＳ分離
回路は、ＰＩＤ値の比較を行い、一致したパケットのみ
を抽出するＰＩＤフィルタ部１と、セクション先頭ｎバ
イト値と、リファレンスデータｎバイトとマスクデータ
ｎバイトを使用して一致検出を行うセクションフィルタ
部２と、後段のＲＡＭへの書き込みアドレス、および書
き込み信号を生成するＲＡＭＩＦ部３とより構成されて
いる。セクションフィルタ部２は、セクション先頭を検
出するセクションスタート検出器４と、比較器５と、リ
ファレンスレジスタ６と、マスクレジスタ７と、１つの
ＴＳパケット内にセクション先頭ｎバイトがｎバイト全
ては含まれておらず、途中で切れている場合に途中のバ
イト位置と、一致／不一致ステータスを覚えておく比較
ステータスレジスタ１１から構成されており、比較器５
はセクションエンド信号とポインタリセット信号を出力
する機能をもっている。ＲＡＭＩＦ部３はＲＡＭＩＦ信
号生成器８と、データラッチ９と、アドレス生成器１０
とから構成されている。アドレス生成器１０はセクショ
ンスタートアドレスレジスタ１２と、アドレスオフセッ
トレジスタ１３と、インクリメンタ１５と、アドレス加
算回路１４とから構成されている。
て図面を参照して説明する。図１は本発明のＭＰＥＧ２
トランスポートストリーム（以下ＴＳと称す）分離回路
の第１の実施の形態のブロック図である。このＴＳ分離
回路は、ＰＩＤ値の比較を行い、一致したパケットのみ
を抽出するＰＩＤフィルタ部１と、セクション先頭ｎバ
イト値と、リファレンスデータｎバイトとマスクデータ
ｎバイトを使用して一致検出を行うセクションフィルタ
部２と、後段のＲＡＭへの書き込みアドレス、および書
き込み信号を生成するＲＡＭＩＦ部３とより構成されて
いる。セクションフィルタ部２は、セクション先頭を検
出するセクションスタート検出器４と、比較器５と、リ
ファレンスレジスタ６と、マスクレジスタ７と、１つの
ＴＳパケット内にセクション先頭ｎバイトがｎバイト全
ては含まれておらず、途中で切れている場合に途中のバ
イト位置と、一致／不一致ステータスを覚えておく比較
ステータスレジスタ１１から構成されており、比較器５
はセクションエンド信号とポインタリセット信号を出力
する機能をもっている。ＲＡＭＩＦ部３はＲＡＭＩＦ信
号生成器８と、データラッチ９と、アドレス生成器１０
とから構成されている。アドレス生成器１０はセクショ
ンスタートアドレスレジスタ１２と、アドレスオフセッ
トレジスタ１３と、インクリメンタ１５と、アドレス加
算回路１４とから構成されている。
【００１２】次に、このＴＳ分離回路の動作を説明す
る。ＰＩＤフィルタ部１は入力されたＴＳパケットデー
タの中から指定された特定のＰＩＤをもつＴＳパケット
のみを抽出し、後段のセクションフィルタ部２へ、ＰＩ
Ｄとともに出力する（ステップ１）。セクションフィル
タ部２内の、セクションスタート検出器４は抽出したＴ
Ｓパケット内のセクション先頭を検出し、後段の比較器
５へスタート信号を通知する（ステップ２）。
る。ＰＩＤフィルタ部１は入力されたＴＳパケットデー
タの中から指定された特定のＰＩＤをもつＴＳパケット
のみを抽出し、後段のセクションフィルタ部２へ、ＰＩ
Ｄとともに出力する（ステップ１）。セクションフィル
タ部２内の、セクションスタート検出器４は抽出したＴ
Ｓパケット内のセクション先頭を検出し、後段の比較器
５へスタート信号を通知する（ステップ２）。
【００１３】比較器５は一致／不一致に関わらず、セク
ションデータを後段のＲＡＭＩＦ部３へ出力し（ステッ
プ３）、また、セクション先頭ｎバイトのヘッダデータ
がｎバイト全てが含まれているか、あるいは途中で切れ
ているかを判定し（ステップ４）、先頭ｎバイトが揃っ
ていると、先頭ｎバイトと、予めリファレンスデータレ
ジスタ６に登録されているリファレンスデータとを比較
する（ステップ５）。
ションデータを後段のＲＡＭＩＦ部３へ出力し（ステッ
プ３）、また、セクション先頭ｎバイトのヘッダデータ
がｎバイト全てが含まれているか、あるいは途中で切れ
ているかを判定し（ステップ４）、先頭ｎバイトが揃っ
ていると、先頭ｎバイトと、予めリファレンスデータレ
ジスタ６に登録されているリファレンスデータとを比較
する（ステップ５）。
【００１４】先頭ｎバイトが未完了で途中で切れている
場合は、切れているバイト位置と、一致／不一致ステー
タスを比較ステータスレジスタ１１に保持する（ステッ
プ６）。その後、後続のＴＳパケットが到着すると比較
ステータスレジスタ１１内のｎバイトの切れているバイ
ト位置と、一致／不一致ステータスを比較器５にロード
し、リファレンスデータとの比較を行う（ステップ
７）。
場合は、切れているバイト位置と、一致／不一致ステー
タスを比較ステータスレジスタ１１に保持する（ステッ
プ６）。その後、後続のＴＳパケットが到着すると比較
ステータスレジスタ１１内のｎバイトの切れているバイ
ト位置と、一致／不一致ステータスを比較器５にロード
し、リファレンスデータとの比較を行う（ステップ
７）。
【００１５】セクション先頭ｎバイトがリファレンスデ
ータと一致すると（ステップ８）、後段のＲＡＭＩＦ部
３の、アドレス生成器１０は保有するＰＩＤ毎のスター
トアドレスをストアしているレジスタを基にし、前段の
セクションフィルタ部２によって切リ出されたＴＳパケ
ットのＰＩＤによリセクションスタートアドレスレジス
タ１２を選択し、セクション内のバイトデータ到着毎に
アドレスオフセットレジスタ１３をインクリメンタ１５
によりインクリメントし、セクションスタートアドレス
レジスタ１２の値とアドレスオフセットレジスタ１２の
値とをアドレス加算回路１４にて加算した値で示される
ライトアドレスを出力し、その際同時に、データラッチ
９によってラッチされたデータとＲＡＭ信号生成器８に
て生成されたライト信号を出力して、ＲＡＭに書き込み
を行う（ステップ９）。
ータと一致すると（ステップ８）、後段のＲＡＭＩＦ部
３の、アドレス生成器１０は保有するＰＩＤ毎のスター
トアドレスをストアしているレジスタを基にし、前段の
セクションフィルタ部２によって切リ出されたＴＳパケ
ットのＰＩＤによリセクションスタートアドレスレジス
タ１２を選択し、セクション内のバイトデータ到着毎に
アドレスオフセットレジスタ１３をインクリメンタ１５
によりインクリメントし、セクションスタートアドレス
レジスタ１２の値とアドレスオフセットレジスタ１２の
値とをアドレス加算回路１４にて加算した値で示される
ライトアドレスを出力し、その際同時に、データラッチ
９によってラッチされたデータとＲＡＭ信号生成器８に
て生成されたライト信号を出力して、ＲＡＭに書き込み
を行う（ステップ９）。
【００１６】また、不一致の場合は（ステップ８）、ポ
インタリセット信号をアクティブとして、ｎバイトヘッ
ダデータ以降のデータを後段のＲＡＭＩＦ部３へは出力
せず、ポインタリセット信号によリＲＡＭＩＦ部３内の
オフセットアドレスレジスタ１３は０にリセットされ、
ＲＡＭへのライトアドレスはセクションスタートアドレ
スレジスタ１２の値にセットされ、それまでに書き込ま
れたｎバイトヘッダデータは破棄される（ステップ１
０）。
インタリセット信号をアクティブとして、ｎバイトヘッ
ダデータ以降のデータを後段のＲＡＭＩＦ部３へは出力
せず、ポインタリセット信号によリＲＡＭＩＦ部３内の
オフセットアドレスレジスタ１３は０にリセットされ、
ＲＡＭへのライトアドレスはセクションスタートアドレ
スレジスタ１２の値にセットされ、それまでに書き込ま
れたｎバイトヘッダデータは破棄される（ステップ１
０）。
【００１７】そのため、従来の構成では、１つのＴＳパ
ケット内にセクションの先頭ｎバイトのｎバイト全ては
含まれておらず、途中で切れている場合に必要となるス
タックバッファ１８を削減することができる。
ケット内にセクションの先頭ｎバイトのｎバイト全ては
含まれておらず、途中で切れている場合に必要となるス
タックバッファ１８を削減することができる。
【００１８】次に、本発明のＴＳ分離回路の第２の実施
の形態について図３を使用して説明する。第２の実施の
形態のセクションフィルタ部２１は、セクション先頭を
検出するセクションスタート検出器４と、比較器５と、
リファレンスレジスタ６と、マスクレジスタ７と、ＣＲ
Ｃエラー検出器１６から構成されており、ＣＲＣエラー
検出器１６はＣＲＣエラーを示すｃｒｃｅｒｒ信号を出
力する機能を有し、信号とセクションのｎバイトヘッダ
不一致時に出力されるエラー信号であるｓｅｃｔｉｏｎ
ｅｒｒ”信号をＯＲゲート１７にてＯＲしたポインタリ
セット信号を出力する機能を有する。ＲＡＭＩＦ部３は
ＲＡＭＩＦ信号生成器８と、データラッチ９と、アドレ
ス生成器１０から構成されている。アドレス生成器１０
はセクションスタートアドレスレジスタ１２と、アドレ
スオフセットレジスタ１３と、アドレス加算回路１４
と、インクリメンタ１５から構成されている。
の形態について図３を使用して説明する。第２の実施の
形態のセクションフィルタ部２１は、セクション先頭を
検出するセクションスタート検出器４と、比較器５と、
リファレンスレジスタ６と、マスクレジスタ７と、ＣＲ
Ｃエラー検出器１６から構成されており、ＣＲＣエラー
検出器１６はＣＲＣエラーを示すｃｒｃｅｒｒ信号を出
力する機能を有し、信号とセクションのｎバイトヘッダ
不一致時に出力されるエラー信号であるｓｅｃｔｉｏｎ
ｅｒｒ”信号をＯＲゲート１７にてＯＲしたポインタリ
セット信号を出力する機能を有する。ＲＡＭＩＦ部３は
ＲＡＭＩＦ信号生成器８と、データラッチ９と、アドレ
ス生成器１０から構成されている。アドレス生成器１０
はセクションスタートアドレスレジスタ１２と、アドレ
スオフセットレジスタ１３と、アドレス加算回路１４
と、インクリメンタ１５から構成されている。
【００１９】セクションデータの最終４バイトにはＣＲ
Ｃコードが入っており、セクションフィルタ部２１内の
ＣＲＣエラー検出器１６ではＣＲＣエラー検出を行う。
エラー発生はセクション最後のデータで検出することが
できるため、その前のセクションデータはＣＲＣエラー
の有無に関わらず、既に後段のＲＡＭにライトされてい
る。エラー発生時には、ＣＲＣエラー検出器１６からの
ｃｒｃｅｒｒ信号がアクティブとなるため、ＲＡＭＩＦ
部３へのポイントリセット信号もアクティブとなる。ポ
イントリセット信号によりＲＡＭＩＦ部３内のオフセッ
トアドレスレジスタ１３は０にリセットされ、ＲＡＭへ
のライトアドレスはセクションスタートアドレスレジス
タ１２の値にセットされる。そのため、それまでに書き
込まれたエラーの含まれるセクションデータが破棄され
る。
Ｃコードが入っており、セクションフィルタ部２１内の
ＣＲＣエラー検出器１６ではＣＲＣエラー検出を行う。
エラー発生はセクション最後のデータで検出することが
できるため、その前のセクションデータはＣＲＣエラー
の有無に関わらず、既に後段のＲＡＭにライトされてい
る。エラー発生時には、ＣＲＣエラー検出器１６からの
ｃｒｃｅｒｒ信号がアクティブとなるため、ＲＡＭＩＦ
部３へのポイントリセット信号もアクティブとなる。ポ
イントリセット信号によりＲＡＭＩＦ部３内のオフセッ
トアドレスレジスタ１３は０にリセットされ、ＲＡＭへ
のライトアドレスはセクションスタートアドレスレジス
タ１２の値にセットされる。そのため、それまでに書き
込まれたエラーの含まれるセクションデータが破棄され
る。
【００２０】
【発明の効果】本発明の効果は、１つのＴＳパケット内
にセクション先頭バイトから比較対象であるｎバイトヘ
ッダデータがすべて含まれておらず、途中で切れて同じ
ＰＩＤをもつＴＳパケットにまたがっている場合、従来
のセクションフィルタ部内に各ＰＩＤ毎に必要なｎバイ
ト分のスタックバッファを削減することができるという
効果がある。
にセクション先頭バイトから比較対象であるｎバイトヘ
ッダデータがすべて含まれておらず、途中で切れて同じ
ＰＩＤをもつＴＳパケットにまたがっている場合、従来
のセクションフィルタ部内に各ＰＩＤ毎に必要なｎバイ
ト分のスタックバッファを削減することができるという
効果がある。
【図１】本発明のＴＳ分離回路の一実施例を示すブロッ
ク図である。
ク図である。
【図２】図１のアドレス生成器の構成を示す図である。
【図３】本発明のＴＳ分離回路の実施例２を示すブロッ
ク図である。
ク図である。
【図４】ＴＳのセクションのシンタックスを示す図であ
る。
る。
【図５】一つのＴＳパケット内にセクション先頭バイト
から比較対象であるｎバイトヘッダデータがすべて含ま
れておらず、途中で切れて同じＰＩＤをもつＴＳパケッ
トにまたがっている場合を説明する図である。
から比較対象であるｎバイトヘッダデータがすべて含ま
れておらず、途中で切れて同じＰＩＤをもつＴＳパケッ
トにまたがっている場合を説明する図である。
【図６】本発明のＴＳ分離方法のフローチャートであ
る。
る。
【図７】従来のデータ分離回路の一例を示すブロック図
である。
である。
【図８】図７のアドレス生成器の構成を示す図である。
１ ＰＩＤフィルタ ２ セクションフィルタ ３ ＲＡＭＩＦ ４ セクションスタート検出器 ５ 比較器 ６ リファレンスレジスタ ７ マスクレジスタ ８ ＲＡＭＩＦ信号生成器 ９ データラッチ １０ アドレス生成器 １１ 比較ステータスレジスタ １２ スタートアドレスレジスタ １３ オフセットアドレスレジスタ １４ アドレス加算回路 １５ インクリメンタ １６ ＣＲＣエラー検出器 １７ ＯＲゲート １８ スタックバッファ １９ アドレス生成器 ２０ アドレスレジスタ ２１ セクションフィルタ部 ２２ セクションフィルタ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｎ 7/24
Claims (3)
- 【請求項１】 国際標準化機構のコード化委員会規定の
ＭＰＥＧ２トランスポートストリームパケットから転送
単位であるセクションのなかの所望のセクションデータ
をリファレンスデータと比較して、一致するセクション
を分離するＭＰＥＧ２トランスポートストリーム分離方
法において、 選出した入力セクションを、該セクションの識別データ
とリファレンスデータとの一致／不一致に拘らず、入力
と同時に後段の記憶手段ＲＡＭに書き込むステップと、該セクションの識別データである先頭ｎバイトが受信未
了で前記書き込みが行われたとき、受信未了の前記先頭
ｎバイトの途中位置と一致／不一致ステータスとをレジ
スタへ格納するステップと、 後続のパケットにより前記先頭ｎバイトの後続データが
入力されたとき、前記レジスタに格納されている前記先
頭ｎバイトの途中位置と前記一致／不一致ステータスと
前記後続データとから前記リファレンスデータを比較
し、一致すると、 前記先頭ｎバイト以降の前記後続データを後段の前記記
憶手段ＲＡＭに書き込み、不一致が検出されると、前記
記憶手段ＲＡＭの書き込みアドレスを該セクションデー
タの先頭アドレスまで戻して、入力された前記先頭ｎバ
イトデータ以下の前記後続データを廃棄するステップ
と、 を有することを特徴とするＭＰＥＧ２トランスポートス
トリーム分離方法。 - 【請求項２】 国際標準化機構のコード化委員会規定の
ＭＰＥＧ２トランスポートストリームパケットから転送
単位であるセクションのなかの所望のセクションデータ
をリファレンスデータと比較して、一致するセクション
を分離するＭＰＥＧ２トランスポートストリーム分離回
路において、 選出した入力セクションを、該セクションの識別データ
とリファレンスデータとの一致／不一致に拘らず、入力
と同時に後段の記憶手段ＲＡＭに書き込む手段と、該セクションの識別データである先頭ｎバイトが受信未
了で前記書き込みが行 われたとき、受信未了の前記先頭
ｎバイトの途中位置と一致／不一致ステータスとをレジ
スタへ格納する手段と、 後続のパケットにより受信未了の前記先頭ｎバイトの後
続データが入力されたとき、前記レジスタに格納されて
いる前記受信未了の前記先頭ｎバイトの途中位置と前記
一致／不一致ステータスと前記後続データとから前記リ
ファレンスデータを比較し、一致すると、前記先頭ｎバ
イト以降の前記後続データを後段の記憶手段ＲＡＭに書
き込み、不一致が検出されると、前記記憶手段ＲＡＭの
書き込みアドレスを該セクションデータの先頭まで戻し
て、入力された前記先頭ｎバイトデータ以下の前記後続
データを廃棄する手段と、 を有することを特徴とするＭＰＥＧ２トランスポートス
トリーム分離回路。 - 【請求項３】 前記ＭＰＥＧ２トランスポートパケット
中の所望のセクションデータのＣＲＣエラーを検出した
とき、前記記憶手段ＲＡＭの書き込みアドレスを該セク
ションデータの先頭アドレスまで戻し、該セクションデ
ータ全てを廃棄する手段を有する請求項２記載のＭＰＥ
Ｇ２トランスポートストリーム分離回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15080197A JP3356203B2 (ja) | 1997-06-09 | 1997-06-09 | Ｍｐｅｇ２トランスポートストリーム分離方法と回路 |
| GB9811510A GB2327580B (en) | 1997-06-09 | 1998-05-28 | Transport packet stream separating circuit |
| US09/084,980 US6201815B1 (en) | 1997-06-09 | 1998-05-28 | Transport packet stream separating circuit in which packet can be discarded on error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15080197A JP3356203B2 (ja) | 1997-06-09 | 1997-06-09 | Ｍｐｅｇ２トランスポートストリーム分離方法と回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10341419A JPH10341419A (ja) | 1998-12-22 |
| JP3356203B2 true JP3356203B2 (ja) | 2002-12-16 |
Family
ID=15504734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15080197A Expired - Fee Related JP3356203B2 (ja) | 1997-06-09 | 1997-06-09 | Ｍｐｅｇ２トランスポートストリーム分離方法と回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6201815B1 (ja) |
| JP (1) | JP3356203B2 (ja) |
| GB (1) | GB2327580B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385671B1 (en) * | 1999-03-29 | 2002-05-07 | Intel Corporation | Method/apparatus for flushing DMA transmit packet in FIFO when self-ID code generated by counter after bus reset is different than FIFO message self-ID field |
| DE19960295B4 (de) * | 1999-12-14 | 2012-06-21 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Anordnung zum Ändern des Informationsinhaltes eines digitalen Video-Transportstromes in ausgewählten Regionen |
| JP2001308921A (ja) * | 2000-04-25 | 2001-11-02 | Sony Corp | デマルチプレクサ |
| KR100390841B1 (ko) * | 2001-03-27 | 2003-07-10 | 주식회사 하이닉스반도체 | 피아이디 검출을 고속화하기 위한 피아이디 저장 및 비교장치 및 방법 |
| JP3636307B2 (ja) * | 2001-03-30 | 2005-04-06 | 松下電器産業株式会社 | パケットデータ処理決定装置 |
| US7050505B2 (en) * | 2001-09-13 | 2006-05-23 | General Instrument Corporation | Aliasing and routing of plural MPEG data streams |
| JP3816088B2 (ja) * | 2003-07-04 | 2006-08-30 | 松下電器産業株式会社 | データ一致検出装置、データ一致検出方法、データ選別装置 |
| US8064453B2 (en) | 2004-07-15 | 2011-11-22 | Panasonic Corporation | Transport stream processing apparatus |
| CN100344151C (zh) * | 2005-03-31 | 2007-10-17 | 上海南广电子技术有限公司 | 用于数字视频广播的节目标识符过滤器及其控制方法 |
| JP2006295567A (ja) * | 2005-04-11 | 2006-10-26 | Toshiba Corp | パケットストリーム受信装置 |
| JP4736859B2 (ja) | 2006-03-02 | 2011-07-27 | 日本電気株式会社 | 通信装置および通信方法 |
| US9740600B2 (en) * | 2015-02-10 | 2017-08-22 | Wipro Limited | Method and device for improving software performance testing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4168469A (en) * | 1977-10-04 | 1979-09-18 | Ncr Corporation | Digital data communication adapter |
| JP2865692B2 (ja) * | 1989-02-22 | 1999-03-08 | 株式会社日立製作所 | スイッチングシステム及びその構成方法 |
| CA1320257C (en) * | 1989-04-20 | 1993-07-13 | Ernst August Munter | Method and apparatus for input-buffered asynchronous transfer mode switching |
| US5025458A (en) * | 1989-10-30 | 1991-06-18 | International Business Machines Corporation | Apparatus for decoding frames from a data link |
| US5251203A (en) * | 1991-12-23 | 1993-10-05 | Xerox Corporation | Hub privacy filter for active star CSMA/CD network |
| US5619501A (en) * | 1994-04-22 | 1997-04-08 | Thomson Consumer Electronics, Inc. | Conditional access filter as for a packet video signal inverse transport system |
| US5517250A (en) | 1995-02-28 | 1996-05-14 | General Instrument Corporation Of Delaware | Acquisition of desired data from a packetized data stream and synchronization thereto |
| US5602920A (en) * | 1995-05-31 | 1997-02-11 | Zenith Electronics Corporation | Combined DCAM and transport demultiplexer |
| US5598415A (en) | 1995-08-04 | 1997-01-28 | General Instrument Corporation Of Delaware | Transmission of high rate isochronous data in MPEG-2 data streams |
| US5742623A (en) | 1995-08-04 | 1998-04-21 | General Instrument Corporation Of Delaware | Error detection and recovery for high rate isochronous data in MPEG-2 data streams |
-
1997
- 1997-06-09 JP JP15080197A patent/JP3356203B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-28 GB GB9811510A patent/GB2327580B/en not_active Expired - Fee Related
- 1998-05-28 US US09/084,980 patent/US6201815B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2327580B (en) | 2002-02-27 |
| JPH10341419A (ja) | 1998-12-22 |
| GB9811510D0 (en) | 1998-07-29 |
| US6201815B1 (en) | 2001-03-13 |
| GB2327580A (en) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3356203B2 (ja) | Ｍｐｅｇ２トランスポートストリーム分離方法と回路 | |
| EP0840518B1 (en) | MPEG transport stream parser system and method | |
| CN100486325C (zh) | 信号处理装置和信号处理方法 | |
| RU2208303C2 (ru) | Эффективная транспортировка пакетов интернет протокола, использующая асинхронный режим передачи уровня адаптации два | |
| KR100741433B1 (ko) | 디지털 비디오 시스템에서 트릭모드 생성을 위한 방법 및디바이스 | |
| US20020181600A1 (en) | Stream converting apparatus that converts data stream of first format possibly containing error into correct data stream of second format | |
| KR20010095018A (ko) | 더미 헤더 삽입을 사용하여 디지털 비디오 시스템에서디지털 비디오 스트림을 디코딩하기 위한 방법 및 장치 | |
| JPH11261958A (ja) | 映像編集装置及び映像編集方法 | |
| JP3630460B2 (ja) | データ長補正システム | |
| US7940799B2 (en) | Code conversion method and device thereof | |
| EP0933949B1 (en) | Transmitting system, transmitting apparatus, recording and reproducing apparatus | |
| JP2000174819A (ja) | 信号フォ―マット、エンコ―ダ、デコ―ダ及び信号送信装置 | |
| US6961338B2 (en) | Demultiplexer for handling different multiplexed data formats | |
| EP2361469B1 (en) | Packet processing apparatus and method capable of generating modified packets by modifying payloads of specific packets identified from received packets | |
| EP1274088A3 (en) | Recording system for digital broadcasting | |
| KR100587284B1 (ko) | 부가 정보 필터링 방법 | |
| US6061352A (en) | ATM cell receiver system with source clock recovery | |
| US11546260B1 (en) | Network device and media access control address learning method therefor | |
| US20100166014A1 (en) | Apparatus and method for recombining multi-protocol encapsulation (mpe) packets | |
| US6799229B1 (en) | Data-burst-count-base receive FIFO control design and early packet discard for DMA optimization | |
| US6850522B2 (en) | Packet buffer device and packet switching device | |
| JP3926910B2 (ja) | 映像データ多重化装置 | |
| JP2002185960A (ja) | セクションフィルタリング方法および回路 | |
| US6810085B2 (en) | MPEG video elementary stream extruction device and elementary stream extruction method used for the same | |
| KR100662651B1 (ko) | 디지털 비디오 시스템에서 데이터를 리코딩 매체로 기록하기 위한 방법 및 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131004 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |