JP3356118B2 - Failure inspection apparatus, failure inspection method, and recording medium for integrated circuit - Google Patents
Failure inspection apparatus, failure inspection method, and recording medium for integrated circuitInfo
- Publication number
- JP3356118B2 JP3356118B2 JP16596599A JP16596599A JP3356118B2 JP 3356118 B2 JP3356118 B2 JP 3356118B2 JP 16596599 A JP16596599 A JP 16596599A JP 16596599 A JP16596599 A JP 16596599A JP 3356118 B2 JP3356118 B2 JP 3356118B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- spectrum
- circuit chip
- inspected
- position information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、集積回路の製造
条件の相違を考慮することにより、集積回路の故障を正
確に検出することのできる故障検査装置、検査方法及び
記録媒体に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a failure inspection apparatus, an inspection method, and a recording medium capable of accurately detecting a failure of an integrated circuit by taking into account differences in integrated circuit manufacturing conditions.
【０００２】[0002]
【従来の技術】従来、この種の集積回路の故障検査装置
は、例えば、検査対象の集積回路に印加した電源電流の
パワースペクトルを解析することにより、集積回路の故
障の有無を判定している。以下、特開平１１−１４２４
６８号公報にて開示される技術を一例として、従来の故
障検査装置について説明する。図１９は、特開平１１−
１４２４６８号公報にて開示された故障検査装置を示す
ブロック図である。2. Description of the Related Art Conventionally, this type of integrated circuit failure inspection apparatus determines the presence or absence of an integrated circuit failure by, for example, analyzing a power spectrum of a power supply current applied to an integrated circuit to be inspected. . Hereinafter, JP-A-11-1424
A conventional failure inspection device will be described using the technology disclosed in Japanese Patent Publication No. 68 as an example. FIG.
1 is a block diagram illustrating a failure inspection device disclosed in Japanese Patent Application Publication No. 142468.
【０００３】図１９に示すように、ＬＳＩテスタ１０３
は、テストパタン格納ユニット１０１とプログラム格納
ユニット１０２とに格納された情報に従って、テスト信
号を生成し、生成したテスト信号をＤＵＴ（Device Und
er Test；被試験集積回路）１０４に印加する。電流検
出ユニット１０６は、電源１０５で発生された電源をＤ
ＵＴ１０４に供給する。As shown in FIG. 19, an LSI tester 103
Generates a test signal in accordance with information stored in the test pattern storage unit 101 and the program storage unit 102, and converts the generated test signal into a DUT (Device Und
er Test; The current detection unit 106 converts the power generated by the power
Supply to UT104.
【０００４】電流検出ユニット１０６は、ＤＵＴ１０４
に供給された電源電流情報を検出し、検出した電源電流
情報をスペクトル解析ユニット１０７に供給する。スペ
クトル解析ユニット１０７は、送られた電源電流情報に
基づき、電源電流のパワースペクトルを観測し、観測結
果を判定器１０８へ送る。判定器１０８は、パワースペ
クトルの観測結果に従って、ＤＵＴ１０４の良品／不良
品判定を実施する。The current detection unit 106 includes a DUT 104
, And supplies the detected power supply current information to the spectrum analysis unit 107. The spectrum analysis unit 107 observes the power spectrum of the power supply current based on the transmitted power supply current information, and sends the observation result to the determiner 108. The determiner 108 determines whether the DUT 104 is good or defective according to the observation result of the power spectrum.
【０００５】次に、図１９に示す故障検査装置の動作に
ついて説明する。ＬＳＩテスタ１０３は、テスト信号を
繰り返して生成し、生成したテスト信号をＤＵＴ１０４
に印加する。その際、ＤＵＴ１０４に印加されるテスト
信号は、繰返し周期がＴの信号となる。ＤＵＴ１０４に
は、電流検出ユニット１０６を介して電源１０５から電
源が供給され、また、ＬＳＩテスタ１０３から周期Ｔの
テスト信号が印加されるため、テスト信号の印加により
流れる電源電流も周期Ｔとなる。Next, the operation of the failure inspection device shown in FIG. 19 will be described. The LSI tester 103 repeatedly generates a test signal and outputs the generated test signal to the DUT 104.
Is applied. At this time, the test signal applied to the DUT 104 is a signal whose repetition period is T. Power is supplied to the DUT 104 from the power supply 105 via the current detection unit 106, and a test signal having a period T is applied from the LSI tester 103. Therefore, the power supply current flowing due to the application of the test signal also has the period T.
【０００６】電流検出ユニット１０６は、ＤＵＴ１０４
に流れる電源電流の大きさを検出し、検出した電源電流
情報をスペクトル解析ユニット１０７に供給する。スペ
クトル解析ユニット１０７は、取得した電源電流情報を
スペクトル解析する。その際、ＤＵＴ１０４に流れる電
源電流がＴなる周期性を持つことから、解析された電源
電流のパワースペクトルは、周波数１／Ｔ及び、その整
数倍の高調波において特異的にピークを持つこととな
る。The current detection unit 106 includes the DUT 104
The magnitude of the power supply current flowing through the power supply is detected, and the detected power supply current information is supplied to the spectrum analysis unit 107. The spectrum analysis unit 107 performs spectrum analysis on the acquired power supply current information. At that time, since the power supply current flowing through the DUT 104 has a periodicity of T, the analyzed power spectrum of the power supply current has specific peaks at the frequency 1 / T and its integral multiple harmonics. .
【０００７】そして、ＤＵＴ１０４に何らかの故障が存
在していた場合、テスト信号の印加によりＤＵＴ１０４
に流れる電源電流の挙動が変化する。このため、スペク
トル解析ユニット１０７にて解析されたパワースペクト
ルは、故障が無い場合のパワースペクトルと比較して異
なることとなる。そこで、故障が無いＤＵＴ１０４のパ
ワースペクトルをリファレンスとして準備しておき、判
定器１０８にて、観測したパワースペクトルとリファレ
ンスとを比較することにより、ＤＵＴ１０４に故障があ
るか否かを判定している。If there is any failure in the DUT 104, the test signal is applied to the DUT 104
The behavior of the power supply current flowing through the power supply changes. For this reason, the power spectrum analyzed by the spectrum analysis unit 107 is different from the power spectrum when there is no failure. Therefore, the power spectrum of the DUT 104 having no failure is prepared as a reference, and the determiner 108 compares the observed power spectrum with the reference to determine whether the DUT 104 has a failure.
【０００８】[0008]
【発明が解決しようとする課題】しかし、このような従
来の故障検査装置には、以下の問題点がある。それは、
ＤＵＴ１０４が集積回路であり、その製造時のプロセス
条件により集積回路を構成するトランジスタや抵抗など
の各素子のパラメータが変動することもある。このよう
な製造条件の相違により、同一の故障のないＤＵＴ同士
であっても、テスト信号を印加したときの電源電流の挙
動が変化する場合がある。このため、故障の無いＤＵＴ
同士を比較しても、電源電流のパワースペクトルが異な
る場合がある。However, such a conventional failure inspection apparatus has the following problems. that is,
The DUT 104 is an integrated circuit, and parameters of each element such as a transistor and a resistor constituting the integrated circuit may fluctuate depending on process conditions at the time of manufacturing the DUT 104. Due to such differences in manufacturing conditions, the behavior of the power supply current when a test signal is applied may change even between DUTs having the same failure. For this reason, a failure-free DUT
Even when they are compared with each other, the power spectrum of the power supply current may be different.
【０００９】すなわち、ＤＵＴ１０４の故障の有無を判
定する際に、ＤＵＴ１０４のパワースペクトルとリファ
レンスとが相違したとしても、製造条件の違いによるも
のか、あるいは故障の存在によるものかの判定が困難と
なり、集積回路の故障を正確に検出する上で問題となる
場合があった。That is, when determining whether or not the DUT 104 has a failure, even if the power spectrum of the DUT 104 differs from the reference, it becomes difficult to determine whether the failure is due to a difference in manufacturing conditions or a failure. There has been a case where there is a problem in accurately detecting a failure of an integrated circuit.
【００１０】この発明は、上記実状に鑑みてなされたも
ので、集積回路の製造条件の相違を考慮することによ
り、集積回路の故障を正確に検出することのできる故障
検査装置、故障検査方法及び記録媒体を提供することを
目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and considers a difference in integrated circuit manufacturing conditions, thereby enabling a failure inspection apparatus, a failure inspection method, and a failure inspection method capable of accurately detecting an integrated circuit failure. It is intended to provide a recording medium.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係る集積回路の故障検査装置
は、ウエハ上に形成された複数の集積回路チップに対し
て電源電流を順次印加することにより、各集積回路チッ
プの故障を検出する故障検査装置において、同一ウエハ
上の良品となる集積回路チップに対して電源電流を印加
した際に得られる基準パワースペクトルを記憶する基準
スペクトル記憶手段と、同一ウエハ上の検査対象となる
集積回路チップに対して電源電流を印加した際に得られ
るパワースペクトルを記憶する検査スペクトル記憶手段
と、良品となる集積回路チップ及び検査対象となる集積
回路チップのウエハ上の位置情報を記憶する位置情報記
憶手段と、前記位置情報記憶手段に記憶された位置情報
に従って、良品の集積回路チップと検査対象の集積回路
チップとの距離を算出する距離算出手段と、前記距離算
出手段により算出された距離に従って、前記検査スペク
トル記憶手段に記憶されたパワースペクトルを補正する
スペクトル補正手段と、前記基準スペクトル記憶手段に
記憶された基準パワースペクトルと前記スペクトル補正
手段により補正されたパワースペクトルとの変動量に従
って、検査対象となる集積回路チップの良否を判定する
良否判定手段と、を備えることを特徴とする。To achieve the above object, an integrated circuit failure inspection apparatus according to a first aspect of the present invention provides a power supply current to a plurality of integrated circuit chips formed on a wafer. A reference spectrum that stores a reference power spectrum obtained when a power supply current is applied to a non-defective integrated circuit chip on the same wafer in a failure inspection device that detects a failure of each integrated circuit chip by sequentially applying the reference power spectrum. Storage means, an inspection spectrum storage means for storing a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer, and a non-defective integrated circuit chip and an integrated circuit to be inspected Position information storage means for storing position information of the circuit chips on the wafer, and collection of non-defective products according to the position information stored in the position information storage means. Distance calculation means for calculating the distance between the circuit chip and the integrated circuit chip to be inspected, and spectrum correction means for correcting the power spectrum stored in the inspection spectrum storage means according to the distance calculated by the distance calculation means; Good or bad judgment means for judging the quality of an integrated circuit chip to be inspected according to the amount of change between the reference power spectrum stored in the reference spectrum storage means and the power spectrum corrected by the spectrum correction means. Features.
【００１２】この発明によれば、距離算出手段は、位置
情報記憶手段に記憶された位置情報に従って、良品の集
積回路チップと検査対象の集積回路チップとの距離を算
出する。スペクトル補正手段は、距離算出手段により算
出された距離に従って、検査スペクトル記憶手段に記憶
されたパワースペクトルを補正する。良否判定手段は、
基準スペクトル記憶手段に記憶された基準パワースペク
トルとスペクトル補正手段により補正されたパワースペ
クトルとの変動量に従って、検査対象となる集積回路チ
ップの良否を判定する。この結果、集積回路の製造条件
の相違を考慮することにより、集積回路の故障を正確に
検出することができる。According to the present invention, the distance calculating means calculates the distance between the non-defective integrated circuit chip and the integrated circuit chip to be inspected in accordance with the position information stored in the position information storage means. The spectrum correction means corrects the power spectrum stored in the test spectrum storage means according to the distance calculated by the distance calculation means. Pass / fail judgment means
The quality of the integrated circuit chip to be inspected is determined according to the amount of change between the reference power spectrum stored in the reference spectrum storage means and the power spectrum corrected by the spectrum correction means. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【００１３】上記目的を達成するため、本発明の第２の
観点に係る集積回路の故障検査装置は、ウエハ上に形成
された複数の集積回路チップに対して電源電流を順次印
加することにより、各集積回路チップの故障を検出する
故障検査装置において、同一ウエハ上の良品となる集積
回路チップに対して電源電流を印加した際に得られる基
準パワースペクトルを記憶する基準スペクトル記憶手段
と、同一ウエハ上の検査対象となる集積回路チップに対
して電源電流を印加した際に得られるパワースペクトル
を記憶する検査スペクトル記憶手段と、パワースペクト
ルの変動許容量を規定する規格値を予め記憶する規格値
記憶手段と、良品となる集積回路チップ及び検査対象と
なる集積回路チップのウエハ上の位置情報を記憶する位
置情報記憶手段と、前記位置情報記憶手段に記憶された
位置情報に従って、検査対象の集積回路チップとの距離
が最も小さい良品の集積回路チップを算定し、算定した
集積回路チップの基準パワースペクトルを前記基準スペ
クトル記憶手段から特定する基準スペクトル特定手段
と、前記基準スペクトル特定手段により特定された基準
パワースペクトルを中心として、前記規格値記憶手段に
記憶される規格値により定まる判定基準を設定する判定
基準設定手段と、前記検査スペクトル記憶手段に記憶さ
れたパワースペクトルと前記判定基準設定手段が設定し
た判定基準とに従って、検査対象となる集積回路チップ
の良否を判定する良否判定手段と、を備えることを特徴
とする。In order to achieve the above object, an integrated circuit failure inspection apparatus according to a second aspect of the present invention applies a power supply current to a plurality of integrated circuit chips formed on a wafer sequentially, In a failure inspection device for detecting a failure of each integrated circuit chip, reference spectrum storage means for storing a reference power spectrum obtained when a power supply current is applied to a non-defective integrated circuit chip on the same wafer; Inspection spectrum storage means for storing a power spectrum obtained when a power supply current is applied to the integrated circuit chip to be inspected above, and a standard value storage for preliminarily storing a standard value defining a permissible variation of the power spectrum Means for storing position information of a non-defective integrated circuit chip and an integrated circuit chip to be inspected on a wafer; According to the position information stored in the position information storage means, a non-defective integrated circuit chip having the smallest distance from the integrated circuit chip to be inspected is calculated, and the calculated reference power spectrum of the integrated circuit chip is calculated from the reference spectrum storage means. Reference spectrum specifying means for specifying, reference criterion setting means for setting a criterion determined by a standard value stored in the standard value storage means around the reference power spectrum specified by the reference spectrum specifying means, A determination unit that determines the quality of an integrated circuit chip to be inspected in accordance with the power spectrum stored in the spectrum storage unit and the determination criterion set by the determination criterion setting unit.
【００１４】この発明によれば、基準スペクトル特定手
段は、位置情報記憶手段に記憶された位置情報に従っ
て、検査対象の集積回路チップとの距離が最も小さい良
品の集積回路チップを算定し、算定した集積回路チップ
の基準パワースペクトルを基準スペクトル記憶手段から
特定する。判定基準設定手段は、基準スペクトル特定手
段により特定された基準パワースペクトルを中心とし
て、規格値記憶手段に記憶される規格値により定まる判
定基準を設定する。良否判定手段は、検査スペクトル記
憶手段に記憶されたパワースペクトルと判定基準設定手
段が設定した判定基準とに従って、検査対象となる集積
回路チップの良否を判定する。この結果、集積回路の製
造条件の相違を考慮することにより、集積回路の故障を
正確に検出することができる。According to the present invention, the reference spectrum specifying means calculates the non-defective integrated circuit chip having the shortest distance from the integrated circuit chip to be inspected in accordance with the position information stored in the position information storage means. A reference power spectrum of the integrated circuit chip is specified from the reference spectrum storage means. The criterion setting means sets a criterion determined by the standard value stored in the standard value storage means around the reference power spectrum specified by the reference spectrum specifying means. The pass / fail determination unit determines pass / fail of the integrated circuit chip to be tested according to the power spectrum stored in the test spectrum storage unit and the criterion set by the criterion setting unit. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【００１５】上記目的を達成するため、本発明の第３の
観点に係る集積回路の故障検査装置は、ウエハ上に形成
された複数の集積回路チップに対して電源電流を順次印
加することにより、各集積回路チップの故障を検出する
故障検査装置において、同一ウエハ上の良品となる集積
回路チップに対して電源電流を印加した際に得られる基
準パワースペクトルを記憶する基準スペクトル記憶手段
と、同一ウエハ上の検査対象となる集積回路チップに対
して電源電流を印加した際に得られるパワースペクトル
を記憶する検査スペクトル記憶手段と、距離に応じて変
化するパワースペクトルの変動許容量を規定する規格値
を記憶する規格値記憶手段と、良品となる集積回路チッ
プ及び検査対象となる集積回路チップのウエハ上の位置
情報を記憶する位置情報記憶手段と、前記位置情報記憶
手段に記憶された位置情報に従って、検査対象の集積回
路チップとの距離が最も小さい良品の集積回路チップを
特定するチップ特定手段と、前記チップ特定手段により
特定された良品の集積回路チップの基準パワースペクト
ルを前記基準スペクトル記憶手段から特定する基準スペ
クトル特定手段と、前記チップ特定手段により特定され
た良品の集積回路チップと検査対象の集積回路チップと
の距離を算出する距離算出手段と、前記距離算出手段に
より算出された距離に応じて変化する規格値を前記規格
値記憶手段から取得し、前記基準スペクトル特定手段に
より特定された基準パワースペクトルを中心として、取
得した規格値により定まる判定基準を設定する判定基準
設定手段と、前記検査スペクトル記憶手段に記憶された
パワースペクトルと前記判定基準設定手段が設定した判
定基準とに従って、検査対象となる集積回路チップの良
否を判定する良否判定手段と、を備えることを特徴とす
る。In order to achieve the above object, the integrated circuit failure inspection apparatus according to a third aspect of the present invention sequentially applies a power supply current to a plurality of integrated circuit chips formed on a wafer. In a failure inspection device for detecting a failure of each integrated circuit chip, reference spectrum storage means for storing a reference power spectrum obtained when a power supply current is applied to a non-defective integrated circuit chip on the same wafer; Inspection spectrum storage means for storing a power spectrum obtained when a power supply current is applied to the integrated circuit chip to be inspected above, and a standard value for defining a permissible fluctuation amount of the power spectrum which varies according to the distance. Standard value storage means for storing, and a position for storing positional information of a non-defective integrated circuit chip and an integrated circuit chip to be inspected on a wafer. An information storage unit; a chip identification unit that identifies a non-defective integrated circuit chip having a shortest distance from the integrated circuit chip to be inspected according to the position information stored in the position information storage unit; Reference spectrum specifying means for specifying the reference power spectrum of the non-defective integrated circuit chip from the reference spectrum storage means, and calculating a distance between the non-defective integrated circuit chip specified by the chip specifying means and the integrated circuit chip to be inspected. Distance calculating means, and a standard value that changes in accordance with the distance calculated by the distance calculating means is obtained from the standard value storing means, and the reference power spectrum specified by the reference spectrum specifying means is obtained as a center. A criterion setting means for setting a criterion determined by a standard value; Accordance with criteria the criterion setting means and stored power spectrum unit has set, characterized in that it comprises a quality determination means for determining the acceptability of an integrated circuit chip to be tested.
【００１６】この発明によれば、チップ特定手段は、位
置情報記憶手段に記憶された位置情報に従って、検査対
象の集積回路チップとの距離が最も小さい良品の集積回
路チップを特定する。基準スペクトル特定手段は、チッ
プ特定手段により特定された良品の集積回路チップの基
準パワースペクトルを基準スペクトル記憶手段から特定
する。距離算出手段は、チップ特定手段により特定され
た良品の集積回路チップと検査対象の集積回路チップと
の距離を算出する。判定基準設定手段は、距離算出手段
により算出された距離に応じて変化する規格値を規格値
記憶手段から取得し、基準スペクトル特定手段により特
定された基準パワースペクトルを中心として、取得した
規格値により定まる判定基準を設定する。良否判定手段
は、検査スペクトル記憶手段に記憶されたパワースペク
トルと判定基準設定手段が設定した判定基準とに従っ
て、検査対象となる集積回路チップの良否を判定する。
この結果、集積回路の製造条件の相違を考慮することに
より、集積回路の故障を正確に検出することができる。According to the present invention, the chip specifying means specifies a non-defective integrated circuit chip having the shortest distance from the integrated circuit chip to be inspected in accordance with the position information stored in the position information storage means. The reference spectrum specifying means specifies the reference power spectrum of the non-defective integrated circuit chip specified by the chip specifying means from the reference spectrum storage means. The distance calculating means calculates the distance between the non-defective integrated circuit chip specified by the chip specifying means and the integrated circuit chip to be inspected. The determination criterion setting means obtains a standard value that changes according to the distance calculated by the distance calculation means from the standard value storage means, and, based on the reference power spectrum specified by the reference spectrum specification means, Set the criteria to be determined. The pass / fail determination unit determines pass / fail of the integrated circuit chip to be tested according to the power spectrum stored in the test spectrum storage unit and the criterion set by the criterion setting unit.
As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【００１７】上記目的を達成するため、本発明の第４の
観点に係る集積回路の故障検査装置は、ウエハ上に形成
された複数の集積回路チップに対して電源電流を印加す
ることにより、各集積回路チップの故障を検出する故障
検査装置において、同一ウエハ上の検査対象となる各集
積回路チップに対して電源電流を印加した際に得られる
全てのパワースペクトルを記憶する検査スペクトル記憶
手段と、検査対象となる各集積回路チップのウエハ上に
おける全ての位置情報を記憶する位置情報記憶手段と、
パワースペクトルの変動許容量を規定する規格値を記憶
する規格値記憶手段と、前記検査スペクトル記憶手段に
記憶される全てのパワースペクトルを前記位置情報記憶
手段に記憶される各位置情報に基づいてフィルタリング
を施すフィルタリング手段と、前記フィルタリング手段
によりフィルタリングされたパワースペクトル、及び、
前記規格値記憶手段に記憶される規格値に基づいて、各
集積回路チップのウエハ上の位置に従って変動する判定
基準を設定する判定基準設定手段と、前記検査スペクト
ル記憶手段に記憶されたパワースペクトルと前記判定基
準設定手段が設定した判定基準とに従って、検査対象と
なる集積回路チップの良否を判定する良否判定手段と、
を備えることを特徴とする。To achieve the above object, the integrated circuit failure inspection apparatus according to a fourth aspect of the present invention applies a power supply current to a plurality of integrated circuit chips formed on a wafer so that each of the plurality of integrated circuit chips has a power supply current. In a failure inspection device that detects a failure of an integrated circuit chip, an inspection spectrum storage unit that stores all power spectra obtained when a power supply current is applied to each integrated circuit chip to be inspected on the same wafer, Position information storage means for storing all position information of each integrated circuit chip to be inspected on the wafer,
A standard value storage unit that stores a standard value that defines an allowable amount of power spectrum variation, and filtering of all power spectra stored in the inspection spectrum storage unit based on each position information stored in the position information storage unit Filtering means, and the power spectrum filtered by the filtering means,
Based on the standard value stored in the standard value storage unit, a criterion setting unit that sets a criterion that varies according to the position of each integrated circuit chip on the wafer, and a power spectrum stored in the inspection spectrum storage unit. According to the criterion set by the criterion setting means, a pass / fail judgment means for judging pass / fail of the integrated circuit chip to be inspected,
It is characterized by having.
【００１８】この発明によれば、フィルタリング手段
は、検査スペクトル記憶手段に記憶される全てのパワー
スペクトルを位置情報記憶手段に記憶される各位置情報
に基づいてフィルタリングを施す。判定基準設定手段
は、フィルタリング手段によりフィルタリングされたパ
ワースペクトル、及び、規格値記憶手段に記憶される規
格値に基づいて、各集積回路チップのウエハ上の位置に
従って変動する判定基準を設定する。良否判定手段は、
検査スペクトル記憶手段に記憶されたパワースペクトル
と判定基準設定手段が設定した判定基準とに従って、検
査対象となる集積回路チップの良否を判定する。この結
果、集積回路の製造条件の相違を考慮することにより、
集積回路の故障を正確に検出することができる。According to the present invention, the filtering means performs filtering on all power spectra stored in the test spectrum storage means based on each position information stored in the position information storage means. The criterion setting unit sets a criterion that varies according to the position of each integrated circuit chip on the wafer, based on the power spectrum filtered by the filtering unit and the standard value stored in the standard value storage unit. Pass / fail judgment means
In accordance with the power spectrum stored in the test spectrum storage means and the criterion set by the criterion setting means, the quality of the integrated circuit chip to be tested is determined. As a result, by considering the difference in the manufacturing conditions of the integrated circuit,
The failure of the integrated circuit can be accurately detected.
【００１９】前記フィルタリング手段は、前記検査スペ
クトル記憶手段に記憶される全てのパワースペクトルを
前記位置情報記憶手段に記憶される各位置情報に基づい
てローパスフィルタリングを施し、パワースペクトルの
急峻な変化を除去してもよい。The filtering means performs low-pass filtering on all power spectra stored in the inspection spectrum storage means based on each position information stored in the position information storage means, and removes a sharp change in the power spectrum. May be.
【００２０】上記集積回路の故障検査装置は、予め定め
られたカットオフ周波数情報を記憶する遮断周波数値記
憶手段を更に備え、前記フィルタリング手段は、前記遮
断周波数値記憶手段に記憶されるカットオフ周波数情報
を使用して、前記検査スペクトル記憶手段に記憶される
全てのパワースペクトルを前記位置情報記憶手段に記憶
される各位置情報に基づいてローパスフィルタリングし
てもよい。[0020] The failure inspection apparatus for an integrated circuit further includes cutoff frequency value storage means for storing predetermined cutoff frequency information, and the filtering means includes a cutoff frequency value stored in the cutoff frequency value storage means. Using the information, all power spectra stored in the test spectrum storage means may be low-pass filtered based on each position information stored in the position information storage means.
【００２１】上記目的を達成するため、本発明の第５の
観点に係る故障検査方法は、ウエハ上に形成された複数
の集積回路チップに対して電源電流を順次印加すること
により、各集積回路チップの故障を検出する故障検査方
法において、同一ウエハ上の良品となる集積回路チップ
に対して電源電流を印加した際に得られる基準パワース
ペクトルを取得する基準スペクトル取得ステップと、同
一ウエハ上の検査対象となる集積回路チップに対して電
源電流を印加した際に得られるパワースペクトルを取得
する検査スペクトル取得ステップと、良品の集積回路チ
ップと検査対象の集積回路チップとの距離を取得する距
離取得ステップと、前記距離取得ステップにて取得した
距離に従って、前記検査スペクトル取得ステップにて取
得したパワースペクトルを補正する補正ステップと、前
記基準スペクトル取得ステップにて取得した基準パワー
スペクトルと前記補正ステップにて補正したパワースペ
クトルとの変動量に従って、検査対象となる集積回路チ
ップの良否を判定する良否判定ステップと、を備えるこ
とを特徴とする。In order to achieve the above object, a failure inspection method according to a fifth aspect of the present invention provides a failure inspection method in which a power supply current is sequentially applied to a plurality of integrated circuit chips formed on a wafer, so that each integrated circuit is In a failure inspection method for detecting a failure of a chip, a reference spectrum obtaining step of obtaining a reference power spectrum obtained when a power supply current is applied to a non-defective integrated circuit chip on the same wafer; A test spectrum obtaining step for obtaining a power spectrum obtained when a power supply current is applied to a target integrated circuit chip, and a distance obtaining step for obtaining a distance between a non-defective integrated circuit chip and a test target integrated circuit chip And the power spectrum acquired in the inspection spectrum acquiring step according to the distance acquired in the distance acquiring step. And a pass / fail judgment for judging pass / fail of the integrated circuit chip to be inspected according to a variation amount between the reference power spectrum acquired in the reference spectrum acquisition step and the power spectrum corrected in the compensation step. And step.
【００２２】この発明によれば、基準スペクトル取得ス
テップは、同一ウエハ上の良品となる集積回路チップに
対して電源電流を印加した際に得られる基準パワースペ
クトルを取得する。検査スペクトル取得ステップは、同
一ウエハ上の検査対象となる集積回路チップに対して電
源電流を印加した際に得られるパワースペクトルを取得
する。距離取得ステップは、良品の集積回路チップと検
査対象の集積回路チップとの距離を取得する。補正ステ
ップは、距離取得ステップにて取得した距離に従って、
検査スペクトル取得ステップにて取得したパワースペク
トルを補正する。良否判定ステップは、基準スペクトル
取得ステップにて取得した基準パワースペクトルと補正
ステップにて補正したパワースペクトルとの変動量に従
って、検査対象となる集積回路チップの良否を判定す
る。この結果、集積回路の製造条件の相違を考慮するこ
とにより、集積回路の故障を正確に検出することができ
る。According to the present invention, in the reference spectrum obtaining step, a reference power spectrum obtained when a power supply current is applied to a non-defective integrated circuit chip on the same wafer is obtained. The inspection spectrum obtaining step obtains a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer. The distance obtaining step obtains a distance between the non-defective integrated circuit chip and the integrated circuit chip to be inspected. The correction step is based on the distance acquired in the distance acquisition step.
The power spectrum acquired in the inspection spectrum acquiring step is corrected. In the pass / fail determination step, pass / fail of the integrated circuit chip to be inspected is determined according to the amount of change between the reference power spectrum acquired in the reference spectrum acquisition step and the power spectrum corrected in the correction step. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【００２３】上記目的を達成するため、本発明の第６の
観点に係る故障検査方法は、ウエハ上に形成された複数
の集積回路チップに対して電源電流を順次印加すること
により、各集積回路チップの故障を検出する故障検査方
法において、同一ウエハ上の検査対象となる集積回路チ
ップに対して電源電流を印加した際に得られるパワース
ペクトルを取得する検査スペクトル取得ステップと、検
査対象となる集積回路チップのウエハ上における位置情
報を取得する位置情報取得ステップと、前記位置情報取
得ステップにて取得された位置情報に従って、最も近い
距離に位置する同一ウエハ上の良品となる集積回路チッ
プを特定する基準チップ特定ステップと、前記基準チッ
プ特定ステップにて特定された良品となる集積回路チッ
プに対して電源電流を印加した際に得られる基準パワー
スペクトルを取得する基準スペクトル取得ステップと、
パワースペクトルの変動許容量を規定する規格値を取得
する規格値取得ステップと、前記基準スペクトルにて取
得された基準パワースペクトルを中心として、前記規格
値取得ステップにて取得された規格値により定まる判定
基準を設定する判定基準設定ステップと、前記検査スペ
クトル取得ステップにて取得されたパワースペクトルと
前記判定基準設定ステップにて設定された判定基準とに
従って、検査対象となる集積回路チップの良否を判定す
る良否判定ステップと、を備えることを特徴とする。In order to achieve the above object, a failure inspection method according to a sixth aspect of the present invention is to provide a failure inspection method in which a power supply current is sequentially applied to a plurality of integrated circuit chips formed on a wafer, so that each integrated circuit In a failure inspection method for detecting a failure of a chip, an inspection spectrum acquiring step of acquiring a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer; A position information acquisition step of acquiring position information of the circuit chip on the wafer, and a non-defective integrated circuit chip on the same wafer located at the closest distance according to the position information acquired in the position information acquisition step. A reference chip specifying step; and a power supply to the non-defective integrated circuit chip specified in the reference chip specifying step. A reference spectrum acquisition step of acquiring a reference power spectrum obtained upon applying a
A standard value obtaining step of obtaining a standard value that defines a permissible variation amount of a power spectrum; and a determination determined by the standard value obtained in the standard value obtaining step with the reference power spectrum obtained in the reference spectrum as a center. Determining the quality of the integrated circuit chip to be inspected according to a criterion setting step of setting a criterion, and the power spectrum acquired in the inspection spectrum acquiring step and the criterion set in the criterion setting step. A pass / fail judgment step.
【００２４】この発明によれば、検査スペクトル取得ス
テップは、同一ウエハ上の検査対象となる集積回路チッ
プに対して電源電流を印加した際に得られるパワースペ
クトルを取得する。位置情報取得ステップは、検査対象
となる集積回路チップのウエハ上における位置情報を取
得する。基準チップ特定ステップは、位置情報取得ステ
ップにて取得された位置情報に従って、最も近い距離に
位置する同一ウエハ上の良品となる集積回路チップを特
定する。基準スペクトル取得ステップは、基準チップ特
定ステップにて特定された良品となる集積回路チップに
対して電源電流を印加した際に得られる基準パワースペ
クトルを取得する。規格値取得ステップは、パワースペ
クトルの変動許容量を規定する規格値を取得する。判定
基準設定ステップは、基準スペクトルにて取得された基
準パワースペクトルを中心として、規格値取得ステップ
にて取得された規格値により定まる判定基準を設定す
る。良否判定ステップは、検査スペクトル取得ステップ
にて取得されたパワースペクトルと判定基準設定ステッ
プにて設定された判定基準とに従って、検査対象となる
集積回路チップの良否を判定する。この結果、集積回路
の製造条件の相違を考慮することにより、集積回路の故
障を正確に検出することができる。According to the present invention, the inspection spectrum acquiring step acquires a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer. The position information obtaining step obtains position information of the integrated circuit chip to be inspected on the wafer. The reference chip specifying step specifies a non-defective integrated circuit chip on the same wafer located at the closest distance in accordance with the position information obtained in the position information obtaining step. The reference spectrum obtaining step obtains a reference power spectrum obtained when a power supply current is applied to the non-defective integrated circuit chip specified in the reference chip specifying step. The standard value obtaining step obtains a standard value that defines a permissible fluctuation amount of the power spectrum. In the criterion setting step, a criterion determined by the standard value acquired in the standard value acquiring step is set around the reference power spectrum acquired in the reference spectrum. The pass / fail determination step determines pass / fail of the integrated circuit chip to be tested according to the power spectrum acquired in the test spectrum acquisition step and the criterion set in the criterion setting step. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【００２５】上記目的を達成するため、本発明の第７の
観点に係る故障検査方法は、ウエハ上に形成された複数
の集積回路チップに対して電源電流を順次印加すること
により、各集積回路チップの故障を検出する故障検査方
法において、同一ウエハ上の検査対象となる集積回路チ
ップに対して電源電流を印加した際に得られるパワース
ペクトルを取得する検査スペクトル取得ステップと、検
査対象となる集積回路チップのウエハ上における位置情
報を取得する位置情報取得ステップと、前記位置情報取
得ステップにて取得された位置情報に従って、最も近い
距離に位置する同一ウエハ上の良品となる集積回路チッ
プを特定する基準チップ特定ステップと、前記基準チッ
プ特定ステップにて特定された良品となる集積回路チッ
プに対して電源電流を印加した際に得られる基準パワー
スペクトルを取得する基準スペクトル取得ステップと、
前記基準チップ特定ステップにて特定された良品となる
集積回路チップと検査対象となる集積回路チップとの距
離を算出する距離算出ステップと、前記距離算出ステッ
プにて算出した距離に応じて変化するパワースペクトル
の変動許容量を規定する規格値を取得する規格値取得ス
テップと、前記基準スペクトルにて取得された基準パワ
ースペクトルを中心として、前記規格値取得ステップに
て取得された規格値により定まる判定基準を設定する判
定基準設定ステップと、前記検査スペクトル取得ステッ
プにて取得されたパワースペクトルと前記判定基準設定
ステップにて設定された判定基準とに従って、検査対象
となる集積回路チップの良否を判定する良否判定ステッ
プと、を備えることを特徴とする。In order to achieve the above object, a failure inspection method according to a seventh aspect of the present invention is to provide a failure inspection method in which a power supply current is sequentially applied to a plurality of integrated circuit chips formed on a wafer. In a failure inspection method for detecting a failure of a chip, an inspection spectrum acquiring step of acquiring a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer; A position information acquisition step of acquiring position information of the circuit chip on the wafer, and a non-defective integrated circuit chip on the same wafer located at the closest distance according to the position information acquired in the position information acquisition step. A reference chip specifying step; and a power supply to the non-defective integrated circuit chip specified in the reference chip specifying step. A reference spectrum acquisition step of acquiring a reference power spectrum obtained upon applying a
A distance calculating step of calculating a distance between the non-defective integrated circuit chip specified in the reference chip specifying step and the integrated circuit chip to be inspected; and a power varying according to the distance calculated in the distance calculating step. A standard value obtaining step of obtaining a standard value that defines a permissible variation amount of a spectrum, and a determination criterion determined by the standard value obtained in the standard value obtaining step with the reference power spectrum obtained in the reference spectrum as a center. A judgment criterion setting step, and a pass / fail judgment of the integrated circuit chip to be inspected according to the power spectrum acquired in the inspection spectrum acquisition step and the judgment criterion set in the judgment criterion setting step. And a determining step.
【００２６】この発明によれば、検査スペクトル取得ス
テップは、同一ウエハ上の検査対象となる集積回路チッ
プに対して電源電流を印加した際に得られるパワースペ
クトルを取得する。位置情報取得ステップは、検査対象
となる集積回路チップのウエハ上における位置情報を取
得する。基準チップ特定ステップは、位置情報取得ステ
ップにて取得された位置情報に従って、最も近い距離に
位置する同一ウエハ上の良品となる集積回路チップを特
定する。基準スペクトル取得ステップは、基準チップ特
定ステップにて特定された良品となる集積回路チップに
対して電源電流を印加した際に得られる基準パワースペ
クトルを取得する。距離算出ステップは、基準チップ特
定ステップにて特定された良品となる集積回路チップと
検査対象となる集積回路チップとの距離を算出する。規
格値取得ステップは、距離算出ステップにて算出した距
離に応じて変化するパワースペクトルの変動許容量を規
定する規格値を取得する。判定基準設定ステップは、基
準スペクトルにて取得された基準パワースペクトルを中
心として、規格値取得ステップにて取得された規格値に
より定まる判定基準を設定する。良否判定ステップは、
検査スペクトル取得ステップにて取得されたパワースペ
クトルと判定基準設定ステップにて設定された判定基準
とに従って、検査対象となる集積回路チップの良否を判
定する。この結果、集積回路の製造条件の相違を考慮す
ることにより、集積回路の故障を正確に検出することが
できる。According to the present invention, the inspection spectrum obtaining step obtains a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer. The position information obtaining step obtains position information of the integrated circuit chip to be inspected on the wafer. The reference chip specifying step specifies a non-defective integrated circuit chip on the same wafer located at the closest distance in accordance with the position information obtained in the position information obtaining step. The reference spectrum obtaining step obtains a reference power spectrum obtained when a power supply current is applied to the non-defective integrated circuit chip specified in the reference chip specifying step. The distance calculating step calculates a distance between the non-defective integrated circuit chip specified in the reference chip specifying step and the integrated circuit chip to be inspected. The standard value obtaining step obtains a standard value that defines an allowable fluctuation amount of the power spectrum that changes according to the distance calculated in the distance calculating step. In the criterion setting step, a criterion determined by the standard value acquired in the standard value acquiring step is set around the reference power spectrum acquired in the reference spectrum. The pass / fail judgment step is
In accordance with the power spectrum obtained in the test spectrum obtaining step and the criterion set in the criterion setting step, the quality of the integrated circuit chip to be tested is determined. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【００２７】上記目的を達成するため、本発明の第８の
観点に係る故障検査方法は、ウエハ上に形成された複数
の集積回路チップに対して電源電流を印加することによ
り、各集積回路チップの故障を検出する故障検査方法に
おいて、同一ウエハ上の検査対象となる各集積回路チッ
プに対して電源電流を印加した際に得られる全てのパワ
ースペクトルを取得する検査スペクトル取得ステップ
と、検査対象となる各集積回路チップのウエハ上におけ
る全ての位置情報を取得する位置情報取得ステップと、
パワースペクトルの変動許容量を規定する規格値を取得
する規格値取得ステップと、前記検査スペクトル取得ス
テップにて取得した全てのパワースペクトルを前記位置
情報取得ステップにて取得した各位置情報に基づいてフ
ィルタリングを施すフィルタリングステップと、前記フ
ィルタリングステップにてフィルタリングされたパワー
スペクトル、及び、前記規格値取得ステップにて取得し
た規格値に基づいて、各集積回路チップのウエハ上の位
置に従って変動する判定基準を設定する判定基準設定ス
テップと、前記検査スペクトル取得ステップにて取得さ
れたパワースペクトルと前記判定基準設定ステップにて
設定された判定基準とに従って、検査対象となる集積回
路チップの良否を判定する良否判定ステップと、を備え
ることを特徴とする。In order to achieve the above object, a failure inspection method according to an eighth aspect of the present invention is directed to a failure inspection method, wherein a power supply current is applied to a plurality of integrated circuit chips formed on a wafer so that each integrated circuit chip In a failure inspection method for detecting a failure, an inspection spectrum acquisition step of acquiring all power spectra obtained when a power supply current is applied to each integrated circuit chip to be inspected on the same wafer; and Position information obtaining step of obtaining all position information of each integrated circuit chip on the wafer,
A standard value obtaining step of obtaining a standard value that defines a permissible variation amount of the power spectrum, and filtering all power spectra obtained in the inspection spectrum obtaining step based on each position information obtained in the position information obtaining step. And a determination criterion that varies according to the position of each integrated circuit chip on the wafer based on the power spectrum filtered in the filtering step and the standard value acquired in the standard value acquiring step. A criterion setting step to perform, and a pass / fail judging step of judging pass / fail of the integrated circuit chip to be inspected according to the power spectrum obtained in the inspection spectrum obtaining step and the criterion set in the criterion setting step And characterized by having .
【００２８】この発明によれば、検査スペクトル取得ス
テップは、同一ウエハ上の検査対象となる各集積回路チ
ップに対して電源電流を印加した際に得られる全てのパ
ワースペクトルを取得する。位置情報取得ステップは、
検査対象となる各集積回路チップのウエハ上における全
ての位置情報を取得する。規格値取得ステップは、パワ
ースペクトルの変動許容量を規定する規格値を取得す
る。フィルタリングステップは、検査スペクトル取得ス
テップにて取得した全てのパワースペクトルを位置情報
取得ステップにて取得した各位置情報に基づいてフィル
タリングを施す。判定基準設定ステップは、フィルタリ
ングステップにてフィルタリングされたパワースペクト
ル、及び、規格値取得ステップにて取得した規格値に基
づいて、各集積回路チップのウエハ上の位置に従って変
動する判定基準を設定する。良否判定ステップは、検査
スペクトル取得ステップにて取得されたパワースペクト
ルと判定基準設定ステップにて設定された判定基準とに
従って、検査対象となる集積回路チップの良否を判定す
る。この結果、集積回路の製造条件の相違を考慮するこ
とにより、集積回路の故障を正確に検出することができ
る。According to the present invention, in the inspection spectrum obtaining step, all power spectra obtained when a power supply current is applied to each integrated circuit chip to be inspected on the same wafer are obtained. The location information obtaining step includes:
All positional information on the wafer of each integrated circuit chip to be inspected is acquired. The standard value obtaining step obtains a standard value that defines a permissible fluctuation amount of the power spectrum. In the filtering step, all power spectra acquired in the test spectrum acquisition step are filtered based on each position information acquired in the position information acquisition step. The criterion setting step sets a criterion that varies according to the position of each integrated circuit chip on the wafer based on the power spectrum filtered in the filtering step and the standard value acquired in the standard value acquiring step. The pass / fail determination step determines pass / fail of the integrated circuit chip to be tested according to the power spectrum acquired in the test spectrum acquisition step and the criterion set in the criterion setting step. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【００２９】前記フィルタリングステップは、前記検査
スペクトル取得ステップにて取得した全てのパワースペ
クトルを前記位置情報取得ステップにて取得した各位置
情報に基づいてローパスフィルタリングを施し、パワー
スペクトルの急峻な変化を除去してもよい。In the filtering step, all power spectra acquired in the inspection spectrum acquiring step are subjected to low-pass filtering based on each piece of position information acquired in the position information acquiring step to remove a sharp change in the power spectrum. May be.
【００３０】上記故障検査方法は、所定のカットオフ周
波数情報を取得する遮断周波数値取得ステップを更に備
え、前記フィルタリングステップは、前記遮断周波数値
取得ステップにて取得されたカットオフ周波数情報を使
用して、前記検査スペクトル取得ステップにて取得した
全てのパワースペクトルを前記位置情報取得ステップに
て取得した各位置情報に基づいてローパスフィルタリン
グしてもよい。The above failure inspection method further comprises a cutoff frequency value obtaining step of obtaining predetermined cutoff frequency information, and the filtering step uses the cutoff frequency information obtained in the cutoff frequency value obtaining step. Then, all the power spectra acquired in the inspection spectrum acquiring step may be low-pass filtered based on each position information acquired in the position information acquiring step.
【００３１】上記目的を達成するため、本発明の第９の
観点に係る記録媒体は、ウエハ上に形成された複数の集
積回路チップに対して電源電流を順次印加することによ
り、各集積回路チップの故障を検出するプログラムを記
録したコンピュータ読み取り可能な記録媒体であって、
同一ウエハ上の良品となる集積回路チップに対して電源
電流を印加した際に得られる基準パワースペクトルを取
得する基準スペクトル取得ステップと、同一ウエハ上の
検査対象となる集積回路チップに対して電源電流を印加
した際に得られるパワースペクトルを取得する検査スペ
クトル取得ステップと、良品の集積回路チップと検査対
象の集積回路チップとの距離を取得する距離取得ステッ
プと、前記距離取得ステップにて取得した距離に従っ
て、前記検査スペクトル取得ステップにて取得したパワ
ースペクトルを補正する補正ステップと、前記基準スペ
クトル取得ステップにて取得した基準パワースペクトル
と前記補正ステップにて補正したパワースペクトルとの
変動量に従って、検査対象となる集積回路チップの良否
を判定する良否判定ステップとを有する故障検査方法を
コンピュータに実行させるためのプログラムを記録す
る。In order to achieve the above object, a recording medium according to a ninth aspect of the present invention provides a recording medium in which a power supply current is sequentially applied to a plurality of integrated circuit chips formed on a wafer, so that each integrated circuit chip A computer-readable recording medium recording a program for detecting a failure of the computer,
A reference spectrum obtaining step for obtaining a reference power spectrum obtained when a power supply current is applied to a non-defective integrated circuit chip on the same wafer; and a power supply current for an integrated circuit chip to be inspected on the same wafer. Inspection spectrum acquisition step of acquiring a power spectrum obtained when a voltage is applied, a distance acquisition step of acquiring a distance between a non-defective integrated circuit chip and an integrated circuit chip to be inspected, and a distance acquired in the distance acquisition step. A correction step for correcting the power spectrum obtained in the test spectrum obtaining step, and a test object according to a variation amount between the reference power spectrum obtained in the reference spectrum obtaining step and the power spectrum corrected in the correction step. Pass / fail judgment to determine pass / fail of integrated circuit chip A program for executing a fault inspection method and a step in the computer record.
【００３２】上記目的を達成するため、本発明の第１０
の観点に係る記録媒体は、ウエハ上に形成された複数の
集積回路チップに対して電源電流を順次印加することに
より、各集積回路チップの故障を検出するプログラムを
記録したコンピュータ読み取り可能な記録媒体であっ
て、同一ウエハ上の検査対象となる集積回路チップに対
して電源電流を印加した際に得られるパワースペクトル
を取得する検査スペクトル取得ステップと、検査対象と
なる集積回路チップのウエハ上における位置情報を取得
する位置情報取得ステップと、前記位置情報取得ステッ
プにて取得された位置情報に従って、最も近い距離に位
置する同一ウエハ上の良品となる集積回路チップを特定
する基準チップ特定ステップと、前記基準チップ特定ス
テップにて特定された良品となる集積回路チップに対し
て電源電流を印加した際に得られる基準パワースペクト
ルを取得する基準スペクトル取得ステップと、パワース
ペクトルの変動許容量を規定する規格値を取得する規格
値取得ステップと、前記基準スペクトルにて取得された
基準パワースペクトルを中心として、前記規格値取得ス
テップにて取得された規格値により定まる判定基準を設
定する判定基準設定ステップと、前記検査スペクトル取
得ステップにて取得されたパワースペクトルと前記判定
基準設定ステップにて設定された判定基準とに従って、
検査対象となる集積回路チップの良否を判定する良否判
定ステップとを有する故障検査方法をコンピュータに実
行させるためのプログラムを記録する。To achieve the above object, the tenth aspect of the present invention
The recording medium according to the aspect of the present invention is a computer-readable recording medium recording a program for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer. An inspection spectrum obtaining step of obtaining a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer; and a position of the integrated circuit chip to be inspected on the wafer. A position information obtaining step of obtaining information; a reference chip specifying step of specifying a non-defective integrated circuit chip on the same wafer located at the closest distance according to the position information obtained in the position information obtaining step; Apply a power supply current to the non-defective integrated circuit chip specified in the reference chip specifying step. A reference spectrum acquisition step of acquiring a reference power spectrum obtained at the time, a standard value acquisition step of acquiring a standard value that defines a permissible variation of the power spectrum, and a reference power spectrum acquired by the reference spectrum as a center. A criterion setting step of setting a criterion determined by the standard value obtained in the standard value obtaining step; a power spectrum obtained in the inspection spectrum obtaining step; and a determination set in the determination criterion setting step. According to the standards,
A program for causing a computer to execute a failure inspection method having a quality determination step of determining quality of an integrated circuit chip to be inspected is recorded.
【００３３】上記目的を達成するため、本発明の第１１
の観点に係る記録媒体は、ウエハ上に形成された複数の
集積回路チップに対して電源電流を順次印加することに
より、各集積回路チップの故障を検出するプログラムを
記録したコンピュータ読み取り可能な記録媒体であっ
て、同一ウエハ上の検査対象となる集積回路チップに対
して電源電流を印加した際に得られるパワースペクトル
を取得する検査スペクトル取得ステップと、検査対象と
なる集積回路チップのウエハ上における位置情報を取得
する位置情報取得ステップと、前記位置情報取得ステッ
プにて取得された位置情報に従って、最も近い距離に位
置する同一ウエハ上の良品となる集積回路チップを特定
する基準チップ特定ステップと、前記基準チップ特定ス
テップにて特定された良品となる集積回路チップに対し
て電源電流を印加した際に得られる基準パワースペクト
ルを取得する基準スペクトル取得ステップと、前記基準
チップ特定ステップにて特定された良品となる集積回路
チップと検査対象となる集積回路チップとの距離を算出
する距離算出ステップと、前記距離算出ステップにて算
出した距離に応じて変化するパワースペクトルの変動許
容量を規定する規格値を取得する規格値取得ステップ
と、前記基準スペクトルにて取得された基準パワースペ
クトルを中心として、前記規格値取得ステップにて取得
された規格値により定まる判定基準を設定する判定基準
設定ステップと、前記検査スペクトル取得ステップにて
取得されたパワースペクトルと前記判定基準設定ステッ
プにて設定された判定基準とに従って、検査対象となる
集積回路チップの良否を判定する良否判定ステップとを
有する故障検査方法をコンピュータに実行させるための
プログラムを記録する。To achieve the above object, an eleventh aspect of the present invention is provided.
The recording medium according to the aspect of the present invention is a computer-readable recording medium recording a program for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer. An inspection spectrum obtaining step of obtaining a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer; and a position of the integrated circuit chip to be inspected on the wafer. A position information obtaining step of obtaining information; a reference chip specifying step of specifying a non-defective integrated circuit chip on the same wafer located at the closest distance according to the position information obtained in the position information obtaining step; Apply a power supply current to the non-defective integrated circuit chip specified in the reference chip specifying step. A reference spectrum obtaining step of obtaining a reference power spectrum obtained at the time, and a distance calculating step of calculating a distance between a non-defective integrated circuit chip specified in the reference chip specifying step and an integrated circuit chip to be inspected. A standard value acquisition step of acquiring a standard value that defines a permissible variation amount of a power spectrum that varies according to the distance calculated in the distance calculation step, and centering on the reference power spectrum acquired in the reference spectrum, A criterion setting step for setting a criterion determined by the standard value obtained in the standard value obtaining step, and a power spectrum obtained in the inspection spectrum obtaining step and a criterion set in the criterion setting step Judge the quality of the integrated circuit chip to be inspected according to The program for executing the failure detection method in a computer and a step for recording.
【００３４】上記目的を達成するため、本発明の第１２
の観点に係る記録媒体は、ウエハ上に形成された複数の
集積回路チップに対して電源電流を順次印加することに
より、各集積回路チップの故障を検出するプログラムを
記録したコンピュータ読み取り可能な記録媒体であっ
て、同一ウエハ上の検査対象となる各集積回路チップに
対して電源電流を印加した際に得られる全てのパワース
ペクトルを取得する検査スペクトル取得ステップと、検
査対象となる各集積回路チップのウエハ上における全て
の位置情報を取得する位置情報取得ステップと、パワー
スペクトルの変動許容量を規定する規格値を取得する規
格値取得ステップと、前記検査スペクトル取得ステップ
にて取得した全てのパワースペクトルを前記位置情報取
得ステップにて取得した各位置情報に基づいてフィルタ
リングを施すフィルタリングステップと、前記フィルタ
リングステップにてフィルタリングされたパワースペク
トル、及び、前記規格値取得ステップにて取得した規格
値に基づいて、各集積回路チップのウエハ上の位置に従
って変動する判定基準を設定する判定基準設定ステップ
と、前記検査スペクトル取得ステップにて取得されたパ
ワースペクトルと前記判定基準設定ステップにて設定さ
れた判定基準とに従って、検査対象となる集積回路チッ
プの良否を判定する良否判定ステップとを有する故障検
査方法をコンピュータに実行させるためのプログラムを
記録する。To achieve the above object, the twelfth aspect of the present invention
The recording medium according to the aspect of the present invention is a computer-readable recording medium recording a program for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer. An inspection spectrum obtaining step of obtaining all power spectra obtained when a power supply current is applied to each of the integrated circuit chips to be inspected on the same wafer; and A position information acquisition step of acquiring all position information on the wafer, a standard value acquisition step of acquiring a standard value that defines a permissible variation of the power spectrum, and all power spectra acquired in the inspection spectrum acquisition step. A filter for performing filtering based on each position information obtained in the position information obtaining step. Judgment for setting a judgment criterion that fluctuates according to the position of each integrated circuit chip on a wafer based on a ring step, a power spectrum filtered in the filtering step, and a standard value obtained in the standard value obtaining step. A reference setting step, a pass / fail judgment step of judging pass / fail of the integrated circuit chip to be inspected according to the power spectrum acquired in the examination spectrum acquiring step and the judgment criterion set in the judgment criterion setting step. A program for causing a computer to execute the failure inspection method is recorded.
【００３５】[0035]
【発明の実施の形態】本発明の実施の形態にかかる集積
回路ウエハの故障検査装置について、以下図面を参照し
て説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An integrated circuit wafer failure inspection apparatus according to an embodiment of the present invention will be described below with reference to the drawings.
【００３６】図１は、この発明の第１の実施の形態に適
用される故障検査装置の一例を示す模式図である。この
故障検査装置は、検査部２と判定部１とから構成され
る。FIG. 1 is a schematic diagram showing an example of a failure inspection device applied to the first embodiment of the present invention. This failure inspection device includes an inspection unit 2 and a determination unit 1.
【００３７】検査部２は、テストパタン格納ユニット２
１と、プログラム格納ユニット２２と、ＬＳＩテスタ２
３と、ＤＵＴ（Device Under Test；被試験集積回路）
２４と、電源２５と、電流検出ユニット２６と、スペク
トル解析ユニット２７とから構成される。The inspection unit 2 includes a test pattern storage unit 2
1, the program storage unit 22, and the LSI tester 2
3 and DUT (Device Under Test; integrated circuit under test)
24, a power supply 25, a current detection unit 26, and a spectrum analysis unit 27.
【００３８】テストパタン格納ユニット２１は、ＤＵＴ
２４に印加するためのテスト信号のデータを予め格納す
る。プログラム格納ユニット２２は、ＬＳＩテスタ２３
を駆動するためのデータを予め格納する。The test pattern storage unit 21 includes a DUT
24, the data of the test signal to be applied is stored in advance. The program storage unit 22 includes an LSI tester 23
Is stored in advance for driving the.
【００３９】ＬＳＩテスタ２３は、テストパタン格納ユ
ニット２１及びプログラム格納ユニット２２に格納され
ているデータに基づいてテスト信号を生成し、生成した
テスト信号をＤＵＴ２４の検査対象となる集積回路チッ
プに印加する。また、ＬＳＩテスタ２３は、テスト信号
をＤＵＴ２４に印加する際に、検査対象となる集積回路
チップのウエハ上の位置データを生成し、判定部１の位
置データ保存ユニット１２に供給して保存する。The LSI tester 23 generates a test signal based on the data stored in the test pattern storage unit 21 and the program storage unit 22, and applies the generated test signal to an integrated circuit chip to be inspected by the DUT 24. . Further, when applying the test signal to the DUT 24, the LSI tester 23 generates the position data of the integrated circuit chip to be inspected on the wafer, and supplies the position data to the position data storage unit 12 of the determination unit 1 and stores it.
【００４０】ＤＵＴ２４は、ウエハ上に形成された検査
対象となる複数の集積回路チップであり、電流検出ユニ
ット２６を介して電源２５から動作用の電源が供給され
ている。なお、ＤＵＴ２４は、ファンクションテスト
や、ＤＣテストなどのような従来の集積回路テスト手法
に基づいてテストした結果、不良が検出されなかった集
積回路チップを検査対象としているものとする。The DUT 24 is a plurality of integrated circuit chips to be inspected formed on a wafer, and is supplied with power for operation from a power supply 25 via a current detection unit 26. It is assumed that the DUT 24 is to be inspected for an integrated circuit chip in which no defect is detected as a result of a test based on a conventional integrated circuit test method such as a function test or a DC test.
【００４１】電流検出ユニット２６は、電源２５から送
られる電源をＤＵＴ２４の検査対象となる集積回路チッ
プに供給すると共に、集積回路チップの電源電流の大き
さを逐次観測する。電流検出ユニット２６は、観測によ
り取得した電源電流の情報をスペクトル解析ユニット２
７に供給する。The current detection unit 26 supplies the power supplied from the power supply 25 to the integrated circuit chip to be inspected by the DUT 24, and sequentially observes the magnitude of the power supply current of the integrated circuit chip. The current detection unit 26 converts the information of the power supply current acquired by the observation into the spectrum analysis unit 2.
7
【００４２】スペクトル解析ユニット２７は、電流検出
ユニット２６から送られた電源電流の情報をスペクトル
解析し、解析したスペクトルデータ（パワースペクト
ル）を判定部１のスペクトルデータ保存ユニット１１に
供給して保存する。すなわち、スペクトル解析ユニット
２７は、ＤＵＴ２４の検査対象となる集積回路チップに
テスト信号を印加した際に集積回路チップに流れる電源
電流のパワースペクトルを解析し、解析したパワースペ
クトルをスペクトルデータ保存ユニット１１に保存す
る。The spectrum analysis unit 27 performs a spectrum analysis on the information of the power supply current sent from the current detection unit 26, and supplies the analyzed spectrum data (power spectrum) to the spectrum data storage unit 11 of the determination unit 1 and stores it. . That is, the spectrum analysis unit 27 analyzes the power spectrum of the power supply current flowing through the integrated circuit chip when a test signal is applied to the integrated circuit chip to be inspected by the DUT 24, and stores the analyzed power spectrum in the spectrum data storage unit 11. save.
【００４３】判定部１は、スペクトルデータ保存ユニッ
ト１１と、位置データ保存ユニット１２と、良否判定ユ
ニット１３と、完全良品データ保存ユニット１４とから
構成される。The judging section 1 comprises a spectrum data storage unit 11, a position data storage unit 12, a pass / fail judgment unit 13, and a perfect non-defective data storage unit 14.
【００４４】スペクトルデータ保存ユニット１１は、上
述のスペクトル解析ユニット２７から供給された各集積
回路チップのパワースペクトルを保存する。具体的に説
明すると、ＤＵＴ２４の集積回路チップＡのパワースペ
クトルが図２に示すような、周波数スペクトルであった
場合、スペクトルデータ保存ユニット１１は、集積回路
チップＡのパワースペクトルとして、［Ｐ１，Ｐ２，Ｐ
３，Ｐ４，Ｐ５，Ｐ６］を記憶する。なお、図２におい
て、６次の高調波までのパワースペクトルを一例として
表したが、スペクトルデータ保存ユニット１１にどの範
囲の高調波までのパワースペクトルを記憶するかは、任
意である。例えば、５次の高調波までのパワースペクト
ルを記憶してもよい。The spectrum data storage unit 11 stores the power spectrum of each integrated circuit chip supplied from the spectrum analysis unit 27 described above. More specifically, when the power spectrum of the integrated circuit chip A of the DUT 24 is a frequency spectrum as shown in FIG. 2, the spectrum data storage unit 11 sets the power spectrum of the integrated circuit chip A as [P1, P2 , P
3, P4, P5, P6]. In FIG. 2, the power spectrum up to the sixth harmonic is shown as an example, but the power spectrum up to which range of harmonics is stored in the spectrum data storage unit 11 is arbitrary. For example, the power spectrum up to the fifth harmonic may be stored.
【００４５】図１に戻って、位置データ保存ユニット１
２は、ＬＳＩテスタ２３から供給されたＤＵＴ２４の各
集積回路チップのウエハ上の位置データを保存する。具
体的に説明すると、ＤＵＴ２４における任意の集積回路
チップＡ、Ｂが図３に示すようなウエハ上のそれぞれの
位置に存在する場合、位置データ保存ユニット１２は、
集積回路チップＡの位置データとして、［ＸＡ，ＹＡ］
を、また、集積回路チップＢの位置データとして、［Ｘ
Ｂ，ＹＢ］をそれぞれ記憶する。Returning to FIG. 1, the position data storage unit 1
Numeral 2 stores the position data on the wafer of each integrated circuit chip of the DUT 24 supplied from the LSI tester 23. More specifically, when arbitrary integrated circuit chips A and B in the DUT 24 are present at respective positions on the wafer as shown in FIG. 3, the position data storage unit 12
[XA, YA] as the position data of the integrated circuit chip A
As the position data of the integrated circuit chip B, [X
B, YB].
【００４６】図１に戻って、完全良品データ保存ユニッ
ト１４には、スペクトルデータ保存ユニット１１に保存
されたパワースペクトルのうち、完全良品であると特定
された集積回路チップの基準パワースペクトルが記憶さ
れる。例えば、完全良品データ保存ユニット１４は、完
全良品の基準パワースペクトルとして、［Ｇ１，Ｇ２，
Ｇ３，Ｇ４，Ｇ５，Ｇ６］を記憶する。Returning to FIG. 1, the perfect non-defective data storage unit 14 stores the reference power spectrum of the integrated circuit chip specified as being perfectly non-defective among the power spectra stored in the spectrum data storage unit 11. You. For example, the perfect non-defective data storage unit 14 sets [G1, G2,
G3, G4, G5, G6].
【００４７】良否判定ユニット１３は、スペクトルデー
タ保存ユニット１１、完全良品データ保存ユニット１
４、及び、位置データ保存ユニット１２から、検査対象
となる各集積回路チップのパワースペクトル、基準パワ
ースペクトル、及び位置データを読み出す。良否判定ユ
ニット１３は、読み出したパワースペクトルデータ、基
準パワースペクトル、及び、位置データに基づき、各集
積回路チップの良不良を判定する。The pass / fail judgment unit 13 includes a spectrum data storage unit 11 and a perfect non-defective data storage unit 1
4, and the power spectrum, reference power spectrum, and position data of each integrated circuit chip to be inspected are read from the position data storage unit 12. The pass / fail determination unit 13 determines pass / fail of each integrated circuit chip based on the read power spectrum data, the reference power spectrum, and the position data.
【００４８】以下、この発明の第１の実施の形態に係る
故障検査装置の動作を、図４及び図５を参照して説明す
る。図４は、検査部２が行うパワースペクトル格納処理
を説明するためのフローチャートである。また、図５
は、判定部１が行う良否判定処理を説明するためのフロ
ーチャートである。Hereinafter, the operation of the failure inspection apparatus according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 4 is a flowchart for explaining the power spectrum storage processing performed by the inspection unit 2. FIG.
5 is a flowchart for explaining a pass / fail judgment process performed by the judgment unit 1.
【００４９】まず、図４に示すパワースペクトル格納処
理について説明する。ＬＳＩテスタ２３は、テストパタ
ン格納ユニット２１からテストパタン情報を取得し（ス
テップＳ１１）、また、プログラム格納ユニット２２か
らテストプログラム情報を取得する（ステップＳ１
２）。First, the power spectrum storage processing shown in FIG. 4 will be described. The LSI tester 23 acquires test pattern information from the test pattern storage unit 21 (step S11), and acquires test program information from the program storage unit 22 (step S1).
2).
【００５０】ＬＳＩテスタ２３は、取得したテストパタ
ン情報及びテストプログラム情報に従ってテスト信号を
生成し、生成したテスト信号をＤＵＴ２４の検査対象と
なる集積回路チップに対して連続的に繰り返し印加する
（ステップＳ１３）。その際、ＬＳＩテスタ２３は、検
査対象となる集積回路チップのウエハ上の位置データを
位置データ保存ユニット１２に供給して格納する。The LSI tester 23 generates a test signal in accordance with the obtained test pattern information and test program information, and continuously and repeatedly applies the generated test signal to an integrated circuit chip to be inspected by the DUT 24 (step S13). ). At this time, the LSI tester 23 supplies the position data of the integrated circuit chip to be inspected on the wafer to the position data storage unit 12 for storage.
【００５１】一方、電流検出ユニット２６は、電源２５
から送られた電源をＤＵＴ２４の集積回路チップに供給
する（ステップＳ１４）。電流検出ユニット２６は、集
積回路チップに流れる電源電流を検出し（ステップＳ１
５）、検出した電源電流情報をスペクトル解析ユニット
２７に供給する。On the other hand, the current detection unit 26
Is supplied to the integrated circuit chip of the DUT 24 (step S14). The current detection unit 26 detects a power supply current flowing through the integrated circuit chip (step S1).
5) Supply the detected power supply current information to the spectrum analysis unit 27.
【００５２】スペクトル解析ユニット２７は、電流検出
ユニット２６から送られた電源電流情報を解析すること
により、パワースペクトルを生成し（ステップＳ１
６）、生成したパワースペクトルをスペクトルデータ保
存ユニット１１に供給して格納する（ステップＳ１
７）。The spectrum analysis unit 27 generates a power spectrum by analyzing the power supply current information sent from the current detection unit 26 (step S1).
6) Then, the generated power spectrum is supplied to and stored in the spectrum data storage unit 11 (step S1).
7).
【００５３】この結果、スペクトルデータ保存ユニット
１１には、ＤＵＴ２４の検査対象となる各集積回路チッ
プのパワースペクトルが格納される。また、位置データ
保存ユニット１２には、各集積回路チップのウエハ上の
位置データ位置データが格納される。As a result, the power spectrum of each integrated circuit chip to be inspected by the DUT 24 is stored in the spectrum data storage unit 11. The position data storage unit 12 stores position data of each integrated circuit chip on the wafer.
【００５４】なお、完全良品データ保存ユニット１４に
は、スペクトルデータ保存ユニット１１に格納された各
集積回路チップのうち、完全良品と特定された集積回路
チップのパワースペクトルが格納される。すなわち、完
全良品データ保存ユニット１４は、検査対象となる各集
積回路チップと同一ウエハ上に存在する完全良品となる
集積回路チップの基準パワースペクトルを記憶する。The complete non-defective product data storage unit 14 stores the power spectrum of an integrated circuit chip specified as a completely non-defective product among the integrated circuit chips stored in the spectrum data storage unit 11. That is, the complete non-defective product data storage unit 14 stores a reference power spectrum of a completely non-defective integrated circuit chip existing on the same wafer as each of the integrated circuit chips to be inspected.
【００５５】次に、図５に示す判定部１が行う良否判定
処理について説明する。良否判定ユニット１３は、ＤＵ
Ｔ２４の検査対象となる集積回路チップのスペクトルデ
ータをスペクトルデータ保存ユニット１１から読み出す
（ステップＳ２１）。Next, the quality judgment processing performed by the judgment unit 1 shown in FIG. 5 will be described. Pass / fail judgment unit 13
The spectrum data of the integrated circuit chip to be inspected at T24 is read from the spectrum data storage unit 11 (step S21).
【００５６】良否判定ユニット１３は、完全良品となる
集積回路チップの基準スペクトルデータを完全良品デー
タ保存ユニット１４から読み出す（ステップＳ２２）。The pass / fail judgment unit 13 reads out the reference spectrum data of the integrated circuit chip which becomes a completely non-defective product from the completely non-defective data storage unit 14 (step S22).
【００５７】良否判定ユニット１３は、検査対象となる
集積回路チップの位置データ及び、完全良品となる集積
回路チップの位置データを位置データ保存ユニット１２
からそれぞれ読み出す（ステップＳ２３）。The pass / fail determination unit 13 stores the position data of the integrated circuit chip to be inspected and the position data of the integrated circuit chip to be a completely good product in the position data storage unit 12.
(Step S23).
【００５８】良否判定ユニット１３は、検査対象の集積
回路チップと完全良品の集積回路チップとの距離を求
め、求めた距離に従ってステップＳ２１にて読み出した
スペクトルデータを補正する（ステップＳ２４）。すな
わち、良否判定ユニット１３は、両者の距離に従って、
検査対象となる集積回路チップのスペクトルデータを補
正する。The pass / fail judgment unit 13 obtains the distance between the integrated circuit chip to be inspected and the completely non-defective integrated circuit chip, and corrects the spectrum data read in step S21 according to the obtained distance (step S24). That is, the pass / fail determination unit 13 determines
The spectrum data of the integrated circuit chip to be inspected is corrected.
【００５９】良否判定ユニット１３は、基準スペクトル
データを基準とした補正後のスペクトルデータの変動量
を求める（ステップＳ２５）。The pass / fail judgment unit 13 obtains a variation amount of the corrected spectrum data based on the reference spectrum data (step S25).
【００６０】良否判定ユニット１３は、求めた変動量が
予め定められた許容範囲内か否かを判別する（ステップ
Ｓ２６）。The pass / fail judgment unit 13 judges whether or not the obtained variation is within a predetermined allowable range (step S26).
【００６１】良否判定ユニット１３は、変動量が許容範
囲内であると判別した場合、良品判定情報を出力する
（ステップＳ２７）。一方、変動量が許容範囲内でない
と判別した場合、不良品判定情報を出力する（ステップ
Ｓ２８）。If it is determined that the variation is within the allowable range, the acceptability determination unit 13 outputs acceptable product determination information (step S27). On the other hand, when it is determined that the fluctuation amount is not within the allowable range, defective product determination information is output (step S28).
【００６２】同一ウエハ上の各集積回路チップは、異な
るウエハ上の集積回路チップ同士と異なり、ほぼ同一の
プロセス条件で作成される。このため、プロセス条件が
相違する集積回路チップ同士に比べ、同一ウエハ上の集
積回路チップ同士は、電源電流のパワースペクトルの変
動が小さい。また、同一ウエハ上の集積回路チップ同士
の電源電流のパワースペクトルを比較した場合の変動量
は、ウエハ上での位置関係に相関する。Each integrated circuit chip on the same wafer is different from the integrated circuit chips on a different wafer and is produced under substantially the same process conditions. For this reason, the integrated circuit chips on the same wafer have less fluctuation in the power spectrum of the power supply current than the integrated circuit chips having different process conditions. In addition, the amount of fluctuation when comparing the power spectra of the power supply currents of the integrated circuit chips on the same wafer correlates with the positional relationship on the wafer.
【００６３】すなわち、同一ウエハ上の集積回路チップ
同士は、近接する場合（チップ間の距離が小さい場
合）、プロセス条件の相違がほとんどないため、パワー
スペクトルの変動量が極めて小さい。一方、チップ間の
距離が大きくなるにつれ、パワースペクトルの変動量
は、小さいながらも距離に比例して大きくなる。That is, when the integrated circuit chips on the same wafer are close to each other (when the distance between the chips is small), there is almost no difference in the process conditions, so that the fluctuation amount of the power spectrum is extremely small. On the other hand, as the distance between the chips increases, the fluctuation amount of the power spectrum increases in proportion to the distance although it is small.
【００６４】この関係を利用して、第１の実施の形態に
係る故障検査装置は、完全良品の集積回路チップと検査
対象の集積回路チップとの距離に従って検査対象のパワ
ースペクトルを補正することにより、プロセス条件の相
違によるパワースペクトルの変動分を除去し、故障によ
るパワースペクトルの変動のみを正確に検出する。この
結果、集積回路の製造条件の相違を考慮することによ
り、集積回路の故障を正確に検出することができる。By utilizing this relationship, the failure inspection apparatus according to the first embodiment corrects the power spectrum of the inspection object according to the distance between the completely non-defective integrated circuit chip and the inspection target integrated circuit chip. In addition, a power spectrum variation due to a difference in process conditions is removed, and only a power spectrum variation due to a failure is accurately detected. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【００６５】上記の第１の実施の形態では、検査対象の
パワースペクトルを集積回路チップ間の距離に従って補
正し、補正後のパワースペクトルにより集積回路の故障
を検出したが、パワースペクトルの変動許容量を予め記
憶し、この変動許容量により規定される判定基準に従っ
て、集積回路の故障を検出してもよい。また、良品と判
定した集積回路チップのパワースペクトルを完全良品デ
ータ保存ユニット１４に逐次保存し、複数の完全良品の
集積回路チップから検査対象の集積回路チップと最も距
離が近くなるチップを特定し、その基準パワースペクト
ルを使用して集積回路の故障を検出してもよい。以下、
この発明の第２実施の形態にかかる集積回路ウエハの故
障検査装置について、図面を参照して説明する。In the first embodiment, the power spectrum to be inspected is corrected according to the distance between the integrated circuit chips, and the fault of the integrated circuit is detected based on the corrected power spectrum. May be stored in advance, and a failure of the integrated circuit may be detected in accordance with a criterion defined by the allowable variation. Further, the power spectrum of the integrated circuit chip determined to be non-defective is sequentially stored in the complete non-defective data storage unit 14, and a chip which is closest to the integrated circuit chip to be inspected is identified from a plurality of perfectly non-defective integrated circuit chips, The reference power spectrum may be used to detect a failure of the integrated circuit. Less than,
An integrated circuit wafer failure inspection apparatus according to a second embodiment of the present invention will be described with reference to the drawings.
【００６６】図６は、この発明の第２の実施の形態に適
用される故障検査装置の一例を示す模式図である。な
お、検査部２の構成は、第１実施の形態と同一であるた
め省略し、判定部１のみを示している。FIG. 6 is a schematic diagram showing an example of a failure inspection device applied to the second embodiment of the present invention. Note that the configuration of the inspection unit 2 is the same as that of the first embodiment, and therefore is omitted, and only the determination unit 1 is shown.
【００６７】判定部１は、スペクトルデータ保存ユニッ
ト１１と、位置データ保存ユニット１２と、良否判定ユ
ニット１３と、完全良品データ保存ユニット１４と、規
格値保存ユニット１５とから構成される。なお、スペク
トルデータ保存ユニット１１、位置データ保存ユニット
１２、良否判定ユニット１３及び、完全良品データ保存
ユニット１４の構成は、第１実施の形態と同一である。The determination unit 1 includes a spectrum data storage unit 11, a position data storage unit 12, a pass / fail determination unit 13, a completely non-defective data storage unit 14, and a standard value storage unit 15. The configurations of the spectrum data storage unit 11, the position data storage unit 12, the pass / fail determination unit 13, and the perfect non-defective data storage unit 14 are the same as those in the first embodiment.
【００６８】規格値保存ユニット１５は、予め定められ
た規格値を保存する。この規格値は、プロセス条件の相
違により生ずる集積回路チップの電源電流のパワースペ
クトルの変動量や、ノイズ、測定誤差などを考慮して予
め定められたパワースペクトルの変動許容量から構成さ
れる。例えば、規格値保存ユニット１５は、規格値とし
て、［ＴＨ１，ＴＨ２，ＴＨ３，ＴＨ４，ＴＨ５，ＴＨ
６］を記憶する。なお、完全良品データ保存ユニット１
４には、完全良品であると特定された集積回路チップの
基準パワースペクトルが記録されるが、第１実施の形態
と異なり、良否判定ユニット１３により良品であると判
別された集積回路チップのパワースペクトルも逐次保存
される。The standard value storage unit 15 stores a predetermined standard value. This standard value is composed of a power spectrum fluctuation amount of a power supply current of an integrated circuit chip caused by a difference in process conditions, a power spectrum fluctuation allowance amount predetermined in consideration of noise, a measurement error, and the like. For example, the standard value storage unit 15 stores the standard values [TH1, TH2, TH3, TH4, TH5, TH
6] is stored. Note that the complete non-defective data storage unit 1
Reference numeral 4 indicates a reference power spectrum of the integrated circuit chip specified as a completely non-defective product. However, unlike the first embodiment, the power of the integrated circuit chip determined to be non-defective by the pass / fail judgment unit 13 is recorded. The spectra are also stored sequentially.
【００６９】また、良否判定ユニット１３は、スペクト
ルデータ保存ユニット１１、及び位置データ保存ユニッ
ト１２から、検査対象となる集積回路チップのパワース
ペクトルとその位置データを読み出す。そして、検査対
象となる集積回路チップと最も近い距離となる完全良品
の集積回路チップを特定し、その基準パワースペクトル
を完全良品データ保存ユニット１４から読み出す。The pass / fail judgment unit 13 reads the power spectrum of the integrated circuit chip to be inspected and the position data from the spectrum data storage unit 11 and the position data storage unit 12. Then, a completely non-defective integrated circuit chip closest to the integrated circuit chip to be inspected is specified, and its reference power spectrum is read from the completely non-defective data storage unit 14.
【００７０】良否判定ユニット１３は、規格値保存ユニ
ット１５から規格値を読み出し、基準パワースペクトル
を中心として規格値により規定される範囲である判定基
準を求める。すなわち、良否判定ユニット１３は、図７
に示すように、完全良品のスペクトルデータを中心とし
て規格値により規定される良品と判定すべきパワースペ
クトルの範囲である判定基準を求める。この図７に示す
場合、良否判定ユニット１３は、判定基準内である検査
対象集積回路チップＡを良品と判定し、一方、判定基準
外である検査対象集積回路チップＢを、不良品と判定す
る。The pass / fail judgment unit 13 reads out the standard value from the standard value storage unit 15 and obtains a judgment criterion that is a range defined by the standard value centering on the reference power spectrum. That is, the pass / fail judgment unit 13 is configured as shown in FIG.
As shown in (1), a determination criterion is determined, which is a range of a power spectrum to be determined as a non-defective product, based on the spectrum data of a completely non-defective product. In the case shown in FIG. 7, the acceptability determination unit 13 determines that the integrated circuit chip A to be inspected that is within the criteria is a non-defective product, while the integrated circuit chip B that is not included in the criteria is a defective product. .
【００７１】なお、図７において、スペクトルデータ
は、あたかも１次元のデータのように表しているが、通
常、パワースペクトルデータは、基本周波数におけるス
ペクトルデータだけでなく、いくつかの高調波における
スペクトルデータから成り立っており、ベクトル量で表
される。このような場合、良品判定するスペクトルデー
タの範囲は、ベクトル量の各成分毎に設定されたり、ベ
クトル間の距離で設定されたりする。In FIG. 7, the spectrum data is represented as if it were one-dimensional data. Normally, the power spectrum data is not only the spectrum data at the fundamental frequency but also the spectrum data at some harmonics. And is represented by a vector quantity. In such a case, the range of the spectrum data to be judged as non-defective is set for each component of the vector amount, or set based on the distance between the vectors.
【００７２】以下、この発明の第２の実施の形態に係る
故障検査装置の動作を、図８を参照して説明する。図８
は、判定部１が行う良否判定処理を説明するためのフロ
ーチャートである。なお、第１の実施の形態と同様に、
検査部２によりパワースペクトル格納処理が行われ、ス
ペクトルデータ保存ユニット１１には、ＤＵＴ２４の検
査対象となる各集積回路チップのパワースペクトルが格
納され、また、位置データ保存ユニット１２には、各集
積回路チップのウエハ上の位置データ位置データが格納
されているものとする。Hereinafter, the operation of the failure inspection device according to the second embodiment of the present invention will be described with reference to FIG. FIG.
5 is a flowchart for explaining a pass / fail judgment process performed by the judgment unit 1. Note that, as in the first embodiment,
The power spectrum storing process is performed by the inspection unit 2, the power spectrum of each integrated circuit chip to be inspected by the DUT 24 is stored in the spectrum data storage unit 11, and the integrated circuit chip is stored in the position data storage unit 12. It is assumed that the position data of the chip on the wafer is stored.
【００７３】まず、良否判定ユニット１３は、ＤＵＴ２
４の検査対象となる集積回路チップのスペクトルデータ
をスペクトルデータ保存ユニット１１から読み出す（ス
テップＳ３１）。そして、検査対象となる集積回路チッ
プの位置データを位置データ保存ユニット１２から読み
出す（ステップＳ３２）。First, the pass / fail judgment unit 13 sets the DUT 2
The spectrum data of the integrated circuit chip to be inspected is read from the spectrum data storage unit 11 (step S31). Then, the position data of the integrated circuit chip to be inspected is read from the position data storage unit 12 (step S32).
【００７４】良否判定ユニット１３は、位置データ保存
ユニット１２を参照することにより、検査対象となる集
積回路チップと最も近い距離に存在する完全良品の集積
回路チップを特定し、特定した集積回路チップの基準ス
ペクトルデータを完全良品データ保存ユニット１４から
読み出す（ステップＳ３３）。The pass / fail judgment unit 13 refers to the position data storage unit 12 to specify a perfect non-defective integrated circuit chip which is located at the closest distance to the integrated circuit chip to be inspected. The reference spectrum data is read from the perfect non-defective data storage unit 14 (step S33).
【００７５】良否判定ユニット１３は、規格値保存ユニ
ット１５から規格値を読み出し、基準パワースペクトル
を中心として規格値により規定されるパワースペクトル
の範囲である判定基準を求める（ステップＳ３４）。The pass / fail judgment unit 13 reads the standard value from the standard value storage unit 15 and obtains a judgment criterion that is a range of the power spectrum defined by the standard value centering on the reference power spectrum (step S34).
【００７６】良否判定ユニット１３は、検査対象となる
スペクトルデータが判定基準の範囲内か否かを判別する
（ステップＳ３５）。具体的に説明すると、ステップＳ
３３にて読み出した基準パワースペクトルデータが、
［Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６］であり、ステ
ップＳ３４にて読み出した規格値が、［ＴＨ１，ＴＨ
２，ＴＨ３，ＴＨ４，ＴＨ５，ＴＨ６］であり、そし
て、ステップＳ３１にて読み出した検査対象のパワース
ペクトルデータが［Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ
６］である場合、良否判定ユニット１３は、これらのデ
ータが数式１の条件を全て満たすか否かを判別する。The pass / fail judgment unit 13 judges whether or not the spectrum data to be inspected is within the range of the judgment standard (step S35). Specifically, step S
The reference power spectrum data read out at 33 is
[G1, G2, G3, G4, G5, G6], and the standard value read in step S34 is [TH1, TH
2, TH3, TH4, TH5, TH6], and the power spectrum data of the inspection target read in step S31 is [P1, P2, P3, P4, P5, P6].
6], the pass / fail determination unit 13 determines whether or not these data satisfy all of the conditions of Expression 1.
【００７７】[0077]
【数１】 Ｇ１−ＴＨ１ ＜ Ｐ１ ＜ Ｇ１＋ＴＨ１ Ｇ２−ＴＨ２ ＜ Ｐ２ ＜ Ｇ２＋ＴＨ２ Ｇ３−ＴＨ３ ＜ Ｐ３ ＜ Ｇ３＋ＴＨ３ Ｇ４−ＴＨ４ ＜ Ｐ４ ＜ Ｇ４＋ＴＨ４ Ｇ５−ＴＨ５ ＜ Ｐ５ ＜ Ｇ５＋ＴＨ５ Ｇ６−ＴＨ６ ＜ Ｐ６ ＜ Ｇ６＋ＴＨ６ Ｇ１〜Ｇ６：基準パワースペクトルデータ ＴＨ１〜ＴＨ６：規格値 Ｐ１〜Ｐ６：検査対象のパワースペクトルデータG1-TH1 <P1 <G1 + TH1 G2-TH2 <P2 <G2 + TH2 G3-TH3 <P3 <G3 + TH3 G4-TH4 <P4 <G4 + TH4 G5-TH5 <P5 <G5 + TH5G6-TH6 <6> G6 <6> <6> <6> Reference power spectrum data TH1 to TH6: Standard value P1 to P6: Power spectrum data to be inspected
【００７８】良否判定ユニット１３は、スペクトルデー
タが判定基準内であると判別した場合、スペクトルデー
タを基準パワースペクトルとして完全良品データ保存ユ
ニット１４に追加して保存した後、良品判定情報を出力
する（ステップＳ３６）。一方、スペクトルデータが判
定基準内でないと判別した場合、不良品判定情報を出力
する（ステップＳ３７）。If the pass / fail judgment unit 13 determines that the spectrum data is within the judgment standard, the spectrum data is added and stored as a reference power spectrum in the complete non-defective data storage unit 14, and then the pass / fail judgment information is output ( Step S36). On the other hand, when it is determined that the spectrum data is not within the determination standard, defective product determination information is output (step S37).
【００７９】同一ウエハ上の各集積回路チップは、異な
るウエハ上の集積回路チップ同士と異なり、ほぼ同一の
プロセス条件で作成される。このため、プロセス条件が
相違する集積回路チップ同士に比べ、同一ウエハ上の集
積回路チップ同士は、電源電流のパワースペクトルの変
動が小さい。また、同一ウエハ上の集積回路チップ同士
のパワースペクトルを比較した場合、その変動量は、ウ
エハ上での位置関係に相関する。Each integrated circuit chip on the same wafer is different from the integrated circuit chips on different wafers and is manufactured under substantially the same process conditions. For this reason, the integrated circuit chips on the same wafer have less fluctuation in the power spectrum of the power supply current than the integrated circuit chips having different process conditions. When the power spectra of integrated circuit chips on the same wafer are compared, the amount of change correlates with the positional relationship on the wafer.
【００８０】すなわち、同一ウエハ上の集積回路チップ
同士は、近接する場合、プロセス条件の相違がほとんど
ないため、パワースペクトルの変動量が極めて小さい。
一方、故障の存在による電源電流のパワースペクトルの
変動量は、同一ウエハ上の近接する集積回路チップ同士
のパワースペクトルの変動量に比べ、はるかに大きい。That is, when the integrated circuit chips on the same wafer are close to each other, there is almost no difference in the process conditions, so that the fluctuation amount of the power spectrum is extremely small.
On the other hand, the power spectrum fluctuation of the power supply current due to the presence of the failure is much larger than the power spectrum fluctuation of adjacent integrated circuit chips on the same wafer.
【００８１】この関係を利用して、第２の実施の形態に
係る故障検査装置は、検査対象の集積回路チップと、最
も距離が近い完全良品の集積回路チップとのパワースペ
クトル同士を比較することにより、プロセス条件の相違
によるパワースペクトルの変動分を除去し、更に測定誤
差やノイズ等を勘案して定めたパワースペクトルの変動
許容量を基準として故障によるパワースペクトルの変動
のみを正確に検出する。この結果、集積回路の製造条件
の相違を考慮することにより、集積回路の故障を正確に
検出することができる。By utilizing this relationship, the failure inspection apparatus according to the second embodiment compares the power spectra of the integrated circuit chip to be inspected with the perfect non-defective integrated circuit chip at the shortest distance. Thus, the power spectrum fluctuation due to the difference in the process conditions is removed, and only the power spectrum fluctuation due to the failure is accurately detected based on the power spectrum fluctuation allowable amount determined in consideration of the measurement error and noise. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【００８２】この第２の実施の形態において、規定値保
存ユニット１５に６次の基準値を記憶したが、規定値保
存ユニット１５にどの範囲までの基準値を記憶するか
は、任意である。例えば、１次の基準値を、規定値保存
ユニット１５に記憶してもよい。そしてこの場合、良否
判定ユニット１３は、上記の数式１の代わりに、数式２
の条件を満たすか否かを判別することにより、集積回路
チップの良否を判定する。In the second embodiment, the sixth-order reference value is stored in the specified value storage unit 15. However, the range in which the reference value is stored in the specified value storage unit 15 is arbitrary. For example, a primary reference value may be stored in the specified value storage unit 15. Then, in this case, the pass / fail determination unit 13 replaces the above equation 1 with an equation 2
By determining whether or not the above condition is satisfied, the quality of the integrated circuit chip is determined.
【００８３】[0083]
【数２】（Ｐ１−Ｇ１）２＋（Ｐ２−Ｇ２）２＋（Ｐ３
−Ｇ３）２＋（Ｐ４−Ｇ４）２＋（Ｐ５−Ｇ５）２＋
（Ｐ６−Ｇ６）２ ＜ ＴＨ２ Ｐ１〜Ｐ６：検査対象のパワースペクトルデータ Ｇ１〜Ｇ６：基準パワースペクトルデータ ＴＨ：規格値## EQU2 ## (P1-G1) 2 + (P2-G2) 2 + (P3
-G3) 2 + (P4-G4 ) 2 + (P5-G5) 2 +
(P6-G6) 2 <TH 2 P1~P6: inspected power spectrum data G1 to G6: reference power spectrum data TH: standard value
【００８４】上記の第２の実施の形態では、固定の変動
許容量により規定される判定基準に従って集積回路の故
障を検出したが、更に精度を高めるため、良品の集積回
路チップと検査対象の集積回路チップとの距離に応じて
変化する変動許容量により規定される判定基準に従っ
て、集積回路の故障を検出してもよい。以下、この発明
の第３実施の形態にかかる集積回路ウエハの故障検査装
置について、図面を参照して説明する。In the second embodiment, the failure of the integrated circuit is detected in accordance with the criterion specified by the fixed variation allowable amount. However, in order to further improve the accuracy, the integration of the non-defective integrated circuit chip and the inspection target is performed. The failure of the integrated circuit may be detected according to a criterion defined by a variation allowable amount that changes according to the distance from the circuit chip. Hereinafter, an integrated circuit wafer failure inspection apparatus according to a third embodiment of the present invention will be described with reference to the drawings.
【００８５】図９は、この発明の第３の実施の形態に適
用される故障検査装置の一例を示す模式図である。な
お、検査部２の構成は、第１実施の形態と同一であるた
め省略し、判定部１のみを示している。FIG. 9 is a schematic diagram showing an example of a failure inspection device applied to the third embodiment of the present invention. Note that the configuration of the inspection unit 2 is the same as that of the first embodiment, and therefore is omitted, and only the determination unit 1 is shown.
【００８６】判定部１は、スペクトルデータ保存ユニッ
ト１１と、位置データ保存ユニット１２と、良否判定ユ
ニット１３と、完全良品データ保存ユニット１４と、規
格値保存ユニット１５と、距離計算ユニット１６とから
構成される。なお、スペクトルデータ保存ユニット１
１、位置データ保存ユニット１２、良否判定ユニット１
３、完全良品データ保存ユニット１４及び、規格値保存
ユニット１５の構成は、第２実施の形態と同一である。The determination unit 1 comprises a spectrum data storage unit 11, a position data storage unit 12, a pass / fail determination unit 13, a perfect non-defective data storage unit 14, a standard value storage unit 15, and a distance calculation unit 16. Is done. The spectrum data storage unit 1
1, position data storage unit 12, pass / fail judgment unit 1
3. The configurations of the perfect non-defective data storage unit 14 and the standard value storage unit 15 are the same as those of the second embodiment.
【００８７】距離計算ユニット１６は、位置データ保存
ユニット１２に記憶される位置データを参照して、リフ
ァレンスとなる完全良品の集積回路チップと、検査対象
となる集積回路チップとの距離を計算する。距離計算ユ
ニット１６は、計算した距離を良否判定ユニット１３に
供給する。The distance calculation unit 16 calculates the distance between the reference non-defective integrated circuit chip and the test target integrated circuit chip with reference to the position data stored in the position data storage unit 12. The distance calculation unit 16 supplies the calculated distance to the pass / fail determination unit 13.
【００８８】なお、規格値保存ユニット１５には、リフ
ァレンスとなる完全良品の集積回路チップとの距離に応
じて値が変化する規格値を決定するための各種データが
記録されている。ここで各種データとは、例えば、距離
によるパワースペクトル変動量の比例定数、パワースペ
クトルの測定誤差の量、パワースペクトルのノイズ量な
どである。The standard value storage unit 15 stores various data for determining a standard value whose value changes according to the distance from a completely non-defective integrated circuit chip serving as a reference. Here, the various data include, for example, a proportional constant of a power spectrum fluctuation amount due to a distance, a power spectrum measurement error amount, a power spectrum noise amount, and the like.
【００８９】また、良否判定ユニット１３は、検査対象
の集積回路チップに対して最も近い距離に存在する完全
良品の集積回路チップを特定し、その基準パワースペク
トルを完全良品データ保存ユニット１４から読み出す。
そして、距離計算ユニット１６により計算された完全良
品の集積回路チップと検査対象の集積回路チップとの距
離を取得する。The pass / fail determination unit 13 specifies a completely non-defective integrated circuit chip located at the closest distance to the integrated circuit chip to be inspected, and reads out the reference power spectrum from the completely non-defective data storage unit 14.
Then, the distance between the completely non-defective integrated circuit chip and the integrated circuit chip to be inspected calculated by the distance calculation unit 16 is obtained.
【００９０】良否判定ユニット１３は、取得した距離に
応じて変化する規格値を規格値保存ユニット１５から取
得し、基準パワースペクトルを中心として規格値により
規定される判定基準を求める。すなわち、良否判定ユニ
ット１３は、図１０に示すように、完全良品のスペクト
ルデータを中心として規格値により規定される良品と判
定すべきパワースペクトルの範囲である判定基準を求め
る。なお、規格値は、完全良品の集積回路チップと検査
対象の集積回路チップとの距離が大きくなるにつれ、そ
の距離に比例して増加するスペクトル変動量（図中の変
動量ａ）に、一定の測定誤差、ノイズ等によるスペクト
ル変動量（図中の変動量ｂ）を加えた範囲で表される。
この図１０に示す場合、良否判定ユニット１３は、判定
基準内の検査対象集積回路チップＡを良品と判定し、一
方、判定基準外の検査対象集積回路チップＢを、不良品
と判定する。The pass / fail judgment unit 13 obtains a standard value that changes according to the obtained distance from the standard value storage unit 15 and obtains a judgment standard defined by the standard value centering on the reference power spectrum. That is, as shown in FIG. 10, the pass / fail determination unit 13 obtains a determination criterion that is a range of a power spectrum to be determined as a non-defective product, which is defined by a standard value, centering on the spectrum data of a completely non-defective product. It should be noted that the standard value is a fixed amount of spectrum variation (variation a in the figure) that increases in proportion to the distance between a completely non-defective integrated circuit chip and the integrated circuit chip to be inspected. It is represented by a range to which a spectrum fluctuation amount (variation amount b in the figure) due to a measurement error, noise or the like is added.
In the case shown in FIG. 10, the pass / fail determination unit 13 determines that the inspection target integrated circuit chip A within the determination criteria is a good product, and determines that the inspection target integrated circuit chip B outside the determination criteria is a defective product.
【００９１】なお、図１０において、判定方法を模式的
に表すため、スペクトル値を一次元量のように表してい
るが、第２の実施の形態において記述したように、パワ
ースペクトル量がベクトル量であるため、規格値もベク
トル量で表される。In FIG. 10, the spectrum value is represented as a one-dimensional quantity in order to schematically represent the determination method. However, as described in the second embodiment, the power spectrum quantity is represented by a vector quantity. Therefore, the standard value is also represented by a vector quantity.
【００９２】以下、この発明の第３の実施の形態に係る
故障検査装置の動作を、図１１を参照して説明する。図
１１は、判定部１が行う良否判定処理を説明するための
フローチャートである。なお、第１の実施の形態と同様
に、検査部２によりパワースペクトル格納処理が行わ
れ、スペクトルデータ保存ユニット１１には、ＤＵＴ２
４の検査対象となる各集積回路チップのパワースペクト
ルが格納され、また、位置データ保存ユニット１２に
は、各集積回路チップのウエハ上の位置データ位置デー
タが格納されているものとする。Hereinafter, the operation of the failure inspection device according to the third embodiment of the present invention will be described with reference to FIG. FIG. 11 is a flowchart for explaining the pass / fail judgment processing performed by the judgment unit 1. Note that, similarly to the first embodiment, the power spectrum storage processing is performed by the inspection unit 2, and the DUT 2 is stored in the spectrum data storage unit 11.
It is assumed that the power spectrum of each integrated circuit chip to be inspected in No. 4 is stored, and the position data storage unit 12 stores the position data of each integrated circuit chip on the wafer.
【００９３】まず、良否判定ユニット１３は、ＤＵＴ２
４の検査対象となる集積回路チップのスペクトルデータ
をスペクトルデータ保存ユニット１１から読み出し（ス
テップＳ４１）、また、検査対象となる集積回路チップ
の位置データを位置データ保存ユニット１２から読み出
す（ステップＳ４２）。First, the pass / fail judgment unit 13 determines whether the DUT 2
4, the spectrum data of the integrated circuit chip to be inspected is read from the spectrum data storage unit 11 (step S41), and the position data of the integrated circuit chip to be inspected is read from the position data storage unit 12 (step S42).
【００９４】良否判定ユニット１３は、位置データ保存
ユニット１２を参照することにより、検査対象となる集
積回路チップと最も近い距離に存在する完全良品の集積
回路チップを特定し、その基準スペクトルデータを完全
良品データ保存ユニット１４から読み出す（ステップＳ
４３）。The pass / fail judgment unit 13 refers to the position data storage unit 12 to specify a perfect non-defective integrated circuit chip located at the closest distance to the integrated circuit chip to be inspected, and completely compares the reference spectrum data. Read from non-defective data storage unit 14 (step S
43).
【００９５】良否判定ユニット１３は、特定した完全良
品の集積回路チップと検査対象の集積回路チップとの距
離を取得する（ステップＳ４４）。すなわち、良否判定
ユニット１３は、距離計算ユニット１６に対して完全良
品の集積回路チップと検査対象の集積回路チップとの距
離の計算を指示し、距離計算ユニット１６から計算結果
を取得する。The pass / fail judgment unit 13 obtains the distance between the specified perfectly good integrated circuit chip and the integrated circuit chip to be inspected (step S44). That is, the pass / fail determination unit 13 instructs the distance calculation unit 16 to calculate the distance between the completely good integrated circuit chip and the integrated circuit chip to be inspected, and acquires the calculation result from the distance calculation unit 16.
【００９６】良否判定ユニット１３は、取得した距離に
応じて変化する規格値を規格値保存ユニット１５から取
得し、基準パワースペクトルを中心として規格値により
規定される範囲である判定基準を求める（ステップＳ４
５）。良否判定ユニット１３は、検査対象となるスペク
トルデータが判定基準の範囲内か否かを判別する（ステ
ップＳ４６）。The pass / fail judgment unit 13 obtains a standard value that changes according to the obtained distance from the standard value storage unit 15 and obtains a judgment criterion that is a range defined by the standard value centering on the reference power spectrum (step). S4
5). The pass / fail determination unit 13 determines whether or not the spectrum data to be inspected is within the range of the determination criterion (step S46).
【００９７】良否判定ユニット１３は、スペクトルデー
タが判定基準内であると判別した場合、スペクトルデー
タを基準パワースペクトルとして完全良品データ保存ユ
ニット１４に追加して保存した後、良品判定情報を出力
する（ステップＳ４７）。一方、スペクトルデータが判
定基準内でないと判別した場合、不良品判定情報を出力
する（ステップＳ４８）。If the pass / fail judgment unit 13 determines that the spectrum data is within the judgment criteria, the pass / fail judgment unit 13 adds the spectrum data to the complete non-defective data storage unit 14 as a reference power spectrum and stores it, and then outputs pass / fail judgment information ( Step S47). On the other hand, when it is determined that the spectrum data is not within the determination criteria, defective product determination information is output (step S48).
【００９８】同一ウエハ上の各集積回路チップは、異な
るウエハ上の集積回路チップ同士と異なり、ほぼ同一の
プロセス条件で作成される。このため、プロセス条件が
相違する集積回路チップ同士に比べ、同一ウエハ上の集
積回路チップ同士は、電源電流のパワースペクトルの変
動が小さい。また、ウエハ内でのプロセス条件の相違は
連続的であるため、同一ウエハ上に形成された集積回路
チップの電源電流のパワースペクトルは、集積回路チッ
プに故障がない限りウエハ上における位置に応じて連続
的に変動する。そして、その変動量は、比較的近い距離
であるならば、位置に対して１次式で近似できる。Each integrated circuit chip on the same wafer differs from integrated circuit chips on a different wafer and is manufactured under substantially the same process conditions. For this reason, the integrated circuit chips on the same wafer have less fluctuation in the power spectrum of the power supply current than the integrated circuit chips having different process conditions. In addition, since the difference in process conditions within a wafer is continuous, the power spectrum of the power supply current of an integrated circuit chip formed on the same wafer depends on the position on the wafer unless the integrated circuit chip has a failure. It fluctuates continuously. If the amount of the change is a relatively short distance, it can be approximated by a linear expression to the position.
【００９９】すなわち、同一ウエハ上の任意の完全良品
集積回路チップを基準としたときに、その完全良品集積
回路チップの近傍に位置する集積回路チップのプロセス
条件の相違によるパワースペクトルの変動量は、両者間
の距離に比例するとされる。That is, when an arbitrary perfect non-defective integrated circuit chip on the same wafer is used as a reference, the amount of fluctuation of the power spectrum due to the difference in the process conditions of the integrated circuit chip located near the perfect non-defective integrated circuit chip is: It is assumed to be proportional to the distance between the two.
【０１００】この関係を利用して、第３の実施の形態に
係る故障検査装置は、検査対象の集積回路チップとその
近傍に位置する完全良品の集積回路チップとのパワース
ペクトル同士を両者間の距離に比例したパワースペクト
ルの変動量を考慮して比較することにより、プロセス条
件の相違によるパワースペクトルの変動分を除去し、更
に測定誤差やノイズ等を勘案して定めたパワースペクト
ルの変動許容量を基準として故障によるパワースペクト
ルの変動のみを正確に検出する。この結果、集積回路の
製造条件の相違を考慮することにより、集積回路の故障
を正確に検出することができる。By utilizing this relationship, the failure inspection apparatus according to the third embodiment compares the power spectra of an integrated circuit chip to be inspected and a completely non-defective integrated circuit chip located in the vicinity thereof with each other. By taking into account the power spectrum variation proportional to the distance, the power spectrum variation due to the difference in process conditions is removed, and the power spectrum variation tolerance determined in consideration of measurement errors and noise. Only the fluctuation of the power spectrum due to the failure is accurately detected on the basis of. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【０１０１】上記の第２及び第３の実施の形態では、完
全良品の基準パワースペクトルを中心として規格値によ
り規定される判定基準に従って、集積回路の故障を検出
したが、検査対象となる各集積回路チップのパワースペ
クトル情報、位置情報、及び規格値情報に基づいて設定
される判定基準に従って、集積回路の故障を検出しても
よい。以下、この発明の第４実施の形態にかかる集積回
路ウエハの故障検査装置について、図面を参照して説明
する。In the above-described second and third embodiments, the failure of the integrated circuit is detected in accordance with the criterion specified by the standard value centering on the reference power spectrum of a perfect non-defective product. The failure of the integrated circuit may be detected according to a criterion set based on the power spectrum information, the position information, and the standard value information of the circuit chip. Hereinafter, a failure inspection apparatus for an integrated circuit wafer according to a fourth embodiment of the present invention will be described with reference to the drawings.
【０１０２】図１２は、この発明の第４の実施の形態に
適用される故障検査装置の一例を示す模式図である。な
お、検査部２の構成は、第１実施の形態と同一であるた
め省略し、判定部１のみを示している。FIG. 12 is a schematic diagram showing an example of a failure inspection device applied to the fourth embodiment of the present invention. Note that the configuration of the inspection unit 2 is the same as that of the first embodiment, and therefore is omitted, and only the determination unit 1 is shown.
【０１０３】判定部１は、スペクトルデータ保存ユニッ
ト１１と、位置データ保存ユニット１２と、良否判定ユ
ニット１３と、規格値保存ユニット１５と、フィルタリ
ングユニット１７とから構成される。なお、スペクトル
データ保存ユニット１１、位置データ保存ユニット１
２、良否判定ユニット１３及び、規格値保存ユニット１
５の構成は、第２実施の形態と同一である。The determination unit 1 includes a spectrum data storage unit 11, a position data storage unit 12, a pass / fail determination unit 13, a standard value storage unit 15, and a filtering unit 17. The spectrum data storage unit 11 and the position data storage unit 1
2. Pass / fail judgment unit 13 and standard value storage unit 1
The configuration of No. 5 is the same as that of the second embodiment.
【０１０４】フィルタリングユニット１７は、良否判定
ユニット１３を介してスペクトルデータ保存ユニット１
１から検査対象となる各集積回路チップのパワースペク
トルを取得し、また、良否判定ユニット１３を介して位
置データ保存ユニット１２から各集積回路チップの位置
データを取得する。フィルタリングユニット１７は、取
得したパワースペクトルを取得した位置データに基づい
て、フィルタリングを施す。The filtering unit 17 is connected to the spectrum data storage unit 1 via the pass / fail judgment unit 13.
1, the power spectrum of each integrated circuit chip to be inspected is obtained, and the position data of each integrated circuit chip is obtained from the position data storage unit 12 via the pass / fail determination unit 13. The filtering unit 17 performs filtering based on the acquired position data of the acquired power spectrum.
【０１０５】更に、フィルタリングユニット１７は、良
否判定ユニット１３を介して規定値保存ユニット１５か
ら測定誤差や、ノイズ等による一定の許容量である規定
値を取得する。フィルタリングユニット１７は、取得し
た規定値をフィルタリングを施したパワースペクトルに
付加し判定基準を作成する。Further, the filtering unit 17 obtains a specified value which is a certain allowable amount due to a measurement error, noise, or the like from the specified value storage unit 15 via the pass / fail judgment unit 13. The filtering unit 17 adds the acquired specified value to the filtered power spectrum to create a criterion.
【０１０６】すなわち、フィルタリングユニット１７
は、各パワースペクトル、各位置データ、及び、規定値
に基づいて、図１３に示すような、各集積回路チップの
ウエハ上の位置に対して連続的に変動するパワースペク
トルの範囲である判定基準（図中点線部）を求める。フ
ィルタリングユニット１７は、求めた判定基準を良否判
定ユニット１３に供給する。That is, the filtering unit 17
Is a range of a power spectrum that continuously varies with respect to the position of each integrated circuit chip on the wafer as shown in FIG. 13 based on each power spectrum, each position data, and a specified value. (Dotted line in the figure). The filtering unit 17 supplies the obtained criterion to the acceptability judgment unit 13.
【０１０７】良否判定ユニット１３は、フィルタリング
ユニット１７から送られた良品と判定すべきパワースペ
クトルの範囲である判定基準を取得し、取得した判定基
準に従って、検査対象となる各集積回路チップの良否を
判定する。例えば、図１３に示すような判定基準を取得
した場合を一例に具体的に説明すると、良否判定ユニッ
ト１３は、図中の白丸及び黒丸にて示すように、検査対
象となる各集積回路チップのパワースペクトルと、各集
積回路チップのウエハ上の位置に対して連続的に変動す
る判定基準とを比較する。この図１３に示す場合、良否
判定ユニット１３は、判定基準外の集積回路チップ（図
中の白丸）を良品と判定し、一方、判定基準外に特異的
に変動している検査対象集積回路チップ（図中の黒丸）
を、不良品と判定する。The pass / fail determination unit 13 obtains a criterion that is a range of a power spectrum to be determined as a non-defective product sent from the filtering unit 17 and determines pass / fail of each integrated circuit chip to be inspected according to the obtained criterion. judge. For example, a case in which a determination criterion as shown in FIG. 13 is acquired will be specifically described as an example. The pass / fail determination unit 13 determines the integrated circuit chip to be inspected as shown by a white circle and a black circle in the figure. The power spectrum is compared with a criterion that continuously varies with the position of each integrated circuit chip on the wafer. In the case shown in FIG. 13, the pass / fail judgment unit 13 judges an integrated circuit chip (open circle in the figure) that is out of the criterion as a non-defective product, while an integrated circuit chip to be inspected that specifically varies outside the criterion. (Black circle in the figure)
Is determined to be defective.
【０１０８】なお、図１３において、判定方法を模式的
に表すため、スペクトル値を１次元量のように表してい
るが、本来ならば位置が２次元、スペクトル値が多次元
量で表される。In FIG. 13, the spectral value is represented as a one-dimensional quantity in order to schematically represent the determination method, but the position is originally represented by a two-dimensional quantity and the spectral value is represented by a multi-dimensional quantity. .
【０１０９】以下、この発明の第４の実施の形態に係る
故障検査装置の動作を、図１４を参照して説明する。図
１４は、判定部１が行う良否判定処理を説明するための
フローチャートである。なお、第１の実施の形態と同様
に、検査部２によりパワースペクトル格納処理が行わ
れ、スペクトルデータ保存ユニット１１には、ＤＵＴ２
４の検査対象となる各集積回路チップのパワースペクト
ルが格納され、また、位置データ保存ユニット１２に
は、各集積回路チップのウエハ上の位置データ位置デー
タが格納されているものとする。Hereinafter, the operation of the failure inspection device according to the fourth embodiment of the present invention will be described with reference to FIG. FIG. 14 is a flowchart illustrating the pass / fail determination processing performed by the determination unit 1. Note that, similarly to the first embodiment, the power spectrum storage processing is performed by the inspection unit 2, and the DUT 2 is stored in the spectrum data storage unit 11.
It is assumed that the power spectrum of each integrated circuit chip to be inspected in No. 4 is stored, and the position data storage unit 12 stores the position data of each integrated circuit chip on the wafer.
【０１１０】まず、良否判定ユニット１３は、検査対象
となる全ての集積回路チップのスペクトルデータをスペ
クトルデータ保存ユニット１１から読み出してフィルタ
リングユニット１７に供給する（ステップＳ５１）。ま
た、検査対象となる全ての集積回路チップの位置データ
を位置データ保存ユニット１２から読み出してフィルタ
リングユニット１７に供給する（ステップＳ５２）。First, the pass / fail judgment unit 13 reads out the spectrum data of all the integrated circuit chips to be inspected from the spectrum data storage unit 11 and supplies it to the filtering unit 17 (step S51). Further, the position data of all the integrated circuit chips to be inspected are read from the position data storage unit 12 and supplied to the filtering unit 17 (step S52).
【０１１１】良否判定ユニット１３は、規格値を規格値
保存ユニット１５から読み出してフィルタリングユニッ
ト１７に供給すると共に、判定基準の作成を指示する
（ステップＳ５３）。フィルタリングユニット１７は、
取得した各集積回路チップのスペクトルデータ、各位置
データ、及び、規定値に基づいて、各集積回路チップの
ウエハ上の位置に対して連続的に変動する判定基準を作
成する。The pass / fail judgment unit 13 reads the standard value from the standard value storage unit 15 and supplies it to the filtering unit 17 and instructs creation of a judgment standard (step S53). The filtering unit 17
Based on the acquired spectrum data of each integrated circuit chip, each position data, and a specified value, a criterion that continuously varies with respect to the position of each integrated circuit chip on a wafer is created.
【０１１２】良否判定ユニット１３は、フィルタリング
ユニット１７が作成した判定基準を取得する（ステップ
Ｓ５４）。良否判定ユニット１３は、検査対象となるス
ペクトルデータが判定基準の範囲内か否かを判別する
（ステップＳ５５）。The pass / fail judgment unit 13 acquires the judgment criterion created by the filtering unit 17 (step S54). The pass / fail judgment unit 13 judges whether or not the spectrum data to be inspected is within the range of the judgment standard (step S55).
【０１１３】良否判定ユニット１３は、スペクトルデー
タが判定基準内であると判別した場合、良品判定情報を
出力する（ステップＳ５６）。一方、スペクトルデータ
が判定基準内でないと判別した場合、不良品判定情報を
出力する（ステップＳ５７）。When the pass / fail judgment unit 13 judges that the spectrum data is within the judgment standard, it outputs non-defective judgment information (step S56). On the other hand, when it is determined that the spectrum data is not within the determination criteria, defective product determination information is output (step S57).
【０１１４】同一ウエハ上の各集積回路チップは、異な
るウエハ上の集積回路チップ同士と異なり、ほぼ同一の
プロセス条件で作成される。このため、プロセス条件が
相違する集積回路チップ同士に比べ、同一ウエハ上の集
積回路チップ同士は、電源電流のパワースペクトルの変
動が小さい。また、ウエハ内でのプロセス条件の相違は
連続的であるため、同一ウエハ上に形成された集積回路
チップの電源電流のパワースペクトルは、集積回路チッ
プに故障がない限りウエハ上における位置に応じて連続
的に変動する。Each integrated circuit chip on the same wafer differs from integrated circuit chips on different wafers and is manufactured under substantially the same process conditions. For this reason, the integrated circuit chips on the same wafer have less fluctuation in the power spectrum of the power supply current than the integrated circuit chips having different process conditions. In addition, since the difference in process conditions within a wafer is continuous, the power spectrum of the power supply current of an integrated circuit chip formed on the same wafer depends on the position on the wafer unless the integrated circuit chip has a failure. It fluctuates continuously.
【０１１５】すなわち、同一ウエハ上の各集積回路チッ
プのプロセス条件の相違によるパワースペクトルの変動
量は、ウエハ上における位置に応じて連続的に変動す
る。この関係を利用して、第４の実施の形態に係る故障
検査装置は、ウエハ上の位置に応じて連続的に変動する
判定基準とウエハ上の位置毎のパワースペクトルとを比
較することにより、プロセス条件の相違によるパワース
ペクトルの変動分を除去し、故障による特異的に変動す
るパワースペクトルを正確に検出する。この結果、集積
回路の製造条件の相違を考慮することにより、集積回路
の故障を正確に検出することができる。That is, the amount of change in the power spectrum due to the difference in the process conditions of each integrated circuit chip on the same wafer continuously changes according to the position on the wafer. Utilizing this relationship, the failure inspection apparatus according to the fourth embodiment compares a determination criterion that continuously varies according to the position on the wafer with a power spectrum for each position on the wafer, A power spectrum variation due to a difference in process conditions is removed, and a power spectrum that fluctuates specifically due to a failure is accurately detected. As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【０１１６】上記の第４の実施の形態では、パワースペ
クトル情報、位置情報、及び規格値情報に基づいてフィ
ルタリングにより設定される判定基準に従って、集積回
路の故障を検出したが、各集積回路チップのパワースペ
クトルをウエハ上の位置による関数と見なして、パワー
スペクトルをローパスフィルタリングすることにより、
急峻な変化を除去し、その結果を用いて設定される判定
基準に従って、集積回路の故障を検出してもよい。以
下、この発明の第５実施の形態にかかる集積回路ウエハ
の故障検査装置について、図面を参照して説明する。In the fourth embodiment, the failure of the integrated circuit is detected in accordance with the criterion set by filtering based on the power spectrum information, the position information, and the standard value information. By considering the power spectrum as a function of the position on the wafer and low-pass filtering the power spectrum,
A steep change may be removed, and a failure of the integrated circuit may be detected according to a criterion set using the result. Hereinafter, an integrated circuit wafer failure inspection apparatus according to a fifth embodiment of the present invention will be described with reference to the drawings.
【０１１７】図１５は、この発明の第５の実施の形態に
適用される故障検査装置の一例を示す模式図である。な
お、検査部２の構成は、第１実施の形態と同一であるた
め省略し、判定部１のみを示している。FIG. 15 is a schematic diagram showing an example of a failure inspection device applied to the fifth embodiment of the present invention. Note that the configuration of the inspection unit 2 is the same as that of the first embodiment, and therefore is omitted, and only the determination unit 1 is shown.
【０１１８】判定部１は、スペクトルデータ保存ユニッ
ト１１と、位置データ保存ユニット１２と、良否判定ユ
ニット１３と、規格値保存ユニット１５と、ローパスフ
ィルタリングユニット１８とから構成される。なお、ス
ペクトルデータ保存ユニット１１、位置データ保存ユニ
ット１２、良否判定ユニット１３及び、規格値保存ユニ
ット１５の構成は、第２実施の形態と同一である。The determination unit 1 includes a spectrum data storage unit 11, a position data storage unit 12, a pass / fail determination unit 13, a standard value storage unit 15, and a low-pass filtering unit 18. The configurations of the spectrum data storage unit 11, the position data storage unit 12, the pass / fail determination unit 13, and the standard value storage unit 15 are the same as those of the second embodiment.
【０１１９】ローパスフィルタリングユニット１８は、
良否判定ユニット１３を介してスペクトルデータ保存ユ
ニット１１から検査対象となる各集積回路チップのパワ
ースペクトルを取得し、また、良否判定ユニット１３を
介して位置データ保存ユニット１２から各集積回路チッ
プの位置データを取得する。ローパスフィルタリングユ
ニット１８は、取得したパワースペクトルを取得した位
置データに基づいて、ローパスフィルタリングを施し、
パワースペクトルの急峻な変化を除去する。The low-pass filtering unit 18
The power spectrum of each integrated circuit chip to be inspected is obtained from the spectrum data storage unit 11 via the pass / fail determination unit 13, and the position data of each integrated circuit chip is obtained from the position data storage unit 12 via the pass / fail determination unit 13. To get. The low-pass filtering unit 18 performs low-pass filtering based on the acquired position data of the acquired power spectrum,
Eliminate sharp changes in the power spectrum.
【０１２０】更に、ローパスフィルタリングユニット１
８は、良否判定ユニット１３を介して規定値保存ユニッ
ト１５から測定誤差や、ノイズ等による一定の許容量で
ある規定値を取得する。ローパスフィルタリングユニッ
ト１８は、取得した規定値をローパスフィルタリングを
施したパワースペクトルに付加し判定基準を作成する。Further, the low-pass filtering unit 1
Numeral 8 acquires a specified value that is a certain allowable amount due to a measurement error, noise, or the like from the specified value storage unit 15 via the pass / fail determination unit 13. The low-pass filtering unit 18 adds the obtained specified value to the low-pass filtered power spectrum to create a criterion.
【０１２１】良否判定ユニット１３は、第４の実施の形
態と同様にローパスフィルタリングユニット１８から送
られた良品と判定すべきパワースペクトルの範囲である
判定基準を取得し、取得した判定基準に従って、検査対
象となる各集積回路チップの良否を判定する。The pass / fail determination unit 13 obtains a criterion, which is a range of a power spectrum to be determined as a non-defective product sent from the low-pass filtering unit 18 in the same manner as in the fourth embodiment, and performs an inspection in accordance with the obtained criterion. The quality of each target integrated circuit chip is determined.
【０１２２】以下、この発明の第５の実施の形態に係る
故障検査装置の動作を、図１６を参照して説明する。図
１６は、判定部１が行う良否判定処理を説明するための
フローチャートである。なお、第１の実施の形態と同様
に、検査部２によりパワースペクトル格納処理が行わ
れ、スペクトルデータ保存ユニット１１には、ＤＵＴ２
４の検査対象となる各集積回路チップのパワースペクト
ルが格納され、また、位置データ保存ユニット１２に
は、各集積回路チップのウエハ上の位置データ位置デー
タが格納されているものとする。Hereinafter, the operation of the failure inspection apparatus according to the fifth embodiment of the present invention will be described with reference to FIG. FIG. 16 is a flowchart for explaining the pass / fail judgment processing performed by the judgment unit 1. Note that, similarly to the first embodiment, the power spectrum storage processing is performed by the inspection unit 2, and the DUT 2 is stored in the spectrum data storage unit 11.
It is assumed that the power spectrum of each integrated circuit chip to be inspected in No. 4 is stored, and the position data storage unit 12 stores the position data of each integrated circuit chip on the wafer.
【０１２３】まず、良否判定ユニット１３は、検査対象
となる全ての集積回路チップのスペクトルデータをスペ
クトルデータ保存ユニット１１から読み出してローパス
フィルタリングユニット１８に供給する（ステップＳ６
１）。また、検査対象となる全ての集積回路チップの位
置データを位置データ保存ユニット１２から読み出して
ローパスフィルタリングユニット１８に供給する（ステ
ップＳ６２）。First, the pass / fail judgment unit 13 reads out the spectrum data of all the integrated circuit chips to be inspected from the spectrum data storage unit 11 and supplies it to the low-pass filtering unit 18 (step S6).
1). Further, the position data of all the integrated circuit chips to be inspected are read from the position data storage unit 12 and supplied to the low-pass filtering unit 18 (step S62).
【０１２４】良否判定ユニット１３は、規格値を規格値
保存ユニット１５から読み出してローパスフィルタリン
グユニット１８に供給すると共に、判定基準の作成を指
示する（ステップＳ６３）。ローパスフィルタリングユ
ニット１８は、取得した各集積回路チップのスペクトル
データ、各位置データ、及び、規定値に基づいて、各集
積回路チップのウエハ上の位置に対して連続的に変動す
る判定基準を作成する。The pass / fail judgment unit 13 reads out the standard value from the standard value storage unit 15 and supplies it to the low-pass filtering unit 18 and instructs creation of a judgment standard (step S63). The low-pass filtering unit 18 creates a criterion that continuously varies with respect to the position of each integrated circuit chip on the wafer based on the acquired spectrum data, each position data, and the specified value of each integrated circuit chip. .
【０１２５】良否判定ユニット１３は、ローパスフィル
タリングユニット１８が作成した判定基準を取得する
（ステップＳ６４）。良否判定ユニット１３は、検査対
象となるスペクトルデータが判定基準の範囲内か否かを
判別する（ステップＳ６５）。The pass / fail judgment unit 13 acquires the judgment standard created by the low-pass filtering unit 18 (step S64). The pass / fail judgment unit 13 judges whether or not the spectrum data to be inspected is within the range of the judgment standard (step S65).
【０１２６】良否判定ユニット１３は、スペクトルデー
タが判定基準内であると判別した場合、良品判定情報を
出力する（ステップＳ６６）。一方、スペクトルデータ
が判定基準内でないと判別した場合、不良品判定情報を
出力する（ステップＳ６７）。同一ウエハ上の各集積回
路チップは、異なるウエハ上の集積回路チップ同士と異
なり、ほぼ同一のプロセス条件で作成される。このた
め、プロセス条件が相違する集積回路チップ同士に比
べ、同一ウエハ上の集積回路チップ同士は、電源電流の
パワースペクトルの変動が小さい。また、ウエハ内での
プロセス条件の相違は連続的であるため、同一ウエハ上
に形成された集積回路チップの電源電流のパワースペク
トルは、集積回路チップに故障がない限りウエハ上にお
ける位置に応じて連続的に変動する。If the pass / fail judgment unit 13 judges that the spectrum data is within the judgment criterion, the pass / fail judgment information is output (step S66). On the other hand, when it is determined that the spectrum data is not within the determination criteria, defective product determination information is output (step S67). Each integrated circuit chip on the same wafer is different from integrated circuit chips on a different wafer and is created under substantially the same process conditions. For this reason, the integrated circuit chips on the same wafer have less fluctuation in the power spectrum of the power supply current than the integrated circuit chips having different process conditions. In addition, since the difference in process conditions within a wafer is continuous, the power spectrum of the power supply current of an integrated circuit chip formed on the same wafer depends on the position on the wafer unless the integrated circuit chip has a failure. It fluctuates continuously.
【０１２７】すなわち、同一ウエハ上の各集積回路チッ
プのプロセス条件の相違によるパワースペクトルの変動
量は、ウエハ上における位置に応じて連続的に変動す
る。That is, the amount of change in the power spectrum due to the difference in the process conditions of each integrated circuit chip on the same wafer continuously changes according to the position on the wafer.
【０１２８】この関係を利用して、第５の実施の形態に
係る故障検査装置は、各集積回路チップのパワースペク
トルをローパスフィルタリングすることにより、急峻な
変化を除去し、ウエハ上の位置に応じて連続的に変動す
る判定基準を作成する。そして、作成した判定基準とウ
エハ上の位置毎のパワースペクトルとを比較することに
より、プロセス条件の相違によるパワースペクトルの変
動分を除去し、故障による特異的に変動するパワースペ
クトルを正確に検出する。この結果、集積回路の製造条
件の相違を考慮することにより、集積回路の故障を正確
に検出することができる。By utilizing this relationship, the fault inspection apparatus according to the fifth embodiment removes a steep change by low-pass filtering the power spectrum of each integrated circuit chip, and changes the power spectrum according to the position on the wafer. To create a criterion that fluctuates continuously. Then, by comparing the created determination criterion with the power spectrum for each position on the wafer, the fluctuation of the power spectrum due to the difference in the process conditions is removed, and the power spectrum that fluctuates specifically due to the failure is accurately detected. . As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【０１２９】上記の第５の実施の形態では、各集積回路
チップのパワースペクトルをウエハ上の位置による関数
と見なして、パワースペクトルをローパスフィルタリン
グしたが、カットオフ周波数情報に基づいて、ウエハ上
の各集積回路チップのパワースペクトル分布をローパス
フィルタリングすることにより、急峻な変化を除去し、
その結果を用いて設定される判定基準に従って、集積回
路の故障を検出してもよい。以下、この発明の第６実施
の形態にかかる集積回路ウエハの故障検査装置につい
て、図面を参照して説明する。In the fifth embodiment described above, the power spectrum of each integrated circuit chip is regarded as a function depending on the position on the wafer, and the power spectrum is low-pass-filtered. Low-pass filtering of the power spectrum distribution of each integrated circuit chip removes sharp changes,
A failure of the integrated circuit may be detected according to a criterion set using the result. Hereinafter, a failure inspection apparatus for an integrated circuit wafer according to a sixth embodiment of the present invention will be described with reference to the drawings.
【０１３０】図１７は、この発明の第６の実施の形態に
適用される故障検査装置の一例を示す模式図である。な
お、検査部２の構成は、第１実施の形態と同一であるた
め省略し、判定部１のみを示している。FIG. 17 is a schematic diagram showing an example of a failure inspection device applied to the sixth embodiment of the present invention. Note that the configuration of the inspection unit 2 is the same as that of the first embodiment, and therefore is omitted, and only the determination unit 1 is shown.
【０１３１】判定部１は、スペクトルデータ保存ユニッ
ト１１と、位置データ保存ユニット１２と、良否判定ユ
ニット１３と、規格値保存ユニット１５と、ローパスフ
ィルタリングユニット１８と、遮断周波数値保存ユニッ
ト１９とから構成される。なお、スペクトルデータ保存
ユニット１１、位置データ保存ユニット１２、良否判定
ユニット１３、規格値保存ユニット１５及び、ローパス
フィルタリングユニット１８の構成は、第４実施の形態
と同一である。The determination unit 1 comprises a spectrum data storage unit 11, a position data storage unit 12, a pass / fail determination unit 13, a standard value storage unit 15, a low-pass filtering unit 18, and a cut-off frequency value storage unit 19. Is done. The configurations of the spectrum data storage unit 11, the position data storage unit 12, the pass / fail determination unit 13, the standard value storage unit 15, and the low-pass filtering unit 18 are the same as those of the fourth embodiment.
【０１３２】遮断周波数値保存ユニット１９は、ローパ
スフィルタリングユニット１８がローパスフィルタリン
グする際に使用するカットオフ周波数情報を予め保存す
る。例えば、遮断周波数値保存ユニット１９は、ウエハ
径と同等の数値を記憶する。The cut-off frequency value storage unit 19 stores in advance cut-off frequency information used when the low-pass filtering unit 18 performs low-pass filtering. For example, the cutoff frequency value storage unit 19 stores a numerical value equivalent to the wafer diameter.
【０１３３】また、ローパスフィルタリングユニット１
８は、各集積回路チップのパワースペクトル、各位置デ
ータ、及び規格値情報に基づいて、パワースペクトルの
分布に対し、ローパスフィルタリングする。その際、ロ
ーパスフィルタリングユニット１８は、遮断周波数値保
存ユニット１９から読み出したカットオフ周波数を使用
する。そして、ローパスフィルタリングユニット１８
は、ローパスフィルタリング結果を用いて各集積回路チ
ップのウエハ上の位置に応じて変動する判定基準を作成
する。Also, the low-pass filtering unit 1
8 performs low-pass filtering on the power spectrum distribution based on the power spectrum of each integrated circuit chip, each position data, and the standard value information. At that time, the low-pass filtering unit 18 uses the cutoff frequency read from the cutoff frequency value storage unit 19. And the low-pass filtering unit 18
Creates a criterion that varies according to the position of each integrated circuit chip on the wafer using the low-pass filtering result.
【０１３４】良否判定ユニット１３は、第４の実施の形
態と同様にローパスフィルタリングユニット１８から送
られた良品と判定すべきパワースペクトルの範囲である
判定基準を取得し、取得した判定基準に従って、検査対
象となる各集積回路チップの良否を判定する。The pass / fail determination unit 13 obtains a criterion, which is a range of a power spectrum to be determined as a non-defective product sent from the low-pass filtering unit 18 as in the fourth embodiment, and performs an inspection according to the obtained criterion. The quality of each target integrated circuit chip is determined.
【０１３５】以下、この発明の第６の実施の形態に係る
故障検査装置の動作を、図１８を参照して説明する。図
１８は、判定部１が行う良否判定処理を説明するための
フローチャートである。なお、第１の実施の形態と同様
に、検査部２によりパワースペクトル格納処理が行わ
れ、スペクトルデータ保存ユニット１１には、ＤＵＴ２
４の検査対象となる各集積回路チップのパワースペクト
ルが格納され、また、位置データ保存ユニット１２に
は、各集積回路チップのウエハ上の位置データ位置デー
タが格納されているものとする。Hereinafter, the operation of the failure inspection device according to the sixth embodiment of the present invention will be described with reference to FIG. FIG. 18 is a flowchart for explaining the pass / fail judgment processing performed by the judgment unit 1. Note that, similarly to the first embodiment, the power spectrum storage processing is performed by the inspection unit 2, and the DUT 2 is stored in the spectrum data storage unit 11.
It is assumed that the power spectrum of each integrated circuit chip to be inspected in No. 4 is stored, and the position data storage unit 12 stores the position data of each integrated circuit chip on the wafer.
【０１３６】まず、良否判定ユニット１３は、検査対象
となる全ての集積回路チップのスペクトルデータをスペ
クトルデータ保存ユニット１１から読み出してローパス
フィルタリングユニット１８に供給する（ステップＳ７
１）。また、検査対象となる全ての集積回路チップの位
置データを位置データ保存ユニット１２から読み出して
ローパスフィルタリングユニット１８に供給する（ステ
ップＳ７２）。First, the pass / fail judgment unit 13 reads out the spectrum data of all the integrated circuit chips to be inspected from the spectrum data storage unit 11 and supplies it to the low-pass filtering unit 18 (step S7).
1). Further, the position data of all the integrated circuit chips to be inspected are read from the position data storage unit 12 and supplied to the low-pass filtering unit 18 (step S72).
【０１３７】良否判定ユニット１３は、規格値を規格値
保存ユニット１５から読み出してローパスフィルタリン
グユニット１８に供給すると共に、判定基準の作成を指
示する（ステップＳ７３）。The pass / fail judgment unit 13 reads out the standard value from the standard value storage unit 15 and supplies it to the low-pass filtering unit 18, and instructs creation of a judgment standard (step S73).
【０１３８】ローパスフィルタリングユニット１８は、
遮断周波数値保存ユニット１９に記憶されるカットオフ
周波数情報を読み出し、読み出したカットオフ周波数情
報を使用して各パワースペクトル、各位置データ、及び
規格値情報に基づいて、パワースペクトルの分布に対
し、ローパスフィルタリングする。そして、ローパスフ
ィルタリング結果を用いて各集積回路チップのウエハ上
の位置に応じて変動する判定基準を作成する（ステップ
Ｓ７４）。The low-pass filtering unit 18
The cutoff frequency information stored in the cutoff frequency value storage unit 19 is read out, and based on each power spectrum, each position data, and the standard value information using the readout cutoff frequency information, for the distribution of the power spectrum, Perform low-pass filtering. Then, using the result of the low-pass filtering, a criterion that varies according to the position of each integrated circuit chip on the wafer is created (step S74).
【０１３９】良否判定ユニット１３は、ローパスフィル
タリングユニット１８が作成した判定基準を取得する
（ステップＳ７５）。良否判定ユニット１３は、検査対
象となるスペクトルデータが判定基準の範囲内か否かを
判別する（ステップＳ７６）。The pass / fail judgment unit 13 acquires the judgment criterion created by the low-pass filtering unit 18 (step S75). The pass / fail determination unit 13 determines whether or not the spectrum data to be inspected is within the range of the criterion (step S76).
【０１４０】良否判定ユニット１３は、スペクトルデー
タが判定基準内であると判別した場合、良品判定情報を
出力する（ステップＳ７７）。一方、スペクトルデータ
が判定基準内でないと判別した場合、不良品判定情報を
出力する（ステップＳ７８）。同一ウエハ上の各集積回
路チップは、異なるウエハ上の集積回路チップ同士と異
なり、ほぼ同一のプロセス条件で作成される。このた
め、プロセス条件が相違する集積回路チップ同士に比
べ、同一ウエハ上の集積回路チップ同士は、電源電流の
パワースペクトルの変動が小さい。また、ウエハ内での
プロセス条件の相違は連続的であるため、同一ウエハ上
に形成された集積回路チップの電源電流のパワースペク
トルは、集積回路チップに故障がない限りウエハ上にお
ける位置に応じて連続的に変動する。そして、その変動
周期は、ウエハ径程度以上である。If the pass / fail judgment unit 13 judges that the spectrum data is within the judgment standard, it outputs pass / fail judgment information (step S77). On the other hand, when it is determined that the spectrum data is not within the determination criteria, defective product determination information is output (step S78). Each integrated circuit chip on the same wafer is different from integrated circuit chips on a different wafer and is created under substantially the same process conditions. For this reason, the integrated circuit chips on the same wafer have less fluctuation in the power spectrum of the power supply current than the integrated circuit chips having different process conditions. In addition, since the difference in process conditions within a wafer is continuous, the power spectrum of the power supply current of an integrated circuit chip formed on the same wafer depends on the position on the wafer unless the integrated circuit chip has a failure. It fluctuates continuously. And the fluctuation cycle is about the wafer diameter or more.
【０１４１】すなわち、同一ウエハ上の各集積回路チッ
プのプロセス条件の相違によるパワースペクトルの変動
量は、ウエハ上における位置に応じて、ウエハ径程度以
上の変動周期にて連続的に変動する。That is, the amount of power spectrum fluctuation due to the difference in the process conditions of each integrated circuit chip on the same wafer continuously fluctuates at a fluctuation cycle of about the wafer diameter or more according to the position on the wafer.
【０１４２】この関係を利用して、第６の実施の形態に
係る故障検査装置は、パワースペクトル分布に対し、例
えばウエハ径のカットオフ周波数を使用してローパスフ
ィルタリングすることにより、急峻な変化を除去し、ウ
エハ上の位置に応じて連続的に変動する判定基準を作成
する。そして、作成した判定基準とウエハ上の位置毎の
パワースペクトルとを比較することにより、プロセス条
件の相違によるパワースペクトルの変動分を除去し、故
障による特異的に変動するパワースペクトルを正確に検
出する。この結果、集積回路の製造条件の相違を考慮す
ることにより、集積回路の故障を正確に検出することが
できる。By utilizing this relationship, the failure inspection apparatus according to the sixth embodiment performs a low-pass filtering on the power spectrum distribution using, for example, a cut-off frequency of the wafer diameter, thereby making a steep change. It is removed, and a criterion that continuously changes according to the position on the wafer is created. Then, by comparing the created determination criterion with the power spectrum for each position on the wafer, the fluctuation of the power spectrum due to the difference in the process conditions is removed, and the power spectrum that fluctuates specifically due to the failure is accurately detected. . As a result, the failure of the integrated circuit can be accurately detected by considering the difference in the manufacturing conditions of the integrated circuit.
【０１４３】以上説明したように、この発明に係る故障
検査装置は、同一ウエハ上の各集積回路チップが、ほぼ
同一のプロセス条件で作成されることから、プロセス条
件の相違によるパワースペクトルの変動が小さく、か
つ、ウエハ上での位置に対し連続的であることを利用す
ることにより、プロセス条件の相違によるパワースペク
トルの変動の効果を除去し、集積回路の故障を正確に検
出することができる。As described above, in the failure inspection apparatus according to the present invention, since each integrated circuit chip on the same wafer is manufactured under substantially the same process conditions, fluctuations in the power spectrum due to differences in the process conditions are avoided. By utilizing the fact that it is small and continuous with respect to its position on the wafer, it is possible to eliminate the effect of fluctuations in the power spectrum due to the difference in process conditions and accurately detect a failure in the integrated circuit.
【０１４４】なお、この発明の故障検査装置は、専用の
システムによらず、通常のコンピュータシステムを用い
て実現可能である。例えば、コンピュータに上述のいず
れかを実行するためのプログラムを格納した媒体（フロ
ッピーディスク、ＣＤ−ＲＯＭ等）から当該プログラム
をインストールすることにより、上述の処理を実行する
故障検査装置を構成することができる。The failure inspection apparatus according to the present invention can be realized by using an ordinary computer system without using a dedicated system. For example, by installing the program from a medium (a floppy disk, a CD-ROM, or the like) storing a program for executing any of the above-described processes in a computer, it is possible to configure a failure inspection device that executes the above-described processing. it can.
【０１４５】また、コンピュータにプログラムを供給す
るための媒体は、通信媒体（通信回線、通信ネットワー
ク、通信システムのように、一時的かつ流動的にプログ
ラムを保持する媒体）でも良い。例えば、通信ネットワ
ークの掲示板（ＢＢＳ）に当該プログラムを掲示し、こ
れをネットワークを介して配信してもよい。そして、こ
のプログラムを起動し、ＯＳの制御下で、他のアプリケ
ーションプログラムと同様に実行することにより、上述
の処理を実行することができる。The medium for supplying the program to the computer may be a communication medium (a medium that temporarily and fluidly stores the program, such as a communication line, a communication network, or a communication system). For example, the program may be posted on a bulletin board (BBS) of a communication network and distributed via the network. Then, by starting this program and executing it in the same manner as other application programs under the control of the OS, the above-described processing can be executed.
【０１４６】[0146]
【発明の効果】以上説明したように、本発明によれば、
集積回路の製造条件の相違を考慮することにより、集積
回路の故障を正確に検出することができる。As described above, according to the present invention,
By considering the difference in the manufacturing conditions of the integrated circuit, a failure of the integrated circuit can be accurately detected.
【図１】本発明の第１の実施の形態に係る故障検査装置
の構成の一例を示す模式図である。FIG. 1 is a schematic diagram illustrating an example of a configuration of a failure inspection device according to a first embodiment of the present invention.
【図２】スペクトルデータ保存ユニットに記憶されるス
ペクトルデータを表す模式図である。FIG. 2 is a schematic diagram illustrating spectrum data stored in a spectrum data storage unit.
【図３】位置データ保存ユニットに記憶されるウエハ上
の位置データを説明するための模式図である。FIG. 3 is a schematic diagram for explaining position data on a wafer stored in a position data storage unit.
【図４】検査部が行うパワースペクトル格納処理を説明
するためのフローチャートである。FIG. 4 is a flowchart illustrating a power spectrum storage process performed by an inspection unit.
【図５】本発明の第１の実施の形態に係る良否判定処理
を説明するためのフローチャートである。FIG. 5 is a flowchart illustrating a pass / fail determination process according to the first embodiment of the present invention.
【図６】本発明の第２の実施の形態に係る故障検査装置
の判定部の構成の一例を示す模式図である。FIG. 6 is a schematic diagram illustrating an example of a configuration of a determination unit of a failure inspection device according to a second embodiment of the present invention.
【図７】良否判定ユニットが設定するスペクトル値の判
定基準範囲を示す模式図である。FIG. 7 is a schematic diagram showing a determination reference range of a spectrum value set by a pass / fail determination unit.
【図８】本発明の第２の実施の形態に係る良否判定処理
を説明するためのフローチャートである。FIG. 8 is a flowchart illustrating a pass / fail determination process according to a second embodiment of the present invention.
【図９】本発明の第３の実施の形態に係る故障検査装置
の判定部の構成の一例を示す模式図である。FIG. 9 is a schematic diagram illustrating an example of a configuration of a determination unit of a failure inspection device according to a third embodiment of the present invention.
【図１０】良否判定ユニットが設定するスペクトル値の
判定基準範囲を示す模式図である。FIG. 10 is a schematic diagram illustrating a determination reference range of a spectrum value set by a pass / fail determination unit.
【図１１】本発明の第３の実施の形態に係る良否判定処
理を説明するためのフローチャートである。FIG. 11 is a flowchart illustrating a pass / fail determination process according to a third embodiment of the present invention.
【図１２】本発明の第４の実施の形態に係る故障検査装
置の判定部の構成の一例を示す模式図である。FIG. 12 is a schematic diagram illustrating an example of a configuration of a determination unit of a failure inspection device according to a fourth embodiment of the present invention.
【図１３】フィルタリングユニットが設定するスペクト
ル値の判定基準範囲を示す模式図である。FIG. 13 is a schematic diagram illustrating a determination reference range of a spectrum value set by a filtering unit.
【図１４】本発明の第４の実施の形態に係る良否判定処
理を説明するためのフローチャートである。FIG. 14 is a flowchart illustrating a pass / fail determination process according to a fourth embodiment of the present invention.
【図１５】本発明の第５の実施の形態に係る故障検査装
置の判定部の構成の一例を示す模式図である。FIG. 15 is a schematic diagram illustrating an example of a configuration of a determination unit of a failure inspection device according to a fifth embodiment of the present invention.
【図１６】本発明の第５の実施の形態に係る良否判定処
理を説明するためのフローチャートである。FIG. 16 is a flowchart illustrating a pass / fail determination process according to a fifth embodiment of the present invention.
【図１７】本発明の第６の実施の形態に係る故障検査装
置の判定部の構成の一例を示す模式図である。FIG. 17 is a schematic diagram illustrating an example of a configuration of a determination unit of a failure inspection device according to a sixth embodiment of the present invention.
【図１８】本発明の第６の実施の形態に係る良否判定処
理を説明するためのフローチャートである。FIG. 18 is a flowchart illustrating a pass / fail determination process according to a sixth embodiment of the present invention.
【図１９】従来の故障検査装置の構成の一例を示す模式
図である。FIG. 19 is a schematic diagram illustrating an example of a configuration of a conventional failure inspection device.
１ 判定部 ２ 検査部 １１ スペクトルデータ保存ユニット １２ 位置データ保存ユニット １３ 良否判定ユニット １４ 完全良品データ保存ユニット １５ 規格値保存ユニット １６ 距離算出ユニット １７ フィルタリングユニット １８ ローパスフィルタリングユニット １９ 遮断周波数値保存ユニット ２１ テストパタン格納ユニット ２２ プログラム格納ユニット ２３ ＬＳＩテスタ ２４ ＤＵＴ ２５ 電源 ２６ 電流検出ユニット ２７ スペクトル解析ユニット DESCRIPTION OF SYMBOLS 1 Judgment part 2 Inspection part 11 Spectrum data storage unit 12 Position data storage unit 13 Pass / fail judgment unit 14 Perfect non-defective data storage unit 15 Standard value storage unit 16 Distance calculation unit 17 Filtering unit 18 Low-pass filtering unit 19 Cut-off frequency value storage unit 21 Test Pattern storage unit 22 Program storage unit 23 LSI tester 24 DUT 25 Power supply 26 Current detection unit 27 Spectrum analysis unit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66 G01R 31/26 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/66 G01R 31/26
Claims (16)
プに対して電源電流を順次印加することにより、各集積
回路チップの故障を検出する故障検査装置において、 同一ウエハ上の良品となる集積回路チップに対して電源
電流を印加した際に得られる基準パワースペクトルを記
憶する基準スペクトル記憶手段と、 同一ウエハ上の検査対象となる集積回路チップに対して
電源電流を印加した際に得られるパワースペクトルを記
憶する検査スペクトル記憶手段と、 良品となる集積回路チップ及び検査対象となる集積回路
チップのウエハ上の位置情報を記憶する位置情報記憶手
段と、 前記位置情報記憶手段に記憶された位置情報に従って、
良品の集積回路チップと検査対象の集積回路チップとの
距離を算出する距離算出手段と、 前記距離算出手段により算出された距離に従って、前記
検査スペクトル記憶手段に記憶されたパワースペクトル
を補正するスペクトル補正手段と、 前記基準スペクトル記憶手段に記憶された基準パワース
ペクトルと前記スペクトル補正手段により補正されたパ
ワースペクトルとの変動量に従って、検査対象となる集
積回路チップの良否を判定する良否判定手段と、 を備えることを特徴とする集積回路の故障検査装置。1. A failure inspection apparatus for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer. Reference spectrum storage means for storing a reference power spectrum obtained when a power supply current is applied to a circuit chip, and power obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer Inspection spectrum storage means for storing a spectrum; position information storage means for storing position information of a non-defective integrated circuit chip and an integrated circuit chip to be inspected on a wafer; position information stored in the position information storage means According to
Distance calculating means for calculating the distance between the non-defective integrated circuit chip and the integrated circuit chip to be tested; and spectrum correction for correcting the power spectrum stored in the test spectrum storing means according to the distance calculated by the distance calculating means. Means, according to the amount of change between the reference power spectrum stored in the reference spectrum storage means and the power spectrum corrected by the spectrum correction means, pass / fail determination means for determining the pass / fail of the integrated circuit chip to be inspected. An integrated circuit failure inspection device, comprising:
プに対して電源電流を順次印加することにより、各集積
回路チップの故障を検出する故障検査装置において、 同一ウエハ上の良品となる集積回路チップに対して電源
電流を印加した際に得られる基準パワースペクトルを記
憶する基準スペクトル記憶手段と、 同一ウエハ上の検査対象となる集積回路チップに対して
電源電流を印加した際に得られるパワースペクトルを記
憶する検査スペクトル記憶手段と、 パワースペクトルの変動許容量を規定する規格値を予め
記憶する規格値記憶手段と、 良品となる集積回路チップ及び検査対象となる集積回路
チップのウエハ上の位置情報を記憶する位置情報記憶手
段と、 前記位置情報記憶手段に記憶された位置情報に従って、
検査対象の集積回路チップとの距離が最も小さい良品の
集積回路チップを算定し、算定した集積回路チップの基
準パワースペクトルを前記基準スペクトル記憶手段から
特定する基準スペクトル特定手段と、 前記基準スペクトル特定手段により特定された基準パワ
ースペクトルを中心として、前記規格値記憶手段に記憶
される規格値により定まる判定基準を設定する判定基準
設定手段と、 前記検査スペクトル記憶手段に記憶されたパワースペク
トルと前記判定基準設定手段が設定した判定基準とに従
って、検査対象となる集積回路チップの良否を判定する
良否判定手段と、 を備えることを特徴とする集積回路の故障検査装置。2. A failure inspection apparatus for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer, wherein the integrated circuit becomes a non-defective product on the same wafer. Reference spectrum storage means for storing a reference power spectrum obtained when a power supply current is applied to a circuit chip, and power obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer Inspection spectrum storage means for storing a spectrum; standard value storage means for preliminarily storing a standard value for defining a permissible power spectrum variation; positions of a non-defective integrated circuit chip and an integrated circuit chip to be inspected on a wafer Position information storage means for storing information, according to the position information stored in the position information storage means,
A reference spectrum specifying means for calculating a non-defective integrated circuit chip having the shortest distance from the integrated circuit chip to be inspected, and specifying the calculated reference power spectrum of the integrated circuit chip from the reference spectrum storage means; and A criterion setting unit for setting a criterion determined by a standard value stored in the standard value storage unit, centering on the reference power spectrum specified by: a power spectrum stored in the inspection spectrum storage unit and the criterion A failure determination unit that determines the quality of an integrated circuit chip to be tested according to a determination criterion set by a setting unit.
プに対して電源電流を順次印加することにより、各集積
回路チップの故障を検出する故障検査装置において、 同一ウエハ上の良品となる集積回路チップに対して電源
電流を印加した際に得られる基準パワースペクトルを記
憶する基準スペクトル記憶手段と、 同一ウエハ上の検査対象となる集積回路チップに対して
電源電流を印加した際に得られるパワースペクトルを記
憶する検査スペクトル記憶手段と、 距離に応じて変化するパワースペクトルの変動許容量を
規定する規格値を記憶する規格値記憶手段と、 良品となる集積回路チップ及び検査対象となる集積回路
チップのウエハ上の位置情報を記憶する位置情報記憶手
段と、 前記位置情報記憶手段に記憶された位置情報に従って、
検査対象の集積回路チップとの距離が最も小さい良品の
集積回路チップを特定するチップ特定手段と、 前記チップ特定手段により特定された良品の集積回路チ
ップの基準パワースペクトルを前記基準スペクトル記憶
手段から特定する基準スペクトル特定手段と、 前記チップ特定手段により特定された良品の集積回路チ
ップと検査対象の集積回路チップとの距離を算出する距
離算出手段と、 前記距離算出手段により算出された距離に応じて変化す
る規格値を前記規格値記憶手段から取得し、前記基準ス
ペクトル特定手段により特定された基準パワースペクト
ルを中心として、取得した規格値により定まる判定基準
を設定する判定基準設定手段と、 前記検査スペクトル記憶手段に記憶されたパワースペク
トルと前記判定基準設定手段が設定した判定基準とに従
って、検査対象となる集積回路チップの良否を判定する
良否判定手段と、 を備えることを特徴とする集積回路の故障検査装置。3. A failure inspection apparatus for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer, the integrated circuit being a non-defective product on the same wafer. Reference spectrum storage means for storing a reference power spectrum obtained when a power supply current is applied to a circuit chip, and power obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer Inspection spectrum storage means for storing a spectrum; standard value storage means for storing a specification value for defining a permissible variation of a power spectrum that varies according to a distance; a non-defective integrated circuit chip and an integrated circuit chip to be inspected Position information storage means for storing position information on the wafer, according to the position information stored in the position information storage means,
A chip specifying means for specifying a non-defective integrated circuit chip having the shortest distance from the integrated circuit chip to be inspected; and a reference power spectrum of the non-defective integrated circuit chip specified by the chip specifying means specified from the reference spectrum storage means. A reference spectrum specifying unit, a distance calculating unit that calculates a distance between a non-defective integrated circuit chip specified by the chip specifying unit and an integrated circuit chip to be inspected, and a distance calculated by the distance calculating unit. A changing standard value obtained from the standard value storing means, and a reference standard setting means for setting a judgment standard determined by the obtained standard value around the reference power spectrum specified by the reference spectrum specifying means; The power spectrum stored in the storage means and the criterion setting means set the A failure determination unit that determines the quality of an integrated circuit chip to be inspected according to a determination criterion.
プに対して電源電流を印加することにより、各集積回路
チップの故障を検出する故障検査装置において、 同一ウエハ上の検査対象となる各集積回路チップに対し
て電源電流を印加した際に得られる全てのパワースペク
トルを記憶する検査スペクトル記憶手段と、 検査対象となる各集積回路チップのウエハ上における全
ての位置情報を記憶する位置情報記憶手段と、 パワースペクトルの変動許容量を規定する規格値を記憶
する規格値記憶手段と、 前記検査スペクトル記憶手段に記憶される全てのパワー
スペクトルを前記位置情報記憶手段に記憶される各位置
情報に基づいてフィルタリングを施すフィルタリング手
段と、 前記フィルタリング手段によりフィルタリングされたパ
ワースペクトル、及び、前記規格値記憶手段に記憶され
る規格値に基づいて、各集積回路チップのウエハ上の位
置に従って変動する判定基準を設定する判定基準設定手
段と、 前記検査スペクトル記憶手段に記憶されたパワースペク
トルと前記判定基準設定手段が設定した判定基準とに従
って、検査対象となる集積回路チップの良否を判定する
良否判定手段と、 を備えることを特徴とする集積回路の故障検査装置。4. A failure inspection apparatus for detecting a failure of each integrated circuit chip by applying a power supply current to a plurality of integrated circuit chips formed on a wafer, wherein each of the plurality of integrated circuit chips to be inspected on the same wafer is provided. Inspection spectrum storage means for storing all power spectra obtained when a power supply current is applied to the integrated circuit chip, and position information storage for storing all position information on the wafer of each integrated circuit chip to be inspected Means, a standard value storage means for storing a standard value that defines an allowable amount of power spectrum variation, and all the power spectra stored in the test spectrum storage means for each position information stored in the position information storage means. Filtering means for filtering based on the power spectrum filtered by the filtering means. And a criterion setting unit that sets a criterion that varies according to the position of each integrated circuit chip on the wafer based on the standard value stored in the standard value storage unit, and stored in the inspection spectrum storage unit. A failure judgment unit for judging pass / fail of an integrated circuit chip to be inspected according to the power spectrum obtained and the judgment criterion set by the judgment criterion setting unit.
クトル記憶手段に記憶される全てのパワースペクトルを
前記位置情報記憶手段に記憶される各位置情報に基づい
てローパスフィルタリングを施し、パワースペクトルの
急峻な変化を除去する、 ことを特徴とする請求項４に記載の集積回路の故障検査
装置。5. The filtering means performs low-pass filtering on all power spectra stored in the inspection spectrum storage means based on each piece of position information stored in the position information storage means, and makes a sharp change in the power spectrum. The fault inspection device for an integrated circuit according to claim 4, wherein:
憶する遮断周波数値記憶手段を更に備え、 前記フィルタリング手段は、前記遮断周波数値記憶手段
に記憶されるカットオフ周波数情報を使用して、前記検
査スペクトル記憶手段に記憶される全てのパワースペク
トルを前記位置情報記憶手段に記憶される各位置情報に
基づいてローパスフィルタリングする、 ことを特徴とする請求項４又は５に記載の集積回路の故
障検査装置。6. The system further comprises cut-off frequency value storage means for storing predetermined cut-off frequency information, wherein said filtering means uses the cut-off frequency information stored in said cut-off frequency value storage means, 6. The fault test of the integrated circuit according to claim 4, wherein all power spectra stored in the test spectrum storage unit are low-pass filtered based on each position information stored in the position information storage unit. apparatus.
プに対して電源電流を順次印加することにより、各集積
回路チップの故障を検出する故障検査方法において、 同一ウエハ上の良品となる集積回路チップに対して電源
電流を印加した際に得られる基準パワースペクトルを取
得する基準スペクトル取得ステップと、 同一ウエハ上の検査対象となる集積回路チップに対して
電源電流を印加した際に得られるパワースペクトルを取
得する検査スペクトル取得ステップと、 良品の集積回路チップと検査対象の集積回路チップとの
距離を取得する距離取得ステップと、 前記距離取得ステップにて取得した距離に従って、前記
検査スペクトル取得ステップにて取得したパワースペク
トルを補正する補正ステップと、 前記基準スペクトル取得ステップにて取得した基準パワ
ースペクトルと前記補正ステップにて補正したパワース
ペクトルとの変動量に従って、検査対象となる集積回路
チップの良否を判定する良否判定ステップと、 を備えることを特徴とする故障検査方法。7. A failure inspection method for sequentially detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer. A reference spectrum obtaining step for obtaining a reference power spectrum obtained when a power supply current is applied to a circuit chip; and a power obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer. An inspection spectrum acquisition step of acquiring a spectrum, a distance acquisition step of acquiring a distance between a non-defective integrated circuit chip and an integrated circuit chip to be inspected, and the inspection spectrum acquisition step according to the distance acquired in the distance acquisition step. A correction step for correcting the power spectrum acquired by the A failure determination step of determining the quality of an integrated circuit chip to be inspected in accordance with the amount of change between the reference power spectrum acquired in step (a) and the power spectrum corrected in the correction step. .
プに対して電源電流を順次印加することにより、各集積
回路チップの故障を検出する故障検査方法において、 同一ウエハ上の検査対象となる集積回路チップに対して
電源電流を印加した際に得られるパワースペクトルを取
得する検査スペクトル取得ステップと、 検査対象となる集積回路チップのウエハ上における位置
情報を取得する位置情報取得ステップと、 前記位置情報取得ステップにて取得された位置情報に従
って、最も近い距離に位置する同一ウエハ上の良品とな
る集積回路チップを特定する基準チップ特定ステップ
と、 前記基準チップ特定ステップにて特定された良品となる
集積回路チップに対して電源電流を印加した際に得られ
る基準パワースペクトルを取得する基準スペクトル取得
ステップと、 パワースペクトルの変動許容量を規定する規格値を取得
する規格値取得ステップと、 前記基準スペクトルにて取得された基準パワースペクト
ルを中心として、前記規格値取得ステップにて取得され
た規格値により定まる判定基準を設定する判定基準設定
ステップと、 前記検査スペクトル取得ステップにて取得されたパワー
スペクトルと前記判定基準設定ステップにて設定された
判定基準とに従って、検査対象となる集積回路チップの
良否を判定する良否判定ステップと、 を備えることを特徴とする故障検査方法。8. A failure inspection method for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer, the inspection target being an inspection target on the same wafer. An inspection spectrum acquisition step of acquiring a power spectrum obtained when a power supply current is applied to an integrated circuit chip; a position information acquisition step of acquiring position information of an integrated circuit chip to be inspected on a wafer; A reference chip specifying step of specifying a non-defective integrated circuit chip on the same wafer located at the closest distance in accordance with the position information obtained in the information obtaining step; and a non-defective product specified in the reference chip specifying step A reference spectrum for obtaining a reference power spectrum obtained when a power supply current is applied to an integrated circuit chip. A vector acquisition step, a standard value acquisition step of acquiring a standard value that defines a permissible variation of the power spectrum, and a standard value spectrum acquired around the reference power spectrum acquired by the reference spectrum. A criterion setting step of setting a criterion determined by a standard value; and an integrated circuit chip to be inspected according to the power spectrum acquired in the inspection spectrum acquiring step and the criterion set in the criterion setting step. A failure determination step of determining the quality of the failure.
プに対して電源電流を順次印加することにより、各集積
回路チップの故障を検出する故障検査方法において、 同一ウエハ上の検査対象となる集積回路チップに対して
電源電流を印加した際に得られるパワースペクトルを取
得する検査スペクトル取得ステップと、 検査対象となる集積回路チップのウエハ上における位置
情報を取得する位置情報取得ステップと、 前記位置情報取得ステップにて取得された位置情報に従
って、最も近い距離に位置する同一ウエハ上の良品とな
る集積回路チップを特定する基準チップ特定ステップ
と、 前記基準チップ特定ステップにて特定された良品となる
集積回路チップに対して電源電流を印加した際に得られ
る基準パワースペクトルを取得する基準スペクトル取得
ステップと、 前記基準チップ特定ステップにて特定された良品となる
集積回路チップと検査対象となる集積回路チップとの距
離を算出する距離算出ステップと、 前記距離算出ステップにて算出した距離に応じて変化す
るパワースペクトルの変動許容量を規定する規格値を取
得する規格値取得ステップと、 前記基準スペクトルにて取得された基準パワースペクト
ルを中心として、前記規格値取得ステップにて取得され
た規格値により定まる判定基準を設定する判定基準設定
ステップと、 前記検査スペクトル取得ステップにて取得されたパワー
スペクトルと前記判定基準設定ステップにて設定された
判定基準とに従って、検査対象となる集積回路チップの
良否を判定する良否判定ステップと、 を備えることを特徴とする故障検査方法。9. A failure inspection method for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer, the inspection target being an inspection target on the same wafer. An inspection spectrum acquisition step of acquiring a power spectrum obtained when a power supply current is applied to an integrated circuit chip; a position information acquisition step of acquiring position information of an integrated circuit chip to be inspected on a wafer; A reference chip specifying step of specifying a non-defective integrated circuit chip on the same wafer located at the closest distance in accordance with the position information obtained in the information obtaining step; and a non-defective product specified in the reference chip specifying step A reference spectrum for obtaining a reference power spectrum obtained when a power supply current is applied to an integrated circuit chip. A vector obtaining step, a distance calculating step of calculating a distance between a non-defective integrated circuit chip specified in the reference chip specifying step and an integrated circuit chip to be inspected, and a distance calculated in the distance calculating step. A standard value obtaining step of obtaining a standard value that defines a permissible variation amount of a power spectrum that changes according to the standard value obtained in the standard value obtaining step with the reference power spectrum obtained in the reference spectrum as a center. A criterion setting step of setting a criterion determined by a value, and an integrated circuit chip to be inspected according to the power spectrum acquired in the inspection spectrum acquiring step and the criterion set in the criterion setting step. A failure determination step of determining whether the failure is good or bad. .
ップに対して電源電流を印加することにより、各集積回
路チップの故障を検出する故障検査方法において、 同一ウエハ上の検査対象となる各集積回路チップに対し
て電源電流を印加した際に得られる全てのパワースペク
トルを取得する検査スペクトル取得ステップと、 検査対象となる各集積回路チップのウエハ上における全
ての位置情報を取得する位置情報取得ステップと、 パワースペクトルの変動許容量を規定する規格値を取得
する規格値取得ステップと、 前記検査スペクトル取得ステップにて取得した全てのパ
ワースペクトルを前記位置情報取得ステップにて取得し
た各位置情報に基づいてフィルタリングを施すフィルタ
リングステップと、 前記フィルタリングステップにてフィルタリングされた
パワースペクトル、及び、前記規格値取得ステップにて
取得した規格値に基づいて、各集積回路チップのウエハ
上の位置に従って変動する判定基準を設定する判定基準
設定ステップと、 前記検査スペクトル取得ステップにて取得されたパワー
スペクトルと前記判定基準設定ステップにて設定された
判定基準とに従って、検査対象となる集積回路チップの
良否を判定する良否判定ステップと、 を備えることを特徴とする故障検査方法。10. A failure inspection method for detecting a failure of each integrated circuit chip by applying a power supply current to a plurality of integrated circuit chips formed on a wafer. An inspection spectrum acquisition step for acquiring all power spectra obtained when a power supply current is applied to the integrated circuit chip, and a position information acquisition for acquiring all position information on a wafer of each integrated circuit chip to be inspected Step, a standard value obtaining step of obtaining a standard value that defines a permissible amount of fluctuation of the power spectrum, and all the power spectra obtained in the inspection spectrum obtaining step to each position information obtained in the position information obtaining step. A filtering step of performing filtering on the basis of A criterion setting step of setting a criterion that fluctuates according to a position of each integrated circuit chip on a wafer based on the filtered power spectrum and the standard value obtained in the standard value obtaining step; A failure judgment step of judging the quality of an integrated circuit chip to be inspected according to the power spectrum obtained in the step and the judgment criterion set in the judgment criterion setting step. Method.
査スペクトル取得ステップにて取得した全てのパワース
ペクトルを前記位置情報取得ステップにて取得した各位
置情報に基づいてローパスフィルタリングを施し、パワ
ースペクトルの急峻な変化を除去する、 ことを特徴とする請求項１０に記載の故障検査方法。11. The filtering step includes performing low-pass filtering on all power spectra acquired in the inspection spectrum acquiring step based on each piece of position information acquired in the position information acquiring step, and performing a sharp change in the power spectrum. The fault inspection method according to claim 10, wherein:
遮断周波数値取得ステップを更に備え、 前記フィルタリングステップは、前記遮断周波数値取得
ステップにて取得されたカットオフ周波数情報を使用し
て、前記検査スペクトル取得ステップにて取得した全て
のパワースペクトルを前記位置情報取得ステップにて取
得した各位置情報に基づいてローパスフィルタリングす
る、 ことを特徴とする請求項１０又は１１に記載の故障検査
方法。12. The method according to claim 12, further comprising: obtaining a cutoff frequency value to obtain predetermined cutoff frequency information, wherein the filtering step uses the cutoff frequency information obtained in the cutoff frequency value obtaining step to perform the inspection. The failure inspection method according to claim 10, wherein all power spectra acquired in the spectrum acquisition step are subjected to low-pass filtering based on each piece of position information acquired in the position information acquisition step.
ップに対して電源電流を順次印加することにより、各集
積回路チップの故障を検出するプログラムを記録したコ
ンピュータ読み取り可能な記録媒体であって、 同一ウエハ上の良品となる集積回路チップに対して電源
電流を印加した際に得られる基準パワースペクトルを取
得する基準スペクトル取得ステップと、同一ウエハ上の
検査対象となる集積回路チップに対して電源電流を印加
した際に得られるパワースペクトルを取得する検査スペ
クトル取得ステップと、良品の集積回路チップと検査対
象の集積回路チップとの距離を取得する距離取得ステッ
プと、前記距離取得ステップにて取得した距離に従っ
て、前記検査スペクトル取得ステップにて取得したパワ
ースペクトルを補正する補正ステップと、前記基準スペ
クトル取得ステップにて取得した基準パワースペクトル
と前記補正ステップにて補正したパワースペクトルとの
変動量に従って、検査対象となる集積回路チップの良否
を判定する良否判定ステップとを有する故障検査方法を
コンピュータに実行させるためのプログラムを記録した
コンピュータ読み取り可能な記録媒体。13. A computer-readable recording medium storing a program for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer. A reference spectrum obtaining step for obtaining a reference power spectrum obtained when a power supply current is applied to a non-defective integrated circuit chip on the same wafer; and a power supply for an integrated circuit chip to be inspected on the same wafer. An inspection spectrum acquisition step of acquiring a power spectrum obtained when a current is applied, a distance acquisition step of acquiring a distance between a non-defective integrated circuit chip and an integrated circuit chip to be inspected, and the distance acquisition step. Correction for correcting the power spectrum acquired in the inspection spectrum acquisition step according to the distance A failure determining step of determining whether the integrated circuit chip to be inspected is defective according to the amount of change between the reference power spectrum obtained in the reference spectrum obtaining step and the power spectrum corrected in the correction step. A computer-readable recording medium on which a program for causing a computer to execute an inspection method is recorded.
ップに対して電源電流を順次印加することにより、各集
積回路チップの故障を検出するプログラムを記録したコ
ンピュータ読み取り可能な記録媒体であって、 同一ウエハ上の検査対象となる集積回路チップに対して
電源電流を印加した際に得られるパワースペクトルを取
得する検査スペクトル取得ステップと、検査対象となる
集積回路チップのウエハ上における位置情報を取得する
位置情報取得ステップと、前記位置情報取得ステップに
て取得された位置情報に従って、最も近い距離に位置す
る同一ウエハ上の良品となる集積回路チップを特定する
基準チップ特定ステップと、前記基準チップ特定ステッ
プにて特定された良品となる集積回路チップに対して電
源電流を印加した際に得られる基準パワースペクトルを
取得する基準スペクトル取得ステップと、パワースペク
トルの変動許容量を規定する規格値を取得する規格値取
得ステップと、前記基準スペクトルにて取得された基準
パワースペクトルを中心として、前記規格値取得ステッ
プにて取得された規格値により定まる判定基準を設定す
る判定基準設定ステップと、前記検査スペクトル取得ス
テップにて取得されたパワースペクトルと前記判定基準
設定ステップにて設定された判定基準とに従って、検査
対象となる集積回路チップの良否を判定する良否判定ス
テップとを有する故障検査方法をコンピュータに実行さ
せるためのプログラムを記録したコンピュータ読み取り
可能な記録媒体。14. A computer-readable recording medium storing a program for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer. An inspection spectrum obtaining step of obtaining a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer; and obtaining position information of the integrated circuit chip to be inspected on the wafer. Position information obtaining step, a reference chip specifying step of specifying a non-defective integrated circuit chip on the same wafer located at the closest distance according to the position information obtained in the position information obtaining step, and the reference chip specifying step. Obtained when a power supply current is applied to the non-defective integrated circuit chip specified in the step. A reference spectrum obtaining step of obtaining a reference power spectrum to be obtained, a standard value obtaining step of obtaining a standard value defining a permissible variation of the power spectrum, and a standard power spectrum obtained by the reference spectrum. A criterion setting step of setting a criterion determined by the standard value obtained in the value obtaining step, and a power spectrum obtained in the inspection spectrum obtaining step and a criterion set in the criterion setting step. And a computer-readable recording medium storing a program for causing a computer to execute a failure inspection method having a quality determination step of determining quality of an integrated circuit chip to be inspected.
ップに対して電源電流を順次印加することにより、各集
積回路チップの故障を検出するプログラムを記録したコ
ンピュータ読み取り可能な記録媒体であって、 同一ウエハ上の検査対象となる集積回路チップに対して
電源電流を印加した際に得られるパワースペクトルを取
得する検査スペクトル取得ステップと、検査対象となる
集積回路チップのウエハ上における位置情報を取得する
位置情報取得ステップと、前記位置情報取得ステップに
て取得された位置情報に従って、最も近い距離に位置す
る同一ウエハ上の良品となる集積回路チップを特定する
基準チップ特定ステップと、前記基準チップ特定ステッ
プにて特定された良品となる集積回路チップに対して電
源電流を印加した際に得られる基準パワースペクトルを
取得する基準スペクトル取得ステップと、前記基準チッ
プ特定ステップにて特定された良品となる集積回路チッ
プと検査対象となる集積回路チップとの距離を算出する
距離算出ステップと、前記距離算出ステップにて算出し
た距離に応じて変化するパワースペクトルの変動許容量
を規定する規格値を取得する規格値取得ステップと、前
記基準スペクトルにて取得された基準パワースペクトル
を中心として、前記規格値取得ステップにて取得された
規格値により定まる判定基準を設定する判定基準設定ス
テップと、前記検査スペクトル取得ステップにて取得さ
れたパワースペクトルと前記判定基準設定ステップにて
設定された判定基準とに従って、検査対象となる集積回
路チップの良否を判定する良否判定ステップとを有する
故障検査方法をコンピュータに実行させるためのプログ
ラムを記録したコンピュータ読み取り可能な記録媒体。15. A computer-readable recording medium storing a program for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer. An inspection spectrum obtaining step of obtaining a power spectrum obtained when a power supply current is applied to an integrated circuit chip to be inspected on the same wafer; and obtaining position information of the integrated circuit chip to be inspected on the wafer. Position information obtaining step, a reference chip specifying step of specifying a non-defective integrated circuit chip on the same wafer located at the closest distance according to the position information obtained in the position information obtaining step, and the reference chip specifying step. Obtained when a power supply current is applied to the non-defective integrated circuit chip specified in the step. A reference spectrum obtaining step of obtaining a reference power spectrum to be obtained, a distance calculating step of calculating a distance between a non-defective integrated circuit chip specified in the reference chip specifying step and an integrated circuit chip to be inspected, and the distance A standard value obtaining step of obtaining a standard value that defines a permissible variation amount of a power spectrum that changes in accordance with the distance calculated in the calculating step; and the standard value, with the reference power spectrum obtained in the reference spectrum as a center. A criterion setting step of setting a criterion determined by the standard value obtained in the obtaining step, and a power spectrum obtained in the inspection spectrum obtaining step and the criterion set in the criterion setting step, Pass / fail judgment step for judging pass / fail of the integrated circuit chip to be inspected A computer-readable recording medium storing a program for executing a fault inspection method in a computer having a.
ップに対して電源電流を順次印加することにより、各集
積回路チップの故障を検出するプログラムを記録したコ
ンピュータ読み取り可能な記録媒体であって、 同一ウエハ上の検査対象となる各集積回路チップに対し
て電源電流を印加した際に得られる全てのパワースペク
トルを取得する検査スペクトル取得ステップと、検査対
象となる各集積回路チップのウエハ上における全ての位
置情報を取得する位置情報取得ステップと、パワースペ
クトルの変動許容量を規定する規格値を取得する規格値
取得ステップと、前記検査スペクトル取得ステップにて
取得した全てのパワースペクトルを前記位置情報取得ス
テップにて取得した各位置情報に基づいてフィルタリン
グを施すフィルタリングステップと、前記フィルタリン
グステップにてフィルタリングされたパワースペクト
ル、及び、前記規格値取得ステップにて取得した規格値
に基づいて、各集積回路チップのウエハ上の位置に従っ
て変動する判定基準を設定する判定基準設定ステップ
と、前記検査スペクトル取得ステップにて取得されたパ
ワースペクトルと前記判定基準設定ステップにて設定さ
れた判定基準とに従って、検査対象となる集積回路チッ
プの良否を判定する良否判定ステップとを有する故障検
査方法をコンピュータに実行させるためのプログラムを
記録したコンピュータ読み取り可能な記録媒体。16. A computer-readable recording medium storing a program for detecting a failure of each integrated circuit chip by sequentially applying a power supply current to a plurality of integrated circuit chips formed on a wafer. An inspection spectrum obtaining step of obtaining all power spectra obtained when a power supply current is applied to each integrated circuit chip to be inspected on the same wafer; and A position information acquiring step for acquiring all position information, a standard value acquiring step for acquiring a standard value that defines a permissible amount of power spectrum variation, and the power information acquired in the inspection spectrum acquiring step. A filtering unit that performs filtering based on each position information acquired in the acquiring step. A judgment criterion for setting a judgment criterion that fluctuates according to the position of each integrated circuit chip on a wafer based on the step, the power spectrum filtered in the filtering step, and the standard value obtained in the standard value obtaining step. A setting step, and a pass / fail judgment step of judging pass / fail of the integrated circuit chip to be tested according to the power spectrum acquired in the test spectrum acquisition step and the criterion set in the criterion setting step. A computer-readable recording medium on which a program for causing a computer to execute the failure inspection method is recorded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16596599A JP3356118B2 (en) | 1999-06-11 | 1999-06-11 | Failure inspection apparatus, failure inspection method, and recording medium for integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16596599A JP3356118B2 (en) | 1999-06-11 | 1999-06-11 | Failure inspection apparatus, failure inspection method, and recording medium for integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353727A JP2000353727A (en) | 2000-12-19 |
| JP3356118B2 true JP3356118B2 (en) | 2002-12-09 |
Family
ID=15822385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16596599A Expired - Fee Related JP3356118B2 (en) | 1999-06-11 | 1999-06-11 | Failure inspection apparatus, failure inspection method, and recording medium for integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3356118B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158265A (en) * | 2000-11-20 | 2002-05-31 | Advantest Corp | Testing device and method of electronic device |
| JP2013055092A (en) * | 2011-09-01 | 2013-03-21 | Renesas Electronics Corp | Screening method, screening device, and program |
-
1999
- 1999-06-11 JP JP16596599A patent/JP3356118B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000353727A (en) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6366108B2 (en) | System and method for detecting defects within an electrical circuit by analyzing quiescent current | |
| JP5080526B2 (en) | Method and apparatus for data analysis | |
| JP2002107404A (en) | Non-defective article determination method for cmos integrated circuit | |
| CN113900869A (en) | Chip test data judgment method and device, storage medium and test method | |
| US20020180477A1 (en) | Method for testing a semiconductor integrated circuit | |
| JP2008002900A (en) | Screening method, system, and program for semiconductor devices | |
| US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
| JP3356118B2 (en) | Failure inspection apparatus, failure inspection method, and recording medium for integrated circuit | |
| KR20130096228A (en) | Data perturbation for wafer inspection or metrology setup | |
| JP2007240376A (en) | Method and device for inspecting stationary power source current of semiconductor integrated circuit | |
| US20020111759A1 (en) | Failure analysis device and failure analysis method | |
| US6947871B2 (en) | Yield/quality improvement using calculated failure rate derived from multiple component level parameters | |
| US6681361B1 (en) | Semiconductor device inspection apparatus and semiconductor device inspection method | |
| US8878561B2 (en) | Screening method, screening device and program | |
| JP4043743B2 (en) | Semiconductor test equipment | |
| JP3696009B2 (en) | Semiconductor test apparatus, semiconductor test method, and recording medium | |
| JP3191782B2 (en) | Integrated circuit failure inspection apparatus and method, and recording medium recording control program | |
| JP2007123623A (en) | Semiconductor test apparatus and method therefor | |
| JP2006214860A (en) | Inspection method and device for semiconductor integrated circuit | |
| JPH0296672A (en) | Inspection of integrated circuit | |
| Zhou et al. | A Low Cost Self-Adaptive Screening Method based on Automatic Test Equipment for Low Dropout Voltage Regulators in Mass Production | |
| US20130103328A1 (en) | Screening device for semiconductor devices, screening method for semiconductor devices and program thereof | |
| JPH06118131A (en) | Testing of integrated circuit | |
| SU1420558A1 (en) | Method of rejecting potentially unstable digital integrated microcircuits | |
| TW202036013A (en) | Inspection system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131004 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |