JP3356077B2 - How to make the output interval constant when setting the constant scan of the programmable controller - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は産業機器等で使用さ
れるプログラマブルコントローラにおけるＣＰＵユニッ
トのコンスタントスキャン設定時の出力制御のばらつき
削減に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to reduction of variation in output control when a constant scan of a CPU unit is set in a programmable controller used in industrial equipment or the like.

【０００２】[0002]

【従来の技術】コンスタントスキャン機能とは、例えば
特開平１−１１９８０４号公報に示されるように、シー
ケンスプログラムの０ステップ目からＥＮＤ処理までの
実行に要するプログラム実行時間（Ｔ１）及び入出力リ
フレッシュ時間（Ｔ２）の和で示されるスキャンタイム
（Ｔ１＋Ｔ２）を一定化させる機能であり、通常、入出
力のばらつきにより制御に支障をもたらすシステムで有
効な機能である。2. Description of the Related Art A constant scan function is a program execution time (T1) and an input / output refresh time required for executing a sequence program from a 0th step to an END process as disclosed in Japanese Patent Application Laid-Open No. 1-119804. This is a function for stabilizing the scan time (T1 + T2) represented by the sum of (T2), and is generally an effective function in a system in which control is hindered by input / output variations.

【０００３】従来のＣＰＵユニットにおけるコンスタン
トスキャン機能の処理方式を、図６〜図９に基づいて説
明する。なお、従来技術のコンスタントスキャン機能の
設定条件として、Ａ、Ｂ、ＣはＣＰＵチップに内蔵され
る汎用レジスタ、コンスタントスキャン設定時間は１０
ｍｓｅｃ、定周期割込み間隔は５ｍｓ間隔で定周期割込
みが発生するように設定してあるものとする。ここで、
定周期割込みとは、ＣＰＵユニット内のクロック回路か
らの信号によって作られる処理であり、バッテリの電源
電圧低下をチェックするなど毎ＥＮＤ処理には実行不要
で、かつ、定期的に処理する必要のあるものである。A processing method of a constant scan function in a conventional CPU unit will be described with reference to FIGS. A, B, and C are general-purpose registers built into the CPU chip, and the constant scan setting time is 10 times.
It is assumed that the fixed-cycle interrupt interval is set such that a fixed-cycle interrupt occurs at an interval of 5 ms. here,
The periodic interrupt is a process generated by a signal from a clock circuit in the CPU unit, and is not required to be executed for every END process such as checking for a drop in the power supply voltage of a battery and needs to be processed periodically. Things.

【０００４】図６は、ＣＰＵユニットのシステム構成を
示すシステム構成図である。図において、１はＣＰＵユ
ニットであり、ＯＳ−ＲＯＭ７Ａに記述されたプログラ
ムを実行したり、シーケンスプログラムを解読および実
行するＣＰＵチップ２と、ユーザにより周辺機器１４で
プログラミングされたシーケンスプログラムを受信する
周辺機器Ｉ／Ｆ部３と、受信したシーケンスプログラム
を格納するシーケンスプログラムメモリ４と、シーケン
スプログラムの実行結果を格納するデバイスメモリ５
と、一時的なデータ退避などに使用されるワークメモリ
６と、スイッチなどの入力機器からの情報を取得するた
めの入力部１１と、ランプなどの出力機器に演算結果を
出力するための出力部１２と、シーケンスプログラムの
実行および停止をユーザにより操作変更可能とするため
のＲＵＮ／ＳＴＯＰ切換えスイッチ１３と、クロック回
路８からのパルスをカウントし、カウント値によりＣＰ
Ｕチップ２に対し割込みを発生させる定周期割込み発生
回路９と、ＣＰＵユニット１が時間計測に用いるＴＭＲ
レジスタ１０を装備している。ここで、定周期割込み発
生回路９とＴＭＲレジスタ１０は、クロック回路８から
のパルス信号を受ける限り動作し続ける。FIG. 6 is a system configuration diagram showing the system configuration of the CPU unit. In the figure, reference numeral 1 denotes a CPU unit which executes a program described in the OS-ROM 7A, decodes and executes a sequence program, and a peripheral which receives a sequence program programmed by the user on the peripheral device 14. A device I / F unit 3, a sequence program memory 4 for storing received sequence programs, and a device memory 5 for storing execution results of the sequence programs
A work memory 6 used for temporary data saving, an input unit 11 for acquiring information from an input device such as a switch, and an output unit for outputting a calculation result to an output device such as a lamp. 12, a RUN / STOP switch 13 for enabling the user to change the execution and stop of the sequence program, and counts the pulses from the clock circuit 8, and counts the CP from the count value.
A fixed-cycle interrupt generation circuit 9 for generating an interrupt for the U chip 2 and a TMR used by the CPU unit 1 for time measurement
A register 10 is provided. Here, the fixed cycle interrupt generation circuit 9 and the TMR register 10 continue to operate as long as the pulse signal from the clock circuit 8 is received.

【０００５】図７は、定周期割込み処理を示すフローチ
ャートである。図８は、コンスタントスキャンが設定さ
れている場合におけるＣＰＵユニットの電源ＯＮ以降の
処理を示すフローチャートである。図９は、定周期割込
みと出力リフレッシュのタイミングを示す図である。FIG. 7 is a flow chart showing a fixed period interrupt process. FIG. 8 is a flowchart showing processing after the power of the CPU unit is turned on when the constant scan is set. FIG. 9 is a diagram illustrating timings of the periodic interrupt and the output refresh.

【０００６】次に、従来の動作について図６〜図９を用
いて説明する。ＣＰＵユニット１には、バッテリ電源電
圧の低下チェック（以下バッテリチェック）、周辺機器
装着チェック、ワークメモリ故障チェック等、さまざま
な動作状態チェック機能を装備しており、この動作状態
チェック機能は定周期割込み発生回路９からの割り込み
のタイミングで、その割り込みのカウンタ値に応じた動
作状態チェックを１種類ずつ処理する。これら動作状態
チェックは、各動作状態チェック機能毎に処理時間が異
なっており、また、チェックＯＫ／ＮＧ時でも処理時間
は変化する。Next, a conventional operation will be described with reference to FIGS. The CPU unit 1 is equipped with various operation state checking functions such as a battery power supply voltage drop check (hereinafter referred to as a battery check), a peripheral device installation check, and a work memory failure check. At the timing of the interrupt from the generation circuit 9, the operation status check corresponding to the counter value of the interrupt is processed one by one. The processing time of these operation state checks differs for each operation state check function, and the processing time changes even when the check is OK / NG.

【０００７】まず、定周期割込みを行う際の内部処理に
ついて、図７を用いて説明する。はじめに、ステップＳ
５１において、どの動作状態チェック機能の実施をさせ
るかを決定する定周期割込み発生カウンタの値が、動作
状態チェック機能の個数（この場合は例えばｎ）を越え
ているかをチェックする。ステップＳ５１におけるチェ
ックの結果、越えている（例えばｎ＋１の）場合は、ｎ
＋１に対応したチェック機能が存在しないため、定周期
割込み発生カウンタの値を０に初期化（ステップＳ５
２）後、ステップＳ５３に移行する。一方、ステップＳ
５１におけるチェックの結果、超えていない（例えば
１）場合は、そのままステップＳ５３に移行する。[0007] First, an internal process when a fixed period interrupt is performed will be described with reference to FIG. First, step S
At 51, it is checked whether the value of the fixed-cycle interrupt occurrence counter for determining which operation state check function is to be executed exceeds the number of operation state check functions (in this case, for example, n). As a result of the check in step S51, if the number exceeds (for example, n + 1), n
Since the check function corresponding to +1 does not exist, the value of the fixed-cycle interrupt occurrence counter is initialized to 0 (step S5).
2) Then, the process proceeds to step S53. On the other hand, step S
As a result of the check in 51, if the number does not exceed (for example, 1), the process directly proceeds to step S53.

【０００８】ステップＳ５３では、定周期割込み発生カ
ウンタの値を判別し、カウンタの値に応じた動作状態チ
ェックを行う。例えば、定周期割込み発生カウンタの値
が、「０」ならばバッテリチェック（ステップＳ５
４）、「１」ならば周辺機器の装着チェック（ステップ
Ｓ５５）、「ｎ」ならばワークメモリ故障チェック（ス
テップＳ５６）などのように動作状態チェック機能を実
施する。In step S53, the value of the fixed-cycle interrupt occurrence counter is determined, and an operation state check according to the value of the counter is performed. For example, if the value of the fixed cycle interrupt occurrence counter is "0", the battery is checked (step S5).
4) If "1", an operation status check function such as a peripheral device mounting check (step S55), if "n", a work memory failure check (step S56), etc.

【０００９】動作状態チェック機能を実施後は、ステッ
プＳ５７において、定周期割込み発生カウンタに１を加
算し、次回の定周期割込み発生時に備えて、定周期割込
みを終了する。上記のような処理を行なうことにより各
動作状態チェック機能を定周期毎に実施することが可能
となる。After executing the operation state check function, in step S57, 1 is added to the fixed cycle interrupt occurrence counter, and the fixed cycle interrupt is terminated in preparation for the next fixed cycle interrupt occurrence. By performing the above-described processing, it becomes possible to execute each operation state check function at regular intervals.

【００１０】次に、図８を用いて、従来のコンスタント
スキャン設定時のＣＰＵユニットの電源ＯＮ以降の処理
について説明する。ＣＰＵユニット１を立ちあげると、
初めに、ステップＳ６１にて、ＣＰＵユニット１が動作
するための初期設定を行なう。なお、この初期設定で
は、定周期割込みの発生間隔の設定などをＣＰＵ２がＯ
Ｓ−ＲＯＭ７Ａに記述されたプログラムによって行な
う。Next, a description will be given of processing after turning on the power of the CPU unit when the conventional constant scan is set, with reference to FIG. When the CPU unit 1 is started,
First, in step S61, initialization for operating the CPU unit 1 is performed. In this initial setting, the CPU 2 sets the interval of the periodic interrupt occurrence and the like.
This is performed by a program described in the S-ROM 7A.

【００１１】続いてステップＳ６２にて、ＣＰＵユニッ
ト１がＲＵＮモードかＳＴＯＰモードかを判断すべく、
ＲＵＮ／ＳＴＯＰ切換えスイッチ１３の判断を行なう。
ここで、ＲＵＮ／ＳＴＯＰ切換えスイッチ１３が、ＳＴ
ＯＰ側を向いていた場合は、ステップＳ７３に移行し
て、通常ＣＰＵユニット１の動作を停止するために出力
を全てＯＦＦするＳＴＯＰ処理を行なった後、再びＲＵ
Ｎ／ＳＴＯＰ切換えスイッチ１３の判断を行い（ステッ
プＳ６２）、これを繰り返す。Subsequently, in step S62, in order to determine whether the CPU unit 1 is in the RUN mode or the STOP mode,
The RUN / STOP switch 13 is determined.
Here, the RUN / STOP switch 13 is set to ST
If it is turned to the OP side, the process shifts to step S73 to perform a STOP process of turning off all outputs in order to stop the operation of the normal CPU unit 1, and then to the RU again.
A determination is made by the N / STOP switch 13 (step S62), and this is repeated.

【００１２】一方、ＲＵＮ／ＳＴＯＰ切換えスイッチ１
３が、ＲＵＮ側を向いていた場合は、ステップＳ６３に
移行し、現在のＴＭＲレジスタ値をコンスタントスキャ
ン待ち開始ＴＭＲ値としてワークメモリ６に格納する。
ここでワークメモリ６に格納したＴＭＲレジスタ値は、
コンスタントスキャン設定時間まで到達したかどうかを
判断するときに用いる。On the other hand, a RUN / STOP switch 1
If No. 3 faces the RUN side, the process proceeds to step S63, and the current TMR register value is stored in the work memory 6 as the constant scan wait start TMR value.
Here, the TMR register value stored in the work memory 6 is
This is used to determine whether the time has reached the constant scan set time.

【００１３】続いて、ステップＳ６４にて、出力リフレ
ッシュ処理を行い、シーケンスプログラムによる演算結
果を格納するデバイスメモリ５（出力）のデータをラン
プなど出力機器に出力するために、出力部１２に書込
む。ステップＳ６５では、入力リフレッシュ処理を行
い、スイッチなどの入力機器の情報を入力部１１からデ
バイスメモリ５（入力）に読み出す。Subsequently, in step S64, output refresh processing is performed, and data in the device memory 5 (output) for storing the operation result of the sequence program is written to the output unit 12 in order to output the data to an output device such as a lamp. . In step S65, input refresh processing is performed, and information on input devices such as switches is read from the input unit 11 to the device memory 5 (input).

【００１４】続いて、ステップＳ６６にて、デバイスメ
モリ５（入力）の情報を元に、シーケンスプログラムを
実行して入力条件に基づいた演算結果をデバイスメモリ
５（出力）に出力し、ステップＳ６７にて、主に周辺機
器１４との交信を行なうＥＮＤ処理を行なう。Subsequently, in step S66, a sequence program is executed based on the information in the device memory 5 (input) to output an operation result based on the input condition to the device memory 5 (output). Then, an END process for mainly communicating with the peripheral device 14 is performed.

【００１５】そして、ステップＳ６８〜７１にて、コン
スタントスキャン時間待ち処理を行なう。まず、現在の
ＴＭＲレジスタ１０の値をレジスタＢに読み出す（ステ
ップＳ６８）。続いて、レジスタＢからコンスタントス
キャン待ち開始ＴＭＲ値を減算し、結果をレジスタＣに
格納する（ステップＳ６９）。したがって、レジスタＣ
には、コンスタントスキャン待ちを開始してからの経過
時間が格納されることになる。In steps S68 to S71, a constant scan time waiting process is performed. First, the current value of the TMR register 10 is read into the register B (step S68). Subsequently, the constant scan wait start TMR value is subtracted from the register B, and the result is stored in the register C (step S69). Therefore, register C
Stores the time elapsed since the start of the constant scan wait.

【００１６】続いて、ステップＳ７０にて、コンスタン
トスキャン設定時間とレジスタＣを比較し、レジスタＣ
がコンスタントスキャン設定時間（１０ｍｓｅｃ）未満
のときは、再びステップＳ６８へ戻る。一方、レジスタ
Ｃがコンスタントスキャン設定時間（１０ｍｓｅｃ）以
上のときは、ステップＳ７１に移行して、レジスタＢを
コンスタントスキャン待ち開始ＴＭＲ用のワークメモリ
６に格納し、次のコンスタントスキャン待ち処理のため
の準備を行なう。Subsequently, in step S70, the constant scan set time is compared with the register C, and
Is less than the constant scan set time (10 msec), the process returns to step S68. On the other hand, if the value of the register C is equal to or longer than the constant scan set time (10 msec), the process proceeds to step S71, where the register B is stored in the constant scan wait start TMR work memory 6, and the next constant scan wait process is performed. Prepare.

【００１７】コンスタントスキャン待ち処理終了後、再
びＲＵＮ／ＳＴＯＰ切換えスイッチ１３の判断を行ない
（ステップＳ７２）、ＳＴＯＰ側を向いていた場合はＳ
ＴＯＰ処理（ステップＳ７３）を行なった後、ステップ
Ｓ６２に移行して、再びＲＵＮ／ＳＴＯＰ切換えスイッ
チ１３の判断を行い、これを繰り返す。一方、ＲＵＮ側
を向いていた場合はステップＳ６４以降の処理を行い、
以下これを繰り返す。After the end of the constant scan waiting process, the RUN / STOP switch 13 is judged again (step S72).
After performing the TOP process (step S73), the process proceeds to step S62, where the determination of the RUN / STOP switch 13 is made again, and this is repeated. On the other hand, if the player is facing the RUN side, the process from step S64 is performed.
This is repeated below.

【００１８】なお、定周期割込みの発生周期は、通常は
電源投入時やリセット直後からのクロック回路８のパル
ス信号を定周期割込み発生回路より発生し、定周期割込
みが発生するタイミングは、電源投入時やリセット直後
と同期している。The period of generation of the periodic interrupt is generally such that the pulse signal of the clock circuit 8 is generated from the periodic interrupt generating circuit at power-on or immediately after resetting. Synchronized with time or immediately after reset.

【００１９】[0019]

【発明が解決しようとする課題】上述のように定周期割
込みは、電源投入時やリセット直後と同期している。す
なわち、定周期割込みの発生タイミングが、ＲＵＮ／Ｓ
ＴＯＰ切換えスイッチのＳＴＯＰ→ＲＵＮへの切換えと
同期していないため、ＲＵＮ／ＳＴＯＰ切換えスイッチ
をＳＴＯＰ→ＲＵＮと切換えると、図９に示すように、
例えば出力リフレッシュ中に定周期割込みが発生する可
能性がある。ここで、入出力リフレッシュは、システム
の構成上、定周期間隔毎に実行されているが、上述した
如く、出力リフレッシュ中に定周期割込みが発生する場
合、出力リフレッシュの処理間隔が一定化しなくため、
コンスタントスキャン設定による出力間隔の一定化がで
きなくなるという問題が生じる。As described above, the fixed-period interrupt is synchronized with power-on and immediately after reset. That is, the generation timing of the periodic interrupt is RUN / S
Since the TOP switch is not synchronized with the switch from STOP to RUN, when the RUN / STOP switch is switched from STOP to RUN, as shown in FIG.
For example, a periodic interrupt may occur during output refresh. Here, the input / output refresh is executed at regular intervals due to the configuration of the system. However, as described above, when a periodic interrupt occurs during output refresh, the processing interval of output refresh is not fixed. ,
There is a problem that the output interval cannot be made constant by the constant scan setting.

【００２０】本発明は、上記問題点を解決するためにな
されたものであり、定周期割込みをＲＵＮ／ＳＴＯＰ切
換えスイッチをＳＴＯＰ→ＲＵＮまたは電源投入後→Ｒ
ＵＮと同期させることにより、コンスタントスキャン設
定による出力間隔を一定化を可能としたＣＰＵユニット
を提供しようとするものである。The present invention has been made in order to solve the above-mentioned problem. In order to solve the above-mentioned problem, a fixed-period interrupt is executed by setting a RUN / STOP switch to STOP → RUN or after power-on → R
An object of the present invention is to provide a CPU unit capable of stabilizing an output interval by constant scan setting by synchronizing with UN.

【００２１】[0021]

【課題を解決するための手段】この本発明にかかるプロ
グラマブルコントローラのコンスタントスキャン設定時
の出力間隔の一定化方法は、所定のシーケンスプログラ
ムを実行するためのプログラム実行時間と、リフレッシ
ュに要するリフレッシュ時間との和であるスキャンタイ
ムを一定化すべく、コンスタントスキャン待ち処理を行
うプログラマブルコントローラにおいて、リフレッシュ
中の定周期割込みの発生を防止すべく、リフレッシュ処
理直前に強制的に定周期割込みを発生させるものであ
る。According to the present invention, a method for stabilizing an output interval when a constant scan is set in a programmable controller according to the present invention includes a program execution time for executing a predetermined sequence program and a refresh time required for refreshing. In order to stabilize the scan time, which is the sum of the above, in a programmable controller that performs a constant scan wait process, a periodic interrupt is forcibly generated immediately before the refresh process in order to prevent the occurrence of a periodic interrupt during the refresh. .

【００２２】[0022]

【００２３】また、リフレッシュ中の定周期割込みを発
生を防止すべく、リフレッシュ処理直前に強制的に定周
期割込みを発生させた後、リフレッシュ処理に移行する
までの誤差調整時間を設け、待ち時間処理を行うもので
ある。Further, in order to prevent the occurrence of a periodic interrupt during refresh, an error adjustment time is provided from when a periodic interrupt is forcibly generated immediately before the refresh process to when the process shifts to the refresh process. Is what you do.

【００２４】さらに、ＲＵＮ／ＳＴＯＰ切換えスイッチ
にて、ＲＵＮ動作に変更した際に、直ちに定周期割込み
発生の微調整を行うものである。Further, when the operation is changed to the RUN operation by the RUN / STOP switch, fine adjustment of the occurrence of the periodic interrupt is immediately performed.

【００２５】[0025]

【発明の実施の形態】実施の形態１．本発明の請求項に
ついての実施例を図１〜図５を用いて説明する。図１
は、ＣＰＵユニットのシステム構成を示すシステム構成
図である。図において、１はＣＰＵユニットであり、Ｏ
Ｓ−ＲＯＭ７に記述されたプログラムを実行したり、シ
ーケンスプログラムを解読および実行するＣＰＵチップ
２と、ユーザにより周辺機器１４でプログラミングされ
たシーケンスプログラムを受信する周辺機器Ｉ／Ｆ部３
と、受信したシーケンスプログラムを格納するシーケン
スプログラムメモリ４と、シーケンスプログラムの実行
結果を格納するデバイスメモリ５と、一時的なデータ退
避などに使用されるワークメモリ６と、スイッチなどの
入力機器からの情報を取得するための入力部１１と、ラ
ンプなどの出力機器に演算結果を出力するための出力部
１２と、シーケンスプログラムの実行および停止をユー
ザにより操作変更可能とするためのＲＵＮ／ＳＴＯＰ切
換えスイッチ１３と、クロック回路８からのパルスをカ
ウントし、カウント値によりＣＰＵチップ２に対し割込
みを発生させる定周期割込み発生回路９と、ＣＰＵユニ
ット１が時間計測に用いるＴＭＲレジスタ１０を装備し
ている。ここで、定周期割込み発生回路９とＴＭＲレジ
スタ１０は、クロック回路８からのパルス信号を受ける
限り動作し続ける。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 Embodiments of the present invention will be described with reference to FIGS. FIG.
FIG. 1 is a system configuration diagram showing a system configuration of a CPU unit. In the figure, reference numeral 1 denotes a CPU unit;
A CPU chip 2 for executing a program described in the S-ROM 7 or for decoding and executing a sequence program; and a peripheral device I / F unit 3 for receiving a sequence program programmed in the peripheral device 14 by a user.
And a sequence program memory 4 for storing the received sequence program, a device memory 5 for storing the execution result of the sequence program, a work memory 6 used for temporary data saving, etc., and input devices such as switches. An input unit 11 for acquiring information, an output unit 12 for outputting a calculation result to an output device such as a lamp, and a RUN / STOP switch for enabling a user to change the execution and stop of the sequence program 13, a fixed-cycle interrupt generation circuit 9 for counting pulses from the clock circuit 8 and generating an interrupt for the CPU chip 2 based on the count value, and a TMR register 10 used by the CPU unit 1 for time measurement. Here, the fixed cycle interrupt generation circuit 9 and the TMR register 10 continue to operate as long as the pulse signal from the clock circuit 8 is received.

【００２６】図２は、定周期割込み処理を示すフローチ
ャートである。図３は、本発明におけるコンスタントス
キャン設定時のＣＰＵユニット電源ＯＮ以降処理を示す
フローチャートである。図４は、本発明の実施の形態に
おける定周期割込み発生タイミング微調整処理を示すフ
ローチャートである。図５は、本発明の実施の形態にお
けるコンスタントスキャン設定時の定周期割込みと、出
力リフレエッシュのタイミングを示す図である。FIG. 2 is a flowchart showing the periodic interrupt processing. FIG. 3 is a flowchart showing processing after turning on the CPU unit power when constant scan is set in the present invention. FIG. 4 is a flowchart showing the fixed-period interrupt occurrence timing fine adjustment processing according to the embodiment of the present invention. FIG. 5 is a diagram showing a periodic interrupt and a timing of an output refresh when a constant scan is set in the embodiment of the present invention.

【００２７】ＣＰＵユニット１には、バッテリ電源電圧
の低下チェック（以下バッテリチェック）、周辺機器装
着チェック、ワークメモリ故障チェック等、さまざまな
動作状態チェック機能を装備しており、この動作状態チ
ェック機能は定周期割込み発生回路９からの割り込みの
タイミングで、その割り込みのカウンタ値に応じた動作
状態チェックを１種類ずつ処理する。これら動作状態チ
ェックは、各動作状態チェック機能毎に処理時間が異な
っており、また、チェックＯＫ／ＮＧ時でも処理時間は
変化する。The CPU unit 1 is equipped with various operation status check functions such as a battery power supply voltage drop check (hereinafter referred to as a battery check), a peripheral device attachment check, and a work memory failure check. At the timing of the interruption from the fixed-period interruption generating circuit 9, an operation state check corresponding to the counter value of the interruption is processed one by one. The processing time of these operation state checks differs for each operation state check function, and the processing time changes even when the check is OK / NG.

【００２８】まず、バッテリ電源電圧の低下チェック
（以下バッテリチェック）、周辺機器装着チェック、ワ
ークメモリ故障チェック等、さまざまな動作状態チェッ
ク機能を行うべく、定周期割込みを行う際の内部処理に
ついて図２を用いて説明する。ここで、動作状態チェッ
ク機能は定周期割込み発生回路９からの割り込みのタイ
ミングで、その割り込みのカウンタ値に応じた動作状態
チェックを１種類ずつ処理する。また、これら動作状態
チェックは、各動作状態チェック機能毎に処理時間が異
なっており、また、チェックＯＫ／ＮＧ時でも処理時間
は変化する。First, an internal process when a periodic interrupt is performed in order to perform various operation state checking functions such as a battery power supply voltage drop check (hereinafter referred to as a battery check), a peripheral device mounting check, and a work memory failure check is shown in FIG. This will be described with reference to FIG. Here, the operation state check function performs an operation state check in accordance with the counter value of the interrupt one by one at the timing of an interrupt from the periodic interrupt generation circuit 9. The processing time of these operation state checks differs for each operation state check function, and the processing time changes even when the check is OK / NG.

【００２９】はじめに、ステップＳ１において、どの動
作状態チェック機能の実施をさせるかを決定する定周期
割込み発生カウンタの値が、動作状態チェック機能の個
数（この場合は例えばｎ）を越えているかをチェックす
る。ステップＳ１におけるチェックの結果、越えている
（例えばｎ＋１の）場合は、ｎ＋１に対応したチェック
機能が存在しないため、定周期割込み発生カウンタの値
を０に初期化（ステップＳ２）後、ステップＳ３に移行
する。一方、ステップＳ１におけるチェックの結果、超
えていない（例えば１）場合は、そのままステップＳ３
に移行する。First, in step S1, it is checked whether the value of the fixed-cycle interrupt occurrence counter for determining which operation state check function is to be executed exceeds the number of operation state check functions (in this case, for example, n). I do. If the result of the check in step S1 exceeds (eg, n + 1), there is no check function corresponding to n + 1, so that the value of the fixed-cycle interrupt occurrence counter is initialized to 0 (step S2), and then to step S3. Transition. On the other hand, if the result of the check in step S1 does not exceed (for example, 1), the process proceeds to step S3.
Move to

【００３０】ステップＳ３では、定周期割込み発生カウ
ンタの値を判別し、カウンタの値に応じた動作状態チェ
ックを行う。例えば、定周期割込み発生カウンタの値
が、「０」ならばバッテリチェック（ステップＳ４）、
「１」ならば周辺機器の装着チェック（ステップＳ
５）、「ｎ」ならばワークメモリ故障チェック（ステッ
プＳ６）などのように動作状態チェック機能を実施す
る。In step S3, the value of the fixed-cycle interrupt occurrence counter is determined, and an operation state check according to the value of the counter is performed. For example, if the value of the fixed-cycle interrupt occurrence counter is "0", a battery check is performed (step S4).
If "1", check the attachment of peripheral devices (step S
5) If "n", an operation state check function such as a work memory failure check (step S6) is performed.

【００３１】動作状態チェック機能を実施後は、ステッ
プＳ７において、定周期割込み発生カウンタに１を加算
し、次回の定周期割込み発生時に備えて、定周期割込み
を終了する。上記のような処理を行なうことにより各動
作状態チェック機能を定周期毎に実施することが可能と
なる。After executing the operation state check function, in step S7, 1 is added to the fixed-cycle interrupt occurrence counter, and the fixed-cycle interrupt is terminated in preparation for the next fixed-cycle interrupt occurrence. By performing the above-described processing, it becomes possible to execute each operation state check function at regular intervals.

【００３２】次に、本発明におけるコンスタントスキャ
ン設定時のＣＰＵユニット電源ＯＮ以降処理の動作につ
いて、図３を用いて説明する。なお、本渡宇佐は、ＯＳ
−ＲＯＭ７に格納されたプログラムに基づき動作する。Next, the operation after the CPU unit is turned on when the constant scan is set in the present invention will be described with reference to FIG. In addition, Usato Hondo is an OS
-Operate based on a program stored in the ROM 7.

【００３３】ＣＰＵユニットの電源をＯＮし、ＣＰＵユ
ニット１を立ちあげると、初めに、ステップＳ１１に
て、ＣＰＵユニット１が動作するための初期設定を行な
う。なお、この初期設定では、定周期割込みの発生間隔
の設定などを行なう。When the power of the CPU unit is turned on and the CPU unit 1 is started, first, in step S11, initialization for operating the CPU unit 1 is performed. In this initial setting, setting of an interval of occurrence of a fixed-cycle interrupt and the like are performed.

【００３４】続いてステップＳ１２にて、ＣＰＵユニッ
ト１がＲＵＮモードかＳＴＯＰモードかを判断すべく、
ＲＵＮ／ＳＴＯＰ切換えスイッチ１３の判断を行なう。
ここで、ＲＵＮ／ＳＴＯＰ切換えスイッチ１３が、ＳＴ
ＯＰ側を向いていた場合はステップＳ２４に移行して、
通常ＣＰＵユニット１の動作を停止するために出力を全
てＯＦＦするＳＴＯＰ処理を行なった後、再びＲＵＮ／
ＳＴＯＰ切換えスイッチ１３の判断を行い（ステップＳ
１２）、これを繰り返す。Subsequently, in step S12, in order to determine whether the CPU unit 1 is in the RUN mode or the STOP mode,
The RUN / STOP switch 13 is determined.
Here, the RUN / STOP switch 13 is set to ST
If the player is facing the OP side, the process proceeds to step S24,
After performing a STOP process for turning off all outputs to stop the operation of the normal CPU unit 1, RUN /
The STOP switch 13 is determined (step S
12) Repeat this.

【００３５】一方、ＲＵＮ／ＳＴＯＰ切換えスイッチ１
３が、ＲＵＮ側を向いていた場合は、ステップＳ１３に
移行し、従来技術と異なる定周期割込み発生タイミング
微調整処理を行なう。On the other hand, a RUN / STOP switch 1
If No. 3 is directed to the RUN side, the process proceeds to step S13, where a fixed-period interrupt generation timing fine adjustment process different from the related art is performed.

【００３６】従来技術で示したごとく、図８におけるＲ
ＵＮ／ＳＴＯＰ切換えスイッチ判別（ステップＳ６２）
後、ＲＵＮ動作を行う場合、直ちに出力リフレッシュ処
理が発生してしまう。しかしながら、ここでＲＵＮ動作
を実施したのでは、出力リフレッシュ中に定周期割込み
が発生し、外部機器への出力がばらついてしまう場合が
あるため、本実施の形態では、図３におけるステップＳ
１３（定周期割込み発生タイミング微調整処理）を行
う。As shown in the prior art, R in FIG.
UN / STOP switch determination (step S62)
Thereafter, when performing the RUN operation, the output refresh processing occurs immediately. However, if the RUN operation is performed here, a periodic interrupt may occur during output refresh and the output to the external device may vary, so in the present embodiment, step S in FIG.
13 (periodic interrupt generation timing fine adjustment processing).

【００３７】ここで、定周期割込み発生タイミング微調
整処理に関して、図４を用いて説明する。ステップＳ３
１にて、定周期割込みが発生する度に、０、１、２・・
ｎのようにカウントアップする定周期割込み発生カウン
タの値をレジスタＡに読み出す。Here, the fixed-period interrupt generation timing fine adjustment processing will be described with reference to FIG. Step S3
Each time a fixed-cycle interrupt occurs, 0, 1, 2,.
The value of the fixed cycle interrupt occurrence counter which counts up like n is read out to the register A.

【００３８】続いて、ステップＳ３２にて、レジスタＡ
の値と、現在の定周期割込み発生カウンタの値を比較
し、一致していた場合は、ステップＳ３１以降に新たな
定周期割込みは発生していないので、定周期割込みが発
生するまで時間待ちを行なうために再びステップＳ３２
の処理を行なう。一方、レジスタＡの値と、現在の定周
期割込み発生カウンタの値を比較し、不一致の場合は、
ステップＳ３１以降に定周期割込みが発生したため、ス
テップＳ３３に移行し、次の処理を行なう。Subsequently, at step S32, the register A
Is compared with the current value of the fixed-cycle interrupt generation counter. If the values match, a new fixed-cycle interrupt has not occurred since step S31, so that time waiting is performed until a fixed-cycle interrupt occurs. Step S32 again to perform
Is performed. On the other hand, the value of the register A is compared with the current value of the fixed-period interrupt occurrence counter.
Since a fixed-period interrupt has occurred after step S31, the flow shifts to step S33 to perform the following processing.

【００３９】ステップＳ３３では、ＴＭＲレジスタ１０
を読み出しレジスタＢへ格納する。なお、本実施の形態
におけるＴＭＲレジスタ１０は、ＣＰＵユニット１の電
源ＯＮからカウントを始め、例えば１００μＳ毎に、
０、１、２・・６５５６５、０のように変化を繰り返
す。In step S33, the TMR register 10
Is stored in the read register B. Note that the TMR register 10 in the present embodiment starts counting when the power of the CPU unit 1 is turned on.
The change is repeated like 0, 1, 2,... 65565,0.

【００４０】続いて、ステップＳ３４にて、現在のＴＭ
Ｒレジスタ１０の値からレジスタＢの値を減算し、レジ
スタＣへ格納する。すなわち、レジスタＣには、ステッ
プＳ３２にて定周期割込み発生を確認してからの時間が
格納されることになる。Subsequently, in step S34, the current TM
The value of the register B is subtracted from the value of the R register 10 and stored in the register C. That is, the time after the occurrence of the periodic interrupt has been confirmed in step S32 is stored in the register C.

【００４１】ここで、割り込み処理内容により、定周期
割込みに要する処理時間は変化してしまう。そのため、
この定周期割込み処理（定周期割込み発生タイミング）
がリフレッシュ時間にかからないように、定周期割込み
処理が終了した後、リフレッシュ処理に入るまでに所定
の誤差調整時間を設ける。Here, the processing time required for the periodic interrupt changes depending on the content of the interrupt processing. for that reason,
This fixed-cycle interrupt processing (fixed-cycle interrupt generation timing)
After the fixed-period interrupt process is completed, a predetermined error adjustment time is provided before the refresh process is started so that the refresh time is not taken.

【００４２】そのため、ステップＳ３５では、定周期割
込み処理時間が延び、リフレッシュ時間にかからないよ
うに調整するための誤差調整時間と、レジスタＣの時間
とを比較する。比較の結果、レジスタＣの値が誤差調整
時間より小さい場合、すなわち、定周期割込みが発生し
た後、該割込み処理時間が伸びる可能性のある時間分経
過していない場合は、ステップＳ３４に戻り、レジスタ
Ｃの値が、誤差調整時間以上となるための処理を繰り返
す。一方、比較の結果、レジスタＣの値が誤差調整時間
以上となった場合は、誤差調整時間分、待ちを行なった
ため、定周期割込みの処理時間が延びたとしても、リフ
レッシュ時間にはかからないことになるので、定周期割
込み発生タイミング微調整処理を終了し、図３における
ステップＳ１４に移行する。Therefore, in step S35, the time of the register C is compared with the error adjustment time for adjusting so that the fixed period interrupt processing time is extended and the refresh time is not required. As a result of the comparison, if the value of the register C is smaller than the error adjustment time, that is, if the time during which the interrupt processing time is likely to increase after the occurrence of the fixed-period interrupt has not elapsed, the flow returns to step S34. The processing for making the value of the register C equal to or longer than the error adjustment time is repeated. On the other hand, if the result of the comparison indicates that the value of the register C is equal to or longer than the error adjustment time, the processing waits for the error adjustment time, so that even if the processing time of the periodic interrupt is extended, it does not take the refresh time. Therefore, the fixed-period interrupt generation timing fine adjustment processing is ended, and the routine goes to Step S14 in FIG.

【００４３】図２に戻り、ステップＳ１４にて、現在の
ＴＭＲレジスタ値をコンスタントスキャン待ち開始ＴＭ
Ｒ値としてワークメモリ６に格納する。ここでワークメ
モリ６に格納したＴＭＲレジスタ値は、コンスタントス
キャン設定時間まで到達したかどうかを判断するときに
用いる。Returning to FIG. 2, in step S14, the current TMR register value is set to the constant scan wait start TM
It is stored in the work memory 6 as an R value. Here, the TMR register value stored in the work memory 6 is used to determine whether or not the time has reached the constant scan set time.

【００４４】続いて、ステップＳ１５にて、出力リフレ
ッシュ処理を行い、シーケンスプログラムによる演算結
果を格納するデバイスメモリ５（出力）のデータをラン
プなど出力機器に出力するために、出力部１２に書込
む。ステップＳ１６では、入力リフレッシュ処理を行
い、スイッチなどの入力機器の情報を入力部１１からデ
バイスメモリ５（入力）に読み出す。Subsequently, in step S15, output refresh processing is performed, and data of the device memory 5 (output) for storing the operation result of the sequence program is written to the output unit 12 in order to output the data to an output device such as a lamp. . In step S16, input refresh processing is performed, and information on input devices such as switches is read from the input unit 11 to the device memory 5 (input).

【００４５】続いて、ステップＳ１７にて、デバイスメ
モリ５（入力）の情報を元に、シーケンスプログラムを
実行して入力条件に基づいた演算結果をデバイスメモリ
５（出力）に出力し、ステップＳ１８にて、主に周辺機
器１４との交信を行なうＥＮＤ処理を行なう。Subsequently, in step S17, a sequence program is executed based on the information in the device memory 5 (input), and an operation result based on the input condition is output to the device memory 5 (output). Then, an END process for mainly communicating with the peripheral device 14 is performed.

【００４６】そして、ステップＳ１９〜２２にて、コン
スタントスキャン時間待ち処理を行なう。まず、現在の
ＴＭＲレジスタ１０の値をレジスタＢに読み出す（ステ
ップＳ１９）。続いて、レジスタＢからコンスタントス
キャン待ち開始ＴＭＲ値を減算し、結果をレジスタＣに
格納する（ステップＳ２０）。したがって、レジスタＣ
には、コンスタントスキャン待ちを開始してからの経過
時間が格納されることになる。Then, in steps S19 to S22, a constant scan time waiting process is performed. First, the current value of the TMR register 10 is read into the register B (step S19). Subsequently, the constant scan wait start TMR value is subtracted from the register B, and the result is stored in the register C (step S20). Therefore, register C
Stores the time elapsed since the start of the constant scan wait.

【００４７】続いて、ステップＳ２１にて、コンスタン
トスキャン設定時間とレジスタＣを比較し、レジスタＣ
がコンスタントスキャン設定時間（例えば、１０ｍｓｅ
ｃ）未満のときは、再びステップＳ１９へ戻る。一方、
レジスタＣがコンスタントスキャン設定時間（例えば、
１０ｍｓｅｃ）以上のときは、ステップＳ２２に移行し
て、レジスタＢをコンスタントスキャン待ち開始ＴＭＲ
用のワークメモリ６に格納し、次のコンスタントスキャ
ン待ち処理のための準備を行なう。Subsequently, in step S21, the constant scan set time is compared with the register C, and
Is a constant scan set time (for example, 10 msec
If less than c), the process returns to step S19. on the other hand,
When the register C has a constant scan set time (for example,
If it is 10 msec) or more, the process proceeds to step S22, and the register B is set to the constant scan wait start TMR.
And prepares for the next constant scan waiting process.

【００４８】コンスタントスキャン待ち処理終了後、再
びＲＵＮ／ＳＴＯＰ切換えスイッチ１３の判断を行ない
（ステップＳ２３）、ＳＴＯＰ側を向いていた場合はＳ
ＴＯＰ処理（ステップＳ２４）を行なった後、ステップ
Ｓ１２に移行して、再びＲＵＮ／ＳＴＯＰ切換えスイッ
チ１３の判断を行い、これを繰り返す。一方、ＲＵＮ側
を向いていた場合はステップＳ１５以降の処理を行い、
以下これを繰り返す。After completion of the constant scan waiting process, the RUN / STOP switch 13 is judged again (step S23).
After performing the TOP process (step S24), the process proceeds to step S12, where the determination of the RUN / STOP switch 13 is performed again, and this is repeated. On the other hand, if the player is facing the RUN side, the process from step S15 is performed.
This is repeated below.

【００４９】定周期割込みの発生周期は、「電源投入後
→ＲＵＮおよびＳＴＯＰ→ＲＵＮ」のタイミングにおい
て微調整を行なうことにより、「電源投入後→ＲＵＮお
よびＳＴＯＰ→ＲＵＮ」と同期することになる。つま
り、定周期割込みの発生タイミングは図５のように出力
リフレッシュ時間を外した形で定周期割込みが発生する
ことになる。そのため、本実施の形態によれば、入出力
リフレッシュの際に定周期割込みが発生せず、コンスタ
ントスキャン設定時間は安定し、出力間隔の誤差をＴＭ
Ｒレジスタの誤差分（例えば、ＴＭＲレジスタの最小単
位＝±１００μＳ）に抑える事ができるため、外部機器
の制御が安定する。The period of occurrence of the fixed-period interrupt is synchronized with “after power-on → RUN and STOP → RUN” by performing fine adjustment at the timing of “after power-on → RUN and STOP → RUN”. That is, as shown in FIG. 5, the fixed-period interrupt occurs at a timing that excludes the output refresh time. Therefore, according to the present embodiment, a fixed-cycle interrupt does not occur at the time of input / output refresh, the constant scan set time is stabilized, and the error of the output interval is reduced by TM.
Since the error of the R register (for example, the minimum unit of the TMR register = ± 100 μS) can be suppressed, the control of the external device is stabilized.

【００５０】[0050]

【発明の効果】この発明は、以上に説明したように構成
されているので、以下に記載されるような効果を奏す
る。Since the present invention is configured as described above, it has the following effects.

【００５１】本発明によれば、リフレッシュ処理中に発
生する定周期割込み処理を防止でき、コンスタントスキ
ャン設定時に出力間隔の誤差をＴＭＲレジスタの誤差分
に抑える事ができるため、外部機器の制御が安定する。
また、定周期割込み処理の処理時間が変動したとして
も、確実にリフレッシュ処理中での発生を防止すること
ができる。According to the present invention, it is possible to prevent a periodic interruption process occurring during the refresh process, and to suppress the error of the output interval to the error of the TMR register when the constant scan is set. I do.
Further, even if the processing time of the periodic interrupt processing varies, it is possible to reliably prevent the occurrence during the refresh processing.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の実施の形態におけるシステムＣＰＵ
ユニットのシステム構成図である。FIG. 1 shows a system CPU according to an embodiment of the present invention.
It is a system configuration diagram of a unit.

【図２】 本発明の実施の形態における定周期割込み処
理を示すフローチャートである。FIG. 2 is a flowchart showing a periodic interrupt process according to the embodiment of the present invention.

【図３】 本発明の実施の形態におけるコンスタントス
キャン設定時のＣＰＵユニットの電源ＯＮ以降処理を示
すフローチャートである。FIG. 3 is a flowchart showing processing after power-on of a CPU unit when a constant scan is set in the embodiment of the present invention.

【図４】 本発明の実施の形態における定周期割込み発
生タイミング微調整処理を示すフローチャートである。FIG. 4 is a flowchart showing a fixed-period interrupt occurrence timing fine adjustment process according to the embodiment of the present invention.

【図５】 本発明の実施例におけるコンスタントスキャ
ン設定時の定周期割込みと、出力リフレッシュのタイミ
ングを示す図である。FIG. 5 is a diagram showing a fixed-period interruption when a constant scan is set and an output refresh timing in the embodiment of the present invention.

【図６】 従来のシステムＣＰＵユニットのシステム構
成図である。FIG. 6 is a system configuration diagram of a conventional system CPU unit.

【図７】 従来の定周期割込み処理を示すフローチャー
トである。FIG. 7 is a flowchart showing conventional fixed-cycle interrupt processing.

【図８】 従来のコンスタントスキャン設定時のＣＰＵ
ユニットの電源ＯＮ以降処理を示すフローチャートであ
る。FIG. 8 shows a conventional CPU when a constant scan is set.
It is a flowchart which shows a process after power-on of a unit.

【図９】 従来のコンスタントスキャン設定時の定周期
割込みと出力リフレッシュのタイミングを示す図であ
る。FIG. 9 is a diagram illustrating a conventional fixed-cycle interrupt and a timing of output refresh when constant scan is set.

【符号の説明】[Explanation of symbols]

１ ＣＰＵユニット、２ ＣＰＵ、３ 周辺機器Ｉ／Ｆ
部、４ シーケンスプログラムメモリ、５ デバイスメ
モリ、６ ワークメモリ、７ ＯＳ−ＲＯＭ、８ クロ
ック回路、９ 定周期割込み発生回路、１０ ＴＭＲレ
ジスタ、１１入力部、１２ 出力部、１３ ＲＵＮ／Ｓ
ＴＯＰ切換えスイッチ、１４ 周辺機器。1 CPU unit, 2 CPU, 3 peripheral device I / F
Section, 4 sequence program memory, 5 device memory, 6 work memory, 7 OS-ROM, 8 clock circuit, 9 fixed-cycle interrupt generation circuit, 10 TMR register, 11 input section, 12 output section, 13 RUN / S
TOP switch, 14 peripheral devices.

フロントページの続き (72)発明者 加賀美 裕行 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平１−119804（ＪＰ，Ａ) 特開 平２−8906（ＪＰ，Ａ) 特開 昭63−170703（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05B 19/04 - 19/05 Continuation of front page (72) Inventor Hiroyuki Kagami 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation (56) References JP-A-1-119804 (JP, A) JP-A-2-8906 ( JP, A) JP-A-63-170703 (JP, A) (58) Fields investigated (Int. Cl. ⁷ , DB name) G05B 19/04-19/05

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 所定のシーケンスプログラムを実行する
ためのプログラム実行時間と、リフレッシュに要するリ
フレッシュ時間との和であるスキャンタイムを一定化す
べく、コンスタントスキャン待ち処理を行うプログラマ
ブルコントローラにおいて、リフレッシュ中の定周期割
込みの発生を防止すべく、リフレッシュ処理直前に強制
的に定周期割込みを発生させることを特徴とするプログ
ラマブルコントローラのコンスタントスキャン設定時の
出力間隔の一定化方法。1. A programmable controller that performs a constant scan waiting process to stabilize a scan time, which is a sum of a program execution time for executing a predetermined sequence program and a refresh time required for a refresh, includes: Periodic schedule
Forced immediately before refresh processing to prevent
A method for stabilizing an output interval when a constant scan is set in a programmable controller, characterized by periodically generating a periodic interrupt . 【請求項２】 リフレッシュ中の定周期割込みの発生を
防止すべく、リフレッシュ処理直前に強制的に定周期割
込みを発生させた後、リフレッシュ処理に移行するまで
の誤差調整時間を設け、待ち時間処理を行うことを特徴
とする請求項１に記載のプログラマブルコントローラの
コンスタントスキャン設定時の出力間隔の一定化方法。2. The method according to claim 1 , wherein a periodic interrupt is generated during refresh.
In order to prevent this, forcibly set a fixed period immediately before the refresh processing.
From the occurrence of the
It is characterized by providing an error adjustment time for
2. The method according to claim 1, wherein the output interval is set to be constant when the constant scan is set in the programmable controller. 【請求項３】 ＲＵＮ／ＳＴＯＰ切換えスイッチにて、
ＲＵＮ動作に変更した際に、直ちに定周期割込み発生の
微調整を行うことを特徴とする請求項１または２の何れ
かに記載のプログラマブルコントローラのコンスタント
スキャン設定時の出力間隔の一定化方法。3. A RUN / STOP switch,
When changing to RUN operation, a fixed-cycle interrupt
3. The method according to claim 1, wherein fine adjustment is performed.
The method for stabilizing the output interval when the constant scan is set in the programmable controller according to the above item (1).