JP3351794B2 - Ｔｖ受信機用のマルチモード補間フィルタ - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、複数の代替フォーマットで生じる圧縮解除
されたビデオ信号をスキャン・コンバートする補間器に
関する。

背景技術 圧縮されたビデオ信号が伝送されると、当然、レシー
バ装置は、伝送されたビデオデータのフォーマットに関
係なく、標準化されたフォーマットでイメージをディス
プレイすることになるものと予測される。例えば、MPEG
2（Moving Pictures Expert Group of the Internatio
nal Standardization Organization）フォーマットに従
って圧縮されたビデオ信号は、4:2:2フォーマット、4:
2:0フォーマットおよび他の種々のフォーマットでイメ
ージを表現することができる。伝送されたフォーマット
に関係なく、レシーバは全てのイメージを、例えば、4:
2:2フォーマットでディスプレイすべきである。

フォーマットからフォーマットにスキャン・コンバー
トする公知のシステムが数多く存在する。名目上、この
ようなシステムは、具体的な信号フォーマットから具体
的なフォーマットに変換するように適正化されている。
しかし、TV受信機の環境では、前もって分かっている伝
送された信号フォーマットごとに、複数の適正化された
スキャン・コンバータを含むことは実際的でない。むし
ろ、スキャン・コンバータへは、適正化された性能より
は、許容できる性能を有する単一のコンバータ装置によ
り、変換することができる妥協したアプローチを採らな
ければならない。

異なる圧縮プロセスをサポートし、同様に、異なる解
像度フォーマットをサポートするMPEG 2標準を考察す
る。異なる圧縮プロセスには、フレーム内処理とフィー
ルド内処理が含まれる。

MPEG復号化プロセスからのローデータ（raw data）
は、ビデオ信号のフレームである。full解像度フレーム
（4:2:0）は480ラインのルミナンス信号と、240ライン
のクロミナンス信号よりなる。half解像度（4:2:0）に
は240ラインのルミナンス信号と120ラインのクロミナン
ス信号が含まれる。full解像度モードでは、復号化され
たラインを、 Y1,Y2,Y3,Y4,Y5,Y6,……Y480 C1,C2,C3,C4, ……C240 と番号を付けることができ、half解像度モードでは、復
号化されたラインを Y1,Y2,Y3,Y4,YS,Y6,……Y240 C1,C2,C3,C4, ……C120 と番号を付けることができる。

MPEGデコーダの出力は、常に、ルミナンス・ラインがク
ロミナンス・ラインの２倍である。しかし、望ましい出
力4:2:3ディスプレイ・フォーマットを、 OY1,OY2,OY3,OY4,……OY480 OC1,OC2,OC3,OC4,……OC480 と表すことができる。

元の解像度に関係なく、クロミナンス・ラインの数はア
ップ・コンバートされる。half解像度モードでは、ルミ
ナンス・ラインの数もアップ・コンバートされる。アッ
プ・コンバートのモードを、圧縮された信号を展開する
際に用いられる圧縮プロセスの前にインプリメントされ
る事前処理によって、変化させることができる。アップ
・コンバートの複数モードには、フレーム内事前処理さ
れた信号をアップ・コンバートするのに、よりコンダク
ティブ（conductive）であるモードと、フィールド間事
前処理された信号をアップ・コンバートするのに、より
コンダクティブであるモードがある。本発明は、ビデオ
信号をマルチモード垂直アップ・コンバートする補間器
である。

発明の開示 本発明に係る補間器には、ビデオ信号の１水平ライン
だけ遅延させ、しかも、当該ラインを選択的に再ディス
プレイする遅延要素が含まれる。復号化されたルミナン
ス信号か、あるいは、復号化されたクロミナンス信号の
いずれかの信号を、その遅延要素に選択的に供給するよ
うに、マルチプレクサが構成されている。その遅延要素
からの出力信号と、そのマルチプレクサから出力信号
を、相補プロポーション（例えば、Ｋおよび（１−
Ｋ））で、加算するプロポーショニング回路に結合され
ている。第２マルチプレクサは、アップ・コンバートさ
れた出力ルミナンス信号を供給するものであり、復号化
されたルミナンス信号か、あるいは、プロポーショニン
グ回路からの信号を選択的にパッシング（pass）するよ
うに構成されている。第３マルチプレクサは、アップ・
コンバートされた出力クロミナンス信号を供給するもの
であり、復号化されたクロミナンス信号か、あるいは、
プロポーショニング回路からの信号を選択的にパッシン
グするように構成されている。

図面の簡単な説明 以下、添付図面を参照して本発明を詳細に説明する。

図１は本発明を具現化した補間器を含むTV受信機の例
を示すブロック図である。

図２は補間器の例を示すブロック図である。

図３および図４はプロポーショニング・加算回路の例
を示す図である。

図５ないし図10は、異なる信号フォーマットに対し
て、ビデオ信号の元のラインと、アップコンバートされ
たビデオ信号との関係を示す図である。

図11ないし図16は図２の装置のオペレーションナル・
パラメタを含むテーブルである。

発明を実施するための最良の形態 本発明をMPEG信号処理環境で説明する。しかし、マル
チモード信号をオペレートする他の信号処理環境で実施
することができることは、当然のことである。

図１を説明する。圧縮され、伝送されたビデオ信号で
あって、アンテナからのビデオ信号は、受信機／復調装
置10に供給される。受信機／復調装置10は伝送された信
号を検出し、検出された信号をベースバンドに変換す
る。このベースバンド信号をパケット化しインタリーブ
して、ノイズに対する耐性を伝送に与える。このベース
バンド信号はトランスポート・プロセッサ12に供給され
る。トランスポート・プロセッサ12は、圧縮されたビデ
オデータをデインタリーブし、アンパックする。ある程
度のエラー訂正も含めることができる。トランスポート
・プロセッサ12からの圧縮されたビデオデータは、圧縮
解除器14に結合される。圧縮解除器14は、作業用メモリ
16と協動して、例えば、MPEG逆圧縮（inverse compress
ion）を機能させ、フレームごとにビデオ信号を生成す
る。すなわち、圧縮解除器は、フレームごとに、圧縮解
除されたデータを生成する。圧縮解除されたビデオ信号
はディスプレイ・メモリ18に供給される。ディスプレイ
・メモリ18から、圧縮解除されたビデオ信号をラスタ・
フォーマットでインタレースで読み出す。ディスプレイ
・メモリ18は、圧縮解除器14に応答して、ビデオデータ
を書き込み、マトリクス・ディスプレイ要素22は、ルミ
ナンスおよびクロミナンス・コンポーネント信号を合成
して、赤Ｒ信号と、青Ｂ信号と、緑Ｇ信号を、慣用の方
法で生成し、ディスプレイ・デバイスをドライブする。
要素10ないし要素20からの信号を、デジタル信号として
処理することになる。デジタル・アナログ変換器を、要
素22内か（マトリクス処理する前に）、あるいは、要素
22の後のいずれかに、インプリメントすることになる。

既に述べたように、伝送された圧縮されたビデオ・デ
ータを、種々の異なる空間解像度で符号化するか、ある
いは、フィールドまたはフレーム処理モードにより符号
化することができた。補間器20は、垂直空間次元（dime
ntion）の種々のフォームの圧縮解除されたビデオ信号
を4:2:2フォーマットにアップコンバートするものを含
む。

図２はマルチモード補間器の例を示すブロック図であ
る。このマルチモード補間器はコンポーネント4:2:0ル
ミナンスＹ信号と、コンポーネント4:2:0クロミナンス
Ｃ信号を個々の入力コネクションで受信し、出力コンポ
ーネントＹおよびＣ信号を4:2:2フォーマットで出力す
る。このマルチモード補間器は、ルミナンス出力信号を
供給する出力コネクションを有する第１マルチプレクサ
35を含む。第１マルチプレクサ35は、full解像度/half
解像度制御信号F/Hに応答して、ルミナンス信号を、ル
ミナンス入力端子またはプロポーショニング要素34から
直接、選択的にパッシングする。このマルチモード補間
器も、クロミナンス出力信号を供給する出力コネクショ
ンを有する第２マルチプレクサ36を含む。マルチプレク
サ36は制御信号F/Hに応答して、クロミナンス信号を、
クロミナンス入力端子またはプロポーショニング要素34
から直接、選択的にパッシングする。

第３マルチプレクサ30はルミナンスおよびクロミナン
ス入力端子にそれぞれ結合された第１および第２入力端
子を有し、ルミナンスおよびクロミナンス・コンポーネ
ント入力信号のうちの一方をパッシングするように、制
御信号F/Hにより制御されている。第３マルチプレクサ3
0の出力は、第４マルチプレクサ32の１つの入力端子に
結合されており、しかも、プロポーショニング要素34の
入力端子に結合されている。

第４マルチプレクサ32の出力コネクションは、１水平
ライン（１−Ｈ）遅延要素33に結合されており、１水平
ライン（１−Ｈ）遅延要素33の出力はマルチプレクサ32
の第２入力端子に結合されている。第４マルチプレクサ
32は１−H MUX制御信号により制御され、あたらしいコ
ンポーネント信号を遅延ライン33に供給するか、あるい
は、遅延ライン33に既に含まれているデータを再循環さ
せる。

プロポーショニング要素34は（１−Ｈ）遅延要素33の
出力コンポーネントに結合された第２入力端子を有す
る。（１−Ｈ）遅延要素33は第４マルチプレクサ32から
信号を受信する。プロポーショニング要素34は、（１−
Ｈ）遅延要素33および第３マルチプレクサ30からの信号
をプロポーショニングし、個々のポーションを合成し
て、補間された出力信号を生成する。この補間された出
力信号はマルチプレクサ35および36の個々の入力コネク
ションに供給される。

名目上、要素34に供給された２つの信号は、連続する
２つの水平ラインに相当する。これら２ラインからの信
号は合成され、プロポーションＫおよび１−Ｋご合成さ
れる。ここで、Ｋは１未満の係数であるのが典型的であ
る。

アンテナにより受信された、圧縮されたMPEGデータ
は、圧縮されたフレームに関係付けをした制御情報を含
む、制御情報はMPEG圧縮前に、フィールドまたはフメー
ル技法により、現フレームが事前処理されているか否か
を示し、圧縮されたフレームの解像度を示す。圧縮され
たデータの現フレームを圧縮解除する圧縮解除器14を構
成するため、圧縮解除器14はこの制御情報を取り出す。
圧縮解除器14は、MPEG標準によりサポートされた圧縮プ
ロセスの全プロセスを逆（inverse）にするのに充分な
ハードウェアとソフトウェアを含むことになる。

制御情報は圧縮解除器14からコントローラ37にパッシ
ングされる。コントローラ37は、フレーム制御情報に応
答し、係数Ｋを生成する。個々の信号が係数Ｋだけプロ
ポーショニングされ、重み付けされる。適正なＫ係数
を、例えば、内部ROM（read only memory）テーブル
（図示しない）から供給することができる。このテーブ
ルには、この圧縮解除器により取り出された適正な制御
情報によりアドレスされる。コントローラ37も、個々の
マルチプレクサを制御して、選択的に、適正なコンポー
ネント信号をパッシングするため、適正な信号を供給す
る。

マルチプレクサ30,35および36は、F/H制御信号が第１
（Ｆ）ステートであるとき、個々の“0"入力コネクショ
ンに供給される信号をパッシングし、F/H制御信号がも
う一方の第２（Ｈ）ステートであるとき、“1"入力コネ
クションに供給される信号をパッシングする。そのた
め、マルチプレクサ35がルミナンス信号をメモリから要
素38にパッシングし、マルチプレクサ30がクロミナンス
信号をメモリからマルチプレクサ32にパッシングする
と、マルチプレクサ36は要素34からの信号をパッシング
することになる。あるいはまた、マルチプレクサ36がク
ロミナンス信号をメモリから要素39にパッシングし、マ
ルチプレクサ30はルミナンス信号をメモリからマルチプ
レクサ32にパッシングすると、マルチプレクサ35は要素
34からの信号をパッシングすることになる。

マルチプレクサ32および遅延線33を、次のようなRAM
（random access memory）、すなわち、１ラインの信号
を保持するのに充分な記憶容量を有するものであり、こ
のメモリから、複数回、同一ラインのデータを読み出す
ことができるように、データを破壊せずに、読み出すこ
とができるタイプのメモリと置換することができる、こ
とに注意すべきである。この例のマルチプレクサ32は、
ライト・イネーブル（write enable）をRAMに選択的に
印加する。

図３および図４はプロポーショニング・合成要素34の
代替回路構成を模式的に示す。図３に示す回路は、簡単
にするため、わずか１つの乗算器と制御信号Ｋのみを必
要とし、他方、図４に示す構成は、２つの乗算器を設
け、２つの制御信号Ｋおよび（１−Ｋ）これらの回路の
オペレーションは、両回路が周知のものであるので、記
載していない。テーブルＩないしVIIに示すＫ値に対し
て、ライン・ストア33からの信号が係数（１−Ｋ）によ
り重み付けされ、マルチプレクサ30から供給される信号
は係数Ｋで重み付けされる、といえば充分である。

一般的に、マルチプレクサ制御信号F/Hは、個々のデ
ータ・シーケンス、例えば、ピクチャGOPグループ、等
々では、静的（static）である。すなわち、マルチプレ
クサ制御信号F/Hはフレーム開始で、ハイレベルまたは
ローレベルにセットされ、そのレベルを、少なくともフ
レーム全体の継続期間の間、保持する。half解像度デー
タが伝送される場合は、マルチプレクサ制御信号F/H
が、各ピクセル期間か、あるいは、ライン期間ごとに、
ハイレベルからローレベルに遷移する、ことができる。

補間器20は、データを垂直10方向に次の１）ないし
４）、すなわち、 １）単に、ディスプレイ・メモリ18から同一ラインを連
続して２ライン繰り返す、 ２）ディスプレイ・メモリからの連続するオールタネー
ト・ライン（すなわち、フィールド）を２回繰り返す、 ３）ディスプレイ・メモリ内の信号の近傍の水平ライン
を用いて、水平ラインを補間する、 ４）ラインとフィールドを繰り返す、 のいずれかにより、アップ・コンバートする。

full解像度モードでは、ルミナンス・コンポーネント
にはアップ・コンバートは必要ない。よって、ルミナン
ス信号は変化させないで、ディスプレイ・メモリから、
マルチプレクサ35により単にパッシングさせることにな
る。ルミナンス信号には1:2垂直アップ・コンバートが
必要になる。図２に示す装置により、アップ・コンバー
トされたクロミナンス信号を、２つのモード、すなわ
ち、ラインを繰り返すか、および／または、実際のライ
ンからラインを補間するかして、生成することができ
る。後者のプロセスの方が好ましい。というのは、明ら
かに解像度の高い信号が生成されるからである。

図５ないし図10を説明する。左端の列のボックスはビ
デオ信号の圧縮解除され、インタレースされたフレーム
を表している。そのフレームは、ディスプレイ・メモリ
18から補間器20までで、利用可能である。オールタネー
ト・ラインは、インタレースされたフレームの偶数およ
び奇数フィールドを表す。中間の列のボックスは、補間
器20により提供されたフィールドであって、インタレー
ス・スキャンされた出力信号をアップ・コンバートして
得られる奇数フィールドを表している。右端の列のボッ
クスはインタレース・スキャンされた出力信号のアップ
・コンバートされた偶数フィールドを表している。左列
のボックスからの矢印は、圧縮解除されたビデオのライ
ンを示す。このラインから、中間の列または右列のいず
れかの列で、出力ビデオの１ラインが生成される。矢印
に関係付けをした数字は、元の圧縮解除されたビデオか
ら信号の寄与率（contributing propotion）であって、
奇数フィールドまたは偶数フィールドのいずれかを形成
するのに用いられ寄与率を示す。数字１は100％の寄
与、すなわち、ライン繰り返しを意味する。

まず、受信された信号がfull解像度であり、フィール
ド処理により圧縮されたことを考察する。フィールド処
理では、個々の圧縮されたフレームの個々のフィールド
のラインは、独立に、圧縮されている。その結果、圧縮
解除されたフレームの個々のフィールドが相対的に独立
である。よって、個々のフィールドを独立にアップ・コ
ンバートするのが望ましい。図５はフィールド圧縮され
たクロミナンスをライン繰り返しアップ・コンバートす
るプロセスを示す。圧縮解除されたフレームのオールタ
ネート・ラインが繰り返され、1:2アップ・コンバート
された奇数出力フィールドが生成され、圧縮解除された
フレームの介在しているラインを繰り返して、1:2アッ
プ・コンバートされた奇数出力フィールドが生成され
る。

図10のテーブルＩは、メモリ・アクセス要件を示すと
ともに、明示的に、補間器マルチプレッシング構成を示
す。テーブルＩ（および、テーブルII−VII）は、プロ
グラマブル・コントローラ37が個々のＫ係数を供給し、
個々のマルチプレクサを構成し、しかも、ディスプレイ
・メモリを条件付けして、現在処理されているビデオ信
号の現フレームのコンポーネント・ビデオ信号のライン
を供給する方法を示す。コントローラ37は再構成可能な
状態マシンであって、圧縮解除器14により供給される制
御信号により開始される、個別のサブルーチンまたはRO
Mデータにより構成されている状態マシンでもよい。

テーブルＩでは、マルチプレクサ32を条件付けをし
て、データをマルチプレクサ30から１−Ｈ遅延線（ライ
ン・ストア）にパッシングするため、１−Ｈ制御信号は
NEWステートである。マルチプレクサ35,36,および30を
条件付けをして、個々の“0"入力コネクションに供給さ
れた信号をパッシングするため、制御信号F/HはＦステ
ートである。よって、マルチプレクサ35はディスプレイ
・メモリからのルミナンス・ライン（メモリからのＹ）
を、垂直方向に、奇数フィールドの場合は、ライン・シ
ーケンスY1,Y3,Y5,Y7,…にパッシングし、偶数ラインの
場合は、ライン・シーケンスY2,Y4,Y6,Y7,…にパッシン
グする。マルチプレクサ30を条件付けをして、ディスプ
レイ・メモリ18からクロミナンス信号（メモリからの
Ｃ）を、マルチプレクサ32−遅延線33回路にパッシング
するとともに、要素34にパッシングし、マルチプレクサ
36を条件付けをして、要素34からの信号をパッシングす
る。制御信号Ｋはゼロである。よって、要素33および30
からの信号を1:0の比で合成する。すなわち、マルチプ
レクサ36は、１ライン期間だけ遅延されたディスプレイ
・メモリからのクロミナンスを効率的にパッシングす
る。ルミナンスおよびクロミナンスを適正な垂直空間関
係で維持するため、奇数および偶数フィールドのクロミ
ナンス信号の第１ラインが、個々のフィールドに対し
て、ルミナンス信号の第１ラインより１ライン時間（1
line time）前に、ディスプレイ・メモリから読み出さ
れる。ディスプレイ・メモリ18からのクロミナンス信号
の１ラインおきのラインが、ディスプレイ・メモリから
２回読み出される。テーブルＩでは、ボールド体のクロ
ミナンス値は個々の奇数および偶数フィールドで、補間
器20により出力された値である、ことに注意されたい。

ディスプレイ・メモリが信号の１ラインを垂直メモリ
・アドレスごとにストアするものと仮定すると、ライン
の２回読み出しは、ディスプレイ・メモリのルミナンス
部分の垂直アドレスを２つおきに、垂直メモリ・アドレ
スをディスプレイ・メモリのクロミナンス部分に進める
ことにより行われる。

図６はfull解像度フィールド処理されたクロミナンス
1:2アップ・コンバートに対する代替の補間を説明する
ための図である。図５を参照して説明した処理の場合の
ように、アップ・コンバートされた奇数および偶数フィ
ールドが、圧縮解除されたフレームの奇数および偶数ラ
インから個々に生成される。しかし、奇数および偶数出
力フィールドの生成は異なる。１つおきの出力奇数フィ
ールド・ラインは、圧縮解除されたフレームの奇数フィ
ールド・ラインと等しい。介在している出力奇数フィー
ルド・ラインは、２つの奇数フィールド・ラインの平均
から生成され、その平均は２つの奇数フィールド・ライ
ン間に配置される。例えば、出力奇数フィールドライン
はOn＝1/2 Cn−1 ＋ 1/2 Cn＋１である。ただし、Cn−
１およびCn＋１は、出力クロミナンス・ラインOnの上お
よび下の圧縮解除された奇数ラインの個々のクロミナン
ス信号値に対応する。奇数クロミナンス出力ラインOn−
１およびOn＋１は、それぞれ、Cn−１およびCn＋１に等
しい。

図11はテーブルIIの奇数フィールド部分を説明する。
テーブルIIの奇数フィールド部分はテーブルＩの奇数フ
ィールド部分と同一である。ただし、Ｋ値は異なる。
“0"K値を有する奇数フィールドディスプレイ・ライン
では、ライン・ストア33からのクロミナンス信号が交互
でなく出力される。例えば、奇数フィールドのディスプ
レイ・ライン１のクロミナンス信号は信号C1である。
“0"と異なるＫ値を有する奇数フィールド・ディスプレ
イ・ラインでは、クロミナンス信号は、ライン・ストア
（C1）からの信号のＫ倍と、メモリから（すなわち、マ
ルチプレクサ30から）の信号の（１−Ｋ）倍とを加算し
た結果である。奇数フィールド・ディスプレイ・ライン
３の場合は、Ｋは1/2であり、クロミナンス信号はC1の1
/2倍と、C3の1/2倍を加算した結果である。

個々の偶数フィールド出力ラインは、それぞれ、２つ
の圧縮解除された偶数フィールド・ラインから、異なる
プロポーションで生成される。例えば、図６において、
偶数出力ラインEnは、圧縮解除されたクロミナンス・ラ
インCnおよびCn＋２から、それぞれ、3/4および1/4のプ
ロポーションで生成される。次の偶数出力クロミナンス
・ラインEn＋１は、圧縮解除された偶数フレーム・ライ
ンCnおよびCn＋２から、それぞれ、1/4および3/4のプロ
ポーションで生成される。

図11のテーブルIIの偶数フィールド部分を説明する。
（１−Ｈ）制御列から、次のことが分かる。すなわち、
マルチプレクサ32を条件付けをして、１ライン期間ごと
に、ライン・ストア33のデータが再循環されることが分
かる。このようにオペレートすると、ラインCnおよびCn
＋２のペアが２ディスプレイ・ライン間隔で現われる。
連続するラインの信号のペアが、テーブルの「メモリか
らのＣ」および「ライン・ストアからのＣ」とラベル付
けをした列にある、ことに注意されたい。最初のライン
が出力された後、Ｋ値は交互に1/4および3/4の値をと
る。ライン４と，ライン６と，ライン８の場合は、その
信号は、 C4＝3/4 C2 ＋ 1/4 C4 C6＝1/4 C2 ＋ 3/4 C4 C8＝3/4 C4 ＋ 1/4 C6 等々になる。

図７はフィールド・プロセスではなくフレームにより
生成されたfull解像度信号の場合に、クロミナンスを1:
2アップ・コンバートするモードを示す。この方法はフ
ィールド繰り返しを表す。すなわち、圧縮解除されたフ
レームのhalf垂直解像度クロミナンス・ラインは、全
て、奇数フィールド期間の間、単に、奇数フィールド・
ラインとして出力され、同一のラインが、偶数フィール
ド期間の間、偶数フィールド・ラインとして出力され
る。

図12のテーブルIIIはマルチプレクサの制御ステータ
スを示す。マルチプレクサ35,36および30は信号F/Hによ
り条件付けされ、メモリからのルミナンスと、要素34か
らの信号と、メモリからのクロミナンスを、それぞれ、
パッシングする。奇数フィールドの間、信号Ｋは１であ
り、そのため、ライン・ストアからのＣ信号と、メモリ
からのＣ信号が、プロポーション0:1で、それぞれ、合
成される。よって、マルチプレクサ36はマルチプレクサ
30の出力端子からの信号を本質的にパッシングする。あ
るいはまた、Ｋが“0"であって、偶数フィールドの間、
マルチプレクサ36はマルチプレクサ30からの信号であっ
て、１ライン期間遅延された信号をパッシングする。テ
ーブルIIIでは、ボールド体のクロミナンス・ライン
は、奇数および偶数フィールドの間、出力されるクロミ
ナンス・ラインである。

図８は、アップ・コンバートされた奇数および偶数ク
ロミナンス・フィールドを、フレーム圧縮された信号か
ら生成する補間アルゴリズムを説明するための図であ
る。奇数フィールド出力ラインは、圧縮解除された偶数
および奇数の両方のフレーム・ラインから生成され、偶
数フィールド出力ラインは、圧縮解除された偶数および
奇数の両方のフレーム・ラインから生成される。奇数フ
ィールド・ラインは、それぞれ、フレーム・ラインのペ
アから、プロポーション1/4:3/4で生成される。個々の
インタレース偶数フィールド・ラインは、圧縮解除され
たフレーム・ラインのペア・ライクから、プロポーショ
ン3/4:1/4で生成される。

図13のテーブルIVは、補間アルゴリズムに含まれる個
々の信号を示し、制御信号構成を示す。クロミナンス・
ラインは、全て、偶数および奇数の両方のフィールドに
対して、ディスプレイ・メモリから、連続して読み出さ
れるが、偶数フィールドに対して偶数ラインは読み出さ
れず、奇数フィールドに対して奇数ラインは読み出され
ない、ことに注意されたい。その構成はテーブルIIIの
構成と同一である。ただし、Ｋ値のシーケンスは異な
る。奇数フィールド部分のＫ値は全て3/4であり、よっ
て、奇数出力フィールド・ラインCOnが、 COn＝1/4 Cn−2 ＋ 3/4 Cn−１ に従って生成され、全ての偶数出力フィールド・ライン
CEnが、 CEn＝3/4 Cn−2 ＋ 1/4 Cn−１ に従って生成される。

half解像度圧縮モードを考察する。1:4垂直クロミナ
ンス・アップ・コンバートと、1:2垂直ルミナンス・ア
ップ・コンバートでは、4:2:2信号を生成する必要があ
る。人の眼は色よりはブライトネスに敏感なので、ルミ
ナンスを補間し、クロミナンスを単に繰り返すことが好
ましい。図９は1:4クロミナンス・アップ・コンバート
を説明するための図である。図９には、圧縮解除された
half解像度信号のクロミナンス・ラインの全て（奇数お
よび偶数の両方）が、２回繰り返されて、出力奇数フィ
ールド・ラインが生成され、ついで、２回繰り返され
て、出力偶数フィールド・ラインが生成される。

クロミナンスがフィールド繰り返しモードで1:2アッ
プ・コンバートされたのと同様の方法で、ルミナンス・
コンポーネントが1:2垂直アップ・コンバートされる。

このhalf解像度処理の補間器構成を、図14のテーブル
Ｖに示す。テーブルＶルミナンス部分はテーブルIIIの
クロミナンス部分と同様である。マルチプレクサ36を条
件付けをして、クロミナンス・ラインをディスプレイ・
メモリ18から直接パッシングし、マルチプレクサ35を条
件付けをして、ルミナンス信号を要素34からパッシング
し、マルチプレクサ30を条件付けをして、ルミナンス信
号をディスプレイ・メモリ18からマルチプレクサ32−ラ
イン・ストア33回路にパッシングする。

図15のテーブルVIはオペレーションのhalf解像度モー
ドを示す。クロミナンス・ラインは全て奇数および偶数
フィールドで繰り返され、ルミナンスはフィールド繰り
返しは行われず、補間されるオペレーションのhalf解像
度モードを、図15のテーブルVIに示す。

図10と、図16のテーブルVIIとは、half解像度クロミ
ナンス・フィルタリングと、フィールド繰り返しルミナ
ンス・モードを示す。

クロミナンスおよびルミナンス・コンポーネントを補
間することができるhalf解像度モードは、垂直アップ・
コンバートが水平アップ・コンバート前に行われる場合
は、補間器をピクセルごとに時分割マルチプレクシング
してインプリメントする。half解像度モードでは、サン
プル数の半分が水平ラインごとに含まれる。クロミナン
スおよびルミナンス・コンポーネントの両方のコンポー
ネントのhalf解像度ラインを保持するのに充分な記憶容
量が、遅延要素33には存在する。よって、ルミナンスお
よびクロミナンス・サンプルをピクセルごとにインタリ
ーブすることが可能であり、クロミナンス信号およびル
ミナンス信号の両方の信号を独立に補間することが可能
である。補完されたコンポーネントのデインタリーブ
は、マルチプレクサ35および36により行われる。このオ
ペレーションは、F/H信号を、ピクセル・レートのクロ
ックでクロッキングして行われる。所望の補間機能（上
述した補完機能のうちの任意の機能にすることができ
る）に必要なＫ値が、要素34に時間マルチプレクシング
される。

あるいはまた、ルミナンスおよびクロミナンス信号
を、ラインごとに、インタリーブするか、あるいは、マ
ルチプレクシングすることができる。この例では、ルミ
ナンスのラインと、クロミナンス・コンポーネントの対
応するラインが、単一ライン時間の個々の部分で、時分
割マルチプレクシングされる。この時分割マルチプレク
シングは、信号F/Hを、ライン・レートでクロッキング
して行われる。補間されたルミナンスおよびクロミナン
ス・コンポーネントのデマルチプレクシングは、ライン
・レートの制御信号F/Hにより制御されるマルチプレク
サ35および36により行われる。所望の補間機能（上述し
た補完機能のうちの任意の機能にすることができる）が
必要とするＫ値も、要素34に、時間マルチプレクシング
されることになる。

後者の代替モードでは、クロミナンスおよびルミナン
ス・コンポーネントの補間された出力ラインは、圧縮さ
れ、例えば、halfライン期間にされることになる。これ
らの信号を伸長してfullライン期間にするため、個々の
時間伸長回路38および39が、個々のマルチプレクサ35お
よび36の出力コネクションで含まれる。時間伸長回路ま
たはラスタ・マッパは周知のものであるので、これらの
オペレーションの説明は行わない。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 11/00 - 11/22

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】スキャンレートを変換したデータを供給す
   る装置において、 信号入力ポートと、 該信号入力ポートに接続した第１入力ポートと、第２入
   力ポートと、出力ポートとを有するマルチプレクサ（3
   2）と、 １水平ラインに対応するデータを遅延するための遅延要
   素（33）であって、前記マルチプレクサ（32）の出力ポ
   ートに接続した入力ポートと、前記マルチプレクサの前
   記第２入力ポートに接続した出力ポートとを有する遅延
   要素（33）と、 前記遅延要素の出力ポートに接続した第１入力ポート
   と、前記信号入力ポートに接続した第２入力ポートと、
   再サンプルされたデータが供給される出力ポートとを有
   する補間器（34）であって、前記第１および第２入力ポ
   ートに供給されたデータの重み付けをし、重み付けをし
   たデータを合成して、スキャンレートが変換されたデー
   タを供給する補間器（34）と、 重み付けした個々の係数を選択するために前記補間器の
   コントロール入力ポートに接続したコントローラであっ
   て、前記マルチプレクサ（32）をコントロールし、デー
   タの水平ラインを選択的に繰り返えさせるために、前記
   マルチプレクサのコントロール入力ポートに接続したコ
   ントローラ（37）と を備えたことを特徴とする装置。
2. 【請求項２】請求項１において、前記補間器は、 カスケード接続した第１加算的合成器であって、前記遅
   延要素（33）の信号入力ポートと出力ポートにそれぞれ
   接続した第１および第２入力ポートを有する第１加算的
   合成器と、 前記遅延要素（33）の出力ポートに接続した入力ポート
   を有する第２加算的合成器と、 前記コントローラに接続した重み付け係数入力ポートを
   有する重み付け要素と を備えたことを特徴とする装置。
3. 【請求項３】請求項２において、前記第１加算的合成器
   は、減算器であることを特徴とする装置。
4. 【請求項４】請求項１において、前記補間器は、前記信
   号入力ポートに結合した入力と、前記コントローラに結
   合したコントロール入力と、出力ポートとを有する第１
   重み付け回路と、前記遅延要素の出力ポートに結合した
   入力と、前記コントローラに結合したコントロール入力
   と、出力ポートとを有する第２重み付け回路とを有し、 前記加算的合成器は、前記第１および第２重み付け回路
   の出力ポートにそれぞれ接続した第１および第２入力ポ
   ートと、スキャンレートを変換したデータを供給するた
   めの出力ポートとを有する ことを特徴とする装置。