JP3350437B2 - 高周波スイッチ装置 - Google Patents
高周波スイッチ装置Info
- Publication number
- JP3350437B2 JP3350437B2 JP05694198A JP5694198A JP3350437B2 JP 3350437 B2 JP3350437 B2 JP 3350437B2 JP 05694198 A JP05694198 A JP 05694198A JP 5694198 A JP5694198 A JP 5694198A JP 3350437 B2 JP3350437 B2 JP 3350437B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- inverter
- fet
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transceivers (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＲＦ（Ｒａｄｉｏ
Ｆｒｅｑｕｅｎｃｙ）送受信機の送信または受信モー
ドの際、ＲＦ信号の入出力経路を切り替える高周波スイ
ッチ装置に関する。
Ｆｒｅｑｕｅｎｃｙ）送受信機の送信または受信モー
ドの際、ＲＦ信号の入出力経路を切り替える高周波スイ
ッチ装置に関する。
【０００２】
【従来の技術】自動車電話／携帯電話／ＰＨＳ（Ｐｅｒ
ｓｏｎａｌ Ｈａｎｄｙ ＰｈｏｎｅＳｙｓｔｅｍ）等
のシステムにおける高周波スイッチ装置について見る
と、従来はＰＩＮダイオードによるオン／オフを利用し
た回路構成が主流であったが、近年のデバイスの要求で
ある小形化には不向きであるため、ＦＥＴから構成され
るシングルポールデュアルスルー（ＳＰＤＴ）スイッチ
が主流となってきている。さらにはシステム設計の負担
を軽くするために制御端子を１つにしたスイッチ回路が
注目されている。図３に従来のインバータ回路８０が内
蔵された１制御端子型高周波スイッチ装置を示す。この
高周波スイッチ装置は正電源電圧の単電源動作するＳＰ
ＤＴスイッチを有している。ＳＰＤＴスイッチの場合、
伝送経路が２つなので、互いに反転した制御信号が２つ
必要である。そのためインバータ回路８０を内蔵し、１
制御端子型高周波スイッチ装置を実現している。図３に
おいて、高周波信号の入出力端子２は、ＦＥＴ１１を介
して信号入出力端子３と接続され、この信号入出力端子
３はＦＥＴ１３を介して電源端子６に接続される。ま
た、信号入出力端子２はＦＥＴ１２を介して信号入出力
端子４と接続され、この信号入出力端子４はＦＥＴ１４
を介して電源端子６に接続される。以下ではＦＥＴ１
１，１２をスルーＦＥＴ、ＦＥＴ１３，１４をシャント
ＦＥＴと呼ぶ。電源端子６はデカップリング容量４０を
介して接地される。以上の構成をシャント型スイッチ回
路と言う。
ｓｏｎａｌ Ｈａｎｄｙ ＰｈｏｎｅＳｙｓｔｅｍ）等
のシステムにおける高周波スイッチ装置について見る
と、従来はＰＩＮダイオードによるオン／オフを利用し
た回路構成が主流であったが、近年のデバイスの要求で
ある小形化には不向きであるため、ＦＥＴから構成され
るシングルポールデュアルスルー（ＳＰＤＴ）スイッチ
が主流となってきている。さらにはシステム設計の負担
を軽くするために制御端子を１つにしたスイッチ回路が
注目されている。図３に従来のインバータ回路８０が内
蔵された１制御端子型高周波スイッチ装置を示す。この
高周波スイッチ装置は正電源電圧の単電源動作するＳＰ
ＤＴスイッチを有している。ＳＰＤＴスイッチの場合、
伝送経路が２つなので、互いに反転した制御信号が２つ
必要である。そのためインバータ回路８０を内蔵し、１
制御端子型高周波スイッチ装置を実現している。図３に
おいて、高周波信号の入出力端子２は、ＦＥＴ１１を介
して信号入出力端子３と接続され、この信号入出力端子
３はＦＥＴ１３を介して電源端子６に接続される。ま
た、信号入出力端子２はＦＥＴ１２を介して信号入出力
端子４と接続され、この信号入出力端子４はＦＥＴ１４
を介して電源端子６に接続される。以下ではＦＥＴ１
１，１２をスルーＦＥＴ、ＦＥＴ１３，１４をシャント
ＦＥＴと呼ぶ。電源端子６はデカップリング容量４０を
介して接地される。以上の構成をシャント型スイッチ回
路と言う。
【０００３】制御端子７０は、インバータ回路８０の入
力端子であり、ゲート抵抗３５を介してシャントＦＥＴ
１４のゲートと、ゲート抵抗３２を介してスルーＦＥＴ
１１のゲートと各々接続される。また、インバータ回路
８０の出力端子７はゲート抵抗３４を介してシャントＦ
ＥＴ１３のゲートと、ゲート抵抗３３を介してスルーＦ
ＥＴ１２のゲートと各々接続される。なお、電源端子６
は抵抗３１を介して入出力端子２に接続される。抵抗３
１〜３５は数ＫΩの高抵抗である。
力端子であり、ゲート抵抗３５を介してシャントＦＥＴ
１４のゲートと、ゲート抵抗３２を介してスルーＦＥＴ
１１のゲートと各々接続される。また、インバータ回路
８０の出力端子７はゲート抵抗３４を介してシャントＦ
ＥＴ１３のゲートと、ゲート抵抗３３を介してスルーＦ
ＥＴ１２のゲートと各々接続される。なお、電源端子６
は抵抗３１を介して入出力端子２に接続される。抵抗３
１〜３５は数ＫΩの高抵抗である。
【０００４】インバータ回路８０はドライバＦＥＴ８１
と負荷ＦＥＴ８２とで構成される。また以上の高周波ス
イッチ装置において、ＦＥＴ１１〜１４、８２はデプレ
ッション型ＦＥＴ、ＦＥＴ８１はエンハンスメント型Ｆ
ＥＴである。
と負荷ＦＥＴ８２とで構成される。また以上の高周波ス
イッチ装置において、ＦＥＴ１１〜１４、８２はデプレ
ッション型ＦＥＴ、ＦＥＴ８１はエンハンスメント型Ｆ
ＥＴである。
【０００５】デジタルコードレス電話機のアンテナを送
信または受信状態に切換えるスイッチを想定して、例え
ば信号入出力端子２をアンテナ信号端子、信号入出力端
子３を送信側の電力伝送経路の端子、信号入出力端子４
を受信側の小信号伝送経路の端子とする。電源電圧３Ｖ
で単電源動作するＳＰＤＴスイッチにおいて、例えば制
御信号電圧が３Ｖの場合、送信側のＦＥＴ１１はＯＮ状
態に受信側のＦＥＴ１２はＯＦＦ状態になり、送信モー
ドとなる。制御信号電圧が０Ｖの場合、送信側のＦＥＴ
１１はＯＦＦ状態に受信側のＦＥＴ１２はＯＮ状態にな
り、送信モードとなる。以上のようにインバータ回路８
０を内蔵した高周波スイッチ装置は１端子で制御可能で
ある。
信または受信状態に切換えるスイッチを想定して、例え
ば信号入出力端子２をアンテナ信号端子、信号入出力端
子３を送信側の電力伝送経路の端子、信号入出力端子４
を受信側の小信号伝送経路の端子とする。電源電圧３Ｖ
で単電源動作するＳＰＤＴスイッチにおいて、例えば制
御信号電圧が３Ｖの場合、送信側のＦＥＴ１１はＯＮ状
態に受信側のＦＥＴ１２はＯＦＦ状態になり、送信モー
ドとなる。制御信号電圧が０Ｖの場合、送信側のＦＥＴ
１１はＯＦＦ状態に受信側のＦＥＴ１２はＯＮ状態にな
り、送信モードとなる。以上のようにインバータ回路８
０を内蔵した高周波スイッチ装置は１端子で制御可能で
ある。
【０００６】
【発明が解決しようとする課題】しかし、上述のインバ
ータ回路８０では十分なハイレベルとローレベルが確保
できないという問題があった。ここでの“ハイレベル”
“ローレベル”は、インバータ回路８０の出力電圧にお
いて、制御端子７０に印加される入力信号が“０”の場
合の出力電圧（端子７の電圧）を、“ハイレベル”、入
力信号が“１”の場合の出力電圧を“ローレベル”と定
義する。
ータ回路８０では十分なハイレベルとローレベルが確保
できないという問題があった。ここでの“ハイレベル”
“ローレベル”は、インバータ回路８０の出力電圧にお
いて、制御端子７０に印加される入力信号が“０”の場
合の出力電圧（端子７の電圧）を、“ハイレベル”、入
力信号が“１”の場合の出力電圧を“ローレベル”と定
義する。
【０００７】図４にインバータ回路８０の入出力特性を
示す。入力電圧がショットキー電圧よりも大きくなると
電流が流れてＦＥＴ８１のソース抵抗によりローレベル
が浮き上がる。入力３Ｖのときの出力電圧は０．８Ｖで
ある。ローレベルの浮き上がりは大信号入力時に線型出
力が得られず歪むという問題を有する。
示す。入力電圧がショットキー電圧よりも大きくなると
電流が流れてＦＥＴ８１のソース抵抗によりローレベル
が浮き上がる。入力３Ｖのときの出力電圧は０．８Ｖで
ある。ローレベルの浮き上がりは大信号入力時に線型出
力が得られず歪むという問題を有する。
【０００８】この問題を説明するために今、送信側の端
子３から信号が入力し、オン状態のスルーＦＥＴ１１を
介してアンテナ端子２に出力される場合を考える。図５
に、オフ状態にあるスルーＦＥＴ１２のゲート・ソース
間電圧（Ｖｇｓ）と電流の関係を示す。電源電圧を３Ｖ
とし、ＦＥＴ１１のゲート端子に３Ｖ、ＦＥＴ１２のゲ
ート端子に０Ｖが与えられた場合、ＦＥＴ１２のゲート
・ソース間電圧Ｖｇｓは−３Ｖの状態にある。送信側か
らＡＣ信号が入力するとゲート・ソース間電圧Ｖｇｓは
入力電力に応じた振幅を持ち、大信号が入力して図５の
波線で示すようにＦＥＴ１２におけるしきい値電圧Ｖｔ
ｈを上回り、オフ状態にあったスルーＦＥＴ１２がＡＣ
的にオンしてしまう場合がある。ローレベルの浮き上が
りは、オフ状態にあるスルーＦＥＴ１２のゲート・ソー
ス間Ｖｇｓを浮き上がり電圧分だけ＋側へシフトする状
態にするので、より小さい入力電力でオン状態になって
しまう。オン状態になると電流が受信側へ流れ始め、信
号の波形がくずれて基本波以外の第２高調波スプリアス
および第３高調波スプリアスなどの雑音電波が発生し、
システムとして障害を起こす可能性がある。
子３から信号が入力し、オン状態のスルーＦＥＴ１１を
介してアンテナ端子２に出力される場合を考える。図５
に、オフ状態にあるスルーＦＥＴ１２のゲート・ソース
間電圧（Ｖｇｓ）と電流の関係を示す。電源電圧を３Ｖ
とし、ＦＥＴ１１のゲート端子に３Ｖ、ＦＥＴ１２のゲ
ート端子に０Ｖが与えられた場合、ＦＥＴ１２のゲート
・ソース間電圧Ｖｇｓは−３Ｖの状態にある。送信側か
らＡＣ信号が入力するとゲート・ソース間電圧Ｖｇｓは
入力電力に応じた振幅を持ち、大信号が入力して図５の
波線で示すようにＦＥＴ１２におけるしきい値電圧Ｖｔ
ｈを上回り、オフ状態にあったスルーＦＥＴ１２がＡＣ
的にオンしてしまう場合がある。ローレベルの浮き上が
りは、オフ状態にあるスルーＦＥＴ１２のゲート・ソー
ス間Ｖｇｓを浮き上がり電圧分だけ＋側へシフトする状
態にするので、より小さい入力電力でオン状態になって
しまう。オン状態になると電流が受信側へ流れ始め、信
号の波形がくずれて基本波以外の第２高調波スプリアス
および第３高調波スプリアスなどの雑音電波が発生し、
システムとして障害を起こす可能性がある。
【０００９】本発明はこのような点に鑑みなされたもの
で、誤動作が可及的に少ないインバータ回路を内蔵し
た、低歪みの高周波スイッチ装置を実現することを目的
とする。
で、誤動作が可及的に少ないインバータ回路を内蔵し
た、低歪みの高周波スイッチ装置を実現することを目的
とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明による高周波スイッチ装置は、受信側の伝送経
路をＯＮ、ＯＦＦする第１のＦＥＴと、送信側の伝送経
路をＯＮ、ＯＦＦする第２のＦＥＴと、制御信号が入力
される少なくとも１個の制御信号入力端子とを有するＳ
ＰＤＴスイッチ回路と、ＦＥＴから構成されるインバー
タと、このインバータの後段に設けられて前記インバー
タのハイレベルとローレベルの遷移領域を小さくする、
ＦＥＴから構成されるプッシュプル回路と、前記インバ
ータの前段に設けられて、前記インバータおよび前記プ
ッシュプル回路のＦＥＴのゲートに印加されるゲート電
圧の最大値がショットキー電圧を超えないように前記ゲ
ート電圧をレベルシフトする、ＦＥＴから構成されるソ
ースフォロア回路と、前記ソースフォロア回路に接続さ
れた入力端子と、前記プッシュプル回路に接続された出
力端子と、を有するインバータ回路部と、を備えている
ことを特徴とする。
に本発明による高周波スイッチ装置は、受信側の伝送経
路をＯＮ、ＯＦＦする第１のＦＥＴと、送信側の伝送経
路をＯＮ、ＯＦＦする第２のＦＥＴと、制御信号が入力
される少なくとも１個の制御信号入力端子とを有するＳ
ＰＤＴスイッチ回路と、ＦＥＴから構成されるインバー
タと、このインバータの後段に設けられて前記インバー
タのハイレベルとローレベルの遷移領域を小さくする、
ＦＥＴから構成されるプッシュプル回路と、前記インバ
ータの前段に設けられて、前記インバータおよび前記プ
ッシュプル回路のＦＥＴのゲートに印加されるゲート電
圧の最大値がショットキー電圧を超えないように前記ゲ
ート電圧をレベルシフトする、ＦＥＴから構成されるソ
ースフォロア回路と、前記ソースフォロア回路に接続さ
れた入力端子と、前記プッシュプル回路に接続された出
力端子と、を有するインバータ回路部と、を備えている
ことを特徴とする。
【００１１】なお、前記ＳＰＤＴスイッチ回路の前記制
御信号入力端子は、前記インバータ回路部の前記入力端
子と、前記第１のＦＥＴのゲートに接続され、前記イン
バータ回路部の前記出力端子は前記第１のＦＥＴのゲー
トに接続されるように構成されることが好ましい。
御信号入力端子は、前記インバータ回路部の前記入力端
子と、前記第１のＦＥＴのゲートに接続され、前記イン
バータ回路部の前記出力端子は前記第１のＦＥＴのゲー
トに接続されるように構成されることが好ましい。
【００１２】なお、前記インバータ回路部の前記入力端
子および出力端子は各々デカップリングコンデンサを介
して接地されることが好ましい。
子および出力端子は各々デカップリングコンデンサを介
して接地されることが好ましい。
【００１３】
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。本発明による高周波スイッチ装置の一実
施の形態の構成を図１に示す。この実施の形態の高周波
スイッチ装置１は、デジタルコードレス電話機のアンテ
ナスイッチに用いられるものであって、スイッチ回路部
１０と、インバータ回路部５０とを備えている。
して説明する。本発明による高周波スイッチ装置の一実
施の形態の構成を図１に示す。この実施の形態の高周波
スイッチ装置１は、デジタルコードレス電話機のアンテ
ナスイッチに用いられるものであって、スイッチ回路部
１０と、インバータ回路部５０とを備えている。
【００１４】スイッチ回路部１０は、ＳＰＤＴスイッチ
回路であって、送信側スルーＦＥＴ（図示せず）、受信
側スルーＦＥＴ（図示せず）、アンテナ信号端子Ａｎ
ｔ、送信側の電力伝送経路の端子Ｔｘ、受信側の小信号
伝送経路の端子Ｒｘ、上記送信側スルーＦＥＴのＯＮ、
ＯＦＦをコントロールする制御端子Ｖｃ−Ｔｘ、上記受
信側スルーＦＥＴのＯＮ、ＯＦＦをコントロールする制
御端子Ｖｃ−Ｒｘ、電源端子Ｖｄｄ−ｓｗ、およびＧＮ
Ｄ端子ＧＮＤ−ｓｗを備えている。
回路であって、送信側スルーＦＥＴ（図示せず）、受信
側スルーＦＥＴ（図示せず）、アンテナ信号端子Ａｎ
ｔ、送信側の電力伝送経路の端子Ｔｘ、受信側の小信号
伝送経路の端子Ｒｘ、上記送信側スルーＦＥＴのＯＮ、
ＯＦＦをコントロールする制御端子Ｖｃ−Ｔｘ、上記受
信側スルーＦＥＴのＯＮ、ＯＦＦをコントロールする制
御端子Ｖｃ−Ｒｘ、電源端子Ｖｄｄ−ｓｗ、およびＧＮ
Ｄ端子ＧＮＤ−ｓｗを備えている。
【００１５】インバータ回路部５０は、ソースフォロア
回路５２と、インバータ５４と、プッシュプル回路５６
と、デカップリングコンデンサ６２，６４とを備えてい
る。
回路５２と、インバータ５４と、プッシュプル回路５６
と、デカップリングコンデンサ６２，６４とを備えてい
る。
【００１６】ソースフォロア回路５２は、縦続接続され
たデプレッション型ＭＯＳトランジスタ５２ａ，５２
ｂ，５２ｃ，５２ｄを有している。トランジスタ５２ａ
はソースがインバータ回路部５０の電源端子Ｖｄｄ−Ｉ
ＮＶに接続され、ゲートが制御入力端子ＩＮに接続さ
れ、ドレインがトランジスタ５２ｂのソースおよびゲー
トに接続された構成となっている。トランジスタ５２ｃ
はゲートとソースがともにトランジスタ５２ｂのドレイ
ンに接続され、ドレインがトランジスタ５２ｄのソース
に接続された構成となっている。また、トランジスタ５
２ｄはゲートとドレインがインバータ回路部５０の接地
端子ＧＮＤ−ＩＮＶに接続されるとともにデカップリン
グコンデンサ６２の一方の端子に接続された構成となっ
ている。なお、デカップリングコンデンサ６２の他方の
端子は制御入力端子ＩＮに接続されている。
たデプレッション型ＭＯＳトランジスタ５２ａ，５２
ｂ，５２ｃ，５２ｄを有している。トランジスタ５２ａ
はソースがインバータ回路部５０の電源端子Ｖｄｄ−Ｉ
ＮＶに接続され、ゲートが制御入力端子ＩＮに接続さ
れ、ドレインがトランジスタ５２ｂのソースおよびゲー
トに接続された構成となっている。トランジスタ５２ｃ
はゲートとソースがともにトランジスタ５２ｂのドレイ
ンに接続され、ドレインがトランジスタ５２ｄのソース
に接続された構成となっている。また、トランジスタ５
２ｄはゲートとドレインがインバータ回路部５０の接地
端子ＧＮＤ−ＩＮＶに接続されるとともにデカップリン
グコンデンサ６２の一方の端子に接続された構成となっ
ている。なお、デカップリングコンデンサ６２の他方の
端子は制御入力端子ＩＮに接続されている。
【００１７】一方、インバータ５４はデプレッション型
ＭＯＳトランジスタ５４ａと、エンハンスメント型ＭＯ
Ｓトランジスタ５４ｂとを備えている。トランジスタ５
４ａはソースがインバータ回路部５０の電源端子Ｖｄｄ
−ＩＮＶに接続され、ゲートおよびドレインがトランジ
スタ５４ｂのドレインに接続される構成となっている。
トランジスタ５４ｂは、ゲートがトランジスタ５２ｄの
ソースに接続され、ソースがインバータ回路部５０の接
地端子ＧＮＤ−ＩＮＶに接続される構成となっている。
ＭＯＳトランジスタ５４ａと、エンハンスメント型ＭＯ
Ｓトランジスタ５４ｂとを備えている。トランジスタ５
４ａはソースがインバータ回路部５０の電源端子Ｖｄｄ
−ＩＮＶに接続され、ゲートおよびドレインがトランジ
スタ５４ｂのドレインに接続される構成となっている。
トランジスタ５４ｂは、ゲートがトランジスタ５２ｄの
ソースに接続され、ソースがインバータ回路部５０の接
地端子ＧＮＤ−ＩＮＶに接続される構成となっている。
【００１８】また、プッシュプル回路５６は直列に接続
されたエンハンスメント型ＭＯＳトランジスタ５６ａ，
５６ｂを有している。トランジスタ５６ａはドレインが
インバータ回路部５０の電源端子Ｖｄｄ−ＩＮＶに接続
され、ゲートがトランジスタ５４ａのゲートおよびドレ
インに接続され、ソースがトランジスタ５６ｂのドレイ
ンに接続されるとともにデカップリングコンデンサ６４
の一方の端子に接続された構成となっている。トランジ
スタ５６ｂは、ゲートがトランジスタ５２ｄのソースに
接続され、ソースがインバータ回路部５０の接地端子Ｇ
ＮＤ−ＩＮＶに接続されるとともに、デカップリングコ
ンデンサ６４の他方の端子に接続された構成となってい
る。なお、デカップリングコンデンサ６４の上記一方の
端子は制御端子Ｖｃ−Ｔｘに接続される。また、制御入
力端子ＩＮは制御端子Ｖｃ−Ｒｘに接続される。
されたエンハンスメント型ＭＯＳトランジスタ５６ａ，
５６ｂを有している。トランジスタ５６ａはドレインが
インバータ回路部５０の電源端子Ｖｄｄ−ＩＮＶに接続
され、ゲートがトランジスタ５４ａのゲートおよびドレ
インに接続され、ソースがトランジスタ５６ｂのドレイ
ンに接続されるとともにデカップリングコンデンサ６４
の一方の端子に接続された構成となっている。トランジ
スタ５６ｂは、ゲートがトランジスタ５２ｄのソースに
接続され、ソースがインバータ回路部５０の接地端子Ｇ
ＮＤ−ＩＮＶに接続されるとともに、デカップリングコ
ンデンサ６４の他方の端子に接続された構成となってい
る。なお、デカップリングコンデンサ６４の上記一方の
端子は制御端子Ｖｃ−Ｔｘに接続される。また、制御入
力端子ＩＮは制御端子Ｖｃ−Ｒｘに接続される。
【００１９】このように構成された本実施の形態の高周
波スイッチ装置においては、ソースフォロア回路５２は
インバータ５４のＦＥＴ５４ｂ、プッシュプル回路５６
のＦＥＴ５６ｂに入る電圧の最大値がショットキー電圧
を超えないようにレベルシフトする。このため、本実施
の形態においてはＦＥＴ５２ｂ，５２ｃの２個でシフト
量を決めているが、電源電圧によって個数が変わること
は云うまでもない。図２に本実施の形態にかかるインバ
ータ５４の入出力特性を示す。ショットキー電圧を越え
ることがないので、インバータ５４のローレベルは０．
０５Ｖである。プッシュプル回路５６はインバータ５４
のハイレベルとローレベルの遷移領域を小さくする働き
がある。従って信号電圧の変動に対してマージンが大き
くなる効果がある。さらにインバータ回路部５０の入力
端子ＩＮおよび出力端子１１０にデカップリング容量６
２，６４が付加されているので、信号線の揺らぎを抑え
ることができる。
波スイッチ装置においては、ソースフォロア回路５２は
インバータ５４のＦＥＴ５４ｂ、プッシュプル回路５６
のＦＥＴ５６ｂに入る電圧の最大値がショットキー電圧
を超えないようにレベルシフトする。このため、本実施
の形態においてはＦＥＴ５２ｂ，５２ｃの２個でシフト
量を決めているが、電源電圧によって個数が変わること
は云うまでもない。図２に本実施の形態にかかるインバ
ータ５４の入出力特性を示す。ショットキー電圧を越え
ることがないので、インバータ５４のローレベルは０．
０５Ｖである。プッシュプル回路５６はインバータ５４
のハイレベルとローレベルの遷移領域を小さくする働き
がある。従って信号電圧の変動に対してマージンが大き
くなる効果がある。さらにインバータ回路部５０の入力
端子ＩＮおよび出力端子１１０にデカップリング容量６
２，６４が付加されているので、信号線の揺らぎを抑え
ることができる。
【００２０】インバータ回路部５０の入力端子ＩＮは直
接スイッチ回路部１０の受信側スルーＦＥＴのＯＮ、Ｏ
ＦＦをコントロールする端子Ｖｃ−Ｒｘに接続され、イ
ンバータ回路部の出力端子１１０は送信側スルーＦＥＴ
のＯＮ、ＯＦＦをコントロールする端子Ｖｃ−Ｔｘに接
続される。一般にインバータのローレベルはＦＥＴのソ
ース抵抗による浮き上がりがあるため０Ｖにすることは
難しい。より歪みが問題となるのは送信モードの場合な
ので受信側をコントロールする制御端子Ｖｃ−Ｒｘには
確実に“０”信号を与える必要がある。
接スイッチ回路部１０の受信側スルーＦＥＴのＯＮ、Ｏ
ＦＦをコントロールする端子Ｖｃ−Ｒｘに接続され、イ
ンバータ回路部の出力端子１１０は送信側スルーＦＥＴ
のＯＮ、ＯＦＦをコントロールする端子Ｖｃ−Ｔｘに接
続される。一般にインバータのローレベルはＦＥＴのソ
ース抵抗による浮き上がりがあるため０Ｖにすることは
難しい。より歪みが問題となるのは送信モードの場合な
ので受信側をコントロールする制御端子Ｖｃ−Ｒｘには
確実に“０”信号を与える必要がある。
【００２１】そこで本実施の形態においては直接受信側
をコントロールする制御端子Ｖｃ−Ｒｘに制御信号を与
えるよう制御入力端子ＩＮを接続している。
をコントロールする制御端子Ｖｃ−Ｒｘに制御信号を与
えるよう制御入力端子ＩＮを接続している。
【００２２】なお、本実施の形態においては、スイッチ
回路部１０とインバータ回路部５０の接地電源ＧＮＤ
と、駆動電源Ｖｄｄは別々に設ける構成となっているた
め、接地電源ＧＮＤと駆動電源Ｖｄｄを介した信号のカ
ップリングによる誤動作や性能劣化を防ぐことができ
る。
回路部１０とインバータ回路部５０の接地電源ＧＮＤ
と、駆動電源Ｖｄｄは別々に設ける構成となっているた
め、接地電源ＧＮＤと駆動電源Ｖｄｄを介した信号のカ
ップリングによる誤動作や性能劣化を防ぐことができ
る。
【００２３】本実施の形態の高周波スイッチ装置のスイ
ッチ回路部１０として、図３に示す従来の高周波スイッ
チ装置からインバータ回路８０を除いたＳＰＤＴスイッ
チ回路を用いた場合の高周波スイッチ装置と、図３に示
す従来の高周波スイッチ装置との性能を比較すると次の
ようになる。電源電圧Ｖｄｄが３Ｖで送信モードの場
合、従来の高周波スイッチ装置ではスプリアスが−５０
ｄＢｃ以下を満たす出力電力の最大値が２１ｄＢｍであ
ったのに対し、本実施の形態の高周波スイッチ装置では
２６ｄＢｍであった。このため従来の場合に比べて５ｄ
Ｂｍ改善され、ＰＨＳのＲＣＲ ＳＴＤ−２８における
規格（２１ｄＢｍ以上）に対して実用面を考慮した十分
なマージンを有することが可能となった。
ッチ回路部１０として、図３に示す従来の高周波スイッ
チ装置からインバータ回路８０を除いたＳＰＤＴスイッ
チ回路を用いた場合の高周波スイッチ装置と、図３に示
す従来の高周波スイッチ装置との性能を比較すると次の
ようになる。電源電圧Ｖｄｄが３Ｖで送信モードの場
合、従来の高周波スイッチ装置ではスプリアスが−５０
ｄＢｃ以下を満たす出力電力の最大値が２１ｄＢｍであ
ったのに対し、本実施の形態の高周波スイッチ装置では
２６ｄＢｍであった。このため従来の場合に比べて５ｄ
Ｂｍ改善され、ＰＨＳのＲＣＲ ＳＴＤ−２８における
規格（２１ｄＢｍ以上）に対して実用面を考慮した十分
なマージンを有することが可能となった。
【００２４】以上説明したように本実施の形態によれ
ば、インバータ５４は、前段にソースフォロア回路５
２、後段にプッシュプル回路５６を有する構成であるの
で、ハイレベル・ローレベルともに十分に確保される。
従ってインバータ５４によるスイッチの線形特性の劣化
を引き起こすことがない。また制御入力端子ＩＮが直接
受信側をコントロールする制御端子Ｖｃ−Ｒｘに接続さ
れ確実に“０”信号を与えることができるので送信モー
ドでの歪みを抑えることができる。さらに入出力端子が
デカップリングコンデンサ６２，６４を介して接地され
るので、信号の揺らぎによる誤動作がない。
ば、インバータ５４は、前段にソースフォロア回路５
２、後段にプッシュプル回路５６を有する構成であるの
で、ハイレベル・ローレベルともに十分に確保される。
従ってインバータ５４によるスイッチの線形特性の劣化
を引き起こすことがない。また制御入力端子ＩＮが直接
受信側をコントロールする制御端子Ｖｃ−Ｒｘに接続さ
れ確実に“０”信号を与えることができるので送信モー
ドでの歪みを抑えることができる。さらに入出力端子が
デカップリングコンデンサ６２，６４を介して接地され
るので、信号の揺らぎによる誤動作がない。
【００２５】なお、本実施の形態の高周波スイッチ装置
の性能の良さを説明するのにスイッチ回路部１０として
図３に示す従来のシャント型スイッチ回路を用いた場合
について説明したが、本発明はこれに限られるものでは
ない。例えば図３に示す従来のシャント型スイッチ回路
のスルーＦＥＴ１１，１２に各々インダクタを並列に接
続した共振回路タイプのスイッチ回路をスイッチ回路部
１０として用いても同様の効果を得ることができる。ま
た、スイッチ回路部１０は電源端子とＧＮＤ端子を含む
場合について述べたが両者およびどちらかの端子を含ま
ない構成の場合でも同様な効果が得られるのは、言うま
でもない。
の性能の良さを説明するのにスイッチ回路部１０として
図３に示す従来のシャント型スイッチ回路を用いた場合
について説明したが、本発明はこれに限られるものでは
ない。例えば図３に示す従来のシャント型スイッチ回路
のスルーＦＥＴ１１，１２に各々インダクタを並列に接
続した共振回路タイプのスイッチ回路をスイッチ回路部
１０として用いても同様の効果を得ることができる。ま
た、スイッチ回路部１０は電源端子とＧＮＤ端子を含む
場合について述べたが両者およびどちらかの端子を含ま
ない構成の場合でも同様な効果が得られるのは、言うま
でもない。
【００２６】
【発明の効果】以上述べたように本発明によれば、誤動
作が可及的に少ないインバータ回路を内蔵した、抵抗歪
みの高周波スイッチ装置を得ることができる。
作が可及的に少ないインバータ回路を内蔵した、抵抗歪
みの高周波スイッチ装置を得ることができる。
【図１】本発明による高周波スイッチ装置の一実施の形
態構成を示すブロック図。
態構成を示すブロック図。
【図２】図１に示す実施の形態にかかるインバータ回路
の入出力特性を示すグラフ。
の入出力特性を示すグラフ。
【図３】従来の高周波スイッチ装置の構成を示すブロッ
ク図。
ク図。
【図４】従来の高周波スイッチ装置に用いられるインバ
ータ回路の入出力特性を示すグラフ。
ータ回路の入出力特性を示すグラフ。
【図５】従来の高周波スイッチ装置の問題点を説明する
説明図。
説明図。
１ 高周波スイッチ装置 １０ スイッチ回路部 ５０インバータ回路部 ５２ ソースフォロア回路 ５４ インバータ ５６ プッシュプル回路 ６２ デカップリングコンデンサ ６４ デカップリングコンデンサ １１０ 出力端子 ＩＮ 制御入力端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−37334（ＪＰ，Ａ) 特開 平２−166829（ＪＰ，Ａ) 特開 昭59−231920（ＪＰ，Ａ) 特開 昭64−71219（ＪＰ，Ａ) 特開 平８−330930（ＪＰ，Ａ) 特開 平５−199094（ＪＰ，Ａ) 特開 平６−29811（ＪＰ，Ａ) 特開 平８−70245（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 H04B 1/44
Claims (3)
- 【請求項１】受信側の伝送経路をＯＮ、ＯＦＦする第１
のＦＥＴと、送信側の伝送経路をＯＮ、ＯＦＦする第２
のＦＥＴと、制御信号が入力される少なくとも１個の制
御信号入力端子とを有するＳＰＤＴスイッチ回路と、 ＦＥＴから構成されるインバータと、このインバータの
後段に設けられて前記インバータのハイレベルとローレ
ベルの遷移領域を小さくする、ＦＥＴから構成されるプ
ッシュプル回路と、前記インバータの前段に設けられ
て、前記インバータおよび前記プッシュプル回路のＦＥ
Ｔのゲートに印加されるゲート電圧の最大値がショット
キー電圧を超えないように前記ゲート電圧をレベルシフ
トする、ＦＥＴから構成されるソースフォロア回路と、
前記ソースフォロア回路に接続された入力端子と、前記
プッシュプル回路に接続された出力端子と、を有するイ
ンバータ回路部と、 を備えていることを特徴とする高周波スイッチ装置。 - 【請求項２】前記ＳＰＤＴスイッチ回路の前記制御信号
入力端子は、前記インバータ回路部の前記入力端子と前
記第１のＦＥＴのゲートに接続され、前記インバータ回
路部の前記出力端子は前記第２のＦＥＴのゲートに接続
されることを特徴とする請求項１記載の高周波スイッチ
装置。 - 【請求項３】前記インバータ回路部の前記入力端子およ
び出力端子は各々デカップリングコンデンサを介して接
地されることを特徴とする請求項１または２記載の高周
波スイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05694198A JP3350437B2 (ja) | 1998-03-09 | 1998-03-09 | 高周波スイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05694198A JP3350437B2 (ja) | 1998-03-09 | 1998-03-09 | 高周波スイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261396A JPH11261396A (ja) | 1999-09-24 |
| JP3350437B2 true JP3350437B2 (ja) | 2002-11-25 |
Family
ID=13041579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05694198A Expired - Fee Related JP3350437B2 (ja) | 1998-03-09 | 1998-03-09 | 高周波スイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3350437B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164772A (ja) * | 2000-11-28 | 2002-06-07 | New Japan Radio Co Ltd | 半導体スイッチ集積回路 |
| JP4945215B2 (ja) * | 2006-10-27 | 2012-06-06 | 新日本無線株式会社 | 半導体スイッチ集積回路 |
| JP2008283277A (ja) * | 2007-05-08 | 2008-11-20 | New Japan Radio Co Ltd | 半導体スイッチ回路 |
-
1998
- 1998-03-09 JP JP05694198A patent/JP3350437B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11261396A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332194B2 (ja) | スイツチ半導体集積回路及び通信端末装置 | |
| US5878331A (en) | Integrated circuit | |
| EP1451890B1 (en) | Switch circuit and method of switching radio frequency signals | |
| JP3270801B2 (ja) | アッテネータユニット及びこれを有するステップアッテネータ並びにステップアッテネータを有する電子機器 | |
| JP2848502B2 (ja) | マイクロ波半導体スイッチ | |
| US4683386A (en) | Electronic attenuation value control circuit in which switching noise is suppressed | |
| US6987414B2 (en) | High frequency switch circuit | |
| EP0818879B1 (en) | Amplifier circuit and multistage amplifier circuit | |
| US20010040479A1 (en) | Electronic switch | |
| US5497118A (en) | Signal selector circuit and signal-generating circuit | |
| US5767721A (en) | Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only | |
| US4739193A (en) | Drive circuit with limited signal transition rate for RFI reduction | |
| US7049863B2 (en) | Output driver circuit with reduced RF noise, reduced power consumption, and reduced load capacitance susceptibility | |
| JP3426993B2 (ja) | スイッチ回路装置 | |
| US6621335B2 (en) | Class D amplifier with passive RC network | |
| US5345123A (en) | Attenuator circuit operating with single point control | |
| JP2008011320A (ja) | 半導体スイッチ回路並びに通信機器 | |
| JPH04313907A (ja) | 信号処理装置 | |
| JP3350437B2 (ja) | 高周波スイッチ装置 | |
| JP2002135095A (ja) | Ｉｃスイッチ | |
| JP5358476B2 (ja) | アンテナスイッチおよびそれを内蔵した高周波モジュール | |
| JP2001068984A (ja) | 半導体スイッチ回路及び移動体通信端末装置 | |
| US4463318A (en) | Power amplifier circuit employing field-effect power transistors | |
| US5406151A (en) | Semiconductor switching circuit | |
| JP3679400B2 (ja) | 高周波スイッチ、高周波スイッチ・増幅回路、および移動体通信端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |