JP3349465B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3349465B2
JP3349465B2 JP01594899A JP1594899A JP3349465B2 JP 3349465 B2 JP3349465 B2 JP 3349465B2 JP 01594899 A JP01594899 A JP 01594899A JP 1594899 A JP1594899 A JP 1594899A JP 3349465 B2 JP3349465 B2 JP 3349465B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bridge
island
bonding
thin metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01594899A
Other languages
Japanese (ja)
Other versions
JP2000216324A (en
Inventor
公 落合
克彦 渋沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP01594899A priority Critical patent/JP3349465B2/en
Publication of JP2000216324A publication Critical patent/JP2000216324A/en
Application granted granted Critical
Publication of JP3349465B2 publication Critical patent/JP3349465B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、複数の半導体チッ
プがアイランドに平面的に配列された半導体装置に関す
る。The present invention relates to a semiconductor device in which a plurality of semiconductor chips are arranged in a plane on an island.

【０００２】[0002]

【従来の技術】近年、モールド型半導体チップが高機能
に成っており、複数の半導体チップを１パッケージ化す
るものが開発されている。2. Description of the Related Art In recent years, a mold type semiconductor chip has become highly functional, and a type in which a plurality of semiconductor chips are integrated into one package has been developed.

【０００３】この技術として例えば、特開平５−１２１
６４５号公報の従来例がある。これは、図７に示すよう
に、第１の半導体チップ１および第２の半導体チップ２
が１つのアイランド３に固着されている。第１および第
２の半導体チップ１，２のボンディングパッド４、５と
リード６の先端が金属細線７により接続され、全体が樹
脂で封止されている。そして第１の半導体チップ１と第
２の半導体チップとの間の接続は、ボンディングパッド
７、８の間を金属細線９により実現されている。As this technique, for example, Japanese Patent Laid-Open No. 5-121 is disclosed.
There is a conventional example of JP-A-645-645. This is, as shown in FIG. 7, the first semiconductor chip 1 and the second semiconductor chip 2
Are fixed to one island 3. The bonding pads 4 and 5 of the first and second semiconductor chips 1 and 2 and the tips of the leads 6 are connected by thin metal wires 7, and the whole is sealed with resin. The connection between the first semiconductor chip 1 and the second semiconductor chip is realized by a thin metal wire 9 between the bonding pads 7 and 8.

【０００４】一般に、金属細線による電気的接続は、ワ
イヤボンデイングにより実現され、一端はボールボンデ
イング、他端はステッチボンディングにより実現されて
いる。またステッチボンディングは、金属細線をキャピ
ラリーヘッド（ボンディングツール）で強く押さえなが
ら力で引きちぎるため、ステッチボンディング下の部分
には直接キャピラリーヘッドからのストレスが加わる。
リード６とボンディングパッド５との間は、リード側を
ステッチボンディング、半導体チップ側のボンディング
パッド側をボールボンデイングにすれば、半導体チップ
にはストレスが加わりにくい。しかし第１の半導体チッ
プ１と第２の半導体チップ２の間に於いて、ボンディン
グパッド７とボンディングパッド８との間は、どちらか
一方は、必ずステッチボンディングとなり、どちらか一
方の半導体チップのボンディングパッドには、前記ステ
ッチボンドによるストレスが加わる。最近は、ボンディ
ングパッドの下に保護ダイオード等の半導体素子が組み
込まれるため、このストレスにより半導体装置自身が不
良になったり、ボンディングパッド下の半導体素子が破
壊してしまう問題があった。また半導体基板の劣化を来
す原因となった。In general, electrical connection using thin metal wires is realized by wire bonding, one end is realized by ball bonding, and the other end is realized by stitch bonding. Further, in the stitch bonding, since a thin metal wire is torn off by force while strongly pressing it with a capillary head (bonding tool), stress from the capillary head is directly applied to a portion under the stitch bonding.
If stitch bonding is performed on the lead side and ball bonding is performed on the bonding pad side of the semiconductor chip between the lead 6 and the bonding pad 5, stress is less likely to be applied to the semiconductor chip. However, between the first semiconductor chip 1 and the second semiconductor chip 2, between the bonding pad 7 and the bonding pad 8, one of them is always stitch-bonded, and the bonding of one of the semiconductor chips is performed. The pad is stressed by the stitch bond. Recently, since a semiconductor element such as a protection diode is incorporated under the bonding pad, there has been a problem that the semiconductor device itself becomes defective or the semiconductor element under the bonding pad is destroyed by the stress. In addition, it caused deterioration of the semiconductor substrate.

【０００５】そのため、本出願人は、特願平１０−１６
３９９４号に於いて、図６のような出願を行っている。[0005] For this reason, the present applicant has filed Japanese Patent Application No. 10-16 / 1998.
No. 3994 filed an application as shown in FIG.

【０００６】つまり第１と第２の半導体チップ５０、５
１のシリコン表面には、チップの周辺部分に外部接続用
のボンディングパッド５２、５３が形成されている。That is, the first and second semiconductor chips 50, 5
On one silicon surface, bonding pads 52 and 53 for external connection are formed in a peripheral portion of the chip.

【０００７】そして第１の半導体チップ５０、５１はリ
ードフレームのアイランド５４上に固着材（ここでは、
半田や銀ペースト等であるが絶縁性接着剤でも良い）に
よりダイボンドされ、半導体チップ５０、５１表面のボ
ンディングパッド５２、５３には、金線等のボンディン
グワイヤ５５の一端がボールボンデイングでワイヤボン
ドされており、ボンディングワイヤ５５の他端は外部導
出用のリードの先端部にステッチボンディングでワイヤ
ボンドされている。Then, the first semiconductor chips 50 and 51 are attached on the island 54 of the lead frame by a bonding material (here,
One end of a bonding wire 55 such as a gold wire is wire-bonded to the bonding pads 52 and 53 on the surfaces of the semiconductor chips 50 and 51 by ball bonding. The other end of the bonding wire 55 is wire-bonded by stitch bonding to the tip of an external lead.

【０００８】また、両半導体チップ５０、５１との間に
対応するアイランド５４には、開口部５６が設けられ、
この中には、必要な本数だけアイランド状のブリッヂ５
７が設けられている。In addition, an opening 56 is provided in the island 54 corresponding to between the two semiconductor chips 50 and 51.
Among them, the required number of island-shaped bridges 5
7 are provided.

【０００９】前文では、アイランド５４に開口部５４を
設けたと述べたが、第１のアイランド８０と第２のアイ
ランド８１とが２本の橋絡リード８２，８３で橋渡しさ
れ、アイランド８０，８１，橋絡リード８２，８３で囲
まれた領域が、前記開口部５６を構成しているとも言え
る。またそれぞれの橋絡部には離間部８４が設けられて
いる。In the above description, the opening 54 is provided in the island 54. However, the first island 80 and the second island 81 are bridged by two bridging leads 82, 83, and the islands 80, 81, It can be said that a region surrounded by the bridging leads 82 and 83 constitutes the opening 56. Further, a separation portion 84 is provided at each bridge portion.

【００１０】そして、リードフレーム形成時（プレスカ
ットやエッチング）、アイランド５４と一体のブリッヂ
５７、アイランドと一体の橋絡リード８２，８３（ただ
し橋絡部に離間部８４が同時に形成される）を形成して
おき、図６のように接着テープ５８を貼った後に、ブリ
ッヂ５７をアイランド５４から切り離せばよい。接着テ
ープ５８は、ブリッヂと離間部を構成する橋絡リードを
貼りつけることになる。At the time of forming the lead frame (press cut or etching), the bridge 57 integrated with the island 54 and the bridging leads 82 and 83 integrated with the island (provided that the separation portion 84 is formed at the bridging portion at the same time). The bridge 57 may be cut off from the island 54 after the adhesive tape 58 is applied as shown in FIG. The adhesive tape 58 attaches a bridging lead that forms a separated portion from the bridge.

【００１１】つまり、このブリッヂ５７と半導体チップ
のボンディングパッド５３との接続に於いて、半導体チ
ップ５０、５１側のボンディングパッド５３をボールボ
ンデイングで行い、ブリッヂ５７側をステッチボンディ
ングで実現しているため、前述した問題点は解消され
る。That is, in connecting the bridge 57 to the bonding pads 53 of the semiconductor chip, the bonding pads 53 on the semiconductor chips 50 and 51 are realized by ball bonding, and the bridge 57 is realized by stitch bonding. The above-mentioned problem is solved.

【００１２】[0012]

【本発明が解決しようとする課題】しかしながら、開口
部５６側に位置する半導体チップの側辺に於いて、この
側辺に配置されるボンディングパッド数が増加すると、
配置されたブリッヂ５７…では足りなくなる問題があっ
た。However, when the number of bonding pads arranged on the side of the semiconductor chip located on the opening 56 side increases,
There is a problem that the arranged bridges 57 are insufficient.

【００１３】[0013]

【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、第１に、ブリッヂは、少なくとも２列設
けられ、第１列目のブリッヂ列に対してこれ以降設けら
れるブリッヂ列を、半導体チップの側辺の延在方向に沿
ってずらして配列されることで解決するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and firstly, at least two bridges are provided, and the bridge train provided after the first bridge train is provided. Can be solved by displacing the semiconductor chips along the extending direction of the side of the semiconductor chip.

【００１４】図１のようにブリッヂ列を複数用意するこ
とで、第１の半導体チップと第２の半導体チップの接続
点が増加してもその接続を実現できると共に、ブリッヂ
列をずらすことで、隣り合う第１の金属細線と第２の金
属細線の接触を防止できる。By preparing a plurality of bridge rows as shown in FIG. 1, even if the number of connection points between the first semiconductor chip and the second semiconductor chip increases, the connection can be realized, and by shifting the bridge row, It is possible to prevent contact between adjacent first and second thin metal wires.

【００１５】第２に、橋絡リードに、第１のアイランド
と第２のアイランドを電気的に分離する分離領域を設け
ることで、第１の半導体チップ（または第１のアイラン
ド）と第２の半導体チップ（または第２のアイランド）
の電気的分離が可能となる。Second, by providing an isolation region on the bridging lead for electrically isolating the first island and the second island, the first semiconductor chip (or the first island) and the second island are separated. Semiconductor chip (or second island)
Can be electrically separated from each other.

【００１６】第３に、前記分離領域を、切断により設
け、前記分離領域の両側に配置される前記橋絡リード
を、第１の接着テープにより固定することで解決するも
のである。Third, the problem is solved by providing the separation region by cutting, and fixing the bridging leads arranged on both sides of the separation region with a first adhesive tape.

【００１７】分離領域を例えばプレスカット等で切断す
ると、その後第１のアイランドと第２のアイランドはバ
ラバラに位置ズレをするが、第１の接着テープにより固
定されることでこのズレを防止できる。When the separation region is cut by, for example, press cutting, the first island and the second island are misaligned afterwards, but the misalignment can be prevented by being fixed with the first adhesive tape.

【００１８】第４に、ブリッヂ列を、両端に設けられた
橋絡リードと一緒に第２の接着テープにより固定するこ
とで、各ブリッヂの固定を実現することができる。Fourthly, by fixing the bridge rows together with the bridging leads provided at both ends with a second adhesive tape, each bridge can be fixed.

【００１９】第５に、一領域および他領域を、ブリッヂ
の一端および他端にする事で解決するものである。Fifth, the problem is solved by setting one region and the other region to one end and the other end of the bridge.

【００２０】更には、一領域および他領域を、前記ブリ
ッヂの端部が二分割された一方と他方の領域にすること
で解決するものである。後述するが、一方のブリッヂ端
部に２つのステッチボンドを形成することで、ボンド領
域を一カ所にまとめられ、その分接着テープの接着面積
を確保することができる。Further, another object of the present invention is to solve the above problem by setting one area and the other area to be one and the other areas where the end of the bridge is divided into two. As will be described later, by forming two stitch bonds at one bridge end, the bond area can be gathered in one place, and the adhesive area of the adhesive tape can be secured accordingly.

【００２１】[0021]

【発明の実施の形態】以下に本発明の第１の実施の形態
を図１を参照しながら詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below in detail with reference to FIG.

【００２２】図中、５０、５１は第１と第２の半導体チ
ップを示している。第１と第２の半導体チップ５０、５
１のシリコン表面には、前工程において各種の能動素
子、受動回路素子が形成され、更にはチップの周辺部分
に外部接続用のボンディングパッド５２、５３が形成さ
れている。そのボンディングパッド５２、５３を被覆す
るようにシリコン窒化膜、シリコン酸化膜、ポリイミド
系絶縁膜などのパッシベーション皮膜が形成され、ボン
ディングパッド５２、５３の上部は、ボンデイング接続
のためにこれらの膜が開口され開口部が形成されてい
る。ここで黒く塗りつぶした丸は、図面の都合上ボンデ
ィングパッドと金属細線のボールボンディング部を示
す。In the figure, reference numerals 50 and 51 denote first and second semiconductor chips. First and second semiconductor chips 50, 5
Various active elements and passive circuit elements are formed on the silicon surface in the previous process, and bonding pads 52 and 53 for external connection are formed on the periphery of the chip. A passivation film such as a silicon nitride film, a silicon oxide film, or a polyimide-based insulating film is formed so as to cover the bonding pads 52 and 53, and these films are opened above the bonding pads 52 and 53 for bonding connection. The opening is formed. Here, the circles filled in black indicate the bonding pads and the ball bonding portions of the fine metal wires for the sake of illustration.

【００２３】第１の半導体チップ５０、５１はリードフ
レームのアイランド５４上に接着材（ここでは、半田や
銀ペースト等）によりダイボンドされ、半導体チップ５
０、５１表面のボンディングパッド５２、５３は、金
線、Ａｌ線またはＣｕ線等のボンディングワイヤ５５の
一端がボールボンデイングでボンドされており、ボンデ
ィングワイヤ５５の他端は外部導出用のリードの先端部
にステッチボンディングでワイヤボンドされている。The first semiconductor chips 50 and 51 are die-bonded onto the islands 54 of the lead frame with an adhesive (here, solder, silver paste, or the like).
The bonding pads 52, 53 on the surfaces 0, 51 are formed by bonding one end of a bonding wire 55 such as a gold wire, an Al wire, or a Cu wire by ball bonding, and the other end of the bonding wire 55 is a tip of an external lead. The part is wire-bonded by stitch bonding.

【００２４】一方、第１の半導体チップ５０と第２の半
導体チップ５１との接続は、以下の構成でなっている。
まず両半導体チップ５０、５１との間に対応するアイラ
ンド５４には、開口部５６が設けられ、この中には、必
要な本数だけアイランド状のブリッヂ５７が設けられて
いる。このブリッヂ５７は、ワイヤーボンディングが実
現できる導電手段で有れば良く、銅、Ａｌ等の金属板、
表面に導電材料が被着された絶縁基板等が考えられる。
ここでは、Ｃｕのリードフレームと一体で成るため、ア
イランドと同一材料でなり、Ｃｕを主材料とした金属で
成る。また開口部に近接している第１の半導体チップ５
０の側辺Ｌ１と第２の半導体チップ５１の側辺Ｌ２に
は、お互いを接続するボンディングパッドが多数存在す
るため、複数のブリッヂ列が用意されている。ここでは
図面の都合上、第１のブリッヂ列５７ａ…と第２のブリ
ッヂ列５７ｂ…が７個と６個、側辺Ｌ１またはＬ２と平
行に配列されている構成を示している。On the other hand, the connection between the first semiconductor chip 50 and the second semiconductor chip 51 has the following configuration.
First, an opening portion 56 is provided in an island 54 corresponding to between the two semiconductor chips 50 and 51, and a required number of island-like bridges 57 are provided therein. The bridge 57 may be any conductive means capable of realizing wire bonding, such as a metal plate of copper, Al, or the like.
An insulating substrate or the like having a surface coated with a conductive material is conceivable.
Here, since it is formed integrally with the Cu lead frame, it is made of the same material as the island, and is made of a metal mainly composed of Cu. The first semiconductor chip 5 close to the opening
A plurality of bridge rows are prepared on the side L1 of 0 and the side L2 of the second semiconductor chip 51 because there are many bonding pads for connecting each other. Here, for the sake of illustration, a configuration is shown in which first and second bridge rows 57a... And 7b are arranged in parallel with the side L1 or L2.

【００２５】前文では、アイランド５４に開口部５４を
設けたと述べたが、第１のアイランド８０と第２のアイ
ランド８１とが２本の橋絡リード８２，８３で橋渡しさ
れ、アイランド８０，８１，橋絡リード８２，８３で囲
まれた領域が、前記開口部５６を構成しているとも言え
る。また後述するがフレームを介した半導体チップの相
互干渉を防止するために、それぞれの橋絡部には離間部
８４が設けられている。In the preceding sentence, the opening 54 is provided in the island 54. However, the first island 80 and the second island 81 are bridged by two bridging leads 82, 83, and the islands 80, 81, It can be said that a region surrounded by the bridging leads 82 and 83 constitutes the opening 56. Further, as will be described later, in order to prevent mutual interference of the semiconductor chips via the frame, a separation portion 84 is provided at each bridging portion.

【００２６】本実施例では、リードフレーム形成（プレ
スカットやエッチング）時、アイランド５４と一体のブ
リッヂ５７、アイランドと一体の橋絡リード８２，８３
（ただし橋絡部に離間部８４が同時に形成される）を予
め用意し、図１のように接着テープ５８を貼った後に、
ブリッヂ５７をアイランド５４から切り離して形成して
いる。接着テープ５８は、ブリッヂと離間部を構成する
橋絡リードを貼りつけることになる。符号Ｔは、アイラ
ンドとブリッヂを切断した際に発生するリッヂ側の残存
物である。In this embodiment, when forming the lead frame (press cut or etching), the bridge 57 integrated with the island 54, and the bridging leads 82, 83 integrated with the island.
(However, the separation portion 84 is formed at the bridge portion at the same time) is prepared in advance, and after the adhesive tape 58 is attached as shown in FIG.
The bridge 57 is formed separately from the island 54. The adhesive tape 58 attaches a bridging lead that forms a separated portion from the bridge. The symbol T is a ridge-side residue generated when the island and the bridge are cut.

【００２７】また接着テープ５８は、分離された橋絡リ
ード間を接続し、アイランド状と成ったブリッヂ列と橋
絡リードを固定させればよい。つまり図１に点線で示す
ように、カタガナのロの字に形成された接着テープ５８
は、４辺で分離され、縦方向の二辺が橋絡リードを固定
する第１の接着テープとして、また横方向の二辺がブリ
ッヂと橋絡リードを固定する第２の接着テープとして成
っても良い。The adhesive tape 58 may be used to connect the separated bridging leads and fix the island-like bridge rows to the bridging leads. That is, as shown by the dotted line in FIG.
Are separated by four sides, two longitudinal sides are used as a first adhesive tape for fixing the bridging lead, and two lateral sides are used as a second adhesive tape for fixing the bridge and the bridging lead. Is also good.

【００２８】本発明は、このブリッヂ５７とボンディン
グパッド５３との接続に於いて、半導体チップ５０、５
１側のボンディングパッド５３をボールボンデイングで
行い、ブリッヂ５７側をステッチボンディングで行うこ
とに特徴を有する。According to the present invention, in connecting the bridge 57 and the bonding pad 53, the semiconductor chips 50, 5
The bonding pad 53 on one side is formed by ball bonding, and the bridge 57 is formed by stitch bonding.

【００２９】半導体チップ側が、ステッチボンドではな
くボールボンデイングで実現できるため、半導体チップ
へ加わる歪みを抑制させることができる。Since the semiconductor chip side can be realized by ball bonding instead of stitch bonding, distortion applied to the semiconductor chip can be suppressed.

【００３０】また必要により、第１の半導体チップと第
２の半導体チップに組み込まれる回路により、相互干渉
を生じる場合がある。例えば、第１の半導体チップ５０
から発生するノイズが第１のアイランド８０，橋絡リー
ド８２、８３、第２のアイランド８１を介して第２の半
導体チップに浸入する場合は、ここにプレスカット等で
離間部８４を設けることで、このノイズの浸入を防止で
きる。If necessary, mutual interference may occur due to circuits incorporated in the first semiconductor chip and the second semiconductor chip. For example, the first semiconductor chip 50
When noise generated from the semiconductor chip enters the second semiconductor chip via the first island 80, the bridging leads 82, 83, and the second island 81, a separation portion 84 is provided here by press cutting or the like. This noise can be prevented from entering.

【００３１】金属細線によるワイヤボンデイングは、一
端はボールボンデイング、他端はステッチボンディング
により実現されている。特にステッチボンディングは、
金属細線をキャピラリーヘッドで強く押さえ、力で引き
ちぎるため、ステッチボンディング下の部分にはストレ
スが加わるが、ブリッヂ５７側をステッチボンディング
とし半導体チップ側をボールボンドとしたため、この半
導体チップのボンディングパッド下に加わるストレスを
抑制することができる。従ってボンディングパッド下の
半導体素子の劣化を抑制することができる。The wire bonding by the thin metal wire is realized by ball bonding at one end and stitch bonding at the other end. In particular, stitch bonding
Since the thin metal wire is strongly pressed by the capillary head and torn off by force, stress is applied to the part under the stitch bonding.However, the bridge 57 side is stitch bonded and the semiconductor chip side is ball bonded. The applied stress can be suppressed. Therefore, deterioration of the semiconductor element under the bonding pad can be suppressed.

【００３２】半導体チップ５０、５１、アイランド５４
の近傍まで延在される複数のリード５９の先端部、およ
び金属細線を含む主要部は、一点鎖線の如くエポキシ系
の熱硬化樹脂５８でモールドされ、製品となる。Semiconductor chips 50, 51, island 54
The leading ends of the plurality of leads 59 extending to the vicinity and the main part including the fine metal wires are molded with an epoxy-based thermosetting resin 58 as shown by a dashed line, thereby forming a product.

【００３３】ここで半導体チップ５０、５１を搭載する
アイランド５４は、チップとリード５９のボンディング
パッド面が実質同一面となるように段付けが行われてい
る。また支持リード６１が封止樹脂６０から露出してい
る部分は、カットされている。Here, the island 54 on which the semiconductor chips 50 and 51 are mounted is stepped so that the bonding pad surfaces of the chip and the leads 59 are substantially the same. Further, a portion where the support lead 61 is exposed from the sealing resin 60 is cut.

【００３４】続いて、第２の実施の形態について図２を
参照して説明する。本実施の形態は、ブリッヂ列の配列
の仕方および金属細線、ボンデイング位置および接着テ
ープの接着位置が異なり、他は実質同じ構造であるた
め、ここでは異なる点のみの説明とする。Next, a second embodiment will be described with reference to FIG. In this embodiment, the arrangement of the bridge rows and the positions of the thin metal wires, the bonding positions, and the bonding positions of the adhesive tape are different, and the other structures are substantially the same. Therefore, only different points will be described here.

【００３５】つまり第１の半導体チップ５０の側辺Ｌ１
側に第１のブリッヂ列５７ａ…が設けられ、下列に、第
２のブリッヂ列５７ｂ…が設けられており、各ブリッヂ
列は、決められたピッチでずらされている。本実施の形
態では、ブリッヂ列が二列であるため、第１のブリッジ
列に配列されているブリッヂ５７ａ・５７ａの中間に第
２のブリッヂ列のブリッヂ５７ｂが配列されている。ま
たブリッヂ５７にボンデイングされる位置は、第１のブ
リッヂ５７ａと第２のブリッヂ列５７ｂが隣り合う側の
端部に形成されている。That is, the side L1 of the first semiconductor chip 50
A first bridge row 57a is provided on the side, and a second bridge row 57b is provided on the lower row, and each bridge row is shifted at a predetermined pitch. In the present embodiment, since there are two bridge rows, bridges 57b of the second bridge row are arranged between bridges 57a arranged in the first bridge row. The position where the first bridge 57a and the second bridge row 57b are bonded to the bridge 57 is formed at the end on the side adjacent to the first bridge 57a and the second bridge row 57b.

【００３６】具体的には、紙面に対して、第１のブリッ
ヂ５７ａの下端部に於いて、右側に第１の半導体チップ
５０側から延在された金属細線６２が接続され、第２の
半導体チップ５１側から延在された金属細線６３が左側
に接続されている。また第２のブリッジ５７ｂの上端に
於いて、右側に第１の半導体チップ５０側から延在され
た金属細線６４が接続され、第２の半導体チップ５１側
から延在された金属細線６５が左側に接続されている。
ここで金属細線６２は、ブリッヂ５７ａの右側に接続さ
れているが左側でも良く、この場合金属細線６３は、右
側となる。ここの接続関係を斜視図で示したものが図３
である。More specifically, a thin metal wire 62 extending from the first semiconductor chip 50 is connected to the right side at the lower end of the first bridge 57a with respect to the paper surface, and the second semiconductor A thin metal wire 63 extending from the chip 51 side is connected to the left side. At the upper end of the second bridge 57b, a thin metal wire 64 extending from the first semiconductor chip 50 side is connected to the right side, and a thin metal wire 65 extending from the second semiconductor chip 51 side is connected to the left side. It is connected to the.
Here, the thin metal wire 62 is connected to the right side of the bridge 57a, but may be on the left side. In this case, the thin metal wire 63 is on the right side. FIG. 3 shows a perspective view of the connection relationship here.
It is.

【００３７】本発明のポイントは、２つのステッチボン
ド位置が第１の実施の形態と異なり一端部（第１のブリ
ッヂ５７ａでは下端部）に集中できるため、この領域を
除いた空き領域が大きくなり、接着テープ５８の接着面
積を拡大させることができ、ブリッヂの固着強度を増強
させることができる。つまりボンディングツールが当接
でき、またボンディング強度を確保するために、極端に
ブリッヂの端には配置できず、ある程度のマージンが必
用となる。しかし一端部に集中させれば、このマージン
を減らすことができ。接着テープの接着面積を増大させ
ることができ、逆に余った分ブリッヂのサイズを小さく
することもできる。The point of the present invention is that, unlike the first embodiment, the two stitch bond positions can be concentrated at one end (the lower end in the first bridge 57a). Thus, the adhesive area of the adhesive tape 58 can be increased, and the fixing strength of the bridge can be enhanced. In other words, a bonding tool can be abutted, and in order to secure the bonding strength, it cannot be disposed extremely at the edge of the bridge, and a certain margin is required. However, by concentrating at one end, this margin can be reduced. The adhesive area of the adhesive tape can be increased, and conversely, the size of the bridge can be reduced by the excess.

【００３８】逆に第１の実施の形態に於いては、ブリッ
ヂの両端部にボンディングされてあるため、この領域を
除いた領域は、図２よりも狭くなり接着面積が狭くなる
問題がある。また接着テープの接着面積を図２と同等に
しようとすれば、ブリッヂ上面の面積を拡大する必用が
あり、半導体装置全体を大きくしてしまう。Conversely, in the first embodiment, since the bonding is performed at both ends of the bridge, the region excluding this region is narrower than that in FIG. 2 and there is a problem that the bonding area is reduced. Further, if the adhesive area of the adhesive tape is to be made equal to that of FIG. 2, it is necessary to increase the area of the upper surface of the bridge, which increases the size of the entire semiconductor device.

【００３９】ここで接着テープは、固着強度が考慮され
てアイランドと接着されても良い。しかし図１、図２で
は、接着テープを貼ってからブリッヂをカットするた
め、アイランドとは接着できない。つまりアイランドと
形成予定のブリッヂとの間でカットするためである。こ
の結果が前述したような残存物Ｔとして残る。Here, the adhesive tape may be bonded to the island in consideration of the fixing strength. However, in FIGS. 1 and 2, since the bridge is cut after the adhesive tape is applied, it cannot be bonded to the island. That is, it is for cutting between the island and the bridge to be formed. The result remains as a residue T as described above.

【００４０】また図３を参照すれば、ステッチボンド位
置から延在される金属細線が半導体チップへ延在される
部分に於いて、図のように下方に垂れ下がりあるブリッ
ヂに接触する可能性があるが、この延在方向の下方に前
記接着テープ５８が設けられてあるため、この接触を防
止することもできる。Referring again to FIG. 3, there is a possibility that a thin metal wire extending from the stitch bond position may contact a bridge hanging downward as shown in the drawing at a portion extending to the semiconductor chip. However, since the adhesive tape 58 is provided below the extending direction, the contact can be prevented.

【００４１】また本発明では、ブリッジ列は３列以上で
も良い。図４には、３列の場合のボンディング例を示し
た。この場合でも図１のブリッヂに示す接続構造と図２
に示す接続構造があるが、ここでは図２の接続構造を示
した。In the present invention, three or more bridge rows may be provided. FIG. 4 shows a bonding example in the case of three rows. In this case as well, the connection structure shown in the bridge of FIG. 1 and FIG.
The connection structure shown in FIG. 2 is shown here. The connection structure shown in FIG. 2 is shown here.

【００４２】また金属細線９０〜９５までの６本（ｎ列
の場合は、２ｎ本）をユニットにして、紙面に対して横
方向にリピートされているため、第１のブリッヂ５７ａ
の左端から第３のブリッヂ５７ｃの右端までの間隔に実
質均等に配置されている。Further, since the six thin metal wires 90 to 95 (in the case of n rows, 2n wires) are repeated as a unit in the horizontal direction with respect to the paper surface, the first bridge 57a
Of the third bridge 57c are arranged substantially uniformly at a distance from the left end of the third bridge 57c to the right end of the third bridge 57c.

【００４３】図５は、第２の実施の形態の具体図を説明
するものである。ここでは支持リードは、１００であ
り、上のアイランドは、角部から、下のアイランドは、
ランド左右の側辺の中央から引き出されている。これも
角部から延在しても良い。またチップサイズか異なり引
き出されパッドの数も異なるため、リードの本数が異な
る。従って上のチップと接続されるリード群と下のチッ
プが接続されるリード群は、自ずとそのピッチが異な
る。FIG. 5 is a diagram for explaining a specific diagram of the second embodiment. Here, the support leads are 100, the upper island is from the corner, and the lower island is
It is pulled out from the center of the left and right sides of the land. This may also extend from the corner. Also, since the number of pads drawn out differs depending on the chip size, the number of leads differs. Therefore, the pitch between the lead group connected to the upper chip and the lead group connected to the lower chip naturally differs.

【００４４】[0044]

【発明の効果】以上に説明した通り、本発明によれば、
第１に、２つの半導体チップの間にブリッヂを設け、半
導体チップ側の接続はボールボンデイングで、前記ブリ
ッヂ側の接続はステッチボンディングで金属細線をワイ
ヤーボンディングする事で、ボンディングパッド下の半
導体素子の劣化を防止することができる。As described above, according to the present invention,
First, a bridge is provided between two semiconductor chips, the connection on the semiconductor chip side is performed by ball bonding, and the connection on the bridge side is performed by wire bonding of a thin metal wire by stitch bonding, thereby forming a semiconductor element under the bonding pad. Deterioration can be prevented.

【００４５】しかもチップとチップの接続は、ブリッヂ
を介することで１本の金属細線から２本の金属細線にし
たため、ボンデイングの際にこの金属細線の高さを低く
することができる。従って、封止樹脂の厚みを薄くする
こともできる。In addition, since the connection between the chips is changed from one thin metal wire to two thin metal wires via a bridge, the height of the thin metal wires can be reduced during bonding. Therefore, the thickness of the sealing resin can be reduced.

【００４６】また橋絡リードの設置または絶縁性接着剤
の使用で、一方のチップから他方へのチップへのノイズ
の浸入を抑制することができる。The installation of the bridging leads or the use of the insulating adhesive can suppress the penetration of noise from one chip to the other chip.

【００４７】また、ブリッヂを、リードフレームの形成
時に同時に形成するため、ブリッヂを簡単にプレスで分
離でき、また接着テープによりブリッヂを固定できるた
め、良好なワイヤーボンディングが可能となる。Further, since the bridge is formed simultaneously with the formation of the lead frame, the bridge can be easily separated by pressing, and the bridge can be fixed with an adhesive tape, so that good wire bonding can be performed.

【００４８】また図１のようにブリッヂ列を複数用意す
ることで、第１の半導体チップと第２の半導体チップの
接続点が増加しても、その接続を実現できると共に、ブ
リッヂ列をずらすことで、隣り合う第１の金属細線と第
２の金属細線の接触を防止することができる。By preparing a plurality of bridge rows as shown in FIG. 1, even if the number of connection points between the first semiconductor chip and the second semiconductor chip increases, the connection can be realized and the bridge row is shifted. Thus, it is possible to prevent contact between the adjacent first and second thin metal wires.

【００４９】更には、ステッチボンド位置を一方のブリ
ッヂ端部にまとめることで、その分接着テープの接着面
積を確保することができる。Further, the stitch bond positions are combined at one bridge end, so that the adhesive tape adhesive area can be secured accordingly.

【００５０】[0050]

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施の形態を説明するための半
導体装置の平面図である。FIG. 1 is a plan view of a semiconductor device for describing a first embodiment of the present invention.

【図２】本発明の第２の実施の形態を説明するための半
導体装置の平面図である。FIG. 2 is a plan view of a semiconductor device for describing a second embodiment of the present invention.

【図３】図２の金属細線の接続を説明する図である。FIG. 3 is a diagram illustrating connection of the thin metal wires in FIG. 2;

【図４】ブリッヂ列を３列にした場合の構造を説明する
図である。FIG. 4 is a diagram illustrating a structure in which three bridge rows are provided.

【図５】図２の具体的構造を説明した図である。FIG. 5 is a diagram illustrating a specific structure of FIG. 2;

【図６】従来の半導体装置を説明する図である。FIG. 6 is a diagram illustrating a conventional semiconductor device.

【図７】従来の半導体装置を説明する図である。FIG. 7 is a diagram illustrating a conventional semiconductor device.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 ──────────────────────────────────────────────────の Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/50

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 第１の半導体チップの固着領域となる第
１のアイランドおよび第２の半導体チップの固着領域と
なる第２のアイランドと、 前記第１のアイランド、前記第２のアイランドの周辺に
延在された複数のリードと、 前記第１のアイランドに固着された第１の半導体チップ
および前記第２のアイランドに固着された第２の半導体
チップと、 前記第１の半導体チップおよび第２の半導体チップと前
記リードを電気的に接続する第１の金属細線と、 前記第１の半導体チップと前記第２の半導体チップの間
にあり、相対向する前記半導体チップの側辺の延在方向
に沿って電気的に分離されて複数の列で配列された複数
のブリッジから成るブリッジ列と、 前記第１の半導体チップと前記第１の半導体チップと隣
接した前記ブリッジ列との間に設けられた第２の金属細
線と、 前記第２の半導体チップと前記第２の半導体チップと隣
接した前記ブリッジ列との間に設けられた第３の金属細
線とを有する半導体装置に於いて、前記第１の半導体チップと隣接したブリッジ列および前
記第２の半導体チップと隣接したブリッジ列上に貼着さ
れ、且つ前記第２の金属細線および前記第３の金属細線
の延在領域下に設けられた接着テープとを有する ことを
特徴とする半導体装置。1. A fixing region of the first island and the second semiconductor chip serving as the fixing region of the first semiconductor chip and
Comprising a second island, the first island, the plurality of leads extending on the periphery of the second island, the first semiconductor chip and the second island which is fixed to the first island A second semiconductor chip fixed to the first semiconductor chip, a first thin metal wire for electrically connecting the first semiconductor chip and the second semiconductor chip to the lead, and a second semiconductor chip fixed to the first semiconductor chip and the second semiconductor chip. Between semiconductor chips
Plurality in there, arranged said are electrically separated along the extending direction of the side of the semiconductor chip which faces a plurality of rows
A bridge row composed of the following bridges; and the first semiconductor chip and the first semiconductor chip adjacent to each other.
A second thin metal wire provided between the adjacent bridge rows, and a second thin metal wire adjacent to the second semiconductor chip and the second semiconductor chip;
In a semiconductor device having a third thin metal wire provided between the bridge row and the bridge row adjacent thereto, the bridge row adjacent to the first semiconductor chip and
Affixed on a bridge row adjacent to the second semiconductor chip
And the second thin metal wire and the third thin metal wire
And an adhesive tape provided below the extension region of the semiconductor device. 【請求項２】 前記ブリッジ列は、少なくとも２列設け
られ、第１列目のブリッジ列に対してこれ以降設けられ
るブリッジ列は、前記側辺の延在方向に沿ってずれて配
列されることを特徴とする請求項１記載の半導体装置。2. At least two bridge rows are provided.
Are provided for the first bridge row thereafter.
Bridge rows are shifted along the direction in which the side edges extend.
The semiconductor device according to claim 1, wherein the semiconductor device is arranged in a line . 【請求項３】 前記第１のアイランドと前記第２のアイ
ランドの間に位置する橋絡リードには、第１のアイラン
ドと第２のアイランドを電気的に分離する分離領域が設
けられ、前記分離領域の両側に配置される前記橋絡リー
ドは、前記接着テープにより固定されることを特徴とす
る請求項１記載の半導体装置。3. The first island and the second eye.
The bridge island located between the lands has the first island
An isolation region is provided to electrically separate the island from the second island.
And the bridging leads arranged on both sides of the separation region
Is fixed by the adhesive tape.
The semiconductor device of claim 1, wherein that.
JP01594899A 1999-01-25 1999-01-25 Semiconductor device Expired - Fee Related JP3349465B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01594899A JP3349465B2 (en) 1999-01-25 1999-01-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01594899A JP3349465B2 (en) 1999-01-25 1999-01-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000216324A JP2000216324A (en) 2000-08-04
JP3349465B2 true JP3349465B2 (en) 2002-11-25

Family

ID=11902995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01594899A Expired - Fee Related JP3349465B2 (en) 1999-01-25 1999-01-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3349465B2 (en)

Also Published As

Publication number Publication date
JP2000216324A (en) 2000-08-04

Similar Documents

Publication Publication Date Title
US6759745B2 (en) Semiconductor device and manufacturing method thereof
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
JP3631120B2 (en) Semiconductor device
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US6608388B2 (en) Delamination-preventing substrate and semiconductor package with the same
JP3526788B2 (en) Method for manufacturing semiconductor device
JP5227501B2 (en) Stack die package and method of manufacturing the same
US6569764B1 (en) Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
JP2002222889A (en) Semiconductor device and method of manufacturing the same
US6277670B1 (en) Semiconductor chip package and fabrication method thereof
JPH0595015A (en) Semiconductor device
KR20060101385A (en) A semiconductor device and a manufacturing method of the same
US7226813B2 (en) Semiconductor package
US20030127717A1 (en) Multi-chip stacking package
JP2007214238A (en) Semiconductor device and its manufacturing method
JPH10335368A (en) Wire-bonding structure and semiconductor device
US5728247A (en) Method for mounting a circuit
JP3349465B2 (en) Semiconductor device
JP3316450B2 (en) Semiconductor device
JPH10335366A (en) Semiconductor device
JP4148593B2 (en) Manufacturing method of semiconductor device
JP3443406B2 (en) Resin-sealed semiconductor device
JP3670371B2 (en) Semiconductor device and manufacturing method thereof
JP3702152B2 (en) Semiconductor device
JP2756791B2 (en) Resin-sealed semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070913

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees