JP3348037B2 - 順位処理回路、該順位処理回路を用いたos−cfar回路,iagc回路,クラッタマップ回路及び2次元os−cfar回路 - Google Patents
順位処理回路、該順位処理回路を用いたos−cfar回路,iagc回路,クラッタマップ回路及び2次元os−cfar回路Info
- Publication number
- JP3348037B2 JP3348037B2 JP09021199A JP9021199A JP3348037B2 JP 3348037 B2 JP3348037 B2 JP 3348037B2 JP 09021199 A JP09021199 A JP 09021199A JP 9021199 A JP9021199 A JP 9021199A JP 3348037 B2 JP3348037 B2 JP 3348037B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- cfar
- rank
- storage cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 210000000352 storage cell Anatomy 0.000 claims description 138
- 210000004027 cell Anatomy 0.000 claims description 65
- 238000001514 detection method Methods 0.000 claims description 35
- 230000003247 decreasing effect Effects 0.000 claims description 17
- 230000007423 decrease Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 15
- 230000032683 aging Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/292—Extracting wanted echo-signals
- G01S7/2921—Extracting wanted echo-signals based on data belonging to one radar period
- G01S7/2922—Extracting wanted echo-signals based on data belonging to one radar period by using a controlled threshold
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/292—Extracting wanted echo-signals
- G01S7/2923—Extracting wanted echo-signals based on data belonging to a number of consecutive radar periods
- G01S7/2927—Extracting wanted echo-signals based on data belonging to a number of consecutive radar periods by deriving and controlling a threshold value
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
- G01S7/352—Receivers
- G01S7/354—Extracting wanted echo-signals
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、一組のデータの順
位付け及び書き込みを単一のクロックサイクル内に処理
し得る順位処理回路であって、この処理し得るデータの
個数をデータ入力継続中に増減変更し得るようにした順
位処理回路及びその用途発明に関するものである。
位付け及び書き込みを単一のクロックサイクル内に処理
し得る順位処理回路であって、この処理し得るデータの
個数をデータ入力継続中に増減変更し得るようにした順
位処理回路及びその用途発明に関するものである。
【0002】
【従来の技術】単一のクロックサイクル内で一組の数値
を適宜並べ替えて順位付けするための回路は種々の用途
があるものである。斯かる回路として、例えば、特開平
3−89188号公報に示された順位処理アレイがあ
る。図9は、同公報に示された順位処理アレイのブロッ
ク図である。
を適宜並べ替えて順位付けするための回路は種々の用途
があるものである。斯かる回路として、例えば、特開平
3−89188号公報に示された順位処理アレイがあ
る。図9は、同公報に示された順位処理アレイのブロッ
ク図である。
【0003】図において、1は記憶セルであり、この各
記憶セル1には各1個のデータが書き込まれるものであ
る。従って、図示の場合には、6個のデータが順位付け
処理されることになる。記憶セル1の端子VINから新規
データが入力される。すると、この新規データ及び現在
記憶中のデータを、端子VQN及び端子VQPから入力される
上位、下位に隣接する記憶セル1の記憶データとの大小
を比較し、現在の記憶データを保持するか、或いは上
位、下位の記憶データをシフトして保持記憶するか又は
新規入力データを記憶するかを判定する。その結果、6
個の記憶セルには6個のデータが順位付けして記憶され
ることになる。そして、適宜順位、例えば真ん中の順位
の記憶セル1のデータをこれら一組のデータの代表値と
して使用し得る等、多くの用途がある。
記憶セル1には各1個のデータが書き込まれるものであ
る。従って、図示の場合には、6個のデータが順位付け
処理されることになる。記憶セル1の端子VINから新規
データが入力される。すると、この新規データ及び現在
記憶中のデータを、端子VQN及び端子VQPから入力される
上位、下位に隣接する記憶セル1の記憶データとの大小
を比較し、現在の記憶データを保持するか、或いは上
位、下位の記憶データをシフトして保持記憶するか又は
新規入力データを記憶するかを判定する。その結果、6
個の記憶セルには6個のデータが順位付けして記憶され
ることになる。そして、適宜順位、例えば真ん中の順位
の記憶セル1のデータをこれら一組のデータの代表値と
して使用し得る等、多くの用途がある。
【0004】又、入力データを順位付け処理するものの
用途として、レーダの目標検出方法(OS-CFAR)が、「R
adar CFAR Thresholding in Clutter and Multip
leTarget Situations」(:Hermann Rohling 、IEEE
Transactions on Aerospase and Electronic Sy
stems, Vol.AES―19、No4.JULY 1983)に記
載されている。この方法は、ローリングが述べるよう
に、従来のCA―CFAR(Cell Averaging Constant Fal
se Alarm Rate)やGO―CFAR(Greatest ofCell Ave
ragind Constant False Alarm Rate)と比較して、
クラッタ環境下や、複数の接近する目標を含む環境下
で、より好ましい目標検出結果が得られる。図10に、
このOS-CFARの基本的な系統図を示す。図において、1
1はリファレンスセル、12はテストセル、13はテス
トセル12及びリファレンスセル11内のデータを順位
付けして並べ替え、指定された順位の値を出力する部
位、14は指定された順位の値とCFAR係数を乗算する乗
算器、15はテストセル12と乗算結果との大小を比較
して目標検出か否かを判定するためのコンパレータであ
る。次に、このOS-CFARの系統図の動作について説明す
る。目標検出判定を行うレンジセル(テストセル12と
いう)の前後に同一のウインドウ幅を持つリファレンス
セル11を設け、このリファレンスセル11及びテスト
セル12のデータの順序並べ替えを行う一方、予め定め
た例えば、K番目の値を出力し、乗算器14において別
途予め定めたCFAR係数を乗じてスレッショルドを算出す
る。コンパレータ15において上記テストセル12の値
をこのスレッショルドと比較して目標を検出した否かを
判定するものである。
用途として、レーダの目標検出方法(OS-CFAR)が、「R
adar CFAR Thresholding in Clutter and Multip
leTarget Situations」(:Hermann Rohling 、IEEE
Transactions on Aerospase and Electronic Sy
stems, Vol.AES―19、No4.JULY 1983)に記
載されている。この方法は、ローリングが述べるよう
に、従来のCA―CFAR(Cell Averaging Constant Fal
se Alarm Rate)やGO―CFAR(Greatest ofCell Ave
ragind Constant False Alarm Rate)と比較して、
クラッタ環境下や、複数の接近する目標を含む環境下
で、より好ましい目標検出結果が得られる。図10に、
このOS-CFARの基本的な系統図を示す。図において、1
1はリファレンスセル、12はテストセル、13はテス
トセル12及びリファレンスセル11内のデータを順位
付けして並べ替え、指定された順位の値を出力する部
位、14は指定された順位の値とCFAR係数を乗算する乗
算器、15はテストセル12と乗算結果との大小を比較
して目標検出か否かを判定するためのコンパレータであ
る。次に、このOS-CFARの系統図の動作について説明す
る。目標検出判定を行うレンジセル(テストセル12と
いう)の前後に同一のウインドウ幅を持つリファレンス
セル11を設け、このリファレンスセル11及びテスト
セル12のデータの順序並べ替えを行う一方、予め定め
た例えば、K番目の値を出力し、乗算器14において別
途予め定めたCFAR係数を乗じてスレッショルドを算出す
る。コンパレータ15において上記テストセル12の値
をこのスレッショルドと比較して目標を検出した否かを
判定するものである。
【0005】
【発明が解決しようとする課題】しかしながら、従来技
術の順位処理アレイにおいては、入力データの順位処理
を行う複数の記憶セル(図9では6個)からなるウイン
ドウのサイズをデータ入力継続中に変化させるという思
想はない。従って、各種の用途、状況に応じて、順位処
理し得るデータの個数をデータ入力継続中において速や
かに増減変更し得ず、各種用途等に即座に対応できない
という問題点があった。
術の順位処理アレイにおいては、入力データの順位処理
を行う複数の記憶セル(図9では6個)からなるウイン
ドウのサイズをデータ入力継続中に変化させるという思
想はない。従って、各種の用途、状況に応じて、順位処
理し得るデータの個数をデータ入力継続中において速や
かに増減変更し得ず、各種用途等に即座に対応できない
という問題点があった。
【0006】特に、上記従来技術の順位処理アレイの用
途として、レーダのOS-CFAR処理に用いた場合、ビーム
からビームへの変化の際にデータの順位処理を行うリフ
ァレンス領域の大きさを変化させることはできるが、例
えば、海面クラッタ、大地クラッタ、ウェザークラッタ
等のクラッタ環境に応じて、又は、距離によりOS-CFAR
のリファレンス領域の大きさを即座に変化させたいとい
う要求に対しては対処できない。このような要求を満た
すために、CPU上で動作するソフトウェアでOS-CFAR処理
を行うことができるが、この場合、順位並べ替えをソフ
トウェア処理に極めて時間が費やされるため、レーダの
リアルタイムでの目標検出処理には適さないという問題
点がある。
途として、レーダのOS-CFAR処理に用いた場合、ビーム
からビームへの変化の際にデータの順位処理を行うリフ
ァレンス領域の大きさを変化させることはできるが、例
えば、海面クラッタ、大地クラッタ、ウェザークラッタ
等のクラッタ環境に応じて、又は、距離によりOS-CFAR
のリファレンス領域の大きさを即座に変化させたいとい
う要求に対しては対処できない。このような要求を満た
すために、CPU上で動作するソフトウェアでOS-CFAR処理
を行うことができるが、この場合、順位並べ替えをソフ
トウェア処理に極めて時間が費やされるため、レーダの
リアルタイムでの目標検出処理には適さないという問題
点がある。
【0007】一方、レーダのビデオ信号において、気象
クラッタや海面クラッタ等の不要信号を入力した時、限
られたリファレンスセル11の個数のCFAR回路では誤目
標が検出されやすい。このような誤目標を低減させるた
めに、従来では、距離及び方位方向のエリア内の目標検
出回数を計数し、その多少により次のスキャンでCFAR係
数を増減させる方法が採られてきた。しかしながら、目
標かクラッタの区別なく検出セル数を一定にするのみ
で、ビデオの統計的特徴量に基づく操作ではないため、
クラッタのない領域ではスレッショルドが下がり、その
結果、ノイズを誤目標として検出したり、或いは、クラ
ッタ領域ではスレッショルドが上がり、その結果、目標
を検出し難くするという問題点がある。
クラッタや海面クラッタ等の不要信号を入力した時、限
られたリファレンスセル11の個数のCFAR回路では誤目
標が検出されやすい。このような誤目標を低減させるた
めに、従来では、距離及び方位方向のエリア内の目標検
出回数を計数し、その多少により次のスキャンでCFAR係
数を増減させる方法が採られてきた。しかしながら、目
標かクラッタの区別なく検出セル数を一定にするのみ
で、ビデオの統計的特徴量に基づく操作ではないため、
クラッタのない領域ではスレッショルドが下がり、その
結果、ノイズを誤目標として検出したり、或いは、クラ
ッタ領域ではスレッショルドが上がり、その結果、目標
を検出し難くするという問題点がある。
【0008】又、気象レーダ等のドップラレーダにおい
て、大きな固定目標からの反射により長く連なった強い
信号が入力された場合に受信器が飽和してビデオ信号の
位相に誤差が生じることを防止するためのIAGC(Instan
taneous Automatic GainControl)回路がある。しか
し、従来のIAGC回路は受信信号の検波波形によって増幅
器の利得を制御していたため、検波回路などのアナログ
部分のゲイン調整が煩雑であり、経年変化による劣化が
生じるという問題点がある。
て、大きな固定目標からの反射により長く連なった強い
信号が入力された場合に受信器が飽和してビデオ信号の
位相に誤差が生じることを防止するためのIAGC(Instan
taneous Automatic GainControl)回路がある。しか
し、従来のIAGC回路は受信信号の検波波形によって増幅
器の利得を制御していたため、検波回路などのアナログ
部分のゲイン調整が煩雑であり、経年変化による劣化が
生じるという問題点がある。
【0009】又、レーダの目標検出にクラッタマップ回
路が用いられているが、このクラッタマップ回路は、時
間と共に変化する気象クラッタや海面クラッタ等のレベ
ルを中長期的に記憶し、クラッタによる誤警報増加を防
止するものである。しかし、従来技術のクラッタマップ
回路は、CFAR回路とは別に、所定のレンジ、方位エリア
内の平均値を算出して目標検出に用いるというソフトウ
ェア処理を行っていたため、処理に時間を費やすという
問題点が有る。
路が用いられているが、このクラッタマップ回路は、時
間と共に変化する気象クラッタや海面クラッタ等のレベ
ルを中長期的に記憶し、クラッタによる誤警報増加を防
止するものである。しかし、従来技術のクラッタマップ
回路は、CFAR回路とは別に、所定のレンジ、方位エリア
内の平均値を算出して目標検出に用いるというソフトウ
ェア処理を行っていたため、処理に時間を費やすという
問題点が有る。
【0010】更に、画像データの2次元データ配列から
例えば、極大点を検出する際、従来技術ではソフトウェ
アによる移動ウィンドウ処理が行われていたが、処理時
間を費やすという問題点がある。又、FFTなどを用いた
ドップラレーダに関しても同様に、周波数方向及び距離
方向の2次元データ配列から目標を検出する際、従来で
はソフトウェアによる2次元CFAR処理が行われていた
が、処理時間を費やすためリアルタイム処理できないと
いう問題点がある。
例えば、極大点を検出する際、従来技術ではソフトウェ
アによる移動ウィンドウ処理が行われていたが、処理時
間を費やすという問題点がある。又、FFTなどを用いた
ドップラレーダに関しても同様に、周波数方向及び距離
方向の2次元データ配列から目標を検出する際、従来で
はソフトウェアによる2次元CFAR処理が行われていた
が、処理時間を費やすためリアルタイム処理できないと
いう問題点がある。
【0011】本発明は上記問題点を解消するためになさ
れたものであり、入力データの順位付け処理を実行し得
る記憶セルの個数をデータ入力継続中に即座に増減変更
できるようにすることにより、各種用途に用いた場合、
データの処理精度及び処理速度を向上させることのでき
る順位処理回路を提供するものである。又、本発明の別
の目的は、上記順位処理回路をレーダに用いることによ
り、各種クラッタ環境下等にあっても目標検出を高精度
に且つ即座に行い得るようにしたOS-CFAR回路を提供す
るものである。又、本発明の別の目的は、上記順位処理
回路をレーダ受信の利得制御に用いることにより、各種
環境下にあっても高精度の利得制御を即座に行い得るよ
うにしたIAGC回路を提供するものである。又、本発明の
更に別の目的は、上記順位処理回路をクラッタマップの
作成に用いることにより、クラッタ環境に変動があって
も高精度に且つ即座にクラッタマップの作成を可能とす
るクラッタマップ回路を提供するものである。又、本発
明の更に別の目的は、上記順位処理回路を画像データの
2次元的処理に用いることにより、この2次元的処理を
高精度に且つ即座に実施できるようにした2次元OS-CFA
R回路を提供するものである。
れたものであり、入力データの順位付け処理を実行し得
る記憶セルの個数をデータ入力継続中に即座に増減変更
できるようにすることにより、各種用途に用いた場合、
データの処理精度及び処理速度を向上させることのでき
る順位処理回路を提供するものである。又、本発明の別
の目的は、上記順位処理回路をレーダに用いることによ
り、各種クラッタ環境下等にあっても目標検出を高精度
に且つ即座に行い得るようにしたOS-CFAR回路を提供す
るものである。又、本発明の別の目的は、上記順位処理
回路をレーダ受信の利得制御に用いることにより、各種
環境下にあっても高精度の利得制御を即座に行い得るよ
うにしたIAGC回路を提供するものである。又、本発明の
更に別の目的は、上記順位処理回路をクラッタマップの
作成に用いることにより、クラッタ環境に変動があって
も高精度に且つ即座にクラッタマップの作成を可能とす
るクラッタマップ回路を提供するものである。又、本発
明の更に別の目的は、上記順位処理回路を画像データの
2次元的処理に用いることにより、この2次元的処理を
高精度に且つ即座に実施できるようにした2次元OS-CFA
R回路を提供するものである。
【0012】
【課題を解決するための手段】本発明の請求項1に記載
の順位処理回路は、各記憶セルに設けられたカウンタを
制御することにより、順位付け処理し得るデータの個数
をデータの入力継続中に増減制御し得るようにしたもの
である。
の順位処理回路は、各記憶セルに設けられたカウンタを
制御することにより、順位付け処理し得るデータの個数
をデータの入力継続中に増減制御し得るようにしたもの
である。
【0013】本発明の請求項2に記載のOS-CFAR回路
は、被検定データを順位付け処理する順位処理部として
上記請求項1に記載の順位処理回路を用いることによ
り、この順位処理回路内の所定順位の記憶データに基づ
き目標検出を判定するものである。
は、被検定データを順位付け処理する順位処理部として
上記請求項1に記載の順位処理回路を用いることによ
り、この順位処理回路内の所定順位の記憶データに基づ
き目標検出を判定するものである。
【0014】本発明の請求項3に記載のOS-CFAR回路
は、被検定データを順位付け処理する順位処理部として
上記請求項1に記載の順位処理回路を用いることによ
り、この順位処理回路内の所定順位の記憶データに基づ
き目標検出を判定すると共に、その微調整をする制御手
段を設けたものである。
は、被検定データを順位付け処理する順位処理部として
上記請求項1に記載の順位処理回路を用いることによ
り、この順位処理回路内の所定順位の記憶データに基づ
き目標検出を判定すると共に、その微調整をする制御手
段を設けたものである。
【0015】本発明の請求項4に記載のIAGC回路は、レ
ーダ受信データを入力して順位付け処理する順位処理部
として上記請求項1に記載の順位処理回路を用いること
により、この順位処理回路内の所定順位の記憶データに
基づき中間周波増幅器の利得を制御するものである。
ーダ受信データを入力して順位付け処理する順位処理部
として上記請求項1に記載の順位処理回路を用いること
により、この順位処理回路内の所定順位の記憶データに
基づき中間周波増幅器の利得を制御するものである。
【0016】本発明の請求項5に記載のクラッタマップ
回路は、レーダ覆域を距離及び方位方向に均等に分割す
ると共にこの分割された各エリア内におけるビデオ信号
を順位付け処理する順位処理部と、この順位処理部内の
所定順位のビデオ信号を各エリアを代表するビデオ信号
として記憶してクラッタマップを作成するメモリとを備
え、上記順位処理部として請求項1に記載の順位処理回
路を用いたものである。
回路は、レーダ覆域を距離及び方位方向に均等に分割す
ると共にこの分割された各エリア内におけるビデオ信号
を順位付け処理する順位処理部と、この順位処理部内の
所定順位のビデオ信号を各エリアを代表するビデオ信号
として記憶してクラッタマップを作成するメモリとを備
え、上記順位処理部として請求項1に記載の順位処理回
路を用いたものである。
【0017】本発明の請求項6に記載の2次元OS-CFAR
回路は、請求項3に記載のOS-CFAR回路を2系統用い
て、2次元データ配列の2次元方向に各々目標検出判定
を行い、その論理積を求めることにより、目標検出を2
次元的に判定するものである。
回路は、請求項3に記載のOS-CFAR回路を2系統用い
て、2次元データ配列の2次元方向に各々目標検出判定
を行い、その論理積を求めることにより、目標検出を2
次元的に判定するものである。
【0018】
【発明の実施の形態】実施の形態1.以下本発明の実施
の形態について図面に基づき説明する。図1,図2は本
実施の形態1を示す。図1は請求項1に記載の発明の実
施の形態1を示すブロック構成図である。記憶セル21
は同時に順位付け処理される一組のデータ個数以上の個
数だけ予め並設されている。これら記憶セル21は、既
に記憶されている旧記憶データと一つの新規入力データ
との大小を比較すると共にこれらデータを隣接する記憶
セル21にシフト等してデータの並べ替えを行い、これ
らデータの順位付け及び各記憶セル21への書き込みを
一つのクロックに同期して処理するものである。図示の
場合には、記憶セル21は5個記載され、従って、最
大、5個のデータを順位付け処理され得るものである。
尚、図には右側に隣接する記憶セル21を上位のセルと
して大きな数値を書き込むように設定されているものと
する。上記各記憶セル21内には、カウンタ22が設け
られている。この各カウンタ22には、上記記憶セル2
1に各々データが書き込まれた時に初期値が設定される
ものである。この初期値の値としては、同時に順位付け
処理される一組のデータの個数、即ち、この一組のデー
タが書き込まれる記憶セル21の個数に対応して設定さ
れる。この初期値としては、図に示すように記憶セル2
1が5個であって、順位処理すべきデータ個数が5個の
場合には図2に基づき後述するように例えば、4(5−
1=4)が設定される。又、各カウンタ22は上記クロ
ックに同期しつつ上記初期値から一定量、例えば1ずつ
減算してその残存値を計数すると共にこの残存値が零に
なった時に自己の記憶セル21の記憶内容を破棄するも
のである。従って、このように減算量を1とした場合に
は、図2に基づき後述するように、5個の記憶セル21
全てにデータが書込まれた時点で最上位の記憶セル21
のカウンタ22の残存値は零となり、その記憶内容は破
棄されるものである。即ち、この場合には、上記初期値
の値によって順位付け処理されるべきデータの個数が決
定されることになるが、又、後述するように、減算量を
1以外の数値に変えることによって順位処理し得るデー
タの個数を決定することもできる。上記カウンタ22の
初期値及び減算量は増減制御し得るものである。この場
合、例えば、予め別途設けられたメモリに基準値を記憶
しておき、この基準値と上記記憶セル21の記憶データ
とを比較し、順位処理すべきデータの個数を増減させる
必要があるときにこの初期値及び減算量を増減制御する
構成とすることができる。
の形態について図面に基づき説明する。図1,図2は本
実施の形態1を示す。図1は請求項1に記載の発明の実
施の形態1を示すブロック構成図である。記憶セル21
は同時に順位付け処理される一組のデータ個数以上の個
数だけ予め並設されている。これら記憶セル21は、既
に記憶されている旧記憶データと一つの新規入力データ
との大小を比較すると共にこれらデータを隣接する記憶
セル21にシフト等してデータの並べ替えを行い、これ
らデータの順位付け及び各記憶セル21への書き込みを
一つのクロックに同期して処理するものである。図示の
場合には、記憶セル21は5個記載され、従って、最
大、5個のデータを順位付け処理され得るものである。
尚、図には右側に隣接する記憶セル21を上位のセルと
して大きな数値を書き込むように設定されているものと
する。上記各記憶セル21内には、カウンタ22が設け
られている。この各カウンタ22には、上記記憶セル2
1に各々データが書き込まれた時に初期値が設定される
ものである。この初期値の値としては、同時に順位付け
処理される一組のデータの個数、即ち、この一組のデー
タが書き込まれる記憶セル21の個数に対応して設定さ
れる。この初期値としては、図に示すように記憶セル2
1が5個であって、順位処理すべきデータ個数が5個の
場合には図2に基づき後述するように例えば、4(5−
1=4)が設定される。又、各カウンタ22は上記クロ
ックに同期しつつ上記初期値から一定量、例えば1ずつ
減算してその残存値を計数すると共にこの残存値が零に
なった時に自己の記憶セル21の記憶内容を破棄するも
のである。従って、このように減算量を1とした場合に
は、図2に基づき後述するように、5個の記憶セル21
全てにデータが書込まれた時点で最上位の記憶セル21
のカウンタ22の残存値は零となり、その記憶内容は破
棄されるものである。即ち、この場合には、上記初期値
の値によって順位付け処理されるべきデータの個数が決
定されることになるが、又、後述するように、減算量を
1以外の数値に変えることによって順位処理し得るデー
タの個数を決定することもできる。上記カウンタ22の
初期値及び減算量は増減制御し得るものである。この場
合、例えば、予め別途設けられたメモリに基準値を記憶
しておき、この基準値と上記記憶セル21の記憶データ
とを比較し、順位処理すべきデータの個数を増減させる
必要があるときにこの初期値及び減算量を増減制御する
構成とすることができる。
【0019】上記記憶セル21としては、上記機能を有
する種々の記憶セルが用いられるが、例えば図1のよう
に構成することができる。この記憶セル21の端子VIN
は新規データの入力、端子LDIは下位(左側)に隣接す
る記憶セルからのデータ入力、端子UDIは上位(右側)
に隣接する記憶セルからのデータ入力、端子LCIは下位
(左側)に隣接する記憶セルからのカウンタ残存値入
力、端子UCIは上位(右側)に隣接する記憶セルからの
カウンタ残存値入力、端子SUIは下位(左側)に隣接す
る記憶セルからのシフトアップ要求、端子SDIは上位
(右側)に隣接する記憶セルからのシフトダウン要求、
端子LFは下位(左側)に隣接する記憶セルからの終了要
求、端子HFは上位(右側)に隣接する記憶セルからの終
了要求、端子VQは記憶セルのデータ出力、端子CQは記憶
セルのカウンタ残存値出力、端子SUはシフトアップ要
求、端子SDはシフトダウン要求、端子FINUは上位(右
側)の記憶セルへの終了要求、端子FINDは下位(左側)
の記憶セルへの終了要求のためのものである。端子LAは
下位(左側)に隣接する記憶セルからのアクティブ状態
入力、端子HAは上位(右側)に隣接する記憶セルからの
アクティブ状態入力、端子ACTはアクティブ状態出力の
ためのものである。ここで、アクティブ状態とは記憶セ
ルにデータが書き込まれてカウンタ22が作動している
状態をいう。端子CCは上記カウンタの初期値及び減算値
を増減制御するカウンタ制御入力のためのものである。
又、23はセレクタであり、このセレクタ23には各記
憶セル21の記憶データが同一タイミングで端子VQを介
して入力される。このセレクタ23は適宜順位の記憶セ
ル21を選択し得るが、例えば真ん中の順位の記憶セル
21の記憶データを選択して、一組のデータの代表値と
して出力する構成としても良い。尚、図に示すように、
本実施の形態1では全く同一の記憶セル21を使用して
いるため、これら記憶セル21を一つのチップで構成
し、必要に応じてチップ同士を縦続に接続することによ
り、多数の記憶セル21からなる順位処理回路を構成す
ることができる。このような縦続接続を容易にするため
に図示における記憶セル21は下位及び上位への接続ラ
インを有している。
する種々の記憶セルが用いられるが、例えば図1のよう
に構成することができる。この記憶セル21の端子VIN
は新規データの入力、端子LDIは下位(左側)に隣接す
る記憶セルからのデータ入力、端子UDIは上位(右側)
に隣接する記憶セルからのデータ入力、端子LCIは下位
(左側)に隣接する記憶セルからのカウンタ残存値入
力、端子UCIは上位(右側)に隣接する記憶セルからの
カウンタ残存値入力、端子SUIは下位(左側)に隣接す
る記憶セルからのシフトアップ要求、端子SDIは上位
(右側)に隣接する記憶セルからのシフトダウン要求、
端子LFは下位(左側)に隣接する記憶セルからの終了要
求、端子HFは上位(右側)に隣接する記憶セルからの終
了要求、端子VQは記憶セルのデータ出力、端子CQは記憶
セルのカウンタ残存値出力、端子SUはシフトアップ要
求、端子SDはシフトダウン要求、端子FINUは上位(右
側)の記憶セルへの終了要求、端子FINDは下位(左側)
の記憶セルへの終了要求のためのものである。端子LAは
下位(左側)に隣接する記憶セルからのアクティブ状態
入力、端子HAは上位(右側)に隣接する記憶セルからの
アクティブ状態入力、端子ACTはアクティブ状態出力の
ためのものである。ここで、アクティブ状態とは記憶セ
ルにデータが書き込まれてカウンタ22が作動している
状態をいう。端子CCは上記カウンタの初期値及び減算値
を増減制御するカウンタ制御入力のためのものである。
又、23はセレクタであり、このセレクタ23には各記
憶セル21の記憶データが同一タイミングで端子VQを介
して入力される。このセレクタ23は適宜順位の記憶セ
ル21を選択し得るが、例えば真ん中の順位の記憶セル
21の記憶データを選択して、一組のデータの代表値と
して出力する構成としても良い。尚、図に示すように、
本実施の形態1では全く同一の記憶セル21を使用して
いるため、これら記憶セル21を一つのチップで構成
し、必要に応じてチップ同士を縦続に接続することによ
り、多数の記憶セル21からなる順位処理回路を構成す
ることができる。このような縦続接続を容易にするため
に図示における記憶セル21は下位及び上位への接続ラ
インを有している。
【0020】次に、本実施の形態1の動作について説明
する。記憶セル21には最新の5個のデータが常に上位
(右側)の記憶セル21に大きいデータ、下位(左側)
の記憶セルに小さいデータが記憶されるものである。当
初、各記憶セル21は非アクティブ状態であり、この非
アクティブ状態は端子ACTから出力され、下位の記憶セ
ル21には端子HAから、又、上位の記憶セル21には端
子LAから入力される。又、各カウンタ22の初期値は図
2(a)に示すように、不定となっている。又、各記憶
セル21の内部には、端子HA、端子LAからの入力によっ
て上位に隣接する記憶セル21がアクティブ状態で、且
つ下位に隣接する記憶セル21が非アクティブ状態の時
に動作を開始する回路を具備し、動作開始と共に、当該
記憶セル21の端子ACTにアクティブ状態を出力するた
め、その結果、上位の記憶セル21から下位の記憶セル
21に向かう順でデータが書き込まれていく。入力デー
タは全ての記憶セル21に入力されるが、最初のデータ
入力時には、最上位の記憶セル21の端子HAのみにアク
ティブ状態が入力されており、他の記憶セル21には非
アクティブ状態が入力されているため、図2(b)に示
すように、最上位の記憶セル21にデータが記憶され
る。2番目のデータ入力時には上位2個の記憶セル21
の端子HAにアクティブ状態が入力されているためこれら
記憶セル21の間でデータの順位付けと記憶が行われ
る。このようにして、順次、上位から下位へとデータが
書き込まれていく。記憶セル21内には、常に、最新の
定められた個数のデータを保持するために、順位処理回
路に入力されたデータが何クロック時間分だけ残存でき
るかを計数するためのカウンタ22を有し、端子VINか
らの入力データを記憶した場合、順位処理すべきデータ
の個数、即ち、記憶セル21の個数(図2の場合5)に
対応した値をこのカウンタ22の初期値として設定す
る。以後、順位処理回路に新たなデータが入力される度
に、カウンタ22の値を1ずつ減算し、カウンタ22の
残存値が零になると、端子FINU及び端子FINDから終了要
求を出力し、記憶中のデータは破棄される。又、例え
ば、記憶セル21の個数が32個あってもカウンタ22
の初期値を設定することにより、例えば、23個のデー
タを順位処理することができ、この初期値の設定によっ
て予め設置されている記憶セル個数以下の任意の個数の
データを処理できる。尚、図2に基づき説明するよう
に、端子FINUから出力される終了要求は上位に隣接する
記憶セル21の端子LFに、端子FINDから出力される終了
要求は下位に隣接する記憶セル21の端子HFに各々伝達
されるが、各記憶セル21では上位からの終了要求があ
る場合は下位へ、下位からの終了要求がある場合は上位
へ、各々デイジーチェーン方式で終了要求を伝達する。
当該記憶セル21自身のデータが終了する場合は、上位
及び下位の両方に終了要求を出力する。
する。記憶セル21には最新の5個のデータが常に上位
(右側)の記憶セル21に大きいデータ、下位(左側)
の記憶セルに小さいデータが記憶されるものである。当
初、各記憶セル21は非アクティブ状態であり、この非
アクティブ状態は端子ACTから出力され、下位の記憶セ
ル21には端子HAから、又、上位の記憶セル21には端
子LAから入力される。又、各カウンタ22の初期値は図
2(a)に示すように、不定となっている。又、各記憶
セル21の内部には、端子HA、端子LAからの入力によっ
て上位に隣接する記憶セル21がアクティブ状態で、且
つ下位に隣接する記憶セル21が非アクティブ状態の時
に動作を開始する回路を具備し、動作開始と共に、当該
記憶セル21の端子ACTにアクティブ状態を出力するた
め、その結果、上位の記憶セル21から下位の記憶セル
21に向かう順でデータが書き込まれていく。入力デー
タは全ての記憶セル21に入力されるが、最初のデータ
入力時には、最上位の記憶セル21の端子HAのみにアク
ティブ状態が入力されており、他の記憶セル21には非
アクティブ状態が入力されているため、図2(b)に示
すように、最上位の記憶セル21にデータが記憶され
る。2番目のデータ入力時には上位2個の記憶セル21
の端子HAにアクティブ状態が入力されているためこれら
記憶セル21の間でデータの順位付けと記憶が行われ
る。このようにして、順次、上位から下位へとデータが
書き込まれていく。記憶セル21内には、常に、最新の
定められた個数のデータを保持するために、順位処理回
路に入力されたデータが何クロック時間分だけ残存でき
るかを計数するためのカウンタ22を有し、端子VINか
らの入力データを記憶した場合、順位処理すべきデータ
の個数、即ち、記憶セル21の個数(図2の場合5)に
対応した値をこのカウンタ22の初期値として設定す
る。以後、順位処理回路に新たなデータが入力される度
に、カウンタ22の値を1ずつ減算し、カウンタ22の
残存値が零になると、端子FINU及び端子FINDから終了要
求を出力し、記憶中のデータは破棄される。又、例え
ば、記憶セル21の個数が32個あってもカウンタ22
の初期値を設定することにより、例えば、23個のデー
タを順位処理することができ、この初期値の設定によっ
て予め設置されている記憶セル個数以下の任意の個数の
データを処理できる。尚、図2に基づき説明するよう
に、端子FINUから出力される終了要求は上位に隣接する
記憶セル21の端子LFに、端子FINDから出力される終了
要求は下位に隣接する記憶セル21の端子HFに各々伝達
されるが、各記憶セル21では上位からの終了要求があ
る場合は下位へ、下位からの終了要求がある場合は上位
へ、各々デイジーチェーン方式で終了要求を伝達する。
当該記憶セル21自身のデータが終了する場合は、上位
及び下位の両方に終了要求を出力する。
【0021】次に、データの順序並べ替えの動作につい
て説明する。尚、以下の説明では、図中、中央に位置す
る記憶セル21を全記憶セル21の内のk番目に位置す
る記憶セル21(k)として説明し、又、下位に隣接す
る記憶セル21を記憶セル21(k−1)とし、上位に
隣接する記憶セル21を記憶セル21(k+1)として
説明する。記憶セル21(k)は、端子VINからの新規
入力データと現在記憶中の旧記憶データとを比較して、
新規入力データを記憶するか或いは旧記憶データを再度
記憶するか、又は、隣接する記憶セル21にデータをシ
フトする一方、他の隣接する記憶セル21からシフトさ
れたデータを記憶するか否かを判定する。この動作は、
隣接する記憶セル21からのシフト要求の有無、終了要
求の有無により以下の判定基準で行われる。 (1)記憶セル21(k)の端子VINからの新規入力デ
ータが現在記憶中の旧記憶データより小さいか又は等し
いとき、以下の記憶動作を行う。 この記憶セル21(k)の端子SUIに、下位の記憶
セル21(k−1)の端子SUからシフトアップ要求が入
力された場合、上位の記憶セル21(k+1)に対して
端子SUからシフトアップ要求を出力する。この時、記憶
セル21(k)は現在記憶されている旧記憶データ及び
現在の残存カウンタ値から1を減算した値を、各々端子
VQ及び端子CQから上位の記憶セル21(k+1)に出力
する。又、記憶セル21(k)は、下位の記憶セル21
(k−1)の端子VQ及び端子CQから端子LDI、端子LCIに
入力されるシフトデータ及び残存カウンタ値を新たに記
憶する。この際、新規入力データは下位の記憶セル21
の何れかに順位付け処理されて記憶される。 記憶セル21(k)の端子SUIに、下位の記憶セル
21(k−1)からシフトアップ要求がなく、且つ、下
位の記憶セル21(k−1)の端子FINUから端子LFに終
了要求が入力されない場合、この記憶セル21(k)の
端子SUから上位の記憶セル21(k+1)へシフトアッ
プ要求を出力して、現在記憶中の旧記憶データ及び現在
の残存カウンタ値から1を減算した値を各々端子VQ及び
端子CQから上位の記憶セル21(k+1)に出力すると
共に、端子VINから入力された新規入力データを記憶
し、残存カウンタ値を初期値に設定する。 記憶セル21(k)の端子SUIに、下位の記憶セル
21(k−1)からシフトアップ要求がなく、且つ、LF
端子に下位の記憶セル21(k−1)から終了要求が入
力された場合、現在記憶中のデータを保持すると共に、
現在の残存カウンタ値から1を減算して記憶する。この
場合、新規入力データは下位の記憶セル21の何れかに
順位付け処理されて記憶されることになる。 (2)記憶セル21(k)の端子VINからの新規入力デ
ータが現在記憶中の旧記憶データより大きいとき、以下
の記憶動作を行う。 記憶セル21(k)の端子SDIに、上位の記憶セル
21(k+1)の端子SDからシフトダウン要求が入力さ
れた場合、端子SDから下位の記憶セル21(k−1)に
シフトダウン要求を出力すると共に、現在記憶中の旧記
憶データ及び現在の残存カウンタ値から1を減算した値
を各々端子VQ及び端子CQから下位の記憶セル21(k−
1)に出力する。この時、記憶セル21(k)は上位の
記憶セル21(k+1)の端子VQ及び端子CQから端子UD
I及び端子UCIに入力されるシフトデータ及び残存カウン
タ値を新たに記憶する。この場合、新規入力データは上
位の記憶セル21の何れかに順位付け処理されて記憶さ
れる。 記憶セル21(k)の端子SDIに、上位の記憶セル
21(k+1)からシフトダウン要求がなく、且つ、上
位の記憶セル21(k+1)の端子FINDから端子HFに終
了要求もない場合、端子SDから下位の記憶セル21(k
−1)にシフトダウン要求を出力すると共に、現在記憶
中の旧記憶データ及び現在の残存カウンタ値から1を減
算した値を端子VQ及び端子CQから下位の記憶セル21
(k−1)に出力する。この時、記憶セル21(k)は
新規入力データを端子VINから入力して記憶すると共
に、残存カウンタ値を初期値に設定する。 記憶セル21(k)の端子SDIに、上位の記憶セル
21(k+1)からシフトダウン要求がなく、且つ、上
位の記憶セル21(k+1)から端子HFに終了要求が入
力された場合、現在記憶中の旧記憶データを保持すると
共に、現在の残存カウンタ値から1を減算した値を記憶
する。この場合、新規入力データは上位の記憶セル21
の何れかに順位付け処理されて記憶される。斯くして、
並設された記憶セル21には、常に最新のデータが順位
付け処理されて格納されることになる。次に、図2に基
づき、データの入力を具体的に数値を挙げて説明する。
先ず、例えば、最初の新規データとしての数値8(10
進法)はセル番号NO5の記憶セル21に入力する。この
時、図2(b)に示すように、NO5の記憶セル21はア
クティブ状態となってカウンタ22の初期値は4に設定
される。次に、2番目のデータとしての数値6はNO4の
記憶セル21に入力する。この時、図2(c)に示すよ
うに、NO4の記憶セルのカウンタ22の初期値は4であ
るが、NO5の記憶セル21のカウンタ22の残存値は1
減算されて3となる。次に、図2(c)〜(e)に示す
ように、順次、データとしての数値4、3,2が入力し
た場合には上記と同様にしてNO3、NO2、NO1の記憶セ
ル21にそれぞれ入力する。次に、図2(f)に示すよ
うに、データとして数値5が入力すると、この際、NO5
の記憶セル21の残存値は零であるため下位のセル21
に終了要求を出力すると共に、その記憶内容は破棄され
る。又、NO4の記憶セル21からNO5の記憶セル21に
シフトアップ要求を出力し、数値6はNO5の記憶セル2
1に書き込まれると共にそのカウンタ22の残存値は零
となる。そして、数値5はNO4の記憶セル21に入力
し、又、そのカウンタ22の残存値は4が設定される。
次に、データとして数値4が入力した場合には、上記と
同様にしてNO3の記憶セルに入力する。又、図2(h)
に示すように、データとして数値7が入力したとする。
この場合、NO4の記憶セル21から終了要求を出力し、
NO5の記憶セル21からNO4の記憶セル21にシフトダ
ウン要求を出力し、図2(i)に示すように、数値5は
NO4の記憶セル21にシフトし、数値7はNO5の記憶セ
ル21に書き込まれる。
て説明する。尚、以下の説明では、図中、中央に位置す
る記憶セル21を全記憶セル21の内のk番目に位置す
る記憶セル21(k)として説明し、又、下位に隣接す
る記憶セル21を記憶セル21(k−1)とし、上位に
隣接する記憶セル21を記憶セル21(k+1)として
説明する。記憶セル21(k)は、端子VINからの新規
入力データと現在記憶中の旧記憶データとを比較して、
新規入力データを記憶するか或いは旧記憶データを再度
記憶するか、又は、隣接する記憶セル21にデータをシ
フトする一方、他の隣接する記憶セル21からシフトさ
れたデータを記憶するか否かを判定する。この動作は、
隣接する記憶セル21からのシフト要求の有無、終了要
求の有無により以下の判定基準で行われる。 (1)記憶セル21(k)の端子VINからの新規入力デ
ータが現在記憶中の旧記憶データより小さいか又は等し
いとき、以下の記憶動作を行う。 この記憶セル21(k)の端子SUIに、下位の記憶
セル21(k−1)の端子SUからシフトアップ要求が入
力された場合、上位の記憶セル21(k+1)に対して
端子SUからシフトアップ要求を出力する。この時、記憶
セル21(k)は現在記憶されている旧記憶データ及び
現在の残存カウンタ値から1を減算した値を、各々端子
VQ及び端子CQから上位の記憶セル21(k+1)に出力
する。又、記憶セル21(k)は、下位の記憶セル21
(k−1)の端子VQ及び端子CQから端子LDI、端子LCIに
入力されるシフトデータ及び残存カウンタ値を新たに記
憶する。この際、新規入力データは下位の記憶セル21
の何れかに順位付け処理されて記憶される。 記憶セル21(k)の端子SUIに、下位の記憶セル
21(k−1)からシフトアップ要求がなく、且つ、下
位の記憶セル21(k−1)の端子FINUから端子LFに終
了要求が入力されない場合、この記憶セル21(k)の
端子SUから上位の記憶セル21(k+1)へシフトアッ
プ要求を出力して、現在記憶中の旧記憶データ及び現在
の残存カウンタ値から1を減算した値を各々端子VQ及び
端子CQから上位の記憶セル21(k+1)に出力すると
共に、端子VINから入力された新規入力データを記憶
し、残存カウンタ値を初期値に設定する。 記憶セル21(k)の端子SUIに、下位の記憶セル
21(k−1)からシフトアップ要求がなく、且つ、LF
端子に下位の記憶セル21(k−1)から終了要求が入
力された場合、現在記憶中のデータを保持すると共に、
現在の残存カウンタ値から1を減算して記憶する。この
場合、新規入力データは下位の記憶セル21の何れかに
順位付け処理されて記憶されることになる。 (2)記憶セル21(k)の端子VINからの新規入力デ
ータが現在記憶中の旧記憶データより大きいとき、以下
の記憶動作を行う。 記憶セル21(k)の端子SDIに、上位の記憶セル
21(k+1)の端子SDからシフトダウン要求が入力さ
れた場合、端子SDから下位の記憶セル21(k−1)に
シフトダウン要求を出力すると共に、現在記憶中の旧記
憶データ及び現在の残存カウンタ値から1を減算した値
を各々端子VQ及び端子CQから下位の記憶セル21(k−
1)に出力する。この時、記憶セル21(k)は上位の
記憶セル21(k+1)の端子VQ及び端子CQから端子UD
I及び端子UCIに入力されるシフトデータ及び残存カウン
タ値を新たに記憶する。この場合、新規入力データは上
位の記憶セル21の何れかに順位付け処理されて記憶さ
れる。 記憶セル21(k)の端子SDIに、上位の記憶セル
21(k+1)からシフトダウン要求がなく、且つ、上
位の記憶セル21(k+1)の端子FINDから端子HFに終
了要求もない場合、端子SDから下位の記憶セル21(k
−1)にシフトダウン要求を出力すると共に、現在記憶
中の旧記憶データ及び現在の残存カウンタ値から1を減
算した値を端子VQ及び端子CQから下位の記憶セル21
(k−1)に出力する。この時、記憶セル21(k)は
新規入力データを端子VINから入力して記憶すると共
に、残存カウンタ値を初期値に設定する。 記憶セル21(k)の端子SDIに、上位の記憶セル
21(k+1)からシフトダウン要求がなく、且つ、上
位の記憶セル21(k+1)から端子HFに終了要求が入
力された場合、現在記憶中の旧記憶データを保持すると
共に、現在の残存カウンタ値から1を減算した値を記憶
する。この場合、新規入力データは上位の記憶セル21
の何れかに順位付け処理されて記憶される。斯くして、
並設された記憶セル21には、常に最新のデータが順位
付け処理されて格納されることになる。次に、図2に基
づき、データの入力を具体的に数値を挙げて説明する。
先ず、例えば、最初の新規データとしての数値8(10
進法)はセル番号NO5の記憶セル21に入力する。この
時、図2(b)に示すように、NO5の記憶セル21はア
クティブ状態となってカウンタ22の初期値は4に設定
される。次に、2番目のデータとしての数値6はNO4の
記憶セル21に入力する。この時、図2(c)に示すよ
うに、NO4の記憶セルのカウンタ22の初期値は4であ
るが、NO5の記憶セル21のカウンタ22の残存値は1
減算されて3となる。次に、図2(c)〜(e)に示す
ように、順次、データとしての数値4、3,2が入力し
た場合には上記と同様にしてNO3、NO2、NO1の記憶セ
ル21にそれぞれ入力する。次に、図2(f)に示すよ
うに、データとして数値5が入力すると、この際、NO5
の記憶セル21の残存値は零であるため下位のセル21
に終了要求を出力すると共に、その記憶内容は破棄され
る。又、NO4の記憶セル21からNO5の記憶セル21に
シフトアップ要求を出力し、数値6はNO5の記憶セル2
1に書き込まれると共にそのカウンタ22の残存値は零
となる。そして、数値5はNO4の記憶セル21に入力
し、又、そのカウンタ22の残存値は4が設定される。
次に、データとして数値4が入力した場合には、上記と
同様にしてNO3の記憶セルに入力する。又、図2(h)
に示すように、データとして数値7が入力したとする。
この場合、NO4の記憶セル21から終了要求を出力し、
NO5の記憶セル21からNO4の記憶セル21にシフトダ
ウン要求を出力し、図2(i)に示すように、数値5は
NO4の記憶セル21にシフトし、数値7はNO5の記憶セ
ル21に書き込まれる。
【0022】次に、データ入力継続中に、順位処理すべ
きデータ個数を増減変更する場合の動作について説明す
る。但し、この場合、記憶セル21の個数は、順位処理
すべきデータの個数よりも多く、非アクティブ状態の記
憶セル21が下位に余分に存在することが前提となる。
順位処理すべきデータ個数を制御する場合としては以下
の3種類がある。 (ア)順位処理すべきデータ個数を変化させない。 (イ)順位処理すべきデータ個数を1増加させる。 (ウ)順位処理すべきデータ個数を1減少させる。 各記憶セル21の内部では、端子CCの入力により、以下
の制御を行う。 (ア)順位処理すべきデータ個数を変化させない場合に
は上述の動作が行われる。 (イ)順位処理すべきデータ個数を1増加させる時に
は、例えば、カウンタ22の残存値が減少しないように
動作させるか或いは、カウンタ22の初期値を1増加さ
せる。このようにすることにより、非アクティブ状態に
あった記憶セル21が1つアクティブ状態となり得るこ
とになり、その結果、順位処理すべきデータ個数を1増
加させることができる。又、このように順位処理するデ
ータ個数を変更する際、必要に応じて、セレクタ23の
選択順位を変更させ、適宜順位の記憶セル21の記憶内
容を一組のデータの代表値として後段の各種装置に出力
することにより、各種用途に対応させることができる。 (ウ)順位処理すべきデータ個数を1減少させる時に
は、例えば、カウンタ22の残存値を一度に2減少させ
るか,或いは、カウンタ22の初期値を1小さく設定す
る。このようにすることにより、最下位の記憶セル21
が非アクティブ状態に戻り得ることになり、その結果、
順位処理すべきデータ個数を1減少させることができ
る。又、この際、上述のように、必要に応じて、セレク
タ23の選択順位を変更させることが可能である。以上
説明したように、順位処理すべきデータの個数をデータ
入力継続中に即座に増減変更できるため、各種用途に応
じて高精度のデータ処理を即座に実施することができ
る。尚、順位処理すべきデータ個数を任意の数、例えば
5だけ増加減少させる場合には上記と同様にカウンタ2
2の初期値又はこのカウンタ22の減算量を適宜選択す
ることにより対応できる。
きデータ個数を増減変更する場合の動作について説明す
る。但し、この場合、記憶セル21の個数は、順位処理
すべきデータの個数よりも多く、非アクティブ状態の記
憶セル21が下位に余分に存在することが前提となる。
順位処理すべきデータ個数を制御する場合としては以下
の3種類がある。 (ア)順位処理すべきデータ個数を変化させない。 (イ)順位処理すべきデータ個数を1増加させる。 (ウ)順位処理すべきデータ個数を1減少させる。 各記憶セル21の内部では、端子CCの入力により、以下
の制御を行う。 (ア)順位処理すべきデータ個数を変化させない場合に
は上述の動作が行われる。 (イ)順位処理すべきデータ個数を1増加させる時に
は、例えば、カウンタ22の残存値が減少しないように
動作させるか或いは、カウンタ22の初期値を1増加さ
せる。このようにすることにより、非アクティブ状態に
あった記憶セル21が1つアクティブ状態となり得るこ
とになり、その結果、順位処理すべきデータ個数を1増
加させることができる。又、このように順位処理するデ
ータ個数を変更する際、必要に応じて、セレクタ23の
選択順位を変更させ、適宜順位の記憶セル21の記憶内
容を一組のデータの代表値として後段の各種装置に出力
することにより、各種用途に対応させることができる。 (ウ)順位処理すべきデータ個数を1減少させる時に
は、例えば、カウンタ22の残存値を一度に2減少させ
るか,或いは、カウンタ22の初期値を1小さく設定す
る。このようにすることにより、最下位の記憶セル21
が非アクティブ状態に戻り得ることになり、その結果、
順位処理すべきデータ個数を1減少させることができ
る。又、この際、上述のように、必要に応じて、セレク
タ23の選択順位を変更させることが可能である。以上
説明したように、順位処理すべきデータの個数をデータ
入力継続中に即座に増減変更できるため、各種用途に応
じて高精度のデータ処理を即座に実施することができ
る。尚、順位処理すべきデータ個数を任意の数、例えば
5だけ増加減少させる場合には上記と同様にカウンタ2
2の初期値又はこのカウンタ22の減算量を適宜選択す
ることにより対応できる。
【0023】実施の形態2.本実施の形態2は、上述し
た順位処理回路Aの用途として、レーダの目標検出処理
における高速なOS-CFAR回路に用いたものである。図3
は本実施の形態を示すブロック構成図である。尚、図
中、上記実施の形態1の相当部分については同一記号、
番号を付してその説明を省略する。図において、24は
目標検出判定を行うテストセルのデータを順に格納し、
順位処理回路Aの出力タイミングと同期させるためのFIF
O(First IN First OUT)メモリ、25は乗算器であ
る。この乗算器25はCFAR係数と順位処理回路の出力と
を乗算してCFARのスレッショルドを出力するものであ
る。26はコンパレータであり、CFAR損出を低くするた
めに定めるCFAR下限値と上記スレッショルドとを比較
し、値の大きい方を選択しスライスレベルとして出力す
るものである。27はコンパレータであり、上記FIFOメ
モリ24の出力即ち、上記テストセルのデータと上記コ
ンパレータ26の出力即ち、スライスレベルとを比較
し、目標検出判定を行うものである。
た順位処理回路Aの用途として、レーダの目標検出処理
における高速なOS-CFAR回路に用いたものである。図3
は本実施の形態を示すブロック構成図である。尚、図
中、上記実施の形態1の相当部分については同一記号、
番号を付してその説明を省略する。図において、24は
目標検出判定を行うテストセルのデータを順に格納し、
順位処理回路Aの出力タイミングと同期させるためのFIF
O(First IN First OUT)メモリ、25は乗算器であ
る。この乗算器25はCFAR係数と順位処理回路の出力と
を乗算してCFARのスレッショルドを出力するものであ
る。26はコンパレータであり、CFAR損出を低くするた
めに定めるCFAR下限値と上記スレッショルドとを比較
し、値の大きい方を選択しスライスレベルとして出力す
るものである。27はコンパレータであり、上記FIFOメ
モリ24の出力即ち、上記テストセルのデータと上記コ
ンパレータ26の出力即ち、スライスレベルとを比較
し、目標検出判定を行うものである。
【0024】次に、動作について説明する。順次入力す
るレーダのビデオ信号はFIFOメモリ24に入力すると共
に、入力バスから順位処理回路Aに入力する。このビデ
オ信号は、順位処理回路Aにおいて実施の形態1で説明
したように順位付け処理された状態で記憶セル21に記
憶される。セレクタ23は、予め指定した順位の記憶セ
ル21のデータを選択して出力する。このデータは上記
順位付け処理されるべき一組のデータの代表値としての
意味を有する。上記セレクタ23の出力は乗算器25に
おいてCFAR係数と乗算され、その出力はコンパレータ2
6においてCFAR下限値と比較され、大きい方の値がライ
ンを介して目標検出判定用のコンパレータ27に入力さ
れる。このコンパレータ27ではFIFOメモリ24から出
力されるテストセルの値と上記コンパレータ26の出力
とを比較し、テストセルの値の方が大きければ目標検出
と判定して出力する。ところで、別途、設けたクラッタ
マップ回路等により、距離、方位において局所的にクラ
ッタが増加している領域が発見された場合、その領域に
ついてOS-CFARのリファレンスセルの個数を増加させた
い場合がある。一方、逆に、多数の目標が接近して存在
する領域では、検出の分解能を向上させるために、OS-C
FARのリファレンスセルの個数を減少させたい場合があ
る。このような場合に、距離に応じてOS-CFARのリファ
レンスセルの個数を増減させるよう、外部からバスにリ
ファレンス領域拡大/縮小信号を入力し、全記憶セル2
1のCC端子にこの信号を入力する。この際、予め、エリ
ア(方位、距離の区分)毎に定めた設定値を別途、メモ
リに記憶させ、この設定値と入力データとを比較しなが
ら、上記リファレンスセルの個数を自動的に増減させる
ようにすることができる。本実施の形態2においては、
OS-CFARの動作中に、リファレンス領域の大きさを所望
の個数に増減させることができ、環境の変化に即座に対
応しながら目標検出を高速に行うことができる。
るレーダのビデオ信号はFIFOメモリ24に入力すると共
に、入力バスから順位処理回路Aに入力する。このビデ
オ信号は、順位処理回路Aにおいて実施の形態1で説明
したように順位付け処理された状態で記憶セル21に記
憶される。セレクタ23は、予め指定した順位の記憶セ
ル21のデータを選択して出力する。このデータは上記
順位付け処理されるべき一組のデータの代表値としての
意味を有する。上記セレクタ23の出力は乗算器25に
おいてCFAR係数と乗算され、その出力はコンパレータ2
6においてCFAR下限値と比較され、大きい方の値がライ
ンを介して目標検出判定用のコンパレータ27に入力さ
れる。このコンパレータ27ではFIFOメモリ24から出
力されるテストセルの値と上記コンパレータ26の出力
とを比較し、テストセルの値の方が大きければ目標検出
と判定して出力する。ところで、別途、設けたクラッタ
マップ回路等により、距離、方位において局所的にクラ
ッタが増加している領域が発見された場合、その領域に
ついてOS-CFARのリファレンスセルの個数を増加させた
い場合がある。一方、逆に、多数の目標が接近して存在
する領域では、検出の分解能を向上させるために、OS-C
FARのリファレンスセルの個数を減少させたい場合があ
る。このような場合に、距離に応じてOS-CFARのリファ
レンスセルの個数を増減させるよう、外部からバスにリ
ファレンス領域拡大/縮小信号を入力し、全記憶セル2
1のCC端子にこの信号を入力する。この際、予め、エリ
ア(方位、距離の区分)毎に定めた設定値を別途、メモ
リに記憶させ、この設定値と入力データとを比較しなが
ら、上記リファレンスセルの個数を自動的に増減させる
ようにすることができる。本実施の形態2においては、
OS-CFARの動作中に、リファレンス領域の大きさを所望
の個数に増減させることができ、環境の変化に即座に対
応しながら目標検出を高速に行うことができる。
【0025】実施の形態3.図4は本実施の形態3を示
す。上述した実施の形態の相当部分については同一符号
を付してその説明を省略する。本実施の形態3は、実施
の形態1の順位処理回路Aの用途として、OS-CFAR回路に
用いると共に、目標検出処理を高速で且つ高精度に行え
るようにしたものである。図において、28は全記憶セ
ル21の記憶データの平均値を算出するための平均値算
出回路、29は上記平均値と各記憶セル21の記憶デー
タとの差分を2乗するための差分2乗回路、30は上記
差分の2乗を加算してOS-CFARのリフェレンス領域の分
散値を算出するための分散値算出用加算器である。31
は上記分散値に応じて、CFAR係数を増減制御すると共
に、セレクタ23を制御して記憶セル21の選択順位を
適宜変更して微調整する制御手段としての制御回路であ
る。
す。上述した実施の形態の相当部分については同一符号
を付してその説明を省略する。本実施の形態3は、実施
の形態1の順位処理回路Aの用途として、OS-CFAR回路に
用いると共に、目標検出処理を高速で且つ高精度に行え
るようにしたものである。図において、28は全記憶セ
ル21の記憶データの平均値を算出するための平均値算
出回路、29は上記平均値と各記憶セル21の記憶デー
タとの差分を2乗するための差分2乗回路、30は上記
差分の2乗を加算してOS-CFARのリフェレンス領域の分
散値を算出するための分散値算出用加算器である。31
は上記分散値に応じて、CFAR係数を増減制御すると共
に、セレクタ23を制御して記憶セル21の選択順位を
適宜変更して微調整する制御手段としての制御回路であ
る。
【0026】次に、動作について説明する。0S-CFARの
基本的動作は上述した実施の形態2と同様であるため、
その説明は省略する。各記憶セル21の記憶データは、
端子VQから出力され、平均値算出回路28に入力され
て、リファレンス領域のビデオデータの平均値が算出さ
れる。又、各記憶セル21の値と平均値との差分の2乗
が差分2乗回路29から算出され、それらは分算値算出
用加算器30で加算されて、リファレンス領域のビデオ
データの分散値が算出される。この分散値は制御回路3
1に入力され、この制御回路31はCFAR係数を増減制御
し、又、セレクタ23を制御して記憶セル21の選択順
位を変更制御する。この制御回路31は、上記分散値が
大きい時にリファレンス領域がクラッタ環境下に入って
いるとして、分散値の大きさに合わせてCFAR係数を上昇
させる制御を実行し、又、セレクタ23の選択する記憶
セル21の順位を減少させる(選択順位番号は、数値の
大きい方から数えるものとする)よう動作し、反対に分
散値が小さい時にはリファレンス領域がクラッタフリー
の環境下にあると考えられるため、分散値に合わせてCF
AR係数を減少させ、又、セレクタ23の選択順位番号を
増加させるよう動作させる。本実施の形態3では、順位
処理回路の各記憶セル21の値からその分散値を算出
し、この分散値に基づき、CFAR係数を増減制御すると共
にセレクタ23によって選択される記憶セル21を変更
するようにしたため、クラッタフリーの環境下でも誤目
標を検出しにくく、逆にクラッタ環境下でも目標の検出
率低下させることなく安定した動作をすることができ
る。又、本実施の形態3においては、OS-CFARの動作中
に、記憶セル21のカウンタ22を制御することによ
り、リファレンス領域の大きさを所望の個数に増減させ
ることができ、環境の変化に即座に対応しながら目標検
出を高速に行うことができる。
基本的動作は上述した実施の形態2と同様であるため、
その説明は省略する。各記憶セル21の記憶データは、
端子VQから出力され、平均値算出回路28に入力され
て、リファレンス領域のビデオデータの平均値が算出さ
れる。又、各記憶セル21の値と平均値との差分の2乗
が差分2乗回路29から算出され、それらは分算値算出
用加算器30で加算されて、リファレンス領域のビデオ
データの分散値が算出される。この分散値は制御回路3
1に入力され、この制御回路31はCFAR係数を増減制御
し、又、セレクタ23を制御して記憶セル21の選択順
位を変更制御する。この制御回路31は、上記分散値が
大きい時にリファレンス領域がクラッタ環境下に入って
いるとして、分散値の大きさに合わせてCFAR係数を上昇
させる制御を実行し、又、セレクタ23の選択する記憶
セル21の順位を減少させる(選択順位番号は、数値の
大きい方から数えるものとする)よう動作し、反対に分
散値が小さい時にはリファレンス領域がクラッタフリー
の環境下にあると考えられるため、分散値に合わせてCF
AR係数を減少させ、又、セレクタ23の選択順位番号を
増加させるよう動作させる。本実施の形態3では、順位
処理回路の各記憶セル21の値からその分散値を算出
し、この分散値に基づき、CFAR係数を増減制御すると共
にセレクタ23によって選択される記憶セル21を変更
するようにしたため、クラッタフリーの環境下でも誤目
標を検出しにくく、逆にクラッタ環境下でも目標の検出
率低下させることなく安定した動作をすることができ
る。又、本実施の形態3においては、OS-CFARの動作中
に、記憶セル21のカウンタ22を制御することによ
り、リファレンス領域の大きさを所望の個数に増減させ
ることができ、環境の変化に即座に対応しながら目標検
出を高速に行うことができる。
【0027】実施の形態4.本実施の形態4は、図5に
示す。本実施の形態4では、順位処理回路Aの用途とし
て、IAGC回路に用いたものである。このIAGC回路は、安
定した動作をするディジタル方式でのレーダ受信器内の
利得を瞬時に調整するためのものである。尚、上記実施
の形態と同一の相当部分については同一の記号番号を付
してその説明は省略する。32は中間周波増幅器、33
は検波器、34はビデオ増幅器、35はA/D変換器、3
6は利得制御回路である。
示す。本実施の形態4では、順位処理回路Aの用途とし
て、IAGC回路に用いたものである。このIAGC回路は、安
定した動作をするディジタル方式でのレーダ受信器内の
利得を瞬時に調整するためのものである。尚、上記実施
の形態と同一の相当部分については同一の記号番号を付
してその説明は省略する。32は中間周波増幅器、33
は検波器、34はビデオ増幅器、35はA/D変換器、3
6は利得制御回路である。
【0028】次に、動作について説明する。順位処理回
路A自体の動作は上記実施の形態と同様であるためその
説明は省略する。中間周波信号は中間周波増幅器32に
よって増幅され、検波器33によって位相検波された後
ビデオ増幅器34で増幅され、A/D変換器35によって
デジタルのビデオ信号に変換される。このビデオ信号は
順位処理回路Aに入力されて順序並べ替え処理が行われ
て記憶される。セレクタ23は上記順位処理回路A内の
指定順位の記憶セル21を選択する。この際、局所的な
ビデオ信号のレベルを監視するためには、選択順位とし
て真ん中の順位とすれば順位処理範囲のメジアン(中央
値)が得られるため適切である。上記セレクタ23の出
力は利得制御回路36にフィードバックされ、この利得
制御回路36は例えばビデオレベルの上昇に応じて利得
を減少させる処理を行って中間周波増幅器32の利得を
変化させる。逆に、ビデオレベルが低下した場合には利
得を増加させるような制御を行う。一方、各種環境等に
応じて、順位処理するべきビデオ信号の個数を増減変更
する必要が生じた時には実施の形態1と同様に、記憶セ
ル21のカウンタ22を制御することにより、高精度の
利得制御が可能となる。
路A自体の動作は上記実施の形態と同様であるためその
説明は省略する。中間周波信号は中間周波増幅器32に
よって増幅され、検波器33によって位相検波された後
ビデオ増幅器34で増幅され、A/D変換器35によって
デジタルのビデオ信号に変換される。このビデオ信号は
順位処理回路Aに入力されて順序並べ替え処理が行われ
て記憶される。セレクタ23は上記順位処理回路A内の
指定順位の記憶セル21を選択する。この際、局所的な
ビデオ信号のレベルを監視するためには、選択順位とし
て真ん中の順位とすれば順位処理範囲のメジアン(中央
値)が得られるため適切である。上記セレクタ23の出
力は利得制御回路36にフィードバックされ、この利得
制御回路36は例えばビデオレベルの上昇に応じて利得
を減少させる処理を行って中間周波増幅器32の利得を
変化させる。逆に、ビデオレベルが低下した場合には利
得を増加させるような制御を行う。一方、各種環境等に
応じて、順位処理するべきビデオ信号の個数を増減変更
する必要が生じた時には実施の形態1と同様に、記憶セ
ル21のカウンタ22を制御することにより、高精度の
利得制御が可能となる。
【0029】実施の形態5.本実施の形態5は、図6に
示す。本実施の形態5は、順位処理回路の用途として、
この順位処理回路2組をクラッタマップ回路に用いたも
のである。本実施の形態で得られるクラッタマップ回路
は、レーダの覆域を距離及び方位方向に均等に分割した
エリア内におけるビデオ信号のメジアン(中央値)をそ
のエリアの代表値としてメモリに記憶させるものであ
る。これにより、時刻や季節と共に変動する気象環境や
海面の状態によるクラッタの変動をメモリに記憶してク
ラッタマップを予め作成しておき、目標検出処理でCFAR
による目標検出判定する際、クラッタによる誤目標を除
去するための処理に有効となるものである。図におい
て、41は第1の順位処理回路で、実施の形態1で説明
した順処理回路と同様のものである。この第1の順位処
理回路41は例えばN個の記憶セルから成り、ビデオ信
号が入力される。42はクラッタマップの距離単位のク
ロックを作成するための第1の分周器で、分周された1
/Nレンジロックを出力する。43は第1のDフリップフ
ロップで、クラッタマップの距離単位のデータを記憶す
る。44は第1のメモリで、クラッタマップの方位単位
分のデータを一時記憶するためのものである。45は第
2の順位処理回路で、例えばM個の記憶セルから成り、
上記第1のメモリ44に記憶された値から同一距離単位
における方位方向のデータを順位付け処理するためのも
のである。46は第2のDフリップフロップで、上記第
2の順位処理回路45の出力をクラッタマップの方位単
位毎に記憶するためのものである。47は第2のメモリ
で、上記第2のDフリップフロップ46の出力に基づき
距離及び方位単位のクラッタマップを記憶するものであ
る。48はクラッタマップの方位単位のクロックを作成
する第2の分周器で、分周された1/Mレンジロックを
出力する。
示す。本実施の形態5は、順位処理回路の用途として、
この順位処理回路2組をクラッタマップ回路に用いたも
のである。本実施の形態で得られるクラッタマップ回路
は、レーダの覆域を距離及び方位方向に均等に分割した
エリア内におけるビデオ信号のメジアン(中央値)をそ
のエリアの代表値としてメモリに記憶させるものであ
る。これにより、時刻や季節と共に変動する気象環境や
海面の状態によるクラッタの変動をメモリに記憶してク
ラッタマップを予め作成しておき、目標検出処理でCFAR
による目標検出判定する際、クラッタによる誤目標を除
去するための処理に有効となるものである。図におい
て、41は第1の順位処理回路で、実施の形態1で説明
した順処理回路と同様のものである。この第1の順位処
理回路41は例えばN個の記憶セルから成り、ビデオ信
号が入力される。42はクラッタマップの距離単位のク
ロックを作成するための第1の分周器で、分周された1
/Nレンジロックを出力する。43は第1のDフリップフ
ロップで、クラッタマップの距離単位のデータを記憶す
る。44は第1のメモリで、クラッタマップの方位単位
分のデータを一時記憶するためのものである。45は第
2の順位処理回路で、例えばM個の記憶セルから成り、
上記第1のメモリ44に記憶された値から同一距離単位
における方位方向のデータを順位付け処理するためのも
のである。46は第2のDフリップフロップで、上記第
2の順位処理回路45の出力をクラッタマップの方位単
位毎に記憶するためのものである。47は第2のメモリ
で、上記第2のDフリップフロップ46の出力に基づき
距離及び方位単位のクラッタマップを記憶するものであ
る。48はクラッタマップの方位単位のクロックを作成
する第2の分周器で、分周された1/Mレンジロックを
出力する。
【0030】次に、動作について説明する。以下の動作
説明においては、最終的には、図7(C)に示すクラッ
タマップを第2のメモリ47に作成するものである。こ
のクラッタマップは、図7(a)に示すように、Nレン
ジ×Mスイープから成る距離及び方位方向の単位エリア
毎のビデオ信号のメジアン(中央値)を格納することに
より作成される。尚、第1、第2の順位処理回路41,
45の動作は実施の形態1と同様であるため、その説明
は省略する。先ず、図6に示すように、ビデオ信号がN
個の記憶セルから成る第1の順位処理回路41に入力さ
れる。この第1の順位処理回路41においては、図7
(a)、(b)に示すように、順位N/2番目の記憶セ
ルを選択し、結果としてN個のレンジ方向のウインドウ
内のメジアン(中央値)が出力される。レーダのビデオ
信号の1レンジに相当するレンジクロックは第1の順位
処理回路41のクロックであると同時に、第1の分周器
42に入力されて1/Nレンジクロックが作成される。
第1のDフリップフロップ43は、上記1/Nレンジクロ
ック毎に第1の順位処理回路41の出力を記憶するた
め、その出力はNレンジ毎のビデオ信号のメジアン値
(中央値)を示しており、これは第1のメモリ44に格
納される。クラッタマップの距離単位をNレンジとする
と、第1のメモリ44に格納されたデータは、当該スイ
ープにおける距離方向のクラッタマップエリアのデータ
となる。第1のフリップフロップ43からの出力は、図
におけるNレンジ毎となるため、エリアAA、エリアAB、
エリアAC.・・毎に、そのエリアのメジアン値(中央
値)が出力されることになる。図7(b)は、第1のメ
モリ44の様子を概念的に示したものである。1スイー
プにつき、AA、AB、AC・・のエリアのメジアンが記憶さ
れていく。複数の連続するスイープに亘って、このよう
な動作が繰り返される結果、第1のメモリ44には、複
数のスイープの距離単位毎のメジアン値が記憶される。
次に、第1のメモリ44に記憶されたデータはスイープ
方向に読み出されて、M個の記憶セルから成る第2の順
位処理回路45に入力される。この第2の順位処理回路
45においては順位M/2番目の記憶セルが選択され、
結果として同一距離におけるM個の方位方向のウィンド
ウ内のメジアンが出力される。一方、レンジクロックは
第2の分周器48に入力されて1/Mレンジクロックが
作成される。第2のDフリップフロップ46は、上記1
/Mレンジクロック毎に第2の順位処理回路45の出力
を記憶するため、その出力は、同一の距離エリアにおけ
るMスイープ毎のメジアン値を示しており、これは第2
のメモリ47に格納される。斯くして、第2のメモリ4
7には、最終的な距離及び方位方向の単位エリア毎のビ
デオ信号のメジアンが格納されることになる。これは、
Nレンジ×Mスイープのクラッタマップに相当する。本実
施の形態においては、2組の順位処理回路41,45を
用いてクラッタマップを作成し、このマップに、時刻や
季節と共に変動する気象環境や海面の状態によるクラッ
タの変動を記憶できるだけでなく、この順位処理回路4
1,45は実施の形態1と同様に、データ入力継続中に
順位処理できるデータ個数を即座に増減変更できるた
め、目標検出する際、クラッタに基づく誤目標を高精度
に防止できる。尚、図においては、距離方向、方位方向
とも同一のレンジクロック動作するように構成している
ため、距離の単位Nがスイープの単位Mよりも大きいか等
しければ、Nクロック内に方位方向のエリアのメジアン
が得られ、H/Wだけでクラッタマップを作成する回路を
構成することができる。
説明においては、最終的には、図7(C)に示すクラッ
タマップを第2のメモリ47に作成するものである。こ
のクラッタマップは、図7(a)に示すように、Nレン
ジ×Mスイープから成る距離及び方位方向の単位エリア
毎のビデオ信号のメジアン(中央値)を格納することに
より作成される。尚、第1、第2の順位処理回路41,
45の動作は実施の形態1と同様であるため、その説明
は省略する。先ず、図6に示すように、ビデオ信号がN
個の記憶セルから成る第1の順位処理回路41に入力さ
れる。この第1の順位処理回路41においては、図7
(a)、(b)に示すように、順位N/2番目の記憶セ
ルを選択し、結果としてN個のレンジ方向のウインドウ
内のメジアン(中央値)が出力される。レーダのビデオ
信号の1レンジに相当するレンジクロックは第1の順位
処理回路41のクロックであると同時に、第1の分周器
42に入力されて1/Nレンジクロックが作成される。
第1のDフリップフロップ43は、上記1/Nレンジクロ
ック毎に第1の順位処理回路41の出力を記憶するた
め、その出力はNレンジ毎のビデオ信号のメジアン値
(中央値)を示しており、これは第1のメモリ44に格
納される。クラッタマップの距離単位をNレンジとする
と、第1のメモリ44に格納されたデータは、当該スイ
ープにおける距離方向のクラッタマップエリアのデータ
となる。第1のフリップフロップ43からの出力は、図
におけるNレンジ毎となるため、エリアAA、エリアAB、
エリアAC.・・毎に、そのエリアのメジアン値(中央
値)が出力されることになる。図7(b)は、第1のメ
モリ44の様子を概念的に示したものである。1スイー
プにつき、AA、AB、AC・・のエリアのメジアンが記憶さ
れていく。複数の連続するスイープに亘って、このよう
な動作が繰り返される結果、第1のメモリ44には、複
数のスイープの距離単位毎のメジアン値が記憶される。
次に、第1のメモリ44に記憶されたデータはスイープ
方向に読み出されて、M個の記憶セルから成る第2の順
位処理回路45に入力される。この第2の順位処理回路
45においては順位M/2番目の記憶セルが選択され、
結果として同一距離におけるM個の方位方向のウィンド
ウ内のメジアンが出力される。一方、レンジクロックは
第2の分周器48に入力されて1/Mレンジクロックが
作成される。第2のDフリップフロップ46は、上記1
/Mレンジクロック毎に第2の順位処理回路45の出力
を記憶するため、その出力は、同一の距離エリアにおけ
るMスイープ毎のメジアン値を示しており、これは第2
のメモリ47に格納される。斯くして、第2のメモリ4
7には、最終的な距離及び方位方向の単位エリア毎のビ
デオ信号のメジアンが格納されることになる。これは、
Nレンジ×Mスイープのクラッタマップに相当する。本実
施の形態においては、2組の順位処理回路41,45を
用いてクラッタマップを作成し、このマップに、時刻や
季節と共に変動する気象環境や海面の状態によるクラッ
タの変動を記憶できるだけでなく、この順位処理回路4
1,45は実施の形態1と同様に、データ入力継続中に
順位処理できるデータ個数を即座に増減変更できるた
め、目標検出する際、クラッタに基づく誤目標を高精度
に防止できる。尚、図においては、距離方向、方位方向
とも同一のレンジクロック動作するように構成している
ため、距離の単位Nがスイープの単位Mよりも大きいか等
しければ、Nクロック内に方位方向のエリアのメジアン
が得られ、H/Wだけでクラッタマップを作成する回路を
構成することができる。
【0031】実施の形態6.本実施の形態6は、図8に
示す。本実施の形態においては、上述した順位処理回路
Aの用途として、この順位処理回路Aを備えたOS-CFAR回
路Bを2系統設け、2次元データ配列に対してX、Y各々
の方向のOS-CFARを実施し、その結果の論理積を求める
ことにより、2次元OS-CFAR回路を構成するものであ
る。このような回路は、例えばレーダにおける2次元ビ
デオ画像から目標を抽出するような処理や、ドップラレ
ーダにおける周波数方向、距離方向の2次元データから
目標を検出する処理や、その他一般的な画像データから
孤立点や輝度の極大点を検出する処理などに適用すると
効果的である。本実施の形態6においては、実施の形態
2のOS-CFAR回路BをX、Y方向の2系統設けたものである
ため、相当部分については同一の番号、記号を付してそ
の説明を省略する。図において、51は2次元データ配
列を格納しているメモリで、このメモリ51は上述した
X、Y方向の2系統の順位処理回路Aに順次データを出力
するものである。52はX方向にOS-CFAR処理された結果
得られる目標検出情報を格納するためのメモリである。
53はY方向にOS-CFAR処理された結果得られる目標検出
情報を格納するためのメモリである。54はX、Y各方向
のOS-CFAR処理結果の論理積を求めるためのAND回路、5
5はその結果得られる2次元OS-CFAR処理の結果を格納
するためのメモリである。
示す。本実施の形態においては、上述した順位処理回路
Aの用途として、この順位処理回路Aを備えたOS-CFAR回
路Bを2系統設け、2次元データ配列に対してX、Y各々
の方向のOS-CFARを実施し、その結果の論理積を求める
ことにより、2次元OS-CFAR回路を構成するものであ
る。このような回路は、例えばレーダにおける2次元ビ
デオ画像から目標を抽出するような処理や、ドップラレ
ーダにおける周波数方向、距離方向の2次元データから
目標を検出する処理や、その他一般的な画像データから
孤立点や輝度の極大点を検出する処理などに適用すると
効果的である。本実施の形態6においては、実施の形態
2のOS-CFAR回路BをX、Y方向の2系統設けたものである
ため、相当部分については同一の番号、記号を付してそ
の説明を省略する。図において、51は2次元データ配
列を格納しているメモリで、このメモリ51は上述した
X、Y方向の2系統の順位処理回路Aに順次データを出力
するものである。52はX方向にOS-CFAR処理された結果
得られる目標検出情報を格納するためのメモリである。
53はY方向にOS-CFAR処理された結果得られる目標検出
情報を格納するためのメモリである。54はX、Y各方向
のOS-CFAR処理結果の論理積を求めるためのAND回路、5
5はその結果得られる2次元OS-CFAR処理の結果を格納
するためのメモリである。
【0032】次に動作について説明する。2次元データ
配列を格納するメモリ51から、先ず、X方向に順次デ
ータを読み出し、OS-CFAR回路Bに入力する。この結果は
メモリ52に格納されるが、これはX方向のみのOS-CFAR
結果であるため、X方向に孤立していてもY方向に連続し
ているものは検出されてしまう。同様に、メモリ51か
らY方向に順次読み出されて他の1系統のOS-CFAR回路B
で処理された結果はメモリ53に格納されるが、これは
Y方向のみのOS-CFAR結果であるため、Y方向に孤立して
いてもX方向に連続するものは検出されてしまう。従っ
て、X、Y各々の方向でCFAR処理された結果をAND回路5
4において論理積を求めることにより、X方向にもY方向
にも孤立した点、或いは、ある程度広がりがあっても、
その中心位置のみで目標検出されるような2次元CFAR処
理の結果が得られる。この結果はメモリ55に格納され
る。本実施の形態においては、OS-CFAR回路Bを2系統用
いて2次元データ配列のX方向、Y方向に目標検出判定を
行い、その論理積を求めるようにしたため、2次元デー
タ配列から孤立点や極大点などの目標を検出できるだけ
でなく、実施の形態1と同様に、順位処理回路Aのカウ
ンタを制御することにより同時に処理できるデータ個数
を増減できるため、目標検出精度を必要に応じて即座に
高めることができる。
配列を格納するメモリ51から、先ず、X方向に順次デ
ータを読み出し、OS-CFAR回路Bに入力する。この結果は
メモリ52に格納されるが、これはX方向のみのOS-CFAR
結果であるため、X方向に孤立していてもY方向に連続し
ているものは検出されてしまう。同様に、メモリ51か
らY方向に順次読み出されて他の1系統のOS-CFAR回路B
で処理された結果はメモリ53に格納されるが、これは
Y方向のみのOS-CFAR結果であるため、Y方向に孤立して
いてもX方向に連続するものは検出されてしまう。従っ
て、X、Y各々の方向でCFAR処理された結果をAND回路5
4において論理積を求めることにより、X方向にもY方向
にも孤立した点、或いは、ある程度広がりがあっても、
その中心位置のみで目標検出されるような2次元CFAR処
理の結果が得られる。この結果はメモリ55に格納され
る。本実施の形態においては、OS-CFAR回路Bを2系統用
いて2次元データ配列のX方向、Y方向に目標検出判定を
行い、その論理積を求めるようにしたため、2次元デー
タ配列から孤立点や極大点などの目標を検出できるだけ
でなく、実施の形態1と同様に、順位処理回路Aのカウ
ンタを制御することにより同時に処理できるデータ個数
を増減できるため、目標検出精度を必要に応じて即座に
高めることができる。
【0033】
【発明の効果】以上説明したように、請求項1に記載の
発明に係わる順位処理回路によれば、入力データの順位
付け処理を実行し得る記憶セルの個数をデータ入力継続
中に即座に増減変更できるため、この順位処理回路を各
種用途に用いた場合、データの処理精度を必要に応じて
即座に向上させることができる。
発明に係わる順位処理回路によれば、入力データの順位
付け処理を実行し得る記憶セルの個数をデータ入力継続
中に即座に増減変更できるため、この順位処理回路を各
種用途に用いた場合、データの処理精度を必要に応じて
即座に向上させることができる。
【0034】又、請求項2に記載の発明に係わるOS-CFA
R回路によれば、請求項1に記載の順位処理回路を用い
ているため、被検定データの個数をデータ入力継続中に
増減変更できるため、各種クラッタ環境下にあっても目
標検出を高精度に且つ即座に行うことができる。
R回路によれば、請求項1に記載の順位処理回路を用い
ているため、被検定データの個数をデータ入力継続中に
増減変更できるため、各種クラッタ環境下にあっても目
標検出を高精度に且つ即座に行うことができる。
【0035】又、請求項3に記載の発明に係わるOS-CFA
R回路によれば、請求項2に記載のOS-CFAR回路に更に制
御手段を設けて、目標検出の微調整を可能としたため、
目標検出を更に高精度に且つ即座に行うことができる。
R回路によれば、請求項2に記載のOS-CFAR回路に更に制
御手段を設けて、目標検出の微調整を可能としたため、
目標検出を更に高精度に且つ即座に行うことができる。
【0036】又、請求項4に記載の発明に係わるIAGC回
路によれば、請求項1に記載の順位処理回路を利得制御
用に用いているため、受信信号の検波波形に基づく利得
制御に比較して経年変化による劣化が生じないだけでな
く、各種環境下にあっても必要に応じて高精度の利得制
御を即座に行うことができる。
路によれば、請求項1に記載の順位処理回路を利得制御
用に用いているため、受信信号の検波波形に基づく利得
制御に比較して経年変化による劣化が生じないだけでな
く、各種環境下にあっても必要に応じて高精度の利得制
御を即座に行うことができる。
【0037】又、請求項5に記載の発明に係わるクラッ
タマップ回路によれば、クラッタマップの作成に請求項
1に記載の順位処理回路を用いているため、このクラッ
タマップをソフトウェアによって作成する場合に比較し
て高精度に且つ即座に作成することができる。
タマップ回路によれば、クラッタマップの作成に請求項
1に記載の順位処理回路を用いているため、このクラッ
タマップをソフトウェアによって作成する場合に比較し
て高精度に且つ即座に作成することができる。
【0038】又、請求項6に記載の発明に係わる2次元
OS-CFAR回路によれば、データの2次元的処理に請求項
1に記載の順位処理回路を用いているため、この2次元
処理をソフトウェアによって処理する場合に比較して高
精度に且つ即座に実施できる。
OS-CFAR回路によれば、データの2次元的処理に請求項
1に記載の順位処理回路を用いているため、この2次元
処理をソフトウェアによって処理する場合に比較して高
精度に且つ即座に実施できる。
【図1】 実施の形態1に係わるブロック構成図であ
る。
る。
【図2】 実施の形態1に係わる動作説明図である。
【図3】 実施の形態2に係わるブロック構成図であ
る。
る。
【図4】 実施の形態3に係わるブロック構成図であ
る。
る。
【図5】 実施の形態4に係わるブロック構成図であ
る。
る。
【図6】 実施の形態5に係わるブロック構成図であ
る。
る。
【図7】 実施の形態5に係わるメモリの記憶内容を概
念的に示す概念図である。
念的に示す概念図である。
【図8】 実施の形態6に係わるブロック構成図であ
る。
る。
【図9】 従来技術に係わる順位処理アレイのブロック
構成図である。
構成図である。
【図10】 従来技術に係わるOS-CFARの機能系統図で
ある。
ある。
21 記憶セル、22 カウンタ、23 セレクタ、2
5 乗算器、27 コンパレータ、31 制御手段(制
御回路)、32 中間周波増幅器、47 第2のメモリ
(クラッタマップ作成用メモリ)、A 順位処理回路、
B OS-CFAR回路。
5 乗算器、27 コンパレータ、31 制御手段(制
御回路)、32 中間周波増幅器、47 第2のメモリ
(クラッタマップ作成用メモリ)、A 順位処理回路、
B OS-CFAR回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01S 7/00 - 7/42 G01S 13/00 - 13/95 G06F 7/24
Claims (6)
- 【請求項1】 既に記憶されている旧記憶データと一つ
の新規入力データとを比較してこれらデータの順位付け
及び各記憶セルへの書き込みを一つのクロックに同期し
て処理する順位処理回路であって、 上記記憶セルは、同時に順位付け処理される一組のデー
タ個数以上の個数だけ予め並設されて、上記クロックに
同期しつつ一個ずつデータが書き込まれ、 上記一組のデータの個数に対応して初期値が設定される
カウンタを上記各記憶セルに設け、 上記各カウンタは、各々上記クロックに同期しつつ上記
初期値から一定量減算してその残存値を計数すると共に
その残存値が零となった時に自己の記憶セルの記憶内容
を破棄し、 上記カウンタの初期値又は上記減算量を増減制御するこ
とにより、順位付け処理されるべく書き込まれたデータ
を破棄せずに維持する記憶セルの個数をデータの入力継
続中に増減制御し得るようにすることにより、順位付け
処理される一組のデータの個数をデータ入力継続中に増
減変更し得ることを特徴とする順位処理回路。 - 【請求項2】被検定データを入力して順位付け処理する
順位処理部と、この順位処理部内の所定順位の記憶セル
を選択してその記憶データを出力するセレクタと、予め
設定したCFAR係数とこのセレクタの出力とを乗算してス
レッショルドを出力する乗算器と、被検定データとこの
スレッショルドとの大小とを比較して目標検出を判定す
るコンパレータとを備え、上記順位処理部として上記請
求項1に記載の順位処理回路を用いたことを特徴とする
OS-CFAR回路。 - 【請求項3】 被検定データを入力して順位付け処理す
る順位処理部と、この順位処理部内の所定順位の記憶セ
ルを選択してその記憶データを出力するセレクタと、予
め設定したCFAR係数とこのセレクタの出力とを乗算して
スレッショルドを出力する乗算器と、被検定データとこ
のスレッショルドとの大小とを比較して目標検出を判定
するコンパレータと、上記CFAR係数及び上記選択される
記憶セルの順位を変更制御する制御手段とを備え、上記
順位処理部として上記請求項1に記載の順位処理回路を
用いたことを特徴とするOS-CFAR回路。 - 【請求項4】 レーダ受信データを入力して順位付け処
理する順位処理部と、この順位処理部内の所定順位の記
憶セルを選択してその記憶データを出力するセレクタと
を備え、このセレクタの出力に基づき中間周波増幅器が
利得調整されるIAGC回路であって、上記順位処理部とし
て上記請求項1に記載の順位処理回路を用いたことを特
徴とするIAGC回路。 - 【請求項5】 気象環境、海面状態等によるクラッタの
変動を記憶したクラッタマップ回路であって、 レーダの覆域を距離及び方位方向に均等に分割すると共
にこの分割された各エリア内におけるビデオ信号を距離
方向及び方位方向に順位付け処理する順位処理部と、順
位付け処理されたビデオ信号の内、所定順位のビデオ信
号を各エリアを代表するビデオ信号として記憶してクラ
ッタマップを作成するメモリを備え、上記順位処理部と
して請求項1に記載の順位処理回路を用いたことを特徴
とするクラッタマップ回路。 - 【請求項6】 請求項3に記載のOS-CFAR回路を2系統
用いて2次元データ配列の2次元方向に各々目標検出判
定を行い、その論理積を算出することにより、目標検出
を2次元的に判定をすることを特徴とする2次元OS-CFA
R回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09021199A JP3348037B2 (ja) | 1999-03-30 | 1999-03-30 | 順位処理回路、該順位処理回路を用いたos−cfar回路,iagc回路,クラッタマップ回路及び2次元os−cfar回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09021199A JP3348037B2 (ja) | 1999-03-30 | 1999-03-30 | 順位処理回路、該順位処理回路を用いたos−cfar回路,iagc回路,クラッタマップ回路及び2次元os−cfar回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000284043A JP2000284043A (ja) | 2000-10-13 |
JP3348037B2 true JP3348037B2 (ja) | 2002-11-20 |
Family
ID=13992163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09021199A Expired - Fee Related JP3348037B2 (ja) | 1999-03-30 | 1999-03-30 | 順位処理回路、該順位処理回路を用いたos−cfar回路,iagc回路,クラッタマップ回路及び2次元os−cfar回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3348037B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3852569B2 (ja) * | 2001-10-25 | 2006-11-29 | 三菱電機株式会社 | レーダ信号処理装置および方法 |
JP2008096337A (ja) * | 2006-10-13 | 2008-04-24 | Japan Radio Co Ltd | 妨害信号除去方式 |
JP5008988B2 (ja) * | 2007-01-12 | 2012-08-22 | 日本無線株式会社 | レーダ装置 |
JP5650946B2 (ja) * | 2010-07-27 | 2015-01-07 | 日本無線株式会社 | 情報処理装置、及びレーダシステム |
CN102353939B (zh) * | 2011-06-28 | 2013-05-22 | 清华大学 | 一种改进的恒虚警方法 |
JP6215543B2 (ja) * | 2013-03-08 | 2017-10-18 | 日本無線株式会社 | レーダ装置 |
JP7262289B2 (ja) * | 2019-04-26 | 2023-04-21 | 古野電気株式会社 | 探知装置、探知方法、およびプログラム |
US20220221567A1 (en) * | 2019-05-29 | 2022-07-14 | Kyocera Corporation | Electronic device, method for controlling electronic device, and program |
EP4006574A4 (en) * | 2019-07-29 | 2023-08-23 | Kyocera Corporation | ELECTRONIC DEVICE, CONTROL METHOD FOR ELECTRONIC DEVICE AND PROGRAM |
CN111366904B (zh) * | 2020-04-10 | 2023-01-24 | 南京理工大学 | 一种基于二维频谱相干合并的cfar检测方法 |
-
1999
- 1999-03-30 JP JP09021199A patent/JP3348037B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000284043A (ja) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3348037B2 (ja) | 順位処理回路、該順位処理回路を用いたos−cfar回路,iagc回路,クラッタマップ回路及び2次元os−cfar回路 | |
JP2008256626A (ja) | 自動利得制御装置 | |
US4636793A (en) | Adaptive MTD digital processor for surveillance radar | |
GB2032725A (en) | Moving target indication radar | |
US4104631A (en) | Method and system for clutter blanking in a radar target processor | |
JP6215543B2 (ja) | レーダ装置 | |
EP0014495B1 (en) | Video extractor for use in pulse radar apparatus | |
CA1246194A (en) | Pulse radar apparatus | |
CN109581350B (zh) | 基于时频积分插值的雷达测距测速方法及装置 | |
JP2003130950A (ja) | レーダ信号処理装置および方法 | |
JP2725955B2 (ja) | 感度速度制御の方法及び装置 | |
CN109239677B (zh) | 一种环境自适应恒虚警检测门限确定方法 | |
Timoshenko et al. | Control of Multi-Scanning Radar Monitoring of Space Objects on Medium and High Orbits | |
US4527159A (en) | Threshold circuit for radar video data | |
JPH07101232B2 (ja) | 多目標追尾方法及びその装置 | |
US20090212824A1 (en) | Method and Apparatus for Automatic Optimal Sampling Phase Detection | |
JP3346326B2 (ja) | パルス列分類装置 | |
US4133037A (en) | System and method of performing a decisive phase coherence test | |
JP3725669B2 (ja) | クラッタ抑圧方法及び回路 | |
JP2667945B2 (ja) | レーダシステムのビデオ信号処理装置 | |
JP2655794B2 (ja) | レーダシステムのビデオ信号主処理装置 | |
CN113296070B (zh) | 用于物件检测的运算装置及物件检测方法 | |
JP3125561B2 (ja) | レ−ダ装置 | |
Liu et al. | Multiple switching CFAR detector in non-homogeneous environments | |
CN113179549B (zh) | 一种低信噪比下获取基站与标签距离的方法及其相关组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |