JP3341441B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3341441B2 JP3341441B2 JP03497394A JP3497394A JP3341441B2 JP 3341441 B2 JP3341441 B2 JP 3341441B2 JP 03497394 A JP03497394 A JP 03497394A JP 3497394 A JP3497394 A JP 3497394A JP 3341441 B2 JP3341441 B2 JP 3341441B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- transformer
- winding
- voltage
- main transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
主トランスの二次側に誘起された電圧を整流する同期整
流方式のスイッチング電源装置に関する。
は、電力変換回路により一次巻線に印加される直流入力
電圧をスイッチング素子によりスイッチングして、所定
の直流出力を得るようにしているが、主トランスの二次
巻線に誘起した電圧を整流する二次整流回路としてダイ
オードを用いた場合、このダイオードの順方向電圧降下
によって電源装置の効率が低下するという問題点があ
る。
るべく、二次整流回路にMOS型FETを用いたプッシ
ュプル形コンバータの一例を示したものである。同図に
おいて、1,1Aは直流入力電圧Vinが供給される入
力端子、2は入力端子1,1A間に接続されるコンデン
サであり、入力電圧Viはスイッチング素子たる2個の
MOS型FET3,4のオン,オフ動作により、主トラ
ンス5の一次巻線5A,5Bに交互に印加される。一
方、主トランス5の二次側には、整流ダイオードに代わ
り主トランス5の二次巻線5C,5Dの一端に接続され
た一対のMOS型FET6,7と、チョークコイル8
と、平滑コンデンサ9が設けられ、主トランス5を構成
する補助巻線5E,5Fの一端が抵抗10,11を介してF
ET6,7のゲートに接続される。そして、これらの各
素子により、直流入力電圧Viを直流出力電圧Voに変
換する電力変換回路12が構成される。
てFET3,4を交互にオン,オフさせ、いずれか一方
のFET3,4がオン状態のときに主トランス5の一次
巻線5A,5Bに比例した電圧を二次巻線5C,5Dに
誘起させる。このとき、FET3がオン状態となり、二
次巻線5C,5Dの非ドット側よりも、ドット側の電位
が高くなれば、補助巻線5EからFET6のゲートに駆
動信号が与えられ、FET3に同期してFET6がター
ンオンする。したがって、二次巻線5CからFET6を
介して、出力端子16,16Aに出力電圧Voが供給され
る。これに対して、FET4がオン状態となり、二次巻
線5C,5Dのドット側よりも、非ドット側の電位が高
くなれば、補助巻線5FからFET7のゲートに駆動信
号が与えられ、スイッチング素子4に同期してFET7
がターンオンする。そして、二次巻線5DからFET7
を介して、出力端子16,16Aに出力電圧Voが供給され
る。また、双方のFET3,4が共にオフ状態のときに
は、チョークコイル8から出力端子16,16Aに出力電圧
Voが供給される。
は、FET6,7を整流ダイオードの代わりに用いた場
合、従来に比べて電源装置の効率を向上させることがで
きるが、主トランス5に補助巻線5E,5Fをさらに巻
回して、FET6,7に所定の駆動電圧を供給しなけれ
ばならず、トランス構造の複雑化およびコストの上昇を
招いていた。また、このような事態を避けるために、二
次巻線5C,5Dに誘起された電圧を直接FET6,7
のゲートに駆動信号として印加する方法も有るが、出力
電圧Voが5V以下、例えば2Vや3.3V程度の低電
圧では、FET6,7をターンオンさせるのに充分な駆
動電圧が得られず、比較的出力電圧Voの高い特定の出
力電圧範囲にのみしか本方法を適用することができなか
った。
ランスの構造を複雑化させることなく、いかなる出力電
圧範囲に対してもMOS型FETを充分に動作させるこ
との可能なスイッチング電源装置を提供することを目的
とする。
してMOS型FETを用いた場合、簡単に補助電源回路
を得ることの可能なスイッチング電源装置を適用するこ
とにある。
一次巻線に印加される直流入力電圧をスイッチング素子
のオン,オフ動作により断続して所定の直流出力電圧を
得る電力変換回路と、前記主トランスの二次巻線に誘起
した電圧を整流するMOS型FETと、前記主トランス
の二次巻線両端にその一次巻線が接続され二次巻線から
前記MOS型FETに駆動信号を供給する前記主トラン
スとは別体のドライブトランスとからなるものである。
助巻線を巻回し、この補助巻線に前記スイッチング素子
をオン,オフ制御する制御回路の補助電源回路を設けた
ものである。
フ動作に伴い、主トランスの二次巻線に一次巻線に比例
した電圧が誘起されると、この主トランスの二次巻線側
に接続されたドライブトランスの二次巻線にも一次巻線
に比例した電圧が誘起される。したがって、スイッチン
グ素子のスイッチングに同期して、MOS型FETを動
作させるのに充分な電圧の駆動信号がこのFETに供給
される。
て説明する。図1は本発明の第1実施例を示し、同図に
おいて、21は一次側と二次側とを絶縁するパルストラン
スからなる主トランスであり、この主トランス21の一次
巻線21Aとスイッチング素子たるMOS型FET22との
直列回路が電力変換回路23として入力端子+Vin,−
Vin間に接続され、入力端子+Vin,−Vinを介
して直流入力電圧Viが一次巻線21Aに印加されるよう
になっている。また、主トランス21の一次巻線21A間に
は、主トランス21のフライバック電圧をクランプするM
OS型FET25とブロッキングコンデンサ26との直列回
路が接続される。各FET22,25のドレイン・ソース間
には、図示しないが各々固有のキャパシタンス値をもつ
キャパシタと、ボディーダイオードとの並列回路がFE
T22,25自体の特性として存在する。さらに入力端子+
Vin,−Vin間にはコンデンサ27が接続される。そ
して、これらFET22,25のゲートには、制御回路たる
パルス幅制御回路28からの制御信号が適当なデッドタイ
ムを持ちながら交互に与えられ、この駆動信号のパルス
幅を制御して電力変換回路23を構成するFET22をオ
ン,オフ動作させることにより、主トランス21の一次巻
線21Aに印加される入力電圧Viを断続して、所定の直
流出力電圧Voを出力端子+Vout,−Voutより
得るようにしている。
続き詳述すると、主トランス21の二次巻線21B,21Cは
出力端子+Voutに接続されるセンタータップにより
二分割され、二次巻線21B,21Cの両端間には、ドライ
ブトランス31の一次巻線31Aが接続される。このドライ
ブトランス31は前記主トランス21と別体のパルストラン
スから構成され、一次巻線31Aのドット側端子が主トラ
ンス21の二次巻線21Cのドット側端子に接続されととも
に、二次側には後述する各FET33,34のゲートに駆動
信号を供給する二次巻線31B,31Cと、補助電源回路32
に電力を供給する補助巻線31Dが各々巻回される。補助
電源回路32は補助巻線31Dに誘起された電圧を所定の直
流動作電圧に変換して、各FET22,25をオン,オフ制
御するパルス幅制御回路28などの各種回路に供給するも
のであり、その構成は種々の電源回路を適用できる。一
方、33,34は二次整流回路として整流ダイオードの代わ
りに設けられ、主トランス21の二次巻線21B,21Cに誘
起した電圧を整流するMOS型FETであり、このFE
T33,34は、効率を上げるために例えばオン抵抗が低い
などの同期整流方式に適した特性を有していることが好
ましい。また、各FET33,34のドレイン・ソース間に
は、ソース側にアノードが接続されるボディーダイオー
ド35,36が存在する。FET33のドレインは、主トラン
ス21の二次巻線21Bの非ドット側端子に接続されるとと
もに、このFET33のゲートは、ドライブトランス31の
二次巻線31Bのドット側端子に接続される。また、FE
T34のドレインは、主トランス21の二次巻線21Cのドッ
ト側端子に接続されるとともに、このFET34のゲート
は、ドライブトランス31の二次巻線31Cの非ドット側端
子に接続される。そして、各FET33,34のソース、お
よびドライブトランス31を構成する二次巻線31Bの非ド
ット側端子と、二次巻線31Cのドット側端子が共通して
出力端子−Voutに接続される。なお、37は出力端子
+Vout,−Vout間に接続された平滑コンデンサ
である。
る。先ず、主トランス21の一次側において、パルス幅制
御回路28からの駆動信号により、FET22をオン,オフ
動作させることによって、入力電圧Vinが主トランス
21の一次巻線21Aに断続的に印加される。一方、FET
25は前記FET22と交互にオン,オフを繰り返し、か
つ、各FET22,25のオン,オフ切換わり時において、
一定のデッドタイムが存在するようにパルス幅制御回路
28を介して制御される。このとき、FET25がターンオ
フしてからFET22がターンオンするまでのデッドタイ
ム間に、主トランス21の一次巻線21Aに蓄積されたエネ
ルギーによりFET22内に存在するキャパシタを放電さ
せ、かつ、FET22がターンオフしてからFET25がタ
ーンオンするまでのデッドタイム間に、一次巻線21Aに
蓄積されたエネルギーによりFET25内に存在するキャ
パシタを放電させるように各FET22,25をスイッチン
グ制御すれば、各FET22,25のスイッチング損失は最
小になり、零電圧スイッチングが達成される。
中、FET22がターンオフすると、主トランス21の一次
巻線21Aにはフライバック電圧が発生し、一次巻線21A
は電流の連続性を維持する一種の定電流源として作用す
るが、FET25がターンオンすると一次巻線21Aに発生
するフライバック電圧は低インピーダンスのブロッキン
グコンデンサ26に充電され、略一定の値にクランプされ
る。したがって、一次巻線21Aの両端電圧は略矩形状に
波形整形されることになる。
T22,25のオン,オフ動作に伴って、一次巻線21Aに比
例した電圧が二次巻線21B,21Cに発生するとともに、
ドライブトランス31の各二次巻線31B,31Cおよび補助
巻線31Dにも、一次巻線31Aに比例した電圧が発生す
る。先ず、FET22がターンオンすると、一次巻線21A
のドット側に正極性の電圧が加わり、二次巻線21B,21
Cのドット側に正極性の電圧が誘起される。また、ドラ
イブトランス31の一次巻線31Aにはドット側に正極性の
電圧が印加され、二次巻線31B,31Cおよび補助巻線31
Dのドット側に正極性の電圧が誘起される。FET33の
ゲート・ソース間には、このFET33をターンオンさせ
るのに充分な電圧が二次巻線31Bから供給され、FET
33のソース・ドレイン間は導通状態となるが、FET34
のゲート電位はソース電位よりも低くなり、FET34の
ソース・ドレイン間はオフ状態となる。したがって、二
次巻線21CからFET34のソース側に流れ込もうとする
電流は、FET34のボディーダイオード36によって遮断
され、二次巻線21B→出力端子+Vout→出力端子−
Vout→FET33(またはボディーダイオード35)→
二次巻線21Bの経路で出力電流が供給される。
は一次巻線21Aの非ドット側に正極性の電圧が加わり、
二次巻線21B,21Cの非ドット側に正極性の電圧が誘起
される。また、ドライブトランス31の一次巻線31Aには
非ドット側に正極性の電圧が印加され、二次巻線31B,
31Cおよび補助巻線31Dの非ドット側に正極性の電圧が
誘起される。FET34のゲート・ソース間には、このF
ET34をターンオンさせるのに充分な電圧が二次巻線31
Cから供給され、FET34のソース・ドレイン間は導通
状態となるが、FET33のゲート電位はソース電位より
も低くなり、FET33のソース・ドレイン間はオフ状態
となる。したがって、二次巻線21BからFET33のソー
ス側に流れ込もうとする電流は、FET33のボディーダ
イオード35によって遮断され、二次巻線21C→出力端子
+Vout→出力端子−Vout→FET34(またはボ
ディーダイオード36)→二次巻線21Cの経路で出力電流
が供給される。こうして、FET22のオン,オフ動作が
繰り返される毎に、二次巻線21B,21Cから交互に出力
電流が供給されることにより、平滑コンデンサ37を介し
て出力電圧Voが発生する。
ンスの二次巻線に誘起した電圧を整流する二次整流回路
として、一対のFET33,34を用いたスイッチング電源
装置において、主トランス21とは別体のドライブトラン
ス31の一次巻線31Aを、主トランス21の二次巻線21B,
21Cの両端に接続するとともに、ドライブトランス31の
二次巻線31B,31Cの両端を各FET33,34のゲート・
ソース間に接続することによって、主トランス21の構造
を一切複雑化させることなく、FET33,34を動作させ
るのに充分な電圧の駆動信号を二次巻線31B,31Cから
FET33,34に供給することができる。したがって、出
力電圧Voが5V以下の低電圧であっても、ドライブト
ランス31を主トランス21の二次巻線21B,21Cに接続す
るだけで、スイッチング素子たるFET22に同期してF
ET33,34を充分にオン,オフ動作させることができる
とともに、主トランス21に補助巻線を巻回す必要がな
く、その製造コストを低減することが可能となる。な
お、本実施例の場合、主トランス21の二次側が全波整流
型であれば、電力変換回路23の構成が変わっても、同一
の効果がもたらされる。
ンス31に補助巻線31Dを巻回し、この補助巻線31DにF
ET22,25をオン,オフ制御するパルス幅制御回路28の
補助電源回路32を設けたことによって、別のトランスを
装置内に付加することなく、FET33,34を駆動させる
ドライブトランス31を利用して、簡単に補助電源回路32
を得ることができるようになる。
33,34に駆動信号を供給するドライブトランス31を主ト
ランス21の二次巻線21B,21Cに接続するとともに、主
トランス21の一次巻線21A間にこの一次巻線21Aのフラ
イバック電圧をクランプするFET25とブロッキングコ
ンデンサ26との直列回路を接続することにより、一次巻
線21Aに発生するフライバック電圧はFET25がターン
オンすると略一定の値にクランプされ、FET22のター
ンオフ時に主トランス21の二次巻線21B,21C側に過大
な電圧が誘起されなくなる。したがって、ドライブトラ
ンス31およびこのドライブトランス31の二次巻線31B,
31Cおよび補助巻線31Dに接続されたFET33,34や補
助電源回路32に過電圧が加わることを防止することがで
きる。
説明する。なお、前述の第1実施例と同一部分には同一
符号を付し、その共通する部分の詳細なる説明は省略す
る。図1に示す第1実施例と異なる点は、本実施例では
電力変換回路23としてフォワード型のコンバータを用い
ていることにあり、これに伴って、FET33,34の接続
位置なども異なっている。すなわち、入力端子+Vi
n,−Vin間には、電力変換回路23を構成するトラン
ス21の一次巻線21Aとスイッチング素子たるFET22の
直列回路が接続され、パルス幅制御回路28からの駆動信
号によりFET22をオン,オフ動作させることで、入力
電圧Vinが断続的にトランス21の一次巻線21Aに印加
される。また、トランス21の二次巻線21Bには、二次整
流回路としてボディーダイオード35,36を備えたFET
33,34の他に、チョークコイル41および平滑コンデンサ
37が接続され、トランス21の二次巻線21Bに誘起された
電圧がこれらの各素子を介して整流平滑される。一方、
FET33は出力電圧−Voutライン間に挿入接続され
るとともに、FET34は主トランス21の二次巻線21B間
に接続され、FET33のゲートはドライブトランス31の
二次巻線31Cのドット側端子に接続されるのに対し、F
ET34のゲートはドライブトランス31の二次巻線31Bの
非ドット側端子に接続される。そして、二次巻線31Bの
ドット側端子と、二次巻線31Cの非ドット側端子が、い
ずれもFET33,34のソースである出力電圧−Vout
ラインに接続される。なお、図示しないが、ドライブト
ランス31に第1実施例と同様に補助巻線を設け、この補
助巻線に接続された補助電源回路によりパルス幅制御回
路28に動作電圧を供給するようにしてもよい。この場合
には、FET33,34を駆動させるドライブトランス31を
利用して、簡単に補助電源回路を得ることができるよう
になる。
から所定のパルス幅を有する駆動信号がFET22に与え
られることにより、FET22がオン,オフ動作を繰り返
すが、FET22がターンオンすると、主トランス21は二
次巻線21Bのドット側に正極性の電圧が誘起され、ドラ
イブトランス31の二次巻線31B,31Cのドット側に正極
性の電圧が誘起される。このとき、FET33のゲート電
位はソース電位よりも高くなり、FET33のソース・ド
レイン間はオン状態となるため、二次巻線21B→チョー
クコイル41→出力端子+Vout→出力端子−Vout
→FET33(またはボディーダイオード35)→二次巻線
21Bの経路で出力電流が供給されるとともに、チョーク
コイル41にエネルギーが蓄えられる。
は主トランス21の二次巻線21Bの非ドット側に正極性の
電圧が誘起される。そして、ドライブトランス31の一次
巻線31Aには非ドット側に正極性の電圧が印加され、二
次巻線31B,31Cの非ドット側に正極性の電圧が誘起さ
れる。FET34のゲート・ソース間には、FET34をタ
ーンオンさせるのに充分な電圧が二次巻線31Bから供給
され、FET34のソース・ドレイン間は導通状態とな
る。したがって、この場合には、チョークコイル41に蓄
えられたエネルギーが放出され、チョークコイル41→出
力端子+Vout→出力端子−Vout→FET34(ま
たはボディーダイオード36)→チョークコイル41の経路
で出力電流が供給される。
ワード型コンバータを有する本実施例においても、第1
実施例と同様に、主トランス21とは別体のドライブトラ
ンス31の一次巻線31Aを、主トランス21の二次巻線21B
の両端に接続するとともに、ドライブトランス31の二次
巻線31B,31Cの両端を各FET34,33のゲート・ソー
ス間に接続することによって、主トランス21の構造を一
切複雑化させることなく、FET33,34を動作させるの
に充分な電圧の駆動信号を、ドライブトランス31の二次
巻線31B,31CからFET34,33に供給することができ
る。
り、前述の第1実施例と同一部分には同一符号を付し、
その共通する部分の詳細なる説明は省略する。本実施例
は、電力変換回路23としてフライバック型のコンバータ
を用いている点が注目される。この場合、二次整流回路
として用いられるFET33は,出力電圧−Voutライ
ンに挿入接続され、ドライブトランス31の二次巻線31B
より駆動信号が供給されるようになっている。FET33
のゲートは、二次巻線31Bの非ドット側端子に接続され
るが、二次巻線31Bのドット側端子は、FET33のソー
スである出力電圧−Voutラインに接続される。な
お、図示しないが、ドライブトランス31に第1実施例と
同様に補助巻線を設け、この補助巻線に接続された補助
電源回路によりパルス幅制御回路28に動作電圧を供給す
るようにしてもよい。この場合には、FET33を駆動さ
せるドライブトランス31を利用して、簡単に補助電源回
路を得ることができるようになる。
主トランス21の二次巻線21Bにはドット側に一次巻線21
Aに比例した正電極の電圧が誘起される。このとき、ド
ライブトランス31の二次巻線31Bはドット側端子に正電
極の電圧が誘起されるため、FET33のソース・ドレイ
ン間はオフ状態となり、主トランス21の二次巻線21Bか
ら出力電圧−Voutラインに流れ込もうとする電流
は、ダイオード35により阻止される。したがって、主ト
ランス21の一次巻線21Aには、エネルギーが蓄えられる
ことになる。
ランス21の二次巻線21Bには非ドット側に正電極の電圧
が誘起される。このとき、ドライブトランス31の二次巻
線31Bは非ドット側端子に正電極の電圧が誘起される
ため、FET33のソース・ドレイン間は導通状態とな
る。したがって、この場合には、主トランス21の一次巻
線21Aに蓄えられたエネルギーが二次巻線21Bから放出
され、二次巻線21B→出力端子+Vout→出力端子−
Vout→FET33(またはボディーダイオード35)→
二次巻線21Bの経路で出力電流が供給される。
イバック型コンバータを有する本実施例においても、第
1および第2実施例と同様に、主トランス21とは別体の
ドライブトランス31の一次巻線31Aを、主トランス21の
二次巻線21Bの両端に接続するとともに、ドライブトラ
ンス31の二次巻線31Bの両端をFET33のゲート・ソー
ス間に接続することによって、主トランス21の構造を一
切複雑化させることなく、FET33を動作させるのに充
分な電圧の駆動信号を、ドライブトランス31の二次巻線
31BからFET33に供給することができる。
のではなく、本発明の要旨の範囲において種々の変形実
施が可能である。
は、主トランスの一次巻線に印加される直流入力電圧を
スイッチング素子のオン,オフ動作により断続して所定
の直流出力電圧を得る電力変換回路と、前記主トランス
の二次巻線に誘起した電圧を整流するMOS型FET
と、前記主トランスの二次巻線両端にその一次巻線が接
続され二次巻線から前記MOS型FETに駆動信号を供
給する前記主トランスとは別体のドライブトランスとか
らなり、主トランスの構造を複雑化させることなく、い
かなる出力電圧範囲に対してもMOS型FETを充分に
動作させることが可能となる。
装置は、前記ドライブトランスに補助巻線を巻回し、こ
の補助巻線に前記スイッチング素子をオン,オフ制御す
る制御回路の補助電源回路を設けたものであり、二次整
流回路としてMOS型FETを用い、そのドライブにド
ライブトランスを用いた場合、簡単に補助電源回路を得
ることが可能となる。
Claims (2)
- 【請求項1】 主トランスの一次巻線に印加される直流
入力電圧をスイッチング素子のオン,オフ動作により断
続して所定の直流出力電圧を得る電力変換回路と、前記
主トランスの二次巻線に誘起した電圧を整流するMOS
型FETと、前記主トランスの二次巻線両端にその一次
巻線が接続され二次巻線から前記MOS型FETに駆動
信号を供給する前記主トランスとは別体のドライブトラ
ンスとからなることを特徴とするスイッチング電源装
置。 - 【請求項2】 前記ドライブトランスに補助巻線を巻回
し、この補助巻線に前記スイッチング素子をオン,オフ
制御する制御回路の補助電源回路を設けたことを特徴と
する請求項1に記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03497394A JP3341441B2 (ja) | 1994-03-04 | 1994-03-04 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03497394A JP3341441B2 (ja) | 1994-03-04 | 1994-03-04 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07245943A JPH07245943A (ja) | 1995-09-19 |
JP3341441B2 true JP3341441B2 (ja) | 2002-11-05 |
Family
ID=12429093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03497394A Expired - Fee Related JP3341441B2 (ja) | 1994-03-04 | 1994-03-04 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3341441B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3543287B2 (ja) * | 1996-05-28 | 2004-07-14 | オリジン電気株式会社 | 電源回路 |
US5973939A (en) * | 1996-08-29 | 1999-10-26 | Trw Inc. | Double forward converter with soft-PWM switching |
US7372710B2 (en) | 2003-09-30 | 2008-05-13 | Sanken Electric Co., Ltd. | Switching power source device of the type capable of controlling power loss in generating output voltage from a secondary winding of a transformer |
-
1994
- 1994-03-04 JP JP03497394A patent/JP3341441B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07245943A (ja) | 1995-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6278621B1 (en) | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification | |
US5708571A (en) | Synchronous rectifying circuit of an active clamping type with less driving loss and less continuity loss | |
US7342811B2 (en) | Lossless clamp circuit for DC-DC converters | |
KR20010031610A (ko) | 이중 단부 고립 d.c.-d.c. 변환기 | |
US6061254A (en) | Forward converter with active clamp circuit | |
US6104623A (en) | Multiple output converter having secondary regulator using self-driven synchronous rectifiers | |
CN112039343B (zh) | 电源装置 | |
JP3994942B2 (ja) | 電源回路及び電子機器 | |
JP2000152615A (ja) | 循環コンデンサを使用する電源およびその操作方法 | |
JPH07298610A (ja) | スイッチング電源装置 | |
JP3341441B2 (ja) | スイッチング電源装置 | |
JPH11187653A (ja) | 同期整流回路およびこの同期整流回路を用いたdc−dcコンバータ | |
JPH0833341A (ja) | 力率改善型スイッチング電源回路 | |
JP3294794B2 (ja) | 電源装置 | |
JP4403663B2 (ja) | Dc/dcコンバータ | |
JPH07111778A (ja) | Dc−dcコンバータ | |
JP3770863B2 (ja) | スイッチング電源用同期整流回路 | |
JP2740476B2 (ja) | Fet整流回路 | |
JPH07327366A (ja) | 電源装置 | |
JP3137765B2 (ja) | 制御極付半導体素子を整流回路に用いた電力変換装置 | |
JPS62104477A (ja) | フリ−ホイル用fetの駆動回路 | |
JP3456803B2 (ja) | スイッチング電源 | |
JP2000333452A (ja) | フォワードコンバータ | |
JPH08331841A (ja) | スイッチング電源装置 | |
JPS6336230B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020723 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |