JP3341297B2 - Optical semiconductor device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】この発明は、光半導体装置に関
し、特に、フリップフロップ機能を有する光半導体装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device, and more particularly, to an optical semiconductor device having a flip-flop function.

【０００２】[0002]

【従来の技術】近年、セット入力及びリセット入力が光
であり、出力も光であるＲＳ光フリップフロップを実現
する試みが行われており、これまでにいくつかの提案が
なされている。2. Description of the Related Art In recent years, attempts have been made to realize an RS optical flip-flop in which a set input and a reset input are light and the output is also light, and several proposals have been made so far.

【０００３】例えば、平成２年春季応用物理学会学術講
演会、講演予稿集２８ａ−Ｄ−４には、二つのｐｎｐｎ
光スイッチ（光サイリスタ）を並列に接続し、各ｐｎｐ
ｎ光スイッチへの光入力をセット入力及びリセット入力
とし、各ｐｎｐｎ光スイッチから光出力を得るようにし
たＲＳ光フリップフロップが提案されている。For example, two pnpns are included in the proceedings 28a-D-4 of the Spring Meeting of the Japan Society of Applied Physics, 1990.
Optical switches (optical thyristors) are connected in parallel, and each pnp
There has been proposed an RS optical flip-flop in which an optical input to an n optical switch is a set input and a reset input, and an optical output is obtained from each pnpn optical switch.

【０００４】また、IEEE J. Quantum Electron., vol.
25, 1928(1989)には、電界により光吸収の度合いを変化
させることが可能な二つのｐｉｎフォトダイオードを直
列に接続し、各ｐｉｎフォトダイオードへの光入力をセ
ット入力及びリセット入力とし、各ｐｉｎフォトダイオ
ードからの透過光を光出力とする受光型の光素子である
ＳＥＥＤ（Self-Electrooptic Effect Device)によって
構成されたＲＳ光フリップフロップが提案されている。[0004] IEEE J. Quantum Electron., Vol.
25, 1928 (1989), two pin photodiodes capable of changing the degree of light absorption by an electric field are connected in series, and the optical input to each pin photodiode is set as a set input and a reset input. There has been proposed an RS optical flip-flop configured by a SEED (Self-Electrooptic Effect Device) which is a light receiving type optical element that outputs light transmitted from a pin photodiode.

【０００５】[0005]

【発明が解決しようとする課題】二つのｐｎｐｎ光スイ
ッチにより構成された上述の従来のＲＳ光フリップフロ
ップは、構造は単純であるものの、動作にあたっては、
電源電圧をｐｎｐｎ光スイッチのオン電圧前後で高速に
振らなければならないなど、厳密な制御が必要であると
いう問題がある。The above-mentioned conventional RS optical flip-flop constituted by two pnpn optical switches has a simple structure, but operates in the following manner.
There is a problem that strict control is necessary, for example, the power supply voltage has to be rapidly changed before and after the ON voltage of the pnpn optical switch.

【０００６】一方、ＳＥＥＤによって構成された上述の
従来のＲＳ光フリップフロップは、ＳＥＥＤはあくまで
も受光型の光素子であって自己発光型ではないので、光
学的にカスケード接続した場合には、光信号が減衰して
しまうという問題がある。On the other hand, in the above-mentioned conventional RS optical flip-flop constituted by the SEED, since the SEED is a light-receiving type optical element and not a self-luminous type, the optical signal is optically cascaded. Is attenuated.

【０００７】従って、この発明の目的は、特に厳密な制
御を必要とせず、しかも自己発光型のＲＳ光フリップフ
ロップを実現することができる光半導体装置を提供する
ことにある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an optical semiconductor device which does not require strict control and which can realize a self-luminous RS optical flip-flop.

【０００８】[0008]

【課題を解決するための手段】上記目的を達成するため
に、この発明による光半導体装置は、半導体発光素子
（ＬＤ）のカソードにオン入力用の第一のフォトトラン
ジスタ及びオフ入力用の第二のフォトトランジスタが互
いに逆極性に接続され、半導体発光素子（ＬＤ）と第一
のフォトトランジスタとの間に光フィードバックループ
が形成された２入力１出力の二つの光入出力メモリ素子
（Ｍ１、Ｍ２）と、入力光を二つに分けるための光学部
品（２４）とを有し、第一の入力光を光学部品（２４）
を用いて二つに分け、二つの光入出力メモリ素子（Ｍ
１、Ｍ２）のうちの一方の光入出力メモリ素子（例え
ば、Ｍ１）の第一のフォトトランジスタ（ＨＰＴ１１）
と二つの光入出力メモリ素子（Ｍ１、Ｍ２）のうちの他
方の光入出力メモリ素子（例えば、Ｍ２）の第二のフォ
トトランジスタ（ＨＰＴ２２）とに同時に入射させると
ともに、第二の入力光を光学部品（２４）を用いて二つ
に分け、一方の光入出力メモリ素子（Ｍ１）の第二のフ
ォトトランジスタ（ＨＰＴ２１）と他方の光入出力メモ
リ素子（Ｍ２）の第一のフォトトランジスタ（ＨＰＴ１
２）とに同時に入射させるようにしたものである。 In order to achieve the above object, an optical semiconductor device according to the present invention comprises a semiconductor light emitting device.
(LD) first phototransistor for on input to cathode
The second phototransistor for the
Connected to the opposite polarity, the semiconductor light emitting device (LD) and the first
Feedback loop between the phototransistor
And two optical input / output memory elements (M1, M2) having two inputs and one output, and an optical unit for dividing input light into two.
And an optical component (24) having the first input light.
And the two optical input / output memory elements (M
1, M2), the first phototransistor (HPT11) of one of the optical input / output memory elements (for example, M1)
And the second optical input / output memory element (eg, M2) of the other optical input / output memory element (M1, M2).
With the same time to enter Isa in the phototransistor (HPT 22), two second input light using the optical component (24)
And the second memory of one optical input / output memory element (M1) .
Phototransistor (HPT21) and the first phototransistor (HPT1) of the other optical input / output memory element (M2) .
2) and to those obtained by so as to be incident at the same time.

【０００９】[0009]

【作用】上述のように構成されたこの発明による光半導
体装置によれば、一方の光入出力メモリ素子（Ｍ１）の
第一のフォトトランジスタ（ＨＰＴ１１）と他方の光入
出力メモリ素子（Ｍ２）の第二のフォトトランジスタ
（ＨＰＴ２２）とに同時に入射する第一の入力光を一方
の光入出力メモリ素子（Ｍ１）のオン入力及び他方の光
入出力メモリ素子（Ｍ２）のオフ入力とし、一方の光入
出力メモリ素子（Ｍ１）の第二のフォトトランジスタ
（ＨＰＴ２１）と他方の光入出力メモリ素子（Ｍ２）の
第一のフォトトランジスタ（ＨＰＴ１２）とに同時に入
射する第二の入力光を一方の光入出力メモリ素子（Ｍ
１）のオフ入力及び他方の光入出力メモリ素子（Ｍ２）
のオン入力とすることにより、第一の入力光及び第二の
入力光をそれぞれセット光及びリセット光とするＲＳ光
フリップフロップを実現することができる。According to the present invention, an optical semiconductor device constructed as described above is provided.
According to the body device, one of the optical input / output memory elements (M1)
The first phototransistor(HPT11) and the other light input
Output memory element (M2)Second phototransistor
(HPT22) and the first input light
ON input of the optical input / output memory element (M1) and the other light
Off input of input / output memory element (M2)
Output memory element (M1)Second phototransistor
(HPT21) and the other optical input / output memory element (M2).
The first phototransistor(HPT12)
The second input light to be emitted to one of the optical input / output memory elements (M
1) Off input and the other optical input / output memory element (M2)
The first input light and the second input light
RS light with set light and reset light as input light respectively
A flip-flop can be realized.

【００１０】このＲＳ光フリップフロップの動作は第一
の入力光及び第二の入力光だけで簡単に制御することが
でき、特に厳密な制御を必要としない。また、このＲＳ
光フリップフロップは、半導体発光素子を有していて自
己発光型であるので、光学的にカスケード接続した場合
にも、光信号の減衰が生じない。The operation of the RS optical flip-flop can be easily controlled only by the first input light and the second input light, and does not require strict control. Also, this RS
Since the optical flip-flop has a semiconductor light-emitting element and is a self-luminous type, even when optically cascaded, optical signal attenuation does not occur.

【００１１】[0011]

【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付し、重複説明は
省略する。Embodiments of the present invention will be described below with reference to the drawings. In all of the drawings of the embodiments, the same or corresponding parts are denoted by the same reference characters, and redundant description will be omitted.

【００１２】まず、この発明による光半導体装置の基本
構成素子として用いられるオン入力及びオフ入力が可能
な２入力１出力の光入出力メモリ素子について説明す
る。First, a description will be given of a two-input one-output optical input / output memory element capable of on-input and off-input, which is used as a basic constituent element of the optical semiconductor device according to the invention.

【００１３】図１はこの光入出力メモリ素子を示す。FIG. 1 shows this optical input / output memory element.

【００１４】図１に示すように、この光入出力メモリ素
子においては、アノードが接地されたレーザダイオード
ＬＤのカソードに、二つのヘテロ接合フォトトランジス
タＨＰＴ１、ＨＰＴ２が互いに並列に、かつ互いに逆極
性に接続されたものによりメモリセルが構成されてい
る。この場合には、ヘテロ接合フォトトランジスタＨＰ
Ｔ１のコレクタがレーザダイオードＬＤのカソードに接
続され、そのエミッタには負極電源により負電圧が印加
されている。また、ヘテロ接合フォトトランジスタＨＰ
Ｔ２のエミッタがレーザダイオードＬＤのカソードに接
続され、そのコレクタは接地されている。なお、このヘ
テロ接合フォトトランジスタＨＰＴ２のコレクタには、
正極電源により正電圧を印加するようにしても良い。As shown in FIG. 1, in this optical input / output memory device, two heterojunction phototransistors HPT1 and HPT2 are connected to the cathode of a laser diode LD whose anode is grounded in parallel with each other and with polarities opposite to each other. A memory cell is constituted by the connected components. In this case, the heterojunction phototransistor HP
The collector of T1 is connected to the cathode of the laser diode LD, and a negative voltage is applied to its emitter by a negative power supply. In addition, the heterojunction phototransistor HP
The emitter of T2 is connected to the cathode of the laser diode LD, and its collector is grounded. The collector of the heterojunction phototransistor HPT2 includes:
A positive voltage may be applied by a positive power supply.

【００１５】この場合、レーザダイオードＬＤとヘテロ
接合フォトトランジスタＨＰＴ１との間には光フィード
バックループが形成される。これに対して、レーザダイ
オードＬＤとヘテロ接合フォトトランジスタＨＰＴ２と
は光学的に独立している。In this case, an optical feedback loop is formed between the laser diode LD and the heterojunction phototransistor HPT1. On the other hand, the laser diode LD and the heterojunction phototransistor HPT2 are optically independent.

【００１６】上述のように構成された光入出力メモリ素
子においては、光入力１によりヘテロ接合フォトトラン
ジスタＨＰＴ１がオンすると、レーザダイオードＬＤに
そのしきい値電流以上の順方向電流が流れてオン状態と
なることによりこのレーザダイオードＬＤから光出力が
得られる。そして、この光出力の一部は光フィードバッ
クループを通してヘテロ接合フォトトランジスタＨＰＴ
１にフィードバックされることにより、このヘテロ接合
フォトトランジスタＨＰＴ１は光入力１がなくなった後
もオン状態を維持し、従ってレーザダイオードＬＤもオ
ン状態を維持することにより光出力が保持される。以上
が書き込み及び記憶動作である。In the optical input / output memory device configured as described above, when the heterojunction phototransistor HPT1 is turned on by the optical input 1, a forward current equal to or more than the threshold current flows through the laser diode LD to turn on the laser diode LD. As a result, an optical output is obtained from the laser diode LD. Part of this optical output is passed through an optical feedback loop to the heterojunction phototransistor HPT.
By feeding back to 1, the heterojunction phototransistor HPT1 maintains the on state even after the light input 1 disappears, and therefore the laser diode LD also maintains the on state, thereby maintaining the optical output. The above is the writing and storing operation.

【００１７】次に、光入力２によりヘテロ接合フォトト
ランジスタＨＰＴ２がオンすると、ヘテロ接合フォトト
ランジスタＨＰＴ１、ＨＰＴ２を通って電流が流れるよ
うになることにより、レーザダイオードＬＤに流れる順
方向電流がしきい値電流以下に減少してこのレーザダイ
オードＬＤはオフ状態となり、光出力は得られなくな
る。これが消去動作である。Next, when the heterojunction phototransistor HPT2 is turned on by the optical input 2, a current flows through the heterojunction phototransistors HPT1 and HPT2, so that a forward current flowing through the laser diode LD becomes a threshold. The current decreases below the current, and the laser diode LD is turned off, so that no light output can be obtained. This is the erasing operation.

【００１８】図２は上述の光入出力メモリ素子の第一の
構造例を示す。FIG. 2 shows a first structural example of the above-mentioned optical input / output memory element.

【００１９】図２に示すように、この光入出力メモリ素
子においては、例えばｐ型GaAs基板１上に、いわゆるＳ
ＤＨ（Separated Double Hetero)レーザから成るレーザ
ダイオードＬＤとヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２とがモノリシックに集積されている。As shown in FIG. 2, in this optical input / output memory device, a so-called S
Laser diode LD composed of DH (Separated Double Hetero) laser and heterojunction phototransistor HPT
1. HPT2 is monolithically integrated.

【００２０】この場合、ｐ型ＧａＡｓ基板１の表面に形
成された、一方向に延在するストライプ状のリッジ１ａ
の上に形成されたｐ型クラッド層としてのｐ型ＡｌＧａ
Ａｓ層２と、その上に形成された例えば真性（ｉ型）Ｇ
ａＡｓ層から成る活性層３と、その上に形成された第一
のｎ型クラッド層としてのｎ型ＡｌＧａＡｓ層４とによ
り、レーザダイオードＬＤを構成するＳＤＨレーザの共
振器が形成されている。符号５は電流ブロック層として
のｐ型ＡｌＧａＡｓ層、６は第二のｎ型クラッド層とし
てのｎ型ＡｌＧａＡｓ層を示す。なお、ＳＤＨレーザに
ついては、例えば１２ｔｈ ＩＥＥＥ Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌａｓｅ
ｒ Ｃｏｎｆｅｒｅｎｃｅ，ｐａｐｅｒ Ｆ−１，７８
（１９９０）に記載されている。In this case, a stripe-shaped ridge 1a formed on the surface of the p-type GaAs substrate 1 and extending in one direction.
P-type AlGa as p-type cladding layer formed on
As layer 2 and, for example, intrinsic (i-type ) G formed thereon
The active layer 3 composed of the As layer and the n-type AlGaAs layer 4 as the first n-type clad layer formed thereon form a resonator of the SDH laser constituting the laser diode LD. Reference numeral 5 denotes a p-type AlGaAs layer as a current blocking layer, and reference numeral 6 denotes an n-type AlGaAs layer as a second n-type cladding layer. In addition, about an SDH laser, for example, 12th IEEE Internet
Tional Semiconductor Laser
r Conference, paper F-1, 78
(1990).

【００２１】ｎ型AlGaAs層６上には、ｎ型AlGaAs層７、
ｐ型GaAs層８及びｎ型AlGaAs層９が順次形成されてい
る。この場合、平面的に見てレーザダイオードＬＤの電
流ストライプ部、すなわちリッジ１ａの部分から所定距
離だけ離れた部分のｎ型AlGaAs層７、ｐ型GaAs層８及び
ｎ型AlGaAs層９には、ヘテロ接合フォトトランジスタＨ
ＰＴ１、ＨＰＴ２の分離用の溝１０が形成されている。
そして、この溝１０の一方の側（図２中左側）のｎ型Al
GaAs層７、ｐ型GaAs層８及びｎ型AlGaAs層９をそれぞれ
コレクタ層、ベース層及びエミッタ層としてヘテロ接合
フォトトランジスタＨＰＴ１が形成され、溝１０の他方
の側（図２中右側）のｎ型AlGaAs層７、ｐ型GaAs層８及
びｎ型AlGaAs層９をそれぞれエミッタ層、ベース層及び
コレクタ層としてヘテロ接合フォトトランジスタＨＰＴ
２が形成されている。このようにレーザダイオードＬＤ
上にヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２
が形成された構造により、受光部の並列分割が極めて簡
単に実現されている。On the n-type AlGaAs layer 6, an n-type AlGaAs layer 7,
A p-type GaAs layer 8 and an n-type AlGaAs layer 9 are sequentially formed. In this case, the n-type AlGaAs layer 7, the p-type GaAs layer 8, and the n-type AlGaAs layer 9 in the current stripe portion of the laser diode LD, that is, the portions separated from the ridge 1a by a predetermined distance in plan view, are heterogeneous. Junction phototransistor H
Grooves 10 for separating PT1 and HPT2 are formed.
The n-type Al on one side (left side in FIG. 2) of the groove 10
A heterojunction phototransistor HPT1 is formed using the GaAs layer 7, the p-type GaAs layer 8, and the n-type AlGaAs layer 9 as a collector layer, a base layer, and an emitter layer, respectively, and the n-type on the other side (the right side in FIG. Heterojunction phototransistor HPT using AlGaAs layer 7, p-type GaAs layer 8, and n-type AlGaAs layer 9 as an emitter layer, a base layer, and a collector layer, respectively.
2 are formed. Thus, the laser diode LD
Heterojunction phototransistors HPT1 and HPT2
Is formed, parallel division of the light receiving section is very easily realized.

【００２２】この場合、ヘテロ接合フォトトランジスタ
ＨＰＴ１はレーザダイオードＬＤの真上に直接積層され
た構造となっており、これによってレーザダイオードＬ
Ｄとヘテロ接合フォトトランジスタＨＰＴ１との間に光
フィードバックループが形成されるようになっている。
これに対して、ヘテロ接合フォトトランジスタＨＰＴ２
は、平面的に見てレーザダイオードＬＤの電流ストライ
プ部から十分な距離だけ離れた位置に形成されており、
これによってレーザダイオードＬＤとヘテロ接合フォト
トランジスタＨＰＴ１とが光学的に独立になるようにし
ている。In this case, the hetero-junction phototransistor HPT1 has a structure in which it is directly stacked directly on the laser diode LD.
An optical feedback loop is formed between D and the heterojunction phototransistor HPT1.
On the other hand, the heterojunction phototransistor HPT2
Are formed at a sufficient distance from the current stripe portion of the laser diode LD in a plan view,
Thereby, the laser diode LD and the heterojunction phototransistor HPT1 are made optically independent.

【００２３】この第一の構造例による光入出力メモリ素
子を用いて実際に光半導体装置を構成する場合には、こ
の光入出力メモリ素子のレーザダイオードＬＤとして用
いられているＳＤＨレーザは、後述の第四の構造例によ
る光入出力メモリ素子のレーザダイオードＬＤと同様
な、いわゆる４５°反射型曲がり共振器構造にするとと
もに、ｎ型AlGaAs層６とｎ型AlGaAs層７との間にいわゆ
るブラッグリフレクタ（ブラッグ反射鏡またはＤＢＲと
も呼ばれる）を設ける。このようにすることによって、
表面からの光入力及び裏面からの光出力が可能となり、
光入出力メモリ素子の一次元アレイは勿論、二次元アレ
イも容易に実現することができる。また、光入出力メモ
リ素子のカスケード接続も簡単に行うことができる。When an optical semiconductor device is actually constructed using the optical input / output memory element according to the first structural example, the SDH laser used as the laser diode LD of the optical input / output memory element will be described later. A 45 ° reflection type bent resonator structure similar to the laser diode LD of the optical input / output memory element according to the fourth structural example of the fourth embodiment, and a so-called Bragg between the n-type AlGaAs layer 6 and the n-type AlGaAs layer 7. A reflector (also called a Bragg reflector or DBR) is provided. By doing this,
Light input from the front and light output from the back become possible,
A two-dimensional array as well as a one-dimensional array of optical input / output memory elements can be easily realized. Further, the cascade connection of the optical input / output memory elements can be easily performed.

【００２４】図３は図１に示す光入出力メモリ素子の第
二の構造例を示し、そのレーザダイオードの導波路方向
（共振器長方向）の断面図である。FIG. 3 shows a second structural example of the optical input / output memory device shown in FIG. 1, and is a cross-sectional view of the laser diode in the waveguide direction (resonator length direction).

【００２５】図３に示すように、この第二の構造例によ
る光入出力メモリ素子においては、基板表面に対して４
５°傾斜した溝１１と基板表面に対して垂直な溝１２と
がｐ型GaAs基板１に達するように形成されており、これ
らの溝１１、１２の間の部分のｐ型AlGaAs層２、活性層
３及びｎ型AlGaAs層４により、４５°反射型曲がり共振
器構造のスラブ型導波路構造のレーザダイオードＬＤが
形成されている。この場合、レーザダイオードＬＤの溝
１１側の端面の４５°反射壁によって、図３中下方に光
出力が取り出される。ここで、この光出力の取り出し部
におけるｐ型GaAs基板１の裏面には、例えばAlAs層とAl
GaAs層とを交互に積層した半導体多層膜から成るブラッ
グリフレクタ１３が設けられている。As shown in FIG. 3, in the optical input / output memory device according to the second structural example, the distance
A groove 11 inclined by 5 ° and a groove 12 perpendicular to the substrate surface are formed so as to reach the p-type GaAs substrate 1, and the p-type AlGaAs layer 2 in the portion between these grooves 11, 12 The layer 3 and the n-type AlGaAs layer 4 form a laser diode LD having a slab type waveguide structure having a 45 ° reflective bending resonator structure. In this case, the light output is extracted downward in FIG. 3 by the 45 ° reflecting wall on the end face of the laser diode LD on the groove 11 side. Here, for example, an AlAs layer and an Al
A Bragg reflector 13 composed of a semiconductor multilayer film in which GaAs layers are alternately stacked is provided.

【００２６】なお、溝１１、１２は、例えば反応性イオ
ンエッチング（ＲＩＥ）法のようなドライエッチング法
によって簡単に形成することができる。The grooves 11 and 12 can be easily formed by, for example, a dry etching method such as a reactive ion etching (RIE) method.

【００２７】図４は図１に示す光入出力メモリ素子の第
三の構造例を示す。FIG. 4 shows a third structural example of the optical input / output memory element shown in FIG.

【００２８】図４に示すように、この第三の構造例によ
る光入出力メモリ素子においては、溝１１ばかりでな
く、溝１２も基板表面に対して４５°傾斜して形成され
ており、従ってレーザダイオードＬＤの共振器の両端面
が４５°反射壁になっている。そして、このレーザダイ
オードＬＤの両端面の４５°反射壁によって、図４中下
方に互いに等価な二つの光出力が取り出される。この場
合、レーザダイオードＬＤの溝２２側の端面の４５°反
射壁によって取り出される光出力の取り出し部における
ｐ型GaAs基板１の裏面にも、ブラッグリフレクタ１４が
設けられている。As shown in FIG. 4, in the optical input / output memory device according to the third structural example, not only the grooves 11 but also the grooves 12 are formed at an angle of 45 ° with respect to the substrate surface. Both end faces of the resonator of the laser diode LD are 45 ° reflecting walls. Then, two optical outputs equivalent to each other are extracted below in FIG. 4 by the 45 ° reflecting walls on both end faces of the laser diode LD. In this case, the Bragg reflector 14 is also provided on the back surface of the p-type GaAs substrate 1 at the light output extraction portion that is extracted by the 45 ° reflection wall on the groove 22 side end surface of the laser diode LD.

【００２９】図５は図１に示す光入出力メモリ素子の第
四の構造例を示す。FIG. 5 shows a fourth example of the structure of the optical input / output memory device shown in FIG.

【００３０】図５に示すように、この第四の構造例によ
る光入出力メモリ素子においては、ともに基板表面に対
して４５°傾斜し、かつ互いに平行に溝１１、１２が形
成されている。また、ｎ型AlGaAs層４とｎ型AlGaAs層７
との間には、ブラッグリフレクタ１５が設けられてい
る。この場合、レーザダイオードＬＤの溝１１側の端面
の４５°反射壁によって、図５中下方に光出力が取り出
される。レーザダイオードＬＤの溝１２側の端面の４５
°反射壁によっても光出力が取り出されるが、ブラッグ
リフレクタ１５によって、実際にはこの溝１２側の端面
の４５°反射壁による光出力は、図５中上方に出てこな
い。従って、この場合の光出力は、図３に示す第二の構
造例による光入出力メモリ素子の光出力と等価である。As shown in FIG. 5, in the optical input / output memory device according to the fourth structural example, grooves 11 and 12 are formed at an angle of 45 ° with respect to the substrate surface and parallel to each other. The n-type AlGaAs layer 4 and the n-type AlGaAs layer 7
Between them, a Bragg reflector 15 is provided. In this case, the light output is extracted downward in FIG. 5 by the 45 ° reflecting wall on the end face of the laser diode LD on the groove 11 side. 45 of the end face on the groove 12 side of the laser diode LD
Although the light output is also taken out by the reflecting wall, the light output by the 45 ° reflecting wall at the end face on the groove 12 side does not actually come out upward in FIG. Therefore, the light output in this case is equivalent to the light output of the light input / output memory element according to the second structural example shown in FIG.

【００３１】なお、上述の第二の構造例及び第三の構造
例においては、溝１１、１２が互いに平行でないため、
これらの溝１１、１２を形成するためのドライエッチン
グは２回必要であるが、この第四の構造例においては、
溝１１、１２が互いに平行であるため、これらの溝１
１、１２を形成するためのドライエッチングは１回で済
むという利点がある。In the second and third structural examples, since the grooves 11 and 12 are not parallel to each other,
Dry etching for forming these grooves 11 and 12 is required twice, but in this fourth structural example,
Since the grooves 11, 12 are parallel to each other, these grooves 1
There is an advantage that dry etching for forming 1 and 12 is only required once.

【００３２】図６は図１に示す光入出力メモリ素子の第
五の構造例を示す。FIG. 6 shows a fifth structural example of the optical input / output memory element shown in FIG.

【００３３】図６に示すように、この第五の構造例によ
る光入出力メモリ素子においては、レーザダイオードＬ
Ｄのｐ型クラッド層としてのｐ型AlGaAs層２の一部に回
折格子（グレーティング）１６が形成されている。この
ようにｐ型AlGaAs層２中に回折格子１６を形成するため
には、ｐ型AlGaAs層２ａをエピタキシャル成長させた
後、エピタキシャル成長を一旦中断してこのｐ型AlGaAs
層２ａの表面にエッチングにより回折格子１６を形成
し、その後ｐ型AlGaAs層２ｂをエピタキシャル成長させ
ればよい。As shown in FIG. 6, in the optical input / output memory device according to the fifth structural example, the laser diode L
A diffraction grating (grating) 16 is formed on a part of the p-type AlGaAs layer 2 serving as the p-type cladding layer of D. In order to form the diffraction grating 16 in the p-type AlGaAs layer 2 as described above, after the p-type AlGaAs layer 2a is epitaxially grown, the epitaxial growth is temporarily interrupted to stop the p-type AlGaAs layer 2a.
The diffraction grating 16 may be formed on the surface of the layer 2a by etching, and then the p-type AlGaAs layer 2b may be grown epitaxially.

【００３４】この第五の構造例による光入出力メモリ素
子においては、導波路であるｐ型AlGaAs層２に形成され
た回折格子１６の部分ではｐ型AlGaAs層２に対して垂直
な方向にレーザ光が散乱されることにより、図６中下方
に光出力が取り出される。In the optical input / output memory device according to the fifth structural example, the portion of the diffraction grating 16 formed in the p-type AlGaAs layer 2 serving as a waveguide has a laser in a direction perpendicular to the p-type AlGaAs layer 2. The light output is extracted downward in FIG. 6 by the light being scattered.

【００３５】図７は図１に示す光入出力メモリ素子の第
六の構造例を示す。FIG. 7 shows a sixth structural example of the optical input / output memory element shown in FIG.

【００３６】図７に示すように、この第六の構造例によ
る光入出力メモリ素子においては、ｐ型AlGaAs層２、活
性層３及びｎ型AlGaAs層４の上下にブラッグリフレクタ
１７、１８が設けられた、全体として例えば円柱状の形
状の共振器構造を有するいわゆる垂直共振器型面発光レ
ーザがレーザダイオードＬＤとして用いられており、光
出力は図７中下方に取り出される。符号１９、２０はｎ
型AlGaAs層を示す。なお、垂直共振器型面発光レーザに
ついては、例えば、Technical Digest of Third Optoel
ectronics Conference, 13B1-1, 196(1990) 、Technica
l Digest of Third Optoelectronics Conference, 13B1
-3, 200(1990) 及びTechnical Digest of Third Optoel
ectronics Conference, 13B1-4, 202(1990) に記載され
ている。As shown in FIG. 7, in the optical input / output memory device according to the sixth structural example, the Bragg reflectors 17 and 18 are provided above and below the p-type AlGaAs layer 2, the active layer 3 and the n-type AlGaAs layer 4, respectively. A so-called vertical cavity surface emitting laser having a cylindrical resonator structure as a whole, for example, is used as the laser diode LD, and the light output is extracted downward in FIG. Symbols 19 and 20 are n
3 shows a type AlGaAs layer. For the vertical cavity surface emitting laser, for example, Technical Digest of Third Optoel
ectronics Conference, 13B1-1, 196 (1990), Technica
l Digest of Third Optoelectronics Conference, 13B1
-3, 200 (1990) and Technical Digest of Third Optoel
ectronics Conference, 13B1-4, 202 (1990).

【００３７】この第六の構造例によれば、第二の構造
例、第三の構造例、第四の構造例及び第五の構造例のよ
うにレーザダイオードＬＤを４５°反射型曲がり共振器
構造としたり、回折格子１６を形成したりしないで済
む。According to the sixth structural example, as in the second structural example, the third structural example, the fourth structural example, and the fifth structural example, the laser diode LD is connected to a 45 ° reflective bending resonator. It is not necessary to form a structure or to form the diffraction grating 16.

【００３８】第一の構造例による光入出力メモリ素子に
おいて裏面から光出力が得られるようにしたものや第二
の構造例、第三の構造例、第四の構造例、第五の構造例
及び第六の構造例による光入出力メモリ素子において
は、ｐ型GaAs基板１を通して下方、すなわち基板裏面側
に光出力が取り出されるので、レーザダイオードＬＤの
発光波長はｐ型GaAs基板１に対して透明なものである必
要があり、従ってレーザダイオードＬＤの活性層３はGa
As層ではなくInGaAs層などにより形成する必要がある。
しかし、光出力端となる部分のｐ型GaAs基板１にエッチ
ングにより穴を形成し、この穴から光出力を取り出すよ
うにすることにより、レーザダイオードＬＤの発光波長
をｐ型GaAs基板１に対して透明なものとする必要がなく
なり、レーザダイオードＬＤの活性層３をｉ型GaAs層に
より形成することが可能となる。なお、この場合、この
穴の部分のｐ型AlGaAs層２の裏面にブラッグリフレクタ
１３が設けられる。In the optical input / output memory device according to the first structural example, the optical output can be obtained from the back surface, the second structural example, the third structural example, the fourth structural example, and the fifth structural example. In the optical input / output memory element according to the sixth structural example, the light output is taken out through the p-type GaAs substrate 1 downward, that is, on the back side of the substrate. It is necessary that the active layer 3 of the laser diode LD is made of Ga.
It must be formed of an InGaAs layer or the like instead of the As layer.
However, a hole is formed by etching in the portion of the p-type GaAs substrate 1 which will be the light output end, and the light output is taken out from this hole, so that the emission wavelength of the laser diode LD can be adjusted with respect to the p-type GaAs substrate 1. It is not necessary to be transparent, and the active layer 3 of the laser diode LD can be formed of an i-type GaAs layer. In this case, the Bragg reflector 13 is provided on the back surface of the p-type AlGaAs layer 2 in the hole.

【００３９】なお、第一の構造例による光入出力メモリ
素子において裏面から光出力が得られるようにしたもの
や第二の構造例、第三の構造例、第四の構造例、第五の
構造例及び第六の構造例による光入出力メモリ素子にお
いて、光出力端面にマイクロレンズを直接形成すること
が可能であるが、このマイクロレンズの形成面は平坦で
ある方が望ましいので、このようにマイクロレンズを光
出力端面に直接形成する場合には、上述のようにｐ型Ga
As基板１に穴を形成する場合よりも、ｐ型GaAs基板１に
穴を形成しない場合の方が好ましい。In the optical input / output memory device according to the first structural example, the optical output can be obtained from the back surface, the second structural example, the third structural example, the fourth structural example, and the fifth structural example. In the optical input / output memory device according to the structural example and the sixth structural example, it is possible to directly form a microlens on the light output end face. However, it is desirable that the surface on which the microlens is formed be flat, When the microlens is formed directly on the light output end face, the p-type Ga
The case where no hole is formed in the p-type GaAs substrate 1 is more preferable than the case where a hole is formed in the As substrate 1.

【００４０】第一の構造例による光入出力メモリ素子に
おいて裏面から光出力が得られるようにしたものや第二
の構造例、第三の構造例、第四の構造例、第五の構造例
及び第六の構造例による光入出力メモリ素子によれば、
いずれも表面からの光入力及び裏面からの光出力が可能
となるので、光入出力メモリ素子の一次元アレイは勿
論、二次元アレイも容易に実現することができる。ま
た、光入出力メモリ素子のカスケード接続も簡単に行う
ことができる。In the optical input / output memory device according to the first structural example, the optical output can be obtained from the back surface, the second structural example, the third structural example, the fourth structural example, and the fifth structural example. And according to the optical input / output memory element according to the sixth structural example,
In each case, light input from the front surface and light output from the back surface are possible, so that not only a one-dimensional array but also a two-dimensional array of light input / output memory elements can be easily realized. Further, the cascade connection of the optical input / output memory elements can be easily performed.

【００４１】また、第一の構造例、第二の構造例、第三
の構造例、第四の構造例、第五の構造例及び第六の構造
例による光入出力メモリ素子におけるヘテロ接合フォト
トランジスタＨＰＴ１、ＨＰＴ２は、好適には、ベース
層としてのｐ型GaAs層８を中心としてエミッタ層または
コレクタ層としてのｎ型AlGaAs層７及びｎ型AlGaAs層９
がエネルギーギャップ及びキャリア濃度とも完全に対称
な構造に形成される。このようにヘテロ接合フォトトラ
ンジスタＨＰＴ１、ＨＰＴ２をベース層を中心として対
称な構造に形成することによって、次のような利点を得
ることができる。すなわち、オン入力側のヘテロ接合フ
ォトトランジスタＨＰＴ１とオフ入力側のヘテロ接合フ
ォトトランジスタＨＰＴ２とはエミッタ及びコレクタが
逆になっているので、これらのヘテロ接合フォトトラン
ジスタＨＰＴ１、ＨＰＴ２の素子設計を別個に行おうと
すると、理想的にはヘテロ接合フォトトランジスタＨＰ
Ｔ１のエミッタ層、ベース層及びコレクタ層とヘテロ接
合フォトトランジスタＨＰＴ２のエミッタ層、ベース層
及びコレクタ層とを別々に形成しなければならなくな
る。しかし、上述のようにヘテロ接合フォトトランジス
タＨＰＴ１、ＨＰＴ２をベース層を中心として対称な構
造とすることによって、これらのヘテロ接合フォトトラ
ンジスタＨＰＴ１、ＨＰＴ２はエミッタ及びコレクタを
逆にして使用しても全く同一の特性を得ることができる
ため、これらのヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２は極性を全く意識せずに形成することがで
きる。これによって、全体の素子設計が非常に簡単にな
り、素子形成プロセスも極めて簡単になる。Further, the heterojunction photo in the optical input / output memory device according to the first, second, third, fourth, fifth and sixth structural examples. The transistors HPT1 and HPT2 preferably have an n-type AlGaAs layer 7 and an n-type AlGaAs layer 9 as an emitter layer or a collector layer centered on a p-type GaAs layer 8 as a base layer.
Is formed in a structure completely symmetric with respect to both the energy gap and the carrier concentration. By forming the heterojunction phototransistors HPT1 and HPT2 in a symmetrical structure with the base layer as a center, the following advantages can be obtained. That is, since the emitter and the collector of the on-input side heterojunction phototransistor HPT1 and the off-input side heterojunction phototransistor HPT2 are reversed, the element design of these heterojunction phototransistors HPT1 and HPT2 is separately performed. Attempting to ideally use the heterojunction phototransistor HP
The emitter layer, base layer and collector layer of T1 and the emitter layer, base layer and collector layer of the heterojunction phototransistor HPT2 must be formed separately. However, as described above, the heterojunction phototransistors HPT1 and HPT2 have a symmetrical structure with respect to the base layer, so that the heterojunction phototransistors HPT1 and HPT2 are completely the same even when the emitter and the collector are used in reverse. Of the heterojunction phototransistor HPT
1. HPT2 can be formed without considering polarity at all. This greatly simplifies the overall device design and the device formation process.

【００４２】さらに、これらのヘテロ接合フォトトラン
ジスタＨＰＴ１、ＨＰＴ２においては、好適には、ベー
ス層としてのｐ型GaAs層８とエミッタ層またはコレクタ
層としてのｎ型AlGaAs層７及びｎ型AlGaAs層９との間に
ｉ型GaAs層及びいわゆるグレーディッド（graded）ｉ型
AlGaAs層が設けられる。ここで、このグレーディッドｉ
型AlGaAs層のAl組成は、ベース層としてのｐ型GaAs層８
に向かって例えば０．３から０に変化させる。この場
合、ベース層としてのｐ型GaAs層８の両側に設けられた
ｉ型GaAs層は、光吸収によりベース層、すなわち受光層
としてのｐ型GaAs層８で発生したキャリアがポテンシャ
ルの坂を効率良く走行することができるようにするため
のものである。また、グレーディッドｉ型AlGaAs層は、
ｐ型GaAs層８とｎ型AlGaAs層７及びｎ型AlGaAs層９との
ヘテロ接合によるエネルギーバンドの不連続がもたらす
ポテンシャルスパイクを抑えるためのものである。Furthermore, in these heterojunction phototransistors HPT1 and HPT2, preferably, a p-type GaAs layer 8 as a base layer, an n-type AlGaAs layer 7 and an n-type AlGaAs layer 9 as an emitter layer or a collector layer are formed. I-type GaAs layer and so-called graded i-type
An AlGaAs layer is provided. Here, this graded i
The Al composition of the p-type GaAs layer 8
Toward 0.3, for example. In this case, the i-type GaAs layer provided on both sides of the p-type GaAs layer 8 as the base layer is such that carriers generated in the base layer, that is, the p-type GaAs layer 8 as the light-receiving layer due to light absorption, pass through the potential slope. This is to make it possible to drive well. The graded i-type AlGaAs layer is
This is for suppressing a potential spike caused by a discontinuity in the energy band due to a heterojunction between the p-type GaAs layer 8 and the n-type AlGaAs layer 7 and the n-type AlGaAs layer 9.

【００４３】また、ヘテロ接合フォトトランジスタＨＰ
Ｔ１、ＨＰＴ２を構成するｎ型AlGaAs層７、ｐ型GaAs層
８及びｎ型AlGaAs層９の上下にブラッグリフレクタを設
けて共振器構造を形成し、ｎ型AlGaAs層７、ｐ型GaAs層
８及びｎ型AlGaAs層９の厚さを、ヘテロ接合フォトトラ
ンジスタＨＰＴ１、ＨＰＴ２に対する光入射によってこ
の共振器中に形成される光の定在波の腹の部分が受光層
としてのｐ型GaAs層８の部分に位置するように選ぶよう
にしても良い。より具体的には、ヘテロ接合フォトトラ
ンジスタＨＰＴ１、ＨＰＴ２をベース層を中心として対
称な構造に形成する場合には、ｎ型AlGaAs層７、ｐ型Ga
As層８及びｎ型AlGaAs層９の合計の厚さ、すなわち共振
器長を、入力光の波長の（ｎ＋１）／２倍（ｎ＝１、
２、…）に選び、これによって光入射により共振器中に
形成される光の定在波の腹の部分を受光層としてのｐ型
GaAs層８の部分に位置させるようにしても良い。また、
この場合、少なくとも光入射側のブラッグリフレクタの
反射率は、入射光を効率良く取り入れることができるよ
うに、好適には小さく選ばれる。Further, the heterojunction phototransistor HP
A resonator structure is formed by providing Bragg reflectors above and below the n-type AlGaAs layer 7, the p-type GaAs layer 8, and the n-type AlGaAs layer 9 constituting the T1 and the HPT2, and the n-type AlGaAs layer 7, the p-type GaAs layer 8, and the The thickness of the n-type AlGaAs layer 9 is determined by adjusting the antinode of the standing wave of light formed in the resonator by light incidence on the heterojunction phototransistors HPT1 and HPT2 to the portion of the p-type GaAs layer 8 as the light receiving layer. You may make it select so that it may be located in. More specifically, when the heterojunction phototransistors HPT1 and HPT2 are formed in a symmetrical structure with the base layer as a center, the n-type AlGaAs layer 7 and the p-type Ga
The total thickness of the As layer 8 and the n-type AlGaAs layer 9, that is, the resonator length is set to (n + 1) / 2 times the wavelength of the input light (n = 1,
2,...), Whereby the antinode of the standing wave of light formed in the resonator by light incidence is a p-type light-receiving layer.
It may be located at the GaAs layer 8. Also,
In this case, at least the reflectance of the Bragg reflector on the light incident side is preferably selected to be small so that the incident light can be efficiently taken in.

【００４４】このようにヘテロ接合フォトトランジスタ
ＨＰＴ１、ＨＰＴ２に対する光入射によって共振器中に
形成される光の定在波の腹の部分を受光層としてのｐ型
GaAs層８の部分に位置させることにより、この受光層と
してのｐ型GaAs層８の厚さを極めて小さくしても、十分
に高い量子効率（光−キャリア変換効率）、すなわち十
分に高い光利得を得ることができる。As described above, the antinode of the standing wave of light formed in the resonator by light incidence on the heterojunction phototransistors HPT1 and HPT2 is a p-type light-receiving layer.
By locating in the portion of the GaAs layer 8, even if the thickness of the p-type GaAs layer 8 as the light receiving layer is extremely small, a sufficiently high quantum efficiency (light-carrier conversion efficiency), that is, a sufficiently high optical gain is obtained. Can be obtained.

【００４５】さらに、ヘテロ接合フォトトランジスタＨ
ＰＴ１、ＨＰＴ２のベース層、すなわち受光層をｐ型Ga
As層ではなく例えばInGaAs層により形成する場合には、
ヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２に対
する光入射によって共振器中に形成される光の定在波の
腹の部分を受光層の部分に位置させることは、非常に有
効である。すなわち、InGaAsはAlGaAsに対して格子不整
合があるため、ヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２のコレクタ層またはエミッタ層としてのｎ
型AlGaAs層７上に受光層としてのInGaAs層をエピタキシ
ャル成長させる場合には、このInGaAs層の厚さは臨界膜
厚以下にする必要がある。ところが、この臨界膜厚は１
０〜２０ｎｍのオーダーで極めて小さいため、単にこの
InGaAs層を受光層として用いた場合には、十分な量子効
率、すなわち十分に高い光利得を得ることはできない。
しかし、このように受光層としてのInGaAs層の厚さが極
めて小さくても、ヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２に対する光入射によって共振器中に形成さ
れる光の定在波の腹の部分をこの受光層としてのInGaAs
層の部分に位置させるようにすることによって、十分な
量子効率、すなわち十分に高い光利得を得ることができ
るようになる。Further, the heterojunction phototransistor H
The base layer of PT1 and HPT2, that is, the light receiving layer is made of p-type Ga.
In the case of forming an InGaAs layer instead of an As layer, for example,
It is very effective to position the antinode of the standing wave of light formed in the resonator by light incidence on the heterojunction phototransistors HPT1 and HPT2 in the light receiving layer. That is, since InGaAs has a lattice mismatch with AlGaAs, the heterojunction phototransistor HPT
1. n as a collector layer or an emitter layer of HPT2
When an InGaAs layer as a light receiving layer is epitaxially grown on the type AlGaAs layer 7, the thickness of the InGaAs layer must be equal to or less than the critical thickness. However, this critical film thickness is 1
Since it is extremely small on the order of 0 to 20 nm,
When the InGaAs layer is used as the light receiving layer, sufficient quantum efficiency, that is, a sufficiently high optical gain cannot be obtained.
However, even if the thickness of the InGaAs layer as the light receiving layer is extremely small, the heterojunction phototransistor HPT
1. The antinode of the standing wave of light formed in the resonator by the light incidence on the HPT2 is InGaAs as the light receiving layer.
By being located in the layer part, sufficient quantum efficiency, that is, sufficiently high optical gain can be obtained.

【００４６】図８はこの発明の第一実施例による光半導
体装置を示す斜視図である。また、図９はこの図８に示
す光半導体装置の平面図である。FIG. 8 is a perspective view showing an optical semiconductor device according to the first embodiment of the present invention. FIG. 9 is a plan view of the optical semiconductor device shown in FIG.

【００４７】図８及び図９に示すように、この第一実施
例による光半導体装置は、図１及び図２に示す光入出力
メモリ素子と同様な、オン入力及びオフ入力が可能な２
入力１出力の二つの光入出力メモリ素子Ｍ１、Ｍ２を組
み合わせたものである。ただし、この場合、裏面からの
光出力を可能とするために、これらの光入出力メモリ素
子Ｍ１、Ｍ２のレーザダイオードＬＤとして用いられて
いるＳＤＨレーザは、図５に示す第四の構造例による光
入出力メモリ素子と同様な４５°反射型曲がり共振器構
造を有しているとともに、ｎ型AlGaAs層６とｎ型AlGaAs
層７との間にブラッグリフレクタ１５が設けられてい
る。符号２１、２２、２３は、４５°反射型曲がり共振
器構造を形成するために基板表面に対して４５°の角度
に互いに平行に形成された溝を示す。この場合、これら
の溝２１、２２、２３は、平面的に見て溝１０と直交し
ている。As shown in FIGS. 8 and 9, the optical semiconductor device according to the first embodiment has the same ON / OFF input capability as the optical input / output memory element shown in FIGS.
This is a combination of two optical input / output memory elements M1 and M2 with one input and one output. However, in this case, the SDH laser used as the laser diode LD of these light input / output memory elements M1 and M2 in order to enable light output from the back surface is based on the fourth structural example shown in FIG. It has a 45 ° reflective bending resonator structure similar to the optical input / output memory element, and has an n-type AlGaAs layer 6 and an n-type AlGaAs
A Bragg reflector 15 is provided between the layer 7. Reference numerals 21, 22, and 23 indicate grooves formed parallel to each other at an angle of 45 ° with respect to the substrate surface to form a 45 ° reflective bending resonator structure. In this case, these grooves 21, 22, and 23 are orthogonal to the grooves 10 in plan view.

【００４８】この場合、一方の光入出力メモリ素子Ｍ１
は、レーザダイオードＬＤとオン入力側のヘテロ接合フ
ォトトランジスタＨＰＴ１１及びオフ入力側のヘテロ接
合フォトトランジスタＨＰＴ２１とから成り、他方の光
入出力メモリ素子Ｍ２は、レーザダイオードＬＤとオン
入力側のヘテロ接合フォトトランジスタＨＰＴ１２及び
オフ入力側のヘテロ接合フォトトランジスタＨＰＴ２２
とから成る。ここで、ヘテロ接合フォトトランジスタＨ
ＰＴ１１とヘテロ接合フォトトランジスタＨＰＴ２１と
の間及びヘテロ接合フォトトランジスタＨＰＴ１２とヘ
テロ接合フォトトランジスタＨＰＴ２２との間は溝１０
により相互に分離され、光入出力メモリ素子Ｍ１と光入
出力メモリ素子Ｍ２との間は溝２２により相互に分離さ
れている。In this case, one of the optical input / output memory elements M1
Consists of a laser diode LD, an on-input side heterojunction phototransistor HPT11 and an off-input side heterojunction phototransistor HPT21, and the other optical input / output memory element M2 has a laser diode LD and an on-input side heterojunction phototransistor. Transistor HPT12 and Off-Input Heterojunction Phototransistor HPT22
Consisting of Here, the heterojunction phototransistor H
Grooves 10 are provided between PT11 and heterojunction phototransistor HPT21 and between heterojunction phototransistor HPT12 and heterojunction phototransistor HPT22.
The optical input / output memory device M1 and the optical input / output memory device M2 are separated from each other by the groove 22.

【００４９】また、この場合、光入出力メモリ素子Ｍ１
のオン入力部、すなわちヘテロ接合フォトトランジスタ
ＨＰＴ１１と光入出力メモリ素子Ｍ２のオン入力部、す
なわちヘテロ接合フォトトランジスタＨＰＴ１２とは同
じ側に互いに隣接して設けられ、同様に、光入出力メモ
リ素子Ｍ１のオフ入力部、すなわちヘテロ接合フォトト
ランジスタＨＰＴ２１と光入出力メモリ素子Ｍ２のオフ
入力部、すなわちヘテロ接合フォトトランジスタＨＰＴ
２２とは同じ側に互いに隣接して設けられている。In this case, the light input / output memory element M1
, Ie, the hetero-junction phototransistor HPT11 and the on-input portion of the optical input / output memory element M2, ie, the heterojunction phototransistor HPT12, are provided adjacent to each other on the same side. Of the optical input / output memory device M2, ie, the hetero-junction phototransistor HPT21
22 are provided adjacent to each other on the same side.

【００５０】次に、上述のように構成された第一実施例
による光半導体装置の製造方法について説明する。Next, a method of manufacturing the optical semiconductor device according to the first embodiment configured as described above will be described.

【００５１】図８に示すように、まずｐ型GaAs基板１の
表面にリッジ１ａを形成した後、このｐ型GaAs基板１上
に例えば有機金属化学気相成長（ＭＯＣＶＤ）法によ
り、レーザダイオードＬＤ用のｐ型AlGaAs層２、活性層
３、ｎ型AlGaAs層４、ｐ型AlGaAs層５及びｎ型AlGaAs層
６を順次エピタキシャル成長させ、さらにこのｎ型AlGa
As層６上にブラッグリフレクタ１５をエピタキシャル成
長させた後、このブラッグリフレクタ１５上にヘテロ接
合フォトトランジスタＨＰＴ１１、ＨＰＴ２１、ＨＰＴ
１２、ＨＰＴ２２用のｎ型AlGaAs層７、ｐ型GaAs層８及
びｎ型AlGaAs層９を順次エピタキシャル成長させる。こ
の場合、リッジ１ａ上のｐ型AlGaAs層２、活性層３及び
ｎ型AlGaAs層４は、全体として三角柱状にエピタキシャ
ル成長させる。As shown in FIG. 8, first, a ridge 1a is formed on the surface of a p-type GaAs substrate 1, and a laser diode LD is formed on the p-type GaAs substrate 1 by, for example, a metal organic chemical vapor deposition (MOCVD) method. A p-type AlGaAs layer 2, an active layer 3, an n-type AlGaAs layer 4, a p-type AlGaAs layer 5, and an n-type AlGaAs layer 6 are sequentially epitaxially grown.
After epitaxial growth of the Bragg reflector 15 on the As layer 6, the hetero junction phototransistors HPT11, HPT21, HPT
12, an n-type AlGaAs layer 7, a p-type GaAs layer 8, and an n-type AlGaAs layer 9 for the HPT 22 are sequentially epitaxially grown. In this case, the p-type AlGaAs layer 2, the active layer 3, and the n-type AlGaAs layer 4 on the ridge 1a are epitaxially grown in a triangular prism shape as a whole.

【００５２】なお、ヘテロ接合フォトトランジスタＨＰ
Ｔ１１、ＨＰＴ２１、ＨＰＴ１２、ＨＰＴ２２のベース
層としてのｐ型GaAs層８とエミッタ層またはコレクタ層
としてのｎ型AlGaAs層７及びｎ型AlGaAs層９との間にｉ
型GaAs層及びグレーディッドｉ型AlGaAs層を設ける場合
には、ｎ型AlGaAs層７上にグレーディッドｉ型AlGaAs層
及びｉ型GaAs層を順次エピタキシャル成長させた後にこ
のｉ型GaAs層上にｐ型GaAs層８をエピタキシャル成長さ
せ、さらにこのｐ型GaAs層８上にｉ型GaAs層及びグレー
ディッドｉ型AlGaAs層を順次エピタキシャル成長させた
後にこのグレーディッドｉ型AlGaAs層上にｎ型AlGaAs層
９をエピタキシャル成長させる。The heterojunction phototransistor HP
Between the p-type GaAs layer 8 as a base layer of the T11, HPT21, HPT12 and HPT22 and the n-type AlGaAs layer 7 and the n-type AlGaAs layer 9 as an emitter layer or a collector layer, i.
In the case of providing a p-type GaAs layer and a graded i-type AlGaAs layer, a graded i-type AlGaAs layer and an i-type GaAs layer are successively epitaxially grown on the n-type AlGaAs layer 7, and then p-type GaAs is formed on the i-type GaAs layer. After the layer 8 is epitaxially grown, an i-type GaAs layer and a graded i-type AlGaAs layer are successively epitaxially grown on the p-type GaAs layer 8, and then an n-type AlGaAs layer 9 is epitaxially grown on the graded i-type AlGaAs layer.

【００５３】この後、例えばＲＩＥ法によるエッチング
により溝１０、２１、２２、２３を形成して、目的とす
る光半導体装置を完成させる。After that, the grooves 10, 21, 22, and 23 are formed by, for example, etching by the RIE method, and the intended optical semiconductor device is completed.

【００５４】上述のように構成されたこの第一実施例に
よる光半導体装置においては、光入出力メモリ素子Ｍ１
のオン入力側のヘテロ接合フォトトランジスタＨＰＴ１
１と光入出力メモリ素子Ｍ２のオフ入力側のヘテロ接合
フォトトランジスタＨＰＴ２２とに同時に光が入射する
と、光入出力メモリ素子Ｍ１のレーザダイオードＬＤが
オンして光出力が得られ、光入出力メモリ素子Ｍ２のレ
ーザダイオードＬＤはオフとなる。一方、光入出力メモ
リ素子Ｍ１のオフ入力側のヘテロ接合フォトトランジス
タＨＰＴ２１と光入出力メモリ素子Ｍ２のオン入力側の
ヘテロ接合フォトトランジスタＨＰＴ１２とに同時に光
が入射すると、光入出力メモリ素子Ｍ２のレーザダイオ
ードＬＤがオンして光出力が得られ、光入出力メモリ素
子Ｍ１のレーザダイオードＬＤはオフとなる。In the optical semiconductor device according to the first embodiment configured as described above, the optical input / output memory element M1
Heterojunction phototransistor HPT1 on the ON input side
1 and the heterojunction phototransistor HPT22 on the off-input side of the optical input / output memory element M2, the laser diode LD of the optical input / output memory element M1 is turned on to obtain an optical output. The laser diode LD of the element M2 is turned off. On the other hand, when light simultaneously enters the hetero-junction phototransistor HPT21 on the off input side of the optical input / output memory element M1 and the heterojunction phototransistor HPT12 on the on-input side of the optical input / output memory element M2, The laser diode LD is turned on to obtain an optical output, and the laser diode LD of the optical input / output memory element M1 is turned off.

【００５５】すなわち、二種類の入力光Ａ、Ｂを考え、
入力光Ａを光入出力メモリ素子Ｍ１のオン入力側のヘテ
ロ接合フォトトランジスタＨＰＴ１１と光入出力メモリ
素子Ｍ２のオフ入力側のヘテロ接合フォトトランジスタ
ＨＰＴ２２とに対する入力とし、入力光Ｂを光入出力メ
モリ素子Ｍ１のオフ入力側のヘテロ接合フォトトランジ
スタＨＰＴ２１と光入出力メモリ素子Ｍ２のオン入力側
のヘテロ接合フォトトランジスタＨＰＴ１２とに対する
入力とすれば、この第一実施例による光半導体装置は、
入力光Ａ、Ｂをそれぞれセット光及びリセット光とする
ＲＳ光フリップフロップとなる。That is, considering two types of input light A and B,
The input light A is used as an input to the hetero-junction phototransistor HPT11 on the on-input side of the optical input / output memory device M1 and the hetero-junction phototransistor HPT22 on the off-input side of the optical input / output memory device M2. If the input is to the hetero-junction phototransistor HPT21 on the off input side of the element M1 and the heterojunction phototransistor HPT12 on the on-input side of the optical input / output memory element M2, the optical semiconductor device according to the first embodiment is
An RS optical flip-flop using the input lights A and B as set light and reset light, respectively, is obtained.

【００５６】上述のように、この第一実施例による光半
導体装置においては、対角位置にある、光入出力メモリ
素子Ｍ１のヘテロ接合フォトトランジスタＨＰＴ１１と
光入出力メモリ素子Ｍ２のヘテロ接合フォトトランジス
タＨＰＴ２２とに同時に光を入射させ、同様に、対角位
置にある、光入出力メモリ素子Ｍ１のヘテロ接合フォト
トランジスタＨＰＴ２１と光入出力メモリ素子Ｍ２のヘ
テロ接合フォトトランジスタＨＰＴ１２とにも同時に光
を入射させる必要があるが、これは次のようにすること
によって、簡単に実現することができる。As described above, in the optical semiconductor device according to the first embodiment, the heterojunction phototransistor HPT11 of the optical input / output memory element M1 and the heterojunction phototransistor of the optical input / output memory element M2 are located at diagonal positions. Light is simultaneously incident on the HPT 22 and, similarly, light is simultaneously incident on the diagonally located heterojunction phototransistor HPT21 of the optical input / output memory device M1 and the heterojunction phototransistor HPT12 of the optical input / output memory device M2. This can be easily achieved by doing the following:

【００５７】すなわち、例えば図１０に示すような平行
六面体の形状を有する４５°のマイクロプリズム２４を
用い、このマイクロプリズム２４を、図１１に示すよう
に、光入出力メモリ素子Ｍ１のヘテロ接合フォトトラン
ジスタＨＰＴ１１、ＨＰＴ２１と光入出力メモリ素子Ｍ
２のヘテロ接合フォトトランジスタＨＰＴ１２、ＨＰＴ
２２とにまたがるように光半導体装置上に載せる。この
場合、このマイクロプリズム２４は、それを平面的に見
た場合の四つの辺が溝１０、１２とほぼ４５°の角度を
なすように配置する。That is, for example, a 45 ° microprism 24 having a parallelepiped shape as shown in FIG. 10 is used, and this microprism 24 is connected to the heterojunction photo of the optical input / output memory element M1 as shown in FIG. Transistors HPT11, HPT21 and optical input / output memory element M
2 heterojunction phototransistors HPT12, HPT
22 on the optical semiconductor device. In this case, the microprisms 24 are arranged such that the four sides thereof when viewed in a plane form an angle of approximately 45 ° with the grooves 10 and 12.

【００５８】図１１に示すように、この場合、セット光
としての入力光は、その約半分が光入出力メモリ素子Ｍ
１のオン入力側のヘテロ接合フォトトランジスタＨＰＴ
１１に直接入射し、他の半分がマイクロプリズム２４に
入射するようにする。図１２に示すように、このマイク
ロプリズム２４に入射した光は、このマイクロプリズム
２４内で２回反射された後、光入出力メモリ素子Ｍ１の
オン入力側のヘテロ接合フォトトランジスタＨＰＴ１１
の対角位置にある、光入出力メモリ素子Ｍ２のオフ入力
側のヘテロ接合フォトトランジスタＨＰＴ２２に入射す
る。すなわち、この場合、セット光の光量の約半分は光
入出力メモリ素子Ｍ１のオン入力側のヘテロ接合フォト
トランジスタＨＰＴ１１に入射し、他の半分はその対角
位置にある光入出力メモリ素子Ｍ２のオフ入力側のヘテ
ロ接合フォトトランジスタＨＰＴ２２に入射する。As shown in FIG. 11, about half of the input light as the set light in this case is the optical input / output memory element M.
1 on-input side heterojunction phototransistor HPT
11 directly and the other half into the microprism 24. As shown in FIG. 12, the light incident on the microprism 24 is reflected twice in the microprism 24, and then the hetero-junction phototransistor HPT11 on the on-input side of the optical input / output memory element M1.
The light enters the heterojunction phototransistor HPT22 on the off input side of the optical input / output memory element M2 at the diagonal position of. That is, in this case, about half of the light amount of the set light enters the hetero-junction phototransistor HPT11 on the ON input side of the optical input / output memory element M1, and the other half of the optical input / output memory element M2 at the diagonal position. The light enters the hetero-junction phototransistor HPT22 on the off input side.

【００５９】同様に、リセット光としての入力光は、そ
の約半分が光入出力メモリ素子Ｍ２のオン入力側のヘテ
ロ接合フォトトランジスタＨＰＴ１２に直接入射し、他
の半分はマイクロプリズム２４に入射するようにする。
このマイクロプリズム２４に入射した光は、このマイク
ロプリズム２４内で２回反射された後、光入出力メモリ
素子Ｍ２のオン入力側のヘテロ接合フォトトランジスタ
ＨＰＴ１２の対角位置にある、光入出力メモリ素子Ｍ１
のオフ入力側のヘテロ接合フォトトランジスタＨＰＴ２
１に入射する。すなわち、リセット光の光量の約半分は
光入出力メモリ素子Ｍ２のオン入力側のヘテロ接合フォ
トトランジスタＨＰＴ１２に入射し、他の半分はその対
角位置にある光入出力メモリ素子Ｍ１のオフ入力側のヘ
テロ接合フォトトランジスタＨＰＴ２１に入射する。Similarly, about half of the input light as reset light is directly incident on the hetero-junction phototransistor HPT12 on the ON input side of the optical input / output memory element M2, and the other half is incident on the microprism 24. To
The light incident on the microprism 24 is reflected twice in the microprism 24, and then is located at a diagonal position of the heterojunction phototransistor HPT12 on the ON input side of the optical input / output memory element M2. Element M1
Off-input side heterojunction phototransistor HPT2
Incident on 1. That is, about half of the light amount of the reset light is incident on the hetero-junction phototransistor HPT12 on the on-input side of the optical input / output memory element M2, and the other half is on the off-input side of the optical input / output memory element M1 at the diagonal position. To the heterojunction phototransistor HPT21.

【００６０】なお、図１３に示すように、図１１と比較
してマイクロプリズム２４を反時計方向に１８０°回転
させ、セット光としての入力光は光入出力メモリ素子Ｍ
２のオフ入力側のヘテロ接合フォトトランジスタＨＰＴ
２２とマイクロプリズム２４とにまたがるように入射さ
せ、リセット光としての入力光は光入出力メモリ素子Ｍ
１のオフ入力側のヘテロ接合フォトトランジスタＨＰＴ
２１とマイクロプリズム２４とにまたがるように入射さ
せるようにしても良い。As shown in FIG. 13, the microprism 24 is rotated by 180 ° counterclockwise as compared with FIG.
2 OFF-input side heterojunction phototransistor HPT
22 and the microprism 24, and the input light as the reset light is
1 heterojunction phototransistor HPT on the off input side
The light may be incident so as to straddle the micro prism 21 and the micro prism 24.

【００６１】また、図１４に示すように、図１１と比較
してマイクロプリズム２４を時計方向に９０°回転さ
せ、セット光としての入力光は光入出力メモリ素子Ｍ１
のオン入力側のヘテロ接合フォトトランジスタＨＰＴ１
１とマイクロプリズム２４とにまたがるように入射さ
せ、リセット光としての入力光は光入出力メモリ素子Ｍ
１のオフ入力側のヘテロ接合フォトトランジスタＨＰＴ
２１とマイクロプリズム２４とにまたがるように入射さ
せるようにしても良い。As shown in FIG. 14, the microprism 24 is rotated clockwise by 90 ° as compared with FIG.
Heterojunction phototransistor HPT1 on the ON input side
1 and the microprism 24 so that the input light as the reset light is
1 heterojunction phototransistor HPT on the off input side
The light may be incident so as to straddle the micro prism 21 and the micro prism 24.

【００６２】さらに、図１５に示すように、図１１と比
較してマイクロプリズム２４を反時計方向に９０°回転
させ、セット光としての入力光は光入出力メモリ素子Ｍ
２のオン入力側のヘテロ接合フォトトランジスタＨＰＴ
１２とマイクロプリズム２４とにまたがるように入射さ
せ、リセット光としての入力光は光入出力メモリ素子Ｍ
２のオフ入力側のヘテロ接合フォトトランジスタＨＰＴ
２２とマイクロプリズム２４とにまたがるように入射さ
せるようにしても良い。Further, as shown in FIG. 15, the microprism 24 is rotated by 90 ° counterclockwise as compared with FIG.
2 ON-input side heterojunction phototransistor HPT
12 and the microprism 24, and the input light as reset light is
2 OFF-input side heterojunction phototransistor HPT
The light may be incident so as to straddle the micro prism 22 and the micro prism 24.

【００６３】上述のように、マイクロプリズム２４を用
いることにより、光入出力メモリ素子Ｍ１のオン入力側
のヘテロ接合フォトトランジスタＨＰＴ１１と光入出力
メモリ素子Ｍ２のオフ入力側のヘテロ接合フォトトラン
ジスタＨＰＴ２２とに同時に光を入射させることができ
るとともに、光入出力メモリ素子Ｍ１のオフ入力側のヘ
テロ接合フォトトランジスタＨＰＴ２１と光入出力メモ
リ素子Ｍ２のオン入力側のヘテロ接合フォトトランジス
タＨＰＴ１２とにも同時に光を入射させることができる
が、ＲＳ光フリップフロップとしての光半導体装置を同
一基板上に二次元的に多数集積する場合には、各光半導
体装置毎にマイクロプリズム２４を設けることは必ずし
も容易ではない。このような場合には、例えば図１６に
示すように、一枚のガラス板２５に、４５°の角度の斜
面が形成されるように溝を多数形成することによりマイ
クロプリズム２４の二次元アレイを形成し、このガラス
板２５を光半導体装置を構成する光入出力メモリ素子の
二次元アレイの上に載せれば良い。なお、ガラス板２５
を光入出力メモリ素子の二次元アレイの上に載せた後に
このガラス板２５にマイクロプリズム構造を形成するよ
うにしても良い。As described above, by using the microprism 24, the hetero-junction phototransistor HPT11 on the on-input side of the optical input / output memory element M1 and the hetero-junction phototransistor HPT22 on the off-input side of the optical input / output memory element M2 can be connected. At the same time, light is simultaneously input to the hetero-junction phototransistor HPT21 on the off-input side of the optical input / output memory element M1 and the hetero-junction phototransistor HPT12 on the on-input side of the optical input / output memory element M2. However, when a large number of optical semiconductor devices as RS optical flip-flops are two-dimensionally integrated on the same substrate, it is not always easy to provide the microprism 24 for each optical semiconductor device. In such a case, for example, as shown in FIG. 16, a two-dimensional array of microprisms 24 is formed by forming a large number of grooves on one glass plate 25 so that a slope of 45 ° is formed. The glass plate 25 may be formed and mounted on a two-dimensional array of optical input / output memory elements constituting the optical semiconductor device. The glass plate 25
May be formed on a two-dimensional array of optical input / output memory elements, and then a microprism structure may be formed on the glass plate 25.

【００６４】以上のように、この第一実施例による光半
導体装置によれば、オン入力及びオフ入力が可能な２入
力１出力の二つの光入出力メモリ素子Ｍ１、Ｍ２を組み
合わせることにより、ＲＳ光フリップフロップを同一基
板上にモノリシックに、しかも非常に簡単に実現するこ
とができる。また、このＲＳ光フリップフロップは、動
作にあたって、特に厳密な制御を必要としない。さら
に、光入出力メモリ素子Ｍ１、Ｍ２の発光部は、ＳＤＨ
レーザから成るレーザダイオードＬＤであるので、この
ＲＳ光フリップフロップは自己発光型であり、従ってカ
スケード接続した場合にも光の減衰は生じない。As described above, according to the optical semiconductor device of the first embodiment, by combining the two-input / one-output optical input / output memory elements M1 and M2 capable of on-input and off-input, the RS The optical flip-flop can be realized monolithically and very easily on the same substrate. The RS optical flip-flop does not require strict control in operation. Further, the light emitting units of the optical input / output memory elements M1 and M2 are SDH
Since this is a laser diode LD composed of a laser, this RS optical flip-flop is of a self-luminous type, so that light is not attenuated even when cascaded.

【００６５】また、この第一実施例による光半導体装置
においては、光入出力メモリ素子Ｍ１、Ｍ２のレーザダ
イオードＬＤとしてＳＤＨレーザを用いていることによ
り、次のような多くの利点を得ることができる。すなわ
ち、このＳＤＨレーザは、しきい値電流が例えば１〜３
ｍＡ程度と非常に低く、従って動作電流を数ｍＡという
レーザダイオードとしては極めて低い値にすることが可
能である。このため、このＳＤＨレーザは動作電流の点
でトランジスタのような電子素子との整合性が非常に良
く、従ってこのＳＤＨレーザと同時に集積するヘテロ接
合フォトトランジスタＨＰＴ１１、ＨＰＴ２１、ＨＰＴ
１２、ＨＰＴ２２の設計に負担がかからず、ＲＳ光フリ
ップフロップを実現する上での柔軟性が高い。また、Ｒ
Ｓ光フリップフロップの低消費電力化も図ることができ
る。Further, in the optical semiconductor device according to the first embodiment, since the SDH laser is used as the laser diode LD of the optical input / output memory elements M1 and M2, the following many advantages can be obtained. it can. That is, this SDH laser has a threshold current of, for example, 1 to 3.
It is very low, on the order of mA, so that the operating current can be made extremely low for a laser diode of several mA. For this reason, the SDH laser has very good compatibility with an electronic device such as a transistor in terms of operating current, and therefore, the heterojunction phototransistors HPT11, HPT21, and HPT21 integrated simultaneously with the SDH laser.
12. There is no burden on the design of the HPT 22, and the flexibility in realizing the RS optical flip-flop is high. Also, R
Power consumption of the S optical flip-flop can be reduced.

【００６６】また、ＳＤＨレーザは内部電流狭窄型のレ
ーザであり、一回のエピタキシャル成長で形成すること
ができる。従って、ＳＤＨレーザ用の層やヘテロ接合フ
ォトトランジスタＨＰＴ１１、ＨＰＴ２１、ＨＰＴ１
２、ＨＰＴ２２用の層などの全ての層を一回のエピタキ
シャル成長で成長させることができ、従って光半導体装
置の製造プロセスが非常に簡単である。The SDH laser is an internal current confinement type laser and can be formed by a single epitaxial growth. Therefore, the layers for the SDH laser and the heterojunction phototransistors HPT11, HPT21, HPT1
2. All the layers such as the layer for the HPT 22 can be grown by one epitaxial growth, so that the manufacturing process of the optical semiconductor device is very simple.

【００６７】なお、ヘテロ接合フォトトランジスタＨＰ
Ｔ１１、ＨＰＴ２１、ＨＰＴ１２、ＨＰＴ２２のベース
層、すなわち受光層とレーザダイオードＬＤの活性層３
とを互いに異なる材料により形成してヘテロ接合フォト
トランジスタＨＰＴ１１、ＨＰＴ２１、ＨＰＴ１２、Ｈ
ＰＴ２２の受光波長とレーザダイオードＬＤの発光波長
とを互いに異ならせることにより、ＲＳ光フリップフロ
ップとしてのこの第一実施例による光半導体装置に波長
変換機能を持たせることも考えられる。[0067] It should be noted, heterojunction photo transistor HP
T11, HPT21, HPT12, base layer of HPT22, that is, light receiving layer and active layer 3 of laser diode LD
Heterojunction phototransistor HPT11 formed by different materials bets, HPT21, HPT12, H
By causing each other different et a light emission wavelength of the light wavelength and the laser diode LD of PT22, also conceivable to provide a wavelength conversion function to an optical semiconductor device according to the first embodiment of the RS light flip-flop.

【００６８】図１７はこの発明の第二実施例による光半
導体装置を示す。FIG. 17 shows an optical semiconductor device according to a second embodiment of the present invention.

【００６９】図１７に示すように、この第二実施例によ
る光半導体装置は、図７に示すような、レーザダイオー
ドＬＤとして垂直共振器型面発光レーザを用いた光入出
力メモリ素子と同様な二つの光入出力メモリ素子Ｍ１、
Ｍ２を組み合わせたものである。As shown in FIG. 17, the optical semiconductor device according to the second embodiment is the same as an optical input / output memory element using a vertical cavity surface emitting laser as a laser diode LD as shown in FIG. Two optical input / output memory elements M1,
This is a combination of M2.

【００７０】光入出力メモリ素子Ｍ１のヘテロ接合フォ
トトランジスタＨＰＴ１１と光入出力メモリ素子Ｍ２の
ヘテロ接合フォトトランジスタＨＰＴ１２とが同じ側に
互いに隣接して設けられていること、光入出力メモリ素
子Ｍ１のヘテロ接合フォトトランジスタＨＰＴ２１と光
入出力メモリ素子Ｍ２のヘテロ接合フォトトランジスタ
ＨＰＴ２２も同じ側に互いに隣接して設けられているこ
となどは、第一実施例による光半導体装置と同様であ
る。The heterojunction phototransistor HPT11 of the optical input / output memory element M1 and the heterojunction phototransistor HPT12 of the optical input / output memory element M2 are provided adjacent to each other on the same side. The heterojunction phototransistor HPT21 and the heterojunction phototransistor HPT22 of the optical input / output memory element M2 are also provided adjacent to each other on the same side as in the optical semiconductor device according to the first embodiment.

【００７１】また、図示は省略するが、この光半導体装
置の上にも第一実施例と同様にマイクロプリズム２４が
設けられる。Although not shown, a microprism 24 is also provided on this optical semiconductor device as in the first embodiment.

【００７２】この第二実施例によれば、第一実施例と同
様に、ＲＳ光フリップフロップを同一基板上にモノリシ
ックに、しかも非常に簡単に実現することができる。そ
して、このＲＳ光フリップフロップは動作にあたって特
に厳密な制御を必要とせず、しかも自己発光型である。According to the second embodiment, as in the first embodiment, the RS optical flip-flop can be realized monolithically and very simply on the same substrate. The RS optical flip-flop does not require strict control for operation, and is a self-luminous type.

【００７３】さらに、光入出力メモリ素子Ｍ１、Ｍ２の
レーザダイオードＬＤとして用いられている垂直共振器
型面発光レーザは、設計次第でしきい値電流、従って動
作電流をかなり低くすることができるため、光半導体装
置の二次元アレイ化に適している。また、このように動
作電流が低い面発光レーザは、ＳＤＨレーザと同様に、
動作電流の点でトランジスタのような電子素子との整合
性も非常に良いため、レーザダイオードＬＤと同時に集
積するヘテロ接合フォトトランジスタＨＰＴ１１、ＨＰ
Ｔ２１、ＨＰＴ１２、ＨＰＴ２２の設計に負担がかから
ず、光半導体装置を実現する上での柔軟性が高い。Further, the vertical cavity surface emitting laser used as the laser diode LD of the optical input / output memory elements M1 and M2 can have a considerably lower threshold current and therefore lower operating current depending on the design. It is suitable for a two-dimensional array of optical semiconductor devices. In addition, the surface emitting laser having such a low operating current is, like the SDH laser,
Since the compatibility with an electronic device such as a transistor is very good in terms of operating current, the hetero-junction phototransistors HPT11 and HPT integrated simultaneously with the laser diode LD
There is no burden on the design of T21, HPT12, and HPT22, and the flexibility in realizing the optical semiconductor device is high.

【００７４】以上、この発明の実施例につき具体的に説
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments, and various modifications based on the technical concept of the present invention are possible.

【００７５】例えば、図１８に示すように、レーザダイ
オードＬＤとして垂直共振器型面発光レーザを用いた二
つの光入出力メモリ素子Ｍ１、Ｍ２を互いに逆向きに配
置することにより光入出力メモリ素子Ｍ１のオン入力側
のヘテロ接合フォトトランジスタＨＰＴ１１及びレーザ
ダイオードＬＤと光入出力メモリ素子Ｍ２のオン入力側
のヘテロ接合フォトトランジスタＨＰＴ１２とが対角位
置になるようにするとともに、互いに対向し、かつ互い
に平行な一対の端面が主面に対して４５°の角度をなす
４５°のマイクロプリズム２４を用い、セット光として
の入力光は光入出力メモリ素子Ｍ１のオン入力側のヘテ
ロ接合フォトトランジスタＨＰＴ１１とマイクロプリズ
ム２４とにまたがって入射させ、リセット光としての入
力光は光入出力メモリ素子Ｍ１のオフ入力側のヘテロ接
合フォトトランジスタＨＰＴ２１とマイクロプリズム２
４とにまたがって入射させるようにしても良い。なお、
図１８と比較してマイクロプリズム２４を１８０°回転
させ、セット光としての入力光は光入出力メモリ素子Ｍ
２のオフ入力側のヘテロ接合フォトトランジスタＨＰＴ
２２とマイクロプリズム２４とにまたがって入射させ、
リセット光としての入力光は光入出力メモリ素子Ｍ２の
オン入力側のヘテロ接合フォトトランジスタＨＰＴ１２
とマイクロプリズム２４とにまたがって入射させるよう
にしても良い。For example, as shown in FIG. 18, by arranging two optical input / output memory elements M1 and M2 using a vertical cavity surface emitting laser as a laser diode LD in opposite directions, an optical input / output memory element can be obtained. The hetero-junction phototransistor HPT11 and the laser diode LD on the on-input side of M1 and the hetero-junction phototransistor HPT12 on the on-input side of the optical input / output memory element M2 are set to be diagonally opposed to each other and mutually opposed. A 45 ° microprism 24 whose pair of parallel end faces makes an angle of 45 ° with the main surface is used, and input light as set light is transmitted to the hetero-junction phototransistor HPT11 on the ON input side of the optical input / output memory element M1. Input light straddling the microprism 24 and input light as reset light Heterojunction phototransistor HPT21 and microprism 2 on the off input side of element M1
4 may be applied. In addition,
The micro prism 24 is rotated by 180 ° as compared with FIG.
2 OFF-input side heterojunction phototransistor HPT
22 and the micro-prism 24
The input light as the reset light is a hetero-junction phototransistor HPT12 on the ON input side of the optical input / output memory element M2.
And the micro prism 24.

【００７６】さらに、図１９に示すように、一方の片側
半分の互いに対向し、かつ互いに平行な一対の端面が主
面に対して４５°の角度をなし、他方の片側半分の互い
に対向し、かつ互いに平行な一対の端面が主面に対して
これと逆向きに４５°の角度をなす４５°のマイクロプ
リズム２４を用い、セット光としての入力光は光入出力
メモリ素子Ｍ１のオン入力側のヘテロ接合フォトトラン
ジスタＨＰＴ１１とマイクロプリズム２４とにまたがっ
て入射させるようにし、リセット光としての入力光は光
入出力メモリ素子Ｍ２のオン入力側のヘテロ接合フォト
トランジスタＨＰＴ１２とマイクロプリズム２４とにま
たがって入射させるようにしても良い。なお、図１９に
示すマイクロプリズム２４の左右を入れ替えた形状のマ
イクロプリズム２４を用い、セット光としての入力光は
光入出力メモリ素子Ｍ２のオフ入力側のヘテロ接合フォ
トトランジスタＨＰＴ２２とマイクロプリズム２４とに
またがるように入射させ、リセット光としての入力光は
光入出力メモリ素子Ｍ１のオン入力側のヘテロ接合フォ
トトランジスタＨＰＴ２１とマイクロプリズム２４とに
またがるように入射させるようにしても良い。Further, as shown in FIG. 19, a pair of end faces of one half facing each other and parallel to each other form an angle of 45 ° with the main surface, and the other half of the half faces each other, Further, a 45 ° microprism 24 is used in which a pair of end surfaces parallel to each other makes an angle of 45 ° in the opposite direction to the main surface. Is input over the heterojunction phototransistor HPT11 and the microprism 24, and the input light as the reset light extends over the heterojunction phototransistor HPT12 and the microprism 24 on the ON input side of the optical input / output memory element M2. The light may be incident. Note that a microprism 24 in which the left and right sides of the microprism 24 shown in FIG. 19 are interchanged is used, and the input light as set light is transmitted to the off-input side heterojunction phototransistor HPT22 and the microprism 24 of the optical input / output memory element M2. And the input light as the reset light may be made to enter the heterojunction phototransistor HPT21 and the microprism 24 on the ON input side of the optical input / output memory element M1.

【００７７】また、この発明による光半導体装置の基本
構成素子としては、オン入力及びオフ入力が可能な２入
力１出力の光入出力メモリ素子であれば、図２〜図７に
示す光入出力メモリ素子以外の光入出力メモリ素子を用
いても良い。As a basic constituent element of the optical semiconductor device according to the present invention, if it is a two-input one-output optical input / output memory element capable of ON input and OFF input, the optical input / output memory elements shown in FIGS. An optical input / output memory element other than the memory element may be used.

【００７８】また、マイクロプリズム２４としては、図
１０、図１８及び図１９に示すもの以外に、例えば十字
型の形状のマイクロプリズムを用いても良い。Further, as the microprism 24, for example, a cross-shaped microprism may be used in addition to those shown in FIGS.

【００７９】さらに、場合によっては、レーザダイオー
ドＬＤとヘテロ接合フォトトランジスタＨＰＴ１１、Ｈ
ＰＴ２１、ＨＰＴ１２、ＨＰＴ２２との上下関係を逆に
しても良い。すなわち、ヘテロ接合フォトトランジスタ
ＨＰＴ１１、ＨＰＴ２１、ＨＰＴ１２、ＨＰＴ２２の上
にレーザダイオードＬＤを形成しても良い。Further, in some cases, the laser diode LD and the heterojunction phototransistors HPT11 and HPT11 may be used.
The vertical relationship between PT21, HPT12, and HPT22 may be reversed. That is, the laser diode LD may be formed on the heterojunction phototransistors HPT11, HPT21, HPT12, and HPT22.

【００８０】また、レーザダイオードＬＤ及びヘテロ接
合フォトトランジスタＨＰＴ１１、ＨＰＴ２１、ＨＰＴ
１２、ＨＰＴ２２は、上述の実施例と異なる半導体ヘテ
ロ構造を用いて形成しても良い。さらに、ｐ型GaAs基板
１の代わりに他の化合物半導体基板を用いても良い。The laser diode LD and the heterojunction phototransistors HPT11, HPT21, HPT
12, the HPT 22 may be formed using a semiconductor heterostructure different from the above-described embodiment. Further, instead of the p-type GaAs substrate 1, another compound semiconductor substrate may be used.

【００８１】また、レーザーダイオードＬＤとしては、
例えばいわゆるＳＡＮ（Self-Aligned Narrow Stripe）
レーザなどを用いても良い。さらにまた、レーザダイオ
ードＬＤの代わりに発光ダイオードを用いても良い。Further, as the laser diode LD,
For example, so-called SAN (Self-Aligned Narrow Stripe)
A laser or the like may be used. Furthermore, a light emitting diode may be used instead of the laser diode LD.

【００８２】[0082]

【発明の効果】以上述べたように、この発明によれば、
特に厳密な制御を必要とせず、しかも自己発光型のＲＳ
光フリップフロップを実現することができる。As described above, according to the present invention,
No need for strict control, and a self-luminous RS
An optical flip-flop can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明による光半導体装置の基本構成素子と
して用いられる光入出力メモリ素子を示す回路図であ
る。FIG. 1 is a circuit diagram showing an optical input / output memory element used as a basic constituent element of an optical semiconductor device according to the present invention.

【図２】この発明による光半導体装置の基本構成素子と
して用いられる光入出力メモリ素子の第一の構造例を示
す断面図である。FIG. 2 is a cross-sectional view showing a first structural example of an optical input / output memory element used as a basic component of the optical semiconductor device according to the present invention.

【図３】この発明による光半導体装置の基本構成素子と
して用いられる光入出力メモリ素子の第二の構造例を示
す断面図である。FIG. 3 is a cross-sectional view showing a second structural example of an optical input / output memory element used as a basic component of the optical semiconductor device according to the present invention.

【図４】この発明による光半導体装置の基本構成素子と
して用いられる光入出力メモリ素子の第三の構造例を示
す断面図である。FIG. 4 is a sectional view showing a third structural example of an optical input / output memory element used as a basic constituent element of an optical semiconductor device according to the present invention.

【図５】この発明による光半導体装置の基本構成素子と
して用いられる光入出力メモリ素子の第四の構造例を示
す断面図である。FIG. 5 is a sectional view showing a fourth structural example of an optical input / output memory element used as a basic component of the optical semiconductor device according to the present invention.

【図６】この発明による光半導体装置の基本構成素子と
して用いられる光入出力メモリ素子の第五の構造例を示
す断面図である。FIG. 6 is a sectional view showing a fifth structural example of an optical input / output memory element used as a basic component of the optical semiconductor device according to the present invention.

【図７】この発明による光半導体装置の基本構成素子と
して用いられる光入出力メモリ素子の第六の構造例を示
す断面図である。FIG. 7 is a sectional view showing a sixth example of the structure of an optical input / output memory element used as a basic component of the optical semiconductor device according to the present invention.

【図８】この発明の第一実施例による光半導体装置を示
す斜視図である。FIG. 8 is a perspective view showing an optical semiconductor device according to the first embodiment of the present invention.

【図９】図８に示す光半導体装置の平面図である。9 is a plan view of the optical semiconductor device shown in FIG.

【図１０】この発明の第一実施例による光半導体装置に
おいて用いられるマイクロプリズムを示す斜視図であ
る。FIG. 10 is a perspective view showing a microprism used in the optical semiconductor device according to the first embodiment of the present invention.

【図１１】この発明の第一実施例による光半導体装置の
動作を説明するための平面図である。FIG. 11 is a plan view for explaining the operation of the optical semiconductor device according to the first embodiment of the present invention.

【図１２】図１１のＸＩＩ−ＸＩＩ線に沿っての断面図
である。FIG. 12 is a sectional view taken along the line XII-XII in FIG. 11;

【図１３】この発明の第一実施例による光半導体装置の
変形例を説明するための平面図である。FIG. 13 is a plan view for explaining a modification of the optical semiconductor device according to the first embodiment of the present invention.

【図１４】この発明の第一実施例による光半導体装置の
他の変形例を説明するための平面図である。FIG. 14 is a plan view for explaining another modification of the optical semiconductor device according to the first embodiment of the present invention.

【図１５】この発明の第一実施例による光半導体装置の
さらに他の変形例を説明するための平面図である。FIG. 15 is a plan view for explaining still another modification of the optical semiconductor device according to the first embodiment of the present invention.

【図１６】この発明の第一実施例による光半導体装置を
二次元アレイ化する場合に用いられるマイクロプリズム
アレイが形成されたガラス板を示す斜視図である。FIG. 16 is a perspective view showing a glass plate on which a microprism array used for forming the optical semiconductor device according to the first embodiment of the present invention into a two-dimensional array is formed.

【図１７】この発明の第二実施例による光半導体装置を
示す斜視図である。FIG. 17 is a perspective view showing an optical semiconductor device according to a second embodiment of the present invention.

【図１８】この発明の第二実施例による光半導体装置の
変形例を説明するための平面図である。FIG. 18 is a plan view for explaining a modification of the optical semiconductor device according to the second embodiment of the present invention.

【図１９】この発明の第二実施例による光半導体装置の
他の変形例を説明するための平面図である。FIG. 19 is a plan view for explaining another modification of the optical semiconductor device according to the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ ｐ型GaAs基板 ２、５ ｐ型AlGaAs層 ３ 活性層 ４、６、７、９ ｎ型AlGaAs層 １０、１１、１２、２１、２２、２３ 溝 Ｍ１、Ｍ２ 光入出力メモリ素子 ＨＰＴ１１、ＨＰＴ１２ オン入力側のヘテロ接合フォ
トトランジスタ ＨＰＴ２１、ＨＰＴ２２ オフ入力側のヘテロ接合フォ
トトランジスタ ＬＤ レーザダイオードReference Signs List 1 p-type GaAs substrate 2, 5 p-type AlGaAs layer 3 active layer 4, 6, 7, 9 n-type AlGaAs layer 10, 11, 12, 21, 22, 23 groove M1, M2 Optical input / output memory element HPT11, HPT12 ON Heterojunction phototransistor on input side HPT21, HPT22 Heterojunction phototransistor on off input side LD Laser diode

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 半導体発光素子のカソードにオン入力用
の第一のフォトトランジスタ及びオフ入力用の第二のフ
ォトトランジスタが互いに逆極性に接続され、上記半導
体発光素子と上記第一のフォトトランジスタとの間に光
フィードバックループが形成された２入力１出力の二つ
の光入出力メモリ素子と、入力光を二つに分けるための光学部品とを有し、 第一の入力光を上記光学部品を用いて二つに分け、 上記
二つの光入出力メモリ素子のうちの一方の光入出力メモ
リ素子の上記第一のフォトトランジスタと上記二つの光
入出力メモリ素子のうちの他方の光入出力メモリ素子の
上記第二のフォトトランジスタとに同時に入射させると
ともに、第二の入力光を上記光学部品を用いて二つに分
け、上記一方の光入出力メモリ素子の上記第二のフォト
トランジスタと上記他方の光入出力メモリ素子の上記第
一のフォトトランジスタとに同時に入射させるようにし
た光半導体装置。 A cathode of a semiconductor light emitting device for ON input
A first phototransistor and a second
Phototransistors are connected with opposite polarities,
Light between the body light emitting element and the first phototransistor.
A two-input one-output optical input / output memory element having a feedback loop formed therein, and an optical component for dividing input light into two, and the first input light is divided into two by using the optical component. a divided, the other optical input-output memory device of the above two one of the first phototransistor and the two optical input and output memory elements of the optical input and output memory elements of the light input and output memory elements
It causes Isa same time entering into the said second phototransistor, minute second input light into two by using the optical component
Only, the second photo one optical input and output memory elements above
Said transistor and the other optical input-output memory device first
So as to Isa simultaneous to enter into a one of the phototransistor
Optical semiconductor devices.