JP3341004B2 - Control device for pulse width modulation type inverter - Google Patents
Control device for pulse width modulation type inverterInfo
- Publication number
- JP3341004B2 JP3341004B2 JP14828595A JP14828595A JP3341004B2 JP 3341004 B2 JP3341004 B2 JP 3341004B2 JP 14828595 A JP14828595 A JP 14828595A JP 14828595 A JP14828595 A JP 14828595A JP 3341004 B2 JP3341004 B2 JP 3341004B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- modulation
- switching frequency
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、３レベルインバータの
制御装置に係り、特に、パルス幅変調方式インバータの
制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for a three-level inverter, and more particularly to a control device for a pulse width modulation type inverter.
【０００２】[0002]
【従来の技術】パルス幅変調方式（ＰＷＭ）による可変
電圧・可変周波数（ＶＶＶＦ）インバータ制御により誘
導電動機を駆動する、いわゆるインバータ電車が実用化
されたが、最近では、電車のみならず機関車においても
インバータ駆動方式が主流になりつつある。現在の車両
駆動用のインバータシステムでは、２レベルの電圧をＧ
ＴＯサイリスタを用いて制御する、いわゆる２レベルイ
ンバータがほとんどを占めている。しかしながら、２レ
ベルＧＴＯインバータでは、スイッチング周波数の制約
などから、電動機で発生する電磁騒音が大きく、このた
め、騒音の低減や主回路素子を含めた装置の小形化など
が重要課題となっていた。これに対し、３レベルインバ
ータでは、出力電圧のステップ数が２レベルインバータ
より増加するため、見かけ上のスイッチング周波数が高
くなり、電磁騒音の低下が期待できること、また、主回
路素子への印加電圧は２レベルインバータに比べ約半分
となるため、低い耐圧素子の利用ができることなど、２
レベルインバータにおける課題を解決できる特徴を有し
ている。そのため、主回路素子に高耐圧ＩＧＢＴを用い
た車両用の３レベルインバータシステムが開発され始め
ている。これは高周波のスイッチングが可能なＩＧＢＴ
素子の採用により、３レベル化と相まって電磁騒音が大
幅に低減できるものと期待されている。３レベルインバ
ータのＰＷＭ制御としては、インバータの出力電圧の一
周期中に中間電圧を介して正と負のパルス列を交互に出
力するダイポーラ変調、インバータの出力電圧の半周期
毎に同一極性のパルス列を出力するユニポーラ変調、イ
ンバータの出力電圧の一周期中にダイポーラ変調とユニ
ポーラ変調とが混在する部分ダイポーラ変調、インバー
タの出力電圧の半周期間に出力電圧基本波と同じ極性の
単一パルスを出力する１パルス変調方式がよく知られて
いる。図６に、インバータ周波数と出力電圧の関係を示
すと共に、ダイポーラ変調、部分ダイポーラ変調、ユニ
ポーラ変調の各方式が適用される領域を表す。なお、１
パルス変調方式は、ユニポーラ変調領域が適用されるイ
ンバータ周波数より高い領域（図示せず）において適用
される。ユニポーラ変調は、変調方式として一般的であ
るが、ユニポーラ変調だけでは図６の点線Ｘで示すよう
に、主回路素子の最小オン時間の制約から、ゼロ電圧を
含む微小電圧を制御できない。そこで、微小電圧の制御
として、図６に示すようにインバータ周波数Ｆ1まで
は、ゼロ電圧を介して正負交互にパルスを出力するダイ
ポーラ変調を導入し、さらにダイポーラ変調とユニポー
ラ変調との移行時（つまりインバータ周波数Ｆ1とイン
バータ周波数Ｆ2の間）には、インバータ出力電流の変
動を抑えて滑らかに移行するよう、一周期中にダイポー
ラ変調とユニポーラ変調とが混在する部分ダイポーラ変
調を導入して、ゼロ電圧から出力電圧を連続に制御して
いる。2. Description of the Related Art A so-called inverter train which drives an induction motor by a variable voltage / variable frequency (VVVF) inverter control by a pulse width modulation (PWM) system has been put into practical use. Also, the inverter drive system is becoming mainstream. In current inverter systems for driving vehicles, a two-level voltage is
A so-called two-level inverter controlled using a TO thyristor occupies most. However, in the two-level GTO inverter, electromagnetic noise generated by the electric motor is large due to the restriction of the switching frequency and the like. Therefore, reduction of the noise and downsizing of the device including the main circuit element have been important issues. On the other hand, in the three-level inverter, since the number of steps of the output voltage is larger than that of the two-level inverter, the apparent switching frequency is increased, and a reduction in electromagnetic noise can be expected. Further, the voltage applied to the main circuit element is Since it is about half that of a two-level inverter, a low withstand voltage element can be used.
It has features that can solve the problems in the level inverter. Therefore, a three-level inverter system for a vehicle using a high-voltage IGBT as a main circuit element has been developed. This is an IGBT capable of high frequency switching
It is expected that the adoption of the element can greatly reduce electromagnetic noise in combination with the three levels. The PWM control of the three-level inverter includes a bipolar modulation in which positive and negative pulse trains are alternately output via an intermediate voltage during one cycle of the output voltage of the inverter, and a pulse train of the same polarity every half cycle of the output voltage of the inverter. Unipolar modulation to be output, partial dipolar modulation in which dipolar modulation and unipolar modulation are mixed in one cycle of the output voltage of the inverter, and a single pulse having the same polarity as the output voltage fundamental wave is output during a half cycle of the output voltage of the inverter 1 Pulse modulation schemes are well known. FIG. 6 shows a relationship between the inverter frequency and the output voltage, and also shows a region to which each system of dipolar modulation, partial dipolar modulation, and unipolar modulation is applied. In addition, 1
The pulse modulation method is applied in a region (not shown) higher than the inverter frequency to which the unipolar modulation region is applied. Unipolar modulation is generally used as a modulation method. However, unipolar modulation alone cannot control a minute voltage including zero voltage due to the restriction on the minimum on-time of the main circuit element as shown by a dotted line X in FIG. Therefore, as the control of the minute voltage, until the inverter frequencies F 1 as shown in Figure 6, introduces a dipolar modulation for outputting a pulse alternately positive and negative through the zero voltage, further dipolar modulation and at the transition between the unipolar modulation ( In other words, between the inverter frequency F 1 and the inverter frequency F 2 ), partial dipolar modulation in which dipolar modulation and unipolar modulation are mixed during one cycle is introduced so as to suppress the fluctuation of the inverter output current and make a smooth transition. , The output voltage is continuously controlled from zero voltage.
【０００３】[0003]
【発明が解決しようとする課題】しかし、ダイポーラ変
調は、主回路素子に対するスイッチング周波数がユニポ
ーラ変調の約２倍となるため、素子周りの損失が大き
い。特に、ＩＧＢＴを採用する場合には、スイッチング
周波数は従来の２レベルインバータに比べ、１桁以上高
くとれることが可能になるため、無視できなくなる場合
がある。このため、ダイポーラ変調領域や、部分ダイポ
ーラ変調領域付近における動作時間が長い運転モードの
場合、特に、熱損失によって素子破壊を生ずる可能性が
ある。勿論、ユニポーラ変調領域における動作時間が長
い運転モードの場合も、熱損失によって素子破壊を生ず
る可能性もある。However, in the dipolar modulation, the switching frequency for the main circuit element is about twice that of the unipolar modulation, so that the loss around the element is large. In particular, when the IGBT is adopted, the switching frequency can be set to be higher by one digit or more than that of the conventional two-level inverter, and thus may not be ignored. For this reason, in the operation mode in which the operation time is long in the vicinity of the dipolar modulation region or the partial dipolar modulation region, there is a possibility that the element may be broken due to heat loss. Of course, in the operation mode in which the operation time is long in the unipolar modulation region, there is a possibility that the element may be destroyed due to the heat loss.
【０００４】本発明の目的は、１パルス変調を除く少な
くともダイポーラ変調、ユニポーラ変調の各領域におい
て、インバータの動作時間が所定時間以上経過した場合
には、スイッチング周波数を所定時間下げて素子損失を
抑制するパルス幅変調方式インバータの制御装置を提供
することにある。[0004] An object of the present invention is to suppress the element loss by lowering the switching frequency for a predetermined time when the operation time of the inverter has passed a predetermined time or more in at least the respective regions of dipolar modulation and unipolar modulation excluding one-pulse modulation. To provide a pulse width modulation type inverter control device.
【０００５】[0005]
【課題を解決するための手段】上記目的は、直流電源電
圧を２つの直流電圧に分圧して、高電圧と中間電圧及び
低電圧の３つの電圧レベルを発生し、主回路のスイッチ
ング素子のオン・オフ動作により前記３つの電圧レベル
を選択的に出力する３レベルインバータにおいて、少な
くともダイポーラ変調、ユニポーラ変調、１パルス変調
を適用するインバータ制御であって、前記１パルス変調
を除く各変調によるインバータの動作時間を計測する手
段と、その動作時間が所定時間以上になった時点で所定
の時間だけインバータのスイッチング周波数を下げる手
段を備えることにより、達成される。An object of the present invention is to divide a DC power supply voltage into two DC voltages to generate three voltage levels of a high voltage, an intermediate voltage and a low voltage, and to turn on a switching element of a main circuit. In a three-level inverter that selectively outputs the three voltage levels by an off operation, at least inverter control applying dipolar modulation, unipolar modulation, or one-pulse modulation, and the inverter is controlled by each modulation other than the one-pulse modulation This is achieved by providing means for measuring the operation time, and means for lowering the switching frequency of the inverter by a predetermined time when the operation time exceeds a predetermined time.
【０００６】[0006]
【作用】本発明では、１パルス変調を除く少なくともダ
イポーラ変調、ユニポーラ変調が長時間持続するような
運転モードの場合には、強制的にスイッチング周波数を
下げることにより、スイッチングによる主回路素子の熱
損失を抑制することができる。According to the present invention, in an operation mode in which at least dipolar modulation and unipolar modulation other than one-pulse modulation are maintained for a long time, the switching frequency is forcibly reduced to thereby reduce heat loss of the main circuit element due to switching. Can be suppressed.
【０００７】[0007]
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は、本発明のパルス幅変調方式インバータの制
御装置を適用する車両駆動用の３レベルインバータ装置
の主回路構成（３相Ｕ、Ｖ、Ｗの場合）を示す。図１に
おいて、６０は直流電圧源である電車線、６１、６２は
直流電圧源６０の電圧から中間点Ｎ（以下、中性点と呼
ぶ。）を作り出すために分割（分圧）したコンデンサ、
７０〜７３、８０〜８３、９０〜９３は還流用の整流素
子を備えた自己消弧可能なスイッチング素子（この例で
はＩＧＢＴとしたが、ＧＴＯ、トランジスタ等でも良
い。）、７４、７５、８４、８５、９４及び９５はコン
デンサの中性点電位を導出する補助整流素子である。ま
た、負荷は誘導電動機１０の場合を示す。それぞれの相
毎に独立に動作可能であるスイッチングアーム７〜９の
動作をスイッチングアーム７を例にとって、その基本的
な動作を説明する。コンデンサ６１、６２の電圧ｅｄ
１、ｅｄ２を完全平滑な直流電圧源として、ｅｄ１＝ｅ
ｄ２＝Ｅｄ／２（Ｅｄ：全直流電圧）とする。いま、ス
イッチング素子７０〜７３を図２の（表１）に示すよう
にオン、オフ制御すると、交流出力端子Ｕには、Ｅｄ／
２、０、−Ｅｄ／２の３レベルの出力電圧ｅを得る。Ｓ
ｐ〜Ｓｎ及びＳはスイッチング素子７０〜７３の導通状
態を１、０、−１で表現するスイッチング関数であり、
出力電圧ｅは ｅ＝Ｓｐ×ｅｄ１−Ｓｎ×ｅｄ２＝Ｓ×Ｅｄ／２ （１） で表わされる。ｅは大きさがＥｄ／２、０、−Ｅｄ／２
のパルス状電圧を組み合わせた波形となるが、一般に
は、ｅが正弦波に近づくようにＳをパルス幅変調（ＰＷ
Ｍ）制御する。ＰＭＷ制御装置は、ＳｐとＳｎを用意す
ることにより、スイッチング素子の導通状態を決定する
ことができる。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a main circuit configuration (in the case of three phases U, V, W) of a three-level inverter device for driving a vehicle to which a control device for a pulse width modulation type inverter of the present invention is applied. In FIG. 1, reference numeral 60 denotes a train line as a DC voltage source, 61 and 62 denote (divided) capacitors for generating an intermediate point N (hereinafter, referred to as a neutral point) from the voltage of the DC voltage source 60,
Reference numerals 70 to 73, 80 to 83, and 90 to 93 denote self-extinguishing switching elements provided with a rectifying element for reflux (in this example, IGBTs are used, but GTOs and transistors may be used), 74, 75, and 84. , 85, 94 and 95 are auxiliary rectifying elements for deriving the neutral point potential of the capacitor. Also, the load shows the case of the induction motor 10. The basic operation of the switching arms 7 to 9 that can be operated independently for each phase will be described by taking the switching arm 7 as an example. Voltage ed of capacitors 61 and 62
1, ed2 is a completely smooth DC voltage source, and ed1 = e
d2 = Ed / 2 (Ed: total DC voltage). Now, when the switching elements 70 to 73 are turned on and off as shown in (Table 1) of FIG.
An output voltage e of three levels of 2, 0 and -Ed / 2 is obtained. S
p to Sn and S are switching functions expressing the conduction state of the switching elements 70 to 73 as 1, 0, -1;
The output voltage e is expressed as follows: e = Sp × ed1-Sn × ed2 = S × Ed / 2 (1) e has a size of Ed / 2, 0, -Ed / 2
, The pulse width modulation (PW) so that e approaches a sine wave.
M) Control. The PMW control device can determine the conduction state of the switching element by preparing Sp and Sn.
【０００８】次に、図３に、本発明を車両駆動用の３レ
ベルインバータ装置の制御に適用した一実施例を示す。
図３において、カウンタ部１は、カウンタ動作信号２０
１により、アップもしくはダウンカウント動作を行い、
本実施例ではカウンタ動作信号２０１が“１”でアップ
カウント、“０”でダウンカウントする。アップカウン
トの場合、アップカウント設定部１１で予め設定された
カウント量１１２をカウントし、ダウンカウントの場
合、ダウンカウント設定部１２で予め設定されたカウン
ト量１１３をカウントする。カウントリミット部２は、
カウンタ部１のカウント出力１０１をリミットし、最低
値はゼロ、最高値はインバータの動作環境を考慮し、適
切な値を選択する。比較器２１は、カウントリミット部
２の出力１０２と、検知レベル設定部１３で予め設定し
た検知レベル信号１１４の比較を行い、検知信号１０３
を出力する。カウントリミット部２の出力１０２が検知
レベル信号１１４以上になれば“１”、そうでなければ
“０”を出力する。タイムディレイ部３は、検知信号１
０３を入力し、スイッチング周波数低下検知信号１０４
を出力する。検知信号１０３が“１”になれば、スイッ
チング周波数低下検知信号１０４も“１”にするが、検
知信号１０３が“０”に戻っても、カウンタ部１がダウ
ンカウントして、カウントリミット部２の出力１０２が
ゼロになるまでの時間以上のタイムディレイを設けて、
スイッチング周波数低下検知信号１０４を“０”に戻す
ようにしている。タイマカウント部４は、スイッチング
周波数低下検知信号１０４を入力し、スイッチング周波
数の設定に関わるサンプリング周期１１０を、所定の値
に変換するためのサンプリング変換信号１０５を出力
し、サンプリング周期を連続的に制御するためにタイマ
を設定する。カウンタ動作信号２０１について説明す
る。出力電圧指令Ｅ*と、１パルス変調ではスイッチン
グ周波数を下げる必要がないので、１パルスの電圧指令
値を予め設定した指令値リミット部１４のリミット出力
１１５とを比較器２０で比較し、１パルス変調では
“１”、その他のダイポーラ、部分ダイポーラ、ユニポ
ーラ変調では“０”を出力２０２する。出力２０２はイ
ンバータ３２で反転して、１パルス変調では出力２０３
は“０”になり、ＡＮＤゲート３０の出力であるカウン
タ動作信号２０１は“０”となる。また、ＡＮＤゲート
３０には、インバータの動作信号ＧＳＴを入力する。本
実施例では、インバータ動作時にＧＳＴ＝“１”、停止
時に“０”である。更にＡＮＤゲート３０には、スイッ
チング周波数低下検知信号１０４をインバータ３１で反
転した出力２０４も入力する。このためスイッチング周
波数低下検知信号１０４が出力されている間、カウンタ
動作信号２０１は“０”で、カウンタ部１はダウンカウ
ント動作を行う。位相演算部５は、インバータ周波数指
令Ｆｉ*から、インバータの出力電圧の基本波位相を演
算する。インバータ周波数指令Ｆｉ*は、図示していな
いが、車輪に取り付けられた回転周波数検出器の出力か
ら、電動機の回転周波数を演算し、すべり周波数指令と
加算して求める。位相演算部５の出力１０６は、正弦波
演算部６で正弦波信号１０７に変換する。振幅設定部７
は、インバータの出力電圧指令Ｅ*から、所要のインバ
ータの瞬時出力電圧を求める。出力電圧指令Ｅ*は、前
記のインバータ周波数指令Ｆｉ*及び、図示してない
が、フイルタコンデンサ電圧、電動機電流からＶ／Ｆ特
性が一定となるように求めた、インバータ出力電圧の指
令値である。振幅設定部７の出力１０８と正弦波信号１
０７を乗算器２２で乗算し、瞬時出力電圧信号３０１を
得る。バイアス設定部８は、振幅設定部７の出力１０８
に対して、瞬時出力電圧信号３０１に加減算を行い、ダ
イポーラ変調、部分ダイポーラ変調、ユニポーラ変調を
連続的に実現するためのバイアス量１０９を設定する。
瞬時出力電圧信号３０１とバイアス量１０９とを加算器
３３で加算して正側瞬時出力電圧信号３０２、減算器３
４で減算して負側瞬時出力電圧信号３０３をそれぞれ得
る。サンプリング設定部９は、クロックＴｃからパルス
発生部１０内に持つタイマへのサンプリング周期１１０
を設定する。タイマの種類にもよるが、通常のパルス作
成用のタイマとしては、パルスの立上りか立下りをサン
プリング周期毎に設定するため、スイッチング周波数Ｆ
ｓｗは、サンプリング周期をＴｓとすると、 Ｆｓｗ＝１／（２×Ｔｓ） （２） により表わすことができる。サンプリング変換部２３
は、予め設定したサンプリング周期１１０をサンプリン
グ変換信号１０５の値に応じて、新しいサンプリング周
期１１１に設定する。パルス発生部１０は、正側瞬時出
力電圧信号３０２、負側瞬時出力電圧信号３０３をそれ
ぞれ入力し、サンプリング周期１１１毎に所要の瞬時出
力電圧の時間量換算データに変換し、このデータを同じ
サンプリング周期１１１毎に起動されるタイマにセット
して、正側ＰＷＭ信号５００、負側ＰＷＭ信号５０１を
得る。なお、図３においては、一相分のＰＷＭ信号につ
いて説明しており、さらにＰＷＭ信号５００、５０１
は、図示していないパルス分配器により、３レベルイン
バータに対応した信号に処理される。Next, FIG. 3 shows an embodiment in which the present invention is applied to control of a three-level inverter device for driving a vehicle.
In FIG. 3, the counter unit 1 has a counter operation signal 20.
1 to perform up or down counting operation,
In this embodiment, when the counter operation signal 201 is "1", the count is up, and when the counter operation signal 201 is "0", the count is down. In the case of up-counting, the up-count setting unit 11 counts a preset count amount 112, and in the case of down-counting, the down-count setting unit 12 counts a preset count amount 113. The count limit unit 2
The count output 101 of the counter unit 1 is limited, the lowest value is zero, and the highest value is selected in consideration of the operating environment of the inverter. The comparator 21 compares the output 102 of the count limit unit 2 with the detection level signal 114 preset by the detection level setting unit 13, and outputs a detection signal 103.
Is output. If the output 102 of the count limiter 2 is equal to or higher than the detection level signal 114, the counter outputs "1"; otherwise, it outputs "0". The time delay unit 3 detects the detection signal 1
03 and the switching frequency drop detection signal 104
Is output. When the detection signal 103 becomes “1”, the switching frequency drop detection signal 104 also becomes “1”. However, even if the detection signal 103 returns to “0”, the counter 1 counts down and the count limiter 2 A time delay longer than the time until the output 102 of the
The switching frequency drop detection signal 104 is returned to “0”. The timer count unit 4 receives the switching frequency drop detection signal 104, outputs a sampling conversion signal 105 for converting a sampling period 110 related to setting of the switching frequency to a predetermined value, and continuously controls the sampling period. Set the timer to run. The counter operation signal 201 will be described. Since it is not necessary to reduce the switching frequency in the one-pulse modulation, the comparator 20 compares the output voltage command E * with the limit output 115 of the command value limit unit 14 in which the one-pulse voltage command value is set in advance. The output 202 outputs “1” for modulation, and “0” for other dipolar, partial dipolar, and unipolar modulation. The output 202 is inverted by the inverter 32, and the output 203 is output in one-pulse modulation.
Becomes "0", and the counter operation signal 201 output from the AND gate 30 becomes "0". Further, the operation signal GST of the inverter is input to the AND gate 30. In the present embodiment, GST = "1" when the inverter operates, and "0" when the inverter stops. Further, an output 204 obtained by inverting the switching frequency drop detection signal 104 by the inverter 31 is also input to the AND gate 30. Therefore, while the switching frequency drop detection signal 104 is being output, the counter operation signal 201 is “0”, and the counter unit 1 performs a down-count operation. The phase calculator 5 calculates the fundamental phase of the output voltage of the inverter from the inverter frequency command Fi *. Although not shown, the inverter frequency command Fi * is obtained by calculating the rotation frequency of the electric motor from the output of the rotation frequency detector attached to the wheel, and adding the calculated rotation frequency to the slip frequency command. The output 106 of the phase calculator 5 is converted into a sine wave signal 107 by the sine wave calculator 6. Amplitude setting section 7
Calculates the required instantaneous output voltage of the inverter from the output voltage command E * of the inverter. The output voltage command E * is a command value of the inverter output voltage determined from the inverter frequency command Fi * and a filter capacitor voltage and a motor current (not shown) so that the V / F characteristic is constant. . Output 108 of amplitude setting unit 7 and sine wave signal 1
07 in the multiplier 22 to obtain an instantaneous output voltage signal 301. The bias setting unit 8 outputs the output 108 of the amplitude setting unit 7.
, An addition / subtraction is performed on the instantaneous output voltage signal 301, and a bias amount 109 for continuously realizing dipolar modulation, partial dipolar modulation, and unipolar modulation is set.
The instantaneous output voltage signal 301 and the bias amount 109 are added by the adder 33, and the positive-side instantaneous output voltage signal 302 and the subtractor 3
4 to obtain negative side instantaneous output voltage signals 303, respectively. The sampling setting unit 9 performs a sampling period 110 from the clock Tc to a timer included in the pulse generation unit 10.
Set. Although it depends on the type of the timer, as a normal pulse generation timer, the rising or falling of the pulse is set for each sampling cycle, so that the switching frequency F
sw can be represented by Fsw = 1 / (2 × Ts) (2) where Ts is the sampling period. Sampling converter 23
Sets a preset sampling period 110 to a new sampling period 111 according to the value of the sampling conversion signal 105. The pulse generator 10 receives the positive-side instantaneous output voltage signal 302 and the negative-side instantaneous output voltage signal 303, converts the data into required instantaneous output voltage time conversion data for each sampling cycle 111, and converts the data into the same sampling data. A positive PWM signal 500 and a negative PWM signal 501 are obtained by setting the timer to be activated every period 111. Note that FIG. 3 illustrates a PWM signal for one phase, and furthermore, PWM signals 500 and 501.
Is processed into a signal corresponding to a three-level inverter by a pulse distributor (not shown).
【０００９】本実施例の動作を説明する。いま、出力電
圧指令Ｅ*と、インバータ周波数指令Ｆｉ*が与えられる
と、振幅設定部７の出力１０８と正弦波演算部６の正弦
波信号１０７を乗算器２２で乗算し、瞬時出力電圧信号
３０１を出力する。一方、振幅設定部７の出力１０８に
対して、バイアス設定部８でダイポーラ変調、部分ダイ
ポーラ変調、ユニポーラ変調を連続的に実現するための
バイアス量１０９を設定する。ここで、バイアス量１０
９と各変調の関係を図５（ａ）に示す。出力電圧指令Ｅ
*が低い値のとき、すなわち変調率Ａが０〜Ａ0の間はバ
イアス量ＢをＢ0に設定し、ダイポーラ変調を実現す
る。出力電圧指令Ｅ*が中間の値のとき、すなわち変調
率ＡがＡ0〜Ａ1の間はバイアス量ＢをＢ0から漸減する
ように設定し、部分ダイポーラ変調を実現する。また、
出力電圧指令Ｅ*が高い値のとき、すなわち変調率Ａが
Ａ1より大きいときはバイアス量Ｂをゼロに設定し、ユ
ニポーラ変調を実現する。なお、出力電圧指令Ｅ*が最
大値のときは１パルス変調を実現する。続いて、瞬時出
力電圧信号３０１とバイアス量１０９とを加算器３３で
加算して正側瞬時出力電圧信号３０２、減算器３４で減
算して負側瞬時出力電圧信号３０３を得、それぞれパル
ス発生部１０に入力される。また、サンプリング設定部
９にクロックＴｃを入力し、サンプリング設定部９から
予め設定したサンプリング周期１１０が出力され、サン
プリング変換部２３を介して新しいサンプリング周期１
１１（後述する。）に設定され、パルス発生部１０に入
力される。パルス発生部１０では、正側瞬時出力電圧信
号３０２、負側瞬時出力電圧信号３０３をサンプリング
周期１１１毎に所要の瞬時出力電圧の時間量換算データ
に変換し、このデータを同じサンプリング周期１１１毎
に起動されるタイマにセットして、正側ＰＷＭ信号５０
０、負側ＰＷＭ信号５０１を出力する。ＰＷＭ信号５０
０、５０１は、図示していないパルス分配器により、３
レベルインバータに対応した信号に処理され、３レベル
インバータ装置をＰＷＭ制御する。The operation of the embodiment will be described. Now, when the output voltage command E * and the inverter frequency command Fi * are given, the output 108 of the amplitude setting unit 7 and the sine wave signal 107 of the sine wave calculation unit 6 are multiplied by the multiplier 22 to obtain the instantaneous output voltage signal 301. Is output. On the other hand, with respect to the output 108 of the amplitude setting unit 7, the bias setting unit 8 sets a bias amount 109 for continuously realizing dipolar modulation, partial dipolar modulation, and unipolar modulation. Here, the bias amount 10
FIG. 5A shows the relationship between 9 and each modulation. Output voltage command E
When * is a low value, that is, when the modulation factor A is between 0 and A 0 , the bias amount B is set to B 0 to implement dipolar modulation. When the output voltage command E * has an intermediate value, that is, when the modulation factor A is between A 0 and A 1 , the bias amount B is set so as to gradually decrease from B 0 , and partial dipolar modulation is realized. Also,
When the output voltage command E * is a high value, i.e. the modulation factor A is when greater than A 1 sets the bias amount B to zero, implementing the unipolar modulation. When the output voltage command E * has the maximum value, one-pulse modulation is realized. Subsequently, the instantaneous output voltage signal 301 and the bias amount 109 are added by the adder 33 and subtracted by the subtractor 34 to obtain the positive instantaneous output voltage signal 302 and the negative instantaneous output voltage signal 303. 10 is input. Further, the clock Tc is input to the sampling setting unit 9, a preset sampling period 110 is output from the sampling setting unit 9, and a new sampling period 1 is output via the sampling conversion unit 23.
11 (to be described later) and input to the pulse generator 10. The pulse generator 10 converts the positive-side instantaneous output voltage signal 302 and the negative-side instantaneous output voltage signal 303 into required instantaneous output voltage time conversion data for each sampling period 111, and converts this data for each sampling period 111. Set the timer to be started and set the positive PWM signal 50
0, a negative PWM signal 501 is output. PWM signal 50
Reference numerals 0 and 501 denote 3 by a pulse distributor (not shown).
The signal is processed into a signal corresponding to the level inverter, and the three-level inverter device is PWM-controlled.
【００１０】次に、インバータの動作状態と新しいサン
プリング周期１１１により作成されるスイッチング周波
数Ｆｓｗの関係を図４を用いて説明する。車両が停車し
ている状態から、インバータを起動（スタート）したタ
イミングをＡとする。比較器２０の出力２０２（１パル
ス検知）とスイッチング周波数低下検知信号１０４は
“０”、インバータ動作信号ＧＳＴは“１”であるか
ら、ＡＮＤゲート３０の出力であるカウンタ動作信号２
０１は“１”となり、カウンタ部１はアップカウント動
作を行い、出力１０２は一定量で増加する。この時の新
しいサンプリング周期１１１はサンプリング設定部９の
サンプリング周期１１０と同じ値であり、スイッチング
周波数は初期値のＦｓｗ１である。Ｂでインバータを停
止（ストップ）すると、ＡＮＤゲート３０の出力は
“０”となり、カウンタ部１はダウンカウント動作とな
り、出力１０２は一定量で減少する。Ｃで再びインバー
タを起動させると、カウンタ部１はアップカウント動作
になり、出力１０２は再び一定量で増加する。Ｄで１パ
ルス変調に制御が移行する。１パルス変調ではスイッチ
ング周波数は、インバータ周波数と同値であるため、ス
イッチング損失の影響はない。そこで、１パルス変調領
域ではカウンタ部１をダウンカウント動作させる。Ｅで
１パルス変調から他の変調領域に移行する。まだインバ
ータは動作しているので、出力１０２は一定量で増加
し、Ｆで検知レベルに達する。検知レベル以上ではスイ
ッチング周波数低下検知信号１０４が“１”出力され
る。１０４が“１”になれば、ＡＮＤゲート３０の出力
であるカウンタ動作信号２０１が“０”となり、直ちに
カウンタ部１はダウンカウント動作に入る。同時にタイ
マカウント部４では１０４が“１”になったことで、タ
イマをアップカウントして所定のリミット値まで、サン
プリング変換信号１０５を増加させる。サンプリング変
換部２３は、サンプリング変換信号１０５の値に応じ
て、サンプリング周期１１０を新しいサンプリング周期
１１１に変換し、スイッチング周波数をＦｓｗ１からＦ
ｓｗ２に連続的に低下させる。スイッチング周波数低下
検知信号１０４はカウンタ部１が“０”クリアされるま
でに充分なタイムディレイＴｄをタイムディレイ部３で
設定している。Ｇでインバータを停止させ、Ｈで再び動
作させても、スイッチング周波数低下検知信号１０４は
“１”出力のままのため、スイッチング周波数はＦｓｗ
２に固定されている。Ｉでスイッチング周波数検知信号
１０４がＴｄ経過後“０”に戻り、この時インバータが
動作しているので、カウンタ部１は再びアップカウント
動作を行う。またスイッチング周波数検知信号１０４が
“０”になったことで、タイマカウント部４では、タイ
マをダウンカウントしてゼロになるまで、サンプリング
変換信号１０５を減少させる。この結果、新しいサンプ
リング周期１１１はサンプリング周期１１０に戻り、ス
イッチング周波数はＦｓｗ２からＦｓｗ１に連続的に戻
る。Ｊで再びカウントリミット部２の出力１０２が検知
レベルに達する。この場合の動作はＦ〜Ｉの場合と同様
である。Ｋで１パルス変調に移行し、Ｍで１パルス変調
においてインバータを停止させた場合でも、スイッチン
グ周波数はＦｓｗ２に固定される。Ｎでスイッチング周
波数はＦｓｗ１に戻る。ＮはＡの状態と同じである。こ
のように、本実施例では、１パルス変調を除くダイポー
ラ変調、部分ダイポーラ変調、ユニポーラ変調が長時間
持続するような運転モードの場合には、強制的にスイッ
チング周波数を下げる。また、スイッチング周波数変化
時にも、スイッチング周波数をＦｓｗ１からＦｓｗ２に
連続的に低下させ、また、Ｆｓｗ２からＦｓｗ１に連続
的に戻すので、出力電流の変動もなく、滑らかな制御を
行う。Next, the relationship between the operating state of the inverter and the switching frequency Fsw created by the new sampling period 111 will be described with reference to FIG. Let A be the timing at which the inverter is started (started) from the state where the vehicle is stopped. Since the output 202 (1 pulse detection) of the comparator 20 and the switching frequency drop detection signal 104 are “0” and the inverter operation signal GST is “1”, the counter operation signal 2 output from the AND gate 30 is output.
01 becomes "1", the counter unit 1 performs an up-count operation, and the output 102 increases by a fixed amount. The new sampling period 111 at this time has the same value as the sampling period 110 of the sampling setting unit 9, and the switching frequency is the initial value Fsw1. When the inverter is stopped (stopped) at B, the output of the AND gate 30 becomes "0", the counter section 1 performs a down-count operation, and the output 102 decreases by a fixed amount. When the inverter is started again at C, the counter unit 1 starts an up-count operation, and the output 102 increases again by a constant amount. At D, control shifts to one-pulse modulation. In the one-pulse modulation, the switching frequency has the same value as the inverter frequency, so there is no influence of the switching loss. Therefore, in the one-pulse modulation region, the counter unit 1 is operated to count down. E shifts from one-pulse modulation to another modulation area. Since the inverter is still operating, the output 102 increases by a certain amount and reaches the detection level at F. At a level higher than the detection level, the switching frequency drop detection signal 104 is output as “1”. When 104 becomes "1", the counter operation signal 201 which is the output of the AND gate 30 becomes "0", and the counter unit 1 immediately starts the down-count operation. At the same time, when the value of 104 becomes “1”, the timer count unit 4 counts up the timer and increases the sampling conversion signal 105 to a predetermined limit value. The sampling conversion unit 23 converts the sampling period 110 to a new sampling period 111 according to the value of the sampling conversion signal 105, and changes the switching frequency from Fsw1 to Fsw1.
It is continuously reduced to sw2. In the switching frequency drop detection signal 104, the time delay unit 3 sets a sufficient time delay Td until the counter unit 1 is cleared to "0". Even if the inverter is stopped at G and operated again at H, the switching frequency is Fsw because the switching frequency drop detection signal 104 remains "1".
It is fixed to 2. At I, the switching frequency detection signal 104 returns to "0" after the elapse of Td. At this time, since the inverter is operating, the counter unit 1 performs the up-counting operation again. Further, when the switching frequency detection signal 104 becomes “0”, the timer count unit 4 counts down the timer and decreases the sampling conversion signal 105 until it becomes zero. As a result, the new sampling period 111 returns to the sampling period 110, and the switching frequency continuously returns from Fsw2 to Fsw1. At J, the output 102 of the count limit unit 2 reaches the detection level again. The operation in this case is the same as in the case of FI. The switching frequency is fixed to Fsw2 even when the operation shifts to one-pulse modulation with K and the inverter is stopped in one-pulse modulation with M. At N, the switching frequency returns to Fsw1. N is the same as the state of A. As described above, in the present embodiment, the switching frequency is forcibly reduced in the operation mode in which the dipolar modulation other than the one-pulse modulation, the partial dipolar modulation, and the unipolar modulation last for a long time. Also, when the switching frequency changes, the switching frequency is continuously reduced from Fsw1 to Fsw2, and is continuously returned from Fsw2 to Fsw1, so that the output current does not change and smooth control is performed.
【００１１】次に、スイッチング損失Ｌを図５により説
明する。図５（ａ）は先に説明したようにバイアス量Ｂ
と各変調方式の関係を示し、図５（ｂ）はサンプリング
周期Ｔｓ、図５（ｃ）はスイッチング損失Ｌを示す。ダ
イポーラ変調及びユニポーラ変調時のサンプリング周期
を図５（ｂ）に示すようにそれぞれＴｓｏとしたとき、
ダイポーラ変調は主回路素子に対するスイッチング周波
数がユニポーラ変調の約２倍となるので、図５（ｃ）に
示すようにスイッチング損失Ｌはほぼ線図Ｐに示す特性
Ｌ１を呈する。従って、このダイポーラ変調領域で長時
間インバータを動作するような運転モードであれば、素
子の熱損失が増加してしまう。一方、図５（ｂ）に示す
ようにサンプリング周期をダイポーラ変調だけＴｓ１に
上げて、スイッチング周波数をユニポーラ変調とほぼ同
じくすれば、、図５（ｃ）に示すようにスイッチング損
失Ｌはほぼ線図Ｑに示す特性Ｌ０を呈する。従って、図
５（ｃ）に示す斜線の素子の熱損失を軽減することにな
る。なお、部分ダイポーラ変調及びユニポーラ変調につ
いても、それぞれの領域で長時間インバータを動作する
ような運転モードであれば、同様に素子の熱損失が増加
する。そのため、同様に、サンプリング周期を上げてス
イッチング周波数を下げ、素子の熱損失を軽減する。従
って、本実施例によれば、長時間インバータを動作する
ような運転モードのとき、強制的にスイッチング周波数
を下げることにより、スイッチングによる素子の熱損失
を抑制することができる。ここで、本発明の実施例とし
てダイポーラ変調、部分ダイポーラ変調及びユニポーラ
変調からなる運転モードについて説明したが、ダイポー
ラ変調及びユニポーラ変調からなる運転モードについて
も本発明を適用できることは云うまでもない。Next, the switching loss L will be described with reference to FIG. FIG. 5A shows the bias amount B as described above.
FIG. 5B shows the sampling period Ts, and FIG. 5C shows the switching loss L. When the sampling periods at the time of the dipolar modulation and the unipolar modulation are respectively Tso as shown in FIG.
In the dipolar modulation, the switching frequency with respect to the main circuit element is about twice that of the unipolar modulation. Therefore, the switching loss L substantially exhibits the characteristic L1 shown in the diagram P as shown in FIG. Therefore, in an operation mode in which the inverter operates in the dipolar modulation region for a long time, the heat loss of the element increases. On the other hand, if the sampling period is raised to Ts1 by dipolar modulation as shown in FIG. 5B and the switching frequency is made substantially the same as that of the unipolar modulation, the switching loss L becomes almost a diagram as shown in FIG. 5C. The characteristic L0 shown in Q is exhibited. Therefore, the heat loss of the hatched element shown in FIG. 5C is reduced. In the case of the partial dipolar modulation and the unipolar modulation, if the operation mode is such that the inverter is operated for a long time in each region, the heat loss of the element similarly increases. Therefore, similarly, the sampling frequency is increased to lower the switching frequency, and the heat loss of the element is reduced. Therefore, according to the present embodiment, in the operation mode in which the inverter is operated for a long time, the switching frequency is forcibly reduced, so that the heat loss of the element due to switching can be suppressed. Here, an operation mode including dipolar modulation, partial dipolar modulation, and unipolar modulation has been described as an embodiment of the present invention. However, it is needless to say that the present invention can be applied to an operation mode including dipolar modulation and unipolar modulation.
【００１２】[0012]
【発明の効果】以上説明したように、本発明によれば、
１パルス変調を除くダイポーラ変調、部分ダイポーラ変
調、ユニポーラ変調が長時間持続するような運転モード
の場合、また、１パルス変調を除くダイポーラ変調、ユ
ニポーラ変調が長時間持続するような運転モードの場合
には、強制的にスイッチング周波数を下げることによ
り、スイッチングによる主回路素子の熱損失を抑制する
ことができる。特に、ダイポーラ変調が長時間持続する
ような低定速運転においては、有効である。また、スイ
ッチング周波数変化時にも、スイッチング周波数を連続
的に低下させ、また、元に戻すので、出力電流の変動も
なく、滑らかなインバータ制御を行うことができる。As described above, according to the present invention,
In the operation mode in which dipolar modulation, partial dipolar modulation, and unipolar modulation except for one-pulse modulation last for a long time, and in the operation mode in which dipolar modulation and unipolar modulation except for one-pulse modulation last for a long time By forcibly reducing the switching frequency, heat loss of the main circuit element due to switching can be suppressed. In particular, it is effective in a low constant speed operation in which the dipolar modulation is maintained for a long time. Further, even when the switching frequency changes, the switching frequency is continuously reduced and returned to the original value, so that the output current does not change and smooth inverter control can be performed.
【図１】本発明を適用する車両駆動用の３レベルインバ
ータ装置の主回路構成図FIG. 1 is a main circuit configuration diagram of a three-level inverter device for driving a vehicle to which the present invention is applied.
【図２】３レベルインバータの出力電圧を説明する表図FIG. 2 is a table illustrating output voltages of a three-level inverter.
【図３】本発明の一実施例を示す制御ブロック図FIG. 3 is a control block diagram showing one embodiment of the present invention.
【図４】インバータの動作とスイッチング周波数の関係
を示す図FIG. 4 is a diagram showing the relationship between the operation of the inverter and the switching frequency.
【図５】ダイポーラ変調でのスイッチング損失を示す図FIG. 5 is a diagram showing switching loss in dipolar modulation.
【図６】３レベルインバータの微小電圧の制御を説明す
る図FIG. 6 is a diagram illustrating control of a minute voltage of a three-level inverter.
１ カウンタ部 ３ タイムディレイ部 ４ タイマカウント部 ９ サンプリング設定部 １０ パルス発生部 １１ アップカウント設定部 １２ ダウンカウント設定部 １３ 検知レベル設定部 ２３ サンプリング変換部 １０４ スイッチング周波数低下検知信号 １０５ サンプリング変換信号 １１０ サンプリング周期 １１１ 新しいサンプリング周期 ２０１ カウンタ動作信号 DESCRIPTION OF SYMBOLS 1 Counter part 3 Time delay part 4 Timer count part 9 Sampling setting part 10 Pulse generation part 11 Up count setting part 12 Down count setting part 13 Detection level setting part 23 Sampling conversion part 104 Switching frequency drop detection signal 105 Sampling conversion signal 110 Sampling Period 111 New sampling period 201 Counter operation signal
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−308704（ＪＰ，Ａ) 特開 平５−146160（ＪＰ，Ａ) 特開 平５−119165（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02M 7/5387 H02P 7/63 ────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-5-308704 (JP, A) JP-A-5-146160 (JP, A) JP-A-5-119165 (JP, A) (58) Field (Int.Cl. 7 , DB name) H02M 7/48 H02M 7/5387 H02P 7/63
Claims (2)
て、高電圧と中間電圧及び低電圧の３つの電圧レベルを
発生し、主回路のスイッチング素子のオン・オフ動作に
より前記３つの電圧レベルを選択的に出力する３レベル
インバータにおいて、少なくともダイポーラ変調、ユニ
ポーラ変調、１パルス変調を適用するインバータ制御で
あって、前記１パルス変調を除く各変調によるインバー
タの動作時間を計測する手段と、その動作時間が所定時
間以上になった時点で所定の時間だけインバータのスイ
ッチング周波数を下げる手段を備えることを特徴とする
パルス幅変調方式インバータの制御装置。1. A DC power supply voltage is divided into two DC voltages to generate three voltage levels of a high voltage, an intermediate voltage and a low voltage, and the three voltages are turned on / off by a switching element of a main circuit. A three-level inverter for selectively outputting a level, wherein at least dipolar modulation, unipolar modulation, and inverter control applying one-pulse modulation, and a means for measuring an operation time of the inverter by each modulation except for the one-pulse modulation; A control device for a pulse width modulation type inverter, comprising means for lowering the switching frequency of the inverter by a predetermined time when the operation time becomes longer than a predetermined time.
て、主回路のスイッチング素子のオン・オフ動作により
３つの電圧レベルを選択的に出力する３レベルインバー
タにおいて、少なくともダイポーラ変調、ユニポーラ変
調の制御中であり、かつスイッチング周波数低下検知信
号がクリアされている時に、該インバータの動作信号に
よりカウントアップを行い、１パルス変調制御、もしく
は該インバータの停止信号、もしくはスイッチング周波
数低下検知信号のセット時にカウントダウンを行う手段
と、カウント値が所定の検知レベルを上回った時、所定
の時間スイッチング周波数低下検知信号をセットすると
共に、該インバータのスイッチング周波数を所定の時間
下げ、該スイッチング周波数低下検知信号がクリアされ
た時、該インバータのスイッチング周波数を初期状態に
戻す手段を備えることを特徴とするパルス幅変調方式イ
ンバータの制御装置。2. A three-level inverter which divides a DC power supply voltage into two DC voltages and selectively outputs three voltage levels by turning on / off a switching element of a main circuit, wherein at least dipolar modulation and unipolar modulation are provided. When the switching frequency lowering detection signal is cleared and the switching frequency lowering detection signal is cleared, the count-up is performed by the operation signal of the inverter, and one-pulse modulation control or the inverter stop signal or the setting of the switching frequency lowering detecting signal is set. Means for counting down at a time, and when the count value exceeds a predetermined detection level, sets a switching frequency lowering detection signal for a predetermined time and lowers the switching frequency of the inverter for a predetermined time, and the switching frequency lowering detection signal When cleared, the inverter A control device for a pulse width modulation type inverter, comprising: means for restoring the switching frequency to an initial state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14828595A JP3341004B2 (en) | 1995-05-23 | 1995-05-23 | Control device for pulse width modulation type inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14828595A JP3341004B2 (en) | 1995-05-23 | 1995-05-23 | Control device for pulse width modulation type inverter |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002042707A Division JP3413189B2 (en) | 2002-02-20 | 2002-02-20 | Control device for pulse width modulation type inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08322261A JPH08322261A (en) | 1996-12-03 |
| JP3341004B2 true JP3341004B2 (en) | 2002-11-05 |
Family
ID=15449356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14828595A Expired - Fee Related JP3341004B2 (en) | 1995-05-23 | 1995-05-23 | Control device for pulse width modulation type inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341004B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3350010B2 (en) | 1999-11-26 | 2002-11-25 | エヌイーシーマイクロシステム株式会社 | Three-phase pulse width modulation waveform generator |
| JP5844164B2 (en) * | 2012-01-19 | 2016-01-13 | ナブテスコ株式会社 | Airborne motor drive control device |
| US8786232B2 (en) * | 2012-04-20 | 2014-07-22 | Hamilton Sundstrand Corporation | Thermal stress reduction in aircraft motor controllers |
| WO2014081423A1 (en) * | 2012-11-21 | 2014-05-30 | Otis Elevator Company | Neutral point clamped multilevel converter |
| US11420523B2 (en) * | 2020-09-25 | 2022-08-23 | GM Global Technology Operations LLC | Enhanced electric drive vehicle operation via pulse width modulation (PWM) type and frequency control |
-
1995
- 1995-05-23 JP JP14828595A patent/JP3341004B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08322261A (en) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450306A (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
| JP2888104B2 (en) | Power converter | |
| TW200924366A (en) | Matrix converter | |
| US5532569A (en) | Inverter control apparatus | |
| JP3341004B2 (en) | Control device for pulse width modulation type inverter | |
| JP3755089B2 (en) | Electric vehicle control device | |
| JP3413189B2 (en) | Control device for pulse width modulation type inverter | |
| JP3700019B2 (en) | Electric vehicle control device | |
| JP2006352942A (en) | Power converter | |
| JP2005348597A (en) | Controller for electric vehicle | |
| JP3156478B2 (en) | Control device for pulse width modulation type inverter | |
| JP3747259B2 (en) | Electric vehicle control device | |
| JP3392939B2 (en) | Voltage converter for power converter | |
| JPH11164565A (en) | Power converter | |
| JP3341047B2 (en) | Multi-level power converter | |
| JP4277360B2 (en) | 3-level inverter controller | |
| JP2005176600A (en) | Control unit of electric vehicle | |
| JP2877577B2 (en) | AC electric vehicle control device | |
| JP3446348B2 (en) | Control method and control device for power converter | |
| JP3207582B2 (en) | Neutral point clamp type power converter control method and control device | |
| JPH082183B2 (en) | Control method of series N-fold inverter | |
| JPH0515167A (en) | Control method for neutral clamping power converter | |
| JP2924133B2 (en) | PWM inverter control device | |
| JP3115160B2 (en) | Power converter | |
| JPH0667200B2 (en) | Control method of current source PWM converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |