JP3340868B2 - Superconducting base transistor and method of manufacturing the same - Google Patents
Superconducting base transistor and method of manufacturing the sameInfo
- Publication number
- JP3340868B2 JP3340868B2 JP30936994A JP30936994A JP3340868B2 JP 3340868 B2 JP3340868 B2 JP 3340868B2 JP 30936994 A JP30936994 A JP 30936994A JP 30936994 A JP30936994 A JP 30936994A JP 3340868 B2 JP3340868 B2 JP 3340868B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- srtio
- substrate
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、超電導ベーストランジ
スタの作製方法に関するものである。The present invention relates to a method for manufacturing a superconducting base transistor.
【０００２】[0002]
【従来の技術】従来、このような分野の技術としては、
例えば、「Ｆｕｍｉｈｉｋｏ Ｔｏｄａ ａｎｄ Ｈｉ
ｔｏｓｈｉ Ａｂｅ Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．Ｖｏｌ．３３（１９９４）ｐｐ．Ｌ３１８−Ｌ３２
０ “Ｉｎ／（Ｂａ，Ｒｂ）ＢｉＯ3 ／ＳｒＴｉＯ
3 （Ｎｂ）Ｔｈｒｅｅ−Ｔｅｒｍｉｎａｌ Ｄｅｖｉｃ
ｅ”」に開示されるものがあった。2. Description of the Related Art Conventionally, techniques in such a field include:
For example, "Fumihiko Toda and Hi
toshi Abe Jpn. J. Appl. Phys
s. Vol. 33 (1994) pp. L318-L32
0 “In / (Ba, Rb) Bio 3 / SrTiO
3 (Nb) Three-Terminal Device
e "".
【０００３】図３はかかる従来のＩｎ／ＢＲＢＯ／ＳＴ
Ｏ三端子素子の平面図、図４は図３のＡ−Ａ線断面図で
ある。これらの図に示すように、超電導ベーストランジ
スタにおいて、Ｎｂをドープしたｎ型の半導体であるＳ
ｒＴｉＯ3 〔ＳＴＯ（Ｎｂ）〕基板１を用い、このＳＴ
Ｏ（Ｎｂ）基板１上に、（Ｂａ，Ｒｂ）ＢｉＯ3 （以
下、ＢＲＢＯという）薄膜２を分子線エピタキシー法
（ＭＢＥ）等で作製した後、Ｉｎからなるコレクタ電極
３、Ａｕからなるベース電極４を蒸着する。フォトリソ
工程等でベース領域を形成した後、Ａｌからなるエミッ
タ電極５を蒸着する。その後、フォトレジスト６を保護
膜として形成する。FIG. 3 shows such a conventional In / BRBO / ST.
FIG. 4 is a cross-sectional view taken along line AA of FIG. 3. As shown in these figures, in the superconducting base transistor, Nb-doped n-type semiconductor S
rTiO 3 [STO (Nb)] substrate 1
After a (Ba, Rb) BiO 3 (hereinafter referred to as “BRBO”) thin film 2 is formed on an O (Nb) substrate 1 by a molecular beam epitaxy (MBE) method or the like, a collector electrode 3 made of In and a base electrode made of Au 4 is deposited. After forming a base region by a photolithography process or the like, an emitter electrode 5 made of Al is deposited. After that, the photoresist 6 is formed as a protective film.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記し
た構造の三端子素子では、ベース─エミッタ接合面積が
ＳＴＯ（Ｎｂ）基板１上のＢＲＢＯ薄膜２の成長領域と
なるため、コレクタ領域とエミッタ領域の面積比が十分
にとれる構造のものができない。すなわち、キャリアを
受け取るコレクタ領域が、キャリアを注入するエミッタ
領域よりも面積的に小さいという不都合があった。その
ため余分なリーク電流が発生し、素子特性が劣化してし
まうという問題点があった。However, in the three-terminal device having the above-described structure, the base-emitter junction area becomes the growth region of the BRBO thin film 2 on the STO (Nb) substrate 1, so that the collector region and the emitter region are formed. A structure with a sufficient area ratio cannot be obtained. That is, there is a disadvantage that the collector region for receiving carriers is smaller in area than the emitter region for injecting carriers. Therefore, there is a problem that an extra leak current is generated and the element characteristics are deteriorated.
【０００５】本発明は、上記問題点を除去し、コレクタ
領域とエミッタ領域の面積比を十分大きくとることがで
き、余分なリーク電流を無くし、素子特性の向上を図り
得る超電導ベーストランジスタ及びその製造方法を提供
することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances and provides a superconducting base transistor capable of sufficiently increasing the area ratio between a collector region and an emitter region, eliminating unnecessary leakage current and improving element characteristics, and a method of manufacturing the same. The aim is to provide a method.
【０００６】[0006]
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）超電導ベーストランジスタにおいて、不純物ドー
プＳｒＴｉＯ3 基板（１１）と、このＳｒＴｉＯ3 基板
（１１）上に形成される狭窄状の穴（１３）が形成され
るＢａＢｉＯ3 薄膜（１２）と、このＢａＢｉＯ3 薄膜
（１２）上に形成され、前記狭窄状の穴（１３）を介し
て前記ＳｒＴｉＯ3 基板（１１）に接続される（Ｂａ，
Ｒｂ）ＢｉＯ3 薄膜（１４）と、この（Ｂａ，Ｒｂ）Ｂ
ｉＯ3 薄膜（１４）上に形成されるコレクタ電極（１
５）及びベース電極（１６）と、前記（Ｂａ，Ｒｂ）Ｂ
ｉＯ3 薄膜（１４）上に形成されるコレクタ電極（１
５）とベース電極（１６）と離間されて前記ＳｒＴｉＯ
3 基板（１１）上に形成されるエミッタ電極（１７）と
を設けるようにしたものである。According to the present invention, there is provided a superconducting base transistor comprising: an impurity-doped SrTiO 3 substrate (11); and a SrTiO 3 substrate (11) formed on the SrTiO 3 substrate (11). A BaBiO 3 thin film (12) on which a constricted hole (13) is formed, and the SrTiO 3 substrate (11) formed on the BaBiO 3 thin film (12) via the constricted hole (13). (Ba,
Rb) BiO 3 thin film (14) and (Ba, Rb) B
The collector electrode (1) formed on the SiO 3 thin film (14)
5) and the base electrode (16) and the (Ba, Rb) B
The collector electrode (1) formed on the SiO 3 thin film (14)
5) and the SrTiO separated from the base electrode (16).
( 3 ) An emitter electrode (17) formed on a substrate (11).
【０００７】（２）超電導ベーストランジスタの製造方
法において、（ａ）不純物ドープＳｒＴｉＯ3 基板（１
１）上に形成されるＢａＢｉＯ3 薄膜をフォトリソ工程
でパターニングし、ＨＣｌを用いたウエットエッチング
によりＢａＢｉＯ3 薄膜の一部を除去して、狭窄状の穴
（１３）を有するＢａＢｉＯ3 薄膜（１２）を形成する
工程と、（ｂ）前記ＢａＢｉＯ3 薄膜（１２）上に前記
狭窄状の穴（１３）を介して前記ＳｒＴｉＯ3 基板（１
１）に接続されるように（Ｂａ，Ｒｂ）ＢｉＯ 3 薄膜
（１４）を形成する工程と、（ｃ）前記（Ｂａ，Ｒｂ）
ＢｉＯ3 薄膜（１４）上にコレクタ電極（１５）及びベ
ース電極（１６）を形成する工程と、（ｄ）前記（Ｂ
ａ，Ｒｂ）ＢｉＯ3 薄膜（１４）上に形成されるコレク
タ電極（１５）とベース電極（１６）と離間した前記Ｓ
ｒＴｉＯ3 基板（１１）上にエミッタ電極（１７）を形
成する工程とを施すようにしたものである。(2) Method of manufacturing superconducting base transistor
In the method, (a) impurity-doped SrTiOThreeSubstrate (1
1) BaBiO formed onThreePhotolithography process of thin film
And wet etching using HCl
By BaBiOThreeRemove a part of the thin film to form a constricted hole
BaBiO having (13)ThreeForm a thin film (12)
And (b) the BaBiOThreeThe thin film (12)
The SrTiO through the constricted hole (13)ThreeSubstrate (1
(Ba, Rb) BiO to be connected to 1) ThreeThin film
(14) a step of forming (c) the (Ba, Rb)
BiOThreeThe collector electrode (15) and the base electrode are formed on the thin film (14).
Forming a source electrode (16);
a, Rb) BiOThreeCollect formed on the thin film (14)
The S electrode spaced apart from the base electrode (15) and the base electrode (16).
rTiOThreeForm emitter electrode (17) on substrate (11)
And a step of forming the same.
【０００８】（３）請求項２記載の超電導ベーストラン
ジスタの製造方法において、前記工程（ａ）のＨＣｌを
用いたウエットエッチングに代えて、ＨＦ，ＨＮＯ3 を
用いたウエットエッチングを行うようにしたものであ
る。 （４）請求項２記載の超電導ベーストランジスタの製造
方法において、前記工程（ａ）のＨＣｌを用いたウエッ
トエッチングに代えて、前記ＢａＢｉＯ3 薄膜（１２）
をＡｒドライエッチングした後に、ＨＣｌ、ＨＮＯ3 で
前記ＳｒＴｉＯ 3 基板（１１）表面をウエットエッチン
グするようにしたものである。(3) The superconducting base transformer according to claim 2
In the method for manufacturing a transistor, the HCl in the step (a) is
HF, HNO instead of wet etchingThreeTo
That is used for wet etching.
You. (4) Production of the superconducting base transistor according to claim 2
In the method, the wafer using HCl of the step (a) is used.
Instead of the above-mentioned BaBiOThreeThin film (12)
Is dry-etched, HCl, HNOThreeso
The SrTiO ThreeWet etch the surface of the substrate (11)
It is something to be done.
【０００９】（５）超電導ベーストランジスタにおい
て、不純物がドープされたＳｒＴｉＯ 3 基板（２１，３
１）と、このＳｒＴｉＯ3 基板（２１，３１）上に形成
される狭窄状の穴（２３，３３）が形成されるＳｒＴｉ
Ｏ3 薄膜（２２）又はＢａＴｉＯ3 薄膜（３２）と、こ
のＳｒＴｉＯ3 薄膜（２２）又はＢａＴｉＯ3 薄膜（３
２）上に形成され、前記狭窄状の穴（２３，３３）を介
して前記ＳｒＴｉＯ3 基板（２１，３１）に接続される
（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜（２４，３４）と、この
（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜（２４，３４）上に形成さ
れるコレクタ電極（２５，３５）及びベース電極（２
６，３６）と、前記（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜（２
４，３４）上に形成されるコレクタ電極（２５，３５）
とベース電極（２６，３６）と離間されて前記ＳｒＴｉ
Ｏ3 基板（２１，３１）上に形成されるエミッタ電極
（２７，３７）とを設けるようにしたものである。(5) Superconducting base transistor
SrTiO doped with impurities ThreeSubstrate (21, 3
1) and this SrTiOThreeFormed on substrates (21, 31)
SrTi in which constricted holes (23, 33) are formed
OThreeThin film (22) or BaTiOThreeThe thin film (32)
SrTiOThreeThin film (22) or BaTiOThreeThin film (3
2) formed on the upper surface through the constricted holes (23, 33);
And the SrTiOThreeConnected to substrates (21, 31)
(Ba, Rb) BiOThreeThe thin film (24, 34) and this
(Ba, Rb) BiOThreeFormed on the thin film (24, 34)
Collector electrode (25, 35) and base electrode (2
6, 36) and the (Ba, Rb) BiOThreeThin film (2
4, 34) Collector electrode formed on (25, 35)
And the SrTi separated from the base electrodes (26, 36).
OThreeEmitter electrodes formed on substrates (21, 31)
(27, 37).
【００１０】（６）超電導ベーストランジスタの製造方
法において、（ａ）不純物がドープされたＳｒＴｉＯ3
基板（２１，３１）上に形成されるＳｒＴｉＯ3 又はＢ
ａＴｉＯ3 をフォトリソ工程でパターニングし、ドライ
エッチングによりＳｒＴｉＯ 3 又はＢａＴｉＯ3 を除去
した後、ＨＣｌにより洗浄し、狭窄状の穴（２３，３
３）を有するＳｒＴｉＯ3 薄膜（２２）又はＢａＴｉＯ
3 薄膜（３２）を形成する工程と、（ｂ）前記ＳｒＴｉ
Ｏ3 薄膜（２２）又はＢａＴｉＯ3 薄膜（３２）上に前
記狭窄状の穴（２３，３３）を介して前記ＳｒＴｉＯ3
基板（２１，３１）に接続されるように（Ｂａ，Ｒｂ）
ＢｉＯ3 薄膜（２４，３４）を形成する工程と、前記
（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜（２４，３４）上にコレク
タ電極（２５，３５）及びベース電極（２６，３６）を
形成する工程と、前記（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜（２
４，３４）上に形成されるコレクタ電極（２５，３５）
とベース電極（２６，３６）と離間した前記ＳｒＴｉＯ
3 基板（２１，３１）上にエミッタ電極（２７，３７）
を形成する工程とを施すようにしたものである。(6) Method of manufacturing superconducting base transistor
In the method, (a) SrTiO doped with impuritiesThree
SrTiO formed on substrates (21, 31)ThreeOr B
aTiOThreeIs patterned in a photolithography process,
SrTiO by etching ThreeOr BaTiOThreeRemove
After that, the substrate was washed with HCl, and a narrow hole (23, 3) was formed.
SrTiO having 3)ThreeThin film (22) or BaTiO
ThreeForming a thin film (32); and (b) forming the SrTi
OThreeThin film (22) or BaTiOThreeOn the thin film (32)
The SrTiO is inserted through the constricted holes (23, 33).Three
(Ba, Rb) so that they are connected to the substrates (21, 31)
BiOThreeForming a thin film (24, 34);
(Ba, Rb) BiOThreeCollect on the thin film (24, 34)
Data electrodes (25, 35) and base electrodes (26, 36)
Forming, and the (Ba, Rb) BiOThreeThin film (2
4, 34) Collector electrode formed on (25, 35)
SrTiO separated from the base electrodes (26, 36)
ThreeEmitter electrodes (27, 37) on substrates (21, 31)
Is formed.
【００１１】（７）請求項６記載の超電導ベーストラン
ジスタの製造方法において、前記工程（ａ）のＨＣｌに
よる洗浄に代えて、ＨＦ，ＨＮＯ3 による洗浄を行うよ
うにしたものである。 （８）請求項６記載の超電導ベーストランジスタの製造
方法において、前記工程（ａ）のドライエッチングを行
わず、ＨＣｌ、ＨＦ又はＨＮＯ3 によるウエットエッチ
ングだけで狭窄状の穴（２３，３３）を有するＳｒＴｉ
Ｏ3 薄膜（２２）又はＢａＴｉＯ3 薄膜（３２）を形成
するようにしたものである。(7) The method for manufacturing a superconducting base transistor according to claim 6, wherein the cleaning with HF and HNO 3 is performed instead of the cleaning with HCl in the step (a). (8) In the method of manufacturing a superconducting base transistor according to claim 6, wherein without dry etching step (a), HCl, having a bore (23, 33) narrowing like only wet etching using HF or HNO 3 SrTi
An O 3 thin film (22) or a BaTiO 3 thin film (32) is formed.
【００１２】（９）請求項６記載の超電導ベーストラン
ジスタの製造方法において、前記工程（ａ）のＳｒＴｉ
Ｏ3 膜（２２）をレーザーアブレーション法によるホモ
エピタキシャル成長により成膜するようにしたものであ
る。 （１０）請求項６記載の超電導ベーストランジスタの製
造方法において、前記工程（ａ）のＢａＴｉＯ3 薄膜
（３２）を分子線エピタキシャル成長により成膜するよ
うにしたものである。(9) The method of manufacturing a superconducting base transistor according to claim 6, wherein the SrTi in the step (a) is used.
The O 3 film (22) is formed by homoepitaxial growth by a laser ablation method. (10) The method for manufacturing a superconducting base transistor according to claim 6, wherein the BaTiO 3 thin film (32) in the step (a) is formed by molecular beam epitaxial growth.
【００１３】[0013]
（１）請求項１〜１０記載の超電導ベーストランジスタ
又はその製造方法によれば、エミッタ領域が限定される
ことになり、コレクタ領域とエミッタ領域の面積比を十
分大きくとることができ、余分なリーク電流を無くし、
素子特性の向上を図ることができる。(1) According to the superconducting base transistor or the method of manufacturing the same according to claims 1 to 10, the emitter region is limited, the area ratio between the collector region and the emitter region can be made sufficiently large, and extra leakage Eliminate the current,
The element characteristics can be improved.
【００１４】（２）請求項１記載の超電導ベーストラン
ジスタによれば、特に、ＢａＢｉＯ 3 （ＢＢＯ）薄膜は
半導体であり、ＢＲＢＯ薄膜が超電導体となる２０Ｋの
低温では、高抵抗となり絶縁体の役割を果たし、エミッ
タ領域を限定できる。また、ＢＢＯ薄膜の上のＢＲＢＯ
薄膜、ＢＢＯに対するミスフィットが−２％と小さく結
晶性がよく、素子特性の向上を図ることができる。(2) The superconducting base transformer according to claim 1.
According to Vista, in particular, BaBiO Three(BBO) thin film
20K, which is a semiconductor and whose BRBO thin film becomes a superconductor
At low temperatures, the resistance becomes high and plays the role of an insulator.
Data area can be limited. BRBO on the BBO thin film
Misfit for thin film and BBO is as small as -2%.
It has good crystallinity and can improve element characteristics.
【００１５】（３）請求項２記載の超電導ベーストラン
ジスタの製造方法によれば、上記効果に加え、ＨＣｌ処
理によりＢＲＢＯとＳＴＯ（Ｎｂ）界面におけるＩ−Ｖ
特性の逆耐圧を向上させることができる。 （４）請求項４記載の超電導ベーストランジスタの製造
方法によれば、ドライエッチング後にウエットエッチン
グを行うことにより、ＳＴＯ（Ｎｂ）基板上にＢＲＢＯ
薄膜を良好に成長させることができる。(3) According to the method of manufacturing a superconducting base transistor of the second aspect, in addition to the above effects, the IV treatment at the BRBO and STO (Nb) interface by HCl treatment is performed.
The reverse withstand voltage of the characteristics can be improved. (4) According to the method for manufacturing a superconducting base transistor according to the fourth aspect, by performing wet etching after dry etching, BRBO is formed on the STO (Nb) substrate.
A thin film can be favorably grown.
【００１６】（５）請求項５記載の超電導ベーストラン
ジスタによれば、特に、ＳＴＯ薄膜は半導体であり、Ｂ
ＲＢＯ薄膜が超電導体となる２０Ｋの低温では、高抵抗
となる絶縁体の役割を果たし、エミッタ領域を限定でき
る。 （６）請求項６記載の超電導ベーストランジスタの製造
方法によれば、特に、上記効果に加え、ＨＣｌ処理によ
りＢＲＢＯとＳＴＯ（Ｎｂ）界面におけるＩ−Ｖ特性の
逆耐圧を向上させることができる。また、ドライエッチ
ング後にウエットエッチングを行うことにより、ＳＴＯ
（Ｎｂ）基板上にＢＲＢＯ薄膜を良好に成長させること
ができる。(5) According to the superconducting base transistor of the fifth aspect, in particular, the STO thin film is a semiconductor, and
At a low temperature of 20K where the RBO thin film becomes a superconductor, it functions as an insulator having a high resistance, and the emitter region can be limited. (6) According to the method of manufacturing a superconducting base transistor according to the sixth aspect, in addition to the above effects, the reverse breakdown voltage of the IV characteristics at the BRBO and STO (Nb) interface can be improved by HCl treatment. Also, by performing wet etching after dry etching, the STO
(Nb) A BRBO thin film can be favorably grown on a substrate.
【００１７】[0017]
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は本発明の第１実施例である超電導ベー
ストランジスタの製造工程断面図（図２のＢ−Ｂ線断面
図）、図２はその超電導ベーストランジスタの平面図で
ある。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view of a superconducting base transistor according to a first embodiment of the present invention in a manufacturing process (a sectional view taken along line BB of FIG. 2), and FIG. 2 is a plan view of the superconducting base transistor.
【００１８】まず、本発明の第１実施例である超電導ベ
ーストランジスタの製造方法を図１を参照しながら説明
する。 （１）まず、図１（ａ）に示すように、ＳｒＴｉＯ
3 （Ｎｂ）〔ＳＴＯ（Ｎｂ）〕（１１０）基板１１上に
ＢａＢｉＯ3 （ＢＢＯ）薄膜１２をＭＢＥ法等で膜厚２
００〜４００Å程度作製する。このＢＢＯ薄膜１２をフ
ォトリソ工程でレジストをパターニングし、ＨＣｌでウ
エットエッチングする。このとき、ＢＢＯ薄膜１２には
パターニングにより、Ｉｎからなるコレクタ電極の接合
面積よりも小さな穴１３があく。First, a method of manufacturing a superconducting base transistor according to a first embodiment of the present invention will be described with reference to FIG. (1) First, as shown in FIG.
3 (Nb) [STO (Nb)] (110) A BaBiO 3 (BBO) thin film 12 is
It is manufactured at about 100 to 400 °. The BBO thin film 12 is patterned with a resist by a photolithography process, and wet-etched with HCl. At this time, a hole 13 smaller than the junction area of the collector electrode made of In is formed in the BBO thin film 12 by patterning.
【００１９】（２）次に、図１（ｂ）に示すように、こ
の基板を用いて（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜１４をＭＢ
Ｅ法等で形成し、ＢＢＯ薄膜１２にあいた穴１３、すな
わち、ＳＴＯ（Ｎｂ）基板１１が露出する穴１３に接続
されるように成長したＢＲＢＯ薄膜１４を形成する。こ
のＢＲＢＯ薄膜１４上にメタルマスクを用いてＩｎから
なるコレクタ電極１５を、それ以外の領域にＡｕからな
るベース電極１６を蒸着する。(2) Next, as shown in FIG. 1B, a (Ba, Rb) BiO 3 thin film 14 is
A BRBO thin film 14 formed by the E method or the like and grown so as to be connected to the hole 13 formed in the BBO thin film 12, that is, the hole 13 exposing the STO (Nb) substrate 11 is formed. A collector electrode 15 made of In is deposited on the BRBO thin film 14 by using a metal mask, and a base electrode 16 made of Au is deposited in other areas.
【００２０】（３）次に、図１（ｃ）に示すように、メ
タルマスクを用いてＳＴＯ（Ｎｂ）基板１１上にＡｌか
らなるエミッタ電極１７を蒸着する。その後、フォトレ
ジスト１８を保護膜として形成する。図２は上記工程を
経て得られた超電導ベーストランジスタの平面図であ
る。このように構成することにより、限定されたエミッ
タ領域を使用することによって素子特性は大幅に改善す
ることができた。(3) Next, as shown in FIG. 1C, an emitter electrode 17 made of Al is deposited on the STO (Nb) substrate 11 using a metal mask. After that, a photoresist 18 is formed as a protective film. FIG. 2 is a plan view of the superconducting base transistor obtained through the above steps. With this configuration, the device characteristics can be significantly improved by using a limited emitter region.
【００２１】ここで、ＢＢＯ薄膜１２は半導体であり、
ＢＲＢＯ薄膜１４が超電導体となる２０Ｋの低温では、
高抵抗となり絶縁体の役割を果たし、エミッタ領域を限
定できる。またＢＢＯ薄膜１２の上のＢＲＢＯ薄膜１
４、ＢＢＯに対するミスフィットが−２％と小さく結晶
性がよく、素子特性を向上させる効果がある。さらにＨ
Ｃｌ処理によりＢＲＢＯとＳＴＯ（Ｎｂ）界面における
Ｉ−Ｖ特性の逆耐圧を向上する効果がある。Here, the BBO thin film 12 is a semiconductor,
At a low temperature of 20K where the BRBO thin film 14 becomes a superconductor,
It has high resistance and plays a role of an insulator, so that the emitter region can be limited. BRBO thin film 1 on BBO thin film 12
4. The misfit to BBO is as small as -2%, the crystallinity is good, and there is an effect of improving the device characteristics. Further H
The Cl treatment has the effect of improving the reverse breakdown voltage of the IV characteristics at the BRBO and STO (Nb) interface.
【００２２】上記実施例では、ＢＢＯ薄膜１２のウエッ
トエッチングに用いるエッチャントとしては、ＨＣｌに
代えて、ＨＦあるいはＨＮＯ3 を用いることができる。
また、ＢＢＯ薄膜１２をＡｒドライエッチングした後
に、ＨＣｌ、ＨＮＯ3 でＳＴＯ（Ｎｂ）基板１１表面を
ウエットエッチングするようにしても良い。ここで、ウ
エットエッチングをするのは、ドライエッチングだけで
はＳＴＯ（Ｎｂ）基板１１上にＢＲＢＯ薄膜１４が成長
しないためである。In the above embodiment, HF or HNO 3 can be used instead of HCl as an etchant used for wet etching of the BBO thin film 12.
After the BBO thin film 12 is dry-etched with Ar, the surface of the STO (Nb) substrate 11 may be wet-etched with HCl and HNO 3 . Here, the wet etching is performed because the BRBO thin film 14 does not grow on the STO (Nb) substrate 11 only by dry etching.
【００２３】次に、本発明の第２実施例について説明す
る。図５は本発明の第２実施例である超電導ベーストラ
ンジスタの製造工程断面図（図６のＣ−Ｃ線断面図）、
図６はその超電導ベーストランジスタの平面図である。
まず、本発明の第２実施例である超電導ベーストランジ
スタの製造方法を図５を参照しながら説明する。Next, a second embodiment of the present invention will be described. FIG. 5 is a sectional view of a manufacturing process of a superconducting base transistor according to a second embodiment of the present invention (a sectional view taken along line CC in FIG. 6).
FIG. 6 is a plan view of the superconducting base transistor.
First, a method for manufacturing a superconducting base transistor according to a second embodiment of the present invention will be described with reference to FIG.
【００２４】（１）まず、図５（ａ）に示すように、Ｓ
ｒＴｉＯ3 （Ｎｂ：０．１ｗｔ％）（１１０）基板２１
上に、ＳｒＴｉＯ3 （ＳＴＯ）薄膜２２をレーザーアブ
レーション法等で膜厚２００〜４００Å程度ホモエピタ
キシャル成長させる。このＳＴＯ薄膜２２をフォトリソ
工程でレジストをパターニングし、ドライエッチングで
ＳＴＯ薄膜部分をエッチングした後、ＨＣｌ溶液で数秒
間洗浄する。この時、ＳＴＯ薄膜２２にはパターニング
により、Ｉｎからなるコレクタ電極の接合面積よりも小
さな穴２３があく。(1) First, as shown in FIG.
rTiO 3 (Nb: 0.1 wt%) (110) substrate 21
On top, a SrTiO 3 (STO) thin film 22 is homoepitaxially grown to a thickness of about 200 to 400 ° by a laser ablation method or the like. The STO thin film 22 is patterned with a resist by a photolithography process, and the STO thin film portion is etched by dry etching, and then washed with an HCl solution for several seconds. At this time, holes 23 smaller than the junction area of the collector electrode made of In are formed in the STO thin film 22 by patterning.
【００２５】（２）次に、図５（ｂ）に示すように、こ
の基板を用いて、ＢＲＢＯ薄膜２４をＭＢＥ法等で形成
し、ＳＴＯ（Ｎｂ）基板２１にあいた穴２３、すなわ
ち、ＳＴＯ（Ｎｂ）基板２１が露出する穴２３と接続す
るように成長したＢＲＢＯ薄膜２４を形成する。このＢ
ＲＢＯ薄膜２４上にメタルマスクを用いて、Ｉｎからな
るコレクタ電極２５を、それ以外の領域にＡｕからなる
ベース電極２６を蒸着する。(2) Next, as shown in FIG. 5B, using this substrate, a BRBO thin film 24 is formed by MBE or the like, and a hole 23 formed in the STO (Nb) substrate 21, (Nb) A BRBO thin film 24 grown to be connected to the hole 23 where the substrate 21 is exposed is formed. This B
Using a metal mask, a collector electrode 25 made of In is deposited on the RBO thin film 24, and a base electrode 26 made of Au is deposited on the other region.
【００２６】（３）次に、図５（ｃ）に示すように、Ｓ
ＴＯ（Ｎｂ）基板２１上に、メタルマスクを用いてＡｌ
からなるエミッタ電極２７を蒸着する。その後、フォト
レジスト２８を保護膜として形成する。図６は上記工程
を経て得られた超電導ベーストランジスタの平面図であ
る。このように構成することにより、限定されたエミッ
タ領域を使用することによって素子特性は大幅に改善す
ることができた。(3) Next, as shown in FIG.
On a TO (Nb) substrate 21, Al is formed by using a metal mask.
The emitter electrode 27 made of is deposited. Thereafter, a photoresist 28 is formed as a protective film. FIG. 6 is a plan view of the superconducting base transistor obtained through the above steps. With this configuration, the device characteristics can be significantly improved by using a limited emitter region.
【００２７】ここで、ＳＴＯ薄膜２２は半導体であり、
ＢＲＢＯ薄膜２４が超電導体となる２０Ｋの低温では、
高抵抗となり層間絶縁膜の役割を果たし、エミッタ領域
を限定できる。また、ドライエッチング後のＨＣｌ処理
により、ＢＲＢＯ薄膜２４とＳＴＯ（Ｎｂ）基板２１の
界面におけるＩ−Ｖ特性の逆耐圧を向上する効果があ
る。Here, the STO thin film 22 is a semiconductor,
At a low temperature of 20K where the BRBO thin film 24 becomes a superconductor,
The resistance becomes high and plays a role of an interlayer insulating film, so that the emitter region can be limited. Further, the HCl treatment after the dry etching has an effect of improving the reverse withstand voltage of the IV characteristics at the interface between the BRBO thin film 24 and the STO (Nb) substrate 21.
【００２８】上記した第２実施例のＳＴＯ薄膜２２のド
ライエッチング後の酸処理には、ＨＣｌ溶液に代えて、
ＨＦあるいはＨＮＯ3 溶液を用いることができる。酸処
理をするのは、ドライエッチングだけではＳＴＯ（Ｎ
ｂ）基板２１上にＢＲＢＯ薄膜２４が成長しないためで
ある。また、ドライエッチングを行わず、ＨＣｌ、ＨＦ
あるいはＨＮＯ3 によるウエットエッチングだけでＳＴ
Ｏ薄膜２２を、パターニングしても良い。In the acid treatment after the dry etching of the STO thin film 22 according to the second embodiment, instead of the HCl solution,
An HF or HNO 3 solution can be used. The acid treatment is performed only by dry etching with STO (N
b) This is because the BRBO thin film 24 does not grow on the substrate 21. Also, without performing dry etching, HCl, HF
Alternatively, just wet etching with HNO 3
The O thin film 22 may be patterned.
【００２９】次に、本発明の第３実施例について説明す
る。図７は本発明の第３実施例である超電導ベーストラ
ンジスタの製造工程断面図（図８のＤ−Ｄ線断面図）、
図８はその超電導ベーストランジスタの平面図である。
まず、本発明の第３実施例である超電導ベーストランジ
スタの製造方法を図７を参照しながら説明する。Next, a third embodiment of the present invention will be described. FIG. 7 is a sectional view showing a manufacturing process of a superconducting base transistor according to a third embodiment of the present invention (a sectional view taken along line DD in FIG. 8).
FIG. 8 is a plan view of the superconducting base transistor.
First, a method for manufacturing a superconducting base transistor according to a third embodiment of the present invention will be described with reference to FIG.
【００３０】（１）まず、図７（ａ）に示すように、Ｓ
ｒＴｉＯ3 （Ｎｂ：０．１ｗｔ％）（１１０）基板３１
上に層間絶縁膜としてＭＢＥ法等でＢａＴｉＯ3 （ＢＴ
Ｏ）薄膜３２を成膜する。このＢＴＯ薄膜３２をフォト
リソ工程でレジストをパターニングし、ドライエッチン
グでＢＴＯ薄膜３２部分をエッチングした後、ＨＣｌ溶
液で数秒間洗浄する。この時、ＢＴＯ薄膜３２にはパタ
ーニングにより、Ｉｎからなるコレクタ電極の接合面積
よりも小さな穴３３があく。(1) First, as shown in FIG.
rTiO 3 (Nb: 0.1 wt%) (110) substrate 31
On top of this, BaTiO 3 (BT
O) A thin film 32 is formed. A resist is patterned on the BTO thin film 32 by a photolithography process, the BTO thin film 32 is etched by dry etching, and then washed with an HCl solution for several seconds. At this time, a hole 33 smaller than the junction area of the collector electrode made of In is formed in the BTO thin film 32 by patterning.
【００３１】（２）次に、図７（ｂ）に示すように、こ
の基板を用いて、ＢＲＢＯ薄膜３４をＭＢＥ法等で形成
し、ＳＴＯ（Ｎｂ）基板３１が露出する穴３３と接続す
るように成長したＢＲＢＯ薄膜３４を形成する。このＢ
ＲＢＯ薄膜３４上にメタルマスクを用いてＩｎからなる
コレクタ電極３５を、それ以外の領域にＡｕからなるベ
ース電極３６を蒸着する。(2) Next, as shown in FIG. 7B, using this substrate, a BRBO thin film 34 is formed by MBE or the like, and is connected to the hole 33 where the STO (Nb) substrate 31 is exposed. The BRBO thin film 34 grown as described above is formed. This B
A collector electrode 35 made of In is deposited on the RBO thin film 34 by using a metal mask, and a base electrode 36 made of Au is deposited in other areas.
【００３２】（３）次に、図７（ｃ）に示すように、Ｓ
ＴＯ（Ｎｂ）基板３１上にメタルマスクを用いてＡｌか
らなるエミッタ電極３７を蒸着する。その後、フォトレ
ジスト３８を保護膜として形成する。図８は上記工程を
経て得られた超電導ベーストランジスタの平面図であ
る。このように構成することにより、限定されたエミッ
タ領域を使用することによって素子特性は大幅に改善す
ることができた。(3) Next, as shown in FIG.
An emitter electrode 37 made of Al is deposited on the TO (Nb) substrate 31 using a metal mask. Thereafter, a photoresist 38 is formed as a protective film. FIG. 8 is a plan view of the superconducting base transistor obtained through the above steps. With this configuration, the device characteristics can be significantly improved by using a limited emitter region.
【００３３】ここで、ＢＴＯ薄膜３２は半導体であり、
ＢＲＢＯ薄膜３４が超電導体となる２０Ｋの低温では、
高抵抗となり層間絶縁膜の役割を果たし、エミッタ領域
を限定できる。また、ドライエッチング後のＨＣｌ処理
により、ＢＲＢＯ薄膜３４とＳＴＯ（Ｎｂ）基板３１の
界面におけるＩ−Ｖ特性の逆耐圧を向上する効果があ
る。Here, the BTO thin film 32 is a semiconductor,
At a low temperature of 20K where the BRBO thin film 34 becomes a superconductor,
The resistance becomes high and plays a role of an interlayer insulating film, so that the emitter region can be limited. In addition, HCl treatment after dry etching has an effect of improving the reverse withstand voltage of the IV characteristics at the interface between the BRBO thin film 34 and the STO (Nb) substrate 31.
【００３４】上記した第３実施例のＢＴＯ薄膜３２のド
ライエッチング後の酸処理には、ＨＣｌ溶液に代えて、
ＨＦあるいはＨＮＯ3 溶液を用いることができる。酸処
理をするのは、ドライエッチングだけではＳＴＯ（Ｎ
ｂ）基板３１上にＢＲＢＯ薄膜３４が成長しないためで
ある。また、ドライエッチングを行わず、ＨＣｌ、ＨＦ
あるいはＨＮＯ3 によるウエットエッチングだけでＢＴ
Ｏ薄膜３２を、パターニングしても良い。In the acid treatment after the dry etching of the BTO thin film 32 of the third embodiment, instead of the HCl solution,
An HF or HNO 3 solution can be used. The acid treatment is performed only by dry etching with STO (N
b) This is because the BRBO thin film 34 does not grow on the substrate 31. Also, without performing dry etching, HCl, HF
Alternatively, BT can be performed only by wet etching with HNO 3.
The O thin film 32 may be patterned.
【００３５】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。It should be noted that the present invention is not limited to the above-described embodiment, but various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
【００３６】[0036]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１〜１０記載の発明によれば、エミッタ領
域が限定されることになり、コレクタ領域とエミッタ領
域の面積比を十分大きくとることができ、余分なリーク
電流を無くし、素子特性の向上を図ることができる。As described above, according to the present invention, the following effects can be obtained. (1) According to the first to tenth aspects of the present invention, the emitter region is limited, the area ratio between the collector region and the emitter region can be made sufficiently large, unnecessary leakage current can be eliminated, and device characteristics can be reduced. Can be improved.
【００３７】（２）請求項１記載の発明によれば、特
に、ＢＢＯ薄膜は半導体であり、ＢＲＢＯ薄膜が超電導
体となる２０Ｋの低温では、高抵抗となり絶縁体の役割
を果たし、エミッタ領域を限定できる。また、ＢＢＯ薄
膜の上のＢＲＢＯ薄膜、ＢＢＯに対するミスフィットが
−２％と小さく結晶性がよく、素子特性の向上を図るこ
とができる。(2) According to the first aspect of the invention, in particular, the BBO thin film is a semiconductor, and at a low temperature of 20K where the BRBO thin film becomes a superconductor, it has a high resistance and plays a role of an insulator. Can be limited. Further, the misfit with the BRBO thin film and the BBO on the BBO thin film is as small as -2%, and the crystallinity is good, and the device characteristics can be improved.
【００３８】（３）請求項２記載の発明によれば、上記
効果に加え、ＨＣｌ処理によりＢＲＢＯとＳＴＯ（Ｎ
ｂ）界面におけるＩ−Ｖ特性の逆耐圧を向上させること
ができる。 （４）請求項４記載の発明によれば、ドライエッチング
後にウエットエッチングを行うことにより、ＳＴＯ（Ｎ
ｂ）基板上にＢＲＢＯ薄膜を良好に成長させることがで
きる。(3) According to the second aspect of the present invention, in addition to the above effects, BRBO and STO (N
b) The reverse breakdown voltage of the IV characteristics at the interface can be improved. (4) According to the fourth aspect of the present invention, wet etching is performed after dry etching, so that STO (N
b) The BRBO thin film can be favorably grown on the substrate.
【００３９】（５）請求項５記載の発明によれば、特
に、ＳＴＯ薄膜は半導体であり、ＢＲＢＯ薄膜が超電導
体となる２０Ｋの低温では、高抵抗となる絶縁体の役割
を果たし、エミッタ領域を限定できる。 （６）請求項６記載の発明によれば、特に、上記効果に
加え、ＨＣｌ処理によりＢＲＢＯとＳＴＯ（Ｎｂ）界面
におけるＩ−Ｖ特性の逆耐圧を向上させることができ
る。また、ドライエッチング後にウエットエッチングを
行うことにより、ＳＴＯ（Ｎｂ）基板上にＢＲＢＯ薄膜
を良好に成長させることができる。(5) According to the fifth aspect of the invention, in particular, the STO thin film is a semiconductor, and at a low temperature of 20 K, at which the BRBO thin film becomes a superconductor, the STO thin film plays a role of an insulator having high resistance, and the emitter region Can be limited. (6) According to the sixth aspect of the invention, in addition to the above effects, the reverse breakdown voltage of the IV characteristics at the interface between BRBO and STO (Nb) can be improved by HCl treatment. In addition, by performing wet etching after dry etching, a BRBO thin film can be favorably grown on an STO (Nb) substrate.
【図１】本発明の第１実施例を示す超電導ベーストラン
ジスタの製造工程断面図（図２のＢ−Ｂ線断面図）であ
る。FIG. 1 is a cross-sectional view (a cross-sectional view taken along the line BB of FIG. 2) of a manufacturing process of a superconducting base transistor according to a first embodiment of the present invention.
【図２】本発明の第１実施例を示す超電導ベーストラン
ジスタの平面図である。FIG. 2 is a plan view of a superconducting base transistor showing a first embodiment of the present invention.
【図３】従来のＩｎ／ＢＲＢＯ／ＳＴＯ三端子素子の平
面図である。FIG. 3 is a plan view of a conventional In / BRBO / STO three-terminal element.
【図４】図３のＡ−Ａ線断面図である。FIG. 4 is a sectional view taken along line AA of FIG. 3;
【図５】本発明の第２実施例を示す超電導ベーストラン
ジスタの製造工程断面図（図６のＣ−Ｃ線断面図）であ
る。FIG. 5 is a cross-sectional view (a cross-sectional view taken along the line CC of FIG. 6) of a process for manufacturing a superconducting base transistor according to a second embodiment of the present invention.
【図６】本発明の第２実施例を示す超電導ベーストラン
ジスタの平面図である。FIG. 6 is a plan view of a superconducting base transistor according to a second embodiment of the present invention.
【図７】本発明の第３実施例を示す超電導ベーストラン
ジスタの製造工程断面図（図８のＤ−Ｄ線断面図）であ
る。FIG. 7 is a cross-sectional view (a cross-sectional view along line DD in FIG. 8) of a process for manufacturing a superconducting base transistor according to a third embodiment of the present invention.
【図８】本発明の第３実施例を示す超電導ベーストラン
ジスタの平面図である。FIG. 8 is a plan view of a superconducting base transistor showing a third embodiment of the present invention.
１１，２１，３１ ＳｒＴｉＯ3 （Ｎｂ）（１１０）
基板（ＳＴＯ基板） １２ ＢａＢｉＯ3 （ＢＢＯ）薄膜 １３，２３，３３ 穴 １４，２４，３４ （Ｂａ，Ｒｂ）ＢｉＯ3 （ＢＲＢ
Ｏ）薄膜 １５，２５，３５ コレクタ電極 １６，２６，３６ ベース電極 １７，２７，３７ エミッタ電極 １８，２８，３８ フォトレジスト（保護膜） ２２ ＳｒＴｉＯ3 （ＳＴＯ）薄膜 ３２ ＢａＴｉＯ3 （ＢＴＯ）薄膜11, 21, 31 SrTiO 3 (Nb) (110)
Substrate (STO substrate) 12 BaBiO 3 (BBO) thin film 13,23,33 hole 14,24,34 (Ba, Rb) BiO 3 (BRB
O) Thin film 15, 25, 35 Collector electrode 16, 26, 36 Base electrode 17, 27, 37 Emitter electrode 18, 28, 38 Photoresist (protective film) 22 SrTiO 3 (STO) thin film 32 BaTiO 3 (BTO) thin film
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−275760（ＪＰ，Ａ) 特開 平５−9030（ＪＰ，Ａ) 特開 平２−181481（ＪＰ，Ａ) 特開 平５−110151（ＪＰ，Ａ) 特開 昭64−41282（ＪＰ，Ａ) 特開 平２−154430（ＪＰ，Ａ) 特開 平５−235424（ＪＰ，Ａ) 特開 平５−102543（ＪＰ，Ａ) 特開 平５−190924（ＪＰ，Ａ) 山田朋幸 他，Ｓｉ基板上へのペロブ スカイト酸化物超電導体膜の形成，沖電 気研究開発，日本，1994年 １月，第 161号，ｖｏｌ．61，Ｎｏ．１，ｐｐ. 81−82 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 39/22 H01L 39/24 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-275760 (JP, A) JP-A-5-9030 (JP, A) JP-A-2-181481 (JP, A) JP-A-5-181481 110151 (JP, A) JP-A-64-41282 (JP, A) JP-A-2-154430 (JP, A) JP-A-5-235424 (JP, A) JP-A-5-102543 (JP, A) JP-A-5-190924 (JP, A) Tomoyuki Yamada et al., Formation of perovskite oxide superconductor film on Si substrate, Oki Electric R & D, Japan, January 1994, No. 161, vol. 61, No. 1, pp. 81-82 (58) Fields investigated (Int. Cl. 7 , DB name) H01L 39/22 H01L 39/24
Claims (10)
基板と、（ｂ）該ＳｒＴｉＯ3 基板上に形成される狭窄
状の穴が形成されるＢａＢｉＯ3薄膜と、（ｃ）該Ｂａ
ＢｉＯ3 薄膜上に形成され、前記狭窄状の穴を介して前
記ＳｒＴｉＯ3 基板に接続される（Ｂａ，Ｒｂ）ＢｉＯ
3 薄膜と、（ｄ）該（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜上に形
成されるコレクタ電極及びベース電極と、（ｅ）前記
（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜上に形成されるコレクタ電
極とベース電極と離間されて前記ＳｒＴｉＯ3 基板上に
形成されるエミッタ電極とを具備することを特徴とする
超電導ベーストランジスタ。(A) SrTiO 3 doped with impurities
A substrate, (b) a BaBiO 3 thin film having a constricted hole formed on the SrTiO 3 substrate, and (c) the BaBiO 3 thin film.
(Ba, Rb) BiO formed on a BiO 3 thin film and connected to the SrTiO 3 substrate via the constricted hole
3 and the thin film, (d) said (Ba, Rb) and BiO 3 collector electrode and the base electrode formed on the thin film, (e) the (Ba, Rb) BiO 3 collector electrode and the base electrode formed on the thin film And an emitter electrode formed on the SrTiO 3 substrate so as to be spaced apart from the SrTiO 3 substrate.
基板上に形成されるＢａＢｉＯ3 薄膜をフォトリソ工程
でパターニングし、ＨＣｌを用いたウエットエッチング
によりＢａＢｉＯ3 薄膜の一部を除去して、狭窄状の穴
を有するＢａＢｉＯ3 薄膜を形成する工程と、（ｂ）前
記ＢａＢｉＯ3 薄膜上に前記狭窄状の穴を介して前記Ｓ
ｒＴｉＯ3 基板に接続されるように（Ｂａ，Ｒｂ）Ｂｉ
Ｏ3 薄膜を形成する工程と、（ｃ）前記（Ｂａ，Ｒｂ）
ＢｉＯ3 薄膜上にコレクタ電極及びベース電極を形成す
る工程と、（ｄ）前記（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜上に
形成されるコレクタ電極とベース電極と離間した前記Ｓ
ｒＴｉＯ3 基板上にエミッタ電極を形成する工程とを施
すことを施すことを特徴とする超電導ベーストランジス
タの製造方法。(A) SrTiO 3 doped with impurities
Patterning the BaBiO 3 thin film formed on the substrate by a photolithography process, removing a part of the BaBiO 3 thin film by wet etching using HCl, and forming a BaBiO 3 thin film having a constricted hole; b) forming the S on the BaBiO 3 thin film through the constricted hole;
(Ba, Rb) Bi so as to be connected to the rTiO 3 substrate
Forming an O 3 thin film; and (c) forming the (Ba, Rb)
Forming a collector electrode and a base electrode on the BiO 3 thin film; and (d) forming the (Ba, Rb) S electrode separated from the collector electrode and the base electrode formed on the BiO 3 thin film.
forming an emitter electrode on an rTiO 3 substrate.
タの製造方法において、前記工程（ａ）のＨＣｌを用い
たウエットエッチングに代えて、ＨＦ，ＨＮＯ3 を用い
たウエットエッチングを行うことを特徴とする超電導ベ
ーストランジスタの製造方法。3. The method for manufacturing a superconducting base transistor according to claim 2, wherein wet etching using HF and HNO 3 is performed instead of wet etching using HCl in the step (a). A method for manufacturing a superconducting base transistor.
タの製造方法において、前記工程（ａ）のＨＣｌを用い
たウエットエッチングに代えて、前記ＢａＢｉＯ3 薄膜
をＡｒドライエッチングした後に、ＨＣｌ、ＨＮＯ3 で
前記ＳｒＴｉＯ3 基板表面をウエットエッチングするこ
とを特徴とする超電導ベーストランジスタの製造方法。4. The method of manufacturing a superconducting base transistor according to claim 2, wherein instead of the wet etching using HCl in the step (a), the BaBiO 3 thin film is subjected to dry etching with Ar and then HCl, HNO 3 . A method for manufacturing a superconducting base transistor, comprising wet-etching the surface of the SrTiO 3 substrate.
基板と、（ｂ）該ＳｒＴｉＯ3 基板上に形成される狭窄
状の穴が形成されるＳｒＴｉＯ3薄膜又はＢａＴｉＯ3
薄膜と、（ｃ）該ＳｒＴｉＯ3 薄膜又はＢａＴｉＯ3 薄
膜上に形成され、前記狭窄状の穴を介して前記ＳｒＴｉ
Ｏ3 基板に接続される（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜と、
（ｄ）該（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜上に形成されるコ
レクタ電極及びベース電極と、（ｅ）前記（Ｂａ，Ｒ
ｂ）ＢｉＯ3 薄膜上に形成されるコレクタ電極とベース
電極と離間されて前記ＳｒＴｉＯ3 基板上に形成される
エミッタ電極とを具備することを特徴とする超電導ベー
ストランジスタ。5. SrTiO 3 doped with impurities (a)
A substrate, (b) SrTiO 3 thin film or BaTiO 3 constriction shape of holes formed in the SrTiO 3 substrate is formed
A thin film and (c) the SrTiO 3 thin film or the BaTiO 3 thin film formed on the SrTiO 3 thin film or the BaTiO 3 thin film through the narrow hole.
A (Ba, Rb) BiO 3 thin film connected to an O 3 substrate,
(D) a collector electrode and a base electrode formed on the (Ba, Rb) BiO 3 thin film, and (e) the (Ba, Rb)
b) A superconducting base transistor comprising: a collector electrode formed on a BiO 3 thin film; and an emitter electrode formed on the SrTiO 3 substrate and separated from a base electrode.
基板上に形成されるＳｒＴｉＯ3 又はＢａＴｉＯ3 をフ
ォトリソ工程でパターニングし、ドライエッチングによ
りＳｒＴｉＯ3 又はＢａＴｉＯ3 を除去した後、ＨＣｌ
により洗浄し、狭窄状の穴を有するＳｒＴｉＯ3 薄膜又
はＢａＴｉＯ3 薄膜を形成する工程と、（ｂ）前記Ｓｒ
ＴｉＯ3 薄膜又はＢａＴｉＯ3 薄膜上に前記狭窄状の穴
を介して前記ＳｒＴｉＯ3 基板に接続されるように（Ｂ
ａ，Ｒｂ）ＢｉＯ3 薄膜を形成する工程と、（ｃ）前記
（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜上にコレクタ電極及びベー
ス電極を形成する工程と、（ｄ）前記（Ｂａ，Ｒｂ）Ｂ
ｉＯ3 薄膜上に形成されるコレクタ電極とベース電極と
離間した前記ＳｒＴｉＯ3 基板上にエミッタ電極を形成
する工程とを施すことを特徴とする超電導ベーストラン
ジスタの製造方法。6. SrTiO 3 doped with impurities (a)
After patterning SrTiO 3 or BaTiO 3 formed on the substrate by a photolithography process and removing SrTiO 3 or BaTiO 3 by dry etching, HCl
Forming a SrTiO 3 thin film or a BaTiO 3 thin film having a constricted hole, and (b) the Sr
On the TiO 3 thin film or BaTiO 3 thin film, (B) is connected to the SrTiO 3 substrate through the narrow hole.
(a, Rb) a step of forming a BiO 3 thin film, (c) a step of forming a collector electrode and a base electrode on the (Ba, Rb) BiO 3 thin film, and (d) a step of forming the (Ba, Rb) B
forming an emitter electrode on the SrTiO 3 substrate separated from the collector electrode and the base electrode formed on the iO 3 thin film.
タの製造方法において、前記工程（ａ）のＨＣｌによる
洗浄に代えて、ＨＦ，ＨＮＯ3 による洗浄を行うことを
特徴とする超電導ベーストランジスタの製造方法。7. The method of manufacturing a superconducting base transistor according to claim 6, wherein cleaning with HF and HNO 3 is performed instead of the cleaning with HCl in the step (a). .
タの製造方法において、前記工程（ａ）のドライエッチ
ングを行わず、ＨＣｌ、ＨＦ又はＨＮＯ3 によるウエッ
トエッチングだけで狭窄状の穴を有するＳｒＴｉＯ3 薄
膜又はＢａＴｉＯ3 薄膜を形成することを特徴とする超
電導ベーストランジスタの製造方法。8. The method of manufacturing a superconducting base transistor according to claim 6, wherein the dry etching in the step (a) is not performed, and the SrTiO 3 thin film having a narrow hole only by wet etching with HCl, HF or HNO 3. Alternatively, a method for manufacturing a superconducting base transistor, comprising forming a BaTiO 3 thin film.
タの製造方法において、前記工程（ａ）のＳｒＴｉＯ3
膜をレーザーアブレーション法によるホモエピタキシャ
ル成長により成膜することを特徴とする超電導ベースト
ランジスタの製造方法。9. The method for manufacturing a superconducting base transistor according to claim 6, wherein the SrTiO 3 in the step (a) is used.
A method for manufacturing a superconducting base transistor, wherein the film is formed by homoepitaxial growth by a laser ablation method.
スタの製造方法において、前記工程（ａ）のＢａＴｉＯ
3 薄膜を分子線エピタキシャル成長により成膜すること
を特徴とする超電導ベーストランジスタの製造方法。10. The method of manufacturing a superconducting base transistor according to claim 6, wherein the BaTiO of the step (a) is used.
3. A method for manufacturing a superconducting base transistor, comprising forming a thin film by molecular beam epitaxial growth.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30936994A JP3340868B2 (en) | 1994-12-14 | 1994-12-14 | Superconducting base transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30936994A JP3340868B2 (en) | 1994-12-14 | 1994-12-14 | Superconducting base transistor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167744A JPH08167744A (en) | 1996-06-25 |
| JP3340868B2 true JP3340868B2 (en) | 2002-11-05 |
Family
ID=17992179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30936994A Expired - Fee Related JP3340868B2 (en) | 1994-12-14 | 1994-12-14 | Superconducting base transistor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3340868B2 (en) |
-
1994
- 1994-12-14 JP JP30936994A patent/JP3340868B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 山田朋幸 他，Ｓｉ基板上へのペロブスカイト酸化物超電導体膜の形成，沖電気研究開発，日本，１９９４年 １月，第１６１号，ｖｏｌ．６１，Ｎｏ．１，ｐｐ．８１−８２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08167744A (en) | 1996-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734586B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3974807B2 (en) | Field effect transistor structure having double layer perovskite oxide electrode and method of forming the same | |
| JP3340868B2 (en) | Superconducting base transistor and method of manufacturing the same | |
| JP3799714B2 (en) | Semiconductor device | |
| JPH08186249A (en) | Semiconductor device and its manufacture | |
| JP2002016017A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| JP3488833B2 (en) | Method for forming field effect transistor | |
| JP3344051B2 (en) | Method for manufacturing thin film transistor | |
| JP2658884B2 (en) | Method for manufacturing semiconductor device | |
| JPH0797634B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP4819338B2 (en) | Semiconductor-coupled superconducting three-terminal element and manufacturing method thereof | |
| JPS61154177A (en) | Manufacture of semiconductor device | |
| JPH05251404A (en) | Dry etching method for dielectric layer | |
| JPS6161451A (en) | Manufacture of semiconductor element | |
| JPH023541B2 (en) | ||
| JPS61199668A (en) | Manufacture of semiconductor device | |
| GB2090467A (en) | Low capacitance self-aligned semiconductor electrode structure and method of fabrication | |
| JPS6167274A (en) | Manufacture of semiconductor device | |
| JPS6080275A (en) | Manufacture of semiconductor device | |
| JPH05136177A (en) | Field-effect transistor and its manufacture | |
| JPH03203246A (en) | Method of manufacturing semiconductor device | |
| JPH01239955A (en) | Semiconductor device | |
| JPH0562975A (en) | Manufacture of semiconductor device | |
| JPH07114212B2 (en) | Method for manufacturing semiconductor device | |
| JPH0334373A (en) | Mos type transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020806 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |