JP3338184B2 - アナログ入力出力基板試験装置 - Google Patents
アナログ入力出力基板試験装置Info
- Publication number
- JP3338184B2 JP3338184B2 JP18101794A JP18101794A JP3338184B2 JP 3338184 B2 JP3338184 B2 JP 3338184B2 JP 18101794 A JP18101794 A JP 18101794A JP 18101794 A JP18101794 A JP 18101794A JP 3338184 B2 JP3338184 B2 JP 3338184B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- analog
- input
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
行うプラント制御装置におけるアナログとデジタルの変
換回路に係り、特にアナログ入力およびアナログ出力基
板の出力精度の確認をするアナログ入力出力基板試験装
置に関する。
装置(デジタル制御装置)では、プラント状態を把握す
るために、流量および圧力等のプロセス値を入力する。
この入力したプロセス値は、検出器で電圧および電流等
のアナログ入力信号に変換された後に、デジタル制御装
置のアナログ入力回路を形成するアナログ入力基板によ
り、入力したアナログ信号レベルに応じたデジタル信号
に変換(A/D変換)して、ロジック処理に用いられ
る。
制御するために調節計等へ制御信号を出力する必要があ
るが、この際に制御用のデジタル値は、デジタル制御装
置でアナログ出力回路を形成するアナログ出力基板によ
って、そのデジタル値に応じた電圧および電流等のアナ
ログ出力信号に変換(D/A変換)して、調節計等の制
御に用いられている。
置においては、その試験項目としてアナログ入力基板の
精度が規定値以内にあることを確認するアナログ入力試
験、およびアナログ出力基板の精度が規定値以内にある
ことを確認するアナログ出力試験がある。
入力基板のアナログ入力試験における試験装置を例に示
すもので、デジタル制御装置1について通常運転時は、
外部ケーブル2を通してプラントのプロセス量に相当す
る電気信号(電圧、電流)を入力している。前記外部ケ
ーブル2は端子台3を介して基板用配線4に接続され、
この基板用配線4はアナログ入力基板5へ接続されてい
る。
は、アナログ入力基板5でその電圧値に相当するデジタ
ル信号(カウント値)に変換(アナログ/デジタル変
換、以下A/D変換と略称する)され、次いでロジック
処理基板6でプラントを制御するためのロジック処理に
用いられる。ここで実施するアナログ入力試験は、前記
アナログ入力基板5で行われるA/D変換の精度を確認
するためのものである。
4をアナログ入力基板5より取り外し、代りに基板用ケ
ーブル7をアナログ入力基板5に接続する。これによ
り、試験用端子台8を介して電圧電流発生器9が模擬し
て出力する試験信号がアナログ入力基板5に入力され
る。なお、この試験信号の電圧あるいは電流値はデジタ
ルマルチメータ10で確認している。
出力ケーブル11を接続して、保守ツール12を結合し、ア
ナログ入力基板5において前記試験信号をA/D変換し
たカウント値の確認をする。
におけるA/D変換の精度は、入力した試験信号レベル
に相当する基準カウント値に対する実際のカウント値の
誤差で評価するため、試験員はカウント値の確認後に誤
差計算を行い、精度の良否を確認しながら、順次試験を
進めて行く。
ナログ出力試験は、図12に示したアナログ入力基板5
を、アナログ出力基板に置き換えた構成として実施す
る。すなわち、図示しないアナログ出力基板は、デジタ
ル信号であるカウント値をデジタル値に相当する電気信
号(アナログ)に変換(デジタル/アナログ変換、以下
D/A変換と略称する)するものである。
しては、データ入出力ケーブル11でロジック処理基板6
と保守ツール12を接続して試験信号のカウント値を出力
し、これをアナログ出力基板でD/A変換したアナログ
の電気信号を、デジタルマルチメータ10等を用いて確認
する。
変換の精度は、試験信号のカウント値に相当する基準電
気信号に対する実際の電気信号の読み値との誤差で評価
するため、試験員は電気信号値の確認後に誤差計算を行
い、精度の良否を確認しながら試験を進めていた。
えた各基板についてアナログ入力出力試験を行う際に、
試験対象基板の型式とデータシートの基板型式を相違さ
せたり、試験装置を誤って試験対象外の実機基板に接続
した場合には、実機基板に不適切な電圧あるいは電流が
加わって破損させる可能性があるという問題があった。
に、試験員が試験のための模擬データ値を確認した後
に、これを試験信号として出力操作をしなければなら
ず、また、試験結果の試験データを確認した後は試験員
により精度計算を行なうことから、試験員に負担が多く
かかると共に、試験作業の迅速化と信頼性が低下し易い
という支障があった。
御装置に多数備えた各基板に係る各種データベースを備
えると共に、試験基板と試験装置の電気回路の形成と接
続確認および模擬する試験信号の設定と試験結果の評価
をするアナログ入力出力基板試験装置を提供することに
ある。
請求項1記載の発明に係るアナログ入力出力基板試験装
置は、デジタル制御装置に多数備えられたアナログ信号
をデジタル信号に変換するアナログ入力基板とデジタル
信号をアナログ信号に変換するアナログ出力基板の機能
試験を行なうアナログ入力出力基板試験装置において、
前記デジタル制御装置に接続して試験対象の前記各基板
と試験内容に応じた電気回路を形成する切替手段と、前
記試験対象の各基板に試験信号を出力する信号発生手段
と、前記各基板等の入力出力信号の測定手段と、電気回
路に挿入する標準抵抗と、前記各基板に係る各種データ
ベースを備えて前記試験信号と各基板の入力出力信号を
入力して試験内容に応じて前記切替手段により試験対象
基板との電気回路の形成と接続確認および前記信号発生
手段における試験信号の設定と試験対象基板における変
換機能の評価操作等をする演算処理手段とからなること
を特徴とする。
力基板試験装置は、デジタル制御装置等に備えられて検
出器等から入力したアナログ信号をデジタル信号に変換
して出力するアナログ入力基板の変換機能を確認するア
ナログ入力試験に際して、前記アナログ入力基板が入力
するアナログ信号と出力するデジタル信号の両方を入力
してアナログ入力基板の変換精度を測定することを特徴
とする。
力基板試験装置は、デジタル制御装置等に備えられて調
節計等へ制御信号を出力するためにデジタル信号をアナ
ログ信号に変換するアナログ出力基板の変換機能を確認
するアナログ出力試験に際して、前記アナログ出力基板
が入力するデジタル信号と出力するアナログ信号の両方
を入力してアナログ出力基板の変換精度を測定すること
を特徴とする。
力基板試験装置は、前記アナログ入力出力基板試験装置
において、試験対象アナログ入力基板の設置場所と基板
の形式およびアナログ信号の入力箇所を記憶したデータ
ベースを備えて、試験時に試験対象アナログ入力基板の
設置場所と基板の形式およびアナログ信号の入力箇所の
データを入力して前記データベースとの合致を確認する
ことを特徴とする。
力基板試験装置は、前記アナログ入力出力基板試験装置
において、試験対象のアナログ出力基板の設置場所と基
板の形式およびアナログ信号の出力箇所を記憶したデー
タベースを備え、試験時に試験対象アナログ出力基板の
設置場所と基板の形式およびアナログ信号の出力箇所の
データを入力して前記データベースとの合致を確認する
ことを特徴とする。
力基板試験装置は、前記アナログ入力出力基板試験装置
において、基板型式毎の入力アナログ信号の上下限範囲
と変換後の出力デジタル信号の上下限範囲を記憶したデ
ータベースを備えて、試験対象基板の型式に応じたアナ
ログ試験信号値を自動設定することを特徴とする。
力基板試験装置は、前記アナログ入力出力基板試験装置
において、基板型式毎の出力デジタル信号の上下限範囲
および変換後の出力アナログ試験信号の上下限範囲を記
憶したデータベースを備えて、試験対象基板の型式に応
じたデジタル試験信号値を自動設定することを特徴とす
る。
力基板試験装置は、前記アナログ入力出力基板試験装置
において、基板型式毎の接続確認用の電気回路結線と接
続確認用のアナログ信号値および変換後のデジタル信号
値を記憶したデータベースを備えて、試験対象基板の型
式に応じた接続確認用電気回路の自動形成と接続確認用
アナログ信号値の自動設定および変換後のデジタル信号
データを入力して前記データベースとの合致を確認する
と共に、アナログ信号の入力箇所と試験装置との間の電
気回路の接続を自動的に確認することを特徴とする。
力基板試験装置は、前記アナログ入力出力基板試験装置
において、アナログ信号の入力箇所と試験装置との間の
電気回路の接続を確認する際にアナログ入力基板に印加
される電圧と電流値が当該アナログ入力基板の入力許容
値を越えないように接続確認用電気回路および接続確認
用入力アナログ信号を設定することを特徴とするデジタ
ル制御装置等に備えられて検出器等から入力したアナロ
グ信号をデジタル信号に変換して出力するアナログ入力
基板において、変換精度を確認するアナログ入力試験に
際して前記アナログ入力基板が入力するアナログ信号と
出力するデジタル信号の両方を入力して、アナログ入力
基板の変換精度を測定することを特徴とする。
力基板試験装置は、前記アナログ入力出力基板試験装置
において、演算処理手段に備えた各基板に係る各種デー
タベースにより切替手段の制御および信号発生手段から
の試験信号出力を変更して各基板の試験を順次実施する
ことを特徴とする。
る各種データベースを備えた演算処理手段は、デジタル
制御装置内の試験対象の各基板と試験装置を切替手段に
より接続させて接続確認の電気回路を形成すると共に、
信号発生手段より接続確認の試験信号を加えて適切な接
続であるかの確認をする。
基板機能確認の電気回路を形成して、信号発生手段より
基板機能確認の試験信号を加え、この試験信号に対応す
る試験対象基板の出力を測定手段で測定する。この測定
結果は前記データベースにおける基準値と比較して、基
板の変換精度を評価する。
グ入力基板が入力するアナログ信号と、当該アナログ入
力基板が変換して出力するデジタル信号を入力して、当
該アナログ入力基板における変換精度を相互の誤差によ
り算出する。
グ出力基板が入力するデジタル信号と、当該アナログ出
力基板が変換して出力するアナログ信号を入力して、当
該アナログ出力基板における変換精度を相互の誤差によ
り算出する。
の試験に際して、アナログ入力出力基板試験装置に備え
てあるデータベースにおけるアナログ入力基板の設置場
所と基板の形式およびアナログ信号の入力箇所と、試験
対象のアナログ入力基板から入力した当該アナログ入力
基板の設置場所と基板の形式およびアナログ信号の入力
箇所のデータとを比較して不一致を検出し、基板形式等
の相違による基板の破損を防止する。
の試験に際して、アナログ入力出力基板試験装置に備え
てあるデータベースにおける試験対象のアナログ出力基
板の設置場所と基板の形式およびアナログ信号の出力箇
所と、試験対象のアナログ出力基板から入力した当該ア
ナログ出力基板の設置場所と基板の形式およびアナログ
信号の出力箇所のデータとを比較して不一致を検出し、
基板形式等の相違による基板の破損を防止する。
基板試験装置に備えた試験対象の各基板に係る各種デー
タベースが、試験対象基板の基板型式毎の入力アナログ
信号の上下限範囲および変換後の出力デジタル試験信号
の上下限範囲が記憶されていて、このデータベースによ
り試験対象基板の型式に応じたアナログ試験信号値を自
動設定する。
基板試験装置に備えた試験対象の各基板に係る各種デー
タベースが、試験対象基板の基板型式毎の出力デジタル
信号の上下限範囲および変換後の出力アナログ試験信号
の上下限範囲が記憶されていて、このデータベースによ
り試験対象基板の型式に応じたデジタル試験信号値を自
動設定する。
基板試験装置に備えた、基板型式毎の接続確認用電気回
路と接続確認用アナログ信号値および変換後のデジタル
信号値を記憶したデータベースにより、試験対象基板の
型式に応じた接続確認用電気回路の自動形成および接続
確認用アナログ信号値の自動設定と共に、試験対象基板
による変換後のデジタル信号データを入力して前記デー
タベースとの合致を確認することにより、アナログ信号
の入力箇所と試験装置との電気回路の接続を自動的に確
認して、試験対象基板以外へ接続するによる基板破損を
防止する。
試験に際して、アナログ信号の入力箇所と試験装置との
間の電気回路の接続を確認するために、アナログ入力基
板に印加する電圧および電流値がアナログ入力基板の入
力許容値を越えないように接続確認用電気回路および接
続確認用の入力アナログ信号を設定することにより接続
確認操作による基板破損を防止する。
えた各基板に係る各種データベースからの指令により、
複数の基板を順次切替えてそれぞれの基板に対応した接
続確認用の回路形成と確認、および試験用回路の形成と
機能確認の試験を自動的に実施する。
明する。なお、上記した従来技術と同じ構成部分につい
ては同一符号を付して詳細な説明を省略する。図1のブ
ロック構成図はデジタル制御装置1に備えられている多
数のアナログ入力基板およびアナログ出力基板のうち、
アナログ入力基板5を例にして示したものある。
用ケーブル7およびデータ入出力ケーブル11によりデジ
タル制御装置1内のアナログ入力基板5と、ロジック処
理基板6に接続して、アナログ入力基板の変換機能の確
認試験を実施する。
図2の詳細ブロック構成図に示すように、試験に際して
基板の入力出力を模擬した試験信号(電圧、電流等)を
出力する信号発生手段である電圧電流発生器14と、この
試験信号の入力により各基板が出力する電気信号を測定
する測定手段であるデジタルマルチメータ10と電気回路
に挿入する標準抵抗15を設けている。
に応じて接点の切替えにより適切な電気回路を形成する
切替手段である切替器16と、基板用ケーブル7との接続
に用いる端子台17、さらに各基板に係る各種データベー
スを備えて前記電圧電流発生器14とデジタルマルチメー
タ10および切替器16を制御して、順次試験対象基板の選
定と接続確認および試験結果から変換機能の評価等を行
う計算機からなる演算処理手段の演算処理装置18とから
構成されている。
って形成される電気回路の詳細を示したもので、切替器
16は演算処理装置18からの制御により、接点16a〜接点
16lを開閉し、その組合わせによりアナログ入力出力基
板試験装置13と、試験対象基板である電圧入力基板5
a、電流入力基板5b、電圧出力基板5c、電流出力基
板5dのそれぞれとが接続される。
板の種別および試験状態に応じた切替器16の接点の制御
に使用する演算処理装置18が備えたデータベースの一例
を示すもので、図中の接点状態a〜lは、上記図3の切
替器16の接点16a〜接点16lに対応している。
ータベースの一例で、各基板種別(型式)と試験内容に
応じた試験信号の設定値および評価のための各種データ
を示したものである。
る。第1実施例は、電圧入力基板5aのアナログ入力試
験を行う場合で、先ず始め演算処理装置18に備えたデー
タベースにより図4に示す「基板種別」の電圧入力基板
5aを選定すると、演算処理装置18に制御されて切替器
16は図4の「電力入力基板接続確認」の行に示すよう
に、接点16a,16c,16e,16g,16h,16jを閉とす
る。この時に図3に形成される接続確認用の電気回路
は、簡略化すると図6の回路図に示すようになる。
している。これは誤って試験対象外の他の基板に接続さ
れた場合でも、その基板の入力許容値を越える大きな試
験信号が印加されて、その基板を破損しないためのもの
である。
のための試験信号として、図5の「接続確認用のアナロ
グ信号設定値」である100mV の電圧が出力される。これ
により、接続された各基板にはそれぞれの種別(型式)
に応じて、下記(a)〜(d)のように式 (1)〜(4) に
示す電圧および電流が各基板に印加される。
ている場合 印加電圧=100(mV) ×250 ×103 (Ω)÷(100(Ω)+
250 ×103 (Ω) )=99.96 (mV)…(1)
た場合 印加電流=100 (mV)÷(100(Ω) +50(Ω) )=0.667
(mA) …(2)
た場合 印加電流=100(mV) ×250 ×103 (Ω)÷(100(Ω)+
250 ×103 (Ω) )=99.96(mV)…(3)
た場合 印加電流=100(mV) ÷(100(Ω) +50(Ω) )=0.667
(mA) …(4)
て、印加される電圧および電流値はいずれも図5に示す
「接続確認用のアナログ信号許容値」以下となり、ま
た、誤った接続をした(b)〜(d)の場合において
も、その基板を破損することなく、また、カウント値も
読み取れないため、(b)〜(d)を接続誤りとして検
出できる。
(a)により正しい接続が確認された後に、演算処理装
置18により切替器16は図4の「電圧入力基板試験」の行
に示すように接点16a,16c,16f,16iが閉となり、
この時の図3に形成された試験用回路は簡略化すると図
7の回路図に示すようになる。
号は、図5「アナログ入出力試験用でアナログ信号の上
限値」の5Vの電圧が出力される。この5Vの試験信号
を入力して電圧入力基板5aがデジタル値として変換し
て出力したカウント値を読み込み、これと図5「アナロ
グ入出力試験用でカウント値の上限値」の4000カウント
とを比較することにより上限側での誤差が算出される。
図5「アナログ入出力試験用でアナログ信号の下限値」
の0Vの電圧を出力し、これにより電圧入力基板5aが
デジタル値として変換して出力したカウント値を読み込
んで、このカウント値(0Vで0カウントとなることの
確認をする)と、図5「アナログ入出力試験用でカウン
ト値の下限値」の0カウントとを比較して下限値での誤
差を算出する。
と下限値における誤差を確認すると共に、この誤差を前
記データベースに保有する当該電圧入力基板5aの正常
値と比較して試験結果として変換精度の評価を行なう。
圧入力基板5aとの接続と確認、および接続誤りに対す
る基板保護と、試験によりA/D変換機能の精度の評価
が自動的で迅速に実施することができる。
グ入力試験を行う場合で、先ず始めに演算処理装置18に
制御されて切替器16は図4の「電流入力基板接続確認」
の行に示すように、接点16a,16c,16e,16g,16
h,16jが閉とされ、この時の図3による続確認用の回
路は簡略化すると図8の回路図に示すようになる。
のための試験信号として、図5「接続確認用でアナログ
信号設定値」の 100mVの電圧が出力されて、接続された
基板種別に応じて下記(e)〜(h)の式 (5)〜(8) に
示す電圧および電流がそれぞれの基板に印加されること
になる。
た場合 印加電圧=100(mV) ×250 ×103 (Ω)÷(100(Ω)+
250 ×103 (Ω) )=99.96(mV) …(5)
いる場合 印加電流=100(mV) ÷(100(Ω) +50(Ω) )=0.667
(mA) …(6)
た場合 印加電流=100(mV) ×250 ×103 (Ω)÷(100(Ω)+
250 ×103 (Ω) )=99.96(mV)…(7)
た場合 印加電流=100(mV) ÷(100(Ω) +50(Ω) )=0.667
(mA) …(8)
各基板に印加される電圧および電流値は、図5に示す
「接続確認用のアナログ信号許容値」以下となり、した
がって基板を破損することなく、誤った接続された
(e),(g),(h)の場合には、カウント値が読み
込めないため、これを接続誤りとして検出できる。
接続されたことを確認した後は、図4の「電流入力基板
試験」の行に示すように、切替器16の接点16b,16c,
16e,16g,16h,16jが閉となり、この時の図3にお
ける試験用の回路を簡略化すると図9の回路図に示すよ
うになる。
として、図5「アナログ入出力試験用でアナログ信号の
上限値」の20mAの電流が電流入力基板5bに出力され、
電流入力基板5bにてA/D変換した結果のカウント値
を読み込んで、このカウント値と、図5の「アナログ入
出力試験用でカウント値の上限値」である4000カウント
を比較して上限側での誤差を算出する。
て、図5「アナログ入出力試験用でアナログ信号の下限
値」の0mAの電流を出力し、電流入力基板5bが出力す
るカウント値と、図5の「アナログ入出力試験用でカウ
ント値の下限値」の0カウントとを比較して下限側での
誤差を算出する。演算処理装置18では、この下限側での
誤差と前記上限側における誤差をデータベースと比較し
て当該電流入力基板5bの変換精度の評価を行なう。
グ入力試験を行う場合で、基板試験装置13側からは電圧
および電流の印加を行わないため、基板試験装置との接
続確認操作は省き、切替器16は図4の「電圧出力基板試
験」の行に示すように接点16a,16f,16kを閉とす
る。なお、この時の図3における試験用の回路は簡略化
すると図10の回路図に示すようになる。
流発生器14から図5「アナログ入出力試験用でカウント
値の上限値」の4000カウントを設定し、電圧出力基板5
cでD/A変換された出力をデジタルマルチメータ10で
読み込んで、この電圧値と、図5「アナログ入出力試験
用でアナログ信号の上限値」の5Vとを比較して上限側
の誤差を算出する。
入出力試験用でカウント値の下限値」の0カウントを設
定し、電圧出力基板5cの出力をデジタルマルチメータ
10で読み込み、この電圧値と、図5「アナログ入出力試
験用でアナログ信号の下限値」の0Vとを比較して下限
側の誤差を算出して、前記上限側の誤差と共に演算処理
装置18により電圧出力基板5cの変換精度を評価する。
グ入力試験を行う場合で、前記電圧出力基板5cの場合
と同様に基板試験装置13側からは電圧および電流を印加
しないため、基板試験装置との接続確認操作を省いて切
替器16は、図4の「電流出力基板試験」の行に示すよう
に接点16b,16d,16f,16lが閉となる。この時の図
3の試験用の回路は簡略化すると図11の回路図で示すよ
うになる。
流発生器14から図5「アナログ入出力試験用でカウント
値の上限値」の4000カウントを設定し、電流出力基板5
dでD/A変換された出力をデジタルマルチメータ10で
読み込んで、このだ電流値と、図5「アナログ入出力試
験用でアナログ信号の上限値」の20mAとを比較して上限
側の誤差を算出する。
入出力試験用でカウント値の下限値」の0カウントを設
定し、電流出力基板5dの出力をデジタルマルチメータ
10で読み込んで、この電流値と、図5「アナログ入出力
試験用でアナログ信号の下限値」の0mAとを比較して下
限側の誤差を算出して、前記上限側の誤差と共に演算処
理装置18にて電流出力基板5dの変換精度の評価をす
る。
に示した各種操作は、予め演算処理装置18が備えたデー
タベースに各入出力基板の試験順序や設置場所と、基板
の型式(種別)およびアナログ信号の入力箇所や、上記
図4および図5に例示した試験信号や評価基準等のデー
タが記憶されている。
置13においては前記データベースと、デジタル制御装置
1における試験対象基板の設置場所、基板の型式および
アナログ信号等の入力箇所のデータを照合して、試験と
評価の進行が順次自動的に実施される。
出力基板とアナログ入力出力基板試験装置13を接続する
基板用ケーブル7およびデータ入出力ケーブル11をその
都度の接続する必要もないことから、試験員の負担は軽
減されて、誤操作や誤計算がなく試験結果の信頼性が高
くなると共に試験作業が迅速化される。
でアナログ入力試験およびアナログ出力試験を行う場合
に、アナログ入力出力基板試験装置と基板との間の接続
と確認、および模擬する試験信号の設定と基板の変換精
度の算出を自動的に行う。
に起因する基板の破損が防止されると共に、試験結果の
精度が高く。また、試験操作の自動化により試験員の負
担軽減と信頼性が向上する効果がある。
装置のブロック構成図。
試験装置のブロック構成図。
認の簡略回路図。
簡略回路図。
認の簡略回路図。
簡略回路図。
の簡略回路図。
の簡略回路図。
図。
子台、4…基板用配線、5…アナログ入力基板、5a…
電圧入力基板、5b…電流入力基板、5c…電圧出力基
板、5d…電流出力基板、6…ロジック処理基板、7…
基板用ケーブル、8…試験用端子台、9,14…電圧電流
発生器、10…デジタルマルチメータ、11…データ入出力
ケーブル、12…保守ツール、13…アナログ入力出力基板
試験装置、15…標準抵抗、16…切替器、16a〜16l…接
点、18…演算処理装置。
Claims (10)
- 【請求項1】 デジタル制御装置に多数備えられたアナ
ログ信号をデジタル信号に変換するアナログ入力基板と
デジタル信号をアナログ信号に変換するアナログ出力基
板の機能試験を行なうアナログ入力出力基板試験装置に
おいて、前記デジタル制御装置に接続して試験対象の前
記各基板と試験内容に応じた電気回路を形成する切替手
段と、前記試験対象の各基板に試験信号を出力する信号
発生手段と、前記各基板等の入力出力信号の測定手段
と、電気回路に挿入する標準抵抗と、前記各基板に係る
各種データベースを備えて前記試験信号と各基板の入力
出力信号を入力して試験内容に応じて前記切替手段によ
り試験対象基板との電気回路の形成と接続確認および前
記信号発生手段における試験信号の設定と試験対象基板
における変換機能の評価操作等をする演算処理手段とか
らなることを特徴とするアナログ入力出力基板試験装
置。 - 【請求項2】 デジタル制御装置等に備えられて検出器
等から入力したアナログ信号をデジタル信号に変換して
出力するアナログ入力基板の変換機能を確認するアナロ
グ入力試験に際して、前記アナログ入力基板が入力する
アナログ信号と出力するデジタル信号の両方を入力して
アナログ入力基板の変換精度を測定することを特徴とす
る請求項1記載のアナログ入力出力基板試験装置。 - 【請求項3】 デジタル制御装置等に備えられて調節計
等へ制御信号を出力するためにデジタル信号をアナログ
信号に変換するアナログ出力基板の変換機能を確認する
アナログ出力試験に際して、前記アナログ出力基板が入
力するデジタル信号と出力するアナログ信号の両方を入
力してアナログ出力基板の変換精度を測定することを特
徴とする請求項1記載のアナログ入力出力基板試験装
置。 - 【請求項4】 前記アナログ入力出力基板試験装置にお
いて、試験対象のアナログ入力基板の設置場所と基板の
形式およびアナログ信号の入力箇所を記憶したデータベ
ースを備えて試験時に試験対象のアナログ入力基板の設
置場所と基板の形式およびアナログ信号の入力箇所のデ
ータを入力して前記データベースとの合致を確認するこ
とを特徴とする請求項1記載のアナログ入力出力基板試
験装置。 - 【請求項5】 前記アナログ入力出力基板試験装置にお
いて、試験対象のアナログ出力基板の設置場所と基板の
形式およびアナログ信号の出力箇所を記憶したデータベ
ースを備えて試験時に試験対象のアナログ出力基板の設
置場所と基板の形式およびアナログ信号の出力箇所のデ
ータを入力して前記データベースとの合致を確認するこ
とを特徴とする請求項1記載のアナログ入力出力基板試
験装置。 - 【請求項6】 前記アナログ入力出力基板試験装置にお
いて、基板型式毎の入力アナログ信号の上下限範囲およ
び変換後の出力デジタル信号の上下限範囲を記憶したデ
ータベースを備えて試験対象基板の型式に応じたアナロ
グ試験信号値を自動設定することを特徴とする請求項1
記載のアナログ入力出力基板試験装置。 - 【請求項7】 前記アナログ入力出力基板試験装置にお
いて、基板型式毎の出力デジタル信号の上下限範囲およ
び変換後の出力アナログ試験信号の上下限範囲を記憶し
たデータベースを備えて試験対象基板の型式に応じたデ
ジタル試験信号値を自動設定することを特徴とする請求
項1記載のアナログ入力出力基板試験装置。 - 【請求項8】 前記アナログ入力出力基板試験装置にお
いて、基板型式毎の接続確認用電気回路結線と接続確認
用アナログ信号値および変換後のデジタル信号値を記憶
したデータベースを備えて試験対象基板の型式に応じた
接続確認用電気回路の自動形成と接続確認用アナログ信
号値の自動設定および変換後のデジタル信号データを入
力して前記データベースとの合致を確認すると共に、ア
ナログ信号の入力箇所と試験装置との間の電気回路の接
続を自動的に確認することを特徴とする請求項1記載の
アナログ入力出力基板試験装置。 - 【請求項9】 前記アナログ入力出力基板試験装置にお
いて、アナログ信号の入力箇所と試験装置との間の電気
回路の接続を確認する際にアナログ入力基板に印加され
る電圧と電流値が当該アナログ入力基板の入力許容値を
越えないように接続確認用電気回路および接続確認用入
力アナログ信号を設定することを特徴とする請求項1記
載のアナログ入力出力基板試験装置。 - 【請求項10】 前記アナログ入力出力基板試験装置に
おいて、演算処理手段に備えた各基板に係る各種データ
ベースにより切替手段の制御および信号発生手段からの
試験信号出力を変更して各基板の試験を順次実施するこ
とを特徴とする請求項1記載のアナログ入力出力基板試
験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18101794A JP3338184B2 (ja) | 1994-08-02 | 1994-08-02 | アナログ入力出力基板試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18101794A JP3338184B2 (ja) | 1994-08-02 | 1994-08-02 | アナログ入力出力基板試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0843500A JPH0843500A (ja) | 1996-02-16 |
JP3338184B2 true JP3338184B2 (ja) | 2002-10-28 |
Family
ID=16093304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18101794A Expired - Fee Related JP3338184B2 (ja) | 1994-08-02 | 1994-08-02 | アナログ入力出力基板試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3338184B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3556443B2 (ja) * | 1997-09-03 | 2004-08-18 | 株式会社東芝 | デジタル制御装置の基板試験装置 |
US9719887B2 (en) * | 2014-02-14 | 2017-08-01 | Yokogawa Electric Corporation | Field device commissioning system and field device commissioning method |
JP6854698B2 (ja) * | 2017-05-12 | 2021-04-07 | 三菱電機株式会社 | 模擬信号試験装置 |
CN109358604A (zh) * | 2018-11-01 | 2019-02-19 | 南京国电南自维美德自动化有限公司 | 一种控制***输入输出模件功能测试装置及测试方法 |
CN112056760B (zh) * | 2020-08-18 | 2023-01-06 | 惠州市德赛西威汽车电子股份有限公司 | 一站式测试***及方法 |
-
1994
- 1994-08-02 JP JP18101794A patent/JP3338184B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0843500A (ja) | 1996-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4015200A (en) | Multiconductor cable testing apparatus | |
WO2001079868A2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
JPH05503583A (ja) | 自動車試験のための自動化ブレークアウトボックス | |
US6356086B1 (en) | Method and apparatus for the in-circuit testing of a capacitor | |
JP3338184B2 (ja) | アナログ入力出力基板試験装置 | |
CN111913136A (zh) | 检测测试位与测试机接口是否接错的方法及芯片测试*** | |
US4458197A (en) | Apparatus and method for automatically testing a multiple node electrical circuit | |
US8756023B2 (en) | Systems and methods for determining electrical ground faults | |
JP4810058B2 (ja) | 多極端子のショート検出方法及びショート検出システム | |
CN110472316B (zh) | 一种应用于核电厂的通道切换设计***、设计方法及装置 | |
JP3556443B2 (ja) | デジタル制御装置の基板試験装置 | |
JP3465832B2 (ja) | ロードセル及び材料試験機 | |
JP2000280999A (ja) | インタフェースチェッカ | |
JPS5817377A (ja) | フラットケ−ブルの導通検査装置 | |
KR100321230B1 (ko) | 인쇄회로기판의 오류 검사 장치 및 방법 | |
JPH0652293B2 (ja) | ケーブルチェッカ及びその使用方法 | |
RU2755331C1 (ru) | Контрольно-проверочный комплекс | |
JPS6016697B2 (ja) | 継電器試験装置 | |
JPH0954143A (ja) | 半導体試験装置における並列接続する電圧発生器及びコンタクト試験方法 | |
JPH07105472A (ja) | アナログ入力試験装置とアナログ入力回路 | |
JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
KR100215510B1 (ko) | Pcb자동측정검사장치에서의 핀접촉검사방법 및 그장치 | |
JPH09288513A (ja) | 基板試験用ディジタル制御装置 | |
JP2983109B2 (ja) | 抵抗検査装置 | |
CN117647265A (zh) | 一种攻角传感器综合自动化测试平台及测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |