JP3338058B2 - ＳｉＣ製電界効果トランジスタの製造方法 - Google Patents
ＳｉＣ製電界効果トランジスタの製造方法Info
- Publication number
- JP3338058B2 JP3338058B2 JP50365796A JP50365796A JP3338058B2 JP 3338058 B2 JP3338058 B2 JP 3338058B2 JP 50365796 A JP50365796 A JP 50365796A JP 50365796 A JP50365796 A JP 50365796A JP 3338058 B2 JP3338058 B2 JP 3338058B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- mask
- region
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000005669 field effect Effects 0.000 title claims description 5
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 説明 本発明は、請求項１記載の上位概念のSiC製電界効果
トランジスタの製造方法に関する。
トランジスタの製造方法に関する。
SiCは、大きなバンドギャップのために、高い電圧の
場合に適しており、電界効果トランジスタを高い電圧用
に構成するための種々の提案がなされている。
場合に適しており、電界効果トランジスタを高い電圧用
に構成するための種々の提案がなされている。
シリコン技術では、刊行物B.Jayant Baliga著“Moder
n Powler Devices"N.Y.1987から、そこに記載されてい
る“Surface−Gate Technology"を利用することが公知
である。パワー−JFETのゲート領域を製造するために
は、プラナー技術を使うことはあまり有利ではない。シ
リコン又はSiC技術を使うかどうかによらず、マスクが
精確に同じでない場合には、構成素子が通常の大きさで
は、短絡してしまう。かと言って、良好な遮断能力に必
要なように、構成素子の大きさを小さくするためには、
上述の文献では、ゲートを埋め込むことが提案されてい
る。容易に分かるように、このようにゲートコンタクト
を垂直の溝の内部に形成し、この溝の壁部内に硼素を拡
散するという構成は、技術的に有利である。殊に、ゲー
トコンタクトを金属コーティングによって設けること
は、この金属が壁部に殆ど析出しないようにして容易に
行われ、それにより、別個にマスキングするステップを
省くことができる。
n Powler Devices"N.Y.1987から、そこに記載されてい
る“Surface−Gate Technology"を利用することが公知
である。パワー−JFETのゲート領域を製造するために
は、プラナー技術を使うことはあまり有利ではない。シ
リコン又はSiC技術を使うかどうかによらず、マスクが
精確に同じでない場合には、構成素子が通常の大きさで
は、短絡してしまう。かと言って、良好な遮断能力に必
要なように、構成素子の大きさを小さくするためには、
上述の文献では、ゲートを埋め込むことが提案されてい
る。容易に分かるように、このようにゲートコンタクト
を垂直の溝の内部に形成し、この溝の壁部内に硼素を拡
散するという構成は、技術的に有利である。殊に、ゲー
トコンタクトを金属コーティングによって設けること
は、この金属が壁部に殆ど析出しないようにして容易に
行われ、それにより、別個にマスキングするステップを
省くことができる。
当然、この技術を材料SiCにも転用することは望まし
い。しかし、それには、様々な難点がある。
い。しかし、それには、様々な難点がある。
1. ドーピング物質の拡散はできない。その理由は、通
常の処理温度では、SiC内に実際上拡散が行われないか
らである。
常の処理温度では、SiC内に実際上拡散が行われないか
らである。
2. SiCでは、比較的高い臨界的電界強度が可能である
ので、構造をファクタ５−10だけ小さくすることができ
る。相応のように横方向にスケーリングすることは、マ
スク技術では限界がある。幾何学的なチャネル幅を相応
に小さくすることができない場合には、チャネル幅の狭
幅化特性が劣化してしまう。
ので、構造をファクタ５−10だけ小さくすることができ
る。相応のように横方向にスケーリングすることは、マ
スク技術では限界がある。幾何学的なチャネル幅を相応
に小さくすることができない場合には、チャネル幅の狭
幅化特性が劣化してしまう。
本発明の課題は、冒頭に記載した形式の電界効果トラ
ンジスタにおいて、できる限り小さなゲート電圧によっ
て、チャネル領域内の十分な狭幅化特性を達成すること
ができるようにすることである。
ンジスタにおいて、できる限り小さなゲート電圧によっ
て、チャネル領域内の十分な狭幅化特性を達成すること
ができるようにすることである。
この課題は、請求項１の特徴部に記載した要件によっ
て解決される。
て解決される。
本発明の実施例は、従属請求項に記載されている。
本発明の本質的技術思想は、構成要素が帯状構造でな
く、回転対称に構成される点にある。そうすることによ
って、溝底上の環状ゲートコンタクトのあらゆる側面及
び側壁から、チャネルを狭めることができる。拡散はで
きないので、ドーピングは、有利にはイオン注入を用い
て行なわれる。これは、メサ型構成素子が斜めの側壁を
有する場合、特に容易となる。斜めの側壁にすることに
より、ドーピングは、硼素又は他の３価のドーピング材
をイオン注入することによって容易に可能である。メサ
型構成素子は、大きな出力を達成するために並列に接続
される。ゲートコンタクトは、ソースコンタクトがシリ
コンプレートの表面で行われ、ドレイン端子が裏面に取
り付けられる。
く、回転対称に構成される点にある。そうすることによ
って、溝底上の環状ゲートコンタクトのあらゆる側面及
び側壁から、チャネルを狭めることができる。拡散はで
きないので、ドーピングは、有利にはイオン注入を用い
て行なわれる。これは、メサ型構成素子が斜めの側壁を
有する場合、特に容易となる。斜めの側壁にすることに
より、ドーピングは、硼素又は他の３価のドーピング材
をイオン注入することによって容易に可能である。メサ
型構成素子は、大きな出力を達成するために並列に接続
される。ゲートコンタクトは、ソースコンタクトがシリ
コンプレートの表面で行われ、ドレイン端子が裏面に取
り付けられる。
次に、本発明について、図を用いて詳細に説明する
る。
る。
その際、 図１は、構成素子の実施例の平面図を示し、 図２は、製造方法を種々の形態で示し、 図３は、シミュレーション計算用の個別構成素子の簡略
構造を示し、 図４は、シミュレーション計算の結果を２つの異なった
幾何学的特性で示す。
構造を示し、 図４は、シミュレーション計算の結果を２つの異なった
幾何学的特性で示す。
本発明の有利な実施例（例えば、図１に中間段階が略示
されている）では、構成素子は６角形であり、例えば、
約６μｍの直径を有している。環状溝の側壁２が斜めの
ソースコンタクト１が得られる。溝３の底上のゲートコ
ンタクト４は、個々の構成素子を囲み、同時にその構成
素子を結合している。
されている）では、構成素子は６角形であり、例えば、
約６μｍの直径を有している。環状溝の側壁２が斜めの
ソースコンタクト１が得られる。溝３の底上のゲートコ
ンタクト４は、個々の構成素子を囲み、同時にその構成
素子を結合している。
自動調整されるマスク処理を用いてのJFETの製造につ
いて、図２を用いて詳細に説明する。この方法は、有利
な実施例であるが、基礎となる処理は、他の形式でも容
易に実施することができ、例えば、基板ＤとしてSiC又
はシリコンプレートを使用することができる。
いて、図２を用いて詳細に説明する。この方法は、有利
な実施例であるが、基礎となる処理は、他の形式でも容
易に実施することができ、例えば、基板ＤとしてSiC又
はシリコンプレートを使用することができる。
製造過程は、８個の個別ステップａ〜ｈに分けられ
る。Epi−層Ａ（約20μｍの厚みのSiCからなる）は、基
板Ｄ上に1016cm-3のドーピングが施されている。この基
板は、有利には、200−300μｍ厚SiCプレートから形成
されており、1018cm-3のドナーでドーピングされてい
る。SiC−層の、基板に接している下側面は金属コーテ
ィングされており、ドレイン電極（図示していない）を
構成している。
る。Epi−層Ａ（約20μｍの厚みのSiCからなる）は、基
板Ｄ上に1016cm-3のドーピングが施されている。この基
板は、有利には、200−300μｍ厚SiCプレートから形成
されており、1018cm-3のドナーでドーピングされてい
る。SiC−層の、基板に接している下側面は金属コーテ
ィングされており、ドレイン電極（図示していない）を
構成している。
層Ｂは、n+−ドーピングゾーンであり、本来の位置で
成長又はイオン注入されている（Ｎ＝1018cm-3）。
成長又はイオン注入されている（Ｎ＝1018cm-3）。
図2aには、酸化マスクＣが示されており、この酸化マ
スクは、続けて形成されており、この実施例では、約２
μｍの幅、１μｍ厚で、例えば、SiO2からなる。図２の
部分ｂには、直ぐ次のステップが示されている。まず、
SiO2の構造が形成され、これは、ウェットケミカルによ
り、酸化マスクＣを少しアンダエッチングすることによ
って行われる。次のステップでは、斜めの溝のいわゆる
RIE−処理が、ガス混合気を用いて施される。このガス
混合気は、Cl2/SiCl4/O2/Ar又はArの代わりにN2からな
る。各濃度の数値を列で示すと、40/20/4.2/10sccmであ
る。溝の深さは、約４〜５μｍである。従って、溝は、
直径のほぼ３倍である。
スクは、続けて形成されており、この実施例では、約２
μｍの幅、１μｍ厚で、例えば、SiO2からなる。図２の
部分ｂには、直ぐ次のステップが示されている。まず、
SiO2の構造が形成され、これは、ウェットケミカルによ
り、酸化マスクＣを少しアンダエッチングすることによ
って行われる。次のステップでは、斜めの溝のいわゆる
RIE−処理が、ガス混合気を用いて施される。このガス
混合気は、Cl2/SiCl4/O2/Ar又はArの代わりにN2からな
る。各濃度の数値を列で示すと、40/20/4.2/10sccmであ
る。溝の深さは、約４〜５μｍである。従って、溝は、
直径のほぼ３倍である。
図２の部分ｃには、p+−イオン注入が示されている。
これは、例えば、Al,B又は他の３価の元素を用いて行わ
れる。深さは、約0.5μｍであり、Ｅ＜500keVのエネル
ギでの複数回注入により得られる。注入は、上から、即
ち、シリコンプレートの表面に対して垂直方向から、又
は、斜め方向から、ひっきりなしに回転させて行うこと
ができる。その際、溝壁の領域にドーピング領域２が形
成され、底の領域に領域３が形成される。
これは、例えば、Al,B又は他の３価の元素を用いて行わ
れる。深さは、約0.5μｍであり、Ｅ＜500keVのエネル
ギでの複数回注入により得られる。注入は、上から、即
ち、シリコンプレートの表面に対して垂直方向から、又
は、斜め方向から、ひっきりなしに回転させて行うこと
ができる。その際、溝壁の領域にドーピング領域２が形
成され、底の領域に領域３が形成される。
図２の部分ｄには、ゲートコンタクト４の金属コーテ
ィング部が示されている。この金属コーティング部は、
例えば、Ti,Ni,NiCr又は他の金属コーティング系のスパ
ッタリングによって形成される。ショットキーコンタク
トの形成は、領域２をドーピングしないようにして簡単
に行うことができる。
ィング部が示されている。この金属コーティング部は、
例えば、Ti,Ni,NiCr又は他の金属コーティング系のスパ
ッタリングによって形成される。ショットキーコンタク
トの形成は、領域２をドーピングしないようにして簡単
に行うことができる。
図2eには、いわゆるリフトオフ処理した結果が示され
ている。その際、溝壁の金属層も除去され、場合によっ
ては、付加的なエッチング処理を施した金属層も除去さ
れる。
ている。その際、溝壁の金属層も除去され、場合によっ
ては、付加的なエッチング処理を施した金属層も除去さ
れる。
絶縁体５で溝を充填した状態が図2fに示されている。
この充填のために、通常CVD−SiO2が使用される。
この充填のために、通常CVD−SiO2が使用される。
図2gには、酸化物５の表面を機械的に研磨した後のプ
レートが示されており、その際、SiCの大きな硬度によ
り自然に研磨の停止位置が与えられる。直ぐ次のステッ
プの金属コンタクト形成を準備するために、場合によっ
ては、エッチング過程を中間ステップとして挿入しても
よい。酸化層がかなり平らであって、コンタクト用にド
ーピングされた層１をあまり越えない場合には、研磨し
ないで、単にエッチングだけによる方法も可能である。
この層１は、構造化により層Ｂから形成された島から構
成される。
レートが示されており、その際、SiCの大きな硬度によ
り自然に研磨の停止位置が与えられる。直ぐ次のステッ
プの金属コンタクト形成を準備するために、場合によっ
ては、エッチング過程を中間ステップとして挿入しても
よい。酸化層がかなり平らであって、コンタクト用にド
ーピングされた層１をあまり越えない場合には、研磨し
ないで、単にエッチングだけによる方法も可能である。
この層１は、構造化により層Ｂから形成された島から構
成される。
最後のステップとして、ソースコンタクト６を作るた
めに、極めて平坦な金属被覆が行われる。
めに、極めて平坦な金属被覆が行われる。
基本構成素子の、大きな平面状の並列接続体は、例え
ば、６角形構造（図１に示されている）で達成される。
溝内のゲートコンタクト４は、ここでは、細い線で示さ
れており、その際、外側に向かって、及び、そこでコン
タクト路に案内される。ソースコンタクトの形成は、極
めて平坦に、半導体プレートの上側で行われ、第３の端
子（ドレイン端子）は、半導体プレートの下側に設けら
れる。
ば、６角形構造（図１に示されている）で達成される。
溝内のゲートコンタクト４は、ここでは、細い線で示さ
れており、その際、外側に向かって、及び、そこでコン
タクト路に案内される。ソースコンタクトの形成は、極
めて平坦に、半導体プレートの上側で行われ、第３の端
子（ドレイン端子）は、半導体プレートの下側に設けら
れる。
種々のパラメータを最適化するために、2kVの最大遮
断電圧でのコンピュータシミュレーションが行われる。
図３に示した基本構成素子の電気特性曲線は、コンピュ
ータシミュレーションを用いて求められる。回転対称の
配列で著しく改善される特性は、図４から分かる。1900
Vの遮断電圧は、−10Vのゲート電圧の場合に回転対称構
造で得られる。状の幾何学的形状の場合には、図４の左
側に示されているように、−32Vのゲート電圧の場合で
すら達成されない。
断電圧でのコンピュータシミュレーションが行われる。
図３に示した基本構成素子の電気特性曲線は、コンピュ
ータシミュレーションを用いて求められる。回転対称の
配列で著しく改善される特性は、図４から分かる。1900
Vの遮断電圧は、−10Vのゲート電圧の場合に回転対称構
造で得られる。状の幾何学的形状の場合には、図４の左
側に示されているように、−32Vのゲート電圧の場合で
すら達成されない。
ドレイン電圧UD＜3Vの場合、シミュレーションから、
オン抵抗Ron＝0.013Ωcm2が導出され、従って、この値
は、同じ遮断性能のSi−構成素子の場合よりもファクタ
約100だけ小さい。最大電力密度100−200W/cm2の場合、
それから、130〜180A/cm2の範囲の最大電流密度が得ら
れる。
オン抵抗Ron＝0.013Ωcm2が導出され、従って、この値
は、同じ遮断性能のSi−構成素子の場合よりもファクタ
約100だけ小さい。最大電力密度100−200W/cm2の場合、
それから、130〜180A/cm2の範囲の最大電流密度が得ら
れる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６５３ Ｈ０１Ｌ 21/265 Ｒ (72)発明者 ニーマン，エッケハルト ドイツ連邦共和国 Ｄ―63477 マイン タール ヘッセンリング 23 (72)発明者 ボース，アルフレート ドイツ連邦共和国 Ｄ―55118 マイン ツ コルマルシュトラーセ 21 (56)参考文献 特開 平１−196873（ＪＰ，Ａ) 特開 昭54−11685（ＪＰ，Ａ) 特開 昭53−147469（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/80 - 29/812 H01L 21/336 337 H01L 29/778 H01L 21/265 H01L 29/41 H01L 29/78
Claims (11)
- 【請求項１】ソース、ゲート、及びドレインコンタクト
を有するSiCからなる電界効果トランジスタの製造方法
において、 下側にドレインコンタクトが設けられた低抵抗基板
（Ｄ）上に、SiCからなるエピタキシャル層（Ａ）を析
出する工程と、前記エピタキシャル層（Ａ）の表面上に
n+型層（Ｂ）を形成する工程と、前記n+型層（Ｂ）上に
形成したマスク（Ｃ）を用いたエッチングにより前記エ
ピタキシャル層（Ａ）に、溝（３）によって囲まれると
ともに上面から見て回転対称に配置された島状領域
（１）を形成する工程と、溝壁（２）及び溝底（３）に
イオン注入を行いp+型のゲート領域を形成する工程と、
前記ゲート領域上に金属層を被着してゲートコンタクト
（４）を形成する工程と、リフトオフ処理により前記マ
スク（Ｃ）を除去する工程と、前記溝（３）を絶縁体
（５）で充填した後、前記n+型層（Ｂ）が露出するまで
研磨及び／又はエッチングを施してソースコンタクト
（６）を形成する工程を順次有する ことを特徴とする電界効果トランジスタの製造方法。 - 【請求項２】前記マスク（Ｃ）は、0.5〜３μｍの構造
幅によって形成される請求項１記載の方法。 - 【請求項３】前記マスク（Ｃ）は、絶縁体から形成さ
れ、該絶縁体は、SiO2及び／又はSiNから形成されてい
る請求項１又は２記載の方法。 - 【請求項４】マスク（Ｃ）は、ウェットケミカルにより
エッチングされ、若干アンダエッチングされる請求項１
〜３の１つに記載の方法。 - 【請求項５】前記溝（３）は、Cl2/SiCl4/O2/Ar又は前
記Arの代わりにN2からなるガス混合気を用いたRIE−処
理を用いて形成され、その際、各ガスの濃度は、数値の
列順に40/20/4.2/10sccmである請求項１〜４の１つに記
載の方法。 - 【請求項６】エッチング処理は、溝（３）の深さが２〜
10μｍ且つ幅が約３〜10μｍになるまで実行される請求
項１〜５の１つに記載の方法。 - 【請求項７】前記注入イオンは、３価元素をエネルギＥ
＜500keVで複数回注入することにより実行され、その
際、イオンは、上からシリコンカーバイド表面に衝突す
る請求項１〜６の１つに記載の方法。 - 【請求項８】イオンが斜めに入る場合、半導体板が回転
され、それにより、溝壁の領域内に均等なドーピング領
域（２）が形成される請求項１〜７の１つに記載の方
法。 - 【請求項９】前記リフトオフ処理の際に、前記溝壁
（２）に形成された薄い金属層がエッチング除去される
請求項１〜８の１つに記載の方法。 - 【請求項１０】溝（３）は、CVD−SiO2によって充填さ
れる請求項１〜18の１つに記載の方法。 - 【請求項１１】マスク（Ｃ）は、ソース−コンタクト
（６）及び溝（３）の６角形構造が形成されるように構
造化される請求項１〜10の１つに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4423068.0 | 1994-07-01 | ||
| DE4423068A DE4423068C1 (de) | 1994-07-01 | 1994-07-01 | Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung |
| PCT/EP1995/002496 WO1996001500A1 (de) | 1994-07-01 | 1995-06-27 | FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09504656A JPH09504656A (ja) | 1997-05-06 |
| JP3338058B2 true JP3338058B2 (ja) | 2002-10-28 |
Family
ID=6521994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50365796A Expired - Lifetime JP3338058B2 (ja) | 1994-07-01 | 1995-06-27 | ＳｉＣ製電界効果トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5747831A (ja) |
| EP (1) | EP0715771B1 (ja) |
| JP (1) | JP3338058B2 (ja) |
| DE (2) | DE4423068C1 (ja) |
| WO (1) | WO1996001500A1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133587A (en) * | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| DE19611045C1 (de) * | 1996-03-20 | 1997-05-22 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| US6180958B1 (en) * | 1997-02-07 | 2001-01-30 | James Albert Cooper, Jr. | Structure for increasing the maximum voltage of silicon carbide power transistors |
| US5903020A (en) * | 1997-06-18 | 1999-05-11 | Northrop Grumman Corporation | Silicon carbide static induction transistor structure |
| JP4192281B2 (ja) | 1997-11-28 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置 |
| DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| JP4320810B2 (ja) * | 1998-11-30 | 2009-08-26 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| GB9928285D0 (en) * | 1999-11-30 | 2000-01-26 | Koninkl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
| EP1143033B1 (en) * | 2000-04-07 | 2004-09-01 | Hoya Corporation | Silicon carbide and method for producing the same |
| US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
| US6828609B2 (en) * | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
| JP2004134547A (ja) * | 2002-10-10 | 2004-04-30 | Hitachi Ltd | 半導体装置 |
| US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
| US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
| US7834376B2 (en) * | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US20060260956A1 (en) * | 2005-05-23 | 2006-11-23 | Bausch & Lomb Incorporated | Methods for preventing or reducing interaction between packaging materials and polymeric articles contained therein |
| US8368165B2 (en) * | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
| JP4939797B2 (ja) * | 2005-11-01 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | スイッチング半導体装置 |
| US7808029B2 (en) * | 2006-04-26 | 2010-10-05 | Siliconix Technology C.V. | Mask structure for manufacture of trench type semiconductor device |
| CN101506989B (zh) * | 2006-07-31 | 2014-02-19 | 威世-硅尼克斯 | 用于SiC肖特基二极管的钼势垒金属及制造工艺 |
| US7977713B2 (en) * | 2008-05-08 | 2011-07-12 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
| US7994548B2 (en) * | 2008-05-08 | 2011-08-09 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
| US7800196B2 (en) * | 2008-09-30 | 2010-09-21 | Northrop Grumman Systems Corporation | Semiconductor structure with an electric field stop layer for improved edge termination capability |
| CA2740223A1 (en) * | 2008-11-05 | 2010-05-14 | Semisouth Laboratories, Inc. | Vertical junction field effect transistors having sloped sidewalls and methods of making |
| WO2011025973A1 (en) * | 2009-08-28 | 2011-03-03 | Microsemi Corporation | Silicon carbide dual-mesa static induction transistor |
| AU2010328256A1 (en) * | 2009-12-08 | 2012-06-21 | Power Integrations, Inc. | Methods of making semiconductor devices having implanted sidewalls and devices made thereby |
| JP5665361B2 (ja) * | 2010-05-12 | 2015-02-04 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| WO2011149768A2 (en) | 2010-05-25 | 2011-12-01 | Ss Sc Ip, Llc | Self-aligned semiconductor devices with reduced gate-source leakage under reverse bias and methods of making |
| WO2012008179A1 (ja) * | 2010-07-12 | 2012-01-19 | 住友精密工業株式会社 | エッチング方法 |
| US8519410B1 (en) | 2010-12-20 | 2013-08-27 | Microsemi Corporation | Silicon carbide vertical-sidewall dual-mesa static induction transistor |
| JP5546474B2 (ja) * | 2011-02-10 | 2014-07-09 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5852863B2 (ja) * | 2011-11-28 | 2016-02-03 | 株式会社日立製作所 | ４ｈ−ＳｉＣ半導体素子及び半導体装置 |
| JP6138619B2 (ja) * | 2013-07-30 | 2017-05-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2023522273A (ja) * | 2020-04-20 | 2023-05-29 | ピーエヌ ジャンクション セミコンダクター（ハンチョウ） カンパニー リミテッド | 同じゲート・ソースドーピングを有する電界効果トランジスタ、セル構造及び製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4262296A (en) * | 1979-07-27 | 1981-04-14 | General Electric Company | Vertical field effect transistor with improved gate and channel structure |
| US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| US4947218A (en) * | 1987-11-03 | 1990-08-07 | North Carolina State University | P-N junction diodes in silicon carbide |
| JPH01196873A (ja) * | 1988-02-02 | 1989-08-08 | Sharp Corp | 炭化珪素半導体装置 |
| US5391895A (en) * | 1992-09-21 | 1995-02-21 | Kobe Steel Usa, Inc. | Double diamond mesa vertical field effect transistor |
| US5506421A (en) * | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| DE4310345C2 (de) * | 1993-03-31 | 1995-07-27 | Daimler Benz Ag | Verfahren zum Trockenätzen von SiC |
| US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
| US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| JP4021015B2 (ja) * | 1997-09-19 | 2007-12-12 | 内橋エステック株式会社 | 温度ヒュ−ズにおける可溶合金エレメントとリ−ド線との接合方法 |
-
1994
- 1994-07-01 DE DE4423068A patent/DE4423068C1/de not_active Expired - Lifetime
-
1995
- 1995-06-27 EP EP95925771A patent/EP0715771B1/de not_active Expired - Lifetime
- 1995-06-27 US US08/612,906 patent/US5747831A/en not_active Expired - Lifetime
- 1995-06-27 WO PCT/EP1995/002496 patent/WO1996001500A1/de active IP Right Grant
- 1995-06-27 JP JP50365796A patent/JP3338058B2/ja not_active Expired - Lifetime
- 1995-06-27 DE DE59506721T patent/DE59506721D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5747831A (en) | 1998-05-05 |
| EP0715771A1 (de) | 1996-06-12 |
| JPH09504656A (ja) | 1997-05-06 |
| DE59506721D1 (de) | 1999-10-07 |
| WO1996001500A1 (de) | 1996-01-18 |
| DE4423068C1 (de) | 1995-08-17 |
| EP0715771B1 (de) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3338058B2 (ja) | ＳｉＣ製電界効果トランジスタの製造方法 | |
| JP3851776B2 (ja) | パワーｍｏｓ素子及びｍｏｓ素子の製造方法 | |
| US6841436B2 (en) | Method of fabricating SiC semiconductor device | |
| US5672889A (en) | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making | |
| JP3873798B2 (ja) | 炭化けい素半導体素子およびその製造方法 | |
| US5430324A (en) | High voltage transistor having edge termination utilizing trench technology | |
| US6395604B1 (en) | Method of fabricating semiconductor device | |
| TW200531175A (en) | Method of manufacturing a superjunction device | |
| JPH06112497A (ja) | Ｄｍｏｓ電界効果トランジスタの製造方法 | |
| JP2009044177A (ja) | 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置 | |
| JP2003523089A (ja) | 交互導電性ゾーンを有するｍｏｓゲートデバイス | |
| KR101998716B1 (ko) | 트랜치 소자들을 위한 집적된 게이트 런너 및 필드 임플란트 종단부 | |
| WO2001091190A1 (en) | A semiconductor device | |
| JP3369388B2 (ja) | 半導体装置 | |
| JP3939583B2 (ja) | 電界効果トランジスタの製造方法 | |
| WO2008094497A1 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| JPH09205198A (ja) | 電界効果型半導体装置及び半導体装置の製造方法 | |
| CN111081778A (zh) | 一种碳化硅沟槽型mosfet器件及其制造方法 | |
| TW200531276A (en) | Power mosfet and methods of making same | |
| CN111986991A (zh) | 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 | |
| KR100956558B1 (ko) | 반도체 기판 내에 좁은 트렌치 형성 방법 및 트렌치 ｍｏｓｆｅｔ 형성 방법 | |
| JPH03101169A (ja) | 半導体デバイス作製方法 | |
| TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
| US5192699A (en) | Method of fabricating field effect transistors | |
| JPH08298322A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |