JP3337770B2 - Ｅｃｌゲート回路 - Google Patents
Ｅｃｌゲート回路Info
- Publication number
- JP3337770B2 JP3337770B2 JP20936893A JP20936893A JP3337770B2 JP 3337770 B2 JP3337770 B2 JP 3337770B2 JP 20936893 A JP20936893 A JP 20936893A JP 20936893 A JP20936893 A JP 20936893A JP 3337770 B2 JP3337770 B2 JP 3337770B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current switch
- potential
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ技術、ある
いはバイポーラ・ＣＭＯＳ（相補型ＭＯＳトランジス
タ）技術により製造される半導体集積回路装置において
形成される基本回路の１つであるＥＣＬ（Emitter Coup
led Logic)ゲート回路に関するものである。
いはバイポーラ・ＣＭＯＳ（相補型ＭＯＳトランジス
タ）技術により製造される半導体集積回路装置において
形成される基本回路の１つであるＥＣＬ（Emitter Coup
led Logic)ゲート回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献；柴田・山本・富永・高橋・東迎著「ＶＬＳＩテク
ノロジー入門」初版(１９８６−９−１）平凡社、Ｐ．
１１０−１１１ 前記文献等に記載されているように、ＥＣＬゲート回路
は、トランジスタのエミッタを共通に接続した差動増幅
回路を基本とする電流切換え型論理回路である。各トラ
ンジスタは飽和動作をしないため、高速のスイッチング
回路を構成でき、高速論理ゲートを必要とする各種の装
置に広く用いられている。回路の基本形がエミッタフォ
ロアであるため、入力インピーダンスが高く、出力イン
ピーダンスが低いので、大きなファンアウトがとれる。
反面、消費電力はＴＴＬ（トランジスタ・トランジスタ
・ロジック）等に比較して多い。
例えば次のような文献に記載されるものがあった。 文献；柴田・山本・富永・高橋・東迎著「ＶＬＳＩテク
ノロジー入門」初版(１９８６−９−１）平凡社、Ｐ．
１１０−１１１ 前記文献等に記載されているように、ＥＣＬゲート回路
は、トランジスタのエミッタを共通に接続した差動増幅
回路を基本とする電流切換え型論理回路である。各トラ
ンジスタは飽和動作をしないため、高速のスイッチング
回路を構成でき、高速論理ゲートを必要とする各種の装
置に広く用いられている。回路の基本形がエミッタフォ
ロアであるため、入力インピーダンスが高く、出力イン
ピーダンスが低いので、大きなファンアウトがとれる。
反面、消費電力はＴＴＬ（トランジスタ・トランジスタ
・ロジック）等に比較して多い。
【０００３】図２は、前記文献に記載された従来のＥＣ
Ｌゲート回路の一構成例を示す回路図である。このＥＣ
Ｌゲート回路は、複数の入力信号Ａ１，Ａ２，Ａ３と基
準電位ＶBBとの大小比較を行ってその比較結果を出力ノ
ードＮ１５，Ｎ１６より出力するカレントスイッチ回路
１０と、該カレントスイッチ回路１０に定電流を流す定
電流源回路２０と、該出力ノードＮ１５，Ｎ１６にそれ
ぞれ接続され負荷の駆動能力を向上させるエミッタフォ
ロア回路２１，２２とを備え、バイポーラトランジスタ
で構成された高速ディジタル回路である。カレントスイ
ッチ回路１０は、入力信号Ａ１，Ａ２，Ａ３がベースに
それぞれ入力される複数の入力トランジスタ１１，１
２，１３と、基準電位ＶBBがベースに入力される基準ト
ランジスタ１４とを有し、それらのトランジスタ１１，
１２，１３，１４のエミッタが共通接続されている。複
数の入力トランジスタ１１，１２，１３の各コレクタ
は、出力ノードＮ１５に共通接続され、該出力ノードＮ
１５が抵抗１５を介して高電位側の電源電位ＶCC（＝０
Ｖ）に接続されている。基準トランジスタ１４のコレク
タは、出力ノードＮ１６に接続され、該出力ノードＮ１
６が抵抗１６を介して電源電位ＶCCに接続されている。
トランジスタ１１，１２，１３，１４の共通接続された
エミッタは、定電流源回路２０を介して低電位側の電源
電位ＶEEに接続されている。
Ｌゲート回路の一構成例を示す回路図である。このＥＣ
Ｌゲート回路は、複数の入力信号Ａ１，Ａ２，Ａ３と基
準電位ＶBBとの大小比較を行ってその比較結果を出力ノ
ードＮ１５，Ｎ１６より出力するカレントスイッチ回路
１０と、該カレントスイッチ回路１０に定電流を流す定
電流源回路２０と、該出力ノードＮ１５，Ｎ１６にそれ
ぞれ接続され負荷の駆動能力を向上させるエミッタフォ
ロア回路２１，２２とを備え、バイポーラトランジスタ
で構成された高速ディジタル回路である。カレントスイ
ッチ回路１０は、入力信号Ａ１，Ａ２，Ａ３がベースに
それぞれ入力される複数の入力トランジスタ１１，１
２，１３と、基準電位ＶBBがベースに入力される基準ト
ランジスタ１４とを有し、それらのトランジスタ１１，
１２，１３，１４のエミッタが共通接続されている。複
数の入力トランジスタ１１，１２，１３の各コレクタ
は、出力ノードＮ１５に共通接続され、該出力ノードＮ
１５が抵抗１５を介して高電位側の電源電位ＶCC（＝０
Ｖ）に接続されている。基準トランジスタ１４のコレク
タは、出力ノードＮ１６に接続され、該出力ノードＮ１
６が抵抗１６を介して電源電位ＶCCに接続されている。
トランジスタ１１，１２，１３，１４の共通接続された
エミッタは、定電流源回路２０を介して低電位側の電源
電位ＶEEに接続されている。
【０００４】エミッタフォロア回路２１は、カレントス
イッチ回路１０の出力ノードＮ１５の出力信号を入力と
して出力端子Ｑ１に接続する出力負荷を駆動する回路で
あり、エミッタフォロアトランジスタ２１ａ及び抵抗２
１ｂを有している。トランジスタ２１ａは、そのコレク
タが電源電位ＶCC、ベースが出力ノードＮ１５、エミッ
タが出力端子Ｑ１にそれぞれ接続されている。抵抗２１
ｂは、その一端が出力端子Ｑ１に、他端が電源電位ＶEE
にそれぞれ接続されている。同様に、エミッタフォロア
回路２２は、カレントスイッチ回路１０の出力ノードＮ
１６の出力信号を駆動して出力端子Ｑ２から出力する回
路であり、エミッタフォロアトランジスタ２２ａ及び抵
抗２２ｂを有している。トランジスタ２２ａは、そのコ
レクタが電源電位ＶCCに、ベースが出力ノードＮ１６
に、エミッタが出力端子Ｑ２にそれぞれ接続されてい
る。抵抗２２ｂは、その一端が出力端子Ｑ２に、他端が
電源電位ＶEEにそれぞれ接続されている。この種のＥＣ
Ｌゲート回路における公知のＥＣＬ １０ＫＨ仕様 にお
いては、電源電位ＶCC＝０Ｖ、電源電位ＶEE＝−５．２
Ｖ、基準電位ＶBB＝−１．２９Ｖとなっている。
イッチ回路１０の出力ノードＮ１５の出力信号を入力と
して出力端子Ｑ１に接続する出力負荷を駆動する回路で
あり、エミッタフォロアトランジスタ２１ａ及び抵抗２
１ｂを有している。トランジスタ２１ａは、そのコレク
タが電源電位ＶCC、ベースが出力ノードＮ１５、エミッ
タが出力端子Ｑ１にそれぞれ接続されている。抵抗２１
ｂは、その一端が出力端子Ｑ１に、他端が電源電位ＶEE
にそれぞれ接続されている。同様に、エミッタフォロア
回路２２は、カレントスイッチ回路１０の出力ノードＮ
１６の出力信号を駆動して出力端子Ｑ２から出力する回
路であり、エミッタフォロアトランジスタ２２ａ及び抵
抗２２ｂを有している。トランジスタ２２ａは、そのコ
レクタが電源電位ＶCCに、ベースが出力ノードＮ１６
に、エミッタが出力端子Ｑ２にそれぞれ接続されてい
る。抵抗２２ｂは、その一端が出力端子Ｑ２に、他端が
電源電位ＶEEにそれぞれ接続されている。この種のＥＣ
Ｌゲート回路における公知のＥＣＬ １０ＫＨ仕様 にお
いては、電源電位ＶCC＝０Ｖ、電源電位ＶEE＝−５．２
Ｖ、基準電位ＶBB＝−１．２９Ｖとなっている。
【０００５】次に、動作を説明する。複数の入力信号Ａ
１，Ａ２，Ａ３のいずれの電位も基準電位ＶBBより低い
場合、トランジスタ１４がオン状態となり、トランジス
タ１１，１２，１３がオフ状態となる。トランジスタ１
４がオン状態になると、該トランジスタ１４を通じて抵
抗１６に定電流源回路２０によって供給される定電流が
流れ電圧降下が生じるため、出力ノードＮ１６の電位は
電源電位ＶCCよりも電圧降下分だけ下がる。ＶCCを０
Ｖ、この電圧降下を０．８Ｖに設計すれば、出力ノード
Ｎ１６の電位は−０．８Ｖとなる。トランジスタ２２ａ
のベース・エミッタ間ビルトイン電圧が約０．８Ｖなの
で、出力端子Ｑ２の電位は約−１．６Ｖの“Ｌ”レベル
になる。トランジスタ１１，１２，１３がオフ状態にな
ると、抵抗１５には電流が流れないので、出力ノードＮ
１５の電位は電源電位ＶCCに等しい。トランジスタ２１
ａのベース・エミッタ間ビルトイン電圧が約０．８Ｖな
ので、出力端子Ｑ１の電位は約−０．８Ｖの“Ｈ”レベ
ルになる。複数の入力信号Ａ１，Ａ２，Ａ３のいずれか
１つ（例えば、Ａ１）の電位が基準電位ＶBBよりも高い
場合、トランジスタ１１がオン状態となり、トランジス
タ１４がオフ状態となる。そのため、前記とは反対に、
出力ノードＮ１６の電位が０Ｖとなって出力端子Ｑ２が
“Ｈ”レベルとなり、出力ノードＮ１５の電位が−０．
８Ｖとなって出力端子Ｑ１が“Ｌ”レベルとなる。出力
端子Ｑ１からはＮＯＲ（否定論理和）出力、出力端子Ｑ
２からはＯＲ（論理和）出力を取り出せる。この種の回
路では、電源電流を一定に保つことができ、それによっ
て電源ノイズを抑えることができる。
１，Ａ２，Ａ３のいずれの電位も基準電位ＶBBより低い
場合、トランジスタ１４がオン状態となり、トランジス
タ１１，１２，１３がオフ状態となる。トランジスタ１
４がオン状態になると、該トランジスタ１４を通じて抵
抗１６に定電流源回路２０によって供給される定電流が
流れ電圧降下が生じるため、出力ノードＮ１６の電位は
電源電位ＶCCよりも電圧降下分だけ下がる。ＶCCを０
Ｖ、この電圧降下を０．８Ｖに設計すれば、出力ノード
Ｎ１６の電位は−０．８Ｖとなる。トランジスタ２２ａ
のベース・エミッタ間ビルトイン電圧が約０．８Ｖなの
で、出力端子Ｑ２の電位は約−１．６Ｖの“Ｌ”レベル
になる。トランジスタ１１，１２，１３がオフ状態にな
ると、抵抗１５には電流が流れないので、出力ノードＮ
１５の電位は電源電位ＶCCに等しい。トランジスタ２１
ａのベース・エミッタ間ビルトイン電圧が約０．８Ｖな
ので、出力端子Ｑ１の電位は約−０．８Ｖの“Ｈ”レベ
ルになる。複数の入力信号Ａ１，Ａ２，Ａ３のいずれか
１つ（例えば、Ａ１）の電位が基準電位ＶBBよりも高い
場合、トランジスタ１１がオン状態となり、トランジス
タ１４がオフ状態となる。そのため、前記とは反対に、
出力ノードＮ１６の電位が０Ｖとなって出力端子Ｑ２が
“Ｈ”レベルとなり、出力ノードＮ１５の電位が−０．
８Ｖとなって出力端子Ｑ１が“Ｌ”レベルとなる。出力
端子Ｑ１からはＮＯＲ（否定論理和）出力、出力端子Ｑ
２からはＯＲ（論理和）出力を取り出せる。この種の回
路では、電源電流を一定に保つことができ、それによっ
て電源ノイズを抑えることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
バイポーラトランジスタで構成されたＥＣＬゲート回路
では、次のような問題があり、それを解決することが困
難であった。従来のＥＣＬゲート回路では、各トランジ
スタ１１，１２，１３，１４，…が飽和動作をしないた
め、ＣＭＯＳゲート回路やバイポーラ・ＣＭＯＳゲート
回路に比べて高速で動作するという長所を有する。しか
し、カレントスイッチ回路１０に定常的に電流を流して
おく必要があるため、消費電力が大きいという問題があ
り、それを比較的簡単な回路構成で解決することが困難
であった。本発明は、前記従来技術が持っていた課題と
して、高速動作を可能にしつつ、消費電力を少なくする
ことが困難な点について解決したＥＣＬゲート回路を提
供するものである。
バイポーラトランジスタで構成されたＥＣＬゲート回路
では、次のような問題があり、それを解決することが困
難であった。従来のＥＣＬゲート回路では、各トランジ
スタ１１，１２，１３，１４，…が飽和動作をしないた
め、ＣＭＯＳゲート回路やバイポーラ・ＣＭＯＳゲート
回路に比べて高速で動作するという長所を有する。しか
し、カレントスイッチ回路１０に定常的に電流を流して
おく必要があるため、消費電力が大きいという問題があ
り、それを比較的簡単な回路構成で解決することが困難
であった。本発明は、前記従来技術が持っていた課題と
して、高速動作を可能にしつつ、消費電力を少なくする
ことが困難な点について解決したＥＣＬゲート回路を提
供するものである。
【０００７】
【課題を解決するための手段】本発明は、前記課題を解
決するために、ＥＣＬゲート回路において、エミッタが
共通接続された複数のトランジスタを有し、それらのベ
ース入力によって電流経路が切換えられる第１のカレン
トスイッチ回路と、前記第１のカレントスイッチ回路の
出力信号に基づき出力負荷を駆動する第１のエミッタフ
ォロア回路と、ベースに固定電位が印加されるクランプ
用トランジスタと、エミッタが共通接続された複数のト
ランジスタを有し、それらのベース入力によって電流経
路が切換えられる第２のカレントスイッチ回路と、前記
第２のカレントスイッチ回路の出力信号に基づき出力負
荷を駆動する第２のエミッタフォロア回路と、定電流を
流す定電流源回路とを備えている。そして、前記第１の
カレントスイッチ回路、クランプ用トランジスタ、第２
のカレントスイッチ回路、及び定電流源回路の順に、そ
れらを第１と第２の電源電位間に直列接続して構成して
いる。
決するために、ＥＣＬゲート回路において、エミッタが
共通接続された複数のトランジスタを有し、それらのベ
ース入力によって電流経路が切換えられる第１のカレン
トスイッチ回路と、前記第１のカレントスイッチ回路の
出力信号に基づき出力負荷を駆動する第１のエミッタフ
ォロア回路と、ベースに固定電位が印加されるクランプ
用トランジスタと、エミッタが共通接続された複数のト
ランジスタを有し、それらのベース入力によって電流経
路が切換えられる第２のカレントスイッチ回路と、前記
第２のカレントスイッチ回路の出力信号に基づき出力負
荷を駆動する第２のエミッタフォロア回路と、定電流を
流す定電流源回路とを備えている。そして、前記第１の
カレントスイッチ回路、クランプ用トランジスタ、第２
のカレントスイッチ回路、及び定電流源回路の順に、そ
れらを第１と第２の電源電位間に直列接続して構成して
いる。
【０００８】
【作用】本発明によれば、以上のようにＥＣＬゲート回
路を構成したので、第１及び第２の電源電位を印加する
と、第１と第２のカレントスイッチ回路に同一の電流が
流れる。第１のカレントスイッチ回路の論理動作に伴
い、該第１のカレントスイッチ回路とクランプ用トラン
ジスタの接続点の電位が変動するが、第２のカレントス
イッチ回路とクランプ用トランジスタの接続点の電位
が、クランプ用トランジスタによって定電位化され、一
定の電圧が該第２のカレントスイッチ回路に印加され
る。そのため、第１と第２のカレントスイッチ回路は、
各々独立に安定した論理動作を行う。第１及び第２のカ
レントスイッチ回路には同一の電流が流れ、それらの電
力消費量がこれらの第１及び第２のカレントスイッチ回
路で分担されるので、１ゲート当りの消費電力は従来の
１／２になる。従って、前記課題を解決できるのであ
る。
路を構成したので、第１及び第２の電源電位を印加する
と、第１と第２のカレントスイッチ回路に同一の電流が
流れる。第１のカレントスイッチ回路の論理動作に伴
い、該第１のカレントスイッチ回路とクランプ用トラン
ジスタの接続点の電位が変動するが、第２のカレントス
イッチ回路とクランプ用トランジスタの接続点の電位
が、クランプ用トランジスタによって定電位化され、一
定の電圧が該第２のカレントスイッチ回路に印加され
る。そのため、第１と第２のカレントスイッチ回路は、
各々独立に安定した論理動作を行う。第１及び第２のカ
レントスイッチ回路には同一の電流が流れ、それらの電
力消費量がこれらの第１及び第２のカレントスイッチ回
路で分担されるので、１ゲート当りの消費電力は従来の
１／２になる。従って、前記課題を解決できるのであ
る。
【０００９】
【実施例】図１は、本発明の実施例を示すバイポーラト
ランジスタで構成されたＥＣＬゲート回路の回路図であ
る。このＥＣＬゲート回路は、第１の電源電位（例え
ば、高電位側の電源電位）ＶCCとノードＮ３０との間に
接続された第１のカレントスイッチ回路３０と、ノード
Ｎ４０とＮ５０との間に接続された第２のカレントスイ
ッチ回路５０とを有している。ノードＮ３０とＮ４０間
には、クランプ用トランジスタ４０が接続され、さらに
ノードＮ５０が、定電流源回路６０を介して第２の電源
電位（例えば、低電位側の電源電位）ＶEEに接続されて
いる。第１のカレントスイッチ回路３０の２つの出力ノ
ードＮ３５，Ｎ３６には、それらの出力に基づき出力負
荷を駆動する２つのエミッタフォロア回路４１，４２が
接続されている。同様に、第２のカレントスイッチ回路
５０の２つの出力ノードＮ５５，Ｎ５６には、それらの
出力に基づき出力負荷を駆動する２つのエミッタフォロ
ア回路６１，６２がそれぞれ接続されている。第１のカ
レントスイッチ回路３０は、複数の入力信号Ａ１，Ａ
２，Ａ３と基準電位Ｖth１との大小比較を行ってそれら
の比較結果を出力ノードＮ３５，Ｎ３６から出力する回
路であり、入力信号Ａ１，Ａ２，Ａ３がそれぞれベース
に入力されるＮＰＮ型の入力トランジスタ３１，３２，
３３と、基準電位Ｖth１がベースに入力されるＮＰＮ型
の基準トランジスタ３４とを有し、それらのエミッタが
ノードＮ３０に共通接続されている。トランジスタ３
１，３２，３３のコレクタは、出力ノードＮ３５に共通
接続され、該出力ノードＮ３５が抵抗３５を介して電源
電位ＶCCに接続されている。トランジスタ３４のコレク
タは、出力ノードＮ３６に接続され、該出力ノードＮ３
６が抵抗３６を介して電源電位ＶCCに接続されている。
ランジスタで構成されたＥＣＬゲート回路の回路図であ
る。このＥＣＬゲート回路は、第１の電源電位（例え
ば、高電位側の電源電位）ＶCCとノードＮ３０との間に
接続された第１のカレントスイッチ回路３０と、ノード
Ｎ４０とＮ５０との間に接続された第２のカレントスイ
ッチ回路５０とを有している。ノードＮ３０とＮ４０間
には、クランプ用トランジスタ４０が接続され、さらに
ノードＮ５０が、定電流源回路６０を介して第２の電源
電位（例えば、低電位側の電源電位）ＶEEに接続されて
いる。第１のカレントスイッチ回路３０の２つの出力ノ
ードＮ３５，Ｎ３６には、それらの出力に基づき出力負
荷を駆動する２つのエミッタフォロア回路４１，４２が
接続されている。同様に、第２のカレントスイッチ回路
５０の２つの出力ノードＮ５５，Ｎ５６には、それらの
出力に基づき出力負荷を駆動する２つのエミッタフォロ
ア回路６１，６２がそれぞれ接続されている。第１のカ
レントスイッチ回路３０は、複数の入力信号Ａ１，Ａ
２，Ａ３と基準電位Ｖth１との大小比較を行ってそれら
の比較結果を出力ノードＮ３５，Ｎ３６から出力する回
路であり、入力信号Ａ１，Ａ２，Ａ３がそれぞれベース
に入力されるＮＰＮ型の入力トランジスタ３１，３２，
３３と、基準電位Ｖth１がベースに入力されるＮＰＮ型
の基準トランジスタ３４とを有し、それらのエミッタが
ノードＮ３０に共通接続されている。トランジスタ３
１，３２，３３のコレクタは、出力ノードＮ３５に共通
接続され、該出力ノードＮ３５が抵抗３５を介して電源
電位ＶCCに接続されている。トランジスタ３４のコレク
タは、出力ノードＮ３６に接続され、該出力ノードＮ３
６が抵抗３６を介して電源電位ＶCCに接続されている。
【００１０】出力ノードＮ３５に接続されたエミッタフ
ォロア回路４１は、該出力ノードＮ３５にベースが接続
されたＮＰＮ型のエミッタフォロアトランジスタ４１ａ
と、抵抗４１ｂとを有し、そのトランジスタ４１ａのコ
レクタが電源電位ＶCCに接続されている。トランジスタ
４１ａのエミッタは、ＮＯＲ出力を取り出す出力端子Ｑ
１に接続され、該出力端子Ｑ１が抵抗４１ｂを介して電
源電位ＶEEに接続されている。出力ノードＮ３６に接続
されたエミッタフォロア回路４２は、該出力ノードＮ３
６にベースが接続されたＮＰＮ型のエミッタフォロアト
ランジスタ４２ａと、抵抗４２ｂとを有し、該トランジ
スタ４２ａのコレクタが電源電位ＶCCに接続されてい
る。トランジスタ４２ａのエミッタは、ＯＲ出力を取り
出す出力端子Ｑ２に接続され、該出力端子Ｑ２が抵抗４
２ｂを介して電源電位ＶEEに接続されている。第１のカ
レントスイッチ回路３０のノードＮ３０には、ＮＰＮ型
のクランプ用トランジスタ４０のコレクタが接続されて
いる。トランジスタ４０のベースには一定電位ＶC が印
加され、そのエミッタが第２のカレントスイッチ回路５
０のノードＮ４０に接続されている。このトランジスタ
４０は、ノードＮ４０の電位を一定にする働きをする。
ォロア回路４１は、該出力ノードＮ３５にベースが接続
されたＮＰＮ型のエミッタフォロアトランジスタ４１ａ
と、抵抗４１ｂとを有し、そのトランジスタ４１ａのコ
レクタが電源電位ＶCCに接続されている。トランジスタ
４１ａのエミッタは、ＮＯＲ出力を取り出す出力端子Ｑ
１に接続され、該出力端子Ｑ１が抵抗４１ｂを介して電
源電位ＶEEに接続されている。出力ノードＮ３６に接続
されたエミッタフォロア回路４２は、該出力ノードＮ３
６にベースが接続されたＮＰＮ型のエミッタフォロアト
ランジスタ４２ａと、抵抗４２ｂとを有し、該トランジ
スタ４２ａのコレクタが電源電位ＶCCに接続されてい
る。トランジスタ４２ａのエミッタは、ＯＲ出力を取り
出す出力端子Ｑ２に接続され、該出力端子Ｑ２が抵抗４
２ｂを介して電源電位ＶEEに接続されている。第１のカ
レントスイッチ回路３０のノードＮ３０には、ＮＰＮ型
のクランプ用トランジスタ４０のコレクタが接続されて
いる。トランジスタ４０のベースには一定電位ＶC が印
加され、そのエミッタが第２のカレントスイッチ回路５
０のノードＮ４０に接続されている。このトランジスタ
４０は、ノードＮ４０の電位を一定にする働きをする。
【００１１】第２のカレントスイッチ回路５０は、第１
のカレントスイッチ回路３０と同様に、複数の入力信号
Ａ４，Ａ５，Ａ６と基準電圧Ｖth２との大小比較を行っ
てその比較結果を２つの出力ノードＮ５５，Ｎ５６から
出力する回路である。このカレントスイッチ回路５０
は、入力信号Ａ４，Ａ５，Ａ６がそれぞれベースに入力
されるＮＰＮ型の入力トランジスタ５１，５２，５３
と、基準電位Ｖth２がベースに入力されるＮＰＮ型の基
準トランジスタ５４とを有し、それらのエミッタがノー
ドＮ５０に共通接続されている。トランジスタ５１，５
２，５３のコレクタは、出力ノードＮ５５に共通接続さ
れ、該出力ノードＮ５５が抵抗５５を介してノードＮ４
０に接続されている。トランジスタ５４のコレクタは、
出力ノードＮ５６に接続され、該出力ノードＮ５６が抵
抗５６を介してノードＮ４０に接続されている。出力ノ
ードＮ５５に接続されたエミッタフォロア回路６１は、
該ノードＮ５５がベースに接続されたＮＰＮ型のエミッ
タフォロアトランジスタ６１ａと、抵抗６１ｂとを有
し、該トランジスタ６１ａのコレクタが電源電位ＶCCに
接続されている。トランジスタ６１ａのエミッタは、Ｎ
ＯＲ出力を取り出す出力端子Ｑ３に接続され、該出力端
子Ｑ３が抵抗６１ｂを介して電源電位ＶEEに接続されて
いる。出力ノードＮ５６に接続されたエミッタフォロア
回路６２は、該出力ノードＮ５６にベースが接続された
ＮＰＮ型のエミッタフォロアトランジスタ６２ａと、抵
抗６２ｂとを有し、該トランジスタ６２ａのコレクタが
電源電位ＶCCに接続されている。トランジスタ６２ａの
エミッタは、ＯＲ出力を取り出す出力端子Ｑ４に接続さ
れ、該出力端子Ｑ４が抵抗６２ｂを介して電源電位ＶEE
に接続されている。
のカレントスイッチ回路３０と同様に、複数の入力信号
Ａ４，Ａ５，Ａ６と基準電圧Ｖth２との大小比較を行っ
てその比較結果を２つの出力ノードＮ５５，Ｎ５６から
出力する回路である。このカレントスイッチ回路５０
は、入力信号Ａ４，Ａ５，Ａ６がそれぞれベースに入力
されるＮＰＮ型の入力トランジスタ５１，５２，５３
と、基準電位Ｖth２がベースに入力されるＮＰＮ型の基
準トランジスタ５４とを有し、それらのエミッタがノー
ドＮ５０に共通接続されている。トランジスタ５１，５
２，５３のコレクタは、出力ノードＮ５５に共通接続さ
れ、該出力ノードＮ５５が抵抗５５を介してノードＮ４
０に接続されている。トランジスタ５４のコレクタは、
出力ノードＮ５６に接続され、該出力ノードＮ５６が抵
抗５６を介してノードＮ４０に接続されている。出力ノ
ードＮ５５に接続されたエミッタフォロア回路６１は、
該ノードＮ５５がベースに接続されたＮＰＮ型のエミッ
タフォロアトランジスタ６１ａと、抵抗６１ｂとを有
し、該トランジスタ６１ａのコレクタが電源電位ＶCCに
接続されている。トランジスタ６１ａのエミッタは、Ｎ
ＯＲ出力を取り出す出力端子Ｑ３に接続され、該出力端
子Ｑ３が抵抗６１ｂを介して電源電位ＶEEに接続されて
いる。出力ノードＮ５６に接続されたエミッタフォロア
回路６２は、該出力ノードＮ５６にベースが接続された
ＮＰＮ型のエミッタフォロアトランジスタ６２ａと、抵
抗６２ｂとを有し、該トランジスタ６２ａのコレクタが
電源電位ＶCCに接続されている。トランジスタ６２ａの
エミッタは、ＯＲ出力を取り出す出力端子Ｑ４に接続さ
れ、該出力端子Ｑ４が抵抗６２ｂを介して電源電位ＶEE
に接続されている。
【００１２】第２のカレントスイッチ回路５０のノード
Ｎ５０は、該ＥＣＬゲート回路に一定電流を流すための
定電流源回路６０を介して電源電位ＶEEに接続されてい
る。図３は、図１中の定電流源回路６０の構成例を示す
回路図である。この定電流源回路６０は、抵抗６０ａを
有し、その一端が電源電位ＶCCに接続され、その他端に
カレントミラー回路を構成する２つのＮＰＮ型トランジ
スタ６０ｂ，６０ｃが接続されている。トランジスタ６
０ｂは、そのコレクタが第２のカレントスイッチ回路５
０のノードＮ５０に接続され、ベースがトランジスタ６
０ｃのベース及びコレクタに、エミッタが電源電位ＶEE
にそれぞれ接続されている。トランジスタ６０ｃは、そ
のコレクタ及びベースが抵抗６０ａに、エミッタが電源
電位ＶEEに、それぞれ接続されている。以上のように構
成されるＥＣＬゲート回路の動作を説明する。電源電位
ＶCC，ＶEEを印加すると、定電流源回路６０内のトラン
ジスタ６０ｂ，６０ｃのカレントミラー動作によって一
定の電源電流が第１のカレントスイッチ回路３０、クラ
ンプ用トランジスタ４０及び第２のカレントスイッチ回
路５０を通して流れる。第１のカレントスイッチ回路３
０は、電源電位ＶCCの印加によって切換え動作が行わ
れ、その切換え動作によってノードＮ３０の電位が変動
するが、トランジスタ４０のベースには一定電位ＶC が
印加され、該トランジスタ４０のコレクタ電流が一定な
ので、該トランジスタ４０のベース・エミッタ間電圧は
一定になる。そのため、第２のカレントスイッチ回路５
０のノードＮ４０に一定の電圧が印加され、その電圧に
基き該第２のカレントスイッチ回路５０が安定した切換
え動作を行う。従って、第１と第２のカレントスイッチ
回路３０，５０では、それぞれ独立した論理動作が可能
となる。
Ｎ５０は、該ＥＣＬゲート回路に一定電流を流すための
定電流源回路６０を介して電源電位ＶEEに接続されてい
る。図３は、図１中の定電流源回路６０の構成例を示す
回路図である。この定電流源回路６０は、抵抗６０ａを
有し、その一端が電源電位ＶCCに接続され、その他端に
カレントミラー回路を構成する２つのＮＰＮ型トランジ
スタ６０ｂ，６０ｃが接続されている。トランジスタ６
０ｂは、そのコレクタが第２のカレントスイッチ回路５
０のノードＮ５０に接続され、ベースがトランジスタ６
０ｃのベース及びコレクタに、エミッタが電源電位ＶEE
にそれぞれ接続されている。トランジスタ６０ｃは、そ
のコレクタ及びベースが抵抗６０ａに、エミッタが電源
電位ＶEEに、それぞれ接続されている。以上のように構
成されるＥＣＬゲート回路の動作を説明する。電源電位
ＶCC，ＶEEを印加すると、定電流源回路６０内のトラン
ジスタ６０ｂ，６０ｃのカレントミラー動作によって一
定の電源電流が第１のカレントスイッチ回路３０、クラ
ンプ用トランジスタ４０及び第２のカレントスイッチ回
路５０を通して流れる。第１のカレントスイッチ回路３
０は、電源電位ＶCCの印加によって切換え動作が行わ
れ、その切換え動作によってノードＮ３０の電位が変動
するが、トランジスタ４０のベースには一定電位ＶC が
印加され、該トランジスタ４０のコレクタ電流が一定な
ので、該トランジスタ４０のベース・エミッタ間電圧は
一定になる。そのため、第２のカレントスイッチ回路５
０のノードＮ４０に一定の電圧が印加され、その電圧に
基き該第２のカレントスイッチ回路５０が安定した切換
え動作を行う。従って、第１と第２のカレントスイッチ
回路３０，５０では、それぞれ独立した論理動作が可能
となる。
【００１３】例えば、第１のカレントスイッチ回路３０
において、入力信号Ａ１，Ａ２，Ａ３のいずれの電位も
基準電位Ｖth１より低い場合、トランジスタ３４がオン
状態、トランジスタ３１，３２，３３がオフ状態とな
る。トランジスタ３４がオン状態になると、トランジス
タ３４を通じて抵抗３６に定電流源回路６０によって供
給される定電流が流れ電圧降下が生じるため、出力ノー
ドＮ３６の電位は電源電位ＶCCよりも電圧降下分だけ下
がる。同時に、出力端子Ｑ２も、この電圧降下分だけ電
位が下がり、“Ｌ”レベルになる。トランジスタ３１，
３２，３３がオフ状態になると、抵抗３５には電流が流
れないので電圧降下は生じない。出力ノードＮ３５の電
位は電源電位ＶCCに等しく、出力端子Ｑ１が“Ｈ”レベ
ルになる。一方、入力信号Ａ１，Ａ２，Ａ３のいずれか
１つ（例えば、Ａ１）の電位が基準電位Ｖth１よりも高
い場合、トランジスタ３１がオン状態となってトランジ
スタ３４がオフ状態となる。そのため、前記とは反対
に、抵抗３５に定電流源回路６０によって供給される定
電流が流れ電圧降下が生じるため、出力ノードＮ３５の
電位が電源電位ＶCCよりも電圧降下分だけ下がる。同時
に、出力端子Ｑ１も、この電圧降下分だけ電位が下が
り、“Ｌ”レベルになる。また、抵抗３６には電流が流
れないので電圧降下は生じない。出力ノードＮ３６の電
位は電源電位ＶCCに等しく、出力端子Ｑ１は“Ｈ”レベ
ルになる。第１のカレントスイッチ回路３０を流れる電
流は、定電流源回路６０によって一定電流が供給されて
いる。この電流は、クランプ用トランジスタ４０を通し
て第２のカレントスイッチ回路５０へ流れる。
において、入力信号Ａ１，Ａ２，Ａ３のいずれの電位も
基準電位Ｖth１より低い場合、トランジスタ３４がオン
状態、トランジスタ３１，３２，３３がオフ状態とな
る。トランジスタ３４がオン状態になると、トランジス
タ３４を通じて抵抗３６に定電流源回路６０によって供
給される定電流が流れ電圧降下が生じるため、出力ノー
ドＮ３６の電位は電源電位ＶCCよりも電圧降下分だけ下
がる。同時に、出力端子Ｑ２も、この電圧降下分だけ電
位が下がり、“Ｌ”レベルになる。トランジスタ３１，
３２，３３がオフ状態になると、抵抗３５には電流が流
れないので電圧降下は生じない。出力ノードＮ３５の電
位は電源電位ＶCCに等しく、出力端子Ｑ１が“Ｈ”レベ
ルになる。一方、入力信号Ａ１，Ａ２，Ａ３のいずれか
１つ（例えば、Ａ１）の電位が基準電位Ｖth１よりも高
い場合、トランジスタ３１がオン状態となってトランジ
スタ３４がオフ状態となる。そのため、前記とは反対
に、抵抗３５に定電流源回路６０によって供給される定
電流が流れ電圧降下が生じるため、出力ノードＮ３５の
電位が電源電位ＶCCよりも電圧降下分だけ下がる。同時
に、出力端子Ｑ１も、この電圧降下分だけ電位が下が
り、“Ｌ”レベルになる。また、抵抗３６には電流が流
れないので電圧降下は生じない。出力ノードＮ３６の電
位は電源電位ＶCCに等しく、出力端子Ｑ１は“Ｈ”レベ
ルになる。第１のカレントスイッチ回路３０を流れる電
流は、定電流源回路６０によって一定電流が供給されて
いる。この電流は、クランプ用トランジスタ４０を通し
て第２のカレントスイッチ回路５０へ流れる。
【００１４】第２のカレントスイッチ回路５０では、第
１のカレントスイッチ回路３０と同様の論理動作を行
う。図１のＥＣＬゲート回路においては、高速動作をさ
せるために各バイポーラトランジスタ３１，３２，３
３，…が飽和動作しない必要があり、設計ではこの点を
注意し、次のようにして電源電位等を設定する必要があ
る。例えば、ＥＣＬ １０ＫＨ仕様を採用し、電源電位
ＶCC＝０Ｖ 、電源電位ＶEE＝−４．９４Ｖ（ＥＣＬ １
０ＫＨ規格での最大電圧）である場合、基準電位Ｖt h１
＝−１．１Ｖ、基準電位Ｖth２＝−３．５７Ｖ、及び固
定電位ＶC＝−１．６７Ｖとし、出力端子Ｑ１，Ｑ２，
Ｑ３，Ｑ４の出力電圧振幅を０．６Ｖに設計したとす
る。バイポーラトランジスタのベース・エミッタ間ビル
トイン（built-in）電圧が約０．８Ｖであるので、第１
のカレントスイッチ回路３０の出力ノードＮ３５，Ｎ３
６の出力電圧は０Ｖ〜−０．６Ｖ、出力端子Ｑ１，Ｑ２
の出力電圧は−０．８Ｖ〜−１．４Ｖ、第１のカレント
スイッチ回路３０のノードＮ３０の電圧は−１．６Ｖ〜
−１．９Ｖ、第２のカレントスイッチ回路５０のノード
Ｎ４０の電圧は−２．４７Ｖとなる。これにより、第２
のカレントスイッチ回路５０の出力ノードＮ５５，Ｎ５
６の出力電圧は−２．４７Ｖ〜−３．０７Ｖ、出力端子
Ｑ３，Ｑ４の出力電圧は−３．２７Ｖ〜−３．８７Ｖ、
及び第２のカレントスイッチ回路５０のノードＮ５０の
電圧は−４．０７Ｖ〜４．３７Ｖとなる。図１の定電流
源回路６０として、例えば図３のような回路を使用すれ
ば、図１のクランプ用トランジスタ４０と図３のトラン
ジスタ６０ｂ以外の全てのバイポーラトランジスタは、
そのベース・コレクタ接合間が逆バイアスされないの
で、常に非飽和領域で動作する。クランプ用トランジス
タ４０及び定電流源回路６０内のトランジスタ６０ｂ
は、ベース・コレクタ接合間に−０．２３Ｖの逆バイア
スが印加されるため、浅い飽和領域で動作する。しか
し、図１のＥＣＬゲート回路における高速動作に、何等
支障がないことが確認されている。
１のカレントスイッチ回路３０と同様の論理動作を行
う。図１のＥＣＬゲート回路においては、高速動作をさ
せるために各バイポーラトランジスタ３１，３２，３
３，…が飽和動作しない必要があり、設計ではこの点を
注意し、次のようにして電源電位等を設定する必要があ
る。例えば、ＥＣＬ １０ＫＨ仕様を採用し、電源電位
ＶCC＝０Ｖ 、電源電位ＶEE＝−４．９４Ｖ（ＥＣＬ １
０ＫＨ規格での最大電圧）である場合、基準電位Ｖt h１
＝−１．１Ｖ、基準電位Ｖth２＝−３．５７Ｖ、及び固
定電位ＶC＝−１．６７Ｖとし、出力端子Ｑ１，Ｑ２，
Ｑ３，Ｑ４の出力電圧振幅を０．６Ｖに設計したとす
る。バイポーラトランジスタのベース・エミッタ間ビル
トイン（built-in）電圧が約０．８Ｖであるので、第１
のカレントスイッチ回路３０の出力ノードＮ３５，Ｎ３
６の出力電圧は０Ｖ〜−０．６Ｖ、出力端子Ｑ１，Ｑ２
の出力電圧は−０．８Ｖ〜−１．４Ｖ、第１のカレント
スイッチ回路３０のノードＮ３０の電圧は−１．６Ｖ〜
−１．９Ｖ、第２のカレントスイッチ回路５０のノード
Ｎ４０の電圧は−２．４７Ｖとなる。これにより、第２
のカレントスイッチ回路５０の出力ノードＮ５５，Ｎ５
６の出力電圧は−２．４７Ｖ〜−３．０７Ｖ、出力端子
Ｑ３，Ｑ４の出力電圧は−３．２７Ｖ〜−３．８７Ｖ、
及び第２のカレントスイッチ回路５０のノードＮ５０の
電圧は−４．０７Ｖ〜４．３７Ｖとなる。図１の定電流
源回路６０として、例えば図３のような回路を使用すれ
ば、図１のクランプ用トランジスタ４０と図３のトラン
ジスタ６０ｂ以外の全てのバイポーラトランジスタは、
そのベース・コレクタ接合間が逆バイアスされないの
で、常に非飽和領域で動作する。クランプ用トランジス
タ４０及び定電流源回路６０内のトランジスタ６０ｂ
は、ベース・コレクタ接合間に−０．２３Ｖの逆バイア
スが印加されるため、浅い飽和領域で動作する。しか
し、図１のＥＣＬゲート回路における高速動作に、何等
支障がないことが確認されている。
【００１５】以上のように、本実施例では、次のような
利点を有している。従来の図２のＥＣＬゲート回路で
は、例えば、電源電位ＶEEが−５．２Ｖで１組のカレン
トスイッチ回路１０を動作させている。これに対し、本
実施例では、２組のカレントスイッチ回路３０，５０が
クランプ用トランジスタ４０を介して直列に接続されて
いるので、例えば、電源電位ＶEEとして−５．２Ｖでそ
れら２組のカレントスイッチ回路３０，５０を独立に動
作させることができ、２組のゲート回路を構成すること
が可能となる。そのため、カレントスイッチ回路３０，
５０を流れる電流による１ゲート当りの消費電力は、従
来と比較して１／２になるので、１ゲート当りの消費電
力を減少できる。しかも、第１と第２のカレントスイッ
チ回路３０，５０をクランプ用トランジスタ４０を介し
て直列接続する構成であるため、回路構成も簡単であ
る。なお、本発明は上記実施例に限定されず、例えば、
図１のＥＣＬゲート回路を構成するバイポーラトランジ
スタをＰＮＰ型トランジスタ等の他のトランジスタに構
成にしたり、入力トランジスタ３１〜３３，５１〜５３
の数を図示以外の任意の数にしたり、あるいは図３の定
電流源回路６０を他のトランジスタ構成にする等、種々
の変形が可能である。
利点を有している。従来の図２のＥＣＬゲート回路で
は、例えば、電源電位ＶEEが−５．２Ｖで１組のカレン
トスイッチ回路１０を動作させている。これに対し、本
実施例では、２組のカレントスイッチ回路３０，５０が
クランプ用トランジスタ４０を介して直列に接続されて
いるので、例えば、電源電位ＶEEとして−５．２Ｖでそ
れら２組のカレントスイッチ回路３０，５０を独立に動
作させることができ、２組のゲート回路を構成すること
が可能となる。そのため、カレントスイッチ回路３０，
５０を流れる電流による１ゲート当りの消費電力は、従
来と比較して１／２になるので、１ゲート当りの消費電
力を減少できる。しかも、第１と第２のカレントスイッ
チ回路３０，５０をクランプ用トランジスタ４０を介し
て直列接続する構成であるため、回路構成も簡単であ
る。なお、本発明は上記実施例に限定されず、例えば、
図１のＥＣＬゲート回路を構成するバイポーラトランジ
スタをＰＮＰ型トランジスタ等の他のトランジスタに構
成にしたり、入力トランジスタ３１〜３３，５１〜５３
の数を図示以外の任意の数にしたり、あるいは図３の定
電流源回路６０を他のトランジスタ構成にする等、種々
の変形が可能である。
【００１６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、第１と第２のカレントスイッチ回路がクランプ用
トランジスタを介して直列に接続された構成になってい
るので、所定の電源電位によって第１と第２のカレント
スイッチ回路を同一の電流が流れ、それら２組のカレン
トスイッチ回路を独立に論理動作をさせることができ、
２組のゲート回路を構成することができる。従って、第
１及び第２のカレントスイッチ回路を流れる電流による
１ゲート当りの消費電力は、従来と比較して１／２にな
り、消費電力量を減少できる。しかも、クランプ用トラ
ンジスタを介して第１と第２のカレントスイッチ回路を
直列に接続したので、該クランプ用トランジスタによっ
て定電圧化された電圧が第２のカレントスイッチ回路に
印加され、その電圧によって該第２のカレントスイッチ
回路が切換え動作をする。従って、比較的簡単な回路構
成により、第１と第２のカレントスイッチ回路が安定し
た論理動作を行う。
れば、第１と第２のカレントスイッチ回路がクランプ用
トランジスタを介して直列に接続された構成になってい
るので、所定の電源電位によって第１と第２のカレント
スイッチ回路を同一の電流が流れ、それら２組のカレン
トスイッチ回路を独立に論理動作をさせることができ、
２組のゲート回路を構成することができる。従って、第
１及び第２のカレントスイッチ回路を流れる電流による
１ゲート当りの消費電力は、従来と比較して１／２にな
り、消費電力量を減少できる。しかも、クランプ用トラ
ンジスタを介して第１と第２のカレントスイッチ回路を
直列に接続したので、該クランプ用トランジスタによっ
て定電圧化された電圧が第２のカレントスイッチ回路に
印加され、その電圧によって該第２のカレントスイッチ
回路が切換え動作をする。従って、比較的簡単な回路構
成により、第１と第２のカレントスイッチ回路が安定し
た論理動作を行う。
【図１】本発明の実施例を示すＥＣＬゲート回路の回路
図である。
図である。
【図２】従来のＥＣＬゲート回路の回路図である。
【図３】図１中の定電流源回路の回路図である。
３０，５０ 第１，第２のカ
レントスイッチ回路 ３１〜３３，５１〜５３ 入力トランジス
タ ３４，５４ 基準トランジス
タ ４０ クランプ用トラ
ンジスタ ４１，４２，６１，６２ エミッタフォロ
ア回路 ４１ａ，４２ａ，６１ａ，６２ａ エミッタフォロ
アトランジスタ ６０ 定電流源回路 Ｎ３５，Ｎ３６，Ｎ５５，Ｎ５６ 出力ノード Ｑ１，Ｑ２，Ｑ３，Ｑ４ 出力端子 ＶC 固定電位 ＶCC 高電位側の電源
電位 ＶEE 低電位側の電源
電位 Ｖth１，Ｖth２ 基準電位
レントスイッチ回路 ３１〜３３，５１〜５３ 入力トランジス
タ ３４，５４ 基準トランジス
タ ４０ クランプ用トラ
ンジスタ ４１，４２，６１，６２ エミッタフォロ
ア回路 ４１ａ，４２ａ，６１ａ，６２ａ エミッタフォロ
アトランジスタ ６０ 定電流源回路 Ｎ３５，Ｎ３６，Ｎ５５，Ｎ５６ 出力ノード Ｑ１，Ｑ２，Ｑ３，Ｑ４ 出力端子 ＶC 固定電位 ＶCC 高電位側の電源
電位 ＶEE 低電位側の電源
電位 Ｖth１，Ｖth２ 基準電位
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/00
Claims (1)
- 【請求項１】 エミッタが共通接続された複数のトラン
ジスタを有し、それらのベース入力によって電流経路が
切換えられる第１のカレントスイッチ回路と、 前記第１のカレントスイッチ回路の出力信号に基づき出
力負荷を駆動する第１のエミッタフォロア回路と、 ベースに固定電位が印加されるクランプ用トランジスタ
と、 エミッタが共通接続された複数のトランジスタを有し、
それらのベース入力によって電流経路が切換えられる第
２のカレントスイッチ回路と、 前記第２のカレントスイッチ回路の出力信号に基づき出
力負荷を駆動する第２のエミッタフォロア回路と、 定電流を流す定電流源回路とを備え、 前記第１のカレントスイッチ回路、クランプ用トランジ
スタ、第２のカレントスイッチ回路、及び定電流源回路
の順に、それらを第１と第２の電源電位間に直列接続し
て構成したことを特徴とするＥＣＬゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20936893A JP3337770B2 (ja) | 1993-08-24 | 1993-08-24 | Ｅｃｌゲート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20936893A JP3337770B2 (ja) | 1993-08-24 | 1993-08-24 | Ｅｃｌゲート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766714A JPH0766714A (ja) | 1995-03-10 |
| JP3337770B2 true JP3337770B2 (ja) | 2002-10-21 |
Family
ID=16571782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20936893A Expired - Fee Related JP3337770B2 (ja) | 1993-08-24 | 1993-08-24 | Ｅｃｌゲート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3337770B2 (ja) |
-
1993
- 1993-08-24 JP JP20936893A patent/JP3337770B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766714A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980579A (en) | ECL gate having dummy load for substantially reducing skew | |
| US5059829A (en) | Logic level shifting circuit with minimal delay | |
| US6211721B1 (en) | Multiplexer with short propagation delay and low power consumption | |
| US5371421A (en) | Low power BiMOS amplifier and ECL-CMOS level converter | |
| US4670673A (en) | Multilevel differential ECL/CML gate circuit | |
| JP2800461B2 (ja) | 零入力電流が低減された高速論理回路およびその方法 | |
| US6114874A (en) | Complementary MOS level translating apparatus and method | |
| US5059827A (en) | ECL circuit with low voltage/fast pull-down | |
| US5852367A (en) | Speed enhanced level shifting circuit utilizing diode capacitance | |
| US5945848A (en) | Effectively differential, multiple input OR/NOR gate architecture | |
| US5389832A (en) | Capacitively cross-coupled DCS emitter-follower output stage | |
| JP3337770B2 (ja) | Ｅｃｌゲート回路 | |
| JPH0482319A (ja) | 論理回路 | |
| US4845387A (en) | Non-stacked ECL type and function | |
| JP2953005B2 (ja) | Ｂｉ―ＣＭＯＳ回路 | |
| US5446400A (en) | GTL compatible BICMOS input stage | |
| JP3507621B2 (ja) | 半導体集積回路 | |
| US5376845A (en) | Apparatus and method for ECL-like signal to CMOS signal conversion | |
| JP2734231B2 (ja) | レベル変換回路 | |
| JP2811658B2 (ja) | 論理回路 | |
| JPH08195651A (ja) | 差動型ｒｓラッチ回路 | |
| JP3060621B2 (ja) | 半導体レベル変換回路 | |
| EP0399126B1 (en) | Current source technology | |
| JP3235737B2 (ja) | 半導体集積回路 | |
| JPH0629833A (ja) | 電圧保護機能を有するｅｃｌ論理ゲ−ト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |