JP3331985B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3331985B2
JP3331985B2 JP28503298A JP28503298A JP3331985B2 JP 3331985 B2 JP3331985 B2 JP 3331985B2 JP 28503298 A JP28503298 A JP 28503298A JP 28503298 A JP28503298 A JP 28503298A JP 3331985 B2 JP3331985 B2 JP 3331985B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor
reinforcing member
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28503298A
Other languages
Japanese (ja)
Other versions
JP2000114171A (en
Inventor
宏彰 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28503298A priority Critical patent/JP3331985B2/en
Publication of JP2000114171A publication Critical patent/JP2000114171A/en
Application granted granted Critical
Publication of JP3331985B2 publication Critical patent/JP3331985B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係わり、特に、スクライブ線領域に補強材を
設けた半導体装置とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a scribe line region provided with a reinforcing material and a method of manufacturing the same.

【0002】[0002]

【従来の技術】高出力電力用の半導体装置では、高出力
化にともない、発生する熱による温度上昇に起因する電
気特性や信頼性の低下が大きな問題になりつつある。こ
のため、温度上昇を抑制することが重要な要素の一つと
なっている。特に、熱伝導特性の悪いGaAs基板を用
いた半導体装置では、通常GaAs基板厚を薄くして放
熱特性を向上させる手法が採用されている。
2. Description of the Related Art In a semiconductor device for high output power, a decrease in electrical characteristics and reliability due to a rise in temperature due to generated heat is becoming a serious problem with an increase in output. Therefore, suppressing an increase in temperature is one of the important factors. In particular, in a semiconductor device using a GaAs substrate having poor heat conduction characteristics, a method of improving the heat radiation characteristics by reducing the thickness of the GaAs substrate is usually adopted.

【0003】従来の半導体装置の製造方法と構造を図6
及び図7を参照して説明する。まず、図6(a)に示す
ように、支持基板であるガラス基板1に素子を形成した
半導体基板5をフォトレジスト2により貼り付ける。次
に、図6(b)に示すように、スクライブ線領域をエッ
チングすることにより、GaAs基板5の分離を行う。
その後、図6(c)に示すように、裏面金属のめっきパ
スとなる金層6をスパッタにより形成する。次に、図6
(d)に示すように、通常のフォトリソグラフィ工程に
よりスクライブ線領域の中央にフォトレジストパターン
7を形成し、このフォトレジストをマスクにした部分め
っきにより厚い裏面金層8を形成する(図6(e))。
FIG. 6 shows a conventional semiconductor device manufacturing method and structure.
This will be described with reference to FIG. First, as shown in FIG. 6A, a semiconductor substrate 5 having elements formed thereon is attached to a glass substrate 1 serving as a support substrate with a photoresist 2. Next, as shown in FIG. 6B, the GaAs substrate 5 is separated by etching the scribe line region.
Thereafter, as shown in FIG. 6C, a gold layer 6 serving as a plating pass for the back metal is formed by sputtering. Next, FIG.
As shown in FIG. 6D, a photoresist pattern 7 is formed in the center of the scribe line region by a normal photolithography process, and a thick backside gold layer 8 is formed by partial plating using this photoresist as a mask (FIG. e)).

【0004】そして、図7(a)に示すように、フォト
レジストパターン7を除去した後、めっき金層8をマス
クにスパッタ金層6をエッチングし、各チップの分離を
行う。最後に、フォトレジスト2を除去することによ
り、ガラス基板1から半導体基板5の剥離を行い、個々
のチップ化が完了する。そして、最終的には、図7
(b)に示すように、GaAs基板5と裏面に形成され
た金層6、8から構成されるチップが完成する。
Then, as shown in FIG. 7A, after removing the photoresist pattern 7, the sputtered gold layer 6 is etched using the plated gold layer 8 as a mask to separate each chip. Finally, the semiconductor substrate 5 is separated from the glass substrate 1 by removing the photoresist 2, and the individual chips are completed. And finally, FIG.
As shown in (b), a chip composed of a GaAs substrate 5 and gold layers 6 and 8 formed on the back surface is completed.

【0005】しかしながら、この製造方法では、基板を
薄膜化するにつれて、基板強度が低下し、組立工程での
ハンドリングの際に、機械的外力に対する強度が不足す
るため、チップが破損するという欠点があった。
However, this manufacturing method has a disadvantage that the strength of the substrate decreases as the thickness of the substrate is reduced, and the strength against mechanical external force is insufficient during handling in an assembling process. Was.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、放熱特性向上のた
めにGaAs基板の薄膜化を行っても、十分な機械的強
度を得ることのできる新規な半導体装置とその製造方法
を提供するものである。叉、本発明の他の目的は、高出
力電力用の半導体装置において、補強材を設けること
で、GaAs基板の更なる薄膜化を可能とし、これによ
り、熱抵抗を低減する新規な半導体装置とその製造方法
を提供するものである。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks of the prior art, and in particular to obtain a sufficient mechanical strength even if the GaAs substrate is made thinner in order to improve heat dissipation characteristics. And a method of manufacturing the same. Another object of the present invention is to provide a semiconductor device for high output power, in which a reinforcing material is provided so that the GaAs substrate can be further thinned, thereby reducing the thermal resistance. An object of the present invention is to provide a manufacturing method thereof.

【0007】[0007]

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第1態様は、半導体チップの周辺部に補強材
となる膜を形成した半導体装置であって、前記半導体チ
ップの底面及び側面を覆うように断面略コの字型の裏面
金層を形成し、この裏面金層の側面部の端部に補強材を
設けたことを特徴とするものであり、叉、第態様は、
前記補強材はシリコン膜であることを特徴とするもので
あり、叉、第態様は、前記補強材は、半導体チップの
基板表面に接していることを特徴とするものであり、
叉、第態様は、前記周辺部は、スクライブ線領域を含
むことを特徴とするものであり、叉、第態様は、前記
補強材は、平面視略ロの字状に形成したことを特徴とす
るものであり、叉、第態様は、前記補強材は、平面視
略コの字状に形成したことを特徴とするものであり、
叉、第態様は、前記補強材は、平面視略L字状に形成
したことを特徴とするものである。
SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, the first embodiment of a semiconductor device according to the present invention is a semiconductor device to form a film serving as a reinforcing member on the periphery of the semiconductor chip, before Symbol cross section substantially U so as to cover the bottom and side surfaces of the semiconductor chip forming a back surface metal layer of the shaped, which is characterized in that a reinforcing member in the end portion of the side surface portion of the back side metal layer, or the second aspect,
The reinforcing material is a silicon film, and the third aspect is that the reinforcing material is in contact with a substrate surface of a semiconductor chip.
In a fourth aspect, the peripheral portion includes a scribe line region, and in a fifth aspect, the reinforcing member is formed in a substantially rectangular shape in plan view. In a sixth aspect, the reinforcing member is formed in a substantially U-shape in plan view,
In a seventh aspect, the reinforcing member is formed in a substantially L shape in plan view.

【0008】叉、本発明に係わる半導体装置の製造方法
の第1態様は、半導体装置の製造方法であって、ガラス
等の支持基板上に補強材となる膜を成膜し、所定の形状
にパターニングする第1の工程と、素子を形成した半導
体基板をフォトレジストを介して前記支持基板に接合す
る第2の工程と、前記半導体基板とフォトレジストとを
エッチングして、前記補強材に達する凹部を形成する第
3の工程と、前記半導体基板裏面に金層を形成すると共
に、前記凹部の側面及び補強材の下面にも前記金層を形
成する第4の工程と、前記補強材の略中央部分をエッチ
ングしてウエーハ上の各チップを個別に分離する第5の
工程と、前記フォトレジストを除去する第6の工程と、
を含むことを特徴とするものであり、叉、第2態様は、
前記第2の工程では、前記補強材となる膜が前記半導体
基板に接するように接合することを特徴とするものであ
り、叉、第3態様は、前記第2の工程終了後、前記半導
体基板の膜厚が所定の膜厚になるように研磨することを
特徴とするものである。
A first aspect of the method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device, comprising forming a film serving as a reinforcing material on a supporting substrate such as glass and forming the film into a predetermined shape. A first step of patterning, a second step of bonding the semiconductor substrate on which the elements are formed to the support substrate via a photoresist, and a recess reaching the reinforcing material by etching the semiconductor substrate and the photoresist. A fourth step of forming a gold layer on the back surface of the semiconductor substrate, and forming the gold layer also on the side surface of the concave portion and the lower surface of the reinforcing member; and a substantially center of the reinforcing member. A fifth step of etching each portion to individually separate each chip on the wafer, a sixth step of removing the photoresist,
The second aspect is characterized in that
In the second step, the film serving as the reinforcing material is bonded so as to be in contact with the semiconductor substrate. In a third aspect, after the second step, the semiconductor substrate It is characterized in that polishing is performed so that the film thickness becomes a predetermined film thickness.

【0009】[0009]

【発明の実施の形態】本発明の特徴は、半導体装置の製
造過程において、チップ周辺、即ち、スクライブ線周辺
に補強材を有する構造にした点にある。図1、2に本発
明による半導体装置の製造工程を示す。ガラス等の支持
基板上に補強材となるシリコン膜を成膜し、スクライブ
線周辺のみを残すように、このシリコン膜をパターニン
グする。叉、半導体基板表面にFETなどの素子を形成
後、この半導体基板を支持基板に張り付け、その後、半
導体基板の裏面研磨、裏面金属形成工程を経て、スクラ
イブ線領域の補強材をエッチングしてチップ化を行う。
このような製造方法により、チップの周辺領域に補強材
を設けた構造の半導体装置を得ることができる。この補
強材により半導体基板の強度を補強するため、半導体基
板の厚さを従来よりも薄膜化することが可能になり、そ
の結果、熱抵抗を小さくすることが出来る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The feature of the present invention resides in that a structure having a reinforcing material around a chip, that is, around a scribe line in a manufacturing process of a semiconductor device is provided. 1 and 2 show a manufacturing process of a semiconductor device according to the present invention. A silicon film serving as a reinforcing material is formed on a supporting substrate such as glass, and the silicon film is patterned so as to leave only the periphery of the scribe line. Also, after forming an element such as an FET on the surface of the semiconductor substrate, the semiconductor substrate is attached to a supporting substrate, and then, through a backside polishing and a backside metal forming process of the semiconductor substrate, a reinforcing material in a scribe line region is etched to form a chip. I do.
According to such a manufacturing method, a semiconductor device having a structure in which a reinforcing material is provided in a peripheral region of a chip can be obtained. Since the strength of the semiconductor substrate is reinforced by this reinforcing material, the thickness of the semiconductor substrate can be made thinner than before, and as a result, the thermal resistance can be reduced.

【0010】[0010]

【実施例】以下に、本発明に係わる半導体装置とその製
造方法の具体例を図面を参照しながら詳細に説明する。 (第1の具体例)図1、2は、本発明に係わる半導体装
置とその製造方法の具体例の構造を示す図、図3はチッ
プの平面図であって、これらの図には、半導体チップ1
1の周辺部12に補強材となる膜13を形成した半導体
装置が示され、叉、前記半導体チップ11の底面11a
及び側面11bを覆うように断面略コの字型の裏面金層
8を形成し、この裏面金層8の側面部8aの端部に補強
材13を設けた半導体装置が示され、叉、前記周辺部1
1は、スクライブ線領域を含むことを特徴とする半導体
装置半導体装置が示され、更に、前記補強材13は、平
面視略ロの字状に形成した半導体装置が示されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A specific example of a semiconductor device and a method of manufacturing the same according to the present invention will be described below in detail with reference to the drawings. (First Specific Example) FIGS. 1 and 2 are views showing the structure of a specific example of a semiconductor device and a method of manufacturing the same according to the present invention, and FIG. 3 is a plan view of a chip. Chip 1
1 shows a semiconductor device in which a film 13 serving as a reinforcing material is formed in a peripheral portion 12 of a semiconductor chip 11 and a bottom surface 11a of the semiconductor chip 11
A backside metal layer 8 having a substantially U-shaped cross section is formed so as to cover the side surface 11b, and a reinforcing member 13 is provided at an end of a side surface portion 8a of the backside gold layer 8; Peripheral part 1
1 shows a semiconductor device characterized by including a scribe line region, and further shows a semiconductor device in which the reinforcing member 13 is formed in a substantially rectangular shape in plan view.

【0011】以下に、本発明を更に詳細に説明する。G
aAs基板を用いた高出力電力用半導体装置の製造にお
いては、GaAs基板表面にFETなどの素子を形成
後、放熱特性向上のためにGaAs基板の裏面を研磨し
薄膜化した後、GaAs基板裏面に接地電位となる裏面
金属層を形成するが、薄膜化するためGaAs基板をガ
ラス板等の支持基板へ貼り付ける必要がある。
Hereinafter, the present invention will be described in more detail. G
In the manufacture of a high-output power semiconductor device using an aAs substrate, after forming an element such as an FET on the surface of the GaAs substrate, the back surface of the GaAs substrate is polished and thinned to improve heat radiation characteristics, and then the GaAs substrate is formed on the back surface. A backside metal layer having a ground potential is formed, but it is necessary to attach a GaAs substrate to a supporting substrate such as a glass plate in order to reduce the thickness.

【0012】本発明によれば、先ず、図1(a)に示す
ように、支持基板であるガラス基板1に補強材となるS
i基板3をフォトレジスト2を接着材として貼り付け
る。次に、図1(b)に示すように、スクライブ線周辺
のみを残すようにSi基板3をエッチングによりパター
ニングする。その後、図1(c)に示すように、GaA
s基板(半導体基板)5をフォトレジスト4を用いてS
i基板3に貼り付ける。
According to the present invention, first, as shown in FIG.
The i-substrate 3 is attached using the photoresist 2 as an adhesive. Next, as shown in FIG. 1B, the Si substrate 3 is patterned by etching so as to leave only the periphery of the scribe line. Thereafter, as shown in FIG.
An s substrate (semiconductor substrate) 5 is formed
Affix to i-substrate 3.

【0013】そして、図1(d)に示すように、スクラ
イブ線領域の半導体基板5とフォトレジスト4とをエッ
チングすることにより、Si基板3を露出させ、その
後、図2(a)に示すように、裏面金属のめっきパス、
及びSi基板3との接着層となる金層6をスパッタによ
り形成する。次に、図2(b)に示すように、通常のフ
ォトリソグラフィ工程により、スクライブ線領域の中央
にフォトレジストパターン7を形成し、図2(c)に示
すように、このフォトレジストをマスクに部分めっきに
より厚い裏面金層8を形成する。そして、フォトレジス
トパターン7を除去した後、めっき金層8をマスクにス
パッタ金層6及びSi基板3をエッチングし、補強材を
含めた分離を行う(図2(d))。
Then, as shown in FIG. 1D, the semiconductor substrate 5 and the photoresist 4 in the scribe line region are etched to expose the Si substrate 3, and thereafter, as shown in FIG. 2A. , The back metal plating path,
And a gold layer 6 serving as an adhesive layer with the Si substrate 3 is formed by sputtering. Next, as shown in FIG. 2B, a photoresist pattern 7 is formed in the center of the scribe line region by a normal photolithography process, and this photoresist is used as a mask as shown in FIG. 2C. A thick backside gold layer 8 is formed by partial plating. Then, after removing the photoresist pattern 7, the sputtered gold layer 6 and the Si substrate 3 are etched using the plated gold layer 8 as a mask to perform separation including a reinforcing material (FIG. 2D).

【0014】最後に、フォトレジスト2、4を除去する
ことにより、ガラス基板1から半導体基板5の剥離を行
い、個々のチップ化が完了する。最終的には、図2
(e)に示すように、GaAs基板5と補強材であるS
i層3とがスパッタ及びめっき金層6、8で接続された
断面構造を持つチップが完成する。このチップを上面か
ら見た図を、図3(a)に示す。
Finally, by removing the photoresists 2 and 4, the semiconductor substrate 5 is separated from the glass substrate 1, and individual chips are completed. Finally, Figure 2
As shown in (e), the GaAs substrate 5 and the reinforcing material S
A chip having a cross-sectional structure in which the i-layer 3 is connected with the sputtered and plated gold layers 6 and 8 is completed. FIG. 3A shows the chip viewed from above.

【0015】従来の構造では、チップ化以降の組立工程
におけるハンドリングでの機械的外力による破壊を防ぐ
ために約30μm以上のGaAs膜厚が必要であるが、
本発明による構造では、外力は補強材であるSi層が吸
収するため、GaAs膜厚は10μm以下とすることが
可能になり、その結果、放熱特性を従来の構造の3倍以
上に向上できた。
In the conventional structure, a GaAs film thickness of about 30 μm or more is required to prevent destruction due to mechanical external force in handling in an assembling process after chip formation.
In the structure according to the present invention, since the external force is absorbed by the Si layer as the reinforcing material, the GaAs film thickness can be reduced to 10 μm or less, and as a result, the heat radiation characteristics can be improved to three times or more of the conventional structure. .

【0016】なお、上記説明では、補強材13は、平面
視略ロの字状に形成したが、図3(b)のように、略コ
の字状に形成しても良いし、叉、図3(c)のように、
略L字状に形成しても、本発明発の目的を達成すること
が出来る。 (第2の具体例)図4、5を参照して、本発明の第2の
具体例の半導体装置の製造工程と構造を示す。第1の具
体例と同様に、まず、図4(a)に示すように、支持基
板であるガラス基板1に補強材となるSi基板3をフォ
トレジスト2により貼り付ける。次に、図4(b)に示
すように、スクライブ線周辺のみを残すようにSi基板
3をエッチングによりパターニングする。その後、図4
(c)に示すように、GaAs基板5をフォトレジスト
4によりSi基板3に貼り付ける。但し、ここではSi
基板3とGaAs基板5とが接するように、フォトレジ
スト4はSiをエッチング除去した部分のみにポッティ
ングし、スピンコートは行わない。このため、GaAs
基板上に空隙が生じる可能性があるが、以降の工程にお
いて悪影響はない。そして、図4(d)に示すように、
GaAs基板5のスクライブ線領域をエッチングするこ
とにより、Si基板3を露出させる。
In the above description, the reinforcing member 13 is formed in a substantially U-shape in plan view, but may be formed in a substantially U-shape as shown in FIG. As shown in FIG.
Even if it is formed in a substantially L-shape, the object of the present invention can be achieved. (Second Specific Example) Referring to FIGS. 4 and 5, a manufacturing process and a structure of a semiconductor device according to a second specific example of the present invention will be described. As in the first specific example, first, as shown in FIG. 4A, a Si substrate 3 serving as a reinforcing material is attached to a glass substrate 1 serving as a support substrate with a photoresist 2. Next, as shown in FIG. 4B, the Si substrate 3 is patterned by etching so as to leave only the periphery of the scribe line. Then, FIG.
As shown in FIG. 1C, the GaAs substrate 5 is attached to the Si substrate 3 with the photoresist 4. However, here, Si
The photoresist 4 is potted only to a portion where Si is removed by etching so that the substrate 3 and the GaAs substrate 5 are in contact with each other, and spin coating is not performed. Therefore, GaAs
There is a possibility that a void may be formed on the substrate, but there is no adverse effect in the subsequent steps. Then, as shown in FIG.
By etching the scribe line region of the GaAs substrate 5, the Si substrate 3 is exposed.

【0017】その後、図5(a)に示すように、裏面金
属のめっきパス及びSi基板との接着層となる金層6を
スパッタにより形成する。次に、図5(b)に示すよう
に、通常のフォトリソグラフィ工程によりスクライブ線
領域の中央にフォトレジストパターン7を形成し、図5
(c)に示すように、このフォトレジストをマスクにし
て、部分めっきにより厚い裏面金層8を形成する。
Thereafter, as shown in FIG. 5A, a gold layer 6 serving as a plating path for the back metal and an adhesive layer with the Si substrate is formed by sputtering. Next, as shown in FIG. 5 (b), a photoresist pattern 7 is formed at the center of the scribe line region by a normal photolithography process.
As shown in (c), using this photoresist as a mask, a thick backside gold layer 8 is formed by partial plating.

【0018】その後、フォトレジストパターン7を除去
した後、図5(d)に示すように、めっき金層8をマス
クにスパッタ金層6及びSi基板5をエッチングし、補
強材層を含めた分離を行う。最後に、図5(e)に示す
ように、フォトレジスト2、4を除去して、ガラス基板
1から半導体基板5の剥離を行い、個々のチップ化が完
了する。最終的には、GaAs基板5と補強材であるS
i層3とがスパッタ及びめっき金層6、8で接続された
断面構造を持つチップが完成する。
Thereafter, after removing the photoresist pattern 7, as shown in FIG. 5D, the sputtered gold layer 6 and the Si substrate 5 are etched using the plated gold layer 8 as a mask, and the separation including the reinforcing material layer is performed. I do. Finally, as shown in FIG. 5E, the photoresists 2 and 4 are removed, and the semiconductor substrate 5 is peeled from the glass substrate 1 to complete individual chips. Finally, the GaAs substrate 5 and the reinforcing material S
A chip having a cross-sectional structure in which the i-layer 3 is connected with the sputtered and plated gold layers 6 and 8 is completed.

【0019】この具体例では、GaAs基板5とSi補
強層3のとの間隔がないため、金層6、8の垂直部分が
短くなり、Si層の形状に歪みが生じたような場合でも
金層に加わるストレスに対する耐性が向上するという利
点がある。
In this specific example, since there is no space between the GaAs substrate 5 and the Si reinforcing layer 3, the vertical portions of the gold layers 6 and 8 are shortened, and even if the shape of the Si layer is distorted, the gold There is an advantage that resistance to stress applied to the layer is improved.

【0020】[0020]

【発明の効果】本発明に係わる半導体装置とその製造方
法は、上述のように構成したので、補強材を設けること
で、GaAs基板の薄膜化を可能とし、これにより、熱
抵抗を著しく低減することが出来る。また、放熱特性向
上のためにGaAs基板の薄膜化を行っても、十分な機
械的強度を得ることのできるから、製造工程中にチップ
が破損するという不具合もなくなり、歩留まりが向上す
る。
The semiconductor device and the method of manufacturing the same according to the present invention are constructed as described above. By providing a reinforcing material, the thickness of the GaAs substrate can be reduced, thereby significantly reducing the thermal resistance. I can do it. Further, even if the GaAs substrate is made thinner to improve the heat radiation characteristics, sufficient mechanical strength can be obtained, so that there is no problem that the chip is broken during the manufacturing process, and the yield is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる半導体装置の製造方法の第1の
具体例の製造工程を示す図である。
FIG. 1 is a diagram showing a manufacturing process of a first specific example of a method for manufacturing a semiconductor device according to the present invention.

【図2】図1の続きの製造工程を示す図である。FIG. 2 is a view showing a manufacturing step subsequent to FIG. 1;

【図3】第1の具体例の平面図である。FIG. 3 is a plan view of a first specific example.

【図4】本発明の第2の具体例の製造工程を示す図であ
る。
FIG. 4 is a view showing a manufacturing process of a second specific example of the present invention.

【図5】図3の続きの製造工程を示す図である。FIG. 5 is a view showing a manufacturing step continued from FIG. 3;

【図6】従来技術による製造工程を示す図である。FIG. 6 is a diagram showing a manufacturing process according to a conventional technique.

【図7】図6の続きの製造工程を示す図である。FIG. 7 is a view showing a manufacturing step subsequent to FIG. 6;

【符号の説明】[Explanation of symbols]

1 ガラス基板 2、4 フォトレジスト層 3 シリコン基板 5 GaAs基板 6 金層 7 フォトレジストパターン 8 裏面金層 11 半導体チップ 12 半導体チップの周辺部 13 補強材 DESCRIPTION OF SYMBOLS 1 Glass substrate 2, 4 Photoresist layer 3 Silicon substrate 5 GaAs substrate 6 Gold layer 7 Photoresist pattern 8 Backside gold layer 11 Semiconductor chip 12 Peripheral part of semiconductor chip 13 Reinforcement material

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体チップの周辺部に補強材となる膜
を形成した半導体装置であって、 前記半導体チップの底面及び側面を覆うように断面略コ
の字型の裏面金層を形成し、この裏面金層の側面部の端
部に補強材を設けた ことを特徴とする半導体装置。
1. A semiconductor device in which a film serving as a reinforcing material is formed at a peripheral portion of a semiconductor chip.
-Shaped backside gold layer is formed, and the end of the side surface of the backside gold layer is formed.
A semiconductor device, wherein a reinforcing member is provided in a portion .
【請求項2】 前記補強材はシリコン膜であることを特
徴とする請求項1記載の半導体装置。
2. The method according to claim 1, wherein the reinforcing material is a silicon film.
2. The semiconductor device according to claim 1, wherein:
【請求項3】 前記補強材は、半導体チップの基板表面
に接していることを特徴とする請求項1又は2に記載の
半導体装置。
3. The semiconductor device according to claim 1, wherein the reinforcing material is a substrate surface of a semiconductor chip.
3. Contact according to claim 1 or 2, characterized in that
Semiconductor device.
【請求項4】 前記周辺部は、スクライブ線領域を含む
ことを特徴とする請求項1乃至3の何れかに記載の半導
体装置。
4. The peripheral portion includes a scribe line region.
The semiconductor according to claim 1, wherein:
Body device.
【請求項5】 前記補強材は、平面視略ロの字状に形成
したことを特徴とする請求項1乃至4の何れかに記載の
半導体装置。
5. The reinforcing member is formed in a substantially rectangular shape in plan view.
The method according to any one of claims 1 to 4, wherein
Semiconductor device.
【請求項6】 前記補強材は、平面視略コの字状に形成
したことを特徴とする請求項1乃至4の何れかに記載の
半導体装置。
6. The reinforcing member is formed in a substantially U-shape in plan view.
The method according to any one of claims 1 to 4, wherein
Semiconductor device.
【請求項7】 前記補強材は、平面視略L字状に形成し
たことを特徴とする請求項1乃至4の何れかに記載の半
導体装置。
7. The reinforcing member is formed in a substantially L shape in plan view.
The half according to any one of claims 1 to 4, wherein
Conductor device.
【請求項8】 半導体装置の製造方法であって、 ガラス等の支持基板上に補強材となる膜を成膜し、所定
の形状にパターニングする第1の工程と、 素子を形成した半導体基板をフォトレジストを介して前
記支持基板に接合する第2の工程と、 前記半導体基板とフォトレジストとをエッチングして、
前記補強材に達する凹部を形成する第3の工程と、 前記半導体基板裏面に金層を形成すると共に、前記凹部
の側面及び補強材の下面にも前記金層を形成する第4の
工程と、 前記補強材の略中央部分をエッチングしてウエーハ上の
各チップを個別に分離する第5の工程と、 前記フォトレジストを除去する第6の工程と、 を含むことを特徴とする半導体装置の製造方法。
8. A method for manufacturing a semiconductor device, comprising : forming a film serving as a reinforcing material on a supporting substrate such as glass;
A first step of patterning the semiconductor substrate having the element formed therein, and a semiconductor substrate on which the element has been formed through a photoresist.
A second step of bonding to the supporting substrate, and etching the semiconductor substrate and the photoresist;
A third step of forming a recess reaching the reinforcing member, and forming a gold layer on the back surface of the semiconductor substrate;
Forming the gold layer also on the side surface of the reinforcing member and the lower surface of the reinforcing member.
Process and etching the substantially central portion of the reinforcing material on the wafer
A method of manufacturing a semiconductor device , comprising: a fifth step of individually separating each chip; and a sixth step of removing the photoresist .
【請求項9】 前記第2の工程では、前記補強材となる
膜が前記半導体基板に接するように接合することを特徴
とする請求項8記載の半導体装置の製造方法。
9. The reinforcing member in the second step
The film is bonded so as to be in contact with the semiconductor substrate.
9. The method for manufacturing a semiconductor device according to claim 8, wherein
【請求項10】 前記第2の工程終了後、前記半導体基
板の膜厚が所定の膜厚になるように研磨することを特徴
とする請求項8又は9記載の半導体装置の製造方法。
10. After the completion of the second step, the semiconductor substrate
The feature is that the plate is polished so that the thickness of the plate becomes a predetermined thickness.
The method for manufacturing a semiconductor device according to claim 8, wherein:
JP28503298A 1998-10-07 1998-10-07 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3331985B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28503298A JP3331985B2 (en) 1998-10-07 1998-10-07 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28503298A JP3331985B2 (en) 1998-10-07 1998-10-07 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000114171A JP2000114171A (en) 2000-04-21
JP3331985B2 true JP3331985B2 (en) 2002-10-07

Family

ID=17686284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28503298A Expired - Fee Related JP3331985B2 (en) 1998-10-07 1998-10-07 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3331985B2 (en)

Also Published As

Publication number Publication date
JP2000114171A (en) 2000-04-21

Similar Documents

Publication Publication Date Title
US7556975B2 (en) Method for manufacturing backside-illuminated optical sensor
US5998238A (en) Method of fabricating semiconductor device
KR100344833B1 (en) Package of semiconductor and method for fabricating the same
US5481133A (en) Three-dimensional multichip package
US5731222A (en) Externally connected thin electronic circuit having recessed bonding pads
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
KR101766907B1 (en) Semiconductor-on-insulator with back side support layer
US20030134453A1 (en) Process and structure improvements to shellcase style packaging technology
US20040056340A1 (en) Semiconductor package and method of fabricating the same
US20060186541A1 (en) Method and system for bonding a semiconductor chip onto a carrier using micro-pins
JP2008060406A (en) Semiconductor device and its manufacturing method
JP2002025948A (en) Dividing method of wafer, semiconductor device and manufacturing method thereof
US7112881B2 (en) Semiconductor device
JP3331985B2 (en) Semiconductor device and manufacturing method thereof
US20030171001A1 (en) Method of manufacturing semiconductor devices
JP2006261415A (en) Manufacturing method for semiconductor device
JPH0758112A (en) Semiconductor device
US7011986B2 (en) Method for manufacturing a housing for a chip with a micromechanical structure
JP2943950B2 (en) Semiconductor device and manufacturing method thereof
JP3107060B2 (en) Method for manufacturing semiconductor device
KR100311463B1 (en) Method for manufacturing plated heat sink
JP2008159694A (en) Manufacturing method of electronic component
JPH03136346A (en) Manufacture of soi substrate
JPH0846042A (en) Formation of viahole
JP3628243B2 (en) Semiconductor integrated circuit element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees