JP3328188B2 - 集積回路装置及びこれを用いたicカード - Google Patents
集積回路装置及びこれを用いたicカードInfo
- Publication number
- JP3328188B2 JP3328188B2 JP09152098A JP9152098A JP3328188B2 JP 3328188 B2 JP3328188 B2 JP 3328188B2 JP 09152098 A JP09152098 A JP 09152098A JP 9152098 A JP9152098 A JP 9152098A JP 3328188 B2 JP3328188 B2 JP 3328188B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pad
- circuit device
- card
- dummy pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、複数のパッドを介
して、内蔵するメモリ素子に対する情報のやり取りを行
う集積回路装置及びこれを用いたICカードに関する。
して、内蔵するメモリ素子に対する情報のやり取りを行
う集積回路装置及びこれを用いたICカードに関する。
【0002】
【従来の技術及び発明が解決しようとする課題】現在日
本で大量に消費されているカードとして、主として銀行
のキャッシュカードやクレジットカードなどの磁気スト
ライプを利用したタイプや、テレフォンカードや鉄道用
のプリペイドカードなどプラスチック素材に磁気ストラ
イプを埋め込んだタイプなどがあり、これらを常時携帯
し利用している。しかるに、この種のカードは不正使用
やデータの改ざんなどの犯罪の発生率が高いために時代
遅れのものになりつつある。
本で大量に消費されているカードとして、主として銀行
のキャッシュカードやクレジットカードなどの磁気スト
ライプを利用したタイプや、テレフォンカードや鉄道用
のプリペイドカードなどプラスチック素材に磁気ストラ
イプを埋め込んだタイプなどがあり、これらを常時携帯
し利用している。しかるに、この種のカードは不正使用
やデータの改ざんなどの犯罪の発生率が高いために時代
遅れのものになりつつある。
【0003】そこで、近年はカード中にICやメモリI
Cを内蔵するICカードが普及し始めている。このIC
カードは、ICが持つ機能によって複雑な処理ができる
ため、情報量が飛躍的に向上するほか、暗号処理や、複
雑なプロトコルにより不正使用や改ざんを防ぐことがで
きる点に大きな特色がある。
Cを内蔵するICカードが普及し始めている。このIC
カードは、ICが持つ機能によって複雑な処理ができる
ため、情報量が飛躍的に向上するほか、暗号処理や、複
雑なプロトコルにより不正使用や改ざんを防ぐことがで
きる点に大きな特色がある。
【0004】しかしながら、銀行のATMから現金を直
接チャージできる現金の電子化や、高度なセキュリティ
が組み込まれたICカードに対しては、その解析、偽造
を試みるアタッカー(攻撃者)も後を断たないのが実情
である。そこで、不正使用や改ざんを防ぐ耐タンパー技
術と、アタッカーによる解析、偽造技術とが追いつ追わ
れつの関係にあり、常に、これで充分とは言いきれない
状況にある。
接チャージできる現金の電子化や、高度なセキュリティ
が組み込まれたICカードに対しては、その解析、偽造
を試みるアタッカー(攻撃者)も後を断たないのが実情
である。そこで、不正使用や改ざんを防ぐ耐タンパー技
術と、アタッカーによる解析、偽造技術とが追いつ追わ
れつの関係にあり、常に、これで充分とは言いきれない
状況にある。
【0005】図4は接触型ICカードに用いられる従来
の集積回路装置の構成を示す部分平面図及びその断面図
である。同図において、全体が参照符号10で示される
集積回路装置は、シリコン基板1上にSi O2 でなる第
1絶縁膜2が形成され、その表面にAlでなる第1層配
線3が施され、さらに、この第1層配線3に対して図示
省略のメモリ素子MEMが接続されている。この第1絶
縁膜2上にSi O2 でなる第2絶縁膜4が形成され、こ
の第2絶縁膜4上に針を接触させるパッド6が形成され
ている、このパッド6はAlをベースとした矩形の平面
形状をなし、これからAlでなる第2層配線7が導出さ
れている。この第2層配線7は、層間接続線5を介し
て、第1層配線3に接続されている。パッド6の表面部
には接触抵抗の低減及び耐摩耗性を考慮して金メッキ等
が施される。また、第2絶縁膜4の表面に耐摩耗性に優
れた、例えば、ガラス、ポリイミド等でなる保護膜8が
形成され、ちょうど、パッド6に対応する部位が開口さ
れ、このパッド6に図示省略の針の先端を当接させるこ
とにより、メモリ素子MEMに対するデータの入出力が
行われる。
の集積回路装置の構成を示す部分平面図及びその断面図
である。同図において、全体が参照符号10で示される
集積回路装置は、シリコン基板1上にSi O2 でなる第
1絶縁膜2が形成され、その表面にAlでなる第1層配
線3が施され、さらに、この第1層配線3に対して図示
省略のメモリ素子MEMが接続されている。この第1絶
縁膜2上にSi O2 でなる第2絶縁膜4が形成され、こ
の第2絶縁膜4上に針を接触させるパッド6が形成され
ている、このパッド6はAlをベースとした矩形の平面
形状をなし、これからAlでなる第2層配線7が導出さ
れている。この第2層配線7は、層間接続線5を介し
て、第1層配線3に接続されている。パッド6の表面部
には接触抵抗の低減及び耐摩耗性を考慮して金メッキ等
が施される。また、第2絶縁膜4の表面に耐摩耗性に優
れた、例えば、ガラス、ポリイミド等でなる保護膜8が
形成され、ちょうど、パッド6に対応する部位が開口さ
れ、このパッド6に図示省略の針の先端を当接させるこ
とにより、メモリ素子MEMに対するデータの入出力が
行われる。
【0006】この集積回路装置を用いたICカードに対
する主要な耐タンパ技術を挙げると以下のようなものが
ある。 a.外部から加えられる電源電圧を監視して正規の電圧
レベル以外の電圧では動作しないようにする。 b.正規に入力されるべき信号の入力周波数が極端に高
いもの、あるいは、極端に低いものに対しては動作を停
止する。 c.温度を検知して極端な低温や高温での動作を停止す
る。 d.光を検知して、明るいときには解析、偽造のために
光が照射されているものと判断して動作を停止する。
する主要な耐タンパ技術を挙げると以下のようなものが
ある。 a.外部から加えられる電源電圧を監視して正規の電圧
レベル以外の電圧では動作しないようにする。 b.正規に入力されるべき信号の入力周波数が極端に高
いもの、あるいは、極端に低いものに対しては動作を停
止する。 c.温度を検知して極端な低温や高温での動作を停止す
る。 d.光を検知して、明るいときには解析、偽造のために
光が照射されているものと判断して動作を停止する。
【0007】前述したとおり、これらa〜d項に示す耐
タンパー技術を駆使しても、十分に安全性が確保される
とは言えず、さらに、新たな耐タンパー技術の出現が望
まれていた。
タンパー技術を駆使しても、十分に安全性が確保される
とは言えず、さらに、新たな耐タンパー技術の出現が望
まれていた。
【0008】本発明は上記の事情を考慮してなされたも
ので、その目的は耐タンパー性能を高めると共に、アタ
ッカーによる解析を難しくすることのできる集積回路装
置及びこれを用いたICカードを提供するにある。
ので、その目的は耐タンパー性能を高めると共に、アタ
ッカーによる解析を難しくすることのできる集積回路装
置及びこれを用いたICカードを提供するにある。
【0009】
【課題を解決するための手段】請求項1に係る発明は、
表面部に露呈させてなる複数のパッドを介して、内蔵す
るメモリ素子に対する情報のやり取りを行う集積回路装
置において、複数のパッドに混在して形成されたダミー
パッドと、ダミーパッドに所定の接触圧力が加えられた
とき、ダミーパッドと電気的に接続する短絡電極と、ダ
ミーパッドを制御電源の一端に接続する第1の配線と、
短絡電極を制御電源の他端に接続する第2の配線と、を
備えたことを特徴とするものである。
表面部に露呈させてなる複数のパッドを介して、内蔵す
るメモリ素子に対する情報のやり取りを行う集積回路装
置において、複数のパッドに混在して形成されたダミー
パッドと、ダミーパッドに所定の接触圧力が加えられた
とき、ダミーパッドと電気的に接続する短絡電極と、ダ
ミーパッドを制御電源の一端に接続する第1の配線と、
短絡電極を制御電源の他端に接続する第2の配線と、を
備えたことを特徴とするものである。
【0010】請求項2に係る発明は、請求項1に記載の
集積回路装置を内蔵させたことを特徴とするICカード
である。
集積回路装置を内蔵させたことを特徴とするICカード
である。
【0011】
【発明の実施の形態】以下、本発明を図面に示す好適な
実施形態に基づいて詳細に説明する。図1は本発明に係
る集積回路装置の一実施形態の構成を示す平面図であ
る。同図において、全体が参照符号20で示された集積
回路装置はその表面の一方の縁端部に入出力用のパッド
6A、ダミーパッド13A及び接地用のパッド6Bが配
置され、他方の縁端部にクロック用のパッド6C、ダミ
ーパッド13B、リセット用のパッド6D、ダミーパッ
ド13C及び電源接続用のパッド6Eが配置されてい
る。このうち、入出力用のパッド6A、接地用のパッド
6B、クロック用のパッド6C、リセット用のパッド6
D及び電源接続用のパッド6Eは業界の規格によって配
置すべき位置が決められており、それぞれ保護膜8から
露呈する状態に形成されている。本実施形態は規格によ
って機能及びその位置が決められたパッド6A,6Bの
中間にダミーパッド13Aを、パッド6C,6Dの中間
にダミーパッド13Bを、パッド6D,6Eの中間にダ
ミーパッド13Cをそれぞれ保護膜8から露呈する状態
に形成している。
実施形態に基づいて詳細に説明する。図1は本発明に係
る集積回路装置の一実施形態の構成を示す平面図であ
る。同図において、全体が参照符号20で示された集積
回路装置はその表面の一方の縁端部に入出力用のパッド
6A、ダミーパッド13A及び接地用のパッド6Bが配
置され、他方の縁端部にクロック用のパッド6C、ダミ
ーパッド13B、リセット用のパッド6D、ダミーパッ
ド13C及び電源接続用のパッド6Eが配置されてい
る。このうち、入出力用のパッド6A、接地用のパッド
6B、クロック用のパッド6C、リセット用のパッド6
D及び電源接続用のパッド6Eは業界の規格によって配
置すべき位置が決められており、それぞれ保護膜8から
露呈する状態に形成されている。本実施形態は規格によ
って機能及びその位置が決められたパッド6A,6Bの
中間にダミーパッド13Aを、パッド6C,6Dの中間
にダミーパッド13Bを、パッド6D,6Eの中間にダ
ミーパッド13Cをそれぞれ保護膜8から露呈する状態
に形成している。
【0012】また、集積回路装置20の中央部には例え
ばEEPROMでなるメモリ素子15、CPU16及び
ランダム回路17が保護膜8から見てその内側に並べて
形成されている。このうち、ランダム回路17は規則性
の無い情報を必要に応じて記憶させたものである。
ばEEPROMでなるメモリ素子15、CPU16及び
ランダム回路17が保護膜8から見てその内側に並べて
形成されている。このうち、ランダム回路17は規則性
の無い情報を必要に応じて記憶させたものである。
【0013】図2は図1に示した集積回路装置20の電
気配線図であり、特に、本発明に関係する部分を表した
もので、図1と同一の符号を付したものはそれぞれ同一
の要素を示している。ここで、電源接続用のパッド6E
に電源配線14が接続され、接地用のパッド6Bに接地
配線12が接続されている。これら電源配線14及び接
地配線12間にメモリ素子15、CPU16及びランダ
ム回路17が接続され、さらに、ダミーパッド13A、
抵抗R及び短絡用電極11Aが直列に接続され、同様
に、ダミーパッド13B、抵抗R及び短絡用電極11B
が直列に接続されている。なお、もう一つのダミーパッ
ド13C及びこれに接続される要素はダミーパッド13
A,13Bと接続状態が同様であるので、図面の簡単化
のために省略してある。
気配線図であり、特に、本発明に関係する部分を表した
もので、図1と同一の符号を付したものはそれぞれ同一
の要素を示している。ここで、電源接続用のパッド6E
に電源配線14が接続され、接地用のパッド6Bに接地
配線12が接続されている。これら電源配線14及び接
地配線12間にメモリ素子15、CPU16及びランダ
ム回路17が接続され、さらに、ダミーパッド13A、
抵抗R及び短絡用電極11Aが直列に接続され、同様
に、ダミーパッド13B、抵抗R及び短絡用電極11B
が直列に接続されている。なお、もう一つのダミーパッ
ド13C及びこれに接続される要素はダミーパッド13
A,13Bと接続状態が同様であるので、図面の簡単化
のために省略してある。
【0014】短絡用電極11A,11B及び11Cは図
1に示したダミーパッド13A,13B及び13Cの裏
面部に、それぞれ極めて薄い絶縁膜を介して形成された
もので、この絶縁膜が抵抗Rとして示され、ダミーパッ
ド13A,13B及び13Cのうちの少なくとも一つ
に、パッド6A〜6Eに加えられる必要最小限度の接触
圧力が加えられたとき、抵抗Rの抵抗値が減少してダミ
ーパッド13A,13B及び13Cと対応する短絡用電
極11A,11B及び11Cとが実質的に短絡状態に陥
る構成になっている。このように、ダミーパッドと短絡
用電極11とが短絡、すなわち、電気的に接続されると
メモリ素子15に対する書込み、読出しはできなくな
る。
1に示したダミーパッド13A,13B及び13Cの裏
面部に、それぞれ極めて薄い絶縁膜を介して形成された
もので、この絶縁膜が抵抗Rとして示され、ダミーパッ
ド13A,13B及び13Cのうちの少なくとも一つ
に、パッド6A〜6Eに加えられる必要最小限度の接触
圧力が加えられたとき、抵抗Rの抵抗値が減少してダミ
ーパッド13A,13B及び13Cと対応する短絡用電
極11A,11B及び11Cとが実質的に短絡状態に陥
る構成になっている。このように、ダミーパッドと短絡
用電極11とが短絡、すなわち、電気的に接続されると
メモリ素子15に対する書込み、読出しはできなくな
る。
【0015】図3は上記実施形態に係る集積回路装置の
詳細な構成を、従来装置を示す図4に対応付けて示した
部分平面図及びその断面図である。図中、従来装置を示
す図2と同一の要素には同一の符号を付してその説明を
省略する。また、参照符号6は図1に示したパッド6A
〜6Eを総称したものであり、参照符号13は図1及び
図2に示したダミーパッド13A,13B及び13Cを
総称したもので、参照符号11は図1及び図2に示した
短絡用電極11A,11B及び11Cを総称したもので
ある。この集積回路装置20は、図4に示したと全く同
様にしてメモリ素子MEMに対するデータの入出力を行
うためのパッド6及びその接続系統の他に、短絡用電極
11、接地配線12、ダミーパッド13及び電源配線1
4を備えている。
詳細な構成を、従来装置を示す図4に対応付けて示した
部分平面図及びその断面図である。図中、従来装置を示
す図2と同一の要素には同一の符号を付してその説明を
省略する。また、参照符号6は図1に示したパッド6A
〜6Eを総称したものであり、参照符号13は図1及び
図2に示したダミーパッド13A,13B及び13Cを
総称したもので、参照符号11は図1及び図2に示した
短絡用電極11A,11B及び11Cを総称したもので
ある。この集積回路装置20は、図4に示したと全く同
様にしてメモリ素子MEMに対するデータの入出力を行
うためのパッド6及びその接続系統の他に、短絡用電極
11、接地配線12、ダミーパッド13及び電源配線1
4を備えている。
【0016】ここで、短絡用電極11は第1絶縁膜2の
表面に形成され、ダミーパッド13は第2絶縁膜4の表
面に形成されると共に、第2絶縁膜4のうちの厚さが極
めて薄い領域4aを挟むように形成されている。第2絶
縁膜4の厚みの薄い領域4aの厚さは、ダミーパッド1
3に必要最小限の接触圧力にて針を当てた状態で、ダミ
ーパッド13と短絡用電極11とが電気的に接続する程
度に定められる。また、接地配線12からはAlでなる
接地配線12が導出され、その先端が接地用のパッド6
B(図1又は図2参照)に接続される。一方、ダミーパ
ッド13から電源配線14が導出され、その先端が制御
電源電圧VDDが印加されるパッド6E(図1又は図2参
照)に接続される。なお、メモリ素子MEMに対してデ
ータの入出力に使用するパッド6は前述した如く5個形
成され、ダミーパッド13は表面上、パッド6とは見分
けられないように同じ大きさに形成され、かつ、カード
リーダの針が当接しない位置に複数個設けられる。
表面に形成され、ダミーパッド13は第2絶縁膜4の表
面に形成されると共に、第2絶縁膜4のうちの厚さが極
めて薄い領域4aを挟むように形成されている。第2絶
縁膜4の厚みの薄い領域4aの厚さは、ダミーパッド1
3に必要最小限の接触圧力にて針を当てた状態で、ダミ
ーパッド13と短絡用電極11とが電気的に接続する程
度に定められる。また、接地配線12からはAlでなる
接地配線12が導出され、その先端が接地用のパッド6
B(図1又は図2参照)に接続される。一方、ダミーパ
ッド13から電源配線14が導出され、その先端が制御
電源電圧VDDが印加されるパッド6E(図1又は図2参
照)に接続される。なお、メモリ素子MEMに対してデ
ータの入出力に使用するパッド6は前述した如く5個形
成され、ダミーパッド13は表面上、パッド6とは見分
けられないように同じ大きさに形成され、かつ、カード
リーダの針が当接しない位置に複数個設けられる。
【0017】かかる構成により、メモリ素子MEMに対
する正規のデータ入出力が、所定の位置に配置された針
によって、それぞれパッド6を介して行われる。一方、
アタッカーがメモリ素子MEMの改変及び解読を行うべ
く、ダミーパッド13に針を押し当てると、その接触圧
力によって短絡用電極11とダミーパッド13とが電気
的に接続され、メモリ素子MEMに対するデータの入出
力処理に必要な電源電圧が遮断される。
する正規のデータ入出力が、所定の位置に配置された針
によって、それぞれパッド6を介して行われる。一方、
アタッカーがメモリ素子MEMの改変及び解読を行うべ
く、ダミーパッド13に針を押し当てると、その接触圧
力によって短絡用電極11とダミーパッド13とが電気
的に接続され、メモリ素子MEMに対するデータの入出
力処理に必要な電源電圧が遮断される。
【0018】しかして、この実施形態によれば、耐タン
パー性能を高めると共に、アタッカーによる解析を難し
くすることのできる集積回路装置が得られると共に、こ
れを内蔵させることによって、同様な効果を有するIC
カードが得られる。
パー性能を高めると共に、アタッカーによる解析を難し
くすることのできる集積回路装置が得られると共に、こ
れを内蔵させることによって、同様な効果を有するIC
カードが得られる。
【0019】
【発明の効果】以上の説明によって明らかなように、請
求項1に係る発明によれば、内蔵するメモリ素子に対す
る情報のやり取りを行うパッドに混在させてダミーパッ
ドを形成し、このダミーパッドに所定の接触圧力が加え
られたとき、ダミーパッドと短絡電極とを電気的に接続
させて制御電源を短絡させるため、メモリ素子MEMに
対するデータの入出力処理が不能となり、これによっ
て、耐タンパー性能が高められると共に、アタッカーに
よる解析を難しくすることのできる集積回路装置が得ら
れる。
求項1に係る発明によれば、内蔵するメモリ素子に対す
る情報のやり取りを行うパッドに混在させてダミーパッ
ドを形成し、このダミーパッドに所定の接触圧力が加え
られたとき、ダミーパッドと短絡電極とを電気的に接続
させて制御電源を短絡させるため、メモリ素子MEMに
対するデータの入出力処理が不能となり、これによっ
て、耐タンパー性能が高められると共に、アタッカーに
よる解析を難しくすることのできる集積回路装置が得ら
れる。
【0020】また、請求項2に係る発明によれば、請求
項1に記載の集積回路装置を内蔵させたので、耐タンパ
ー性能を高めると共に、アタッカーによる解析を難しく
することのできるICカードが得られる。
項1に記載の集積回路装置を内蔵させたので、耐タンパ
ー性能を高めると共に、アタッカーによる解析を難しく
することのできるICカードが得られる。
【図1】本発明に係る集積回路装置の一実施形態の構成
を示す平面図。
を示す平面図。
【図2】図1に示した実施形態の全体構成を示す電気配
線図。
線図。
【図3】図1に示した実施形態の詳細な構成を示す部分
平面図及びその断面図。
平面図及びその断面図。
【図4】ICカードに用いられる従来の集積回路装置の
構成を示す部分平面図及びその断面図。
構成を示す部分平面図及びその断面図。
1 シリコン基板 2 第1絶縁膜 3 第1層配線 4 第2絶縁膜 5 層間接続線 6,6A〜6E パッド 7 第2層配線 8 保護膜 10 集積回路装置 11 短絡用電極 12 接地配線 13,13A,13B,13C ダミーパッド 14 電源配線 15 メモリ素子 16 CPU 17 ランダム回路 20 集積回路装置
フロントページの続き (56)参考文献 特開 平5−158800(JP,A) 特開 昭60−48555(JP,A) 特開 平10−105669(JP,A) 特開 平3−150648(JP,A) 特開 平7−89280(JP,A) 特開 昭63−59593(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06K 19/00 - 19/18 G06F 12/14 H01L 27/04 H01L 21/822
Claims (2)
- 【請求項1】表面部に露呈させてなる複数のパッドを介
して、内蔵するメモリ素子に対する情報のやり取りを行
う集積回路装置において、 前記複数のパッドに混在して形成されたダミーパッド
と、 前記ダミーパッドに所定の接触圧力が加えられたとき、
前記ダミーパッドと電気的に接続するように形成された
短絡電極と、 前記ダミーパッドを制御電源の一端に接続する第1の配
線と、 前記短絡電極を前記制御電源の他端に接続する第2の配
線と、 を備えたことを特徴とする集積回路装置。 - 【請求項2】請求項1に記載の集積回路装置を内蔵させ
たことを特徴とするICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09152098A JP3328188B2 (ja) | 1998-04-03 | 1998-04-03 | 集積回路装置及びこれを用いたicカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09152098A JP3328188B2 (ja) | 1998-04-03 | 1998-04-03 | 集積回路装置及びこれを用いたicカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11288450A JPH11288450A (ja) | 1999-10-19 |
JP3328188B2 true JP3328188B2 (ja) | 2002-09-24 |
Family
ID=14028698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09152098A Expired - Lifetime JP3328188B2 (ja) | 1998-04-03 | 1998-04-03 | 集積回路装置及びこれを用いたicカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3328188B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017003422A1 (en) | 2015-06-29 | 2017-01-05 | Hewlett-Packard Development Company, L.P. | Pad patterns |
-
1998
- 1998-04-03 JP JP09152098A patent/JP3328188B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11288450A (ja) | 1999-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jurgensen et al. | Smart cards: the developer's toolkit | |
EP0905657B1 (en) | Currency note comprising an integrated circuit | |
US20090199004A1 (en) | System and method for self-authenticating token | |
US4845351A (en) | IC card | |
US6921988B2 (en) | Anti-spoofing elastomer membrane for secure electronic modules | |
US6264108B1 (en) | Protection of sensitive information contained in integrated circuit cards | |
RU2413303C2 (ru) | Защищенный документ с интегральной микросхемой и встроенным индикаторным элементом | |
US8950680B2 (en) | Multifunction removable cover for portable payment device | |
RU2285291C2 (ru) | Чип-карта с дисплеем | |
US20100182020A1 (en) | Intrusion detection using a conductive material | |
KR20070067002A (ko) | 지문 기반 스마트카드 | |
JPH02501961A (ja) | 集積回路を備えたデータ・キャリアの信頼性テスト方法 | |
KR20040040827A (ko) | 비밀번호 입력키가 구비된 카드 및 그것의 활성화 방법 | |
JP3328188B2 (ja) | 集積回路装置及びこれを用いたicカード | |
US20090064340A1 (en) | Apparatus and Method to Prevent the Illegal Reading of Smart Cards | |
CN105930747A (zh) | 一种电子设备及电子设备的保护方法 | |
US6695214B1 (en) | Device with integrated circuit made secure by attenuation of electric signatures | |
US8356756B2 (en) | Smart card module and substrate for a smart card module | |
JP2001067444A (ja) | Icカード | |
JP3670449B2 (ja) | 半導体装置 | |
KR100794275B1 (ko) | Ic칩이 실장된 카드의 발급을 위한 카드 발급 시스템 및그 방법 | |
JP2004021977A (ja) | 景品交換用カード及びこれに対する偽造防止方法 | |
AU728517B2 (en) | Cryptographic medium | |
KR20040028104A (ko) | 접촉식 2칩 카드의 칩보드 배치 방법 | |
US20130206843A1 (en) | Integrated circuit package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |