JP3320439B2 - Output operating point automatic compensation circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は出力動作点自動補償回路
に関し、特に光電変換回路に用いられる利得可変回路の
出力動作点自動補償回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic output operating point compensation circuit, and more particularly to an automatic output operating point compensation circuit for a variable gain circuit used in a photoelectric conversion circuit.

【０００２】近年、光伝送装置の発達にめざましいもの
があり、それに伴い、光電変換装置の高性能化が求めら
れている。In recent years, there have been remarkable developments in optical transmission devices, and accordingly, there has been a demand for higher performance photoelectric conversion devices.

【０００３】[0003]

【従来の技術】従来、光電変換回路は、受光素子の電流
出力を低雑音電圧信号に変換するプリアンプ回路と、大
きな入力光による出力電圧の飽和を防ぐための利得可変
回路とを有している。なお、利得可変回路の出力は単相
であるが、後段では両相信号に変換して、これにより差
動対において高利得を確保するようにしている。この両
相信号を作るには、基準電圧が必要となる。2. Description of the Related Art Conventionally, a photoelectric conversion circuit has a preamplifier circuit for converting a current output of a light receiving element into a low noise voltage signal, and a variable gain circuit for preventing output voltage saturation due to large input light. . Although the output of the variable gain circuit is single-phase, it is converted into a two-phase signal in a subsequent stage, thereby ensuring a high gain in the differential pair. To generate this two-phase signal, a reference voltage is required.

【０００４】図７は、こうした従来の光電変換回路を示
す回路図である。すなわち、受光素子６１の出力電流Ｉ
o は低雑音増幅器であるプリアンプ回路６２で電圧信号
に変換され、変換された電圧信号は入力端子６３ａから
利得可変回路６３に入力される。利得可変回路６３には
後段からＡＧＣ信号がＡＧＣ端子６３ｂを介して帰還入
力される。利得可変回路６３ではＡＧＣ信号に基づき利
得を変化させて、特に、大きな光入力時に利得を減少さ
せるようにして大きな入力光による飽和を防いで、出力
電圧を出力端子６３ｃを介して出力するようにしてい
る。利得可変回路６３からの出力は出力バッファ６４を
介してアンプ６５に供給される。アンプ６５はオペレー
ショナルアンプからなるコンパレータであり、リファレ
ンス電圧源６５ａのリファレンス電圧Ｖref をスレッシ
ョルド電圧として両相パルス信号を出力する。利得可変
回路６３は、ゲート端子を入力端子６３ａに接続し、ソ
ース端子を出力端子６３ｃに接続するのＦＥＴ（Ｑ１
４）と、ＦＥＴ（Ｑ１４）のドレイン端子およびソース
端子に、ドレイン端子およびソース端子がそれぞれ接続
され、かつゲート端子にＦＥＴ（Ｑ１８）を介してＡＧ
Ｃ信号が供給されるＦＥＴ（Ｑ１５）と、ＦＥＴ（Ｑ１
４）のソース端子にドレイン端子が接続され、ゲート端
子がソース端子に接続されたＦＥＴ（Ｑ１６）と、ＦＥ
Ｔ（Ｑ１６）のドレイン端子およびソース端子に、ドレ
イン端子およびソース端子がそれぞれ接続され、かつゲ
ート端子にＦＥＴ（Ｑ１８）およびダイオードＤ７を介
してＡＧＣ信号が供給されるＦＥＴ（Ｑ１７）と、ＦＥ
Ｔ（Ｑ１６）のドレイン端子とマイナス電源端子（Ｖs
s) との間に挿入されるダイオードＤ８と、ダイオード
Ｄ７とダイオードＤ８との間に挿入されるＦＥＴ（Ｑ１
９）とからなる。ＦＥＴ（Ｑ１４）のドレイン端子は接
地端子（ＧＮＤ）に接続され、ＦＥＴ（Ｑ１８）のゲー
ト端子はＡＧＣ端子６３ｂに接続される。利得可変回路
６３では、ＡＧＣ信号が高レベルになるとＦＥＴ（Ｑ１
８）がオン状態になり、それによりＦＥＴ（Ｑ１５）、
ＦＥＴ（Ｑ１７）の各ゲート・ソース間電圧が増加し、
ＦＥＴ（Ｑ１４）の利得が低下する。FIG. 7 is a circuit diagram showing such a conventional photoelectric conversion circuit. That is, the output current I of the light receiving element 61
o is converted into a voltage signal by a preamplifier circuit 62 which is a low-noise amplifier, and the converted voltage signal is input to the gain variable circuit 63 from an input terminal 63a. An AGC signal is fed back to the gain variable circuit 63 from the subsequent stage via an AGC terminal 63b. In the gain variable circuit 63, the gain is changed based on the AGC signal. In particular, the gain is reduced at the time of large light input to prevent saturation due to large input light, and the output voltage is output through the output terminal 63c. ing. An output from the variable gain circuit 63 is supplied to an amplifier 65 via an output buffer 64. The amplifier 65 is a comparator composed of an operational amplifier, and outputs a two-phase pulse signal using the reference voltage Vref of the reference voltage source 65a as a threshold voltage. The gain variable circuit 63 has an FET (Q1) having a gate terminal connected to the input terminal 63a and a source terminal connected to the output terminal 63c.
4) and a drain terminal and a source terminal connected to a drain terminal and a source terminal of the FET (Q14), respectively, and a gate terminal connected to the FET (Q18) via the FET (Q18).
The FET (Q15) to which the C signal is supplied and the FET (Q1
4) FET (Q16) having a drain terminal connected to the source terminal and a gate terminal connected to the source terminal;
An FET (Q17) having a drain terminal and a source terminal connected to a drain terminal and a source terminal of T (Q16), respectively, and an AGC signal supplied to the gate terminal via an FET (Q18) and a diode D7;
T (Q16) drain terminal and negative power supply terminal (Vs
s) and an FET (Q1) inserted between the diode D7 and the diode D8.
9). The drain terminal of the FET (Q14) is connected to the ground terminal (GND), and the gate terminal of the FET (Q18) is connected to the AGC terminal 63b. In the variable gain circuit 63, when the AGC signal goes high, the FET (Q1
8) is turned on, whereby the FET (Q15),
The gate-source voltage of the FET (Q17) increases,
The gain of the FET (Q14) decreases.

【０００５】[0005]

【発明が解決しようとする課題】しかし、利得可変回路
６３が利得を変化させると出力電圧Ｖout の出力動作点
が変化するということが生じる。これを図８を参照して
説明する。However, when the gain variable circuit 63 changes the gain, the output operating point of the output voltage Vout changes. This will be described with reference to FIG.

【０００６】図８は、利得可変回路６３の利得を変化さ
せた場合における、プリアンプ回路６２に入力されるプ
リアンプ入力電流Ｉo に対する、出力バッファ６４から
出力される出力電圧Ｖout の特性を示す特性図である。
すなわち、入力信号７１に対して、利得が小さい場合
（一点鎖線で示す直流特性）には、出力信号７２が出力
され、利得が大きい場合（実線で示す直流特性）には、
出力信号７３が出力される。図において、利得が小さい
場合の出力信号７２の出力動作点は破線７２ａの位置に
なり、利得が大きい場合の出力信号７３の出力動作点は
破線７３ａの位置になる。こうした出力動作点の変動は
後段のアンプ６５のデューティ変動を招く。それを図９
を参照して説明する。FIG. 8 is a characteristic diagram showing the characteristics of the output voltage Vout output from the output buffer 64 with respect to the preamplifier input current Io input to the preamplifier circuit 62 when the gain of the variable gain circuit 63 is changed. is there.
That is, when the gain is small relative to the input signal 71 (DC characteristics indicated by a dashed line), the output signal 72 is output, and when the gain is large (DC characteristics indicated by a solid line),
An output signal 73 is output. In the figure, the output operating point of the output signal 72 when the gain is small is at the position of the broken line 72a, and the output operating point of the output signal 73 when the gain is large is at the position of the broken line 73a. Such a change in the output operating point causes a change in the duty of the amplifier 65 in the subsequent stage. Figure 9
This will be described with reference to FIG.

【０００７】図９は、利得の大きさに応じた出力電圧Ｖ
out とリファレンス電圧Ｖref との関係、およびアンプ
６５の出力を示す図である。すなわち、例えば利得可変
回路６３の利得が或る大きい値にあるときに、出力電圧
Ｖout の出力動作点をリファレンス電圧Ｖref と一致さ
せておく（Ａ）。つぎに、利得が低下して出力電圧Ｖou
t の出力動作点が上昇してリファレンス電圧Ｖref より
も上へ移動した場合（Ｂ）、アンプ６５の出力のデュー
ティが大きくなってしまう。そして、さらに利得が低下
した場合（Ｃ）には、アンプ６５が入力信号の大小の識
別をできなくなり、低レベルを示すＬ信号を出力できな
くなるという問題点があった。FIG. 9 shows an output voltage V corresponding to the magnitude of the gain.
FIG. 7 is a diagram showing a relationship between out and a reference voltage Vref, and an output of an amplifier 65. That is, for example, when the gain of the variable gain circuit 63 is at a certain large value, the output operating point of the output voltage Vout is made to coincide with the reference voltage Vref (A). Next, the gain decreases and the output voltage Vou
When the output operating point at t rises and moves above the reference voltage Vref (B), the duty of the output of the amplifier 65 increases. When the gain further decreases (C), there is a problem that the amplifier 65 cannot discriminate the magnitude of the input signal and cannot output the L signal indicating a low level.

【０００８】本発明はこのような点に鑑みてなされたも
のであり、利得可変回路の利得を変化させても出力動作
点が変化しない出力動作点自動補償回路を提供すること
を目的とする。The present invention has been made in view of the above points, and has as its object to provide an output operating point automatic compensation circuit in which the output operating point does not change even when the gain of the variable gain circuit is changed.

【０００９】[0009]

【課題を解決するための手段】図１は上記目的を達成す
るために提案された本発明を説明する第１の原理説明図
である。本発明の出力動作点自動補償回路は、帰還入力
されたＡＧＣ信号が増加すると、入力信号に対する出力
信号の増幅利得を減少させる利得可変回路１と、利得可
変回路１と第１の電源端子２との間に接続される定電流
回路３と、利得可変回路１と第２の電源端子４との間に
接続されるとともに、ＡＧＣ信号が供給され、定電流が
第２の電源端子４から流れるときにＡＧＣ信号が増加す
ると両端電圧を増加させる補償回路５とを備える。FIG. 1 is a first principle explanatory diagram for explaining the present invention proposed to achieve the above object. The automatic output operating point compensation circuit of the present invention includes a gain variable circuit 1 for reducing the amplification gain of an output signal with respect to an input signal when an AGC signal fed back is increased; a variable gain circuit 1 and a first power supply terminal 2; The constant current circuit 3 is connected between the variable gain circuit 1 and the second power supply terminal 4 and is supplied with an AGC signal and a constant current flows from the second power supply terminal 4. And a compensating circuit 5 for increasing the voltage at both ends when the AGC signal increases.

【００１０】また、図２は上記目的を達成するために提
案された本発明を説明する第２の原理説明図である。本
発明の出力動作点自動補償回路は、ゲート端子に入力信
号が供給され、ソース端子から出力信号が出力される第
１のＦＥＴ（Ｑ１）と、第１のＦＥＴ（Ｑ１）のドレイ
ン端子およびソース端子に、ドレイン端子およびソース
端子がそれぞれ接続され、かつゲート端子にＡＧＣ信号
が供給される第２のＦＥＴ（Ｑ２）と、第１のＦＥＴ
（Ｑ１）のソース端子にドレイン端子が接続され、ゲー
ト端子がソース端子に接続された第３のＦＥＴ（Ｑ３）
と、第３のＦＥＴ（Ｑ３）のドレイン端子およびソース
端子に、ドレイン端子およびソース端子がそれぞれ接続
され、かつゲート端子にＡＧＣ信号が供給される第４の
ＦＥＴ（Ｑ４）と、第１のＦＥＴ（Ｑ１）のドレイン端
子にソース端子が接続され、ゲート端子にＡＧＣ信号が
増減反転回路６を介して供給される第５のＦＥＴ（Ｑ
５）と、第５のＦＥＴ（Ｑ５）のドレイン端子およびソ
ース端子に、ドレイン端子およびソース端子がそれぞれ
接続され、かつゲート端子にＡＧＣ信号が供給される第
６のＦＥＴ（Ｑ６）とを備える。FIG. 2 is a second principle explanatory view for explaining the present invention proposed to achieve the above object. An automatic output operating point compensation circuit according to the present invention includes a first FET (Q1) in which an input signal is supplied to a gate terminal and an output signal is output from a source terminal, and a drain terminal and a source of the first FET (Q1). A second FET (Q2) having a terminal connected to a drain terminal and a source terminal, respectively, and an AGC signal supplied to a gate terminal;
A third FET (Q3) having a drain terminal connected to the source terminal of (Q1) and a gate terminal connected to the source terminal
A fourth FET (Q4) having a drain terminal and a source terminal connected to a drain terminal and a source terminal of the third FET (Q3), respectively, and an AGC signal supplied to a gate terminal; A source terminal is connected to the drain terminal of (Q1) and an AGC signal is supplied to the gate terminal of the fifth FET (Q1) through the increase / decrease inversion circuit 6.
5) and a sixth FET (Q6) having a drain terminal and a source terminal connected to a drain terminal and a source terminal of the fifth FET (Q5), respectively, and a gate terminal supplied with an AGC signal.

【００１１】[0011]

【作用】図１に示す本発明の第１の原理によれば、ま
ず、利得可変回路１は、帰還入力されたＡＧＣ信号が増
加すると、入力信号に対する出力信号の増幅利得を減少
させる。これにより、出力信号の出力動作点が上昇しよ
うとする。According to the first principle of the present invention shown in FIG. 1, first, the gain variable circuit 1 decreases the amplification gain of the output signal with respect to the input signal when the feedback-input AGC signal increases. As a result, the output operating point of the output signal tends to increase.

【００１２】一方、直列に接続された定電流回路３によ
り、補償回路５には定電流が供給されている。そのた
め、入力されたＡＧＣ信号が増加すると、補償回路５の
両端電圧が増加し、利得可変回路１の電源電圧を低下さ
せる。これにより、上昇しようとした出力信号の出力動
作点の上昇が防止され、出力動作点の変動が回避され
る。On the other hand, a constant current is supplied to the compensation circuit 5 by a constant current circuit 3 connected in series. Therefore, when the input AGC signal increases, the voltage between both ends of the compensation circuit 5 increases, and the power supply voltage of the variable gain circuit 1 decreases. This prevents the output operating point of the output signal from rising, and prevents the output operating point from fluctuating.

【００１３】また、図２に示す本発明の第２の原理は、
ＦＥＴ（電界効果トランジスタ）において、ドレイン電
流を一定に保持すると、ゲート・ソース間電圧とドレイ
ン・ソース間電圧がほぼ反比例して変化するという性質
を利用したものである。Further, the second principle of the present invention shown in FIG.
An FET (field effect transistor) utilizes the property that, when the drain current is kept constant, the gate-source voltage and the drain-source voltage change almost in inverse proportion.

【００１４】まず、光電変換回路に大きな入力光が入力
した場合、高レベルのＡＧＣ信号が利得可変回路に帰還
される。この高レベルのＡＧＣ信号が入力されると、第
２のＦＥＴＱ２および第４のＦＥＴＱ４のゲート・ソー
ス間電圧が上昇し、このため、第１のＦＥＴＱ１の、ゲ
ート端子の入力に対するソース端子出力の利得が低下す
る。こうして、大きな入力光が入力した場合に利得可変
回路の利得を下げて、出力電圧の飽和を防ぐ。First, when a large input light is input to the photoelectric conversion circuit, a high level AGC signal is fed back to the variable gain circuit. When this high-level AGC signal is input, the gate-source voltage of the second FET Q2 and the fourth FET Q4 increases, so that the gain of the source terminal output of the first FET Q1 with respect to the gate terminal input is increased. Decrease. Thus, when a large input light is input, the gain of the variable gain circuit is reduced to prevent the output voltage from being saturated.

【００１５】一方、ＡＧＣ信号を高レベルにすることに
より、第６のＦＥＴＱ６、第２のＦＥＴＱ２および第４
のＦＥＴＱ４には同一量の増加電流が流れるが、第５の
ＦＥＴＱ５のドレイン電流はその増加電流の影響を受け
ず、しかも第３のＦＥＴＱ３が定電流源として働くた
め、ドレイン電流は一定であるから、第５のＦＥＴＱ５
のドレイン電流量は一定である。On the other hand, by setting the AGC signal to a high level, the sixth FET Q6, the second FET Q2 and the fourth
Although the same amount of increasing current flows through the FET Q4, the drain current of the fifth FET Q5 is not affected by the increasing current, and the drain current is constant because the third FET Q3 works as a constant current source. , The fifth FET Q5
Is constant.

【００１６】こうした状態において、高レベルのＡＧＣ
信号が増減反転回路６を介して低レベル電圧に変換され
て第５のＦＥＴＱ５のゲート端子に加えられる。増減反
転回路６は、入力が増加すると出力が減少する回路であ
る。前述のＦＥＴの性質に従って、ドレイン電流量が一
定でゲート・ソース間電圧が減少すると、第５のＦＥＴ
Ｑ５のドレイン・ソース間電圧は増加する。したがっ
て、第５のＦＥＴＱ５のソース端子に接続された出力端
子の電位は低下する。これにより、出力電圧の出力動作
点は低下し、上述の大入力光に伴う利得の低下による出
力動作点の上昇を補償することができる。Under these conditions, high level AGC
The signal is converted to a low level voltage via the increase / decrease inversion circuit 6 and applied to the gate terminal of the fifth FET Q5. The increase / decrease inverting circuit 6 is a circuit in which the output decreases as the input increases. According to the characteristics of the above-mentioned FET, when the drain current amount is constant and the gate-source voltage decreases, the fifth FET
The drain-source voltage of Q5 increases. Therefore, the potential of the output terminal connected to the source terminal of the fifth FET Q5 decreases. As a result, the output operating point of the output voltage is lowered, and it is possible to compensate for the increase in the output operating point due to the decrease in the gain accompanying the large input light.

【００１７】[0017]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図３は、出力動作点自動補償回路を含む光電変
換回路の回路図である。受光素子（図示せず）の出力電
流は入力端子２１ａからプリアンプ回路２１に入力す
る。プリアンプ回路２１はＦＥＴＱ９〜Ｑ１１、雑音除
去用の帰還抵抗Ｒf 、負荷抵抗ＲL 、ダイオードＤ５，
Ｄ６等からなり、入力電流を低雑音の電圧信号に変換す
る。An embodiment of the present invention will be described below with reference to the drawings. FIG. 3 is a circuit diagram of a photoelectric conversion circuit including an output operating point automatic compensation circuit. The output current of the light receiving element (not shown) is input to the preamplifier circuit 21 from the input terminal 21a. The preamplifier circuit 21 includes FETs Q9 to Q11, a feedback resistor Rf for removing noise, a load resistor RL, and a diode D5.
D6 and the like, and converts an input current into a low noise voltage signal.

【００１８】変換された電圧信号は入力端子２２ａから
利得可変回路２２に入力される。利得可変回路２２には
後段からＡＧＣ信号がＡＧＣ端子２２ｂを介して帰還入
力される。利得可変回路２２ではＡＧＣ信号に基づき利
得を変化させて、大きな入力光による飽和を防いだ出力
電圧を出力端子２２ｃを介して出力するようにする。利
得可変回路２２からの出力は、ＦＥＴＱ１２、Ｑ１３か
らなる出力バッファ２４を介して出力端子２４ａに出力
される。出力端子２４ａにはコンパレータ（図示せず）
が接続され、両相パルス信号を出力する。The converted voltage signal is input from the input terminal 22a to the variable gain circuit 22. An AGC signal is fed back to the gain variable circuit 22 from the subsequent stage via an AGC terminal 22b. The gain variable circuit 22 changes the gain based on the AGC signal, and outputs an output voltage, which is prevented from being saturated by a large input light, through the output terminal 22c. An output from the variable gain circuit 22 is output to an output terminal 24a via an output buffer 24 including FETs Q12 and Q13. A comparator (not shown) is provided at the output terminal 24a.
Are connected to each other to output a two-phase pulse signal.

【００１９】利得可変回路２２は、ソースフォロワ増幅
器を構成し、ゲート端子に入力信号が供給され、ソース
端子から出力信号が出力されるＦＥＴＱ１と、ＦＥＴＱ
１のドレイン端子およびソース端子に、ドレイン端子お
よびソース端子がそれぞれ接続され、かつゲート端子に
ＦＥＴＱ８を介してＡＧＣ信号が供給されるＦＥＴＱ２
と、ＦＥＴＱ１のソース端子にドレイン端子が接続さ
れ、ゲート端子がソース端子に接続されたＦＥＴＱ３
と、ＦＥＴＱ３のドレイン端子およびソース端子に、ド
レイン端子およびソース端子がそれぞれ接続され、かつ
ゲート端子にＦＥＴＱ８、ダイオードＤ１を介してＡＧ
Ｃ信号が供給されるＦＥＴＱ４とを含む。ＦＥＴＱ３の
ソース端子はダイオードＤ４を介してマイナス電源端子
（Ｖss) に接続される。The gain variable circuit 22 constitutes a source follower amplifier. An input signal is supplied to a gate terminal and an output signal is output from a source terminal.
FET Q2 whose drain terminal and source terminal are connected to the drain terminal and source terminal, respectively, and whose gate terminal is supplied with an AGC signal via FET Q8.
FET Q3 having a drain terminal connected to the source terminal of FET Q1 and a gate terminal connected to the source terminal.
And the drain terminal and the source terminal of the FET Q3 are connected to the drain terminal and the source terminal, respectively, and the gate terminal is connected to the AG
FET Q4 to which the C signal is supplied. The source terminal of the FET Q3 is connected to a minus power supply terminal (Vss) via a diode D4.

【００２０】利得可変回路２２のＦＥＴＱ１のドレイン
端子と接地端子（ＧＮＤ）との間には、ドレイン端子お
よびソース端子どうしが接続したＦＥＴＱ５およびＦＥ
ＴＱ６が挿入され、ＦＥＴＱ６のゲート端子にはＦＥＴ
Ｑ８を介してＡＧＣ信号が供給される。ＦＥＴＱ５のゲ
ート端子は抵抗Ｒ１を介して接地端子（ＧＮＤ）に接続
され、また、ＦＥＴＱ７、ダイオードＤ２、Ｄ３を経て
マイナス電源端子（Ｖss) に接続される。出力動作点自
動補償回路２３は、これらＦＥＴＱ５、ＦＥＴＱ６、抵
抗Ｒ１、ＦＥＴＱ７、ダイオードＤ２、Ｄ３からなる。Between the drain terminal of the FET Q1 of the gain variable circuit 22 and the ground terminal (GND), the FETs Q5 and FE having a drain terminal and a source terminal connected to each other.
TQ6 is inserted, and the gate terminal of FET Q6 is
An AGC signal is supplied via Q8. The gate terminal of the FET Q5 is connected to the ground terminal (GND) via the resistor R1, and is connected to the minus power supply terminal (Vss) via the FET Q7, diodes D2 and D3. The output operating point automatic compensation circuit 23 is composed of these FET Q5, FET Q6, resistor R1, FET Q7, and diodes D2, D3.

【００２１】利得可変回路２２のＦＥＴＱ８はドレイン
端子を接地端子（ＧＮＤ）に接続し、またソース端子を
ダイオードＤ１、ＦＥＴＱ１２を介してマイナス電源端
子（Ｖss) に接続している。ＦＥＴＱ８のゲート端子は
ＡＧＣ信号の入力端子（ＡＧＣ）に接続され、ドレイン
端子はＦＥＴＱ７およびＦＥＴＱ６の各ゲート端子に接
続される。The FET Q8 of the variable gain circuit 22 has a drain terminal connected to a ground terminal (GND), and a source terminal connected to a negative power supply terminal (Vss) via a diode D1 and an FET Q12. The gate terminal of the FET Q8 is connected to the input terminal (AGC) of the AGC signal, and the drain terminal is connected to each gate terminal of the FET Q7 and the FET Q6.

【００２２】以上のような構成の光電変換回路の動作を
次に説明する。まず動作説明に先立って、ＦＥＴの動作
特性を図４を用いて説明する。図４はＦＥＴの動作特性
を示すグラフである。図に示すように、ドレイン・ソー
ス間電圧ＶDSがある程度大きい領域では、ゲート・ソー
ス間電圧Ｖgsが一定であればドレイン電流ＩD が一定と
なる。つまり、ＦＥＴＱ３のように、ゲート・ソース端
子どうしが接続され、ゲート・ソース間電圧Ｖgsが一定
に保持されるＦＥＴでは、ドレイン・ソース間電圧ＶDS
がある程度大きい値に設定されれば、ＦＥＴは定電流源
として作動することになる。The operation of the photoelectric conversion circuit having the above configuration will be described below. Before describing the operation, the operation characteristics of the FET will be described with reference to FIG. FIG. 4 is a graph showing the operation characteristics of the FET. As shown in the figure, in a region where the drain-source voltage VDS is large to some extent, the drain current ID is constant if the gate-source voltage Vgs is constant. That is, in the FET in which the gate-source terminals are connected to each other and the gate-source voltage Vgs is kept constant like the FET Q3, the drain-source voltage VDS
Is set to a somewhat large value, the FET operates as a constant current source.

【００２３】また、ドレイン電流ＩD を一定に保持する
（破線３１）と、ゲート・ソース間電圧Ｖgsとドレイン
・ソース間電圧ＶDSがほぼ反比例して変化するという性
質を有する。この性質をＦＥＴＱ５で利用する。When the drain current ID is kept constant (broken line 31), the gate-source voltage Vgs and the drain-source voltage VDS change substantially in inverse proportion. This property is used in the FET Q5.

【００２４】つぎに、利得可変回路２２を構成するＦＥ
ＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３およびＦＥＴＱ４の作
動を図５および図６を参照して説明する。図５は、ソー
スフォロワ増幅器を構成するＦＥＴＱ１、ならびにＦＥ
ＴＱ２、ＦＥＴＱ３およびＦＥＴＱ４によって構成され
る利得可変回路の一部分の等価回路を示す。図中、ｒds
2 はＦＥＴＱ２のドレイン・ソース間抵抗を、Ｉ3 、Ｉ
4はＦＥＴＱ３およびＦＥＴＱ４が相当する電流源を示
し、Ｖgs、ｇm 、ｒd はＦＥＴＱ１のゲート・ソース間
電圧、相互コンダクタンス、ドレイン内部抵抗を示す。
この等価回路における電圧利得ＧF は次のようになる。
Next, the FE constituting the variable gain circuit 22
The operation of TQ1, FET Q2, FET Q3 and FET Q4 will be described with reference to FIGS. FIG. 5 shows the FET Q1 constituting the source follower amplifier and the FE
3 shows an equivalent circuit of a part of a variable gain circuit constituted by TQ2, FET Q3 and FET Q4. In the figure, rds
2 indicates the resistance between the drain and source of the FET Q2, I3 and I
Reference numeral 4 denotes a current source corresponding to the FET Q3 and the FET Q4, and Vgs, gm, and rd indicate a gate-source voltage, a mutual conductance, and a drain internal resistance of the FET Q1.
The voltage gain GF in this equivalent circuit is as follows.

【００２５】 ＧF ＝ｖ2 ／ｖ1 ＝ｇm ／〔（１／Ｒs ）＋ｇm 〕 ここで、Ｒs は、抵抗ｒds2 、電流源Ｉ3 、Ｉ4 が並列
接続された回路の抵抗値を表す。GF = v2 / v1 = gm / [(1 / Rs) + gm] Here, Rs represents a resistance value of a circuit in which the resistor rds2 and the current sources I3 and I4 are connected in parallel.

【００２６】この等価回路において端子ＣＯＮＴ１、Ｃ
ＯＮＴ２の電圧を変えて、ＦＥＴＱ２およびＦＥＴＱ４
のゲート・ソース間電圧を変えた場合に、電圧利得ＧF
は図６のように変化する。すなわち、ＦＥＴＱ２および
ＦＥＴＱ４のゲート・ソース間電圧Ｖgsが増加すると、
ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ３およびＦＥＴＱ４
で構成される回路の電圧利得ＧF は減少する。In this equivalent circuit, terminals CONT1, CNT
By changing the voltage of ONT2, FET Q2 and FET Q4
When the gate-source voltage is changed, the voltage gain GF
Changes as shown in FIG. That is, when the gate-source voltage Vgs of the FET Q2 and the FET Q4 increases,
FET Q1, FET Q2, FET Q3 and FET Q4
The voltage gain GF of the circuit composed of

【００２７】したがって、大きすぎる光信号が入力した
ときには、ＡＧＣ端子に高レベルのＡＧＣ信号を供給し
てＦＥＴＱ８をオンし、ＦＥＴＱ２、ＦＥＴＱ４の各ゲ
ート・ソース間電圧Ｖgsを増加させる。これにより、利
得可変回路２２の利得が低下し、出力電圧Ｖoutの飽和
が回避できる。Therefore, when an optical signal that is too large is input, a high-level AGC signal is supplied to the AGC terminal to turn on the FET Q8 and increase the gate-source voltage Vgs of each of the FETs Q2 and Q4. As a result, the gain of the variable gain circuit 22 is reduced, and the saturation of the output voltage Vout can be avoided.

【００２８】一方、この高レベルのＡＧＣ信号の供給
で、ＦＥＴＱ７、ＦＥＴＱ６もオンする。ＦＥＴＱ６の
オンにより、ＦＥＴＱ６、ＦＥＴＱ２およびＦＥＴＱ４
には同一量の増加電流が流れるが、ＦＥＴＱ５、ＦＥＴ
Ｑ１およびＦＥＴＱ３を流れるドレイン電流はその増加
電流の影響を受けず、しかもＦＥＴＱ３が既に説明した
ように定電流源として働くため、ＦＥＴＱ３のドレイン
電流は一定であるから、ＦＥＴＱ５、ＦＥＴＱ１および
ＦＥＴＱ３のドレイン電流量は、ＦＥＴＱ６、ＦＥＴＱ
２およびＦＥＴＱ４に流れるドレイン電流量に関係なく
一定である。すなわち、ＦＥＴＱ５のドレイン電流量は
一定となる。On the other hand, the supply of the high level AGC signal turns on the FETs Q7 and Q6. When the FET Q6 is turned on, the FET Q6, the FET Q2 and the FET Q4
, The same amount of increasing current flows, but FET Q5, FET
The drain current flowing through Q1 and FET Q3 is not affected by the increased current, and since FET Q3 functions as a constant current source as described above, the drain current of FET Q3 is constant. The quantity is FETQ6, FETQ
2 and constant regardless of the amount of drain current flowing through the FET Q4. That is, the drain current amount of the FET Q5 is constant.

【００２９】こうしたＦＥＴＱ５のドレイン電流量の一
定状態において、ＦＥＴＱ７のオンにより抵抗Ｒ１で電
圧降下があり、ＦＥＴＱ５のゲート・ソース間電圧が低
下する。この低下に従って、前述のＦＥＴの性質によ
り、ＦＥＴＱ５のドレイン・ソース間電圧は増加する。
したがって、ＦＥＴＱ１のドレイン端子の電位が低下
し、ＦＥＴＱ５のソース端子の電位も低下する。そのた
め、出力端子２２ｃの電位は低下する。これにより、出
力電圧の出力動作点は低下し、上述の利得の低下によっ
て、従来ならば上昇したはずの出力動作点の上昇を回避
することができることになる。When the drain current of the FET Q5 is constant, a voltage drop occurs in the resistor R1 due to the turning on of the FET Q7, and the gate-source voltage of the FET Q5 decreases. With this decrease, the drain-source voltage of the FET Q5 increases due to the nature of the FET described above.
Therefore, the potential of the drain terminal of the FET Q1 decreases, and the potential of the source terminal of the FET Q5 also decreases. Therefore, the potential of the output terminal 22c decreases. As a result, the output operating point of the output voltage is reduced, and the increase in the output operating point, which would have been increased in the past, can be avoided by the decrease in the gain.

【００３０】[0030]

【発明の効果】以上説明したように本発明では、利得可
変回路に定電流回路およびＡＧＣ信号に応じて両端電圧
を変化させる補償回路を新たに付加することにより、利
得可変回路の利得を変化させても出力動作点が変化しな
いようになり、したがって、デューティの変動を防止す
ることができ、また、２値信号が光電変換回路から出力
されないというような事態を回避できる。As described above, according to the present invention, the gain of the variable gain circuit is changed by adding a constant current circuit and a compensating circuit for changing the voltage between both ends according to the AGC signal to the variable gain circuit. However, the output operating point does not change, so that a change in duty can be prevented, and a situation in which a binary signal is not output from the photoelectric conversion circuit can be avoided.

【００３１】さらに、電源電圧、周囲温度、マーク率の
変動に対しても常に一定な出力動作点を確保することが
可能となる。Furthermore, it is possible to always maintain a constant output operation point even when the power supply voltage, the ambient temperature, and the mark ratio change.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の原理説明図である。FIG. 1 is a diagram illustrating a first principle of the present invention.

【図２】本発明の第２の原理説明図である。FIG. 2 is a diagram illustrating a second principle of the present invention.

【図３】出力動作点自動補償回路を含む光電変換回路の
回路図である。FIG. 3 is a circuit diagram of a photoelectric conversion circuit including an output operating point automatic compensation circuit.

【図４】ＦＥＴの動作特性を示すグラフである。FIG. 4 is a graph showing operating characteristics of the FET.

【図５】ＦＥＴＱ１〜Ｑ４によって構成される回路の等
価回路を示す。FIG. 5 shows an equivalent circuit of a circuit constituted by FETs Q1 to Q4.

【図６】ＦＥＴＱ２およびＦＥＴＱ４のゲート・ソース
間電圧に対する電圧利得ＧF の変化を示すグラフであ
る。FIG. 6 is a graph showing a change in a voltage gain GF with respect to a gate-source voltage of the FET Q2 and the FET Q4.

【図７】従来の光電変換回路を示す回路図である。FIG. 7 is a circuit diagram showing a conventional photoelectric conversion circuit.

【図８】入力電流Ｉo に対する出力電圧Ｖout の特性を
示す特性図である。FIG. 8 is a characteristic diagram showing characteristics of an output voltage Vout with respect to an input current Io.

【図９】利得の大きさに応じた出力電圧Ｖout とリファ
レンス電圧Ｖref との関係、および後段アンプの出力を
示す図である。FIG. 9 is a diagram illustrating a relationship between an output voltage Vout and a reference voltage Vref according to a magnitude of a gain, and an output of a post-stage amplifier.

【符号の説明】[Explanation of symbols]

１ 利得可変回路 ２ 第１の電源端子 ３ 定電流回路 ４ 第２の電源端子 ５ 補償回路 ６ 増減反転回路 Ｑ１ 第１のＦＥＴ Ｑ２ 第２のＦＥＴ Ｑ３ 第３のＦＥＴ Ｑ４ 第４のＦＥＴ Ｑ５ 第５のＦＥＴ Ｑ６ 第６のＦＥＴ REFERENCE SIGNS LIST 1 gain variable circuit 2 first power supply terminal 3 constant current circuit 4 second power supply terminal 5 compensation circuit 6 increase / decrease inversion circuit Q1 first FET Q2 second FET Q3 third FET Q4 fourth FET Q5 fifth FET Q6 Sixth FET

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 帰還されたＡＧＣ信号に基づき利得を変
化させる利得可変回路の出力動作点自動補償回路におい
て、ゲート端子に入力信号が供給され、ソース端子から出力
信号が出力される第１のＦＥＴ（Ｑ１）と、 前記第１のＦＥＴ（Ｑ１）のドレイン端子およびソース
端子に、ドレイン端子およびソース端子がそれぞれ接続
され、かつゲート端子に前記ＡＧＣ信号が供給される第
２のＦＥＴ（Ｑ２）と、 前記第１のＦＥＴ（Ｑ１）のソース端子にドレイン端子
が接続され、ゲート端子がソース端子に接続された第３
のＦＥＴ（Ｑ３）と、 前記第３のＦＥＴ（Ｑ３）のドレイン端子およびソース
端子に、ドレイン端子およびソース端子がそれぞれ接続
され、かつゲート端子に前記ＡＧＣ信号が供給される第
４のＦＥＴ（Ｑ４）と、 前記第１のＦＥＴ（Ｑ１）のドレイン端子にソース端子
が接続され、ゲート端子に前記ＡＧＣ信号が増減反転回
路（６）を介して供給される第５のＦＥＴ（Ｑ５）と、 前記第５のＦＥＴ（Ｑ５）のドレイン端子およびソース
端子に、ドレイン端子およびソース端子がそれぞれ接続
され、かつゲート端子に前記ＡＧＣ信号が供給される第
６のＦＥＴ（Ｑ６）を有し、 ＦＥＴのＶgs−ＶDS特性を利用することで主信号ドライ
ブ用ＦＥＴ（Ｑ１）に流れる定電流を生成しているＦＥ
Ｔ（Ｑ３）を変動させることなく出力動作点を補償する
ことを特徴とする出力動作点自動補償回路。An input signal is supplied to a gate terminal and an output signal is supplied from a source terminal in an output operating point automatic compensation circuit of a gain variable circuit for changing a gain based on a feedback AGC signal.
A first FET (Q1) from which a signal is output, and a drain terminal and a source of the first FET (Q1)
Drain terminal and source terminal connected to terminal
And the AGC signal is supplied to the gate terminal.
2 FET (Q2) and a drain terminal connected to the source terminal of the first FET (Q1).
Are connected, and the third terminal whose gate terminal is connected to the source terminal
And a drain terminal and a source of the third FET (Q3).
Drain terminal and source terminal connected to terminal
And the AGC signal is supplied to the gate terminal.
4 FET (Q4) and a source terminal connected to the drain terminal of the first FET (Q1).
Is connected to the gate terminal, and the AGC signal is increased / decreased and inverted.
A fifth FET (Q5) supplied through a path (6), and a drain terminal and a source of the fifth FET (Q5).
Drain terminal and source terminal connected to terminal
And the AGC signal is supplied to the gate terminal.
6 FETs (Q6), and the main signal drive is achieved by utilizing the Vgs-VDS characteristics of the FETs.
FE generating a constant current flowing through the FET (Q1)
An automatic output operating point compensation circuit for compensating an output operating point without changing T (Q3) .