JP3319042B2 - プラズマアドレス表示装置 - Google Patents
プラズマアドレス表示装置Info
- Publication number
- JP3319042B2 JP3319042B2 JP14575093A JP14575093A JP3319042B2 JP 3319042 B2 JP3319042 B2 JP 3319042B2 JP 14575093 A JP14575093 A JP 14575093A JP 14575093 A JP14575093 A JP 14575093A JP 3319042 B2 JP3319042 B2 JP 3319042B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- electrode
- plasma
- applies
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13334—Plasma addressed liquid crystal cells [PALC]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶セル等の表示セルと
プラズマセルとを重ねたフラットパネルからなるプラズ
マアドレス表示装置に関する。より詳しくは、選択的な
プラズマ放電により表示セルのアドレッシングを行なう
プラズマセルの構造に関する。
プラズマセルとを重ねたフラットパネルからなるプラズ
マアドレス表示装置に関する。より詳しくは、選択的な
プラズマ放電により表示セルのアドレッシングを行なう
プラズマセルの構造に関する。
【０００２】
【従来の技術】プラズマアドレス表示装置は、例えば特
開平１−２１７３９６号公報に開示されている。図８に
示す様に、プラズマアドレス表示装置は表示セル１０１
とプラズマセル１０２とを共通の中間基板１０３を介し
て積層したフラットパネル構造を有する。プラズマセル
１０２は下側基板１０４を用いて構成されている。この
下側基板１０４の表面には互いに平行な複数の長溝１０
５が形成されている。各長溝１０５は中間基板１０３に
よって密閉されており個々に分離した走査チャネル１０
６を形成している。互いに隣接する走査チャネル１０６
は隔壁１０７によって互いに隔てられている。各走査チ
ャネル１０６の内部にはイオン化可能なガスが封入され
ている。さらに、各長溝１０５の底面には一対の電極１
０８，１０９が溝の長手方向に延設されている。この一
対の電極は金属材料からなり走査チャネル１０６内のガ
スをイオン化してプラズマ放電を発生する為のアノード
及びカソードとして機能する。
開平１−２１７３９６号公報に開示されている。図８に
示す様に、プラズマアドレス表示装置は表示セル１０１
とプラズマセル１０２とを共通の中間基板１０３を介し
て積層したフラットパネル構造を有する。プラズマセル
１０２は下側基板１０４を用いて構成されている。この
下側基板１０４の表面には互いに平行な複数の長溝１０
５が形成されている。各長溝１０５は中間基板１０３に
よって密閉されており個々に分離した走査チャネル１０
６を形成している。互いに隣接する走査チャネル１０６
は隔壁１０７によって互いに隔てられている。各走査チ
ャネル１０６の内部にはイオン化可能なガスが封入され
ている。さらに、各長溝１０５の底面には一対の電極１
０８，１０９が溝の長手方向に延設されている。この一
対の電極は金属材料からなり走査チャネル１０６内のガ
スをイオン化してプラズマ放電を発生する為のアノード
及びカソードとして機能する。
【０００３】一方表示セル１０１は上側基板１１０を用
いて構成されている。上側基板１１０と中間基板１０３
との間には液晶層１１１が充填されている。この上側基
板１１０の内表面には透明導電膜からなる互いに平行な
複数の信号電極１１２が形成されている。この信号電極
１１２は走査チャネル１０６と直交しており、両者の交
差部分がマトリクス状に配列された個々の画素を規定す
る。
いて構成されている。上側基板１１０と中間基板１０３
との間には液晶層１１１が充填されている。この上側基
板１１０の内表面には透明導電膜からなる互いに平行な
複数の信号電極１１２が形成されている。この信号電極
１１２は走査チャネル１０６と直交しており、両者の交
差部分がマトリクス状に配列された個々の画素を規定す
る。
【０００４】上述したプラズマアドレス表示装置を駆動
するには、走査チャネル１０６毎に線順次でプラズマ放
電を発生させる。この為、アノードに対してカソードの
電位を放電開始電圧より絶対値で大きくなる様に制御す
る。所謂ＤＣ駆動を行ない走査チャネル内にプラズマ放
電を引き起すと、内部はアノード電位に保持される。一
方、信号電極にはアノード電位を基準として所定の駆動
信号が印加され、液晶層１１１と中間基板１０３の容量
比に応じて実効駆動電圧が液晶層１１１に書き込まれ
る。プラズマ放電が終了すると走査チャネルは浮遊電位
となり、液晶層に書き込まれた実効駆動電圧は次の選択
走査までそのまま保持される。
するには、走査チャネル１０６毎に線順次でプラズマ放
電を発生させる。この為、アノードに対してカソードの
電位を放電開始電圧より絶対値で大きくなる様に制御す
る。所謂ＤＣ駆動を行ない走査チャネル内にプラズマ放
電を引き起すと、内部はアノード電位に保持される。一
方、信号電極にはアノード電位を基準として所定の駆動
信号が印加され、液晶層１１１と中間基板１０３の容量
比に応じて実効駆動電圧が液晶層１１１に書き込まれ
る。プラズマ放電が終了すると走査チャネルは浮遊電位
となり、液晶層に書き込まれた実効駆動電圧は次の選択
走査までそのまま保持される。
【０００５】上述した従来例はＤＣ駆動によりプラズマ
放電を発生させる方式であるが、ＡＣ駆動方式も知られ
ており例えば特開平５−７２５１９号公報に開示されて
いる。このＡＣ駆動方式ではアノード及びカソードはと
もに誘電膜により被覆されている。各フレーム間でアノ
ード及びカソードの極性反転を行ない誘電膜に蓄積され
た電荷の授受を介してプラズマ放電を発生させるもので
ある。
放電を発生させる方式であるが、ＡＣ駆動方式も知られ
ており例えば特開平５−７２５１９号公報に開示されて
いる。このＡＣ駆動方式ではアノード及びカソードはと
もに誘電膜により被覆されている。各フレーム間でアノ
ード及びカソードの極性反転を行ない誘電膜に蓄積され
た電荷の授受を介してプラズマ放電を発生させるもので
ある。
【０００６】
【発明が解決しようとする課題】前述したＤＣ駆動方式
ではアノード及びカソードともに表面が露出した金属導
体からなる。従って、プラズマ放電が生じた場合走査チ
ャネル内は略一様にアノード電位となり、液晶画素に対
して正確な駆動信号（データ電圧）の書き込みが行なえ
る。しかしながら、このＤＣ駆動方式ではアノード／カ
ソード間の正常放電の代わりに、カソード／中間基板下
面間等で異常放電が発生するという課題がある。即ち、
信号電極に印加されるデータ電圧の振幅及び極性とカソ
ード電位との関係によってはアノード／カソード間の電
位差よりも大きな電位差が発生し、異常放電の危険性が
ある。
ではアノード及びカソードともに表面が露出した金属導
体からなる。従って、プラズマ放電が生じた場合走査チ
ャネル内は略一様にアノード電位となり、液晶画素に対
して正確な駆動信号（データ電圧）の書き込みが行なえ
る。しかしながら、このＤＣ駆動方式ではアノード／カ
ソード間の正常放電の代わりに、カソード／中間基板下
面間等で異常放電が発生するという課題がある。即ち、
信号電極に印加されるデータ電圧の振幅及び極性とカソ
ード電位との関係によってはアノード／カソード間の電
位差よりも大きな電位差が発生し、異常放電の危険性が
ある。
【０００７】一方従来のＡＣ駆動方式では誘電膜に蓄積
された電荷の授受によりアノード／カソード間で極性反
転を行なってプラズマ放電を引き起す為、ＤＣ駆動方式
に比べ動作電圧を低減する事ができる。又、放電電流が
誘電膜の静電容量によって制限される為異常放電が起り
にくい等の優位性を持つ。しかしながら、従来のＡＣ駆
動方式ではアノードが誘電膜により被覆されている為走
査チャネル内の放電電位が一定しないという課題があ
る。即ち、プラズマ放電が発生すると電荷の授受が行な
われアノード誘電膜とカソード誘電膜の間の電位差が放
電維持電圧になるまで低下すると放電が停止する。この
放電維持電圧はガス圧その他の条件で変動し易く制御が
困難である。この様に、放電電位が一定しないと個々の
液晶画素に対して正確なデータ電圧を書き込む事ができ
ない。
された電荷の授受によりアノード／カソード間で極性反
転を行なってプラズマ放電を引き起す為、ＤＣ駆動方式
に比べ動作電圧を低減する事ができる。又、放電電流が
誘電膜の静電容量によって制限される為異常放電が起り
にくい等の優位性を持つ。しかしながら、従来のＡＣ駆
動方式ではアノードが誘電膜により被覆されている為走
査チャネル内の放電電位が一定しないという課題があ
る。即ち、プラズマ放電が発生すると電荷の授受が行な
われアノード誘電膜とカソード誘電膜の間の電位差が放
電維持電圧になるまで低下すると放電が停止する。この
放電維持電圧はガス圧その他の条件で変動し易く制御が
困難である。この様に、放電電位が一定しないと個々の
液晶画素に対して正確なデータ電圧を書き込む事ができ
ない。
【０００８】
【課題を解決するための手段】上述した従来のＤＣ型駆
動方式及びＡＣ型駆動方式の課題に鑑み、本発明は走査
チャネル内における異常放電の抑制と放電電位の安定化
を両立させる事を目的とする。かかる目的を達成する為
に以下の手段を講じた。即ち本発明にかかるプラズマア
ドレス表示装置は基本的に、表示セルとプラズマセルと
を互いに積層したフラットパネル構造を有する。表示セ
ルは列状の信号電極を含む一方、プラズマセルは行状の
走査チャネルを含む。該フラットパネル構造には駆動回
路が接続されており、所定の基準電位を中心とする駆動
信号（データ電圧）を信号電極に印加する。又走査回路
も接続されており走査チャネルを線順次で選択放電す
る。かかる構成において、個々の走査チャネルは誘電膜
で被われた被覆電極と露出電極の対から構成されてい
る。前記走査回路は各走査チャネルの選択放電時、最初
に被覆電極にアノード電位を印加するとともに露出電極
にカソード電位を印加し、続いて被覆電極にカソード電
位を印加するとともに露出電極に該基準電位と等しいア
ノード電位を印加する切換手段を含んでいる。本発明の
一態様によれば、前記切換手段は露出電極を該基準電位
（零電位）に固定する一方、被覆電極に対して最初に正
極性のアノード電位を印加し続いて負極性のカソード電
位を印加する双極切換手段である。他の態様によれば、
前記切換手段は最初に被覆電極に基準電位（零電位）と
等しいアノード電位を印加するとともに露出電極に負極
性のカソード電位を印加し、続いて極性を入れ換え被覆
電極に負極性のカソード電位を印加するとともに露出電
極に基準電位（零電位）と等しいアノード電位を印加す
る単極切換手段である。なお前記被覆電極を被う誘電膜
は例えばマグネシウム酸化物を用いる事ができる。
動方式及びＡＣ型駆動方式の課題に鑑み、本発明は走査
チャネル内における異常放電の抑制と放電電位の安定化
を両立させる事を目的とする。かかる目的を達成する為
に以下の手段を講じた。即ち本発明にかかるプラズマア
ドレス表示装置は基本的に、表示セルとプラズマセルと
を互いに積層したフラットパネル構造を有する。表示セ
ルは列状の信号電極を含む一方、プラズマセルは行状の
走査チャネルを含む。該フラットパネル構造には駆動回
路が接続されており、所定の基準電位を中心とする駆動
信号（データ電圧）を信号電極に印加する。又走査回路
も接続されており走査チャネルを線順次で選択放電す
る。かかる構成において、個々の走査チャネルは誘電膜
で被われた被覆電極と露出電極の対から構成されてい
る。前記走査回路は各走査チャネルの選択放電時、最初
に被覆電極にアノード電位を印加するとともに露出電極
にカソード電位を印加し、続いて被覆電極にカソード電
位を印加するとともに露出電極に該基準電位と等しいア
ノード電位を印加する切換手段を含んでいる。本発明の
一態様によれば、前記切換手段は露出電極を該基準電位
（零電位）に固定する一方、被覆電極に対して最初に正
極性のアノード電位を印加し続いて負極性のカソード電
位を印加する双極切換手段である。他の態様によれば、
前記切換手段は最初に被覆電極に基準電位（零電位）と
等しいアノード電位を印加するとともに露出電極に負極
性のカソード電位を印加し、続いて極性を入れ換え被覆
電極に負極性のカソード電位を印加するとともに露出電
極に基準電位（零電位）と等しいアノード電位を印加す
る単極切換手段である。なお前記被覆電極を被う誘電膜
は例えばマグネシウム酸化物を用いる事ができる。
【０００９】
【作用】本発明では各走査チャネルに被覆電極と露出電
極を対として設けている。この対に対して極性を切り換
え所定の高電圧を印加し２回のプラズマ放電を連続的に
発生させている。一方の電極に誘電膜を介在させＡＣ駆
動を行なう事により異常放電を有効に防止する事ができ
る。最初のプラズマ放電では被覆電極をアノード電位と
している。この為走査チャネル内の放電電位は誘電膜の
介在により必ずしも一定にはならないが、この時点で一
時的に書き込まれたデータ電圧は次のプラズマ放電によ
り直ちに書き換えられる為画像品位上特に問題はない。
この２回目のプラズマ放電は露出電極をアノード電位と
して行なわれる為、走査チャネル内の放電電位は一定に
制御できる。即ちアノード電位と等しくなり、これを基
準としてデータ電圧を書き込む事により所望の画像表示
が行なえる。
極を対として設けている。この対に対して極性を切り換
え所定の高電圧を印加し２回のプラズマ放電を連続的に
発生させている。一方の電極に誘電膜を介在させＡＣ駆
動を行なう事により異常放電を有効に防止する事ができ
る。最初のプラズマ放電では被覆電極をアノード電位と
している。この為走査チャネル内の放電電位は誘電膜の
介在により必ずしも一定にはならないが、この時点で一
時的に書き込まれたデータ電圧は次のプラズマ放電によ
り直ちに書き換えられる為画像品位上特に問題はない。
この２回目のプラズマ放電は露出電極をアノード電位と
して行なわれる為、走査チャネル内の放電電位は一定に
制御できる。即ちアノード電位と等しくなり、これを基
準としてデータ電圧を書き込む事により所望の画像表示
が行なえる。
【００１０】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるプラズマアドレ
ス表示装置の基本的な構成を示しており、（Ａ）は断面
図であり、（Ｂ）は平面図である。図示する様に、本プ
ラズマアドレス表示装置は表示セル１とプラズマセル２
とを中間基板３を介して互いに積層したフラットパネル
構造を有する。この中間基板３は例えば５０μｍ程度の
極薄ガラス板材料から構成されている。表示セル１は厚
肉のガラス板材料等からなる上側基板４を用いて構成さ
れている。この上側基板４はシール材５により所定の間
隙を介して中間基板３の上面に接着固定されている。こ
の間隙寸法は５μｍ程度であり液晶層６が封入充填され
ている。上側基板４の内表面には列状の信号電極７が形
成されている。この信号電極７はＩＴＯ等の透明導電膜
からなりストライプ状にパタニングされている。なお図
示を容易にする為、信号電極７の列は垂直方向ではなく
水平方向に沿って表わされている。
詳細に説明する。図１は本発明にかかるプラズマアドレ
ス表示装置の基本的な構成を示しており、（Ａ）は断面
図であり、（Ｂ）は平面図である。図示する様に、本プ
ラズマアドレス表示装置は表示セル１とプラズマセル２
とを中間基板３を介して互いに積層したフラットパネル
構造を有する。この中間基板３は例えば５０μｍ程度の
極薄ガラス板材料から構成されている。表示セル１は厚
肉のガラス板材料等からなる上側基板４を用いて構成さ
れている。この上側基板４はシール材５により所定の間
隙を介して中間基板３の上面に接着固定されている。こ
の間隙寸法は５μｍ程度であり液晶層６が封入充填され
ている。上側基板４の内表面には列状の信号電極７が形
成されている。この信号電極７はＩＴＯ等の透明導電膜
からなりストライプ状にパタニングされている。なお図
示を容易にする為、信号電極７の列は垂直方向ではなく
水平方向に沿って表わされている。
【００１１】一方プラズマセル２は厚肉のガラス板材料
等からなる下側基板８を用いて構成されている。この下
側基板８はシール材９により所定の空間１０を介して中
間基板３の下面に接合固定されている。この接合固定に
はフリットシール等を用いる事ができる。下側基板８の
表面には所定のピッチで行方向に延設された隔壁１１が
形成されており、前述した空間１０を区画して行状の走
査チャネル１２を構成する。なおこの空間１０にはイオ
ン化可能なガスが封入されている。ガス種としては、例
えばヘリウム、アルゴン、ネオンあるいはこれらの混合
気体を用いる事ができる。隔壁１１は例えば２００μｍ
程度の高さを有し中間基板３と下側基板８の間に介在し
て支柱となる。この隔壁１１は例えばスクリーン印刷等
によりパタニング形成できる。なお、空間１０の高さ寸
法が走査チャネル１２の配列ピッチに比べて十分小さい
場合にはプラズマ放電が局在化するので、この隔壁１１
を省略する事も可能である。個々の走査チャネル１２内
部には一対の露出電極１３と被覆電極１４が設けられて
いる。露出電極１３はＮｉ，Ｃｒ，Ａｌ等の金属材料か
らなり電極表面は露出している。一方被覆電極１４は同
じく金属材料からなるがその表面は誘電膜１５により完
全に被覆されている。この誘電膜１５はＭｇＯ等の酸化
物を用いる事ができる。この誘電膜１５は例えば２０μ
ｍ程度の厚みを有する。ＭｇＯは耐プラズマ性に優れて
おり異常放電やアーク放電を有効に抑制する事が可能で
ある。
等からなる下側基板８を用いて構成されている。この下
側基板８はシール材９により所定の空間１０を介して中
間基板３の下面に接合固定されている。この接合固定に
はフリットシール等を用いる事ができる。下側基板８の
表面には所定のピッチで行方向に延設された隔壁１１が
形成されており、前述した空間１０を区画して行状の走
査チャネル１２を構成する。なおこの空間１０にはイオ
ン化可能なガスが封入されている。ガス種としては、例
えばヘリウム、アルゴン、ネオンあるいはこれらの混合
気体を用いる事ができる。隔壁１１は例えば２００μｍ
程度の高さを有し中間基板３と下側基板８の間に介在し
て支柱となる。この隔壁１１は例えばスクリーン印刷等
によりパタニング形成できる。なお、空間１０の高さ寸
法が走査チャネル１２の配列ピッチに比べて十分小さい
場合にはプラズマ放電が局在化するので、この隔壁１１
を省略する事も可能である。個々の走査チャネル１２内
部には一対の露出電極１３と被覆電極１４が設けられて
いる。露出電極１３はＮｉ，Ｃｒ，Ａｌ等の金属材料か
らなり電極表面は露出している。一方被覆電極１４は同
じく金属材料からなるがその表面は誘電膜１５により完
全に被覆されている。この誘電膜１５はＭｇＯ等の酸化
物を用いる事ができる。この誘電膜１５は例えば２０μ
ｍ程度の厚みを有する。ＭｇＯは耐プラズマ性に優れて
おり異常放電やアーク放電を有効に抑制する事が可能で
ある。
【００１２】表示セル１には駆動回路１６が接続されて
おり、所定の基準電位を中心とする駆動信号（データ電
圧）を信号電極７に印加する。プラズマセル２には走査
回路１７が接続されており、走査チャネル１２を線順次
で選択放電する。列状の信号電極７と行状の走査チャネ
ル１２の交差部分にマトリクス状の画素が規定される。
走査回路１７による線順次選択放電に同期して駆動回路
１６からデータ電圧を供給する事により、画素のアクテ
ィブマトリクス駆動を行なう事ができる。本発明の特徴
事項として、走査回路１７は切換手段を含んでおり、各
走査チャネル１２の選択放電時最初に被覆電極１４にア
ノード電位を印加するとともに露出電極１３にカソード
電位を印加する。続いて極性を反転させ被覆電極１４に
カソード電位を印加するとともに露出電極１３に該基準
電位と等しいアノード電位を印加する。
おり、所定の基準電位を中心とする駆動信号（データ電
圧）を信号電極７に印加する。プラズマセル２には走査
回路１７が接続されており、走査チャネル１２を線順次
で選択放電する。列状の信号電極７と行状の走査チャネ
ル１２の交差部分にマトリクス状の画素が規定される。
走査回路１７による線順次選択放電に同期して駆動回路
１６からデータ電圧を供給する事により、画素のアクテ
ィブマトリクス駆動を行なう事ができる。本発明の特徴
事項として、走査回路１７は切換手段を含んでおり、各
走査チャネル１２の選択放電時最初に被覆電極１４にア
ノード電位を印加するとともに露出電極１３にカソード
電位を印加する。続いて極性を反転させ被覆電極１４に
カソード電位を印加するとともに露出電極１３に該基準
電位と等しいアノード電位を印加する。
【００１３】図２は、図１に示したプラズマアドレス表
示装置の１画素に対応する等価回路図である。この等価
回路は液晶容量ＣＬＣと付加容量ＣＤＳとプラズマスイ
ッチＰＳＷの直列接続からなる。この直列接続に対して
駆動回路１６からデータ電圧Ｖｓｉｇが印加される。液
晶容量ＣＬＣは液晶層６（図１）の１画素分を等価的に
表わしたものであり、付加容量ＣＤＳは中間基板３（図
１）を等価的に表わしたものであり、プラズマスイッチ
ＰＳＷは走査チャネル１２（図１）を等価的に表わした
ものである。プラズマ放電が発生するとプラズマスイッ
チＰＳＷが短絡しデータ電圧Ｖｓｉｇが液晶容量ＣＬＣ
と付加容量ＣＤＳに分割供給される。その後プラズマ放
電が停止するとプラズマスイッチＰＳＷは開いた状態に
なり、液晶容量ＣＬＣ及び中間基板ＣＤＳに蓄積された
電荷が保持される。この動作を通して液晶層６の光学的
な性質が変化し所望の画像が表示される。従って、表示
装置としての動作は、プラズマ放電が生じている期間に
おけるデータ電圧の「書き込み」、プラズマ放電が停止
した時点におけるデータ電圧の「固定」及び次のプラズ
マ放電までの期間におけるデータ電圧の「保持」からな
る。保持動作の期間においてはプラズマスイッチＰＳＷ
が開いた状態であるから、信号電極に印加されるデータ
電圧が変動しても固定動作で決定されたデータ電圧はそ
のまま維持される。
示装置の１画素に対応する等価回路図である。この等価
回路は液晶容量ＣＬＣと付加容量ＣＤＳとプラズマスイ
ッチＰＳＷの直列接続からなる。この直列接続に対して
駆動回路１６からデータ電圧Ｖｓｉｇが印加される。液
晶容量ＣＬＣは液晶層６（図１）の１画素分を等価的に
表わしたものであり、付加容量ＣＤＳは中間基板３（図
１）を等価的に表わしたものであり、プラズマスイッチ
ＰＳＷは走査チャネル１２（図１）を等価的に表わした
ものである。プラズマ放電が発生するとプラズマスイッ
チＰＳＷが短絡しデータ電圧Ｖｓｉｇが液晶容量ＣＬＣ
と付加容量ＣＤＳに分割供給される。その後プラズマ放
電が停止するとプラズマスイッチＰＳＷは開いた状態に
なり、液晶容量ＣＬＣ及び中間基板ＣＤＳに蓄積された
電荷が保持される。この動作を通して液晶層６の光学的
な性質が変化し所望の画像が表示される。従って、表示
装置としての動作は、プラズマ放電が生じている期間に
おけるデータ電圧の「書き込み」、プラズマ放電が停止
した時点におけるデータ電圧の「固定」及び次のプラズ
マ放電までの期間におけるデータ電圧の「保持」からな
る。保持動作の期間においてはプラズマスイッチＰＳＷ
が開いた状態であるから、信号電極に印加されるデータ
電圧が変動しても固定動作で決定されたデータ電圧はそ
のまま維持される。
【００１４】本発明の特徴事項としてプラズマ放電に関
しＡＣ駆動方式を導入している為書き込み動作が２度行
なわれる。即ち、プラズマスイッチＰＳＷは２回開閉動
作を行なう事になる。１度目の書き込み動作では被覆電
極側がアノード電位となる為放電電位が一定せず誤差を
含んだデータ電圧がサンプリングされる。２度目のプラ
ズマ放電では露出電極側がアノード電位となる為正規の
データ電圧が書き込まれる。正規のデータ電圧の書き込
みに先行して誤差を含むデータ電圧が書き込まれる事に
なるが、これは数μｓ後直ちに正規のデータ電圧で書き
換えられる。その後保持動作の期間中（例えば３２ms）
正規のデータ電圧がそのまま保持される為、画像表示の
データ誤差はたかだか０．０３％程度であり実用的には
何ら問題ではない。
しＡＣ駆動方式を導入している為書き込み動作が２度行
なわれる。即ち、プラズマスイッチＰＳＷは２回開閉動
作を行なう事になる。１度目の書き込み動作では被覆電
極側がアノード電位となる為放電電位が一定せず誤差を
含んだデータ電圧がサンプリングされる。２度目のプラ
ズマ放電では露出電極側がアノード電位となる為正規の
データ電圧が書き込まれる。正規のデータ電圧の書き込
みに先行して誤差を含むデータ電圧が書き込まれる事に
なるが、これは数μｓ後直ちに正規のデータ電圧で書き
換えられる。その後保持動作の期間中（例えば３２ms）
正規のデータ電圧がそのまま保持される為、画像表示の
データ誤差はたかだか０．０３％程度であり実用的には
何ら問題ではない。
【００１５】次に図１に示したプラズマアドレス表示装
置の動作を詳細に説明する。その前に理解を容易にする
為、図３を参照して走査チャネルの電圧／電流特性を簡
単に説明する。プラズマ放電は一対の電極間に所定の放
電開始電圧Ｖｆを超える電圧が印加された時に発生し、
所定の放電維持電圧Ｖｓよりも低い電圧になるとプラズ
マ放電は停止する。
置の動作を詳細に説明する。その前に理解を容易にする
為、図３を参照して走査チャネルの電圧／電流特性を簡
単に説明する。プラズマ放電は一対の電極間に所定の放
電開始電圧Ｖｆを超える電圧が印加された時に発生し、
所定の放電維持電圧Ｖｓよりも低い電圧になるとプラズ
マ放電は停止する。
【００１６】図４は動作説明を行なうに当たって必要な
電位レベルを定義するものである。下側基板８に形成さ
れた露出電極をＥで表わしその電位をＶｅとする。又被
覆電極をＰで表わしその電位をＶｐとする。さらに被覆
電極Ｐを被っている誘電膜をＸで表わしその電位をＶｘ
とする。
電位レベルを定義するものである。下側基板８に形成さ
れた露出電極をＥで表わしその電位をＶｅとする。又被
覆電極をＰで表わしその電位をＶｐとする。さらに被覆
電極Ｐを被っている誘電膜をＸで表わしその電位をＶｘ
とする。
【００１７】以上を前提として、図５の波形図を参照し
て本発明にかかるプラズマアドレス表示装置の動作を詳
細に説明する。本例では双極切換を行なっている。信号
電極に対してはデータ電圧Ｖｓｉｇが印加される。この
データ電圧Ｖｓｉｇは所定の基準電位（一般には零電
位）を中心として１フレーム毎に極性反転し液晶セルの
交流駆動が行なわれる。なお１ライン毎に極性反転して
も良い。露出電極の電位Ｖｅはデータ電圧の中心電位
（即ち零電位）と一致する様に固定されている。一方被
覆電極には１ラインに相当する選択期間内に２個の選択
パルスが連続して供給される。被覆電極Ｐの電位Ｖｐの
変化から理解される様に、第１の選択パルスは放電開始
電圧Ｖｆよりも絶対値の大きい電圧＋Ｖｄ（例えば＋３
００Ｖ）で幅がＴ１（例えば約５μｓ）を有する。放電
が開始し電流が流れる事によって、被覆電極Ｐ上の誘電
膜Ｘの静電容量が充電されるので、誘電膜Ｘの表面電位
Ｖｘは＋Ｖｄから徐々に低下し、露出電極電位ＶｅとＶ
ｘの電位差が放電維持電圧Ｖｓ（例えば２００Ｖ）より
も小さくなると放電は停止する。この時、誘電膜Ｘの静
電容量には−（Ｖｄ−Ｖｓ）が充電される。又、走査チ
ャネルは高い方の電極電位で満たされる為、中間基板の
下面はＶｓとなる。従って、液晶層と中間基板の積層部
にはＶｓｉｇ−Ｖｓが印加され１回目の書き込みが行な
われる。この書き込みは零電位を基準としてない為誤差
を含んでいるが、前述した様にその誤差量は僅かであ
る。
て本発明にかかるプラズマアドレス表示装置の動作を詳
細に説明する。本例では双極切換を行なっている。信号
電極に対してはデータ電圧Ｖｓｉｇが印加される。この
データ電圧Ｖｓｉｇは所定の基準電位（一般には零電
位）を中心として１フレーム毎に極性反転し液晶セルの
交流駆動が行なわれる。なお１ライン毎に極性反転して
も良い。露出電極の電位Ｖｅはデータ電圧の中心電位
（即ち零電位）と一致する様に固定されている。一方被
覆電極には１ラインに相当する選択期間内に２個の選択
パルスが連続して供給される。被覆電極Ｐの電位Ｖｐの
変化から理解される様に、第１の選択パルスは放電開始
電圧Ｖｆよりも絶対値の大きい電圧＋Ｖｄ（例えば＋３
００Ｖ）で幅がＴ１（例えば約５μｓ）を有する。放電
が開始し電流が流れる事によって、被覆電極Ｐ上の誘電
膜Ｘの静電容量が充電されるので、誘電膜Ｘの表面電位
Ｖｘは＋Ｖｄから徐々に低下し、露出電極電位ＶｅとＶ
ｘの電位差が放電維持電圧Ｖｓ（例えば２００Ｖ）より
も小さくなると放電は停止する。この時、誘電膜Ｘの静
電容量には−（Ｖｄ−Ｖｓ）が充電される。又、走査チ
ャネルは高い方の電極電位で満たされる為、中間基板の
下面はＶｓとなる。従って、液晶層と中間基板の積層部
にはＶｓｉｇ−Ｖｓが印加され１回目の書き込みが行な
われる。この書き込みは零電位を基準としてない為誤差
を含んでいるが、前述した様にその誤差量は僅かであ
る。
【００１８】次に極性反転された２番目の選択パルスが
被覆電極Ｐに印加される。このパルスは高さが−Ｖｄ
（例えば−３００Ｖ）で幅Ｔ２（例えば約５μｓ）を有
する。被覆電極Ｐ上の誘電膜Ｘの表面電位Ｖｘは、−Ｖ
ｄに加えて直前に充電された−（Ｖｄ−Ｖｓ）が上積み
される為、−２Ｖｄ＋Ｖｓ（例えば−４００Ｖ）となり
容易にプラズマ放電が行なわれる。この様な第２回目の
書き込みにおいても走査チャネル内は高い方の電極電位
（即ち露出電極の電位Ｖｅ）で満たされる為、中間基板
の下面は零電位となる。従って液晶層と中間基板の積層
部にはＶｓｉｇが印加され、正規の書き込み動作が行な
われる。さらに放電停止後も正規に書き込まれたデータ
電圧がそのまま維持される。保持動作の期間後に再び次
のフレームで書き込み動作が行なわれる時には、プラズ
マ放電の電位差は２Ｖｄ−Ｖｓ（例えば＋４００Ｖ）と
なる。この様に３００Ｖのパルスで４００Ｖ相当の駆動
が可能になり、ＡＣ駆動方式で動作電圧を低下させる事
ができる。あるいは動作電圧に余裕度を持たせる事がで
きる。
被覆電極Ｐに印加される。このパルスは高さが−Ｖｄ
（例えば−３００Ｖ）で幅Ｔ２（例えば約５μｓ）を有
する。被覆電極Ｐ上の誘電膜Ｘの表面電位Ｖｘは、−Ｖ
ｄに加えて直前に充電された−（Ｖｄ−Ｖｓ）が上積み
される為、−２Ｖｄ＋Ｖｓ（例えば−４００Ｖ）となり
容易にプラズマ放電が行なわれる。この様な第２回目の
書き込みにおいても走査チャネル内は高い方の電極電位
（即ち露出電極の電位Ｖｅ）で満たされる為、中間基板
の下面は零電位となる。従って液晶層と中間基板の積層
部にはＶｓｉｇが印加され、正規の書き込み動作が行な
われる。さらに放電停止後も正規に書き込まれたデータ
電圧がそのまま維持される。保持動作の期間後に再び次
のフレームで書き込み動作が行なわれる時には、プラズ
マ放電の電位差は２Ｖｄ−Ｖｓ（例えば＋４００Ｖ）と
なる。この様に３００Ｖのパルスで４００Ｖ相当の駆動
が可能になり、ＡＣ駆動方式で動作電圧を低下させる事
ができる。あるいは動作電圧に余裕度を持たせる事がで
きる。
【００１９】図６は、図５と異なり単極切換動作を示す
タイミングチャートである。本例では露出電極Ｅと被覆
電極Ｐが交互にパルス駆動される。最初の書き込み期間
では露出電極Ｅに、放電開始電圧Ｖｆよりも絶対値の大
きい電圧−Ｖｄ（例えば−３００Ｖ）で幅Ｔ１（例えば
約５μｓ）のパルスが印加される。この時被覆電極Ｐの
電位Ｖｐは０レベルに保たれる。放電が開始してから被
覆電極Ｐ上の誘電膜Ｘの静電容量が充電され、その表面
電位Ｖｘは０Ｖより徐々に低下し、露出電極の電位Ｖｅ
とＶｘの電位差が放電維持電圧Ｖｓ（例えば２００Ｖ）
よりも小さくなるとプラズマ放電が停止する。この時誘
電膜の静電容量には−（Ｖｄ−Ｖｓ）が充電される。
又、走査チャネル内は高い方の電極電位で満たされる
為、中間基板の下面は−（Ｖｄ−Ｖｓ）となる。この
為、液晶層と中間基板の積層部にはＶｓｉｇ＋Ｖｄ−Ｖ
ｓが印加され、最初の書き込みが行なわれる。これは誤
差を含んだデータ電圧となるが前述した様にその誤差量
は僅少である。
タイミングチャートである。本例では露出電極Ｅと被覆
電極Ｐが交互にパルス駆動される。最初の書き込み期間
では露出電極Ｅに、放電開始電圧Ｖｆよりも絶対値の大
きい電圧−Ｖｄ（例えば−３００Ｖ）で幅Ｔ１（例えば
約５μｓ）のパルスが印加される。この時被覆電極Ｐの
電位Ｖｐは０レベルに保たれる。放電が開始してから被
覆電極Ｐ上の誘電膜Ｘの静電容量が充電され、その表面
電位Ｖｘは０Ｖより徐々に低下し、露出電極の電位Ｖｅ
とＶｘの電位差が放電維持電圧Ｖｓ（例えば２００Ｖ）
よりも小さくなるとプラズマ放電が停止する。この時誘
電膜の静電容量には−（Ｖｄ−Ｖｓ）が充電される。
又、走査チャネル内は高い方の電極電位で満たされる
為、中間基板の下面は−（Ｖｄ−Ｖｓ）となる。この
為、液晶層と中間基板の積層部にはＶｓｉｇ＋Ｖｄ−Ｖ
ｓが印加され、最初の書き込みが行なわれる。これは誤
差を含んだデータ電圧となるが前述した様にその誤差量
は僅少である。
【００２０】次の書き込み期間では被覆電極Ｐに−Ｖｄ
（例えば−３００Ｖ）で幅Ｔ２（例えば約５μｓ）の選
択パルスが印加される。この時露出電極の電位Ｖｅは０
Ｖに保たれている。被覆電極Ｐ上の誘電膜Ｘの表面電位
Ｖｘは−Ｖｄに加えて直前に充電された−（Ｖｄ−Ｖ
ｓ）が上積みされる為、−２Ｖｄ＋Ｖｓ（例えば−４０
０Ｖ）となり容易に放電が行なわれる。この２番目の書
き込み期間でも走査チャネル内は高い方の電極電位（露
出電極の電位Ｖｅ）で満たされる為、中間基板の下面は
零電位となる。従って液晶層と中間基板の積層部には正
味のＶｓｉｇが正しく印加され正規の書き込みが行なわ
れる。さらに放電停止後も正しく書き込まれたデータ電
圧はそのまま維持される。
（例えば−３００Ｖ）で幅Ｔ２（例えば約５μｓ）の選
択パルスが印加される。この時露出電極の電位Ｖｅは０
Ｖに保たれている。被覆電極Ｐ上の誘電膜Ｘの表面電位
Ｖｘは−Ｖｄに加えて直前に充電された−（Ｖｄ−Ｖ
ｓ）が上積みされる為、−２Ｖｄ＋Ｖｓ（例えば−４０
０Ｖ）となり容易に放電が行なわれる。この２番目の書
き込み期間でも走査チャネル内は高い方の電極電位（露
出電極の電位Ｖｅ）で満たされる為、中間基板の下面は
零電位となる。従って液晶層と中間基板の積層部には正
味のＶｓｉｇが正しく印加され正規の書き込みが行なわ
れる。さらに放電停止後も正しく書き込まれたデータ電
圧はそのまま維持される。
【００２１】図７は本発明にかかるプラズマアドレス表
示装置の他の実施例を示す断面図である。基本的には図
１に示した実施例と同一の構造を有しており、対応する
部分には対応する参照番号を付して理解を容易にしてい
る。異なる点はプラズマセル２の走査チャネル構造であ
る。本例ではプラズマセル２は下側基板８を用いて構成
されている。この下側基板８の表面には互いに平行な複
数の長溝２０がエッチングにより形成されている。各長
溝２０は中間基板３によって密閉されており個々に分離
した走査チャネル１２を形成している。隣接する走査チ
ャネル１２は隔壁２１によって互いに隔てられている。
各走査チャネル２０の内部にはイオン化可能なガスが封
入されている。さらに、各長溝２０の底面部には一対の
露出電極１３と被覆電極１４が溝の長手方向に延設され
ている。被覆電極１４は所定の誘電膜１５により被われ
ている。
示装置の他の実施例を示す断面図である。基本的には図
１に示した実施例と同一の構造を有しており、対応する
部分には対応する参照番号を付して理解を容易にしてい
る。異なる点はプラズマセル２の走査チャネル構造であ
る。本例ではプラズマセル２は下側基板８を用いて構成
されている。この下側基板８の表面には互いに平行な複
数の長溝２０がエッチングにより形成されている。各長
溝２０は中間基板３によって密閉されており個々に分離
した走査チャネル１２を形成している。隣接する走査チ
ャネル１２は隔壁２１によって互いに隔てられている。
各走査チャネル２０の内部にはイオン化可能なガスが封
入されている。さらに、各長溝２０の底面部には一対の
露出電極１３と被覆電極１４が溝の長手方向に延設され
ている。被覆電極１４は所定の誘電膜１５により被われ
ている。
【００２２】
【発明の効果】以上に説明した様に、本発明によれば、
個々の走査チャネルは露出電極と被覆電極の対から構成
されている。被覆電極は誘電膜で被われている構成とな
っている為、ＡＣプラズマ型の動作が可能となるので、
誘電膜での電荷蓄積が交流駆動と相俟って動作電圧を低
減化する事ができるという効果がある。又、放電電流が
誘電膜の静電容量によって制限される為異常放電が起り
にくいという効果がある。同時に、露出電極は導体表面
が露出している為、その表面電位は外部から印加した電
圧がそのまま現われ、走査チャネル内の放電電位をアノ
ード電位に固定する事が可能となり、正確なデータ電圧
書き込みが保証できるという効果がある。
個々の走査チャネルは露出電極と被覆電極の対から構成
されている。被覆電極は誘電膜で被われている構成とな
っている為、ＡＣプラズマ型の動作が可能となるので、
誘電膜での電荷蓄積が交流駆動と相俟って動作電圧を低
減化する事ができるという効果がある。又、放電電流が
誘電膜の静電容量によって制限される為異常放電が起り
にくいという効果がある。同時に、露出電極は導体表面
が露出している為、その表面電位は外部から印加した電
圧がそのまま現われ、走査チャネル内の放電電位をアノ
ード電位に固定する事が可能となり、正確なデータ電圧
書き込みが保証できるという効果がある。
【図１】本発明にかかるプラズマアドレス表示装置の基
本的な構成を示す模式図である。
本的な構成を示す模式図である。
【図２】図１に示したプラズマアドレス表示装置の１画
素に対応する等価回路図である。
素に対応する等価回路図である。
【図３】走査チャネルの電圧／電流特性を示すグラフで
ある。
ある。
【図４】図１に示したプラズマアドレス表示装置の動作
説明に供する参照図である。
説明に供する参照図である。
【図５】同じく図１に示したプラズマアドレス表示装置
の動作説明に供する波形図である。
の動作説明に供する波形図である。
【図６】同じく図１に示したプラズマアドレス表示装置
の動作説明に供する波形図である。
の動作説明に供する波形図である。
【図７】本発明にかかるプラズマアドレス表示装置の他
の実施例を示す断面図である。
の実施例を示す断面図である。
【図８】従来のプラズマアドレス表示装置の一例を示す
斜視図である。
斜視図である。
１ 表示セル ２ プラズマセル ３ 中間基板 ４ 上側基板 ６ 液晶層 ７ 信号電極 ８ 下側基板 １１ 隔壁 １２ 走査チャネル １３ 露出電極 １４ 被覆電極 １５ 誘電膜 １６ 駆動回路 １７ 走査回路
Claims (4)
- 【請求項１】 列状の信号電極を含む表示セルと行状の
走査チャネルを含むプラズマセルとを互いに積層したフ
ラットパネル構造を有し、所定の基準電位を中心とする
駆動信号を信号電極に印加する駆動回路と、走査チャネ
ルを線順次で選択放電する走査回路とを備えたプラズマ
アドレス表示装置において、 個々の走査チャネルは、誘電膜で被われた被覆電極と露
出電極の対を含んでおり、 前記走査回路は、各走査チャネルの選択放電時最初に被
覆電極にアノード電位を印加するとともに露出電極にカ
ソード電位を印加し、続いて被覆電極にカソード電位を
印加するとともに露出電極に該基準電位と等しいアノー
ド電位を印加する切換手段を含む事を特徴とするプラズ
マアドレス表示装置。 - 【請求項２】 前記切換手段は、露出電極を該基準電位
（零電位）に固定する一方、被覆電極に対して最初に正
極性のアノード電位を印加し続いて負極性のカソード電
位を印加する双極切換手段である事を特徴とする請求項
１記載のプラズマアドレス表示手段。 - 【請求項３】 前記切換手段は、最初に被覆電極に基準
電位（零電位）と等しいアノード電位を印加するととも
に露出電極に負極性のカソード電位を印加し、続いて極
性を入れ換え被覆電極に負極性のカソード電位を印加す
るとともに露出電極に基準電位（零電位）と等しいアノ
ード電位を印加する単極切換手段である事を特徴とする
請求項１記載のプラズマアドレス表示装置。 - 【請求項４】 前記被覆電極を被う誘電膜はマグネシウ
ム酸化物からなる事を特徴とする請求項１記載のプラズ
マアドレス表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14575093A JP3319042B2 (ja) | 1993-05-25 | 1993-05-25 | プラズマアドレス表示装置 |
| DE69412183T DE69412183T2 (de) | 1993-05-25 | 1994-05-24 | Plasma-adressierbare Anzeigevorrichtung |
| EP94107982A EP0628944B1 (en) | 1993-05-25 | 1994-05-24 | Plasma-addressed display device |
| KR1019940011276A KR100291616B1 (ko) | 1993-05-25 | 1994-05-24 | 플라스마어드레스표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14575093A JP3319042B2 (ja) | 1993-05-25 | 1993-05-25 | プラズマアドレス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06332400A JPH06332400A (ja) | 1994-12-02 |
| JP3319042B2 true JP3319042B2 (ja) | 2002-08-26 |
Family
ID=15392295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14575093A Expired - Lifetime JP3319042B2 (ja) | 1993-05-25 | 1993-05-25 | プラズマアドレス表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0628944B1 (ja) |
| JP (1) | JP3319042B2 (ja) |
| KR (1) | KR100291616B1 (ja) |
| DE (1) | DE69412183T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805122A (en) * | 1994-12-16 | 1998-09-08 | Philips Electronics North America Corporation | Voltage driving waveforms for plasma addressed liquid crystal displays |
| US5705886A (en) * | 1994-12-21 | 1998-01-06 | Philips Electronics North America Corp. | Cathode for plasma addressed liquid crystal display |
| US5914562A (en) * | 1995-02-06 | 1999-06-22 | Philips Electronics North America Corporation | Anodic bonded plasma addressed liquid crystal displays |
| JPH08313884A (ja) * | 1995-05-12 | 1996-11-29 | Sony Corp | 放電パネル |
| US5990619A (en) * | 1996-03-28 | 1999-11-23 | Tektronix, Inc. | Electrode structures for plasma addressed liquid crystal display devices |
| GB9705703D0 (en) * | 1996-05-17 | 1997-05-07 | Philips Electronics Nv | Active matrix liquid crystal display device |
| DE69806329T2 (de) * | 1997-05-09 | 2003-02-13 | Koninkl Philips Electronics Nv | Anzeigevorrichtung |
| TW383123U (en) * | 1997-07-18 | 2000-02-21 | Koninkl Philips Electronics Nv | Display device |
| JP3698560B2 (ja) * | 1998-09-08 | 2005-09-21 | ソニー株式会社 | プラズマアドレス表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272472A (en) * | 1988-01-19 | 1993-12-21 | Tektronix, Inc. | Apparatus for addressing data storage elements with an ionizable gas excited by an AC energy source |
| JP3013470B2 (ja) * | 1991-02-20 | 2000-02-28 | ソニー株式会社 | 画像表示装置 |
-
1993
- 1993-05-25 JP JP14575093A patent/JP3319042B2/ja not_active Expired - Lifetime
-
1994
- 1994-05-24 EP EP94107982A patent/EP0628944B1/en not_active Expired - Lifetime
- 1994-05-24 KR KR1019940011276A patent/KR100291616B1/ko not_active IP Right Cessation
- 1994-05-24 DE DE69412183T patent/DE69412183T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69412183T2 (de) | 1999-04-01 |
| DE69412183D1 (de) | 1998-09-10 |
| EP0628944A1 (en) | 1994-12-14 |
| KR100291616B1 (ko) | 2001-06-01 |
| JPH06332400A (ja) | 1994-12-02 |
| EP0628944B1 (en) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260580B1 (ko) | 교류에너지원에 의해 여기되는 이온화가능한 가스에 의한 데이터 기억소자의 어드레스지정장치 | |
| JP3326815B2 (ja) | プラズマアドレス電気光学装置 | |
| KR100340972B1 (ko) | 플라즈마어드레스표시장치 | |
| JP3319042B2 (ja) | プラズマアドレス表示装置 | |
| US5696523A (en) | Plasma addressed display device | |
| KR100612794B1 (ko) | 플라즈마 어드레스 표시 장치 및 그 구동 방법 | |
| JP3189499B2 (ja) | プラズマアドレス表示装置 | |
| KR100590144B1 (ko) | 플라즈마 어드레스 표시 장치 | |
| JP3430707B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JP3698560B2 (ja) | プラズマアドレス表示装置 | |
| KR100296786B1 (ko) | 플라즈마어드레스액정표시장치구동방법 | |
| JPH07295504A (ja) | プラズマアドレス表示装置 | |
| KR100585630B1 (ko) | 플라즈마어드레스액정디스플레이구동방법 | |
| JP3446384B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JPH06289808A (ja) | プラズマアドレス表示素子の駆動方法 | |
| JPH10171414A (ja) | 画像表示装置の初期エージング方法 | |
| JP3350967B2 (ja) | プラズマアドレス電気光学装置 | |
| JP2001125075A (ja) | プラズマアドレス表示装置及びその駆動方法 | |
| JPH08110513A (ja) | プラズマアドレス表示装置 | |
| JP2000214801A (ja) | プラズマアドレス表示装置 | |
| JP2001195036A (ja) | プラズマアドレス表示装置及びその駆動方法 | |
| JPH09113882A (ja) | プラズマアドレス表示装置とその駆動方法 | |
| JPH08305324A (ja) | プラズマアドレス液晶表示装置 | |
| JP2002169508A (ja) | プラズマアドレス表示装置の駆動方法 | |
| JP2000235175A (ja) | プラズマアドレス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |