JP3316592B2 - 二重バッファ・出力ディスプレー・システム、および、第１のフレーム・バッファおよび第２のフレーム・バッファ相互間の切り換えを行う方法 - Google Patents
二重バッファ・出力ディスプレー・システム、および、第１のフレーム・バッファおよび第２のフレーム・バッファ相互間の切り換えを行う方法Info
- Publication number
- JP3316592B2 JP3316592B2 JP18155492A JP18155492A JP3316592B2 JP 3316592 B2 JP3316592 B2 JP 3316592B2 JP 18155492 A JP18155492 A JP 18155492A JP 18155492 A JP18155492 A JP 18155492A JP 3316592 B2 JP3316592 B2 JP 3316592B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- frame buffer
- data
- display
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ・ディスプ
レー・システムに関し、特に二重バッファディスプレー
・システムにおいてフレームの引裂が発生しないよう
に、フレーム・バッファ相互間の切り換えを制御する装
置に関する。
レー・システムに関し、特に二重バッファディスプレー
・システムにおいてフレームの引裂が発生しないよう
に、フレーム・バッファ相互間の切り換えを制御する装
置に関する。
【０００２】
【従来の技術】代表的なコンピュータ・システムは出力
ディスプレー上にディスプレーされるデータを生成す
る。この出力ディスプレーは代表的には陰極線管であ
り、これはディスプレーされるプログラムが一定の運動
を生成したときに、観察者の眼にはスクリーンがこの一
定の運動をディスプレーするように見えるような迅速さ
で多数のフル・スクリーン画像を連続的に作成する。連
続的にディスプレーされる個別画像（フレーム）を生成
するために、データがフレーム・バッファ内に書き込ま
れる。フレーム・バッファはフル・スクリーン画像を作
成するために照明可能であるディスプレー上の各々の位
置（各ピクセル）に関する情報を記憶する。ディスプレ
ー装置は例えば、各々が約１０００個のピクセルを有す
る約１０００の水平行内でピクセルをディスプレーする
ことができる。各フレーム内のこの情報の全てがディス
プレーへと走査される前にフレーム・バッファに書き込
まれる。
ディスプレー上にディスプレーされるデータを生成す
る。この出力ディスプレーは代表的には陰極線管であ
り、これはディスプレーされるプログラムが一定の運動
を生成したときに、観察者の眼にはスクリーンがこの一
定の運動をディスプレーするように見えるような迅速さ
で多数のフル・スクリーン画像を連続的に作成する。連
続的にディスプレーされる個別画像（フレーム）を生成
するために、データがフレーム・バッファ内に書き込ま
れる。フレーム・バッファはフル・スクリーン画像を作
成するために照明可能であるディスプレー上の各々の位
置（各ピクセル）に関する情報を記憶する。ディスプレ
ー装置は例えば、各々が約１０００個のピクセルを有す
る約１０００の水平行内でピクセルをディスプレーする
ことができる。各フレーム内のこの情報の全てがディス
プレーへと走査される前にフレーム・バッファに書き込
まれる。
【０００３】ピクチャ全体を記述するデータがフレーム
・バッファ内に存在する場合は、フレームはディスプレ
ーに伝送できる。代表的には、データはディスプレーの
左上の隅から始まり、左から右へと水平に行毎にディス
プレーの右下の隅へと下方に向かって進行して、ピクセ
ル毎に、又、行毎にフレーム・バッファからディスプレ
ーへと伝送される。ピクチャが出力ディスプレー上に連
続的に出現するように、フレーム・バッファ内の連続す
るフレームは毎秒３０フレーム、又はそれ以上の速度で
常時出力ディスプレーへと走査されなければならない。
・バッファ内に存在する場合は、フレームはディスプレ
ーに伝送できる。代表的には、データはディスプレーの
左上の隅から始まり、左から右へと水平に行毎にディス
プレーの右下の隅へと下方に向かって進行して、ピクセ
ル毎に、又、行毎にフレーム・バッファからディスプレ
ーへと伝送される。ピクチャが出力ディスプレー上に連
続的に出現するように、フレーム・バッファ内の連続す
るフレームは毎秒３０フレーム、又はそれ以上の速度で
常時出力ディスプレーへと走査されなければならない。
【０００４】データの各フレームがディスプレーへと走
査されている間、連続するフレーム内に出現する新たな
データはフレーム・バッファに伝送されなければならな
い。一般に、変化しているデータだけがフレーム・バッ
ファ内の古いデータと入れ代わる。これはスクリーン上
で変化しているピクセル位置を表すフレーム・バッファ
の位置で行われる。変化しないデータは全て変化せずに
フレーム・バッファ内に留まる。フレーム内にディスプ
レーされるべき新たなデータは任意の時点で変化するフ
レーム・バッファの部分に書き込むことができる。情報
をフレーム・バッファに書き込み、フレーム・バッファ
から出力ディスプレーへと走査することの双方を同時に
可能にするため、フレーム・バッファ用に２ポートのビ
デオ直接アクセス記憶装置（ＶＲＡＭ）が使用される。
データは一つのポートを経て書き込まれ、別のポートを
経てディスプレーへと走査される。
査されている間、連続するフレーム内に出現する新たな
データはフレーム・バッファに伝送されなければならな
い。一般に、変化しているデータだけがフレーム・バッ
ファ内の古いデータと入れ代わる。これはスクリーン上
で変化しているピクセル位置を表すフレーム・バッファ
の位置で行われる。変化しないデータは全て変化せずに
フレーム・バッファ内に留まる。フレーム内にディスプ
レーされるべき新たなデータは任意の時点で変化するフ
レーム・バッファの部分に書き込むことができる。情報
をフレーム・バッファに書き込み、フレーム・バッファ
から出力ディスプレーへと走査することの双方を同時に
可能にするため、フレーム・バッファ用に２ポートのビ
デオ直接アクセス記憶装置（ＶＲＡＭ）が使用される。
データは一つのポートを経て書き込まれ、別のポートを
経てディスプレーへと走査される。
【０００５】情報がディスプレーへと走査されていると
同時にデータがＶＲＡＭフレーム・バッファへと配され
ると、ディスプレーへと走査される情報が２つの時間変
位フレームから来ることが可能である。例えば、データ
がフレーム・バッファに書き込まれ、変化している（書
き込まれている）フレーム・バッファの部分がディスプ
レーへと走査されるよりも速い速度で走査が進行してい
れば、ディスプレーの部分は第１のフレームであるべき
部分と、後続のフレームのであるべき部分となる。２つ
の時間変位したフレーム部分が同時にディスプレーされ
ることはフレームの引裂と呼ばれる。その結果の視覚的
効果としては、スクリーン上に対象が半分だけ描かれる
ことになる。その結果、ディスプレーが実時間のビデオ
の場合のように急激に変化している場合は、画像が乱雑
に歪むので混乱を生ずる。
同時にデータがＶＲＡＭフレーム・バッファへと配され
ると、ディスプレーへと走査される情報が２つの時間変
位フレームから来ることが可能である。例えば、データ
がフレーム・バッファに書き込まれ、変化している（書
き込まれている）フレーム・バッファの部分がディスプ
レーへと走査されるよりも速い速度で走査が進行してい
れば、ディスプレーの部分は第１のフレームであるべき
部分と、後続のフレームのであるべき部分となる。２つ
の時間変位したフレーム部分が同時にディスプレーされ
ることはフレームの引裂と呼ばれる。その結果の視覚的
効果としては、スクリーン上に対象が半分だけ描かれる
ことになる。その結果、ディスプレーが実時間のビデオ
の場合のように急激に変化している場合は、画像が乱雑
に歪むので混乱を生ずる。
【０００６】フレームの引裂を除去するには、二重バッ
ファディスプレー・メモリが使用される。二重バッファ
はその各々が一つのフレーム全体を記憶できる２つの完
全なフレーム・バッファを使用する。データは一つのフ
レーム・バッファに書き込まれ、別のフレーム・バッフ
ァからディスプレーへと走査される。最も簡単な形式で
は、このことは一対のＶＲＡＭフレーム・バッファを使
用して、一つの、又は別のフレーム・バッファ内のデー
タをディスプレーへと切り換えることによって行われ
る。この形式では、フレーム・バッファの内容がディス
プレーへと走査されている間、データは決してそのフレ
ーム・バッファには書き込まれない。フレームが完全に
書き込まれると、フレームは交代してディスプレーへと
走査され、データは別のフレーム・バッファに書き込ま
れる。フレーム・バッファの内容がディスプレーへと走
査されている間は、データがフレーム・バッファに書き
込まれることは決してないので、フレームの引裂は発生
し得ない。
ファディスプレー・メモリが使用される。二重バッファ
はその各々が一つのフレーム全体を記憶できる２つの完
全なフレーム・バッファを使用する。データは一つのフ
レーム・バッファに書き込まれ、別のフレーム・バッフ
ァからディスプレーへと走査される。最も簡単な形式で
は、このことは一対のＶＲＡＭフレーム・バッファを使
用して、一つの、又は別のフレーム・バッファ内のデー
タをディスプレーへと切り換えることによって行われ
る。この形式では、フレーム・バッファの内容がディス
プレーへと走査されている間、データは決してそのフレ
ーム・バッファには書き込まれない。フレームが完全に
書き込まれると、フレームは交代してディスプレーへと
走査され、データは別のフレーム・バッファに書き込ま
れる。フレーム・バッファの内容がディスプレーへと走
査されている間は、データがフレーム・バッファに書き
込まれることは決してないので、フレームの引裂は発生
し得ない。
【０００７】二重バッファシステムでは、ピクチャを生
成するためにフレーム全体だけが実際に出力ディスプレ
ーに連続的にディスプレーされるので、マルチプレクサ
がディスプレーへの一つのフレーム・バッファ内のデー
タの走査から、別のフレーム・バッファ内のデータの走
査へと切り換わる瞬間は、一つのフレームが完全に走査
され、次のフレームの走査は未だ開始されていない期間
中にだけに生ずる。これはデータをディスプレーの表面
へと走査するラスタ光線がスクリーンの右下の隅から帰
線して、スクリーンの左上の隅で新たなフレームの走査
を開始するまでの期間である。この期間は垂直帰線期間
と呼ばれる。
成するためにフレーム全体だけが実際に出力ディスプレ
ーに連続的にディスプレーされるので、マルチプレクサ
がディスプレーへの一つのフレーム・バッファ内のデー
タの走査から、別のフレーム・バッファ内のデータの走
査へと切り換わる瞬間は、一つのフレームが完全に走査
され、次のフレームの走査は未だ開始されていない期間
中にだけに生ずる。これはデータをディスプレーの表面
へと走査するラスタ光線がスクリーンの右下の隅から帰
線して、スクリーンの左上の隅で新たなフレームの走査
を開始するまでの期間である。この期間は垂直帰線期間
と呼ばれる。
【０００８】代表的にはフレーム・バッファへの情報の
書き込みを制御する回路は、マルチプレクサ回路に対し
て休止中のフレーム・バッファへの書き込み動作が完了
し、その内部のフレームをディスプレーへと走査できる
ことを表示する信号を発する。この信号はマルチプレク
サを、休止中のフレーム・バッファからのデータをディ
スプレーするように切り換えるために利用される。代表
的にはこの信号は中央処理システムによって供給され
る。多重化回路がディスプレーに情報のフレームを伝送
している最中である場合は、このフレームは割り込み不
能である。従って、中央処理システムはフレームが完了
し、マルチプレクサが別のフレーム・バッファからのデ
ータの走査へと切り換わることができるまで、信号を発
し続けなければならない。中央処理システムは信号の発
信を継続しなければならないので、この期間中はその別
のタスクを実行することができない。それによってコン
ピュータの動作速度が大幅に減速される。
書き込みを制御する回路は、マルチプレクサ回路に対し
て休止中のフレーム・バッファへの書き込み動作が完了
し、その内部のフレームをディスプレーへと走査できる
ことを表示する信号を発する。この信号はマルチプレク
サを、休止中のフレーム・バッファからのデータをディ
スプレーするように切り換えるために利用される。代表
的にはこの信号は中央処理システムによって供給され
る。多重化回路がディスプレーに情報のフレームを伝送
している最中である場合は、このフレームは割り込み不
能である。従って、中央処理システムはフレームが完了
し、マルチプレクサが別のフレーム・バッファからのデ
ータの走査へと切り換わることができるまで、信号を発
し続けなければならない。中央処理システムは信号の発
信を継続しなければならないので、この期間中はその別
のタスクを実行することができない。それによってコン
ピュータの動作速度が大幅に減速される。
【０００９】
【発明が解決しようとする課題】従って、本発明の課題
はコンピュータの動作速度を高めることである。本発明
のより詳細な別の課題は出力ディスプレーへと走査され
ている２つのフレーム・バッファ間を切り換える瞬間を
正確に選択することである。
はコンピュータの動作速度を高めることである。本発明
のより詳細な別の課題は出力ディスプレーへと走査され
ている２つのフレーム・バッファ間を切り換える瞬間を
正確に選択することである。
【００１０】
【課題を解決するための手段】本発明の前記の課題及び
その他の課題は、第１フレーム・バッファと、第２フレ
ーム・バッファと、第１又は第２フレーム・バッファの
一つからの出力ディスプレーにデータを供給するための
マルチプレクサと、マルチプレクサがデータを出力ディ
スプレーに供給するために異なるフレーム・バッファを
選択しようとしている事を表示する信号を記憶する装置
と、ディスプレー上のフレームの走査の終了後、及び新
たなフレームの開始前にのみ記憶された信号をマルチプ
レクサに供給するための装置とから構成された二重バッ
ファ出力ディスプレー・システムによって解決される。
本発明の前記の及びその他の課題と特徴は図面を参照し
た詳細な説明によって一層明らかにされる。図中、同一
の素子は同一の参照符合で表記されている。
その他の課題は、第１フレーム・バッファと、第２フレ
ーム・バッファと、第１又は第２フレーム・バッファの
一つからの出力ディスプレーにデータを供給するための
マルチプレクサと、マルチプレクサがデータを出力ディ
スプレーに供給するために異なるフレーム・バッファを
選択しようとしている事を表示する信号を記憶する装置
と、ディスプレー上のフレームの走査の終了後、及び新
たなフレームの開始前にのみ記憶された信号をマルチプ
レクサに供給するための装置とから構成された二重バッ
ファ出力ディスプレー・システムによって解決される。
本発明の前記の及びその他の課題と特徴は図面を参照し
た詳細な説明によって一層明らかにされる。図中、同一
の素子は同一の参照符合で表記されている。
【００１１】（注釈と用語）以下の詳細な説明のある部
分はコンピュータ・メモリ内のデータ・ビットでの動作
の記号的表現によって提示される。これらの記述及び表
現はデータ処理の分野の専門家によってその研究を最も
効果的に別の専門家に伝達するために用いられる手段で
ある。動作は物理量の物理的処理を必要とする動作であ
る。これらの物理量は必ずしも常にではないが、通常は
記憶、伝送、結合、比較及びその他の処理が可能な電気
又は磁気信号の形態をとるものである。場合によって
は、主として共通の用語という理由から、これらの信号
をビット、数値、要素、記号、文字、用語、数字等で表
すことが利便であることが判明している。しかし、留意
すべき点は、これらの用語及び同様の用語は全て適宜の
物理量に関連したものであり、これらの物理量に付与さ
れた便利なラベルであるに過ぎないことである。
分はコンピュータ・メモリ内のデータ・ビットでの動作
の記号的表現によって提示される。これらの記述及び表
現はデータ処理の分野の専門家によってその研究を最も
効果的に別の専門家に伝達するために用いられる手段で
ある。動作は物理量の物理的処理を必要とする動作であ
る。これらの物理量は必ずしも常にではないが、通常は
記憶、伝送、結合、比較及びその他の処理が可能な電気
又は磁気信号の形態をとるものである。場合によって
は、主として共通の用語という理由から、これらの信号
をビット、数値、要素、記号、文字、用語、数字等で表
すことが利便であることが判明している。しかし、留意
すべき点は、これらの用語及び同様の用語は全て適宜の
物理量に関連したものであり、これらの物理量に付与さ
れた便利なラベルであるに過ぎないことである。
【００１２】更に、実行される処理は人間のオペレータ
により実行される知的操作と共通して関連する加算や比
較のような用語で呼ばれることが多い。本発明の一部を
構成する以下に説明する任意の動作のほとんどが、人間
のオペレータによる前述の能力を必要とせず、望ましい
ものでもない。動作は機械動作である。本発明の動作を
実行する有用な機械には汎用ディジタル・コンピュータ
又はその他の同様の装置が含まれる。全ての場合におい
て、コンピュータを操作する方法上の操作と、計算の方
法自体の区別に留意されたい。本発明は別の所望の物理
的信号を生成するために電気的、又はその他の（例えば
機械的、化学的）物理的信号を処理する際にコンピュー
タを使用するための装置に関するものである。
により実行される知的操作と共通して関連する加算や比
較のような用語で呼ばれることが多い。本発明の一部を
構成する以下に説明する任意の動作のほとんどが、人間
のオペレータによる前述の能力を必要とせず、望ましい
ものでもない。動作は機械動作である。本発明の動作を
実行する有用な機械には汎用ディジタル・コンピュータ
又はその他の同様の装置が含まれる。全ての場合におい
て、コンピュータを操作する方法上の操作と、計算の方
法自体の区別に留意されたい。本発明は別の所望の物理
的信号を生成するために電気的、又はその他の（例えば
機械的、化学的）物理的信号を処理する際にコンピュー
タを使用するための装置に関するものである。
【００１３】
【実施例】さて図１を参照すると、本発明に従って設計
された回路１０が図示されている。回路１０はディスプ
レー１４上でディスプレーされるデータを供給するエン
ジン１２を含んでいる。エンジン１２は中央処理装置又
は、ディスプレー用のデータを供給する図形アクセレー
タのような別の回路でよい。エンジン１２から出力ディ
スプレー１４へのデータ伝送を達成するために、第１及
び第２フレーム・バッファ１６及び１７が使用されてい
る。
された回路１０が図示されている。回路１０はディスプ
レー１４上でディスプレーされるデータを供給するエン
ジン１２を含んでいる。エンジン１２は中央処理装置又
は、ディスプレー用のデータを供給する図形アクセレー
タのような別の回路でよい。エンジン１２から出力ディ
スプレー１４へのデータ伝送を達成するために、第１及
び第２フレーム・バッファ１６及び１７が使用されてい
る。
【００１４】回路１０内では、データがエンジン１２か
ら一つのフレーム・バッファへと書き込まれ、別のフレ
ーム・バッファからディスプレー１４へと走査される。
この動作は一対のＶＲＡＭフレーム・バッファを使用
し、フレーム・バッファ１６又は１７の一つのデータの
全体のフレームをマルチプレクサ１９によってディスプ
レイへ切り換えることによって行われる。マルチプレク
サ１９によって伝送されたデータはディジタル／アナロ
グ変換器１８によってディジタル形式からアナログ形式
へと変換され、ディスプレー１４へと走査される。
ら一つのフレーム・バッファへと書き込まれ、別のフレ
ーム・バッファからディスプレー１４へと走査される。
この動作は一対のＶＲＡＭフレーム・バッファを使用
し、フレーム・バッファ１６又は１７の一つのデータの
全体のフレームをマルチプレクサ１９によってディスプ
レイへ切り換えることによって行われる。マルチプレク
サ１９によって伝送されたデータはディジタル／アナロ
グ変換器１８によってディジタル形式からアナログ形式
へと変換され、ディスプレー１４へと走査される。
【００１５】このような二重バッファの形式で、データ
がフレーム・バッファ１６又は１７からディスプレー１
４へと走査されている間は、データは決してそのフレー
ム・バッファには書き込まれない。新たなデータがフレ
ーム・バッファ１６又は１７に書き込まれて、新たなフ
レームが完成すると、前記フレーム・バッファ内のデー
タは交互にディスプレー１４へと走査されることができ
る。又、新たなデータは別のフレーム・バッファに書き
込まれることができる。フレーム・バッファの内容がデ
ィスプレーへと走査されている間はデータが書き込まれ
ることは決してないので、フレームの引裂が生ずること
はあり得ない。
がフレーム・バッファ１６又は１７からディスプレー１
４へと走査されている間は、データは決してそのフレー
ム・バッファには書き込まれない。新たなデータがフレ
ーム・バッファ１６又は１７に書き込まれて、新たなフ
レームが完成すると、前記フレーム・バッファ内のデー
タは交互にディスプレー１４へと走査されることができ
る。又、新たなデータは別のフレーム・バッファに書き
込まれることができる。フレーム・バッファの内容がデ
ィスプレーへと走査されている間はデータが書き込まれ
ることは決してないので、フレームの引裂が生ずること
はあり得ない。
【００１６】前述のように、フレーム全体だけが実際に
連続的に出力ディスプレー上にディスプレーされ、ピク
チャを生成する。一つのフレーム・バッファからの走査
から、別のフレーム・バッファからの走査へと切り換わ
る瞬間は、一つのフレームがディスプレー上で完了し、
次のフレームの走査は未だ開始されていない期間中にだ
けに生じなければならない。このように切り換えは垂直
帰線期間中に行われなければならない。
連続的に出力ディスプレー上にディスプレーされ、ピク
チャを生成する。一つのフレーム・バッファからの走査
から、別のフレーム・バッファからの走査へと切り換わ
る瞬間は、一つのフレームがディスプレー上で完了し、
次のフレームの走査は未だ開始されていない期間中にだ
けに生じなければならない。このように切り換えは垂直
帰線期間中に行われなければならない。
【００１７】代表的には、フレーム・バッファ１６及び
１７への情報の書き込みを制御する回路はマルチプレク
サ回路に対して休止中のフレーム・バッファへの書き込
み動作が完了し、その内部のフレームをディスプレーへ
と走査できることを表示する完了信号を発する。代表的
にはこの完了信号は中央処理システムのようなエンジン
１２によって供給される。マルチプレクサ回路１９がデ
ィスプレー１４に情報のフレームを伝送している最中で
ある場合は、このフレームは割り込み不能である。従っ
て、中央処理システムはフレームが完了し、マルチプレ
クサ１９が別のフレーム・バッファからのデータの走査
へと切り換わることができるまで、信号を発し続けなけ
ればならない。中央処理システムは信号の発信を継続し
なければならないので、この期間中はその別のタスクを
実行することができない。それによってコンピュータの
動作速度が大幅に減速される。
１７への情報の書き込みを制御する回路はマルチプレク
サ回路に対して休止中のフレーム・バッファへの書き込
み動作が完了し、その内部のフレームをディスプレーへ
と走査できることを表示する完了信号を発する。代表的
にはこの完了信号は中央処理システムのようなエンジン
１２によって供給される。マルチプレクサ回路１９がデ
ィスプレー１４に情報のフレームを伝送している最中で
ある場合は、このフレームは割り込み不能である。従っ
て、中央処理システムはフレームが完了し、マルチプレ
クサ１９が別のフレーム・バッファからのデータの走査
へと切り換わることができるまで、信号を発し続けなけ
ればならない。中央処理システムは信号の発信を継続し
なければならないので、この期間中はその別のタスクを
実行することができない。それによってコンピュータの
動作速度が大幅に減速される。
【００１８】この遅延を除去するため、本発明の回路１
０はフレーム・バッファ１６及び１７への書き込みを制
御する回路からの完了信号を受け、記憶するレジスタ２
１を備えている。完了信号がレジスタ２１に記憶される
と、フレーム・バッファへの書き込みを制御する回路は
別のタスクに関与することができる。レジスタ２１内の
完了信号はマルチプレクサ１９が別のフレーム・バッフ
ァからのデータをディスプレーへと走査することをトグ
ルするレジスタ２０への入力として供給される。レジス
タ２０内の信号をマルチプレクサ１９へと供給する使用
可能信号が、ディスプレー上のラスタ走査の運動を制御
する回路から供給される。代表的には、この回路はビデ
オ・タイミング生成器回路２２内にある。この回路はラ
スタ走査がディスプレーの底に到達し、垂直帰線が開始
されると信号を生成する。これがレジスタ２０に対して
使用可能信号として供給される信号である。
０はフレーム・バッファ１６及び１７への書き込みを制
御する回路からの完了信号を受け、記憶するレジスタ２
１を備えている。完了信号がレジスタ２１に記憶される
と、フレーム・バッファへの書き込みを制御する回路は
別のタスクに関与することができる。レジスタ２１内の
完了信号はマルチプレクサ１９が別のフレーム・バッフ
ァからのデータをディスプレーへと走査することをトグ
ルするレジスタ２０への入力として供給される。レジス
タ２０内の信号をマルチプレクサ１９へと供給する使用
可能信号が、ディスプレー上のラスタ走査の運動を制御
する回路から供給される。代表的には、この回路はビデ
オ・タイミング生成器回路２２内にある。この回路はラ
スタ走査がディスプレーの底に到達し、垂直帰線が開始
されると信号を生成する。これがレジスタ２０に対して
使用可能信号として供給される信号である。
【００１９】次にマルチプレクサ１９が一つのフレーム
・バッファ１６又は１７の出力の走査から、別のフレー
ム・バッファの出力のディスプレーへの走査へとトグル
するために、レジスタ２０の出力が利用される。このよ
うにして、フレーム・バッファへの書き込みを制御する
回路により供給される完了信号はレジスタ２１内に記憶
され、垂直帰線の開始を示す信号がレジスタ２０によっ
てビデオ・タイミング生成器回路２２から受信された場
合に限ってマルチプレクサ１９の出力をトグルするため
に供給される。その結果、フレーム・バッファへの書き
込みを制御する回路が、トグルが行われるべきであるこ
とを指示し、次の垂直帰線が生じる度にフレーム・バッ
ファ間のトグルが生ずる。このようにして、中央処理装
置は別の動作を自由に行うことができ、システムの動作
速度は高まる。中央処理装置が再度動作を開始する前
に、中央処理装置は走査が新たなフレーム・バッファか
ら来ているかどうかを確認するための点検を行わなけれ
ばならない。これはレジスタ２０の出力を検査すること
によって行われる。
・バッファ１６又は１７の出力の走査から、別のフレー
ム・バッファの出力のディスプレーへの走査へとトグル
するために、レジスタ２０の出力が利用される。このよ
うにして、フレーム・バッファへの書き込みを制御する
回路により供給される完了信号はレジスタ２１内に記憶
され、垂直帰線の開始を示す信号がレジスタ２０によっ
てビデオ・タイミング生成器回路２２から受信された場
合に限ってマルチプレクサ１９の出力をトグルするため
に供給される。その結果、フレーム・バッファへの書き
込みを制御する回路が、トグルが行われるべきであるこ
とを指示し、次の垂直帰線が生じる度にフレーム・バッ
ファ間のトグルが生ずる。このようにして、中央処理装
置は別の動作を自由に行うことができ、システムの動作
速度は高まる。中央処理装置が再度動作を開始する前
に、中央処理装置は走査が新たなフレーム・バッファか
ら来ているかどうかを確認するための点検を行わなけれ
ばならない。これはレジスタ２０の出力を検査すること
によって行われる。
【００２０】本発明をこれまで好ましい実施例に基づい
て説明してきたが、専門家には本発明の精神と範囲から
離れることなく多くの修正と変更が可能であることが理
解されよう。従って、本発明は特許請求の範囲において
のみ限定されるべきものである。
て説明してきたが、専門家には本発明の精神と範囲から
離れることなく多くの修正と変更が可能であることが理
解されよう。従って、本発明は特許請求の範囲において
のみ限定されるべきものである。
【００２１】
【発明の効果】以上説明してきたように、フレーム・バ
ッファの内容がディスプレーへと走査されている間はデ
ータがフレーム・バッファに書き込まれることが決して
ないので、フレームの引裂は発生しない。
ッファの内容がディスプレーへと走査されている間はデ
ータがフレーム・バッファに書き込まれることが決して
ないので、フレームの引裂は発生しない。
【図１】本発明で使用される回路の構成図である。
１０ 回路 １２ 表出エンジン １４ ディ
スプレー １６，１７ フレーム・バッファ １８ ディジタ
ル／アナログ変換器 １９ マルチプレクサ ２０，２１ レジスタ
２２ ビデオ・タイミング生成器回路
スプレー １６，１７ フレーム・バッファ １８ ディジタ
ル／アナログ変換器 １９ マルチプレクサ ２０，２１ レジスタ
２２ ビデオ・タイミング生成器回路
フロントページの続き (73)特許権者 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡ Ｄ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303, Ｕ．Ｓ．Ａ. (72)発明者 クリス・マラコウスキー アメリカ合衆国 95051 カリフォルニ ア州・サンタ クララ・スラッシュ ウ ェイ・3725 (72)発明者 ブルース・マッキンタイア アメリカ合衆国 95014 カリフォルニ ア州・カッパチーノ・ナンバー８イ−・ ロドリゲス アヴェニュ・20090 (72)発明者 ガイ・モファット アメリカ合衆国 94306 カリフォルニ ア州・パロ アルト・エル カーメロ・ 1814 (56)参考文献 特開 昭64−86193（ＪＰ，Ａ) 特開 平３−34080（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 1/60 G09G 5/397
Claims (2)
- 【請求項１】 データの複数のフレームをディスプレー
する二重バッファ・出力ディスプレー・システムであっ
て：データの複数のフレームを供給する描画用エンジンを備
え ；前記データの複数のフレームをディスプレーする出力デ
ィスプレーを備え ；少なくとも１つのタイミング信号を生成するビデオ・タ
イミング生成器を備え、前記タイミング信号には、第１
のディスプレー・フレームの走査の完了後で、次のディ
スプレー・フレームの走査の前の垂直帰線期間があり、
前記ビデオ・タイミング生成器は前記垂直帰線期間中に
使用可能信号を発生し ；前記描画エンジンにそれからデータの第１のフレームを
受けるよう結合された第１のフレーム・バッファを備
え、前記描画エンジンはその第１のフレームを、前記第
１のフレーム・バッファ中のデータの第１のフレームが
出力ディスプレーによってディスプレーされていない時
に、前記第１のフレーム・バッファに書き込みを行い ；前記描画エンジンにそれからデータの第２のフレームを
受けるよう結合された第２のフレーム・バッファを備
え、前記描画エンジンはその第２のフレームを、前記第
２のフレーム・バッファ中のデータの第２のフレームが
出力ディスプレーによってディスプレーされていない時
に、前記第２のフレーム・バッファに書き込みを行い ；前記第１のフレーム・バッファおよび前記第２のフレー
ム・バッファに結合されていて、前記第１のフレーム・
バッファおよび前記第２のフレーム・バッファから選択
した出力フレームを送出するマルチプレクサを備え ；このマルチプレクサおよび前記出力ディスプレーに結合
されていて、前記マルチプレクサから出力フレームを受
けてディスプレー信号へと変換して前記出力ディスプレ
ー上にディスプレーできるようにする変換手段を備え ；前記描画用エンジンに結合されていて、前記描画用エン
ジンから供給されるフレームの完了信号であって、他の
フレーム・バッファからの前記出力フレームの発生を前
記マルチプレクサにより選択しても良い状態になったこ
とを示すフレームの完了信号を、受けて記憶する入力レ
ジスタ手段を備え ；この入力レジスタ手段および前記ビデオ・タイミング信
号生成器に結合されていて、前記入力レジスタ手段から
前記フレームの完了信号を受けている状態において前記
ビデオ・タイミング信号生成器からの使用可能信号を受
けた時に、出力信号を発生する出力レジスタ手段を備
え、その出力信号は、前記マルチプレクサおよび前記描
画用エンジンに結合されて、前記マルチプレクサでの切
り換えを行わせ且つその切り換えを前記描画用エンジン
に知らせるものであり ；前記タイミング信号の垂直帰線期間中においてのみ前記
前記マルチプレクサによる前記第１のフレーム・バッフ
ァおよび前記第２のフレーム・バッファ相互間の切り換
えが行われ、その切り換えの発生が前記描画エンジンに
知らされるよう構成されていることを特徴とする二重バ
ッファ・出力ディスプレー・システム 。 - 【請求項２】 出力ディスプレーと、第１のフレーム・
バッファと、第２フレーム・バッファと、前記第１およ
び第２のフレーム・バッファへデータの書き込みをする
描画エンジンと、前記第１のフレーム・バッファまたは
前記第２フレーム・バッファからデータを、前記出力デ
ィスプレーへのアナログ・ディスプレー信号へと変換す
る変換手段へと送るマルチプレクサと、前記マルチプレ
クサを制御するレジスタ手段と、第１のディスプレー・
フレームの走査の完了後で次のディスプレー・フレーム
の走査の前の垂直帰線期間を持つタイミング信号を生じ
るビデオ・タイミング信号生成器とを備えている、二重
バッファ・出力ディスプレー・システムにあって、前記
第１のフレーム・バッファおよび前記第２のフレーム・
バッファ相互間の切り換えを行う方法であって、前記第１のフレーム・バッファから前記マルチプレクサ
を介して受けるデータの第１のフレームを、前記変換手
段を用いて、出力ディスプレーでディスプレーされるア
ナログ信号へと変換し 、前記描画エンジンを用いてデータの第２のフレームを、
前記データの第１のフレームの変換中に、前記第２のフ
レーム・バッファへと供給し 、前記描画エンジンが前記データの第２のフレームの供給
を完了した時に完了信号を前記レジスタ手段へと送り 、前記タイミング信号が次の垂直帰線期間に入った時に前
記マルチプレクサの切 り換えを行って、前記第２のフレ
ーム・バッファからのデータが前記変換手段によって前
記出力ディスプレーへのアナログ・ディスプレー信号へ
と変換され得るるようになし 、前記マルチプレクサが前記第１のフレーム・バッファか
ら前記第２のフレーム・バッファへと切り換えられた時
にそれを前記描画用エンジンに知らせて、前記描画用エ
ンジンが前記第１のフレーム・バッファへのデータの供
給を行っても良いことを知らされるようになし 、垂直帰線期間中においてのみ前記前記マルチプレクサに
よる前記第１のフレーム・バッファおよび前記第２のフ
レーム・バッファ相互間の切り換えが行われることを特
徴とする、第１のフレーム・バッファおよび第２のフレ
ーム・バッファ相互間の切り換えを行う方法 。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US71600191A | 1991-06-17 | 1991-06-17 | |
| US716001 | 1991-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05241543A JPH05241543A (ja) | 1993-09-21 |
| JP3316592B2 true JP3316592B2 (ja) | 2002-08-19 |
Family
ID=24876317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18155492A Expired - Fee Related JP3316592B2 (ja) | 1991-06-17 | 1992-06-17 | 二重バッファ・出力ディスプレー・システム、および、第１のフレーム・バッファおよび第２のフレーム・バッファ相互間の切り換えを行う方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5543824A (ja) |
| JP (1) | JP3316592B2 (ja) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812148A (en) * | 1993-11-11 | 1998-09-22 | Oki Electric Industry Co., Ltd. | Serial access memory |
| KR970004346B1 (ko) * | 1994-01-26 | 1997-03-27 | 삼성전자 주식회사 | 듀얼포트를 가지는 그래픽램 및 그래픽램의 시리얼데이타 액세스방법 |
| JPH07319436A (ja) * | 1994-03-31 | 1995-12-08 | Mitsubishi Electric Corp | 半導体集積回路装置およびそれを用いた画像データ処理システム |
| US5742796A (en) * | 1995-03-24 | 1998-04-21 | 3Dlabs Inc. Ltd. | Graphics system with color space double buffering |
| US5727192A (en) * | 1995-03-24 | 1998-03-10 | 3Dlabs Inc. Ltd. | Serial rendering system with auto-synchronization on frame blanking |
| JPH08272344A (ja) * | 1995-03-29 | 1996-10-18 | Hitachi Ltd | 高速画面表示装置及び方法 |
| DE19516667A1 (de) * | 1995-05-05 | 1996-11-14 | Siemens Ag | Speicherverwaltungsverfahren |
| CN1108055C (zh) * | 1995-07-03 | 2003-05-07 | 皇家菲利浦电子有限公司 | 图形图像传输方法及显示信号发生器和发生器与接收器 |
| US5784075A (en) * | 1995-08-08 | 1998-07-21 | Hewlett-Packard Company | Memory mapping techniques for enhancing performance of computer graphics system |
| US5767856A (en) * | 1995-08-22 | 1998-06-16 | Rendition, Inc. | Pixel engine pipeline for a 3D graphics accelerator |
| US5657478A (en) * | 1995-08-22 | 1997-08-12 | Rendition, Inc. | Method and apparatus for batchable frame switch and synchronization operations |
| JP3477666B2 (ja) * | 1995-09-14 | 2003-12-10 | 株式会社リコー | 画像表示制御装置 |
| US5629723A (en) * | 1995-09-15 | 1997-05-13 | International Business Machines Corporation | Graphics display subsystem that allows per pixel double buffer display rejection |
| US5805173A (en) * | 1995-10-02 | 1998-09-08 | Brooktree Corporation | System and method for capturing and transferring selected portions of a video stream in a computer system |
| JP3276822B2 (ja) * | 1995-10-16 | 2002-04-22 | 三洋電機株式会社 | 映像信号処理回路 |
| US5808629A (en) * | 1996-02-06 | 1998-09-15 | Cirrus Logic, Inc. | Apparatus, systems and methods for controlling tearing during the display of data in multimedia data processing and display systems |
| JPH09245179A (ja) * | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | コンピュータグラフィックス装置 |
| US5945975A (en) * | 1996-04-30 | 1999-08-31 | Dresser Ind | Graphics display advertising system for a fuel dispenser |
| US6061069A (en) * | 1996-07-26 | 2000-05-09 | International Business Machines Corporation | Apparatus and method of performing screen to screen blits in a color sliced frame buffer architecture |
| US6209020B1 (en) * | 1996-09-20 | 2001-03-27 | Nortel Networks Limited | Distributed pipeline memory architecture for a computer system with even and odd pids |
| US6172677B1 (en) * | 1996-10-07 | 2001-01-09 | Compaq Computer Corporation | Integrated content guide for interactive selection of content and services on personal computer systems with multiple sources and multiple media presentation |
| US7418672B2 (en) * | 2000-12-21 | 2008-08-26 | Exaflop Llc | Integrated content guide for interactive selection of content and services on personal computer systems with multiple sources and multiple media presentation |
| US6285406B1 (en) | 1997-03-28 | 2001-09-04 | Compaq Computer Corporation | Power management schemes for apparatus with converged functionalities |
| US6047121A (en) | 1997-03-31 | 2000-04-04 | Compaq Computer Corp. | Method and apparatus for controlling a display monitor in a PC/TV convergence system |
| US5905497A (en) * | 1997-03-31 | 1999-05-18 | Compaq Computer Corp. | Automatic and seamless cursor and pointer integration |
| US6307499B1 (en) | 1997-03-31 | 2001-10-23 | Compaq Computer Corporation | Method for improving IR transmissions from a PC keyboard |
| US6011592A (en) * | 1997-03-31 | 2000-01-04 | Compaq Computer Corporation | Computer convergence device controller for managing various display characteristics |
| US5954805A (en) * | 1997-03-31 | 1999-09-21 | Compaq Computer Corporation | Auto run apparatus, and associated method, for a convergent device |
| US6441812B1 (en) | 1997-03-31 | 2002-08-27 | Compaq Information Techniques Group, L.P. | Hardware system for genlocking |
| US6229575B1 (en) | 1997-03-31 | 2001-05-08 | Compaq Computer Corporation | Computer convergence device controller for managing disparate video sources |
| JP3322175B2 (ja) * | 1997-06-17 | 2002-09-09 | 日本ビクター株式会社 | 多相化された画像信号によって表示が行なわれる液晶表示装置に対する多相化された画像信号の供給装置 |
| US5977990A (en) * | 1997-06-30 | 1999-11-02 | Northrop Grumman Corporation | Parallel computer for real time map synthesis |
| JPH1145076A (ja) * | 1997-07-24 | 1999-02-16 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置 |
| US6111595A (en) * | 1997-08-22 | 2000-08-29 | Northern Information Technology | Rapid update video link |
| US7565673B1 (en) | 1997-09-30 | 2009-07-21 | Hewlett-Packard Development Company, L.P. | Apparatus and method for using keyboard macros to control viewing channel |
| US5926175A (en) * | 1997-09-30 | 1999-07-20 | Compaq Computer Corporation | Method and apparatus to prevent top-most windows from interfering with TV mode in a PC/TV |
| AU2352499A (en) * | 1998-02-10 | 1999-08-23 | Intel Corporation | Method and apparatus to synchronize graphics rendering and display |
| JP3881477B2 (ja) | 1999-09-06 | 2007-02-14 | 沖電気工業株式会社 | シリアルアクセスメモリ |
| US6717577B1 (en) | 1999-10-28 | 2004-04-06 | Nintendo Co., Ltd. | Vertex cache for 3D computer graphics |
| US6618048B1 (en) | 1999-10-28 | 2003-09-09 | Nintendo Co., Ltd. | 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components |
| US6747656B2 (en) * | 2000-04-07 | 2004-06-08 | Sony Corporation | Image processing apparatus and method of the same, and display apparatus using the image processing apparatus |
| US7088322B2 (en) | 2000-05-12 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7184059B1 (en) | 2000-08-23 | 2007-02-27 | Nintendo Co., Ltd. | Graphics system with copy out conversions between embedded frame buffer and main memory |
| US6937245B1 (en) | 2000-08-23 | 2005-08-30 | Nintendo Co., Ltd. | Graphics system with embedded frame buffer having reconfigurable pixel formats |
| US6636214B1 (en) | 2000-08-23 | 2003-10-21 | Nintendo Co., Ltd. | Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode |
| US7538772B1 (en) | 2000-08-23 | 2009-05-26 | Nintendo Co., Ltd. | Graphics processing system with enhanced memory controller |
| US7061502B1 (en) | 2000-08-23 | 2006-06-13 | Nintendo Co., Ltd. | Method and apparatus for providing logical combination of N alpha operations within a graphics system |
| US6700586B1 (en) | 2000-08-23 | 2004-03-02 | Nintendo Co., Ltd. | Low cost graphics with stitching processing hardware support for skeletal animation |
| US7576748B2 (en) * | 2000-11-28 | 2009-08-18 | Nintendo Co. Ltd. | Graphics system with embedded frame butter having reconfigurable pixel formats |
| US6707458B1 (en) | 2000-08-23 | 2004-03-16 | Nintendo Co., Ltd. | Method and apparatus for texture tiling in a graphics system |
| US7196710B1 (en) | 2000-08-23 | 2007-03-27 | Nintendo Co., Ltd. | Method and apparatus for buffering graphics data in a graphics system |
| US6811489B1 (en) | 2000-08-23 | 2004-11-02 | Nintendo Co., Ltd. | Controller interface for a graphics system |
| US7561155B1 (en) * | 2000-10-23 | 2009-07-14 | Evans & Sutherland Computer Corporation | Method for reducing transport delay in an image generator |
| US7038689B2 (en) * | 2002-02-19 | 2006-05-02 | Intel Corporation | Sparse refresh double-buffering |
| JP2003324644A (ja) * | 2002-05-07 | 2003-11-14 | Canon Inc | 映像信号処理装置、画像表示制御方法、記憶媒体、及びプログラム |
| US7617291B2 (en) * | 2003-12-19 | 2009-11-10 | Broadcom Corporation | System and method for supporting TCP out-of-order receive data using generic buffer |
| US7511713B2 (en) * | 2004-03-02 | 2009-03-31 | Ittiam Systems (P) Ltd. | Method and apparatus for high rate concurrent read-write applications |
| JP4749002B2 (ja) * | 2005-02-25 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | データ転送装置、画像処理装置及びデータ転送制御方法 |
| US7394465B2 (en) * | 2005-04-20 | 2008-07-01 | Nokia Corporation | Displaying an image using memory control unit |
| JP4327173B2 (ja) * | 2006-04-19 | 2009-09-09 | 株式会社ソニー・コンピュータエンタテインメント | グラフィックスプロセッサ、描画処理装置および描画制御方法 |
| US8102401B2 (en) * | 2007-04-25 | 2012-01-24 | Atmel Corporation | Display controller operating mode using multiple data buffers |
| JP4381434B2 (ja) * | 2007-06-28 | 2009-12-09 | 株式会社東芝 | 携帯電話機 |
| US20090319933A1 (en) * | 2008-06-21 | 2009-12-24 | Microsoft Corporation | Transacted double buffering for graphical user interface rendering |
| US8310494B2 (en) * | 2008-09-30 | 2012-11-13 | Apple Inc. | Method for reducing graphics rendering failures |
| US9318056B2 (en) | 2010-02-25 | 2016-04-19 | Nokia Technologies Oy | Apparatus, display module and methods for controlling the loading of frames to a display module |
| JP5754208B2 (ja) * | 2011-03-29 | 2015-07-29 | 富士通株式会社 | 画像処理装置、画像処理システム、及びバンク管理方法 |
| US9129581B2 (en) | 2012-11-06 | 2015-09-08 | Aspeed Technology Inc. | Method and apparatus for displaying images |
| CN108184159B (zh) * | 2016-12-08 | 2020-09-08 | 武汉斗鱼网络科技有限公司 | 一种进度条的实现方法及装置 |
| KR102424794B1 (ko) * | 2017-10-24 | 2022-07-25 | 삼성전자주식회사 | 이미지를 표시하는 전자 장치 및 그 제어 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4496976A (en) * | 1982-12-27 | 1985-01-29 | Rockwell International Corporation | Reduced memory graphics-to-raster scan converter |
| US4609917A (en) * | 1983-01-17 | 1986-09-02 | Lexidata Corporation | Three-dimensional display system |
| US4777485A (en) * | 1985-09-13 | 1988-10-11 | Sun Microsystems, Inc. | Method and apparatus for DMA window display |
| US4841292A (en) * | 1986-08-11 | 1989-06-20 | Allied-Signal Inc. | Third dimension pop up generation from a two-dimensional transformed image display |
| US4862154A (en) * | 1986-10-31 | 1989-08-29 | International Business Machines Corporation | Image display processor for graphics workstation |
| US5061919A (en) * | 1987-06-29 | 1991-10-29 | Evans & Sutherland Computer Corp. | Computer graphics dynamic control system |
| US4954819A (en) * | 1987-06-29 | 1990-09-04 | Evans & Sutherland Computer Corp. | Computer graphics windowing system for the display of multiple dynamic images |
| US4910683A (en) * | 1988-12-20 | 1990-03-20 | Sun Microsystems, Inc. | Method and apparatus for fractional double buffering |
| US5034817A (en) * | 1990-02-28 | 1991-07-23 | The United States Of America As Represented By The Secretary Of The Navy | Reconfigurable video line digitizer and method for storing predetermined lines of a composite video signal |
-
1992
- 1992-06-17 JP JP18155492A patent/JP3316592B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-28 US US08/520,301 patent/US5543824A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05241543A (ja) | 1993-09-21 |
| US5543824A (en) | 1996-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3316592B2 (ja) | 二重バッファ・出力ディスプレー・システム、および、第１のフレーム・バッファおよび第２のフレーム・バッファ相互間の切り換えを行う方法 | |
| US5838389A (en) | Apparatus and method for updating a CLUT during horizontal blanking | |
| US8026919B2 (en) | Display controller, graphics processor, rendering processing apparatus, and rendering control method | |
| US5179639A (en) | Computer display apparatus for simultaneous display of data of differing resolution | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| CA2011102A1 (en) | Method and apparatus for detecting changes in raster data | |
| JPS61279982A (ja) | ビデオ画像作成方法および装置 | |
| JPS62192791A (ja) | イメ−ジ表示装置 | |
| EP0487299B1 (en) | Mosaic picture display apparatus and external storage unit used therefor | |
| JPH06214549A (ja) | 二重緩衝方式出力表示システムにおける表示装置及び表示方法 | |
| JPH07113818B2 (ja) | オペレータが選択した像部分の表示方法及び装置 | |
| JP2004105311A (ja) | ゲーム用エミュレータプログラム | |
| JPH10116061A (ja) | 複数同時表示システム及びディスプレイの制御方法 | |
| US5371513A (en) | Apparatus for generating programmable interrupts to indicate display positions in a computer | |
| US6411338B1 (en) | Producing a series of images for display on a display device | |
| CN102142238A (zh) | 图像显示*** | |
| JP3823884B2 (ja) | 大画面表示方式 | |
| JPH02312380A (ja) | 表示装置 | |
| JPH11282430A (ja) | パチンコ用大型画像表示装置 | |
| JPS62239672A (ja) | 表示方法 | |
| JPH07147659A (ja) | 液晶パネル駆動回路 | |
| JPH0720833A (ja) | グラフィックスコンピュータ | |
| JP2902978B2 (ja) | Ｌｅｄ表示装置およびその映像表示方法 | |
| JP4390027B2 (ja) | 画像信号の処理方法および処理装置 | |
| JPS5972272A (ja) | ラスタスキヤン型ハ−ドコピ−制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |