JP3314724B2 - 電力増幅回路および電力自動制御方法 - Google Patents

電力増幅回路および電力自動制御方法

Info

Publication number
JP3314724B2
JP3314724B2 JP16927398A JP16927398A JP3314724B2 JP 3314724 B2 JP3314724 B2 JP 3314724B2 JP 16927398 A JP16927398 A JP 16927398A JP 16927398 A JP16927398 A JP 16927398A JP 3314724 B2 JP3314724 B2 JP 3314724B2
Authority
JP
Japan
Prior art keywords
efficiency
power
value
control
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16927398A
Other languages
English (en)
Other versions
JPH11346134A (ja
Inventor
裕 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16927398A priority Critical patent/JP3314724B2/ja
Priority to US09/323,401 priority patent/US6169455B1/en
Priority to EP99110637A priority patent/EP0963036A3/en
Publication of JPH11346134A publication Critical patent/JPH11346134A/ja
Application granted granted Critical
Publication of JP3314724B2 publication Critical patent/JP3314724B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無線送信機等にお
いて用いられる自動電力制御機能を有する電力増幅回路
に関する。
【０００２】
【従来の技術】無線送信機の送信電力は、消費電力節減
や周波数資源有効活用等の見地から、十分で、かつ、過
大にならないような値に設定されることが望ましい。例
えば、携帯型無線機にあっては、基地局における携帯型
無線機からの受信信号のレベルが小さいときには携帯型
無線機の送信電力を上げるような制御が行われる。ま
た、基地局における携帯型無線機からの受信信号のレベ
ルが大きいときには携帯型無線機の送信電力を下げるよ
うな制御が行われる。従って、無線送信機は、送信電力
を各設定レベルに一致させる自動出力電力制御（ＡＰ
Ｃ）機能を有する。
【０００３】図１５は、実開平３−９５２２号公報に記
載されたＡＰＣ機能を有する従来の電力増幅回路を示す
ブロック図である。図において、ＦＥＴによる前置増幅
器４１と増幅器４２とは、入力端子１に入力される入力
信号を増幅する。増幅器４２からの出力信号は出力端子
２から出力されるが、出力電力レベルが検波回路４で検
出される。ＡＰＣ回路９は、検波回路４で検出された出
力電力レベルと設定入力端子１０に入力される出力電力
設定値とを入力する。そして、出力電力レベルが出力電
力設定値に一致するように、前置増幅器４１および増幅
器４２のドレイン電圧を決定し前置増幅器４１および増
幅器４２のドレイン端子にその電圧を印加する。
【０００４】アイドル電流制御回路４３には、出力電力
設定値とＡＰＣ回路９が決定したドレイン電圧とが入力
されている。そして、アイドル電流制御回路４３は、そ
のときの出力電力設定値とドレイン電圧とにもとづいて
電力効率が最大になるように無信号時のアイドル電流を
定め、アイドル電流に対応した電圧を前置増幅器４１お
よび増幅器４２のゲートに印加する。このように、アイ
ドル電流制御回路４３は、電力効率が上がるように、前
置増幅器４１および増幅器４２のゲートバイアスを制御
する。
【０００５】
【発明が解決しようとする課題】しかし、上記の電力増
幅回路は、それぞれの出力電力設定値に応じてアイドル
電流を制御するのであって、実際に効率を測定したり算
出したりして、その結果に応じて制御を行っているもの
ではない。すなわち、効率に関して、ＡＰＣ機能による
制御出力に応じてゲートバイアスを決定するという開ル
ープ制御になっている。すると、各出力電力設定値に応
じて画一的にゲートバイアス値が決められる。しかし、
出力電力設定値が同じであっても、入力電圧レベル、温
度、周波数等が異なると最大効率を与えるゲートバイア
ス値は同じであるとは限らない。従って、上記の電力増
幅回路は、最大効率を与えるゲートバイアス値が最適値
からずれてしまうという課題がある。
【０００６】また、一般に、増幅器の特性（入出力特
性、温度特性、周波数特性、出力電力対ドレイン電圧特
性、効率対ゲート電流特性、静特性など）にはばらつき
がある。特性がばらついても電力増幅回路における電力
効率を高く維持するには、各電力増幅回路における増幅
器の特性を測定して、各電力増幅回路毎にアイドル電流
制御回路４３の入出力特性を調整する必要がある。その
ような作業を行うのでは、量産しずらくなるとともにコ
スト増を招く。
【０００７】そこで、本発明は、出力電圧レベル、入力
電圧レベル、温度、周波数等の動作条件が変化しても常
に高い電力効率が得られ、かつ、増幅器の特性にばらつ
きがあっても自動的に電力効率が高い状態に維持される
ＡＰＣ機能を有する電力増幅回路を提供することを目的
とする。
【０００８】なお、ゲートバイアスを制御することによ
って電力効率の向上をめざした他のＡＰＣ機能を有する
電力増幅回路として、特開平８−５１３１７号公報に記
載されたものがあるが、その電力増幅回路は、ＡＰＣ回
路の出力に応じたゲートバイアスを設定するだけであっ
て、やはり、各ＡＰＣ回路の出力値に応じて画一的にゲ
ートバイアス値が決められる。しかし、出力値が同じで
あっても、入力電圧レベル、温度、周波数等が異なると
最大効率を与えるゲートバイアス値は同じであるとは限
らない。
【０００９】
【課題を解決するための手段】本発明による電力増幅回
路は、出力電力レベルを出力電力設定値に追従させるＡ
ＰＣループを有し、電力効率（出力電力／入力電力）を
検出して電力効率が最大になるように、電力増幅回路に
備えられている増幅器のバイアス値を制御する効率制御
ループを備えたものである。
【００１０】効率制御ループは、入力電流、入力電圧お
よび電力増幅回路の出力電力レベルを導入して電力増幅
回路の電力効率を算出する演算手段と、演算手段から出
力された効率値にもとづいて増幅器のバイアス値を制御
するバイアス制御手段とを備えた構成であってもよい。
【００１１】演算手段は、所定時間毎に効率値を算出す
るものであって、バイアス制御手段は、今回演算手段か
ら出力された効率値と、前回の制御タイミング時に演算
手段から出力された効率値とを比較し、双方の効率値が
不一致である場合に増幅器のバイアス値を変化させる構
成であってもよい。また、バイアス制御手段は、今回演
算手段から出力された効率値が前回の効率値よりも大き
い場合には、前回の制御タイミング時に変化させた方向
と同方向にバイアス値を変化させ、今回演算手段から出
力された効率値が前回の効率値よりも小さい場合には、
前回の制御タイミング時に変化させた方向と逆方向にバ
イアス値を変化させる構成であってもよい。ここで、増
幅器はＦＥＴであり、ＡＰＣループはＦＥＴのドレイン
バイアス値を制御し、効率制御ループはＦＥＴのゲート
バイアス値を制御するように構成されていてもよい。
【００１２】また、ＡＰＣループの応答速度は、効率制
御ループの応答速度よりも速いことが好ましい。効率制
御ループは、増幅器の出力電力レベルが出力電力設定値
に一致しているときに制御動作を行う構成であってもよ
い。さらに、電力増幅回路は、各出力電力設定値におけ
る最大効率を与える制御設定値を格納し、出力電力設定
値が変化すると変化後の値に対応した制御設定値を増幅
器に出力するプリセット手段を備えた構成であってもよ
い。
【００１３】電力増幅回路は、増幅器の入力電力レベル
を検出する入力レベル検出手段を備え、プリセット手段
は、各入力電力レベルにおける最大効率を与える制御設
定値を有し、入力電力レベルが変化すると変化後の値に
対応した制御設定値を増幅器に出力する構成であっても
よい。
【００１４】また、温度を検知する温度検知手段を備
え、プリセット手段は、各温度における最大効率を与え
るバイアス値を格納し、温度が変化すると変化後の値に
対応した制御設定値を増幅器に出力する構成であっても
よい。
【００１５】そして、プリセット手段は、各周波数にお
ける最大効率を与える制御設定値を格納し、増幅器に入
力される信号の周波数が変化すると変化後の値に対応し
た制御設定値を増幅器に出力する構成であってもよい。
さらに、上記の各電力増幅回路は、定包絡線変調された
信号を増幅するものであってもよい。
【００１６】本発明による電力自動制御方法は、電力増
幅回路の出力電力レベルを検出し、検出された出力電力
レベルが出力電力設定値に一致するように電力増幅回路
に備えられた増幅器を制御し、電力増幅回路の電力効率
を測定し、電力効率が最大になるように増幅器のバイア
ス値を制御するように構成される。
【００１７】電力自動制御方法は、間欠的に増幅器の電
力効率を測定し、測定された効率値と前回の測定タイミ
ング時に測定された効率値とを比較し、双方の効率値が
不一致である場合に電力効率が向上する方向に増幅器の
バイアス値を変化させるように構成されていてもよい。
【００１８】また、測定された効率値が前回の効率値よ
りも大きい場合には前回の測定タイミング時に変化させ
た方向と同方向にバイアス値を変化させ、測定された効
率値が前回の効率値よりも小さい場合には前回の測定タ
イミング時に変化させた方向と逆方向にバイアス値を変
化させるように構成されていてもよい。さらに、上記の
各電力自動制御方法は、定包絡線変調された信号を電力
制御対象信号とするものであってもよい。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。 実施の形態１．図１は、本発明による電力増幅回路の第
１の実施の形態を示すブロック図である。図において、
ＭＯＳＦＥＴによる増幅器３は、入力端子１に入力され
る入力信号を増幅する。増幅器３からの出力信号は出力
端子２から出力されるが、出力電力レベルが検波回路４
で検出される。ＡＰＣ回路９は、検波回路４で検出され
た出力電力レベルと設定入力端子１０に入力される出力
電力設定値とを入力する。そして、出力電力レベルが出
力電力設定値に一致するように、増幅器３のドレイン電
圧を決定し制御指令値をドレイン電圧制御回路６に出力
する。ドレイン電圧制御回路６は、増幅器３のドレイン
端子に制御指令値に応じた電圧を印加する。
【００２０】図２は、増幅器３およびドレイン電圧制御
回路６の一構成例を示す回路図である。図２に示す例で
は、増幅器３は、コンデンサＣinを介して入力信号をゲ
ートに導入するＦＥＴ３１が用いられている。また、Ｆ
ＥＴ３１のゲートには、ゲート電圧制御回路５が制御す
るゲートバイアス電圧が抵抗ＲA を介して印加されてい
る。ＦＥＴ３１のドレインには、ドレイン電圧制御回路
６が制御するドレインバイアス電圧が抵抗ＲD を介して
印加されている。ＦＥＴ３１の出力は、抵抗ＲD および
コンデンサＣout を介して取り出される。ドレイン電圧
制御回路６において、Ｎ−ｃｈのＭＯＳＦＥＴ６１で制
御された電源電圧Ｖddが増幅器３のドレインに印加され
る。ＭＯＳＦＥＴ６１のゲートには、ＡＰＣ回路９が決
定した制御指令値に応じた電圧が演算増幅器６２を介し
て印加される。
【００２１】ドレイン電圧制御回路６と電源との間に
は、電流計８および電圧計７が設けられている。演算回
路１１は、電流計８の電流値、電圧計７の電圧値、およ
び検波回路４で検出された出力電力レベルを入力する。
そして、それらにもとづいて電力効率を算出し、算出し
た効率値を記憶素子１２および比較回路１３に出力す
る。
【００２２】比較回路１３は、記憶素子１２に書き込ま
れている一巡前の効率値と、演算回路１１から送られて
くる現在の効率値とを比較し、比較結果にもとづいて電
力効率が最大になるようなゲート電圧値を決定する。そ
して、決定値を制御指令値としてゲート電圧制御回路５
に出力する。ゲート電圧制御回路５は、増幅器３のゲー
ト端子に制御指令値に応じた電圧を印加する。ここで、
一巡とは、間欠的に増幅器３のゲート電圧制御が行われ
るときの制御間隔の意味である。
【００２３】なお、ゲート電圧制御回路５の制御によっ
て増幅器３のゲート電圧が変えられると増幅器３の出力
電圧レベルが変化するが、ＡＰＣ回路９によって増幅器
３のドレイン電圧が制御されるので、出力電力レベルは
出力電力設定値に保たれる。
【００２４】また、この実施の形態では、演算手段は演
算回路１１で実現され、バイアス制御手段は比較回路１
３およびゲート電圧制御回路５で実現される。ＡＰＣ回
路９、演算回路１１、記憶素子１２および比較回路１３
は、例えば、１つのマイクロプロセッサで実現すること
ができる。その場合には、ＡＰＣループの処理と効率制
御ループの処理とは、ソフトウェアで実現される。
【００２５】次に、図３を参照して、電力効率を最大に
するための効率制御ループの制御について具体的に説明
する。図３は、ＭＯＳＦＥＴによる増幅器３の出力電力
レベルをパラメータとして、入力電力レベル、温度およ
び周波数を一定としたときの電力効率とゲート電圧のド
レイン電圧依存性を示す説明図である。
【００２６】図３に示すように、出力電力レベルと、入
力電力レベル、温度および周波数とが決まると、最大効
率を与えるドレイン電圧とゲート電圧の組み合わせはた
だ一つ存在することがわかる。すなわち、入力電力レベ
ル、温度、周波数が一定の場合に出力電力レベルを変化
させると、図３において破線で示した線上にドレイン電
圧およびゲート電圧があるときに最大効率を与える。
【００２７】例えば、出力電力レベルが３２ｄＢｍの場
合には、最大効率を与えるドレイン電圧とゲート電圧の
組み合わせは、ａ点におけるドレイン電圧とゲート電圧
である。また、出力電力レベルが３４ｄＢｍの場合に
は、最大効率を与えるドレイン電圧とゲート電圧の組み
合わせは、ｂ点におけるドレイン電圧とゲート電圧であ
る。
【００２８】最大効率を与えるドレイン電圧とゲート電
圧の組み合わせがただ１つに決まる理由は以下のとおり
である。最大効率を与えるドレイン電圧よりもドレイン
電圧を下げた場合、所定の出力電力レベルを得るために
ゲート電圧を増加させてドレイン電流を増加させる必要
がある。そのため、増幅器３の動作級がよりＡ級に近づ
いて電力効率が下がる。また、最大効率を与えるドレイ
ン電圧よりもドレイン電圧を上げると、増幅器３の飽和
出力電力も増大し飽和出力電力と所定の出力電力レベル
との差が大きくなる。すなわち、出力バックオフが大き
くなるために効率が下がってしまう。つまり、動作級と
出力バックオフのトレードオフによって、最大効率を与
えるドレイン電圧とゲート電圧の組み合わせがただ１つ
に決まる。
【００２９】次に、動作について説明する。上述したよ
うに、この実施の形態の電力増幅回路は、ＡＰＣループ
と効率制御ループとを含む。図４は、ＡＰＣループの動
作を示すフローチャートである。ＡＰＣループは、図１
において破線で示されているように、増幅器３、検波回
路４、ＡＰＣ回路９およびドレイン電圧制御回路６を含
むループである。この例では、ＡＰＣループの一巡は１
ｍｓであり、ＡＰＣ回路９は、１ｍｓ毎にドレイン電圧
制御回路６を制御する。
【００３０】ＡＰＣループにおいて、検波回路４は、検
波電圧にもとづいて増幅器３の出力電力を得る（ステッ
プＳ１）。例えば、検波回路４は、検波電圧−出力電力
のテーブルを有し、検波電圧にもとづいてテーブルを検
索することによって出力電力を得る。そして、１ｍｓの
タイマを起動する（ステップＳ２）。
【００３１】ＡＰＣ回路９は、設定入力端子１０に入力
される出力電力設定値と検波回路４で検出された出力電
力レベルとを入力し、それらを比較する（ステップＳ
３）。そして、出力電力設定値よりも検出された出力電
力レベルの方が高い場合には、ドレイン電圧を減少する
ようにドレイン電圧制御回路６を制御する（ステップＳ
４）。また、出力電力設定値よりも検出された出力電力
レベルの方が低い場合には、ドレイン電圧を増加するよ
うにドレイン電圧制御回路６を制御する（ステップＳ
５）。出力電力設定値と検出された出力電力レベルとが
一致している場合には、ドレイン電圧制御回路６に与え
られている制御指令値を維持する（ステップＳ６）。
【００３２】ドレイン電圧制御回路５は、ＡＰＣ回路９
からの制御指令値に応じて、増幅器３のドレイン電圧を
上げるか、下げるか、または維持する（ステップＳ
７）。その後、タイマが１ｍｓの計時を完了したら（ス
テップＳ８）、カウンタを＋１する（ステップＳ９）。
このカウンタは、効率制御ループの制御タイミングを決
めるために使用される。
【００３３】図５は、効率制御ループの動作を示すフロ
ーチャートである。効率制御ループは、図１において破
線で示されているように、増幅器３、演算回路１１、記
憶素子１２、比較回路１３およびゲート電圧制御回路５
を含むループである。また、効率制御ループは、ＡＰＣ
ループと並行して動作している。この例では、効率制御
ループの応答速度は、ＡＰＣループの応答速度の１／７
に設定されている。従って、上述したカウンタの値が７
になると、演算回路１１は電力効率の演算を行い、比較
回路１３はゲート電圧制御回路５の制御を行う。
【００３４】演算回路１１は、カウンタの値が７になる
のを待ち（ステップＳ１１）、カウンタの値が７になっ
たらカウンタを初期化する（ステップＳ１２）。なお、
カウンタは、上述したように、ＡＰＣループの制御にお
いてカウントアップされる。そして、演算回路１１は、
電流計８で検出された電流、電圧計７で検出された電
圧、および検波回路４で検出された出力電力レベルを入
力する（ステップＳ１３〜Ｓ１５）。さらに、検出され
た電圧値と電流値から入力電力を算出するとともに、入
力電力と出力電力レベルとから増幅器３の電力効率を算
出する（ステップＳ１６）。演算回路１１は、算出した
効率値を比較回路１３に出力するとともに、記憶素子１
２に記憶する（ステップＳ１７）。なお、ここでの電力
効率は、ドレイン電圧制御回路６およびゲート電圧制御
回路５における消費電力も加味された値である。
【００３５】比較回路１３は、入力した効率値と、一巡
前に記憶素子１２に記憶された効率値とを比較する（ス
テップＳ１８）。効率制御ループの一巡は、この例で
は、１×７＝７ｍｓである。現在の効率値が一巡前の効
率値よりも大きい場合には、比較回路１３は、一巡前に
制御した方向と同方向にゲート電圧制御回路５を制御す
る（ステップＳ１９）。同方向とは、一巡前にゲート電
圧を上げるように制御した場合にはゲート電圧を上げる
方向であり、一巡前にゲート電圧を下げるように制御し
た場合にはゲート電圧を下げる方向である。現在の効率
値が一巡前の効率値よりも小さい場合には、比較回路１
３は、一巡前に制御した方向と逆方向にゲート電圧制御
回路５を制御する（ステップＳ２０）。そして、現在の
効率値が一巡前の効率値と等しい場合には、比較回路１
３は、一巡前のゲート電圧が維持されるようにゲート電
圧制御回路５を制御する（ステップＳ２１）。
【００３６】ゲート電圧制御回路５は、比較回路１３の
制御指令値に応じて、増幅器３のゲート電圧を上げる
か、下げるか、または維持する（ステップＳ２２）。ゲ
ート電圧制御回路５の制御によって増幅器３のゲート電
圧が変えられると増幅器３の出力電圧レベルが変化する
が、ＡＰＣループによって直ちに増幅器３のドレイン電
圧が制御されるので、出力電力レベルは出力電力設定値
に保たれる。従って、増幅器３の出力電力レベルは出力
電力設定値に維持され、かつ、増幅器３のゲートバイア
ス値は最大効率が得られるバイアス点に収束する。
【００３７】ここで、効率制御ループの応答速度がＡＰ
Ｃループの応答速度よりも速いと、出力電力レベルが制
御される前に効率制御ループによってゲート電圧が下限
まで下げられてしまい、出力電力レベルが制御されなく
なってしまうおそれがある。そこで、効率制御ループの
応答速度は、ＡＰＣループの応答速度よりも遅くなって
いる。
【００３８】この例では、ＡＰＣループの処理（出力電
力のサンプリング処理および演算処理とドレイン電圧制
御処置）が７回実行される毎に効率制御ループの処理
（すなわち、入力電流、入力電圧および出力電力のサン
プリング処理および演算処理とゲート電圧制御処置）が
１回実行されるように構成することによって、ＡＰＣル
ープの応答速度が効率制御ループの応答速度の７倍に設
定された。また、効率制御ループの応答速度は、例え
ば、データ伝送速度が５．６ｋｂｐｓのときに５ｍｓ程
度に設定されるが、その速度は、上記のタイマの設定値
を変えることによって容易に実現できる。また、カウン
タの判定値（この例では７）を変えることによって、Ａ
ＰＣループの応答速度と効率制御ループの応答速度との
比を容易に変えることができる。なお、この例では、Ａ
ＰＣループの処理と効率制御ループの処理とが同期して
いたが、ＡＰＣループの応答速度が効率制御ループの応
答速度よりも速ければ、同期していなくてもよい。
【００３９】図６は、上述した制御によって最大効率を
与えるバイアス点に収束する様子を示すタイミング図で
ある。図６に示す例は、出力電力設定値が３２ｄＢｍか
ら３４ｄＢｍに変化した場合の例であり、ＡＰＣループ
の応答速度を効率制御ループの応答速度の７倍にした例
である。
【００４０】図６に示すように、出力電力設定値が３２
ｄＢｍから３４ｄＢｍに変更されると、まず、ＡＰＣル
ープによって、増幅器３の出力電力値が３４ｄＢｍに向
かっていく（図６のＡ参照）。それに伴って効率は低下
する。効率制御ループが動作すると効率が向上するが、
それに伴って増幅器３の出力電力値が３４ｄＢｍからず
れる（図６のＢ参照）。しかし、ＡＰＣループによっ
て、出力電力値はすぐに３４ｄＢｍに戻る。以後、効率
制御ループによる効率向上とＡＰＣループによる出力電
力制御とが繰り返されて、増幅器３の出力は、最大効率
を呈する３４ｄＢｍに落ちつく。
【００４１】次に、出力電力設定値が変更されたときの
具体的制御動作について図７を参照して説明する。図７
は、出力電力設定値が３２ｄＢｍから３４ｄＢｍに変化
した場合の動作例を示す説明図である。ここでは、収束
の様子がわかりやすいようにゲート電圧の制御ステップ
を実用的なステップよりも大きくして示す。また、説明
を容易にするために、比較回路１３は、非常に微少な差
も検出できるものとする。そして、ＡＰＣループの応答
速度は、効率制御ループの応答速度よりも十分速いもの
とする。
【００４２】図７に示すように、出力電力レベルが３２
ｄＢｍのときに、バイアス点は最大効率を与える点１０
１に設定されている。また、出力電力レベルが３４ｄＢ
ｍのときの最大効率を与えるバイアス点は点１０６であ
るとする。出力電力設定値が３４ｄＢｍに変化すると、
ＡＰＣループの制御によってドレイン電圧が増加しバイ
アス点が点１０２に移動する。
【００４３】効率制御ループにおける演算回路１１は、
点１０２におけるバイアス条件での効率値を算出し、記
憶素子１２および比較回路１３に効率値を出力する。比
較回路１３は、点１０２におけるバイアス条件での効率
値と、記憶素子１２に記憶されていた一巡前の効率値と
を比較する。このとき、現在の効率値は、一巡前の効率
値とは異なるので、比較回路１３は、ゲート電圧制御回
路５に対して、ゲート電圧を変えるように指示する。よ
って、バイアス点は、点１０３または点１１１に移動す
る。
【００４４】例えば、現在の効率値が一巡前の効率値よ
りも低く、一巡前のタイミングにおいてゲート電圧を上
げるように制御していたときには、比較回路１３は、逆
方向すなわちゲート電圧を下げるようにゲート電圧制御
回路５に対して指示する。すると、バイアス点は点１１
１に移動する。また、現在の効率値が一巡前の効率値よ
りも低く、一巡前のタイミングにおいてゲート電圧を下
げるように制御していたときには、比較回路１３は、逆
方向すなわちゲート電圧を上げるようにゲート電圧制御
回路５に対して指示する。すると、バイアス点は点１０
３に移動する。要するに、そのときの条件（入力電力レ
ベル、出力電力レベル、温度、周波数、増幅器３の特性
および出力電力レベルの変化量）に応じて、バイアス点
は、点１０３および点１１１のいずれかに移動する。
【００４５】なお、一巡前のタイミングにおいてゲート
電圧を維持するように制御していたときには、比較回路
１３は、ゲート電圧を上げる方向か下げる方向かのいず
れかの制御を行う。
【００４６】バイアス点が点１０３に移動した場合（ゲ
ート電圧を上げる方向の制御が働いた場合）は、ＡＰＣ
ループの制御によって、バイアス点は直ちに点１０４に
移動する。すると、効率制御ループにおける演算回路１
１は、点１０４におけるバイアス条件での効率値を算出
し、記憶素子１２および比較回路１３に効率値を出力す
る。点１０４におけるバイアス条件での効率値は一巡前
の効率値すなわち点１０２におけるバイアス条件での効
率値よりも大きくなっているので、比較回路１３は、ゲ
ート電圧制御回路５に対して、前回と同じ方向にゲート
電圧を制御するように指示する。前回はゲート電圧を上
げる方向の制御が働いたので、ゲート電圧制御回路５は
ゲート電圧を上げる。従って、バイアス点は点１０５に
移動する。すると、ＡＰＣループの制御によってバイア
ス点は直ちに点１０６に移動する。
【００４７】すると、効率制御ループにおける演算回路
１１は、点１０６におけるバイアス条件での効率値を算
出し、記憶素子１２および比較回路１３に効率値を出力
する。点１０６におけるバイアス条件での効率値は一巡
前の効率値すなわち点１０４におけるバイアス条件での
効率値よりも大きくなっているので、比較回路１３は、
ゲート電圧制御回路５に対して、前回と同じ方向にゲー
ト電圧を制御するように指示する。前回はゲート電圧を
上げる方向の制御が働いたので、ゲート電圧制御回路５
はゲート電圧を上げる。従って、バイアス点は点１０７
に移動するが、ＡＰＣループの制御によってバイアス点
は直ちに点１０８に移動する。
【００４８】点１０８におけるバイアス条件での効率値
は、点１０６におけるバイアス条件での効率値よりも小
さくなっているので、今度は、逆方向にゲート電圧が制
御される。よって、バイアス点は点１０９に移動する。
しかし、ＡＰＣループの制御によってバイアス点は直ち
に点１０６に移動する。点１０６におけるバイアス条件
での効率値は点１０８におけるバイアス条件での効率値
よりも大きくなっているので、同方向にゲート電圧が制
御されてバイアス点は点１１０に移動する。しかし、Ａ
ＰＣループの制御によってバイアス点は直ちに点１０４
に移動する。
【００４９】このように、バイアス点は、点１０４、点
１０５、点１０６、点１０７、点１０８、点１０９、点
１０６、点１１０、点１０４への移動を繰り返し、最大
効率を与えるバイアス点である点１０６にほぼ収束す
る。
【００５０】出力電力設定値が３４ｄＢｍに変更された
ときにバイアス点が点１１０に移動した場合（ゲート電
圧を下げる方向の制御が働いた場合）には、ＡＰＣルー
プの制御によって、バイアス点は直ちに点１１２に移動
する。点１１２におけるバイアス条件での効率値は点１
０２におけるバイアス条件での効率値よりも小さくなっ
ているので、前回と逆方向（この場合にはゲート電圧を
上げる方向）にゲート電圧が制御されてバイアス点が点
１１３に移動するが、ＡＰＣループの制御によってバイ
アス点は直ちに点１０２に移動する。
【００５１】点１０２におけるバイアス条件での効率値
は点１１２におけるバイアス条件での効率値よりも大き
くなっているので、前回と同方向にゲート電圧が制御さ
れてバイアス点が点１０３に移動するが、ＡＰＣループ
の制御によってバイアス点は直ちに点１０４に移動す
る。以後、上述した場合と同様に、点１０４、点１０
５、点１０６、点１０７、点１０８、点１０９、点１０
６、点１１０、点１０４への移動を繰り返し、最大効率
を与えるバイアス点にほぼ収束する。
【００５２】ここでは、収束の様子が分かりやすいよう
に、ゲート電圧の制御ステップを大きくし、さらに比較
回路１３は非常に微少な差も検出できるものとしたの
で、バイアス点は１点に収束しなかった。しかし、現実
には、ゲート電圧の制御ステップと比較回路１３の判定
基準とを適切に設定することによってバイアス点は１点
に収束する。
【００５３】ゲート電圧の制御ステップを大きくし、比
較回路１３における判定基準を緩くすると、１ステップ
で効率が大きく変化するが比較回路１３がその差を検出
できず効率が変化していないと判断する可能性がある。
その場合には、本来の最大効率与えるバイアス点からず
れて収束するおそれがある。また、ゲート電圧の制御ス
テップを小さくしすぎると、比較回路１３における判定
基準が緩い場合には、１ステップでの効率変化がほとん
どないので、比較回路１３がその差を検出できず本来の
最大効率与えるバイアス点に到達する前に収束したと判
断するおそれがある。そして、ゲート電圧の制御ステッ
プが小さく、かつ、比較回路１３における判定基準が厳
しい場合には、１ステップでの効率変化は小さいが、比
較回路１３が小さな差も検出するので、バイアス点は、
最大効率を与える点の回りを移動し続ける。
【００５４】従って、実用的には、ゲート電圧の制御ス
テップと比較回路１３の分解能とを、点１０６の隣接点
１０４，１０８における効率と点１０６における効率と
の差を検出できない程度にしておく。例えば、制御ステ
ップを数ｍＶ／ステップ程度とし、比較回路１３におけ
る効率の分解能を±０．０５％程度とする。すると、バ
イアス点が点１０６に移動し演算回路１１が点１０６に
おけるバイアス条件での効率値を算出したときに、比較
回路１３は、点１０６におけるバイアス条件での効率値
と点１０４におけるバイアス条件での効率値とが一致し
ていること検出する。よって、比較回路１３は、ゲート
電圧を維持するように制御する。その結果、バイアス点
は、最大効率を与えるバイアス点である点１０６に収束
する。
【００５５】また、ここでは出力電力設定値が変化した
場合について説明したが、入力電力レベルが変動した場
合、温度が変化した場合、周波数が変化した場合、また
は増幅器３の特性が異なる場合でも、効率制御ループに
おける比較回路１１が電力効率の低下を検出し、自動的
に、ゲート電圧制御回路５に対して最大効率を呈するゲ
ート電圧を設定するように指示する。すなわち、それら
の条件が変動した場合にも、効率制御ループによって、
バイアス点は、自動的に最大効率を与える点に収束す
る。
【００５６】図８は、効率制御ループの動作の比較例を
示すタイミング図である。図８に示す例は、効率制御ル
ープの応答速度がＡＰＣループの応答速度よりも速い場
合の例である。出力電力設定値が３２ｄＢｍから３４ｄ
Ｂｍに変更されるが、最初はＡＰＣループが動作しない
ので、効率制御ループが３２ｄＢｍにおける最大効率を
維持する（図８のＡ参照）。ＡＰＣループが動作する
と、増幅器３の出力電力値が上昇する。それに伴って効
率が低下する（図８のＢ参照）。
【００５７】その後、効率制御ループによって効率が向
上するが、効率制御ループが誤った制御方向に働くと、
ＡＰＣループによって出力電力レベルが制御される前に
効率制御ループによってゲート電圧が下限まで下げられ
てしまい、出力電力レベルがＡＰＣループで制御できな
くなってしまう（図８における破線参照）。このよう
に、ＡＰＣループの応答速度が効率制御ループの応答速
度よりも遅いと、収束しないおそれがある。
【００５８】実施の形態２．図９は、本発明による電力
増幅回路の第２の実施の形態を示すブロック図である。
図９に示すように、この実施の形態では、ＡＰＣ回路９
と演算回路１１とが設定レベル一致信号線１４で接続さ
れている。その他の構成は、第１の実施の形態の構成と
同じであるが、この実施の形態では、演算回路１１は、
設定レベル一致信号線１４に現れる信号に応じて、動作
したり動作を中断したりする。
【００５９】次に動作について説明する。ＡＰＣループ
は、第１の実施の形態の場合と同様の制御を行って、増
幅器３の出力電力レベルを出力電力設定値に一致させ
る。そして、ＡＰＣ回路９は、設定レベル一致信号線１
４を介して、ＡＰＣループの制御によって出力電力レベ
ルが出力電力設定値に一致しているときにはＯＮ信号を
出力する。また、出力電力レベルが出力電力設定値と一
致していないときはＯＦＦ信号を出力する。
【００６０】演算回路１１は、設定レベル一致信号線１
４にＯＮ信号が現れているときにのみ、増幅器３のドレ
イン電流、ドレイン電圧および出力電力レベルから電力
効率を算出し、算出した効率値を記憶素子１２および比
較回路１３に出力する。比較回路１３およびゲート電圧
制御回路５は、第１の実施の形態の場合と同様に動作
し、最大効率を与えるゲート電圧を増幅器３のゲート端
子に与える。
【００６１】設定レベル一致信号線１４にＯＦＦ信号が
現れているときには、演算回路１１は、電力効率の演算
を行わない。よって、比較回路１３には更新された効率
値が入力されないので、比較回路１３は、増幅器３のゲ
ート電圧を維持するようにゲート電圧制御回路５を制御
し続ける。すなわち、設定レベル一致信号線１４にＯＦ
Ｆ信号が現れているときには、効率制御ループの制御は
行われない。
【００６２】以上のように、この実施の形態では、効率
制御ループは、ＡＰＣループが出力電力設定値に収束し
ている場合にのみ動作する。従って、ＡＰＣループの応
答速度と効率制御ループの応答速度を、別個に、かつ任
意に設定できる利点がある。
【００６３】図１０は、この実施の形態において最大効
率を与えるバイアス点に収束する様子の一例を示すタイ
ミング図である。図１０に示す例は、出力電力設定値が
３２ｄＢｍから３４ｄＢｍに変化した場合の例であり、
かつ、ＡＰＣループの応答速度が効率制御ループの応答
速度よりも遅い例である。
【００６４】図１０に示されるように、出力電力設定値
が３２ｄＢｍから３４ｄＢｍに変更されると、ＡＰＣル
ープが動作して増幅器３の出力電圧値を３４ｄＢｍにす
る。その間、効率は低下する。増幅器３の出力電圧値が
３４ｄＢｍになると、効率制御ループが動作開始する
（図１０のＡ参照）。すると、効率制御ループによっ
て、効率が向上する。ただし、それに伴って出力電圧値
が３４ｄＢｍずれる（図１０のＢ参照）。ＡＰＣループ
の動作タイミングに達すると、出力電圧値は再び３４ｄ
Ｂｍに戻る（図１０のＣ参照）。その後、効率制御ルー
プによる効率向上とＡＰＣループによる出力電力制御と
が繰り返されて、増幅器３の出力は、最大効率を呈する
３４ｄＢｍに落ちつく。
【００６５】このように、この実施の形態では、ＡＰＣ
ループが動作した瞬間に効率制御ループが停止するの
で、増幅器３の出力電圧値を設定値に引き戻すことがで
きる。よって、効率制御ループによってゲート電圧が下
げられたとしても、ＡＰＣループが動作した瞬間に出力
電圧値が設置値側に戻される。すなわち、この実施の形
態では、ＡＰＣループの応答速度と効率制御ループの応
答速度を、別個に、かつ任意に設定でき、ＡＰＣループ
の応答速度が効率制御ループの応答速度よりも遅くても
かまわない。
【００６６】実施の形態３．図１１は、本発明による電
力増幅回路の第３の実施の形態を示すブロック図であ
る。図１１に示すように、この実施の形態では、増幅器
３の入力側に入力電力レベル検出用の検波回路１５が挿
入されている。検波回路１５は、変換テーブル１６に入
力電力レベルを出力する。また、温度センサ１７が設け
られている。変換テーブル１６には、温度センサ１７の
出力、チャネル端子１８および設定入力端子１０も接続
され、温度センサ１７からの温度情報、チャネル端子１
８からの周波数情報および設定入力端子１０からの出力
電力設定値も入力される。
【００６７】変換テーブル１６は、ドレイン電圧プリセ
ット線１９を介してドレイン電圧制御回路６に接続さ
れ、ゲート電圧プリセット線２０を介してゲート電圧制
御回路５に接続されている。変換テーブル１６には、あ
らかじめ、各出力電力設定値に対する効率最大を与える
ドレイン電圧とゲート電圧の組み合わせ情報、各入力電
力レベルに対する効率最大を与えるドレイン電圧とゲー
ト電圧の組み合わせ情報、各温度に対する効率最大を与
えるドレイン電圧とゲート電圧の組み合わせ情報、およ
び各周波数に対する効率最大を与えるドレイン電圧とゲ
ート電圧の組み合わせ情報が設定されている。なお、こ
の実施の形態では、プリセット手段は変換テーブル１６
で実現されている。
【００６８】図１２は、変換テーブル１６の一構成例を
示す説明図である。この例では、各温度（３０°Ｃおよ
び０°Ｃ）および各周波数（８８０ＭＨｚおよび８９０
ＭＨｚ）に対する−１０ｄＢｍ〜１０ｄＢｍにおける効
率最大を与えるドレイン電圧とゲート電圧の組み合わせ
情報が設定された例である。ただし、この例は簡単な一
例であり、実際には、目的に応じてより多くの情報が設
定される。
【００６９】次に動作について説明する。出力電力設定
値、入力電力レベル、温度または周波数が変化すると、
変換テーブル１６からドレイン電圧値およびゲート電圧
値が出力され、ドレイン電圧プリセット線１９およびゲ
ート電圧プリセット線２０を介して、ドレイン電圧制御
回路６およびゲート電圧制御回路５にドレイン電圧値お
よびゲート電圧値が設定される。変換テーブル１６から
出力されるドレイン電圧値およびゲート電圧値は、変化
した条件についての変化後の状態に対する効率最大を与
えるドレイン電圧の値とゲート電圧の値である。ドレイ
ン電圧制御回路６およびゲート電圧制御回路５は、変換
テーブル１６からドレイン電圧値およびゲート電圧値を
入力すると、それらの値に応じた電圧値を増幅器３のド
レイン端子およびゲート端子にプリセットする。なお、
変換テーブル１６にない値を補間によって求めてもよ
い。
【００７０】例えば、設定入力端子１０に入力された出
力電力設定値が変化した場合には、変換テーブル１６か
ら、変化後の出力電力設定値に対する効率最大を与える
ドレイン電圧値とゲート電圧値とが出力される。また、
検波回路１５による入力電力レベル、温度センサ１７に
よる検出温度、またはチャネル端子１８に入力される周
波数情報が変化した場合には、変化した条件の変化後の
状態に対する効率最大を与えるドレイン電圧値とゲート
電圧値とが変換テーブル１６から出力される。
【００７１】よって、出力電力設定値、入力電力レベ
ル、温度または周波数が変化すると、変化後の状態にお
いて最大効率を与えるドレイン電圧とゲート電圧が増幅
器３に再設定される。また、ＡＰＣループおよび効率制
御ループは、第１の実施の形態の場合と同様に動作す
る。
【００７２】状態変化時にプリセットされるドレイン電
圧およびゲート電圧は、開ループ制御で設定されたもの
である。従って、プリセットされるバイアス点（ゲート
電圧およびドレイン電圧）は、増幅器３のばらつき等に
起因して、実際に最大効率を与えるバイアス点からずれ
る可能性がある。しかし、その後、ＡＰＣループと効率
制御ループによって、バイアス点は、最大効率を与える
点に収束する。
【００７３】この実施の形態では、出力電力設定値、入
力電力レベル、温度または周波数が変化したときに、効
率最大を与えるドレイン電圧とゲート電圧の組み合わせ
が増幅器３にプリセットされるので、ＡＰＣループと効
率制御ループの収束時間が削減される。特に、出力電力
設定値、入力電力レベル、温度および周波数の変動量が
大きい場合に、ＡＰＣループと効率制御ループの収束時
間を大幅に削減できる効果がある。
【００７４】実施の形態４．第３の実施の形態では、出
力電力設定値やその他の条件が変化した場合に、効率最
大を与えるドレイン電圧とゲート電圧が再設定され、そ
の後、第１の実施の形態の場合と同様にＡＰＣループと
効率制御ループが動作した。
【００７５】しかし、効率制御ループが、第２の実施の
形態の場合と同様に、ＡＰＣループが出力電力設定値に
収束している場合にのみ動作するようにしてもよい。図
１３は、そのような実施の形態を示すブロック図であ
る。従って、図１３に示された構成では、ＡＰＣ回路９
と演算回路１１とが設定レベル一致信号線１４で接続さ
れ、また、増幅器３の入力側に入力電力レベル検出用の
検波回路１５が挿入されている。さらに、温度センサ１
７が設けられている。変換テーブル１６には、温度セン
サ１７からの温度情報、チャネル端子１８からの周波数
情報および設定入力端子１０からの出力電力設定値も入
力される。動作については、第２の実施の形態および第
３の実施の形態の場合と同様であり、ここでは説明を省
略する。
【００７６】以上のように、上記の各実施の形態では、
最大効率を与えるゲートバイアスが出力電力値に応じて
一意的に定まることに着目し、自動的にゲートバイアス
が最大効率を与える点に収束するように制御した。よっ
て、ＧＭＳＫ等の定包絡線変調方式を用いる無線機にお
ける送信電力制御回路の増幅器ように飽和が認められる
（ゲートバイアスを自由に設定できる）増幅器に本発明
が適用された場合に、定包絡線変調方式の利点をさらに
増進することができる。
【００７７】なお、上記の各実施の形態では、増幅器３
がＭＯＳＦＥＴで構成されたが、増幅器３をＧａＡｓＦ
ＥＴで構成してもよい。また、増幅器３をバイポーラト
ランジスタで構成してもよい。図１４は、バイポーラト
ランジスタを用いた増幅器３による電力増幅回路の一構
成例を示すブロック図である。この場合には、図１４に
示す例では、増幅器３は、コンデンサＣinを介して入力
信号をベースに導入するＮＰＮトランジスタ３２が用い
られている。また、トランジスタ３２のベースには、ベ
ース電圧制御回路５Ａが制御するベースバイアス電圧が
抵抗ＲA を介して印加されている。トランジスタ３２の
コレクタには、コレクタ電圧制御回路６Ａが制御するコ
レクタバイアス電圧が抵抗ＲC を介して印加されてい
る。トランジスタ３２の出力は、抵抗ＲC およびコンデ
ンサＣout を介して取り出される。
【００７８】効率制御ループにおいて、演算回路１１お
よび比較回路１３は、上記の各実施の形態の場合と同様
に動作する。そして、ベース電圧制御回路５Ａは、上記
の各実施の形態におけるゲート電圧制御回路５と同様に
動作して、最大効率を与えるベースバイアス電圧をトラ
ンジスタ３２に与える。また、ＡＰＣループにおいて、
ＡＰＣ回路９も、上記の各実施の形態の場合と同様に動
作する。そして、コレクタ電圧制御回路６Ａは、上記の
各実施の形態におけるドレイン電圧制御回路６と同様に
動作して、出力電力を設定値に一致させるようにコレク
タバイアス電圧をトランジスタ３２に与える。
【００７９】
【発明の効果】以上のように、本発明によれば、電力増
幅回路が、ＡＰＣループに加えて効率制御ループを備え
た構成になっているので、出力電力レベル、入力電力レ
ベル、温度または周波数が変化した場合、または増幅器
の特性にばらつきがある場合でも、出力電力レベルは設
定値に一致し、かつ、精度よく自動的に最大効率を与え
るバイアス点にバイアス電圧が制御され、低消費電力化
が実現されるとともに、調整が不要で量産しやすい安価
な電力増幅回路が提供される効果がある。
【００８０】また、本発明によれば、電力自動制御方法
が、測定された効率値と前回の測定タイミング時に測定
された効率値とを比較し、双方の効率値が不一致である
場合に電力効率が向上する方向に増幅器のバイアス値を
変化させるように構成されているので、電力増幅回路に
おける出力電力レベル、入力電力レベル、温度または周
波数が変化した場合、または増幅器の特性にばらつきが
ある場合でも、出力電力レベルは設定値に一致し、か
つ、精度よく自動的に最大効率を与えるバイアス点にバ
イアス電圧が制御される効果がある。
【図面の簡単な説明】
【図１】 本発明による電力増幅回路の第１の実施の形
態を示すブロック図である。
【図２】 増幅器およびドレイン電圧制御回路の一構成
例を示す回路図である。
【図３】 ＭＯＳＦＥＴによる増幅器の出力電力レベル
をパラメータとして、入力電力レベル、温度および周波
数を一定としたときの電力効率とゲート電圧のドレイン
電圧依存性を示す説明図である。
【図４】 ＡＰＣループの動作を示すフローチャートで
ある。
【図５】 効率制御ループの動作を示すフローチャート
である。
【図６】 最大効率を与えるバイアス点に収束する様子
を示すタイミング図である。
【図７】 出力電力設定値が３２ｄＢｍから３４ｄＢｍ
に変化した場合の動作を示す説明図である。
【図８】 効率制御ループの動作の比較例を示すタイミ
ング図である。
【図９】 本発明による電力増幅回路の第２の実施の形
態を示すブロック図である。
【図１０】 最大効率を与えるバイアス点に収束する様
子の一例を示すタイミング図である。
【図１１】 本発明による電力増幅回路の第３の実施の
形態を示すブロック図である。
【図１２】 変換テーブルの一構成例を示す説明図であ
る。
【図１３】 本発明による電力増幅回路の第４の実施の
形態を示すブロック図である。
【図１４】 バイポーラトランジスタを用いた電力増幅
回路の構成例を示すブロック図である。
【図１５】 従来の電力増幅回路を示すブロック図であ
る。
【符号の説明】
１ 入力端子 ２ 出力端子 ３ 増幅器 ４ 検波回路 ５ ゲート電圧制御回路 ５Ａ ベース電圧制御回路 ６ ドレイン電圧制御回路 ６Ａ コレクタ電圧制御回路 ７ 電圧計 ８ 電流計 ９ ＡＰＣ回路 １０ 設定入力端子 １１ 演算回路 １２ 記憶素子 １３ 比較回路 １４ 設定レベル一致信号線 １５ 検波回路 １６ 変換テーブル １７ 温度センサ １８ チャネル端子 １９ ドレイン電圧プリセット線 ２０ ゲート電圧プリセット線 ３１ ＦＥＴ ３２ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−272107（ＪＰ，Ａ) 特開 平８−51317（ＪＰ，Ａ) 特開 平４−277909（ＪＰ，Ａ) 特開 平８−242132（ＪＰ，Ａ) 特開 平４−262608（ＪＰ，Ａ) 特開 平３−46405（ＪＰ，Ａ) 特開 昭57−60739（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/20 - 3/36 H03G 3/20 - 3/34

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 増幅器としてＦＥＴを用い、出力電力レ
    ベルを出力電力設定値に追従させるＡＰＣループを有す
    る電力増幅回路であって、 電力効率を検出して、電力効率が最大になるように前記
    ＦＥＴのバイアス値を制御する効率制御ループを備え、 前記ＡＰＣループが、増幅器の出力電力レベルと出力電
    力設定値とが一致する方向に前記ＦＥＴのドレインバイ
    アスを制御するとともに、前記効率制御ループが、検出
    された電力効率にもとづいて電力効率を上げる方向に前
    記ＦＥＴのゲートバイアスを制御する ことを特徴とする電力増幅回路。
  2. 【請求項２】 効率制御ループは、増幅器への 入力電流および入力電圧と、出力電力レベル
    とを導入して電力効率を算出する演算手段と、 前記演算手段から出力された効率値にもとづいてＦＥＴ
    のゲートバイアスを制御するバイアス制御手段と を備えた請求項１記載の電力増幅回路。
  3. 【請求項３】 演算手段は、所定時間毎に効率値を算出
    し、 バイアス制御手段は、今回演算手段が算出した効率値
    と、前回演算手段が算出した効率値とを比較し、双方の
    効率値が不一致である場合にＦＥＴのゲートバイアスを
    変化させる 請求項２記載の電力増幅回路。
  4. 【請求項４】 バイアス制御手段は、今回演算手段から
    出力された効率値が前回の効率値よりも大きい場合に
    は、前回の制御タイミング時に変化させた方向と同方向
    にＦＥＴのゲートバイアスを変化させ、今回演算手段か
    ら出力された効率値が前回の効率値よりも小さい場合に
    は、前回の制御タイミング時に変化させた方向と逆方向
    にＦＥＴのゲートバイアスを変化させる 請求項３記載の電力増幅回路。
  5. 【請求項５】 ＡＰＣループの応答速度は、効率制御ル
    ープの応答速度よりも速い 請求項１、２、３または４ 記載の電力増幅回路。
  6. 【請求項６】 効率制御ループにおけるゲートバイアス
    に対する制御動作が所定回実行されると、ＡＰＣループ
    におけるドレインバイアスに対する制御動作が１回実行
    される 請求項５ 記載の電力増幅回路。
  7. 【請求項７】 効率制御ループは、増幅器の出力電力レ
    ベルが出力電力設定値に一致しているときに制御動作を
    行う 請求項１から６のうちのいずれか１項に記載の電力増幅
    回路。
  8. 【請求項８】 各出力電力設定値における最大効率を与
    える制御設定値を格納し、出力電力設定値が変化すると
    変化後の値に対応した制御設定値をＦＥＴに出力するプ
    リセット手段 を備えた請求項１から７のうちのいずれか１項に記載の
    電力増幅回路。
  9. 【請求項９】 増幅器の入力電力レベルを検出する入力
    レベル検出手段を備え、 プリセット手段は、各入力電力レベルにおける最大効率
    を与える制御設定値を有し、入力電力レベルが変化する
    と変化後の値に対応した制御設定値をＦＥＴに出力する 請求項８記載の電力増幅回路。
  10. 【請求項１０】 温度を検知する温度検知手段を備え、 プリセット手段は、各温度における最大効率を与えるバ
    イアス値を格納し、温度が変化すると変化後の値に対応
    した制御設定値をＦＥＴに出力する 請求項８または９記載の電力増幅回路。
  11. 【請求項１１】 プリセット手段は、各周波数における
    最大効率を与える制御設定値を格納し、ＦＥＴに入力さ
    れる信号の周波数が変化すると変化後の値に対応した制
    御設定値をＦＥＴに出力する 請求項８、９または１０記載の電力増幅回路。
  12. 【請求項１２】 増幅器は、定包絡線変調された信号を
    増幅する 請求項１から請求項１１のうちのいずれか１項に記載さ
    れた電力増幅回路。
  13. 【請求項１３】 増幅器としてＦＥＴを用いた電力増幅
    回路の出力電力レベルを検出し、 検出された出力電力レベルが出力電力設定値に一致する
    ように前記ＦＥＴのドレインバイアスを制御し、 前記電力増幅回路の電力効率を測定し、 電力効率が最大になるように前記ＦＥＴのゲートバイア
    スを制御する 電力自動制御方法。
  14. 【請求項１４】 間欠的に増幅器の電力効率を測定し、 測定された効率値と前回の測定タイミング時に測定され
    た効率値とを比較し、 双方の効率値が不一致である場合に電力効率が向上する
    方向にＦＥＴのゲートバイアスを変化させる 請求項１３記載の電力自動制御方法。
  15. 【請求項１５】 測定された効率値が前回の効率値より
    も大きい場合には前回の測定タイミング時に変化させた
    方向と同方向にＦＥＴのゲートバイアスを変化させ、 測定された効率値が前回の効率値よりも小さい場合には
    前回の測定タイミング時に変化させた方向と逆方向にＦ
    ＥＴのゲートバイアスを変化させる 請求項１４記載の電力自動制御方法。
  16. 【請求項１６】 定包絡線変調された信号を電力制御対
    象信号とする 請求項１３、１４または１５記載の電力自動制御方法。
JP16927398A 1998-06-02 1998-06-02 電力増幅回路および電力自動制御方法 Expired - Fee Related JP3314724B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16927398A JP3314724B2 (ja) 1998-06-02 1998-06-02 電力増幅回路および電力自動制御方法
US09/323,401 US6169455B1 (en) 1998-06-02 1999-06-01 Power amplifying circuit and automatic power control method
EP99110637A EP0963036A3 (en) 1998-06-02 1999-06-02 Power amplifying circuit and automatic power control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16927398A JP3314724B2 (ja) 1998-06-02 1998-06-02 電力増幅回路および電力自動制御方法

Publications (2)

Publication Number Publication Date
JPH11346134A JPH11346134A (ja) 1999-12-14
JP3314724B2 true JP3314724B2 (ja) 2002-08-12

Family

ID=15883460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16927398A Expired - Fee Related JP3314724B2 (ja) 1998-06-02 1998-06-02 電力増幅回路および電力自動制御方法

Country Status (3)

Country Link
US (1) US6169455B1 (ja)
EP (1) EP0963036A3 (ja)
JP (1) JP3314724B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4610697B2 (ja) * 2000-06-13 2011-01-12 パナソニック株式会社 送信電力制御方法及び無線通信装置
US6775216B2 (en) * 2000-08-29 2004-08-10 Zoran Corporation Method and apparatus for restarting a write operation in a disk drive system
GB0028689D0 (en) * 2000-11-24 2001-01-10 Qualcomm Uk Ltd Amplifier circuit
US6636468B2 (en) 2001-03-26 2003-10-21 Oak Technology, Inc. Method and apparatus for laser power control during recording
JP4654555B2 (ja) * 2001-09-27 2011-03-23 日本電気株式会社 送信電力制御システムおよび送信電力調整方法
ATE355650T1 (de) * 2002-12-04 2006-03-15 Research In Motion Ltd Verstärkungskompensation für temperatur- und frequenzvariationen
JP2005192067A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd オーディオ増幅器
JP4514485B2 (ja) 2004-03-19 2010-07-28 パナソニック株式会社 高周波電力増幅器
EP1768254A4 (en) * 2004-07-14 2008-08-20 Mitsubishi Electric Corp AMPLIFIER WITH HIGH OUTPUT
US7355470B2 (en) * 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
JP2007074039A (ja) * 2005-09-02 2007-03-22 Kenwood Corp 電力増幅回路、電力増幅回路のバイアス制御方法、電力増幅回路のバイアス制御プログラム及び記録媒体
US8013675B2 (en) * 2007-06-19 2011-09-06 Parkervision, Inc. Combiner-less multiple input single output (MISO) amplification with blended control
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
GB2432471A (en) 2005-11-01 2007-05-23 Zetex Semiconductors Plc A CMOS support IC for a DBS LNA
JP2007189413A (ja) * 2006-01-12 2007-07-26 Niigata Seimitsu Kk 自動パワー出力制御回路
US7937106B2 (en) * 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US8031804B2 (en) * 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US7620129B2 (en) * 2007-01-16 2009-11-17 Parkervision, Inc. RF power transmission, modulation, and amplification, including embodiments for generating vector modulation control signals
US7755429B2 (en) * 2007-02-16 2010-07-13 Microelectronics Technology Inc. System and method for dynamic drain voltage adjustment to control linearity, output power, and efficiency in RF power amplifiers
WO2008144017A1 (en) 2007-05-18 2008-11-27 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2009005768A1 (en) 2007-06-28 2009-01-08 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2009145887A1 (en) * 2008-05-27 2009-12-03 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
US7768353B2 (en) 2008-06-13 2010-08-03 Samsung Electro-Mechanics Company, Ltd. Systems and methods for switching mode power amplifier control
WO2012114836A1 (ja) * 2011-02-25 2012-08-30 シャープ株式会社 送信機、電圧制御プログラムおよびそれを記録した記録媒体
KR20140026458A (ko) 2011-04-08 2014-03-05 파커비전, 인크. Ｒｆ 전력 송신, 변조 및 증폭 시스템들 및 방법들
JP5673361B2 (ja) * 2011-05-31 2015-02-18 三菱電機株式会社 電力増幅器
KR20140034895A (ko) 2011-06-02 2014-03-20 파커비전, 인크. 안테나 제어
JP6249657B2 (ja) * 2013-07-23 2017-12-20 シャープ株式会社 無線通信装置
WO2015042142A1 (en) 2013-09-17 2015-03-26 Parkervision, Inc. Method, apparatus and system for rendering an information bearing function of time
CN109462382B (zh) * 2018-10-26 2022-07-29 京信网络***股份有限公司 功率放大***、功率测控方法、装置及基站设备
CN112929794B (zh) * 2021-01-26 2022-11-18 歌尔科技有限公司 音效调节方法、装置、设备及存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547746A (en) * 1984-04-09 1985-10-15 Rockwell International Corporation VSWR Tolerant linear power amplifier
CA2017904C (en) * 1989-05-31 1993-11-16 Shinichi Miyazaki High frequency amplifier circuit capable of optimizing a total power consumption
JPH039522A (ja) 1989-06-07 1991-01-17 Nec Corp 半導体装置の製造方法
JPH0440105A (ja) * 1990-06-06 1992-02-10 Oki Electric Ind Co Ltd 線形化増幅回路
US5371477A (en) * 1991-08-05 1994-12-06 Matsushita Electric Industrial Co. Ltd. Linear amplifier
FI89120C (fi) * 1991-09-24 1993-08-10 Nokia Mobile Phones Ltd Effektinstaellning i en boosterfoerstaerkare
JPH07154169A (ja) * 1993-11-30 1995-06-16 Matsushita Electric Ind Co Ltd 高周波電力増幅器
US5426641A (en) * 1994-01-28 1995-06-20 Bell Communications Research, Inc. Adaptive class AB amplifier for TDMA wireless communications systems
FR2716313B1 (fr) * 1994-02-11 1996-04-12 Alcatel Mobile Comm France Dispositif de commande de la polarisation d'un amplificateur.
JPH0851317A (ja) 1994-08-05 1996-02-20 Mitsubishi Electric Corp 高周波増幅器回路
DE19718109A1 (de) * 1996-05-01 1997-11-13 Whitaker Corp Linearverstärker

Also Published As

Publication number Publication date
US6169455B1 (en) 2001-01-02
EP0963036A3 (en) 2004-07-07
EP0963036A2 (en) 1999-12-08
JPH11346134A (ja) 1999-12-14

Similar Documents

Publication Publication Date Title
JP3314724B2 (ja) 電力増幅回路および電力自動制御方法
US10179346B2 (en) Method of forming a transducer controller and circuit therefor
US7444125B2 (en) Communications signal amplifiers having independent power control and amplitude modulation
JPH05152977A (ja) 送信出力制御回路
JPH06177658A (ja) 高周波パワーアンプのバイアス制御回路
CN1965472A (zh) 用于doherty放大器偏置的方法与装置
CN214310734U (zh) 音频信号检测笔
JP2561023B2 (ja) 高周波信号レベル検出回路および高周波信号レベル検出方法
JPH05267941A (ja) 高効率型高周波電力増幅器
JP2001136081A (ja) レベル検出装置
WO2004109907A3 (en) Method and system for correcting non-linear response in amplifiers
US4546274A (en) Non-linear integration circuit
JPS62211563A (ja) 電流検出装置
JPS6223604A (ja) バイアス回路
JPH0198304A (ja) 電力増幅回路装置
JPH0311683B2 (ja)
JPS5922421B2 (ja) 無線通信機
JP3366191B2 (ja) アイドル電流補正回路及び低電圧駆動電子機器
JPS6118644U (ja) 送信出力制御回路
JPS5813611Y2 (ja) メ−タ−回路
JPS5938766Y2 (ja) 無線通信機
JP2548928Y2 (ja) 定電圧定電流電源装置
JPH0411390Y2 (ja)
JPS637551A (ja) エンベローブ出力装置
JP3376062B2 (ja) モーター制御装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080607

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees