JP3313344B2 - ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 - Google Patents
ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法Info
- Publication number
- JP3313344B2 JP3313344B2 JP30402799A JP30402799A JP3313344B2 JP 3313344 B2 JP3313344 B2 JP 3313344B2 JP 30402799 A JP30402799 A JP 30402799A JP 30402799 A JP30402799 A JP 30402799A JP 3313344 B2 JP3313344 B2 JP 3313344B2
- Authority
- JP
- Japan
- Prior art keywords
- gradient composition
- composition layer
- gas
- reaction chamber
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 36
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 36
- 239000000203 mixture Substances 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 14
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 239000001294 propane Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 150000001335 aliphatic alkanes Chemical class 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 3
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000005641 tunneling Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＳｉＣ／Ｓｉヘテ
ロ構造負性微分抵抗（ｎｅｇａｔｉｖｅ−ｄｉｆｆｅｒ
ｅｎｔｉａｌ−ｒｅｓｉｓｔａｎｃｅ：ＮＤＲ）ダイオ
ード、及び特にＳｉＣ／Ｓｉヘテロ構造半導体スイッチ
に関する。
ロ構造負性微分抵抗（ｎｅｇａｔｉｖｅ−ｄｉｆｆｅｒ
ｅｎｔｉａｌ−ｒｅｓｉｓｔａｎｃｅ：ＮＤＲ）ダイオ
ード、及び特にＳｉＣ／Ｓｉヘテロ構造半導体スイッチ
に関する。
【０００２】
【従来の技術】ロジックデバイス、メモリデバイス、機
能デバイス回路への応用に加えて、Ｎ型ＮＤＲデバイス
は特定用途のスイッチとして使用されてきた。効果的な
スイッチング動作を提供するために、スイッチは、高電
流、低電圧の“オン状態”、および低電流、高電圧の
“オフ状態”という、二つの安定な作業状態を持つ必要
がある。これら二つの安定な作業状態を持つスイッチ
は、低いオフ状態の電力損、および大きいオン／オフ電
流比を持ちうる。このような性能は、低インピーダンス
のオン状態および高インピーダンスのオフ状態によって
のみ達成できる。一般的に、オン状態の低インピーダン
スおよびオフ状態の高インピーダンスの観点から、Ｓ型
ＮＤＲデバイスが半導体スイッチとして使用するのによ
り適している。しかしながら、ほとんどのＳ型ＮＤＲデ
バイスはＰＮＰＮ多層構造であり、従ってその製造工程
は複雑で難しい。
能デバイス回路への応用に加えて、Ｎ型ＮＤＲデバイス
は特定用途のスイッチとして使用されてきた。効果的な
スイッチング動作を提供するために、スイッチは、高電
流、低電圧の“オン状態”、および低電流、高電圧の
“オフ状態”という、二つの安定な作業状態を持つ必要
がある。これら二つの安定な作業状態を持つスイッチ
は、低いオフ状態の電力損、および大きいオン／オフ電
流比を持ちうる。このような性能は、低インピーダンス
のオン状態および高インピーダンスのオフ状態によって
のみ達成できる。一般的に、オン状態の低インピーダン
スおよびオフ状態の高インピーダンスの観点から、Ｓ型
ＮＤＲデバイスが半導体スイッチとして使用するのによ
り適している。しかしながら、ほとんどのＳ型ＮＤＲデ
バイスはＰＮＰＮ多層構造であり、従ってその製造工程
は複雑で難しい。
【０００３】トンネリングダイオードおよび共鳴トンネ
リングダイオードのような多くの通常のＮ型ＮＤＲデバ
イスにおいて、そのオフ状態のインピーダンスは小さ
い。従ってスイッチとして作動するとき、それらは低い
オン／オフ電流比、および大きいオフ状態の電流による
オフ状態での高い電力損を生じる。このオン／オフ電流
比は、山対谷の電流比（ＰＶＣＲ）によって決定され、
これは多くの通常のＮ型ＮＤＲデバイスにおいて高くな
い。それゆえに，通常のＮ型ＮＤＲデバイスがスイッチ
として使用される場合、そのスイッチング動作は明白で
ない。加えて、スイッチのバイアスとロードの選択が広
い範囲で制限される。例えばδ−ドーピング層、二重量
子井戸、トンネリングデバイスおよび集積トランジスタ
等のＰＶＣＲを増強するために、いくつかのＮ型ＮＤＲ
デバイスが改造され、より複雑な構造を持つようになっ
た。しかしながら、これらの改造構造は、より洗練され
た製造技術を必要とし、そのため製造の困難さが増加し
た。
リングダイオードのような多くの通常のＮ型ＮＤＲデバ
イスにおいて、そのオフ状態のインピーダンスは小さ
い。従ってスイッチとして作動するとき、それらは低い
オン／オフ電流比、および大きいオフ状態の電流による
オフ状態での高い電力損を生じる。このオン／オフ電流
比は、山対谷の電流比（ＰＶＣＲ）によって決定され、
これは多くの通常のＮ型ＮＤＲデバイスにおいて高くな
い。それゆえに，通常のＮ型ＮＤＲデバイスがスイッチ
として使用される場合、そのスイッチング動作は明白で
ない。加えて、スイッチのバイアスとロードの選択が広
い範囲で制限される。例えばδ−ドーピング層、二重量
子井戸、トンネリングデバイスおよび集積トランジスタ
等のＰＶＣＲを増強するために、いくつかのＮ型ＮＤＲ
デバイスが改造され、より複雑な構造を持つようになっ
た。しかしながら、これらの改造構造は、より洗練され
た製造技術を必要とし、そのため製造の困難さが増加し
た。
【０００４】
【発明が解決しようとする課題】本発明の主要な目的
は、製造が容易な簡単な構造、およびＳ型ＮＤＲ半導体
スイッチと同様の優れたスイッチ性能を持つ、Ｎ型ＮＤ
Ｒ半導体スイッチを提供することである。より特別に
は、本発明のＮ型ＮＤＲ半導体スイッチは、先行技術の
以下の不利益： １．通常のＮ型ＮＤＲ半導体スイッチの、高いオフ状態
の電力損、および低いオン／オフ電流比； ２．通常のＮ型ＮＤＲ半導体スイッチおよび通常のＳ型
ＮＤＲ半導体スイッチの複雑な構造、ならびにそれらの
難しい製造工程；および、 ３．通常のＮ型ＮＤＲ半導体スイッチの相対的に高い値
段、およびそのIII−Ｖ族構造より生じるシリコン集積
回路の製造工程との不適合、ならびに高温（＞１００
℃）で稼働できない問題を防ぎうる。
は、製造が容易な簡単な構造、およびＳ型ＮＤＲ半導体
スイッチと同様の優れたスイッチ性能を持つ、Ｎ型ＮＤ
Ｒ半導体スイッチを提供することである。より特別に
は、本発明のＮ型ＮＤＲ半導体スイッチは、先行技術の
以下の不利益： １．通常のＮ型ＮＤＲ半導体スイッチの、高いオフ状態
の電力損、および低いオン／オフ電流比； ２．通常のＮ型ＮＤＲ半導体スイッチおよび通常のＳ型
ＮＤＲ半導体スイッチの複雑な構造、ならびにそれらの
難しい製造工程；および、 ３．通常のＮ型ＮＤＲ半導体スイッチの相対的に高い値
段、およびそのIII−Ｖ族構造より生じるシリコン集積
回路の製造工程との不適合、ならびに高温（＞１００
℃）で稼働できない問題を防ぎうる。
【０００５】
【課題を解決するための手段】従って前記目的は、本発
明による、ｎ型不純物でドープされた単結晶シリコン
層、ｐ型不純物でドープされた炭化シリコン層、および
前記シリコン層と前記炭化シリコン層との間に存在する
勾配組成物層を含み、前記勾配組成物層は、シリコンお
よび炭素を含み、シリコン基板からの距離が増加するに
従ってシリコン／炭素のモル比が減少するものであり、
かつ０．２〜０．３μｍの厚さを持つことを特徴とす
る、Ｎ型ＮＤＲＳｉＣ／Ｓｉヘテロ構造半導体スイッチ
デバイスによって達成される。
明による、ｎ型不純物でドープされた単結晶シリコン
層、ｐ型不純物でドープされた炭化シリコン層、および
前記シリコン層と前記炭化シリコン層との間に存在する
勾配組成物層を含み、前記勾配組成物層は、シリコンお
よび炭素を含み、シリコン基板からの距離が増加するに
従ってシリコン／炭素のモル比が減少するものであり、
かつ０．２〜０．３μｍの厚さを持つことを特徴とす
る、Ｎ型ＮＤＲＳｉＣ／Ｓｉヘテロ構造半導体スイッチ
デバイスによって達成される。
【０００６】
【０００７】さらに本発明は、前記シリコン層表面の、
前記勾配組成物層と反対側であって前記勾配組成物層と
隔たった面上に形成された第１電極、および前記炭化シ
リコン層の表面の、前記勾配組成物層と反対側であって
前記勾配組成物層と隔たった面上に形成された第２電極
をさらに含む、前記半導体スイッチデバイスである。
前記勾配組成物層と反対側であって前記勾配組成物層と
隔たった面上に形成された第１電極、および前記炭化シ
リコン層の表面の、前記勾配組成物層と反対側であって
前記勾配組成物層と隔たった面上に形成された第２電極
をさらに含む、前記半導体スイッチデバイスである。
【０００８】
【０００９】さらに本発明は、前記炭化シリコン層は
０．５〜０．７μｍの厚さを持つ、前記半導体スイッチ
デバイスである。
０．５〜０．７μｍの厚さを持つ、前記半導体スイッチ
デバイスである。
【００１０】さらに本発明は、前記第１電極はアルミニ
ウムからなるものである、前記半導体スイッチデバイス
である。さらに本発明は、前記第２電極はアルミニウム
からなるものである、前記半導体スイッチデバイスであ
る。
ウムからなるものである、前記半導体スイッチデバイス
である。さらに本発明は、前記第２電極はアルミニウム
からなるものである、前記半導体スイッチデバイスであ
る。
【００１１】さらに本発明は、 ａ）ｎ型不純物でドープされた単結晶シリコン基板上の
天然酸化物を除去する段階と； ｂ）反応チャンバ内で、前記段階ａ）で得られたシリコ
ン基板の表面に化学蒸着により勾配組成物層を形成する
段階と、前記勾配組成物層は、シリコンおよび炭素を含
み、シリコン基板からの距離が増加するに従ってシリコ
ン／炭素のモル比が減少するものであり、かつ０．２〜
０．３μｍの厚さに形成されるものであり； ｃ）前記勾配組成物層上に、ｐ型不純物でドープされた
炭化シリコン層を形成する段階とを含み、前記段階ｂ）
は、一定流量のシランガスを前記反応チャンバへ注入
し、化学蒸着の間中、反応チャンバへ徐々に流量を増加
しながらアルカンガスを導入するものであり、前記アル
カンガスの流量は化学蒸着が始まるときにはゼロであ
る、Ｎ型ＮＤＲＳｉＣ／Ｓｉヘテロ構造半導体スイッチ
デバイスの製造方法である。
天然酸化物を除去する段階と； ｂ）反応チャンバ内で、前記段階ａ）で得られたシリコ
ン基板の表面に化学蒸着により勾配組成物層を形成する
段階と、前記勾配組成物層は、シリコンおよび炭素を含
み、シリコン基板からの距離が増加するに従ってシリコ
ン／炭素のモル比が減少するものであり、かつ０．２〜
０．３μｍの厚さに形成されるものであり； ｃ）前記勾配組成物層上に、ｐ型不純物でドープされた
炭化シリコン層を形成する段階とを含み、前記段階ｂ）
は、一定流量のシランガスを前記反応チャンバへ注入
し、化学蒸着の間中、反応チャンバへ徐々に流量を増加
しながらアルカンガスを導入するものであり、前記アル
カンガスの流量は化学蒸着が始まるときにはゼロであ
る、Ｎ型ＮＤＲＳｉＣ／Ｓｉヘテロ構造半導体スイッチ
デバイスの製造方法である。
【００１２】
【００１３】さらに本発明は、前記段階ａ）の前に、前
記ｎ型不純物でドープされた前記単結晶シリコン基板を
洗浄する段階をさらに含む、前記方法である。
記ｎ型不純物でドープされた前記単結晶シリコン基板を
洗浄する段階をさらに含む、前記方法である。
【００１４】さらに本発明は、前記段階ａ）において、
前記ｎ型不純物でドープされた前記単結晶シリコン基板
を、前記天然酸化物を除去するために、一定時間、３３
２．５Ｐａかつ９００℃の、塩化水素ガスおよび水素ガ
スの混合物中に置くものである、前記方法である。
前記ｎ型不純物でドープされた前記単結晶シリコン基板
を、前記天然酸化物を除去するために、一定時間、３３
２．５Ｐａかつ９００℃の、塩化水素ガスおよび水素ガ
スの混合物中に置くものである、前記方法である。
【００１５】さらに本発明は、前記段階ｂ）において、
前記シランガスはモノシランガスであり、前記アルカン
ガスはプロパンガスである、前記方法である。
前記シランガスはモノシランガスであり、前記アルカン
ガスはプロパンガスである、前記方法である。
【００１６】さらに本発明は、前記段階ｂ）の化学蒸着
の間中、前記モノシランガスは１２ｓｃｃｍで反応チャ
ンバへ注入され、前記プロパンガスは０から１０ｓｃｃ
ｍへ徐々に変化する流量で反応チャンバへ注入され、前
記反応チャンバは、追加の水素ガス流を反応チャンバへ
注入しながら１２００℃、３３２．５Ｐａに保たれる、
前記方法である。
の間中、前記モノシランガスは１２ｓｃｃｍで反応チャ
ンバへ注入され、前記プロパンガスは０から１０ｓｃｃ
ｍへ徐々に変化する流量で反応チャンバへ注入され、前
記反応チャンバは、追加の水素ガス流を反応チャンバへ
注入しながら１２００℃、３３２．５Ｐａに保たれる、
前記方法である。
【００１７】さらに本発明は、前記段階ｃ）において、
１２００℃、３３２．５Ｐａに保たれ、プロパンガス
流、ジボランガス流、モノシランガス流、および水素ガ
ス流がそれぞれ１０ｓｃｃｍ、１２ｓｃｃｍ、１２ｓｃ
ｃｍ、および１．２ｌ／分の流量で反応チャンバへ注入
された反応チャンバ内で、前記ｐ型不純物でドープした
前記炭化シリコン層を前記勾配組成物層上に形成する、
前記方法である。
１２００℃、３３２．５Ｐａに保たれ、プロパンガス
流、ジボランガス流、モノシランガス流、および水素ガ
ス流がそれぞれ１０ｓｃｃｍ、１２ｓｃｃｍ、１２ｓｃ
ｃｍ、および１．２ｌ／分の流量で反応チャンバへ注入
された反応チャンバ内で、前記ｐ型不純物でドープした
前記炭化シリコン層を前記勾配組成物層上に形成する、
前記方法である。
【００１８】さらに本発明は、前記シリコン基板表面
の、前記勾配組成物層と反対側であって前記勾配組成物
層と隔たった面上に、第１電極を形成する段階；および
前記シリコン基板表面の、前記勾配組成物層と反対側で
あって前記勾配組成物層と隔たった面上に、第２電極を
形成する段階を、前記段階ｃ）の後にさらに含む、前記
方法である。
の、前記勾配組成物層と反対側であって前記勾配組成物
層と隔たった面上に、第１電極を形成する段階；および
前記シリコン基板表面の、前記勾配組成物層と反対側で
あって前記勾配組成物層と隔たった面上に、第２電極を
形成する段階を、前記段階ｃ）の後にさらに含む、前記
方法である。
【００１９】
【００２０】
【発明の実施の形態】本発明は、通常のＮ型ＮＤＲデバ
イスではみられない低インピーダンス領域、ＮＤＲ領
域、および高インピーダンス領域を含む、特定の電流−
電圧（Ｉ−Ｖ）特性を持つＳｉＣ／Ｓｉヘテロ構造Ｎ型
ＮＤＲデバイスから形成した新規の半導体スイッチを開
示する。従って本発明による半導体スイッチは、適切な
バイアスおよびロードが該半導体スイッチに適用される
と、高いオン／オフ状態の電流比の二つの安定な作業状
態を持つことができるので、より効果的なスイッチング
動作が得られる。さらに本発明による半導体スイッチ
は、例えば高電流、低電圧のオン状態のようなオン状態
の低いインピーダンス、および例えば低電流、高電圧の
オフ状態のようなオフ状態の高インピーダンスを持ち、
そのため通常のＮ型ＮＤＲスイッチと比べて、オフ状態
において電力損がより低い。
イスではみられない低インピーダンス領域、ＮＤＲ領
域、および高インピーダンス領域を含む、特定の電流−
電圧（Ｉ−Ｖ）特性を持つＳｉＣ／Ｓｉヘテロ構造Ｎ型
ＮＤＲデバイスから形成した新規の半導体スイッチを開
示する。従って本発明による半導体スイッチは、適切な
バイアスおよびロードが該半導体スイッチに適用される
と、高いオン／オフ状態の電流比の二つの安定な作業状
態を持つことができるので、より効果的なスイッチング
動作が得られる。さらに本発明による半導体スイッチ
は、例えば高電流、低電圧のオン状態のようなオン状態
の低いインピーダンス、および例えば低電流、高電圧の
オフ状態のようなオフ状態の高インピーダンスを持ち、
そのため通常のＮ型ＮＤＲスイッチと比べて、オフ状態
において電力損がより低い。
【００２１】本発明のＳｉＣ／Ｓｉヘテロ構造Ｎ型ＮＤ
Ｒデバイスは、主に勾配組成物をシリコン基板上に積層
することで容易に形成できる。さらにその上、本発明の
ＳｉＣ／Ｓｉヘテロ構造Ｎ型ＮＤＲスイッチは、主とし
て高いエネルギーギャップのＳｉＣ材料で構成されてお
り、そのＮＤＲは試験の結果、３００℃までの温度で得
られ、これは開発した半導体スイッチが、高温での適用
の可能性を持つことを示している。
Ｒデバイスは、主に勾配組成物をシリコン基板上に積層
することで容易に形成できる。さらにその上、本発明の
ＳｉＣ／Ｓｉヘテロ構造Ｎ型ＮＤＲスイッチは、主とし
て高いエネルギーギャップのＳｉＣ材料で構成されてお
り、そのＮＤＲは試験の結果、３００℃までの温度で得
られ、これは開発した半導体スイッチが、高温での適用
の可能性を持つことを示している。
【００２２】
【実施例】以下、本発明の実施例により具体的に説明す
る。
る。
【００２３】本発明の好ましい実施形態の一つによる、
ＳｉＣ／Ｓｉヘテロ構造Ｎ型ＮＤＲスイッチは、以下の
段階によって製造された。
ＳｉＣ／Ｓｉヘテロ構造Ｎ型ＮＤＲスイッチは、以下の
段階によって製造された。
【００２４】１． ０．０８オームｃｍ（キャリア濃度
は約１０17ｃｍ-3）の平均抵抗値を持つＡ（１１１）ｎ
型シリコン基板を、標準的な洗浄方法で洗浄してからＲ
ＴＣＶＤシステムの反応チャンバ内へ置いた。該反応チ
ャンバは１．３３×１０-4Ｐａで減圧され、次いで９０
０℃に加熱された後、連続的に塩化水素ガス（１０ｓｃ
ｃｍ）および水素ガス（１．２ｌ／分）を１０分間注入
し、それによりシリコン基板上の天然酸化物を除去し
た。このとき反応チャンバの圧力は３３２．５Ｐａに維
持されていた。続いて該反応チャンバは室温に冷却さ
れ、次に１．３３×１０-4Ｐａで減圧された。
は約１０17ｃｍ-3）の平均抵抗値を持つＡ（１１１）ｎ
型シリコン基板を、標準的な洗浄方法で洗浄してからＲ
ＴＣＶＤシステムの反応チャンバ内へ置いた。該反応チ
ャンバは１．３３×１０-4Ｐａで減圧され、次いで９０
０℃に加熱された後、連続的に塩化水素ガス（１０ｓｃ
ｃｍ）および水素ガス（１．２ｌ／分）を１０分間注入
し、それによりシリコン基板上の天然酸化物を除去し
た。このとき反応チャンバの圧力は３３２．５Ｐａに維
持されていた。続いて該反応チャンバは室温に冷却さ
れ、次に１．３３×１０-4Ｐａで減圧された。
【００２５】２． 反応チャンバを１２００℃まで加熱
しながら（２５℃／分）、モノシランガス（１２ｓｃｃ
ｍ）および水素ガス（１．２ｌ／分）を連続的に反応チ
ャンバへ注入した。次にプロパンガスを、５分で０から
１０ｓｃｃｍへ徐々に増加する流量で反応チャンバへ供
給し、約０．２２５μｍの厚さを持つ勾配組成物層（Ｇ
ＣＬ）を積層した。このとき反応チャンバの圧力は、自
動圧力コントローラー（ＡＰＣ）により約３３２．５Ｐ
ａに維持された。
しながら（２５℃／分）、モノシランガス（１２ｓｃｃ
ｍ）および水素ガス（１．２ｌ／分）を連続的に反応チ
ャンバへ注入した。次にプロパンガスを、５分で０から
１０ｓｃｃｍへ徐々に増加する流量で反応チャンバへ供
給し、約０．２２５μｍの厚さを持つ勾配組成物層（Ｇ
ＣＬ）を積層した。このとき反応チャンバの圧力は、自
動圧力コントローラー（ＡＰＣ）により約３３２．５Ｐ
ａに維持された。
【００２６】３． 約０．５５μｍの厚さを持つｐ型炭
化シリコン（ｐ−ＳｉＣ）層を：プロパンガス１０ｓｃ
ｃｍ、ジボランガス１２ｓｃｃｍ、モノシランガス１２
ｓｃｃｍ、水素ガス１．２ｌ／分、３３２．５Ｐａ、１
２００℃、および成長時間１０分の条件下で成長させ
た。
化シリコン（ｐ−ＳｉＣ）層を：プロパンガス１０ｓｃ
ｃｍ、ジボランガス１２ｓｃｃｍ、モノシランガス１２
ｓｃｃｍ、水素ガス１．２ｌ／分、３３２．５Ｐａ、１
２００℃、および成長時間１０分の条件下で成長させ
た。
【００２７】４． ９．１ｍｍ2の面積を持つｐ−Ｓｉ
Ｃ上にＡｌを蒸着し、７００℃で３０秒間アニールし
て、オーミックコンタクトを形成した。
Ｃ上にＡｌを蒸着し、７００℃で３０秒間アニールし
て、オーミックコンタクトを形成した。
【００２８】５． 最後に、ｎ−シリコン基板の裏面上
にもＡｌを蒸着し、電極コンタクトを形成した。
にもＡｌを蒸着し、電極コンタクトを形成した。
【００２９】上記の段階によって製造されたＳｉＣ／Ｓ
ｉヘテロ構造Ｎ型ＮＤＲスイッチは、図１に示したよう
に、上部から下部にかけてＡｌ／ｐ−ＳｉＣ／ＧＣＬ／
ｎ−Ｓｉ／Ａｌ層を含み、ＧＣＬ（勾配組成物層）が、
ｐ−ＳｉＣ（ｐ型炭化シリコン）層とｎ−Ｓｉ（ｎ型シ
リコン）基板との間の緩衝層となる。
ｉヘテロ構造Ｎ型ＮＤＲスイッチは、図１に示したよう
に、上部から下部にかけてＡｌ／ｐ−ＳｉＣ／ＧＣＬ／
ｎ−Ｓｉ／Ａｌ層を含み、ＧＣＬ（勾配組成物層）が、
ｐ−ＳｉＣ（ｐ型炭化シリコン）層とｎ−Ｓｉ（ｎ型シ
リコン）基板との間の緩衝層となる。
【００３０】図２で示したように、理想的なＮ型ＮＤＲ
スイッチは、通常のＮ型ＮＤＲスイッチの低インピーダ
ンスのオフ状態、オフ状態の高い電力損、および低いオ
ン／オフ電流比という欠点を改善するために、高インピ
ーダンスオフ状態をもつ必要がある（Ｓ．ワング（Ｓ．
Ｗａｎｇ）、“高速半導体デバイス”ニューヨーク：ウ
ィレイ（Ｗｉｌｅｙ）、１９９０年）。
スイッチは、通常のＮ型ＮＤＲスイッチの低インピーダ
ンスのオフ状態、オフ状態の高い電力損、および低いオ
ン／オフ電流比という欠点を改善するために、高インピ
ーダンスオフ状態をもつ必要がある（Ｓ．ワング（Ｓ．
Ｗａｎｇ）、“高速半導体デバイス”ニューヨーク：ウ
ィレイ（Ｗｉｌｅｙ）、１９９０年）。
【００３１】図３（ａ）、および（ｂ）は、本発明によ
るＮ型ＮＤＲスイッチの、室温、逆バイアス条件下での
Ｉ−Ｖの特性曲線および片対数曲線を示す。図３（ａ）
より、本発明によるＮ型ＮＤＲスイッチが、図２で示し
た理想的なＮ型ＮＤＲスイッチと類似した明白なＮ型Ｎ
ＤＲを持つことがわかる。ここでピーク電圧（Ｖp）は
３．４Ｖ、およびピーク電流（Ｉp）は１．１ｍＡ；谷
電圧（Ｖv）は３．６Ｖ、および谷電流（Ｉv）は３．３
μＡ；および山対谷の電流比（ＰＶＣＲ）は３３０であ
った。図３（ｂ）に示したように、高インピーダンス谷
領域の電圧増量は約１５．６Ｖであり，この大きい電圧
増量は、効果的なスイッチのためのバイアスの選択の柔
軟性をかなり増加する。加えて、高インピーダンス領域
の抵抗値、および図３（ｂ）より計算された、室温（２
７℃）における本発明によるＮ型ＮＤＲスイッチの低イ
ンピーダンス領域の抵抗値は、それぞれ２７５ｋΩおよ
び３ｋΩであり、前者は後者の約１００である。それゆ
えに、適切なバイアスおよびロードによって、高いオン
／オフ電流比を持つ二つの安定した作業状態を得ること
ができ、効果的なスイッチ動作を実行することができ
る。
るＮ型ＮＤＲスイッチの、室温、逆バイアス条件下での
Ｉ−Ｖの特性曲線および片対数曲線を示す。図３（ａ）
より、本発明によるＮ型ＮＤＲスイッチが、図２で示し
た理想的なＮ型ＮＤＲスイッチと類似した明白なＮ型Ｎ
ＤＲを持つことがわかる。ここでピーク電圧（Ｖp）は
３．４Ｖ、およびピーク電流（Ｉp）は１．１ｍＡ；谷
電圧（Ｖv）は３．６Ｖ、および谷電流（Ｉv）は３．３
μＡ；および山対谷の電流比（ＰＶＣＲ）は３３０であ
った。図３（ｂ）に示したように、高インピーダンス谷
領域の電圧増量は約１５．６Ｖであり，この大きい電圧
増量は、効果的なスイッチのためのバイアスの選択の柔
軟性をかなり増加する。加えて、高インピーダンス領域
の抵抗値、および図３（ｂ）より計算された、室温（２
７℃）における本発明によるＮ型ＮＤＲスイッチの低イ
ンピーダンス領域の抵抗値は、それぞれ２７５ｋΩおよ
び３ｋΩであり、前者は後者の約１００である。それゆ
えに、適切なバイアスおよびロードによって、高いオン
／オフ電流比を持つ二つの安定した作業状態を得ること
ができ、効果的なスイッチ動作を実行することができ
る。
【００３２】本発明によるＮ型ＮＤＲスイッチは、３０
０℃までの温度でも得ることができ、この新規Ｎ型ＮＤ
Ｒスイッチは図４に示したように高温での適用の可能性
を持つことを示している。
０℃までの温度でも得ることができ、この新規Ｎ型ＮＤ
Ｒスイッチは図４に示したように高温での適用の可能性
を持つことを示している。
【００３３】
【発明の効果】結果的に、本発明のＳｉＣ／Ｓｉヘテロ
構造Ｎ型ＮＤＲスイッチは以下の利点をもつ。
構造Ｎ型ＮＤＲスイッチは以下の利点をもつ。
【００３４】１． オフ状態での低い電力損、および高
いオン／オフ電流比。
いオン／オフ電流比。
【００３５】２． 該ＮＤＲスイッチは３００℃までの
温度で得ることができ、高温での応用に適している。
温度で得ることができ、高温での応用に適している。
【００３６】３． 本発明のＳｉＣ／Ｓｉヘテロ構造Ｎ
型ＮＤＲスイッチの構造は非常に単純で、そのため通常
のＮＤＲスイッチに比べて製造が格段に容易である。
型ＮＤＲスイッチの構造は非常に単純で、そのため通常
のＮＤＲスイッチに比べて製造が格段に容易である。
【００３７】４． 本発明のＳｉＣ／Ｓｉヘテロ構造Ｎ
型ＮＤＲスイッチのＩ−Ｖ特性における谷領域は、大き
な電圧増量を得ており、これはデバイスのバイアシング
における柔軟性を増している。
型ＮＤＲスイッチのＩ−Ｖ特性における谷領域は、大き
な電圧増量を得ており、これはデバイスのバイアシング
における柔軟性を増している。
【００３８】５． 本発明のＳｉＣ／Ｓｉヘテロ構造Ｎ
型ＮＤＲスイッチの典型的な山対谷の電流比は、極めて
大きい（約３３７）。従って容易に高いオン／オフ電流
比を得ることができる。
型ＮＤＲスイッチの典型的な山対谷の電流比は、極めて
大きい（約３３７）。従って容易に高いオン／オフ電流
比を得ることができる。
【００３９】６． 本発明のＳｉＣ／Ｓｉヘテロ構造Ｎ
型ＮＤＲスイッチは高いピーク電流を持ち、それゆえに
高い電流駆動容量を持つ。
型ＮＤＲスイッチは高いピーク電流を持ち、それゆえに
高い電流駆動容量を持つ。
【００４０】７． 本発明のＳｉＣ／Ｓｉヘテロ構造Ｎ
型ＮＤＲスイッチはシリコン基板上で製造されるため、
シリコンＩＣプロセスと両立でき、アプリケーション−
特定用途向け集積回路（ＡＳＩＣ）への応用に適するこ
とが期待でき、また、例えばアモルファスシリコンなど
の異なるタイプの材料と結合させて集積光電子スイッチ
を製造することができる。
型ＮＤＲスイッチはシリコン基板上で製造されるため、
シリコンＩＣプロセスと両立でき、アプリケーション−
特定用途向け集積回路（ＡＳＩＣ）への応用に適するこ
とが期待でき、また、例えばアモルファスシリコンなど
の異なるタイプの材料と結合させて集積光電子スイッチ
を製造することができる。
【図１】本発明の好ましい実施形態の一つによる、Ａｌ
／ｐ−ＳｉＣ／ＧＣＬ／ｎ−Ｓｉ／Ａｌヘテロ構造Ｎ型
ＮＤＲ半導体スイッチの模式的な断面図を示す。
／ｐ−ＳｉＣ／ＧＣＬ／ｎ−Ｓｉ／Ａｌヘテロ構造Ｎ型
ＮＤＲ半導体スイッチの模式的な断面図を示す。
【図２】理想的なＮ型ＮＤＲを持つ効果的なスイッチン
グデバイスと通常のＮ型ＮＤＲデバイスとの間の、オン
／オフ状態の比較を示すＩ−Ｖ特性のプロットである。
ここで破線（−−−−）および点線（・・・・）は、そ
れぞれ理想的なＮ型ＮＤＲおよび通常のＮ型ＮＤＲデバ
イスの前記Ｉ−Ｖ特性を表しており、実線はロードライ
ンである。
グデバイスと通常のＮ型ＮＤＲデバイスとの間の、オン
／オフ状態の比較を示すＩ−Ｖ特性のプロットである。
ここで破線（−−−−）および点線（・・・・）は、そ
れぞれ理想的なＮ型ＮＤＲおよび通常のＮ型ＮＤＲデバ
イスの前記Ｉ−Ｖ特性を表しており、実線はロードライ
ンである。
【図３】（ａ）本発明の好ましい実施例による、ＳｉＣ
／Ｓｉヘテロ構造Ｎ型ＮＤＲスイッチのＩ−Ｖ特性曲線
を示す。 （ｂ）図３（ａ）で示したＳｉＣ／Ｓｉヘテロ構造Ｎ型
ＮＤＲスイッチの、Ｉ−Ｖ特性曲線の片対数を示す。
／Ｓｉヘテロ構造Ｎ型ＮＤＲスイッチのＩ−Ｖ特性曲線
を示す。 （ｂ）図３（ａ）で示したＳｉＣ／Ｓｉヘテロ構造Ｎ型
ＮＤＲスイッチの、Ｉ−Ｖ特性曲線の片対数を示す。
【図４】２７℃、１００℃、２００℃、および３００℃
の異なる温度で測定した、図３（ａ）で示したＳｉＣ／
Ｓｉヘテロ構造Ｎ型ＮＤＲスイッチのＩ−Ｖ特性曲線を
示す。
の異なる温度で測定した、図３（ａ）で示したＳｉＣ／
Ｓｉヘテロ構造Ｎ型ＮＤＲスイッチのＩ−Ｖ特性曲線を
示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−102497（ＪＰ，Ａ) 特開 平７−176541（ＪＰ，Ａ) 特開 平２−267197（ＪＰ，Ａ) 特開 平５−136111（ＪＰ，Ａ) 古川静二郎，雨宮好人，シリコン系ヘ テロデバイス，日本，丸善株式会社, 1991年 ７月30日，15頁 日本学術振興会薄膜第131委員会，薄 膜ハンドブック，日本，株式会社オーム 社，1983年12月10日，第１版，211頁 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/86 H01L 29/165
Claims (12)
- 【請求項１】 ｎ型不純物でドープされた単結晶シリコ
ン層、ｐ型不純物でドープされた炭化シリコン層、およ
び前記シリコン層と前記炭化シリコン層との間に存在す
る勾配組成物層を含み、前記勾配組成物層は、シリコン
および炭素を含み、シリコン基板からの距離が増加する
に従ってシリコン／炭素のモル比が減少するものであ
り、かつ０．２〜０．３μｍの厚さを持つことを特徴と
する、Ｎ型ＮＤＲＳｉＣ／Ｓｉヘテロ構造半導体スイッ
チデバイス。 - 【請求項２】 前記シリコン層表面の、前記勾配組成物
層と反対側であって前記勾配組成物層と隔たった面上に
形成された第１電極、および前記炭化シリコン層の表面
の、前記勾配組成物層と反対側であって前記勾配組成物
層と隔たった面上に形成された第２電極をさらに含む、
請求項１に記載の半導体スイッチデバイス。 - 【請求項３】 前記炭化シリコン層は０．５〜０．７μ
ｍの厚さを持つ、請求項１または２に記載の半導体スイ
ッチデバイス。 - 【請求項４】 前記第１電極はアルミニウムからなるも
のである、請求項２または３に記載の半導体スイッチデ
バイス 。 - 【請求項５】 前記第２電極はアルミニウムからなるも
のである、請求項２〜４のいずれか一項に記載の半導体
スイッチデバイス 。 - 【請求項６】ａ）ｎ型不純物でドープされた単結晶シリ
コン基板上の天然酸化物を除去する段階と； ｂ）反応チャンバ内で、前記段階ａ）で得られたシリコ
ン基板の表面に化学蒸着により勾配組成物層を形成する
段階と、前記勾配組成物層は、シリコンおよび炭素を含
み、シリコン基板からの距離が増加するに従ってシリコ
ン／炭素のモル比が減少するものであり、かつ０．２〜
０．３μｍの厚さに形成されるものであり； ｃ）前記勾配組成物層上に、ｐ型不純物でドープされた
炭化シリコン層を形成する段階とを含み、前記段階ｂ）
は、一定流量のシランガスを前記反応チャンバへ注入
し、化学蒸着の間中、反応チャンバへ徐々に流量を増加
しながらアルカンガスを導入するものであり、前記アル
カンガスの流量は化学蒸着が始まるときにはゼロであ
る、Ｎ型ＮＤＲＳｉＣ／Ｓｉヘテロ構造半導体スイッチ
デバイスの製造方法。 - 【請求項７】 前記段階ａ）の前に、前記ｎ型不純物で
ドープされた前記単結晶シリコン基板を洗浄する段階を
さらに含む、請求項６に記載の方法。 - 【請求項８】 前記段階ａ）において、前記ｎ型不純物
でドープされた前記単結晶シリコン基板を、前記天然酸
化物を除去するために、一定時間、３３２．５Ｐａかつ
９００℃の、塩化水素ガスおよび水素ガスの混合物中に
置くものである、請求項６または７に記載の方法。 - 【請求項９】 前記段階ｂ）において、前記シランガス
はモノシランガスであり、前記アルカンガスはプロパン
ガスである、請求項６〜８のいずれか一項に記載の方
法。 - 【請求項１０】 前記段階ｂ）の化学蒸着の間中、前記
モノシランガスは１２ｓｃｃｍで反応チャンバへ注入さ
れ、前記プロパンガスは０から１０ｓｃｃｍへ徐々に変
化する流量で反応チャンバへ注入され、前記反応チャン
バは、追加の水素ガス流を反応チャンバへ注入しながら
１２００℃、３３２．５Ｐａに保たれる、請求項９に記
載の方法。 - 【請求項１１】 前記段階ｃ）において、１２００℃、
３３２．５Ｐａに保たれ、プロパンガス流、ジボランガ
ス流、モノシランガス流、および水素ガス流がそれぞれ
１０ｓｃｃｍ、１２ｓｃｃｍ、１２ｓｃｃｍ、および
１．２ｌ／分の流量で反応チャンバへ注入された反応チ
ャンバ内で、前記ｐ型不純物でドープした前記炭化シリ
コン層を前記勾配組成物層上に形成する、請求項６〜１
０のいずれか一項に記載の方法。 - 【請求項１２】 前記シリコン基板表面の、前記勾配組
成物層と反対側であって前記勾配組成物層と隔たった面
上に、第１電極を形成する段階；および前記シリコン基
板表面の、前記勾配組成物層と反対側であって前記勾配
組成物層と隔たった面上に、第２電極を形成する段階
を、前記段階ｃ）の後にさらに含む、請求項６〜１１の
いずれか一項に記載の方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/119,998 US6271544B1 (en) | 1998-07-21 | 1998-07-21 | SiC/Si heterostructure semiconductor switch and fabrication thereof |
| JP30402799A JP3313344B2 (ja) | 1998-07-21 | 1999-10-26 | ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/119,998 US6271544B1 (en) | 1998-07-21 | 1998-07-21 | SiC/Si heterostructure semiconductor switch and fabrication thereof |
| JP30402799A JP3313344B2 (ja) | 1998-07-21 | 1999-10-26 | ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127309A JP2001127309A (ja) | 2001-05-11 |
| JP3313344B2 true JP3313344B2 (ja) | 2002-08-12 |
Family
ID=26563751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30402799A Expired - Fee Related JP3313344B2 (ja) | 1998-07-21 | 1999-10-26 | ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6271544B1 (ja) |
| JP (1) | JP3313344B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050269621A1 (en) * | 2004-06-03 | 2005-12-08 | Micron Technology, Inc. | Flash memory devices on silicon carbide |
| JP4907121B2 (ja) | 2005-07-28 | 2012-03-28 | 昭和電工株式会社 | 発光ダイオード及び発光ダイオードランプ |
| JP2009135290A (ja) * | 2007-11-30 | 2009-06-18 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
| US8525146B2 (en) | 2010-12-06 | 2013-09-03 | Hewlett-Packard Development Company, L.P. | Electrical circuit component |
| US11309389B2 (en) * | 2012-11-30 | 2022-04-19 | Lx Semicon Co., Ltd. | Epitaxial wafer and switch element and light-emitting element using same |
| CN114361274B (zh) * | 2022-01-07 | 2024-04-16 | 上海交通大学 | 基于组分渐变硅碳应变层的硅基半导体光电材料与制备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670414A (en) * | 1996-02-06 | 1997-09-23 | National Science Council | Graded-gap process for growing a SiC/Si heterojunction structure |
| TW396628B (en) * | 1997-09-04 | 2000-07-01 | Nat Science Council | Structure and process for SiC single crystal/Si single crystal hetero-junction negative differential resistance |
-
1998
- 1998-07-21 US US09/119,998 patent/US6271544B1/en not_active Expired - Lifetime
-
1999
- 1999-10-26 JP JP30402799A patent/JP3313344B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 古川静二郎，雨宮好人，シリコン系ヘテロデバイス，日本，丸善株式会社，１９９１年 ７月３０日，１５頁 |
| 日本学術振興会薄膜第１３１委員会，薄膜ハンドブック，日本，株式会社オーム社，１９８３年１２月１０日，第１版，２１１頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6271544B1 (en) | 2001-08-07 |
| JP2001127309A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4947218A (en) | P-N junction diodes in silicon carbide | |
| US7023010B2 (en) | Si/C superlattice useful for semiconductor devices | |
| US6077760A (en) | Structure and method of manufacturing single-crystal silicon carbide/single-crystal silicon heterojunctions with negative differential resistance characteristics | |
| US7560322B2 (en) | Method of making a semiconductor structure for high power semiconductor devices | |
| JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US11915934B2 (en) | Diamond semiconductor system and method | |
| JP2002261295A (ja) | ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法 | |
| JP2000514958A (ja) | シリコンゲルマニウム半導体デバイスとその製造方法 | |
| US5877077A (en) | Method of producing an ohmic contact and a semiconductor device provided with such ohmic contact | |
| JPH09501021A (ja) | 有機半導体物質を有する半導体装置 | |
| WO2019009021A1 (ja) | ショットキーバリアダイオード | |
| KR20130006584A (ko) | 기판상에 형성된 전자 장치 및 그 제조 방법 | |
| US5442199A (en) | Diamond hetero-junction rectifying element | |
| US5285089A (en) | Diamond and silicon carbide heterojunction bipolar transistor | |
| JP3313344B2 (ja) | ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 | |
| JP3214868B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2593898B2 (ja) | 半導体素子 | |
| JP2002252233A (ja) | 半導体装置及びその製造方法 | |
| JPH0737815A (ja) | 改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法 | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| Katayama et al. | An MOS field‐effect transistor fabricated on a molecular‐beam epitaxial silicon layer | |
| JP3205150B2 (ja) | 半導体装置の製造方法 | |
| JP3525150B2 (ja) | 炭化けい素半導体基板の製造方法 | |
| JPH08316498A (ja) | ダイヤモンド半導体整流素子 | |
| JPH0556849B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |