JP3311498B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3311498B2 JP3311498B2 JP14788694A JP14788694A JP3311498B2 JP 3311498 B2 JP3311498 B2 JP 3311498B2 JP 14788694 A JP14788694 A JP 14788694A JP 14788694 A JP14788694 A JP 14788694A JP 3311498 B2 JP3311498 B2 JP 3311498B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- temperature coefficient
- resistance
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Inverter Devices (AREA)
Description
置などの電力変換装置への利用に好適な半導体装置に関
し、特に過電流検出機能の温度依存性を緩和ないし解消
するための改良に関する。
(IGBT)素子などの半導体素子を有し、しかもこの
半導体素子に所定の限度を超える過度の主電流(過電
流)が流れたことを検出する過電流検出機能を有する半
導体装置は、例えばインバータ装置などの電力変換装置
に多用されている。この半導体装置に加えて、さらに過
電流の検出にもとづいて主電流を制限する過電流防止機
能をも合わせて備えた装置は、半導体パワーモジュール
として知られ、電力変換装置への利用に特に適してい
る。
構成を示す回路図である。図6において、3は半導体装
置、7は半導体パワーモジュール、11は入力端子、1
2は入力回路、13は駆動回路、14は正出力端子、1
5は負出力端子、16は直流電圧母線、17はフィルタ
回路、18はゲート遮断回路、19は外部から供給され
る直流電源電圧Vccを減圧して直流電圧Vrefを得
るとともに直流電圧母線16に供給する直流電源、Q1
はIGBT素子、C1はコンパレータ、R1およびR2
は直流電圧Vrefを分圧する抵抗素子、そして、R3
はIGBT素子Q1のセンス電流を電圧に変換する抵抗
素子である。
3が組み込まれており、半導体装置3は、IGBT素子
Q1とコンパレータC1および抵抗素子R1〜R3を備
えている。IGBT素子Q1にはセンス電極Sが備わっ
ており、コレクタ電極Cから流入する主電流(コレクタ
電流)Icは、エミッタ電極Eとセンス電極Sとに分岐
して流出する。センス電極Sへ分流するセンス電流Is
は、主電流に比べて微量であり、しかも主電流Icに比
例して流れる。センス電流Isは、後述するように、主
電流Icの大きさを検出するのに用いられる。主電流I
cの大きさはゲート電極Gへ付与される電圧に応じて変
化する。
うに構成されるので、以下のように動作する。すなわ
ち、入力端子11にはパルス信号が入力され、バッファ
素子を備える入力回路12によってパルス信号は駆動回
路13へと送られる。入力回路12は、必要に応じてイ
ンバータ素子(反転素子)を備え、そのことによって、
入力されたパルス信号を反転して出力することも可能で
ある。
ート電極Gへ制御電圧を付与する。ゲート電極Gに正の
制御電圧が供給されることにより、ゲート電極Gとエミ
ッタ電極Eの間の電圧がIGBT素子Q1に固有の閾電
圧を超えると、IGBT素子Q1はオン(導通)状態と
なって、主電流Icが流れる。ゲート電極Gにゼロまた
は負の制御電圧が供給されることによってゲート電極G
とエミッタ電極Eの間の電圧が閾電圧以下になると、I
GBT素子Q1はオフ(遮断)状態となって、主電流I
cが流れなくなる。正出力端子14と負出力端子15に
は外部の負荷が接続されるので、外部の負荷に流れる電
流が入力端子11へ入力されるパルス信号によって調節
される。
電流Isが流れるので、主電流Icに比例した電圧が発
生する。コンパレータC1は、この抵抗素子R3に発生
するセンス電圧Vsと、抵抗素子R2に発生する基準電
圧Vocとを比較して、前者が後者を超えるときには、
正電圧を出力し、そうでないときにはゼロ電圧を出力す
る。抵抗素子R2は抵抗素子R1とともに直流電圧母線
16に付与される一定の直流電圧Vrefを分圧するの
で、基準電圧Vocは一定に保持される。したがって、
コンパレータC1は、センス電流Isを通じて主電流I
cの大きさを所定の基準値と比較することによって、過
電流を検出する機能を果たしている。
出信号はフィルタ回路17へ入力される。フィルタ回路
17は、抵抗と容量とを用いた1次の積分回路であり、
雑音電圧を除去する機能を果たす。そのことによって、
過電流保護機能の誤動作を防止している。フィルタ回路
17を通過した信号電圧は、ゲート遮断回路18へと送
られる。ゲート遮断回路18は、コレクタ電極がIGB
T素子Q1のゲート電極Gに接続されたトランジスタ素
子を備えており、信号電圧が一定の高さに達すると、こ
のトランジスタ素子が導通することにより、ゲート電極
Gの電位を引き下げる。その結果、入力端子11へ入力
されるパルス信号とは無関係に、IGBT素子Q1がオ
フとなる。
ル7では、コンパレータC1によって過電流が検出さ
れ、その検出結果にもとづいてゲート遮断回路18等が
動作し、その結果、過電流が継続的に流れることを回避
している。このように、半導体装置3には過電流検出機
能が備わっており、半導体パワーモジュール7には、さ
らに過電流保護機能が備わっている。半導体パワーモジ
ュール7は、この過電流保護機能によって、過電流がも
たらすIGBT素子Q1の破損を防止している。
体パワーモジュール7では、抵抗素子R1〜R3には、
温度係数が±200ppm/degの範囲のものが使用
されている。このことによって、IGBT素子Q1の接
合部の温度の変化に依存することなく、コンパレータC
1の基準電圧Vocがほぼ一定に保持されるように設定
されている。ところが、IGBT素子Q1における主電
流Icとセンス電流Isとの比、すなわち分流比(=I
c/Is)は、一般に接合部の温度に依存して変化す
る。
流容量が拡大され、それにともなうスイッチング損失を
抑えるためにIGBT素子Q1の微細化が進行する中
で、分流比の温度依存性が無視できない大きさとなって
いる。例えば、25゜Cから125゜Cまでの温度変化
にともなって、分流比は10%〜20%ほども減少す
る。 図7はこのことを示すグラフであり、実験によっ
て得られた主電流Icとセンス電流Isの関係を示して
いる。図7に示すように、温度Tjが25゜Cであると
きに比べて、125゜Cであるときには、同一のセンス
電流Isに対して主電流Icは約15%ほども低くなっ
ている。主電流Icの過電流検出レベルは、Voc・
(分流比)/R3で与えられるので、分流比が温度とと
もに変化すれば、過電流検出レベルもそれにともなって
変化する。
7あるいは半導体装置3では、過電流検出レベルが温度
とともに変化するという問題点があった。また近年で
は、半導体装置3の用途によっては、半導体装置3にお
ける過電流検出信号が、IGBT素子Q1自身の保護目
的だけでなく、外部回路部品の保護目的にも使用される
場合があり、過電流保護レベルの温度依存性を解消ない
し緩和することへの要求が、この方面からも高まってい
る。
ために、抵抗素子R3に分流比の温度依存性に応じた温
度係数を有するものを使用することが可能である。しか
しながら、抵抗素子R3の抵抗値が変化すると、それに
ともなってセンス電極Sの電位が変化するので、そのこ
とを通じて分流比が変化する。図8はこのことを示すグ
ラフであり、実験によって得られた分流比と抵抗素子
(センス抵抗)R3の抵抗値の関係を示している。
125゜Cのいずれにおいても、抵抗素子R3の抵抗値
の増加にともなって分流比が増加している。抵抗素子R
3の抵抗値が分流比に及ぼす影響をも考慮しつつ、抵抗
素子R3の温度係数の最適化が行われる必要があるの
で、抵抗素子R3の温度係数を最適化するのは容易では
ないという問題点があった。さらに、抵抗素子R3の温
度係数は負に設定されなければならないので、この点か
らも最適化が容易でないという問題点があった。
ためになされたもので、過電流検出レベルの温度依存性
を容易に解消ないし緩和し得る半導体装置を提供するこ
とを目的とする。
装置は、主電流に比例してセンス電流が流れる半導体素
子と、外部から付与される直流電圧を分圧する直列接続
された第1および第2抵抗素子と、前記センス電流が流
れる第3抵抗素子と、当該第3抵抗素子に生じるセンス
電圧を前記第2抵抗素子に生じる基準電圧と比較すると
ともに前記センス電圧が前記基準電圧を超えるときに所
定の信号を送出する比較手段と、を備える半導体装置に
おいて、前記第3抵抗素子の抵抗値の温度係数は−20
0〜+200ppm/degの何れかに設定されてお
り、しかも前記主電流と前記センス電流との分流比の温
度係数βに応じて、前記第1抵抗素子における抵抗値の
温度係数α1および当該抵抗値の25゜Cにおける値R
1、並びに、前記第2抵抗素子における抵抗値の温度係
数α2および当該抵抗値の25゜Cにおける値R4との
間に、温度変化ΔT=100degに対して、1+α2
・ΔT=R1・(1+α1・ΔT)/[(1+β・Δ
T)・(R1+R4)−R4]の関係が略成立するよう
に、前記温度係数α1およびα2が最適化され、その結
果、過電流検出レベルの温度係数γの絶対値が前記温度
係数βの絶対値の1/2以下に低減されていることを特
徴とする。
装置は、請求項1に記載の半導体装置において、前記温
度係数βと前記温度変化ΔTとの積が、β・ΔT≦−
0.1であって、前記過電流検出レベルの温度係数γと
前記温度変化ΔTとの積が、γ・ΔT=−0.05〜+
0.05の範囲になるように、前記温度係数α1および
α2が設定されていることを特徴とする。
装置は、請求項1に記載の半導体装置において、前記温
度係数α2が−200〜+200ppm/degの何れ
かの値に設定されていることを特徴とする。
装置は、請求項1に記載の半導体装置において、前記温
度係数α1が−200〜+200ppm/degの何れ
かの値に設定されていることを特徴とする。
装置は、請求項4に記載の半導体装置において、前記半
導体素子と前記第2抵抗素子とが、互いに近接して配設
されていることを特徴とする。
装置は、請求項4に記載の半導体装置において、前記半
導体素子と前記第2抵抗素子とが共通の半導体基板に形
成されていることを特徴とする。
1と温度係数α2とが最適化され、その結果比較手段が
所定の信号を送出する主電流の下限値すなわち過電流検
出レベルの温度係数の絶対値が分流比の温度係数の絶対
値の半分以下に低減される。しかも、第3抵抗素子の抵
抗値の温度係数はゼロに近い値に設定され、温度係数β
に応じた最適化は第1および第2抵抗素子について行わ
れるので、抵抗値の最適化による分流比への影響がな
い。
数γがさらに制限されており、このため、過電流検出レ
ベルの温度依存性が実用上問題でなくなる。
数α1または温度係数α2の何れか一方がゼロに近い値
に設定され、他方のみが最適化の対象とされる。
度係数α1がゼロに近い値に設定され、他方の温度係数
α2が最適化の対象とされる。このため、温度係数α2
は正の値の範囲で最適化を行うことが可能である。
素子と第2抵抗素子とが互いに近接して配設されている
ので、両者の温度が互いに近い値となる。
素子と第2抵抗素子とが互いに共通の半導体基板に形成
されているので、両者の温度がさらに接近する。
びこの半導体装置が組み込まれた半導体パワーモジュー
ルの構成を示す回路図である。なお以下の図において、
図6に示した従来装置と同一部分には同一符号を付し
て、その詳細な説明を略する。この半導体パワーモジュ
ール5および半導体装置1では、直流電圧Vrefが抵
抗素子R1と抵抗素子R4によって分圧されており、コ
ンパレータC1は抵抗素子R4に発生する電圧を基準電
圧Vocとしている。抵抗素子R1、R3はいずれも、
従来の半導体パワーモジュール7あるいは半導体装置3
と同様に、温度係数が±200ppm/degの範囲内
の値すなわち略ゼロの値に設定されている。他方、抵抗
素子R4は以下に述べるように、過電流検出レベルの温
度依存性を解消ないし緩和するように、ある範囲内の値
に最適化されている。
の温度依存性を解消するためには、数1の関係を満たす
ことが条件となる。
圧であり、Voc’は125゜Cにおける基準電圧であ
る。またRIは25゜Cにおける分流比である。さら
に、ΔTは25゜Cから125゜Cまでの温度変化であ
り、ΔT=100degである。また、βは分流比RI
の温度係数である。抵抗素子R3の温度係数は十分にゼ
ロに近いので、数1では抵抗素子R3の温度依存性を無
視している。
温度係数をそれぞれα1、α2とすると、温度係数α2
は数2で与えられる。
関係を満たすように設定されるならば、過電流検出レベ
ルの温度依存性は解消される。また、温度係数α1,α
2がこの関係から離れるほど過電流検出レベルの温度依
存性が大きくなる。過電流検出レベルの温度依存性を緩
和するには、過電流検出レベルの温度係数γが、βに対
して数3の関係を満たすように温度係数α1,α2を設
定すればよい。
を近似的に満たすように設定されることによって、温度
係数γが数4のようになっておれば、過電流検出レベル
の温度依存性の緩和は実用上十分な程度に達成される。
ΔT≦−0.10であって分流比の温度依存性が無視で
きないほどに大きい場合においてもなお、温度係数γと
温度変化ΔTとの積が、|γ・ΔT|≦0.05であれ
ばさらに好ましい。このときには、過電流検出レベルの
温度依存性は、分流比の温度依存性が大きいにもかかわ
らず、事実上無視できる程度である。
α1が、±200ppm/degの範囲内に設定されて
いるので、数2の条件はさらに数5のような簡単な関係
で表現することができる。
る関係を近似的に満たすように設定されることによっ
て、温度係数γが数4のようになっておれば、過電流検
出レベルの温度依存性の緩和は実用上十分な程度に達成
される。
係から明らかなように、温度係数α2は正の値となる。
すなわち、この実施例の半導体装置1では、抵抗素子R
1,R3の温度依存性を十分に小さく設定し、抵抗素子
R4の温度係数を最適化するので、抵抗素子R4に正の
温度係数を付与することができる。このため、抵抗値の
温度係数の最適化が容易に行い得るという利点が得られ
る。また、抵抗素子R4の値は分流比には影響しないの
で、このことからも、抵抗素子の温度係数の最適化が容
易であるという利点がもたらされる。
ではさらに、IGBT素子Q1と抵抗素子R4とは、共
通の半導体チップ(半導体基板)に作り込まれる。そう
することによって、IGBT素子Q1の接合部の温度と
抵抗素子R4の温度とが互いに近接するので、抵抗素子
R4の温度係数の最適化が容易であるとともに、数5の
関係にもとづく設定通りに過電流検出レベルの温度依存
性が確実に解消ないし緩和されるという利点が生まれ
る。
Q1が形成された半導体チップ20の平面図および断面
図である。図2に示すように、半導体チップ20の上面
には、IGBT素子Q1のエミッタ電極E、ゲート電極
G、およびセンス電極Sが配設されるとともに、抵抗素
子R4の1組の端子Rが配設されている。
2はp型コレクタ層21の上に形成されたn型エピタキ
シャル層、23はn型エピタキシャル層22の上主面に
選択的に形成されたp型ベース層、24は同じくn型エ
ピタキシャル層22の上主面に選択的に形成されたp型
抵抗層、25はp型ベース層23の上主面に選択的に形
成されたn型エミッタ層、28はn型エミッタ層25と
n型エピタキシャル層22とに挟まれたp型ベース層2
3の上主面部分すなわちチャネル形成領域に対向して配
設されたゲート電極G、30,31はそれぞれn型エミ
ッタ層25の一部とp型ベース層23の一部とに電気的
に接続されたエミッタ電極Eおよびセンス電極S、26
はエミッタ電極E、センス電極S、およびゲート電極G
の間を電気的に絶縁するとともに、ゲート電極Gと各種
半導体層との間を電気的に絶縁する絶縁層、32,33
はp型抵抗層24の上主面の一部に電気的に接続された
端子R、27は端子Rとゲート電極Gなどとを電気的に
絶縁する絶縁層、そして、36は半導体チップ20の下
面に配設されp型コレクタ層21に電気的に接続された
コレクタ電極Cである。抵抗素子R4の抵抗値は、p型
抵抗層24のシート抵抗を調節することによって所望の
値とすることができる。
て形成されており、それらの各1がIGBTのユニット
セルを形成している。エミッタ電極Eは多数のp型ベー
ス層23に接続され、他方のセンス電極Sは単一ないし
ごく少数のp型ベース層23に接続されている。このこ
とによって、主電流Icに比べて圧倒的に小さいセンス
電流Isが主電流Icに比例して流れるという特性が得
られる。
度の均一性が高いので、上述したように抵抗素子R4の
温度とIGBT素子Q1の温度とが常に近い値となって
いる。また、抵抗素子R4の抵抗値の温度係数α2は正
の値に設定可能であるので、抵抗素子R4を半導体チッ
プ20に作り込む際に、特に温度係数α2の最適化が容
易であるという利点がある。
好ましい数値例について説明する。外部から直流電源1
9へ供給される直流電源電圧Vccは、実用的には15
Vが好ましい。さらに、入力回路12、コンパレータC
1などの各回路を動作させるための電源は、これらの回
路の集積度を高める必要上低いほど望ましい。なぜなら
ば、電源電圧が低いほど耐圧を低く設定することが可能
となり、集積度を高めることが容易となるからである。
したがって直流電源19では直流電源電圧Vccを5V
にまで減圧して各回路に供給する。直流電圧Vrefに
はこの電圧をそのまま用いるか、あるいは更に2.5V
にまで減圧したものが用いられる。すなわち、直流電圧
Vrefは、好ましくはおおよそ2.5V〜5Vの範囲
内に設定される。
を考慮しない限り低い方が望ましい。なぜならば、基準
電圧Vocが高いとそれに応じて抵抗素子R3の抵抗値
が高く設定されなければならないが、抵抗素子R3の抵
抗値が高いとセンス電流Isの上昇に伴うセンス電極S
の電位の上昇が著しくなるからである。センス電極Sの
電位の上昇が大きければ、センス電流Isと主電流Ic
との比例性が損なわれるので、過電流検出レベルが正し
く設定されなくなる恐れが生じる。
ンパレータC1の入力信号に重畳する電気的雑音の影響
が無視できなくなる。このため、基準電圧Vocは0.
5V〜1V程度に設定されることが実用上望ましい。し
たがって、抵抗素子R1と抵抗素子R4の比率は、好ま
しくは4前後の値に設定される。
V、基準電圧Voc=0.5Vとし、そのために、25
゜Cでの抵抗値をそれぞれR1=20kΩおよびR4=
5kΩ(すなわち、R1=4・R4)に設定した場合に
ついて説明する。このとき、β・ΔT=−0.05、す
なわち125゜Cにおける分流比が25゜Cにおける値
の95%である場合には、数5の関係から算出されるよ
うに、抵抗素子R4の温度係数が、おおよそα2=66
7ppm/degであれば過電流検出レベルの温度依存
性が解消される。
25゜Cにおける分流比が25゜Cにおける値の60%
である場合には、おおよそα2=10000ppm/d
egであれば過電流検出レベルの温度依存性が解消され
る。すなわち、温度係数β・ΔTの値が−0.05〜−
0.40の範囲内であるときに、温度係数α2を、約6
67ppm/deg〜約10000の範囲内で温度係数
βの値に応じて適宜設定することによって過電流検出レ
ベルの温度依存性を解消することが可能である。
125゜Cにおける分流比が25゜Cにおける値の85
%である場合に、温度係数α2の値を2000ppm/
degに設定したと仮定する。このとき、125゜Cに
おける基準電圧Voc’は、数6に示す通りの計算にし
たがって0.577Vであると算出される。
流検出レベルを1とした温度Tj=125゜Cでの過電
流検出レベルPLは、数7に示すように0.98とな
る。
存性によって0.85まで減少していた過電流検出レベ
ルが、0.98と1に近い値にまで改善されている。同
様のことは、温度Tj=125゜Cにおいてだけでな
く、25゜C〜125゜Cの全温度範囲にわたっていえ
る。
温度Tj=20゜C〜130゜Cの範囲において、温度
Tj=25゜Cにおける値を基準とした過電流検出レベ
ル温度依存性を示すグラフである。図4には、比較のた
めに従来装置における結果をも点線で示している。図4
が示すように、全ての温度範囲にわたって、過電流検出
レベルの温度依存性が改善されていることがわかる。
半導体パワーモジュール6の平面図であり、半導体パワ
ーモジュール6を構成する各回路素子の配置を模式的に
描いている。図5において、ICは集積回路素子であ
り、図1に示した各回路素子の中の入力端子11、入力
回路12、駆動回路13、フィルタ回路17、ゲート遮
断回路18、直流電源19およびコンパレータC1が集
積化されている。また、この半導体パワーモジュール6
ではIGBT素子Q1は3つの半導体チップで構成され
ている。なお、抵抗素子R1〜R3の抵抗値およびその
温度係数は第1実施例と同様に設定されている。
ICに集積化されることによって装置のコンパクト化、
コスト低減、さらに、信頼性の向上が図られる。この半
導体パワーモジュール6では、抵抗素子R4はIGBT
素子Q1に近接して配置される。そうすることによっ
て、抵抗素子R4の温度とIGBT素子Q1の温度とが
比較的近い値となる。実用上、それらの間の距離は2c
m以内であることが望ましい。
依存性を低くして、抵抗素子R4の抵抗値の温度係数α
2を数5にもとづいて設定する例を示したが、逆に抵抗
素子R4の抵抗値の温度依存性を低くして、抵抗素子R
1の抵抗値の温度係数α1を数2にもとづいて設定して
もよい。このとき、数2の左辺は1としてよい。この場
合においても、分流比への抵抗値の影響を考慮すること
なく温度係数の最適化を行うことが可能である。また、
抵抗素子R1,R2のうちの一方のみが最適化の対象と
されるので、最適化が容易に行い得る。
温度係数α1、α2を、数2にもとづいて設定してもよ
い。この場合においても、分流比への抵抗値の影響を考
慮することなく温度係数の最適化を行うことが可能であ
る。
てIGBT素子を例として説明したが、この発明は、主
電流が流れる半導体素子であってしかも主電流に比例し
たセンス電流が分岐して流れる半導体素子一般に適用が
可能である。例えば、センス電極を有するMOS型トラ
ンジスタ、バイポーラトランジスタ等にも適用可能であ
る。
手段が所定の信号を送出するための主電流の下限値すな
わち過電流検出レベルの温度係数の絶対値が分流比の温
度係数の絶対値の半分以下に低減されるので、過電流検
出レベルの温度依存性が実用上十分な程度に緩和ないし
解消される。しかも、抵抗値の最適化が分流比へ影響し
ないので、抵抗値の最適化を容易に行うことができる。
すなわち、この発明の装置では、過電流検出レベルの温
度依存性の低減が容易に達成されるという効果がある。
数γがさらに制限されており、このため、過電流検出レ
ベルの温度依存性が実用上問題にならないほどに低減さ
れる。
数α1または温度係数α2の何れか一方のみが最適化の
対象とされるので、過電流検出レベルの温度依存性の低
減が一層容易に達成される。
度係数α1がゼロに近い値に設定され、他方の温度係数
α2が最適化の対象とされるので、温度係数α2につい
て正の値の範囲で最適化を行うことが可能である。この
ため、最適化が容易に行い得る。しかも、最適化の対象
となる第2抵抗素子を半導体基板に容易に作り込むこと
ができる。
素子と第2抵抗素子の温度が互いに近い値となるので、
第2抵抗素子の抵抗値の温度係数の最適化がさらに容易
である。
素子と第2抵抗素子の温度がさらに接近するので、第2
抵抗素子の抵抗値の温度係数の最適化がさらに容易であ
るとともに、過電流検出レベルの温度依存性の解消効果
ないし緩和効果がつねに設定通りに得られる。
の回路図である。
ある。
ある。
である。
図である。
る。
グラフである。
グラフである。
(半導体素子)、Vref 直流電圧、R1 抵抗素子
(第1抵抗素子)、R2,R4 抵抗素子(第2抵抗素
子)、R3 抵抗素子(第3抵抗素子)、Voc 基準
電圧、C1 コンパレータ(比較手段)、1,2 半導
体装置。
Claims (6)
- 【請求項1】 主電流に比例してセンス電流が流れる半
導体素子と、外部から付与される直流電圧を分圧する直
列接続された第1および第2抵抗素子と、前記センス電
流が流れる第3抵抗素子と、当該第3抵抗素子に生じる
センス電圧を前記第2抵抗素子に生じる基準電圧と比較
するとともに前記センス電圧が前記基準電圧を超えると
きに所定の信号を送出する比較手段と、を備える半導体
装置において、 前記第3抵抗素子の抵抗値の温度係数は−200〜+2
00ppm/degの何れかに設定されており、しかも
前記主電流と前記センス電流との分流比の温度係数βに
応じて、前記第1抵抗素子における抵抗値の温度係数α
1および当該抵抗値の25゜Cにおける値R1、並び
に、前記第2抵抗素子における抵抗値の温度係数α2お
よび当該抵抗値の25゜Cにおける値R4との間に、温
度変化ΔT=100degに対して、1+α2・ΔT=
R1・(1+α1・ΔT)/[(1+β・ΔT)・(R
1+R4)−R4]の関係が略成立するように、前記温
度係数α1およびα2が最適化され、その結果、過電流
検出レベルの温度係数γの絶対値が前記温度係数βの絶
対値の1/2以下に低減されていることを特徴とする半
導体装置。 - 【請求項2】 請求項1に記載の半導体装置において、
前記温度係数βと前記温度変化ΔTとの積が、β・ΔT
≦−0.1であって、前記過電流検出レベルの温度係数
γと前記温度変化ΔTとの積が、γ・ΔT=−0.05
〜+0.05の範囲になるように、前記温度係数α1お
よびα2が設定されていることを特徴とする半導体装
置。 - 【請求項3】 請求項1に記載の半導体装置において、
前記温度係数α2が−200〜+200ppm/deg
の何れかの値に設定されていることを特徴とする半導体
装置。 - 【請求項4】 請求項1に記載の半導体装置において、
前記温度係数α1が−200〜+200ppm/deg
の何れかの値に設定されていることを特徴とする半導体
装置。 - 【請求項5】 請求項4に記載の半導体装置において、
前記半導体素子と前記第2抵抗素子とが、互いに近接し
て配設されていることを特徴とする半導体装置。 - 【請求項6】 請求項4に記載の半導体装置において、
前記半導体素子と前記第2抵抗素子とが共通の半導体基
板に形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14788694A JP3311498B2 (ja) | 1994-06-29 | 1994-06-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14788694A JP3311498B2 (ja) | 1994-06-29 | 1994-06-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0819164A JPH0819164A (ja) | 1996-01-19 |
JP3311498B2 true JP3311498B2 (ja) | 2002-08-05 |
Family
ID=15440426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14788694A Expired - Lifetime JP3311498B2 (ja) | 1994-06-29 | 1994-06-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3311498B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009148031A (ja) * | 2007-12-12 | 2009-07-02 | Mitsubishi Electric Corp | 半導体電力変換装置の過電流保護装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19644193C2 (de) * | 1996-10-24 | 2001-04-19 | Bosch Gmbh Robert | Integrierte Überlastschutzeinrichtung mit Temperatursensor |
US6239998B1 (en) | 1998-09-30 | 2001-05-29 | Mitusbishi Denki Kabushiki Kaisha | Inverter circuit |
KR100669015B1 (ko) * | 2000-01-14 | 2007-01-16 | 삼성전자주식회사 | 세탁기의 모터 제어장치 및 방법 |
JP2005266460A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 駆動基板及び当該駆動基板に搭載される半導体パワーモジュール |
JP4545603B2 (ja) * | 2005-01-28 | 2010-09-15 | 三菱電機株式会社 | 電力用半導体装置 |
JP4626513B2 (ja) * | 2005-12-28 | 2011-02-09 | 株式会社デンソー | ドライバ用半導体素子の過電流保護装置 |
JP6527436B2 (ja) * | 2015-09-24 | 2019-06-05 | ルネサスエレクトロニクス株式会社 | 電子装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2837054B2 (ja) * | 1992-09-04 | 1998-12-14 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
JPH06113441A (ja) * | 1992-09-25 | 1994-04-22 | Nec Kansai Ltd | 電流検出回路 |
JP2999887B2 (ja) * | 1992-10-09 | 2000-01-17 | 三菱電機株式会社 | Igbtの過電流保護回路及び半導体集積回路装置 |
JPH06188641A (ja) * | 1992-12-17 | 1994-07-08 | Fuji Electric Co Ltd | 電流検出装置および電流制限装置 |
-
1994
- 1994-06-29 JP JP14788694A patent/JP3311498B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009148031A (ja) * | 2007-12-12 | 2009-07-02 | Mitsubishi Electric Corp | 半導体電力変換装置の過電流保護装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0819164A (ja) | 1996-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11095283B2 (en) | Drive control apparatus for driving a switching element including a sense element | |
US5465190A (en) | Circuit and method for protecting power components against forward overvoltages | |
CN107924872B (zh) | 绝缘栅半导体装置 | |
JP6742528B2 (ja) | 電力変換装置 | |
JP5168413B2 (ja) | 電圧駆動型素子を駆動する駆動装置 | |
US5724218A (en) | Power transistor with short-circuit protection | |
US8467165B2 (en) | Power supply control apparatus including overcurrent detection circuit | |
US6181186B1 (en) | Power transistor with over-current protection controller | |
EP3190680B1 (en) | Battery protection circuit | |
US6650097B2 (en) | Voltage regulator with reduced power loss | |
JP3509623B2 (ja) | 半導体スイッチ素子チップの温度検出構造および温度検出装置並びに半導体リレー | |
JP2019165347A (ja) | 駆動装置及びパワーモジュール | |
JP3311498B2 (ja) | 半導体装置 | |
JPH0888547A (ja) | 過熱保護装置付き自己消弧素子 | |
US20100207605A1 (en) | Power supply control apparatus including overcurrent detection circuit | |
JP3707355B2 (ja) | 電流検出回路 | |
US6906902B2 (en) | Semiconductor integrated circuit | |
WO1998037630A1 (en) | Power device with a short-circuit detector | |
TW201524056A (zh) | 半導體裝置 | |
US11171639B2 (en) | Overvoltage protection | |
JPH02260712A (ja) | スイッチ回路 | |
JP4139893B2 (ja) | インバータ装置および多相インバータ装置 | |
JPH10145206A (ja) | 半導体装置の保護回路 | |
JP3474775B2 (ja) | インバータ制御用半導体装置 | |
WO2022181581A1 (ja) | オン電圧測定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |