JP3310483B2 - ディジタル温度補償水晶発振装置 - Google Patents
ディジタル温度補償水晶発振装置Info
- Publication number
- JP3310483B2 JP3310483B2 JP30175394A JP30175394A JP3310483B2 JP 3310483 B2 JP3310483 B2 JP 3310483B2 JP 30175394 A JP30175394 A JP 30175394A JP 30175394 A JP30175394 A JP 30175394A JP 3310483 B2 JP3310483 B2 JP 3310483B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- temperature
- address
- bits
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【0001】
【産業上の利用分野】この発明は、ディジタル温度補償
水晶発振装置に関する。
水晶発振装置に関する。
【0002】
【従来の技術】近年に於ける移動通信機器はIC技術の
進歩により低コスト化が顕著に進んで来ている。これに
伴い、携帯電話や自動車電話等の移動通信機器などの基
準周波数源として用いられるTCXO(温度補償水晶発
振器)は加入者の増大の為の高精度化と小形化、低コス
ト加入化が要求されている。
進歩により低コスト化が顕著に進んで来ている。これに
伴い、携帯電話や自動車電話等の移動通信機器などの基
準周波数源として用いられるTCXO(温度補償水晶発
振器)は加入者の増大の為の高精度化と小形化、低コス
ト加入化が要求されている。
【0003】従来のTCXOは、サーミスタと抵抗、コ
ンデンサからなる温度補償網を水晶振動子に直列に挿入
し、該補償網のインピーダンスを制御することで、環境
温度が変化しても周波数をある程度一定に補償するとこ
ろのものである。使用する部品は、全て安価なアナログ
部品であるが、各部品のバラツキ等を勘案した場合、決
して作り方が容易とは言えない。特に、近年は無線周波
数チャネル間隔の狭小化に伴い、TCXOの安定度は、
従来±2.5ppmから±1.0ppmへと精度向上が求
められ、益々製造が困難な状況となってきている。
ンデンサからなる温度補償網を水晶振動子に直列に挿入
し、該補償網のインピーダンスを制御することで、環境
温度が変化しても周波数をある程度一定に補償するとこ
ろのものである。使用する部品は、全て安価なアナログ
部品であるが、各部品のバラツキ等を勘案した場合、決
して作り方が容易とは言えない。特に、近年は無線周波
数チャネル間隔の狭小化に伴い、TCXOの安定度は、
従来±2.5ppmから±1.0ppmへと精度向上が求
められ、益々製造が困難な状況となってきている。
【0004】一方、上記のアナログ補償のTCXOとは
別に、温度センサ、A/D変換器、メモリ、D/A変換
器、VCXO(電圧制御水晶発振器)から構成するDT
CXO(ディジタル温度補償水晶発振器)がある。DT
CXOは、VCXOの周波数温度特性に見合う制御情報
を予めROM等のメモリに記憶させ、周囲温度に適した
電圧をVCXOに印加させ、周波数を一定ならしめる方
式である。図8はDTCXOのブロック図で、図8にお
いて、10はXtal(水晶振動子)の周囲温度を検出
する温度センサ回路で、この温度センサ回路10により
得た温度情報(アナログ電圧または電流)16をA/D
変換器11に入力し、ここで温度情報16をディジタル
情報17に変換する。12はE2PROMなどからなる
メモリ(ROM)で、このメモリ12に前記ディジタル
情報がアドレスとして供給される。メモリ12はVCX
Oの周波数温度特性に見合う制御情報(温度補償データ
と称する)を記憶するもので、メモリ12には温度補償
データ15が供給される。温度補償データ15の書込み
は予め製造時に実行されるようになっている。この温度
補償データの1例(メモリ内容)を次の表1に概略を示
す。
別に、温度センサ、A/D変換器、メモリ、D/A変換
器、VCXO(電圧制御水晶発振器)から構成するDT
CXO(ディジタル温度補償水晶発振器)がある。DT
CXOは、VCXOの周波数温度特性に見合う制御情報
を予めROM等のメモリに記憶させ、周囲温度に適した
電圧をVCXOに印加させ、周波数を一定ならしめる方
式である。図8はDTCXOのブロック図で、図8にお
いて、10はXtal(水晶振動子)の周囲温度を検出
する温度センサ回路で、この温度センサ回路10により
得た温度情報(アナログ電圧または電流)16をA/D
変換器11に入力し、ここで温度情報16をディジタル
情報17に変換する。12はE2PROMなどからなる
メモリ(ROM)で、このメモリ12に前記ディジタル
情報がアドレスとして供給される。メモリ12はVCX
Oの周波数温度特性に見合う制御情報(温度補償データ
と称する)を記憶するもので、メモリ12には温度補償
データ15が供給される。温度補償データ15の書込み
は予め製造時に実行されるようになっている。この温度
補償データの1例(メモリ内容)を次の表1に概略を示
す。
【0005】
【表1】
【0006】表1において、1024のデータ(16進
数(HEX))がj行、k列で示されていて、 アドレス 10ビット デシマル 1024(HEX
3FF) データ 10ビット デシマル 1024(HEX
3FF) の形でグラフ化すると図2のようになる。
数(HEX))がj行、k列で示されていて、 アドレス 10ビット デシマル 1024(HEX
3FF) データ 10ビット デシマル 1024(HEX
3FF) の形でグラフ化すると図2のようになる。
【0007】13はD/A変換器で、この変換器13に
はメモリ12からディジタル温度補償データ18が入力
され、変換器13の出力にはアナログ電圧19が送出さ
れる。アナログ電圧19はVCXO14に供給される。
VCXO14はアナログ電圧19をスムージングするL
PF14A、電圧を容量に変換するバラクターダイオー
ド14Bと水晶発振回路14Cから構成されている。
はメモリ12からディジタル温度補償データ18が入力
され、変換器13の出力にはアナログ電圧19が送出さ
れる。アナログ電圧19はVCXO14に供給される。
VCXO14はアナログ電圧19をスムージングするL
PF14A、電圧を容量に変換するバラクターダイオー
ド14Bと水晶発振回路14Cから構成されている。
【0008】上記図8の構成で周囲温度に対応した電圧
がD/A変換器13から出力されてVCXO14に印加
されることで、周囲温度が変化してもVCXO14の出
力からは一定の周波数出力20が得られる。このように
構成されたなDTCXOは、アナログ補償のTCXOに
比較して、煩雑な部品の組み合わせが不要であるから、
LSI化が容易であるとともに工程の自動化が可能であ
るために、水晶発振器の小形化を図ることができるとと
もに低コスト化が見込める利点がある。
がD/A変換器13から出力されてVCXO14に印加
されることで、周囲温度が変化してもVCXO14の出
力からは一定の周波数出力20が得られる。このように
構成されたなDTCXOは、アナログ補償のTCXOに
比較して、煩雑な部品の組み合わせが不要であるから、
LSI化が容易であるとともに工程の自動化が可能であ
るために、水晶発振器の小形化を図ることができるとと
もに低コスト化が見込める利点がある。
【0009】
【発明が解決しようとする課題】しかし、広温度範囲
(−40℃〜85℃)にわたり、Xtalの大幅な温度
補償(例えば、30ppm)を行う場合、目標安定度を
高精度(例えば±0.3ppm)にすると次のような問
題点が発生する。
(−40℃〜85℃)にわたり、Xtalの大幅な温度
補償(例えば、30ppm)を行う場合、目標安定度を
高精度(例えば±0.3ppm)にすると次のような問
題点が発生する。
【0010】(1)温度センサ回路10の感度を高めな
ければならない(A/D変換器11のビット感度の数倍
程度以上) (2)A/D変換器11の分解度を増さなければならな
い(例えば0.12℃/LSBにするには10ビット以
上) (3)D/A変換器13の入力ビットを増さなければな
らない(例えば0.03ppm/LSBにするには10
ビット以上) (4)メモリ12の容量を増さなければならない[例え
ば、アドレス(1024)×データ(10ビット)=1
0,240ビット必要で、データがバイト単位であれば
1024×2=2,048バイト、約2kバイト必要で
ある] (5)メモリデータ15(2kバイト)の転送、書き込
み増となり、このため、小形化、短時間製造、低コスト
化の制約になる。
ければならない(A/D変換器11のビット感度の数倍
程度以上) (2)A/D変換器11の分解度を増さなければならな
い(例えば0.12℃/LSBにするには10ビット以
上) (3)D/A変換器13の入力ビットを増さなければな
らない(例えば0.03ppm/LSBにするには10
ビット以上) (4)メモリ12の容量を増さなければならない[例え
ば、アドレス(1024)×データ(10ビット)=1
0,240ビット必要で、データがバイト単位であれば
1024×2=2,048バイト、約2kバイト必要で
ある] (5)メモリデータ15(2kバイト)の転送、書き込
み増となり、このため、小形化、短時間製造、低コスト
化の制約になる。
【0011】この発明は上記の事情に鑑みてなされたも
ので、メモリ容量の縮小化を図るとともにメモリ容量縮
小によりメモリ書き込みのデータ転送時間の短縮を図
り、かつメモリに記憶させる温度補償データを圧縮させ
るようにしてメモリの容量を小さくなるようにしたディ
ジタル温度補償水晶発振装置を提供することを目的とす
る。
ので、メモリ容量の縮小化を図るとともにメモリ容量縮
小によりメモリ書き込みのデータ転送時間の短縮を図
り、かつメモリに記憶させる温度補償データを圧縮させ
るようにしてメモリの容量を小さくなるようにしたディ
ジタル温度補償水晶発振装置を提供することを目的とす
る。
【0012】
【課題を解決するための手段】この発明は、上記の目的
を達成するために、第1発明は、水晶振動子周囲の温度
を検出する温度センサ回路と、この回路からの温度情報
を小区分のアドレスデータに変換するA/D変換器と、
予め温度補償データが前記A/D変換器から出力される
小区分のアドレスデータに対応して記憶されたメモリ
と、このメモリの各情報を前記A/D変換器から出力さ
れるアドレスデータで読み出して、これら情報を演算す
るデコーダと、このデコーダで演算された補償温度情報
をアナログ情報に変換するD/A変換器と、このD/A
変換器から出力される補償温度情報で制御される電圧制
御水晶発振器とを備え、 前記A/D変換器は、その出力
pビットの内上位qビット(q<p)が次段のメモリの
アドレスとなり、下位(p−q)ビットがデコード情報
としてレジスタに入力され、2 p 個の温度補償データを
2 q 個のアドレスにデータ圧縮の変換を行って記憶して
おき、前記デコーダは上記qビットアドレスにより読み
出されるデータを(p−q)ビットのレジスタ値を参照
して逆変換の演算を行うようにしたことを特徴とするも
のである。
を達成するために、第1発明は、水晶振動子周囲の温度
を検出する温度センサ回路と、この回路からの温度情報
を小区分のアドレスデータに変換するA/D変換器と、
予め温度補償データが前記A/D変換器から出力される
小区分のアドレスデータに対応して記憶されたメモリ
と、このメモリの各情報を前記A/D変換器から出力さ
れるアドレスデータで読み出して、これら情報を演算す
るデコーダと、このデコーダで演算された補償温度情報
をアナログ情報に変換するD/A変換器と、このD/A
変換器から出力される補償温度情報で制御される電圧制
御水晶発振器とを備え、 前記A/D変換器は、その出力
pビットの内上位qビット(q<p)が次段のメモリの
アドレスとなり、下位(p−q)ビットがデコード情報
としてレジスタに入力され、2 p 個の温度補償データを
2 q 個のアドレスにデータ圧縮の変換を行って記憶して
おき、前記デコーダは上記qビットアドレスにより読み
出されるデータを(p−q)ビットのレジスタ値を参照
して逆変換の演算を行うようにしたことを特徴とするも
のである。
【0013】
【0014】
【0015】第2発明は、メモリは温度補償データの内
容を小区分にブロック化したアドレスデータに対応して
基準データ、符号データ、傾斜データおよび傾斜補正デ
ータに区画させて記憶させたことを特徴とするものであ
る。
容を小区分にブロック化したアドレスデータに対応して
基準データ、符号データ、傾斜データおよび傾斜補正デ
ータに区画させて記憶させたことを特徴とするものであ
る。
【0016】第3発明は、メモリは温度補償データの内
容を小区分にブロック化したアドレスデータに対応して
オフセットを有する基準データ、符号データおよび直線
近似傾斜データに区画させて記憶させたことを特徴とす
るものである。
容を小区分にブロック化したアドレスデータに対応して
オフセットを有する基準データ、符号データおよび直線
近似傾斜データに区画させて記憶させたことを特徴とす
るものである。
【0017】第4発明は、デコーダはレジスタと、演算
回路とからなるものである。
回路とからなるものである。
【0018】
【0019】第5発明は、温度補償データの内容を基準
データ、符号データ、傾斜データおよび傾斜補正データ
にデータ圧縮し、2qのアドレスに記憶させたことを特
徴とするものである。
データ、符号データ、傾斜データおよび傾斜補正データ
にデータ圧縮し、2qのアドレスに記憶させたことを特
徴とするものである。
【0020】第6発明は、温度補償データの内容を基準
データ、符号データおよび直線近似傾斜データにデータ
圧縮し、2qのアドレスに記憶させたことを特徴とする
ものである。
データ、符号データおよび直線近似傾斜データにデータ
圧縮し、2qのアドレスに記憶させたことを特徴とする
ものである。
【0021】
【0022】
【0023】
【作用】 第1発明から第6発明では、温度センサからの
温度情報がA/D変換器でpビットで出力され、この
上、上位qビットがアドレスデータとなり、メモリから
圧縮変換された温度補償データが読み出される。読み出
された情報は該pビットの下位(p−q)ビットを参照
して、デコーダで逆変換の演算をされたのち、D/A変
換器でアナログデータに変換され、電圧制御水晶発振器
に与えて、この発振器を制御する。
温度情報がA/D変換器でpビットで出力され、この
上、上位qビットがアドレスデータとなり、メモリから
圧縮変換された温度補償データが読み出される。読み出
された情報は該pビットの下位(p−q)ビットを参照
して、デコーダで逆変換の演算をされたのち、D/A変
換器でアナログデータに変換され、電圧制御水晶発振器
に与えて、この発振器を制御する。
【0024】
【実施例】以下この発明の第1実施例を図面に基づいて
説明する。図1において、図8と同一部分には同一符号
を付して示す。図1において、温度センサ回路10から
の温度情報は10ビットのA/D変換器11に入力され
る。A/D変換器11から出力される温度データのうち
上位6ビットがアドレスブロックのデータとなり、下位
4ビットがデコード情報となってメモリ31に与えられ
る。メモリ31は前記表1からデータ変換して得られた
ROMデータから構成される。この構成には表1のデー
タマトリクスV(j,k)のjブロックにおけるkに関
する差分を次式から計算することにより得られる。
説明する。図1において、図8と同一部分には同一符号
を付して示す。図1において、温度センサ回路10から
の温度情報は10ビットのA/D変換器11に入力され
る。A/D変換器11から出力される温度データのうち
上位6ビットがアドレスブロックのデータとなり、下位
4ビットがデコード情報となってメモリ31に与えられ
る。メモリ31は前記表1からデータ変換して得られた
ROMデータから構成される。この構成には表1のデー
タマトリクスV(j,k)のjブロックにおけるkに関
する差分を次式から計算することにより得られる。
【0025】V(j,k)−V(j,k−1)=U
(j,k) 但し、k=1〜15 上記式から計算したU(j,k)は表2にhexa表示
として示す数値例になる。
(j,k) 但し、k=1〜15 上記式から計算したU(j,k)は表2にhexa表示
として示す数値例になる。
【0026】
【表2】
【0027】表2の左側において、jはブロック、DT
はjブロック先頭の値、U(j,k)である。これをグ
ラフ表示すると図3のようになる。さらに、U(j,
k)の数値例は同値を含めた2つの数値で構成されてい
る。このことは2階の差分は0または1であることか
ら、逆に、VCXOの2階差分が2以上になるものは対
象とする必要はなく、適用の制限にはならない。
はjブロック先頭の値、U(j,k)である。これをグ
ラフ表示すると図3のようになる。さらに、U(j,
k)の数値例は同値を含めた2つの数値で構成されてい
る。このことは2階の差分は0または1であることか
ら、逆に、VCXOの2階差分が2以上になるものは対
象とする必要はなく、適用の制限にはならない。
【0028】ここで、U(j,k)の2値の内、絶対値
の小さい方をA(j)とし、傾斜データと呼ぶ。次に、
A(j)として選ばれなかった他のもう1つの値A
C(j)(ACは補集合)のサインをS(j)とし、符号
データと呼ぶ。 更にB(j,k)を傾斜補正データと
呼び、次式で定義する。
の小さい方をA(j)とし、傾斜データと呼ぶ。次に、
A(j)として選ばれなかった他のもう1つの値A
C(j)(ACは補集合)のサインをS(j)とし、符号
データと呼ぶ。 更にB(j,k)を傾斜補正データと
呼び、次式で定義する。
【0029】B(j,k)=|U(j,k)−A(j)
| k=1〜15 S(j)は後で示す(1)式のようにA(j)とB
(j,k)に共用するので、AC(j)のサインとし
た。
| k=1〜15 S(j)は後で示す(1)式のようにA(j)とB
(j,k)に共用するので、AC(j)のサインとし
た。
【0030】以上の方法でデータ圧縮の変換をしてメモ
リ(ROM)に記憶させる。表1のデータは表2のRO
Mデータとなる。温度補償の制御は図示していないが、
DTCXO内蔵の制御部の指令で例えば1〜10秒の周
期で実行される。その指令が出るとA/D変換器11が
作動し、その出力(この例では10ビットの温度デー
タ)が確定する。下位4ビットはk値(1〜15)にな
る。一方、上位6ビットは上記メモリ31のアドレス
(j=0〜63)となり、該当アドレスのデータが読み
出される。読み出されたデータはデコーダ32のレジス
タ群33(DT,S,A,B)に一時記憶され、次式か
ら温度補償デコーダV(i)を得る。
リ(ROM)に記憶させる。表1のデータは表2のRO
Mデータとなる。温度補償の制御は図示していないが、
DTCXO内蔵の制御部の指令で例えば1〜10秒の周
期で実行される。その指令が出るとA/D変換器11が
作動し、その出力(この例では10ビットの温度デー
タ)が確定する。下位4ビットはk値(1〜15)にな
る。一方、上位6ビットは上記メモリ31のアドレス
(j=0〜63)となり、該当アドレスのデータが読み
出される。読み出されたデータはデコーダ32のレジス
タ群33(DT,S,A,B)に一時記憶され、次式か
ら温度補償デコーダV(i)を得る。
【0031】
【数1】
【0032】上記V(i)はVレジスタ35に供給され
たのち、D/A変換器13に入力される。デコーダ32
はマイクロコンピュータとレジスタあるいはシフトレジ
スタ、加減算素子、レジスタなどで実現できる。これに
よって得られたデコードデータのシミュレーション結果
は図4の補償前特性に対して図5の補償後特性(+0.
1ppm〜−0.13ppm)となる。この結果目標の
±0.3ppmを充分にクリアーしている。
たのち、D/A変換器13に入力される。デコーダ32
はマイクロコンピュータとレジスタあるいはシフトレジ
スタ、加減算素子、レジスタなどで実現できる。これに
よって得られたデコードデータのシミュレーション結果
は図4の補償前特性に対して図5の補償後特性(+0.
1ppm〜−0.13ppm)となる。この結果目標の
±0.3ppmを充分にクリアーしている。
【0033】なお、A(j)は6ビットをノミネートし
ているが、実質的には4ビットで、上位2ビットは空き
と見て良い。また、メモリ31のデータ配列は説明を容
易にするためのもので実効的な配列は自由に選択でき
る。
ているが、実質的には4ビットで、上位2ビットは空き
と見て良い。また、メモリ31のデータ配列は説明を容
易にするためのもので実効的な配列は自由に選択でき
る。
【0034】一般にA/D変換器10ビット、D/A変
換器10ビットの場合、通常少なくとも必要とするメモ
リ容量は、1024×1.25バイト=1.28kバイト
となる。これに対して第1実施例の場合はDT(j):
10ビット、S(j):1ビット、A(j):6ビッ
ト、B(j,k):15ビットのとき4バイト(32ビ
ット)のデータをアドレスブロック64個分を記憶すれ
ばよく、そのときの容量は64×4バイト=256バイ
トのみのメモリ容量で済み、1/5の容量に圧縮でき
る。また、メモリ縮小の効果からメモリ書き込みなどの
伝送時間が1/5になり、工程における時間短縮を図る
ことができる。
換器10ビットの場合、通常少なくとも必要とするメモ
リ容量は、1024×1.25バイト=1.28kバイト
となる。これに対して第1実施例の場合はDT(j):
10ビット、S(j):1ビット、A(j):6ビッ
ト、B(j,k):15ビットのとき4バイト(32ビ
ット)のデータをアドレスブロック64個分を記憶すれ
ばよく、そのときの容量は64×4バイト=256バイ
トのみのメモリ容量で済み、1/5の容量に圧縮でき
る。また、メモリ縮小の効果からメモリ書き込みなどの
伝送時間が1/5になり、工程における時間短縮を図る
ことができる。
【0035】例えば、データ転送速度を2400bps
とすると、従来は1280×(8/2400)=4.2
7秒/個であるが、第1実施例の伝送時間は256×
(8/2400)=0.85秒/個と小さくなる。
とすると、従来は1280×(8/2400)=4.2
7秒/個であるが、第1実施例の伝送時間は256×
(8/2400)=0.85秒/個と小さくなる。
【0036】図6は第2実施例を示すもので、上記実施
例と異なる点はA/D,D/A変換器11,13のデー
タは11ビットで、このうち下位5ビットの使い方が上
記実施例と異なる。また、A1(j)のデータの意味も
違う。第2実施例は第1実施例に比してアドレスデータ
が2倍になったので、A(j)の内容を1/2倍とす
る。すなわち、6ビットの高精度化により、上位4ビッ
トで整数部を、下位2ビットで少数点以下の値を表現す
る。このA1(j)データは第1実施例の1/2近傍に
なる。次表3にA1(j)を示す。
例と異なる点はA/D,D/A変換器11,13のデー
タは11ビットで、このうち下位5ビットの使い方が上
記実施例と異なる。また、A1(j)のデータの意味も
違う。第2実施例は第1実施例に比してアドレスデータ
が2倍になったので、A(j)の内容を1/2倍とす
る。すなわち、6ビットの高精度化により、上位4ビッ
トで整数部を、下位2ビットで少数点以下の値を表現す
る。このA1(j)データは第1実施例の1/2近傍に
なる。次表3にA1(j)を示す。
【0037】
【表3】
【0038】この場合、前記(1)式に対応したデコー
ド式は次の(2)式となる。
ド式は次の(2)式となる。
【0039】
【数2】
【0040】同量のROMデータで第1実施例より1ビ
ット増えているから、この第2実施例での図5の補償前
特性に対して、図示しないが補償後の特性は±0.06
ppmとなり、約40%の改善を図ることができた。ま
た、第1実施例で示した効果は第2実施例では約2倍に
なる利点がある。
ット増えているから、この第2実施例での図5の補償前
特性に対して、図示しないが補償後の特性は±0.06
ppmとなり、約40%の改善を図ることができた。ま
た、第1実施例で示した効果は第2実施例では約2倍に
なる利点がある。
【0041】次に、第3実施例について述べる。この第
3実施例は温度ブロック内でVCXOが要求する傾斜デ
ータが「0」を含み一定である場合に適用でき、その適
用率は十分高い。従って、温度ブロック数を128に増
やす。すなわち、約1℃/ブロックとなる。ブロック内
を8分割するので、アドレスは10ビットになる。ま
た、第1、第2実施例と異なり、傾斜補正データを持た
ない。データはオフセットFつき(下位3ビット、±符
号つきS1、この符号データは省略可能)基準データD
T(10ビットの上位7ビット)と傾斜データA(±符
号つきS2、3ビット)に分解してメモリする。図7が
第3実施例である。
3実施例は温度ブロック内でVCXOが要求する傾斜デ
ータが「0」を含み一定である場合に適用でき、その適
用率は十分高い。従って、温度ブロック数を128に増
やす。すなわち、約1℃/ブロックとなる。ブロック内
を8分割するので、アドレスは10ビットになる。ま
た、第1、第2実施例と異なり、傾斜補正データを持た
ない。データはオフセットFつき(下位3ビット、±符
号つきS1、この符号データは省略可能)基準データD
T(10ビットの上位7ビット)と傾斜データA(±符
号つきS2、3ビット)に分解してメモリする。図7が
第3実施例である。
【0042】第3実施例ではメモリ31Bが第1、第2
実施例とはメモリ構成が異なっているとともにA/D変
換器11からの下位3ビットのアドレスレジスタ36B
が設けられている。アドレスレジスタ36Bの出力はデ
コーダ32Bの演算回路34Bに供給される。また、デ
コーダ32Bの出力は次の(3)式のようになり、前記
(1)、(2)式より簡単になる。
実施例とはメモリ構成が異なっているとともにA/D変
換器11からの下位3ビットのアドレスレジスタ36B
が設けられている。アドレスレジスタ36Bの出力はデ
コーダ32Bの演算回路34Bに供給される。また、デ
コーダ32Bの出力は次の(3)式のようになり、前記
(1)、(2)式より簡単になる。
【0043】V(i)=DT(j)+S1(j)×F
(j)+S2(j)×A(j)×k………(3) 但し i=8j+k j=0〜127 k=0〜7 第3実施例のメモリ31Aは上述したような構成である
からROM容量は 27×2バイト=256バイト となり、約1/5に圧縮できたことになる。この第3実
施例のシミュレーション結果は、図4の補償前の特性
(この場合2階の差分を無視した)に対して図示しない
が±0.2ppm以内にあることが確認できた。データ
圧縮による影響は大きくないと評価できる。また、第3
実施例は第1実施例で示した効果と同じである。
(j)+S2(j)×A(j)×k………(3) 但し i=8j+k j=0〜127 k=0〜7 第3実施例のメモリ31Aは上述したような構成である
からROM容量は 27×2バイト=256バイト となり、約1/5に圧縮できたことになる。この第3実
施例のシミュレーション結果は、図4の補償前の特性
(この場合2階の差分を無視した)に対して図示しない
が±0.2ppm以内にあることが確認できた。データ
圧縮による影響は大きくないと評価できる。また、第3
実施例は第1実施例で示した効果と同じである。
【0044】上述した各実施例を要約すると、次のよう
になる。DTCXOは、周囲温度に対しての周波数補償
が主な目的であることから、ディジタル回路におけるメ
モリアクセスに対するスピードの高速性はさほど必要と
しない。環境温度の変化はせいぜい1℃/分程度である
ため、1回の補償処理はROMのデータに対してあるア
ルゴリズム演算処理を加えての数秒の処理であっても充
分である。また、ROMに記憶させるべきデータを、あ
るアルゴリズムで圧縮して小さい容量のものとすれば、
ROMデータの転送や書き込みなどにおける工程での時
間短縮が実現できるとともに、形状においても小形化が
実現できる。A/D、D/A変換器のビット数は汎用の
ビット数とする。
になる。DTCXOは、周囲温度に対しての周波数補償
が主な目的であることから、ディジタル回路におけるメ
モリアクセスに対するスピードの高速性はさほど必要と
しない。環境温度の変化はせいぜい1℃/分程度である
ため、1回の補償処理はROMのデータに対してあるア
ルゴリズム演算処理を加えての数秒の処理であっても充
分である。また、ROMに記憶させるべきデータを、あ
るアルゴリズムで圧縮して小さい容量のものとすれば、
ROMデータの転送や書き込みなどにおける工程での時
間短縮が実現できるとともに、形状においても小形化が
実現できる。A/D、D/A変換器のビット数は汎用の
ビット数とする。
【0045】さらに補償されるVCXOの周波数温度特
性は、搭載する水晶振動子の温度特性にほぼ同じであ
り、一般的に温度Tに対する3次式以下の線形代数で記
述される。従って、ROMに記憶される補償データも、
3次以下の線形代数式で表されるが、これについては図
9A、Bのように工夫する必要がある。図9Aのように
補償すべき温度区間を小ブロックに分割すると、ブロッ
ク内でのデータの関数記述を図9Bに示すように直線近
似に近い単純な演算化が可能なものに簡単化できる。
性は、搭載する水晶振動子の温度特性にほぼ同じであ
り、一般的に温度Tに対する3次式以下の線形代数で記
述される。従って、ROMに記憶される補償データも、
3次以下の線形代数式で表されるが、これについては図
9A、Bのように工夫する必要がある。図9Aのように
補償すべき温度区間を小ブロックに分割すると、ブロッ
ク内でのデータの関数記述を図9Bに示すように直線近
似に近い単純な演算化が可能なものに簡単化できる。
【0046】図10は第4実施例を示すもので、この第
4実施例は第1実施例に示した下位4ビットがレジスタ
36に入力されてk値(1〜15)を得るようにしたも
のである。一方、上位6ビットは第1実施例と同様にメ
モリ31のアドレスとなり、該当アドレスのデータが読
み出される。読み出されたデータは、デコーダ32のレ
ジスタ群33に一時記憶され、レジスタ36からのk値
を参照して演算回路34は前記(1)式から温度補償デ
ータV(i)を得る。
4実施例は第1実施例に示した下位4ビットがレジスタ
36に入力されてk値(1〜15)を得るようにしたも
のである。一方、上位6ビットは第1実施例と同様にメ
モリ31のアドレスとなり、該当アドレスのデータが読
み出される。読み出されたデータは、デコーダ32のレ
ジスタ群33に一時記憶され、レジスタ36からのk値
を参照して演算回路34は前記(1)式から温度補償デ
ータV(i)を得る。
【0047】図11は第5実施例を示すもので、この第
5実施例は第4実施例に改良を加えたもので、A/D変
換器11A、Vレジスタ35AおよびD/A変換器13
Aのビット長を11ビットにしたものである。従って、
レジスタ36Aに入るA/D変換器11Aの下位5ビッ
トはm=0〜31となる。この第5実施例は第4実施例
に比しアドレスが2倍になったので、A(j)の内容を
1/2倍にし、A1(j)とする。A(j)は前記の如
く実質4ビットで表現できるので、A1(j)は上位4
ビットを整数部、下位2ビットを小数点以下の値を表現
し高精度化した。なお、A1(j)は表3に示すものと
同じである。
5実施例は第4実施例に改良を加えたもので、A/D変
換器11A、Vレジスタ35AおよびD/A変換器13
Aのビット長を11ビットにしたものである。従って、
レジスタ36Aに入るA/D変換器11Aの下位5ビッ
トはm=0〜31となる。この第5実施例は第4実施例
に比しアドレスが2倍になったので、A(j)の内容を
1/2倍にし、A1(j)とする。A(j)は前記の如
く実質4ビットで表現できるので、A1(j)は上位4
ビットを整数部、下位2ビットを小数点以下の値を表現
し高精度化した。なお、A1(j)は表3に示すものと
同じである。
【0048】図12は第6実施例を示すもので、前記第
3実施例に改良を加えたもので、第4、第5実施例と異
なり、傾斜補正データを持たない。ROMデータは基準
データDT(j)(10ビット)、符号データS(j)
(1ビット)と直線近似傾斜データA2(j)(5ビッ
ト)である。DT(j)は温度ブロックJの最小温度の
補償データである。A2(j)は次式で定義する。
3実施例に改良を加えたもので、第4、第5実施例と異
なり、傾斜補正データを持たない。ROMデータは基準
データDT(j)(10ビット)、符号データS(j)
(1ビット)と直線近似傾斜データA2(j)(5ビッ
ト)である。DT(j)は温度ブロックJの最小温度の
補償データである。A2(j)は次式で定義する。
【0049】 A2(j)={DT(J+1)−DT(J)}/8 DT(J+1)−DT(J)=1,9,17,……のと
き、A2(j)は小数点以下0.125となるので、A2
(j)の5ビットの構造は上位2ビットが整数部、下位
3ビットを少数点以下の値にアサインされる。
き、A2(j)は小数点以下0.125となるので、A2
(j)の5ビットの構造は上位2ビットが整数部、下位
3ビットを少数点以下の値にアサインされる。
【0050】第6実施例は第4、第5実施例と基本構成
において同じであるが、A/D変換器11の出力の上位
7ビットがメモリ31Bのアドレスになり、下位3ビッ
トがレジスタ36Bに入ってデコード情報m1になる。
上記に従い、メモリ31Bのメモリ構造とデコーダ32
Bのレジスタ33B、演算回路34Bが変わる。また、
演算回路の演算式は次の(4)式となり、前記(1)、
(2)、(3)式より簡単になる。
において同じであるが、A/D変換器11の出力の上位
7ビットがメモリ31Bのアドレスになり、下位3ビッ
トがレジスタ36Bに入ってデコード情報m1になる。
上記に従い、メモリ31Bのメモリ構造とデコーダ32
Bのレジスタ33B、演算回路34Bが変わる。また、
演算回路の演算式は次の(4)式となり、前記(1)、
(2)、(3)式より簡単になる。
【0051】V(i)=DT(j)+S(j)×A
2(j)×m1 ………(4) 但し i=8j+m1 j=0〜127 m1=0〜7 上記第6実施例のメモリ31Bは上述したような構成で
あるからROM容量は 27×2バイト=256バイト となり、約1/5に圧縮できたことになる。この第6実
施例のシミュレーション結果は、第3実施例と同様であ
る。
2(j)×m1 ………(4) 但し i=8j+m1 j=0〜127 m1=0〜7 上記第6実施例のメモリ31Bは上述したような構成で
あるからROM容量は 27×2バイト=256バイト となり、約1/5に圧縮できたことになる。この第6実
施例のシミュレーション結果は、第3実施例と同様であ
る。
【0052】
【発明の効果】以上述べたように、この発明によれば、
メモリ容量の縮小化を図ることができるとともに、メモ
リ縮小からこの縮小分のメモリの面積が1/5に減るた
め、デコーダの演算回路やレジスタを必要としても充分
に小形化を図ることができる。また、メモリ容量縮小に
よりメモリ書き込みのデータ転送時間の短縮を図ること
ができる。さらに、メモリに記憶させる温度補償データ
を圧縮させるようにしたので、メモリの容量を小さい記
憶容量に形成できる。
メモリ容量の縮小化を図ることができるとともに、メモ
リ縮小からこの縮小分のメモリの面積が1/5に減るた
め、デコーダの演算回路やレジスタを必要としても充分
に小形化を図ることができる。また、メモリ容量縮小に
よりメモリ書き込みのデータ転送時間の短縮を図ること
ができる。さらに、メモリに記憶させる温度補償データ
を圧縮させるようにしたので、メモリの容量を小さい記
憶容量に形成できる。
【図1】この発明の第1実施例を示す構成図。
【図2】温度補償データ特性図。
【図3】差分データ特性図。
【図4】補償前の特性図。
【図5】補償後の特性図
【図6】この発明の第2実施例を示す構成図。
【図7】この発明の第3実施例を示す構成図。
【図8】従来例を示すブロック図。
【図9】図9Aは補償データを示す特性図、図9Bは図
9Aのデータを小ブロックに分けた一部を取り出した特
性図。
9Aのデータを小ブロックに分けた一部を取り出した特
性図。
【図10】この発明の第4実施例を示す構成図。
【図11】この発明の第5実施例を示す構成図。
【図12】この発明の第6実施例を示す構成図。
10…温度センサ回路 11…A/D変換器 13…D/A変換器 14…電圧制御水晶発振器 31…メモリ 32…デコーダ 33…レジスタ 34…演算回路 35…Vレジスタ 36…レジスタ(デコード情報用)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 一成 東京都品川区大崎2丁目1番17号 株式 会社明電舎内 (72)発明者 土屋 主税 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 松井 孝至 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−159983(JP,A) 特開 平2−64719(JP,A) 特開 平3−126304(JP,A) 特開 平4−236508(JP,A) 特開 平4−56504(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03B 5/32 G06F 1/02
Claims (6)
- 【請求項1】 水晶振動子周囲の温度を検出する温度セ
ンサ回路と、この回路からの温度情報を小区分のアドレ
スデータに変換するA/D変換器と、予め温度補償デー
タが前記A/D変換器から出力される小区分のアドレス
データに対応して記憶されたメモリと、このメモリの各
情報を前記A/D変換器から出力されるアドレスデータ
で読み出して、これら情報を演算するデコーダと、この
デコーダで演算された補償温度情報をアナログ情報に変
換するD/A変換器と、このD/A変換器から出力され
る補償温度情報で制御される電圧制御水晶発振器とを備
え、 前記A/D変換器は、その出力pビットの内上位qビッ
ト(q<p)が次段のメモリのアドレスとなり、下位
(p−q)ビットがデコード情報としてレジスタに入力
され、2 p 個の温度補償データを2 q 個のアドレスにデー
タ圧縮の変換を行って記憶しておき、前記デコーダは上
記qビットアドレスにより読み出されるデータを(p−
q)ビットのレジスタ値を参照して逆変換の演算を行う
ようにした ことを特徴とするディジタル温度補償水晶発
振装置。 - 【請求項2】 前記メモリは、温度補償データの内容を
小区分にブロック化したアドレスデータに対応して基準
データ、符号データ、傾斜データおよび傾斜補正データ
に区画させて記憶させたことを特徴とする請求項1記載
のディジタル温度補償水晶発振装置。 - 【請求項3】 前記メモリは、温度補償データの内容を
小区分にブロック化したアドレスデータに対応してオフ
セットを有する基準データ、符号データおよび直線近似
傾斜データに区画させて記憶させたことを特徴とする請
求項1記載のディジタル温度補償水晶発振装置。 - 【請求項4】 前記デコーダはレジスタと、演算回路と
からなる請求項1記載のディジタル温度補償水晶発振装
置。 - 【請求項5】 前記温度補償データの内容を基準デー
タ、符号データ、傾斜データおよび傾斜補正データにデ
ータ圧縮し、2 q のアドレスに記憶させたことを特徴と
する請求項2記載のディジタル温度補償水晶発振装置。 - 【請求項6】 前記温度補償データの内容を基準デー
タ、符号データおよび直 線近似傾斜データにデータ圧縮
し、2 q のアドレスに記憶させたことを特徴とする請求
項3記載のディジタル温度補償水晶発振装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30175394A JP3310483B2 (ja) | 1993-12-07 | 1994-12-06 | ディジタル温度補償水晶発振装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-306166 | 1993-12-07 | ||
JP30616693 | 1993-12-07 | ||
JP30175394A JP3310483B2 (ja) | 1993-12-07 | 1994-12-06 | ディジタル温度補償水晶発振装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07221547A JPH07221547A (ja) | 1995-08-18 |
JP3310483B2 true JP3310483B2 (ja) | 2002-08-05 |
Family
ID=26562854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30175394A Expired - Fee Related JP3310483B2 (ja) | 1993-12-07 | 1994-12-06 | ディジタル温度補償水晶発振装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3310483B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100483233B1 (ko) | 2002-12-24 | 2005-04-15 | 한국전자통신연구원 | 크리스탈 오실레이터의 온도보상방법 |
JP2009260598A (ja) * | 2008-04-16 | 2009-11-05 | Panasonic Corp | 無線装置 |
-
1994
- 1994-12-06 JP JP30175394A patent/JP3310483B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07221547A (ja) | 1995-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5548252A (en) | Digital temperature compensated crystal oscillator | |
US6603364B2 (en) | Temperature-compensated crystal oscillator and method of temperature compensation | |
EP0350281B1 (en) | Method and apparatus for encoding, decoding and transmitting data in compressed form | |
JPH11122108A (ja) | デジタル/アナログ変換器 | |
JP3310483B2 (ja) | ディジタル温度補償水晶発振装置 | |
EP3295568A1 (en) | Improved compressed caching in a virtual memory system | |
JP2969530B2 (ja) | デジタル温度補償発振器 | |
CN100392983C (zh) | 可变长度编码打包体系结构 | |
CN113644908A (zh) | 一种晶体振荡器的温度补偿方法及*** | |
JPS61216024A (ja) | デジタル回路でレンジ変換を行うための方法および装置 | |
US8674780B2 (en) | Oscillator with frequency adjustment | |
EP0594304A2 (en) | Opcode specific compression for window system | |
JP2713214B2 (ja) | 水晶発振回路の温度補償装置 | |
US5666369A (en) | Method and arrangement of determining error locations and the corresponding error patterns of received code words | |
JPS6259492B2 (ja) | ||
JP2939559B2 (ja) | デジタル温度補償発振器の初期化方法 | |
JP2584991B2 (ja) | デジタル制御温度補償型水晶発振器 | |
JPH0621720A (ja) | 温度補償型水晶発振器 | |
JPH06291550A (ja) | ディジタル型温度補償圧電発振器及び通信機 | |
JPH10308630A (ja) | ディジタル温度補償発振器およびその温度補償方法 | |
JPH07162295A (ja) | ディジタル温度補償発振器およびそのディジタル温度補償方法 | |
JPS6156930B2 (ja) | ||
KR100407693B1 (ko) | 롬 분할방법과 이를 이용한 디지털 주파수합성기 | |
JPH05183337A (ja) | デジタル制御形温度補償水晶発振器 | |
JPH052669A (ja) | デイジタルカウンタ記憶方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020507 |
|
LAPS | Cancellation because of no payment of annual fees |