JP3310483B2 - ディジタル温度補償水晶発振装置 - Google Patents
ディジタル温度補償水晶発振装置Info
- Publication number
- JP3310483B2 JP3310483B2 JP30175394A JP30175394A JP3310483B2 JP 3310483 B2 JP3310483 B2 JP 3310483B2 JP 30175394 A JP30175394 A JP 30175394A JP 30175394 A JP30175394 A JP 30175394A JP 3310483 B2 JP3310483 B2 JP 3310483B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- temperature
- address
- bits
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル温度補償
水晶発振装置に関する。
水晶発振装置に関する。
【０００２】
【従来の技術】近年に於ける移動通信機器はＩＣ技術の
進歩により低コスト化が顕著に進んで来ている。これに
伴い、携帯電話や自動車電話等の移動通信機器などの基
準周波数源として用いられるＴＣＸＯ（温度補償水晶発
振器）は加入者の増大の為の高精度化と小形化、低コス
ト加入化が要求されている。
進歩により低コスト化が顕著に進んで来ている。これに
伴い、携帯電話や自動車電話等の移動通信機器などの基
準周波数源として用いられるＴＣＸＯ（温度補償水晶発
振器）は加入者の増大の為の高精度化と小形化、低コス
ト加入化が要求されている。
【０００３】従来のＴＣＸＯは、サーミスタと抵抗、コ
ンデンサからなる温度補償網を水晶振動子に直列に挿入
し、該補償網のインピーダンスを制御することで、環境
温度が変化しても周波数をある程度一定に補償するとこ
ろのものである。使用する部品は、全て安価なアナログ
部品であるが、各部品のバラツキ等を勘案した場合、決
して作り方が容易とは言えない。特に、近年は無線周波
数チャネル間隔の狭小化に伴い、ＴＣＸＯの安定度は、
従来±２.５ｐｐｍから±１.０ｐｐｍへと精度向上が求
められ、益々製造が困難な状況となってきている。
ンデンサからなる温度補償網を水晶振動子に直列に挿入
し、該補償網のインピーダンスを制御することで、環境
温度が変化しても周波数をある程度一定に補償するとこ
ろのものである。使用する部品は、全て安価なアナログ
部品であるが、各部品のバラツキ等を勘案した場合、決
して作り方が容易とは言えない。特に、近年は無線周波
数チャネル間隔の狭小化に伴い、ＴＣＸＯの安定度は、
従来±２.５ｐｐｍから±１.０ｐｐｍへと精度向上が求
められ、益々製造が困難な状況となってきている。
【０００４】一方、上記のアナログ補償のＴＣＸＯとは
別に、温度センサ、Ａ／Ｄ変換器、メモリ、Ｄ／Ａ変換
器、ＶＣＸＯ（電圧制御水晶発振器）から構成するＤＴ
ＣＸＯ（ディジタル温度補償水晶発振器）がある。ＤＴ
ＣＸＯは、ＶＣＸＯの周波数温度特性に見合う制御情報
を予めＲＯＭ等のメモリに記憶させ、周囲温度に適した
電圧をＶＣＸＯに印加させ、周波数を一定ならしめる方
式である。図８はＤＴＣＸＯのブロック図で、図８にお
いて、１０はＸｔａｌ（水晶振動子）の周囲温度を検出
する温度センサ回路で、この温度センサ回路１０により
得た温度情報（アナログ電圧または電流）１６をＡ／Ｄ
変換器１１に入力し、ここで温度情報１６をディジタル
情報１７に変換する。１２はＥ2ＰＲＯＭなどからなる
メモリ（ＲＯＭ）で、このメモリ１２に前記ディジタル
情報がアドレスとして供給される。メモリ１２はＶＣＸ
Ｏの周波数温度特性に見合う制御情報（温度補償データ
と称する）を記憶するもので、メモリ１２には温度補償
データ１５が供給される。温度補償データ１５の書込み
は予め製造時に実行されるようになっている。この温度
補償データの１例（メモリ内容）を次の表１に概略を示
す。
別に、温度センサ、Ａ／Ｄ変換器、メモリ、Ｄ／Ａ変換
器、ＶＣＸＯ（電圧制御水晶発振器）から構成するＤＴ
ＣＸＯ（ディジタル温度補償水晶発振器）がある。ＤＴ
ＣＸＯは、ＶＣＸＯの周波数温度特性に見合う制御情報
を予めＲＯＭ等のメモリに記憶させ、周囲温度に適した
電圧をＶＣＸＯに印加させ、周波数を一定ならしめる方
式である。図８はＤＴＣＸＯのブロック図で、図８にお
いて、１０はＸｔａｌ（水晶振動子）の周囲温度を検出
する温度センサ回路で、この温度センサ回路１０により
得た温度情報（アナログ電圧または電流）１６をＡ／Ｄ
変換器１１に入力し、ここで温度情報１６をディジタル
情報１７に変換する。１２はＥ2ＰＲＯＭなどからなる
メモリ（ＲＯＭ）で、このメモリ１２に前記ディジタル
情報がアドレスとして供給される。メモリ１２はＶＣＸ
Ｏの周波数温度特性に見合う制御情報（温度補償データ
と称する）を記憶するもので、メモリ１２には温度補償
データ１５が供給される。温度補償データ１５の書込み
は予め製造時に実行されるようになっている。この温度
補償データの１例（メモリ内容）を次の表１に概略を示
す。
【０００５】
【表１】
【０００６】表１において、１０２４のデータ（１６進
数（ＨＥＸ））がｊ行、ｋ列で示されていて、 アドレス １０ビット デシマル １０２４（ＨＥＸ
３ＦＦ） データ １０ビット デシマル １０２４（ＨＥＸ
３ＦＦ） の形でグラフ化すると図２のようになる。
数（ＨＥＸ））がｊ行、ｋ列で示されていて、 アドレス １０ビット デシマル １０２４（ＨＥＸ
３ＦＦ） データ １０ビット デシマル １０２４（ＨＥＸ
３ＦＦ） の形でグラフ化すると図２のようになる。
【０００７】１３はＤ／Ａ変換器で、この変換器１３に
はメモリ１２からディジタル温度補償データ１８が入力
され、変換器１３の出力にはアナログ電圧１９が送出さ
れる。アナログ電圧１９はＶＣＸＯ１４に供給される。
ＶＣＸＯ１４はアナログ電圧１９をスムージングするＬ
ＰＦ１４Ａ、電圧を容量に変換するバラクターダイオー
ド１４Ｂと水晶発振回路１４Ｃから構成されている。
はメモリ１２からディジタル温度補償データ１８が入力
され、変換器１３の出力にはアナログ電圧１９が送出さ
れる。アナログ電圧１９はＶＣＸＯ１４に供給される。
ＶＣＸＯ１４はアナログ電圧１９をスムージングするＬ
ＰＦ１４Ａ、電圧を容量に変換するバラクターダイオー
ド１４Ｂと水晶発振回路１４Ｃから構成されている。
【０００８】上記図８の構成で周囲温度に対応した電圧
がＤ／Ａ変換器１３から出力されてＶＣＸＯ１４に印加
されることで、周囲温度が変化してもＶＣＸＯ１４の出
力からは一定の周波数出力２０が得られる。このように
構成されたなＤＴＣＸＯは、アナログ補償のＴＣＸＯに
比較して、煩雑な部品の組み合わせが不要であるから、
ＬＳＩ化が容易であるとともに工程の自動化が可能であ
るために、水晶発振器の小形化を図ることができるとと
もに低コスト化が見込める利点がある。
がＤ／Ａ変換器１３から出力されてＶＣＸＯ１４に印加
されることで、周囲温度が変化してもＶＣＸＯ１４の出
力からは一定の周波数出力２０が得られる。このように
構成されたなＤＴＣＸＯは、アナログ補償のＴＣＸＯに
比較して、煩雑な部品の組み合わせが不要であるから、
ＬＳＩ化が容易であるとともに工程の自動化が可能であ
るために、水晶発振器の小形化を図ることができるとと
もに低コスト化が見込める利点がある。
【０００９】
【発明が解決しようとする課題】しかし、広温度範囲
（−４０℃〜８５℃）にわたり、Ｘｔａｌの大幅な温度
補償（例えば、３０ｐｐｍ）を行う場合、目標安定度を
高精度（例えば±０.３ｐｐｍ）にすると次のような問
題点が発生する。
（−４０℃〜８５℃）にわたり、Ｘｔａｌの大幅な温度
補償（例えば、３０ｐｐｍ）を行う場合、目標安定度を
高精度（例えば±０.３ｐｐｍ）にすると次のような問
題点が発生する。
【００１０】（１）温度センサ回路１０の感度を高めな
ければならない（Ａ／Ｄ変換器１１のビット感度の数倍
程度以上） （２）Ａ／Ｄ変換器１１の分解度を増さなければならな
い（例えば０.１２℃／ＬＳＢにするには１０ビット以
上） （３）Ｄ／Ａ変換器１３の入力ビットを増さなければな
らない（例えば０.０３ｐｐｍ／ＬＳＢにするには１０
ビット以上） （４）メモリ１２の容量を増さなければならない［例え
ば、アドレス（１０２４）×データ（１０ビット）＝１
０,２４０ビット必要で、データがバイト単位であれば
１０２４×２＝２,０４８バイト、約２ｋバイト必要で
ある］ （５）メモリデータ１５（２ｋバイト）の転送、書き込
み増となり、このため、小形化、短時間製造、低コスト
化の制約になる。
ければならない（Ａ／Ｄ変換器１１のビット感度の数倍
程度以上） （２）Ａ／Ｄ変換器１１の分解度を増さなければならな
い（例えば０.１２℃／ＬＳＢにするには１０ビット以
上） （３）Ｄ／Ａ変換器１３の入力ビットを増さなければな
らない（例えば０.０３ｐｐｍ／ＬＳＢにするには１０
ビット以上） （４）メモリ１２の容量を増さなければならない［例え
ば、アドレス（１０２４）×データ（１０ビット）＝１
０,２４０ビット必要で、データがバイト単位であれば
１０２４×２＝２,０４８バイト、約２ｋバイト必要で
ある］ （５）メモリデータ１５（２ｋバイト）の転送、書き込
み増となり、このため、小形化、短時間製造、低コスト
化の制約になる。
【００１１】この発明は上記の事情に鑑みてなされたも
ので、メモリ容量の縮小化を図るとともにメモリ容量縮
小によりメモリ書き込みのデータ転送時間の短縮を図
り、かつメモリに記憶させる温度補償データを圧縮させ
るようにしてメモリの容量を小さくなるようにしたディ
ジタル温度補償水晶発振装置を提供することを目的とす
る。
ので、メモリ容量の縮小化を図るとともにメモリ容量縮
小によりメモリ書き込みのデータ転送時間の短縮を図
り、かつメモリに記憶させる温度補償データを圧縮させ
るようにしてメモリの容量を小さくなるようにしたディ
ジタル温度補償水晶発振装置を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】この発明は、上記の目的
を達成するために、第１発明は、水晶振動子周囲の温度
を検出する温度センサ回路と、この回路からの温度情報
を小区分のアドレスデータに変換するＡ／Ｄ変換器と、
予め温度補償データが前記Ａ／Ｄ変換器から出力される
小区分のアドレスデータに対応して記憶されたメモリ
と、このメモリの各情報を前記Ａ／Ｄ変換器から出力さ
れるアドレスデータで読み出して、これら情報を演算す
るデコーダと、このデコーダで演算された補償温度情報
をアナログ情報に変換するＤ／Ａ変換器と、このＤ／Ａ
変換器から出力される補償温度情報で制御される電圧制
御水晶発振器とを備え、 前記Ａ／Ｄ変換器は、その出力
ｐビットの内上位ｑビット（ｑ＜ｐ）が次段のメモリの
アドレスとなり、下位（ｐ−ｑ）ビットがデコード情報
としてレジスタに入力され、２ p 個の温度補償データを
２ q 個のアドレスにデータ圧縮の変換を行って記憶して
おき、前記デコーダは上記ｑビットアドレスにより読み
出されるデータを（ｐ−ｑ）ビットのレジスタ値を参照
して逆変換の演算を行うようにしたことを特徴とするも
のである。
を達成するために、第１発明は、水晶振動子周囲の温度
を検出する温度センサ回路と、この回路からの温度情報
を小区分のアドレスデータに変換するＡ／Ｄ変換器と、
予め温度補償データが前記Ａ／Ｄ変換器から出力される
小区分のアドレスデータに対応して記憶されたメモリ
と、このメモリの各情報を前記Ａ／Ｄ変換器から出力さ
れるアドレスデータで読み出して、これら情報を演算す
るデコーダと、このデコーダで演算された補償温度情報
をアナログ情報に変換するＤ／Ａ変換器と、このＤ／Ａ
変換器から出力される補償温度情報で制御される電圧制
御水晶発振器とを備え、 前記Ａ／Ｄ変換器は、その出力
ｐビットの内上位ｑビット（ｑ＜ｐ）が次段のメモリの
アドレスとなり、下位（ｐ−ｑ）ビットがデコード情報
としてレジスタに入力され、２ p 個の温度補償データを
２ q 個のアドレスにデータ圧縮の変換を行って記憶して
おき、前記デコーダは上記ｑビットアドレスにより読み
出されるデータを（ｐ−ｑ）ビットのレジスタ値を参照
して逆変換の演算を行うようにしたことを特徴とするも
のである。
【００１３】
【００１４】
【００１５】第２発明は、メモリは温度補償データの内
容を小区分にブロック化したアドレスデータに対応して
基準データ、符号データ、傾斜データおよび傾斜補正デ
ータに区画させて記憶させたことを特徴とするものであ
る。
容を小区分にブロック化したアドレスデータに対応して
基準データ、符号データ、傾斜データおよび傾斜補正デ
ータに区画させて記憶させたことを特徴とするものであ
る。
【００１６】第３発明は、メモリは温度補償データの内
容を小区分にブロック化したアドレスデータに対応して
オフセットを有する基準データ、符号データおよび直線
近似傾斜データに区画させて記憶させたことを特徴とす
るものである。
容を小区分にブロック化したアドレスデータに対応して
オフセットを有する基準データ、符号データおよび直線
近似傾斜データに区画させて記憶させたことを特徴とす
るものである。
【００１７】第４発明は、デコーダはレジスタと、演算
回路とからなるものである。
回路とからなるものである。
【００１８】
【００１９】第５発明は、温度補償データの内容を基準
データ、符号データ、傾斜データおよび傾斜補正データ
にデータ圧縮し、２qのアドレスに記憶させたことを特
徴とするものである。
データ、符号データ、傾斜データおよび傾斜補正データ
にデータ圧縮し、２qのアドレスに記憶させたことを特
徴とするものである。
【００２０】第６発明は、温度補償データの内容を基準
データ、符号データおよび直線近似傾斜データにデータ
圧縮し、２qのアドレスに記憶させたことを特徴とする
ものである。
データ、符号データおよび直線近似傾斜データにデータ
圧縮し、２qのアドレスに記憶させたことを特徴とする
ものである。
【００２１】
【００２２】
【００２３】
【作用】 第１発明から第６発明では、温度センサからの
温度情報がＡ／Ｄ変換器でｐビットで出力され、この
上、上位ｑビットがアドレスデータとなり、メモリから
圧縮変換された温度補償データが読み出される。読み出
された情報は該ｐビットの下位（ｐ−ｑ）ビットを参照
して、デコーダで逆変換の演算をされたのち、Ｄ／Ａ変
換器でアナログデータに変換され、電圧制御水晶発振器
に与えて、この発振器を制御する。
温度情報がＡ／Ｄ変換器でｐビットで出力され、この
上、上位ｑビットがアドレスデータとなり、メモリから
圧縮変換された温度補償データが読み出される。読み出
された情報は該ｐビットの下位（ｐ−ｑ）ビットを参照
して、デコーダで逆変換の演算をされたのち、Ｄ／Ａ変
換器でアナログデータに変換され、電圧制御水晶発振器
に与えて、この発振器を制御する。
【００２４】
【実施例】以下この発明の第１実施例を図面に基づいて
説明する。図１において、図８と同一部分には同一符号
を付して示す。図１において、温度センサ回路１０から
の温度情報は１０ビットのＡ／Ｄ変換器１１に入力され
る。Ａ／Ｄ変換器１１から出力される温度データのうち
上位６ビットがアドレスブロックのデータとなり、下位
４ビットがデコード情報となってメモリ３１に与えられ
る。メモリ３１は前記表１からデータ変換して得られた
ＲＯＭデータから構成される。この構成には表１のデー
タマトリクスＶ（ｊ，ｋ）のｊブロックにおけるｋに関
する差分を次式から計算することにより得られる。
説明する。図１において、図８と同一部分には同一符号
を付して示す。図１において、温度センサ回路１０から
の温度情報は１０ビットのＡ／Ｄ変換器１１に入力され
る。Ａ／Ｄ変換器１１から出力される温度データのうち
上位６ビットがアドレスブロックのデータとなり、下位
４ビットがデコード情報となってメモリ３１に与えられ
る。メモリ３１は前記表１からデータ変換して得られた
ＲＯＭデータから構成される。この構成には表１のデー
タマトリクスＶ（ｊ，ｋ）のｊブロックにおけるｋに関
する差分を次式から計算することにより得られる。
【００２５】Ｖ（ｊ，ｋ）−Ｖ（ｊ，ｋ−１）＝Ｕ
（ｊ，ｋ） 但し、ｋ＝１〜１５ 上記式から計算したＵ（ｊ，ｋ）は表２にｈｅｘａ表示
として示す数値例になる。
（ｊ，ｋ） 但し、ｋ＝１〜１５ 上記式から計算したＵ（ｊ，ｋ）は表２にｈｅｘａ表示
として示す数値例になる。
【００２６】
【表２】
【００２７】表２の左側において、ｊはブロック、ＤＴ
はｊブロック先頭の値、Ｕ（ｊ，ｋ）である。これをグ
ラフ表示すると図３のようになる。さらに、Ｕ（ｊ，
ｋ）の数値例は同値を含めた２つの数値で構成されてい
る。このことは２階の差分は０または１であることか
ら、逆に、ＶＣＸＯの２階差分が２以上になるものは対
象とする必要はなく、適用の制限にはならない。
はｊブロック先頭の値、Ｕ（ｊ，ｋ）である。これをグ
ラフ表示すると図３のようになる。さらに、Ｕ（ｊ，
ｋ）の数値例は同値を含めた２つの数値で構成されてい
る。このことは２階の差分は０または１であることか
ら、逆に、ＶＣＸＯの２階差分が２以上になるものは対
象とする必要はなく、適用の制限にはならない。
【００２８】ここで、Ｕ（ｊ，ｋ）の２値の内、絶対値
の小さい方をＡ（ｊ）とし、傾斜データと呼ぶ。次に、
Ａ（ｊ）として選ばれなかった他のもう１つの値Ａ
C（ｊ）（ＡCは補集合）のサインをＳ（ｊ）とし、符号
データと呼ぶ。 更にＢ（ｊ，ｋ）を傾斜補正データと
呼び、次式で定義する。
の小さい方をＡ（ｊ）とし、傾斜データと呼ぶ。次に、
Ａ（ｊ）として選ばれなかった他のもう１つの値Ａ
C（ｊ）（ＡCは補集合）のサインをＳ（ｊ）とし、符号
データと呼ぶ。 更にＢ（ｊ，ｋ）を傾斜補正データと
呼び、次式で定義する。
【００２９】Ｂ（ｊ，ｋ）＝｜Ｕ（ｊ，ｋ）−Ａ（ｊ）
｜ ｋ＝１〜１５ Ｓ（ｊ）は後で示す（１）式のようにＡ（ｊ）とＢ
（ｊ，ｋ）に共用するので、ＡC（ｊ）のサインとし
た。
｜ ｋ＝１〜１５ Ｓ（ｊ）は後で示す（１）式のようにＡ（ｊ）とＢ
（ｊ，ｋ）に共用するので、ＡC（ｊ）のサインとし
た。
【００３０】以上の方法でデータ圧縮の変換をしてメモ
リ（ＲＯＭ）に記憶させる。表１のデータは表２のＲＯ
Ｍデータとなる。温度補償の制御は図示していないが、
ＤＴＣＸＯ内蔵の制御部の指令で例えば１〜１０秒の周
期で実行される。その指令が出るとＡ／Ｄ変換器１１が
作動し、その出力（この例では１０ビットの温度デー
タ）が確定する。下位４ビットはｋ値（１〜１５）にな
る。一方、上位６ビットは上記メモリ３１のアドレス
（ｊ＝０〜６３）となり、該当アドレスのデータが読み
出される。読み出されたデータはデコーダ３２のレジス
タ群３３（ＤＴ，Ｓ，Ａ，Ｂ）に一時記憶され、次式か
ら温度補償デコーダＶ（ｉ）を得る。
リ（ＲＯＭ）に記憶させる。表１のデータは表２のＲＯ
Ｍデータとなる。温度補償の制御は図示していないが、
ＤＴＣＸＯ内蔵の制御部の指令で例えば１〜１０秒の周
期で実行される。その指令が出るとＡ／Ｄ変換器１１が
作動し、その出力（この例では１０ビットの温度デー
タ）が確定する。下位４ビットはｋ値（１〜１５）にな
る。一方、上位６ビットは上記メモリ３１のアドレス
（ｊ＝０〜６３）となり、該当アドレスのデータが読み
出される。読み出されたデータはデコーダ３２のレジス
タ群３３（ＤＴ，Ｓ，Ａ，Ｂ）に一時記憶され、次式か
ら温度補償デコーダＶ（ｉ）を得る。
【００３１】
【数１】
【００３２】上記Ｖ（ｉ）はＶレジスタ３５に供給され
たのち、Ｄ／Ａ変換器１３に入力される。デコーダ３２
はマイクロコンピュータとレジスタあるいはシフトレジ
スタ、加減算素子、レジスタなどで実現できる。これに
よって得られたデコードデータのシミュレーション結果
は図４の補償前特性に対して図５の補償後特性（＋０.
１ｐｐｍ〜−０.１３ｐｐｍ）となる。この結果目標の
±０.３ｐｐｍを充分にクリアーしている。
たのち、Ｄ／Ａ変換器１３に入力される。デコーダ３２
はマイクロコンピュータとレジスタあるいはシフトレジ
スタ、加減算素子、レジスタなどで実現できる。これに
よって得られたデコードデータのシミュレーション結果
は図４の補償前特性に対して図５の補償後特性（＋０.
１ｐｐｍ〜−０.１３ｐｐｍ）となる。この結果目標の
±０.３ｐｐｍを充分にクリアーしている。
【００３３】なお、Ａ（ｊ）は６ビットをノミネートし
ているが、実質的には４ビットで、上位２ビットは空き
と見て良い。また、メモリ３１のデータ配列は説明を容
易にするためのもので実効的な配列は自由に選択でき
る。
ているが、実質的には４ビットで、上位２ビットは空き
と見て良い。また、メモリ３１のデータ配列は説明を容
易にするためのもので実効的な配列は自由に選択でき
る。
【００３４】一般にＡ／Ｄ変換器１０ビット、Ｄ／Ａ変
換器１０ビットの場合、通常少なくとも必要とするメモ
リ容量は、１０２４×１.２５バイト＝１.２８ｋバイト
となる。これに対して第１実施例の場合はＤＴ（ｊ）：
１０ビット、Ｓ（ｊ）：１ビット、Ａ（ｊ）：６ビッ
ト、Ｂ（ｊ，ｋ）：１５ビットのとき４バイト（３２ビ
ット）のデータをアドレスブロック６４個分を記憶すれ
ばよく、そのときの容量は６４×４バイト＝２５６バイ
トのみのメモリ容量で済み、１／５の容量に圧縮でき
る。また、メモリ縮小の効果からメモリ書き込みなどの
伝送時間が１／５になり、工程における時間短縮を図る
ことができる。
換器１０ビットの場合、通常少なくとも必要とするメモ
リ容量は、１０２４×１.２５バイト＝１.２８ｋバイト
となる。これに対して第１実施例の場合はＤＴ（ｊ）：
１０ビット、Ｓ（ｊ）：１ビット、Ａ（ｊ）：６ビッ
ト、Ｂ（ｊ，ｋ）：１５ビットのとき４バイト（３２ビ
ット）のデータをアドレスブロック６４個分を記憶すれ
ばよく、そのときの容量は６４×４バイト＝２５６バイ
トのみのメモリ容量で済み、１／５の容量に圧縮でき
る。また、メモリ縮小の効果からメモリ書き込みなどの
伝送時間が１／５になり、工程における時間短縮を図る
ことができる。
【００３５】例えば、データ転送速度を２４００ｂｐｓ
とすると、従来は１２８０×（８／２４００）＝４.２
７秒／個であるが、第１実施例の伝送時間は２５６×
（８／２４００）＝０.８５秒／個と小さくなる。
とすると、従来は１２８０×（８／２４００）＝４.２
７秒／個であるが、第１実施例の伝送時間は２５６×
（８／２４００）＝０.８５秒／個と小さくなる。
【００３６】図６は第２実施例を示すもので、上記実施
例と異なる点はＡ／Ｄ，Ｄ／Ａ変換器１１，１３のデー
タは１１ビットで、このうち下位５ビットの使い方が上
記実施例と異なる。また、Ａ1（ｊ）のデータの意味も
違う。第２実施例は第１実施例に比してアドレスデータ
が２倍になったので、Ａ（ｊ）の内容を１／２倍とす
る。すなわち、６ビットの高精度化により、上位４ビッ
トで整数部を、下位２ビットで少数点以下の値を表現す
る。このＡ1（ｊ）データは第１実施例の１／２近傍に
なる。次表３にＡ1（ｊ）を示す。
例と異なる点はＡ／Ｄ，Ｄ／Ａ変換器１１，１３のデー
タは１１ビットで、このうち下位５ビットの使い方が上
記実施例と異なる。また、Ａ1（ｊ）のデータの意味も
違う。第２実施例は第１実施例に比してアドレスデータ
が２倍になったので、Ａ（ｊ）の内容を１／２倍とす
る。すなわち、６ビットの高精度化により、上位４ビッ
トで整数部を、下位２ビットで少数点以下の値を表現す
る。このＡ1（ｊ）データは第１実施例の１／２近傍に
なる。次表３にＡ1（ｊ）を示す。
【００３７】
【表３】
【００３８】この場合、前記（１）式に対応したデコー
ド式は次の（２）式となる。
ド式は次の（２）式となる。
【００３９】
【数２】
【００４０】同量のＲＯＭデータで第１実施例より１ビ
ット増えているから、この第２実施例での図５の補償前
特性に対して、図示しないが補償後の特性は±０.０６
ｐｐｍとなり、約４０％の改善を図ることができた。ま
た、第１実施例で示した効果は第２実施例では約２倍に
なる利点がある。
ット増えているから、この第２実施例での図５の補償前
特性に対して、図示しないが補償後の特性は±０.０６
ｐｐｍとなり、約４０％の改善を図ることができた。ま
た、第１実施例で示した効果は第２実施例では約２倍に
なる利点がある。
【００４１】次に、第３実施例について述べる。この第
３実施例は温度ブロック内でＶＣＸＯが要求する傾斜デ
ータが「０」を含み一定である場合に適用でき、その適
用率は十分高い。従って、温度ブロック数を１２８に増
やす。すなわち、約１℃／ブロックとなる。ブロック内
を８分割するので、アドレスは１０ビットになる。ま
た、第１、第２実施例と異なり、傾斜補正データを持た
ない。データはオフセットＦつき（下位３ビット、±符
号つきＳ１、この符号データは省略可能）基準データＤ
Ｔ（１０ビットの上位７ビット）と傾斜データＡ（±符
号つきＳ２、３ビット）に分解してメモリする。図７が
第３実施例である。
３実施例は温度ブロック内でＶＣＸＯが要求する傾斜デ
ータが「０」を含み一定である場合に適用でき、その適
用率は十分高い。従って、温度ブロック数を１２８に増
やす。すなわち、約１℃／ブロックとなる。ブロック内
を８分割するので、アドレスは１０ビットになる。ま
た、第１、第２実施例と異なり、傾斜補正データを持た
ない。データはオフセットＦつき（下位３ビット、±符
号つきＳ１、この符号データは省略可能）基準データＤ
Ｔ（１０ビットの上位７ビット）と傾斜データＡ（±符
号つきＳ２、３ビット）に分解してメモリする。図７が
第３実施例である。
【００４２】第３実施例ではメモリ３１Ｂが第１、第２
実施例とはメモリ構成が異なっているとともにＡ／Ｄ変
換器１１からの下位３ビットのアドレスレジスタ３６Ｂ
が設けられている。アドレスレジスタ３６Ｂの出力はデ
コーダ３２Ｂの演算回路３４Ｂに供給される。また、デ
コーダ３２Ｂの出力は次の（３）式のようになり、前記
（１）、（２）式より簡単になる。
実施例とはメモリ構成が異なっているとともにＡ／Ｄ変
換器１１からの下位３ビットのアドレスレジスタ３６Ｂ
が設けられている。アドレスレジスタ３６Ｂの出力はデ
コーダ３２Ｂの演算回路３４Ｂに供給される。また、デ
コーダ３２Ｂの出力は次の（３）式のようになり、前記
（１）、（２）式より簡単になる。
【００４３】Ｖ（ｉ）＝ＤＴ（ｊ）＋Ｓ１（ｊ）×Ｆ
（ｊ）＋Ｓ２（ｊ）×Ａ（ｊ）×ｋ………（３） 但し ｉ＝８ｊ＋ｋ ｊ＝０〜１２７ ｋ＝０〜７ 第３実施例のメモリ３１Ａは上述したような構成である
からＲＯＭ容量は ２7×２バイト＝２５６バイト となり、約１／５に圧縮できたことになる。この第３実
施例のシミュレーション結果は、図４の補償前の特性
（この場合２階の差分を無視した）に対して図示しない
が±０.２ｐｐｍ以内にあることが確認できた。データ
圧縮による影響は大きくないと評価できる。また、第３
実施例は第１実施例で示した効果と同じである。
（ｊ）＋Ｓ２（ｊ）×Ａ（ｊ）×ｋ………（３） 但し ｉ＝８ｊ＋ｋ ｊ＝０〜１２７ ｋ＝０〜７ 第３実施例のメモリ３１Ａは上述したような構成である
からＲＯＭ容量は ２7×２バイト＝２５６バイト となり、約１／５に圧縮できたことになる。この第３実
施例のシミュレーション結果は、図４の補償前の特性
（この場合２階の差分を無視した）に対して図示しない
が±０.２ｐｐｍ以内にあることが確認できた。データ
圧縮による影響は大きくないと評価できる。また、第３
実施例は第１実施例で示した効果と同じである。
【００４４】上述した各実施例を要約すると、次のよう
になる。ＤＴＣＸＯは、周囲温度に対しての周波数補償
が主な目的であることから、ディジタル回路におけるメ
モリアクセスに対するスピードの高速性はさほど必要と
しない。環境温度の変化はせいぜい１℃／分程度である
ため、１回の補償処理はＲＯＭのデータに対してあるア
ルゴリズム演算処理を加えての数秒の処理であっても充
分である。また、ＲＯＭに記憶させるべきデータを、あ
るアルゴリズムで圧縮して小さい容量のものとすれば、
ＲＯＭデータの転送や書き込みなどにおける工程での時
間短縮が実現できるとともに、形状においても小形化が
実現できる。Ａ／Ｄ、Ｄ／Ａ変換器のビット数は汎用の
ビット数とする。
になる。ＤＴＣＸＯは、周囲温度に対しての周波数補償
が主な目的であることから、ディジタル回路におけるメ
モリアクセスに対するスピードの高速性はさほど必要と
しない。環境温度の変化はせいぜい１℃／分程度である
ため、１回の補償処理はＲＯＭのデータに対してあるア
ルゴリズム演算処理を加えての数秒の処理であっても充
分である。また、ＲＯＭに記憶させるべきデータを、あ
るアルゴリズムで圧縮して小さい容量のものとすれば、
ＲＯＭデータの転送や書き込みなどにおける工程での時
間短縮が実現できるとともに、形状においても小形化が
実現できる。Ａ／Ｄ、Ｄ／Ａ変換器のビット数は汎用の
ビット数とする。
【００４５】さらに補償されるＶＣＸＯの周波数温度特
性は、搭載する水晶振動子の温度特性にほぼ同じであ
り、一般的に温度Ｔに対する３次式以下の線形代数で記
述される。従って、ＲＯＭに記憶される補償データも、
３次以下の線形代数式で表されるが、これについては図
９Ａ、Ｂのように工夫する必要がある。図９Ａのように
補償すべき温度区間を小ブロックに分割すると、ブロッ
ク内でのデータの関数記述を図９Ｂに示すように直線近
似に近い単純な演算化が可能なものに簡単化できる。
性は、搭載する水晶振動子の温度特性にほぼ同じであ
り、一般的に温度Ｔに対する３次式以下の線形代数で記
述される。従って、ＲＯＭに記憶される補償データも、
３次以下の線形代数式で表されるが、これについては図
９Ａ、Ｂのように工夫する必要がある。図９Ａのように
補償すべき温度区間を小ブロックに分割すると、ブロッ
ク内でのデータの関数記述を図９Ｂに示すように直線近
似に近い単純な演算化が可能なものに簡単化できる。
【００４６】図１０は第４実施例を示すもので、この第
４実施例は第１実施例に示した下位４ビットがレジスタ
３６に入力されてｋ値（１〜１５）を得るようにしたも
のである。一方、上位６ビットは第１実施例と同様にメ
モリ３１のアドレスとなり、該当アドレスのデータが読
み出される。読み出されたデータは、デコーダ３２のレ
ジスタ群３３に一時記憶され、レジスタ３６からのｋ値
を参照して演算回路３４は前記（１）式から温度補償デ
ータＶ（ｉ）を得る。
４実施例は第１実施例に示した下位４ビットがレジスタ
３６に入力されてｋ値（１〜１５）を得るようにしたも
のである。一方、上位６ビットは第１実施例と同様にメ
モリ３１のアドレスとなり、該当アドレスのデータが読
み出される。読み出されたデータは、デコーダ３２のレ
ジスタ群３３に一時記憶され、レジスタ３６からのｋ値
を参照して演算回路３４は前記（１）式から温度補償デ
ータＶ（ｉ）を得る。
【００４７】図１１は第５実施例を示すもので、この第
５実施例は第４実施例に改良を加えたもので、Ａ／Ｄ変
換器１１Ａ、Ｖレジスタ３５ＡおよびＤ／Ａ変換器１３
Ａのビット長を１１ビットにしたものである。従って、
レジスタ３６Ａに入るＡ／Ｄ変換器１１Ａの下位５ビッ
トはｍ＝０〜３１となる。この第５実施例は第４実施例
に比しアドレスが２倍になったので、Ａ（ｊ）の内容を
１／２倍にし、Ａ1（ｊ）とする。Ａ（ｊ）は前記の如
く実質４ビットで表現できるので、Ａ1（ｊ）は上位４
ビットを整数部、下位２ビットを小数点以下の値を表現
し高精度化した。なお、Ａ1（ｊ）は表３に示すものと
同じである。
５実施例は第４実施例に改良を加えたもので、Ａ／Ｄ変
換器１１Ａ、Ｖレジスタ３５ＡおよびＤ／Ａ変換器１３
Ａのビット長を１１ビットにしたものである。従って、
レジスタ３６Ａに入るＡ／Ｄ変換器１１Ａの下位５ビッ
トはｍ＝０〜３１となる。この第５実施例は第４実施例
に比しアドレスが２倍になったので、Ａ（ｊ）の内容を
１／２倍にし、Ａ1（ｊ）とする。Ａ（ｊ）は前記の如
く実質４ビットで表現できるので、Ａ1（ｊ）は上位４
ビットを整数部、下位２ビットを小数点以下の値を表現
し高精度化した。なお、Ａ1（ｊ）は表３に示すものと
同じである。
【００４８】図１２は第６実施例を示すもので、前記第
３実施例に改良を加えたもので、第４、第５実施例と異
なり、傾斜補正データを持たない。ＲＯＭデータは基準
データＤＴ（ｊ）（１０ビット）、符号データＳ（ｊ）
（１ビット）と直線近似傾斜データＡ2（ｊ）（５ビッ
ト）である。ＤＴ（ｊ）は温度ブロックＪの最小温度の
補償データである。Ａ2（ｊ）は次式で定義する。
３実施例に改良を加えたもので、第４、第５実施例と異
なり、傾斜補正データを持たない。ＲＯＭデータは基準
データＤＴ（ｊ）（１０ビット）、符号データＳ（ｊ）
（１ビット）と直線近似傾斜データＡ2（ｊ）（５ビッ
ト）である。ＤＴ（ｊ）は温度ブロックＪの最小温度の
補償データである。Ａ2（ｊ）は次式で定義する。
【００４９】 Ａ2（ｊ）＝｛ＤＴ（Ｊ＋１）−ＤＴ（Ｊ）｝／８ ＤＴ（Ｊ＋１）−ＤＴ（Ｊ）＝１，９，１７，……のと
き、Ａ2（ｊ）は小数点以下０.１２５となるので、Ａ2
（ｊ）の５ビットの構造は上位２ビットが整数部、下位
３ビットを少数点以下の値にアサインされる。
き、Ａ2（ｊ）は小数点以下０.１２５となるので、Ａ2
（ｊ）の５ビットの構造は上位２ビットが整数部、下位
３ビットを少数点以下の値にアサインされる。
【００５０】第６実施例は第４、第５実施例と基本構成
において同じであるが、Ａ／Ｄ変換器１１の出力の上位
７ビットがメモリ３１Ｂのアドレスになり、下位３ビッ
トがレジスタ３６Ｂに入ってデコード情報ｍ1になる。
上記に従い、メモリ３１Ｂのメモリ構造とデコーダ３２
Ｂのレジスタ３３Ｂ、演算回路３４Ｂが変わる。また、
演算回路の演算式は次の（４）式となり、前記（１）、
（２）、（３）式より簡単になる。
において同じであるが、Ａ／Ｄ変換器１１の出力の上位
７ビットがメモリ３１Ｂのアドレスになり、下位３ビッ
トがレジスタ３６Ｂに入ってデコード情報ｍ1になる。
上記に従い、メモリ３１Ｂのメモリ構造とデコーダ３２
Ｂのレジスタ３３Ｂ、演算回路３４Ｂが変わる。また、
演算回路の演算式は次の（４）式となり、前記（１）、
（２）、（３）式より簡単になる。
【００５１】Ｖ（ｉ）＝ＤＴ（ｊ）＋Ｓ（ｊ）×Ａ
2（ｊ）×ｍ1 ………（４） 但し ｉ＝８ｊ＋ｍ1 ｊ＝０〜１２７ ｍ1＝０〜７ 上記第６実施例のメモリ３１Ｂは上述したような構成で
あるからＲＯＭ容量は ２7×２バイト＝２５６バイト となり、約１／５に圧縮できたことになる。この第６実
施例のシミュレーション結果は、第３実施例と同様であ
る。
2（ｊ）×ｍ1 ………（４） 但し ｉ＝８ｊ＋ｍ1 ｊ＝０〜１２７ ｍ1＝０〜７ 上記第６実施例のメモリ３１Ｂは上述したような構成で
あるからＲＯＭ容量は ２7×２バイト＝２５６バイト となり、約１／５に圧縮できたことになる。この第６実
施例のシミュレーション結果は、第３実施例と同様であ
る。
【００５２】
【発明の効果】以上述べたように、この発明によれば、
メモリ容量の縮小化を図ることができるとともに、メモ
リ縮小からこの縮小分のメモリの面積が１／５に減るた
め、デコーダの演算回路やレジスタを必要としても充分
に小形化を図ることができる。また、メモリ容量縮小に
よりメモリ書き込みのデータ転送時間の短縮を図ること
ができる。さらに、メモリに記憶させる温度補償データ
を圧縮させるようにしたので、メモリの容量を小さい記
憶容量に形成できる。
メモリ容量の縮小化を図ることができるとともに、メモ
リ縮小からこの縮小分のメモリの面積が１／５に減るた
め、デコーダの演算回路やレジスタを必要としても充分
に小形化を図ることができる。また、メモリ容量縮小に
よりメモリ書き込みのデータ転送時間の短縮を図ること
ができる。さらに、メモリに記憶させる温度補償データ
を圧縮させるようにしたので、メモリの容量を小さい記
憶容量に形成できる。
【図１】この発明の第１実施例を示す構成図。
【図２】温度補償データ特性図。
【図３】差分データ特性図。
【図４】補償前の特性図。
【図５】補償後の特性図
【図６】この発明の第２実施例を示す構成図。
【図７】この発明の第３実施例を示す構成図。
【図８】従来例を示すブロック図。
【図９】図９Ａは補償データを示す特性図、図９Ｂは図
９Ａのデータを小ブロックに分けた一部を取り出した特
性図。
９Ａのデータを小ブロックに分けた一部を取り出した特
性図。
【図１０】この発明の第４実施例を示す構成図。
【図１１】この発明の第５実施例を示す構成図。
【図１２】この発明の第６実施例を示す構成図。
１０…温度センサ回路 １１…Ａ／Ｄ変換器 １３…Ｄ／Ａ変換器 １４…電圧制御水晶発振器 ３１…メモリ ３２…デコーダ ３３…レジスタ ３４…演算回路 ３５…Ｖレジスタ ３６…レジスタ（デコード情報用）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 一成 東京都品川区大崎２丁目１番17号 株式 会社明電舎内 (72)発明者 土屋 主税 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 松井 孝至 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−159983（ＪＰ，Ａ) 特開 平２−64719（ＪＰ，Ａ) 特開 平３−126304（ＪＰ，Ａ) 特開 平４−236508（ＪＰ，Ａ) 特開 平４−56504（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03B 5/32 G06F 1/02
Claims (6)
- 【請求項１】 水晶振動子周囲の温度を検出する温度セ
ンサ回路と、この回路からの温度情報を小区分のアドレ
スデータに変換するＡ／Ｄ変換器と、予め温度補償デー
タが前記Ａ／Ｄ変換器から出力される小区分のアドレス
データに対応して記憶されたメモリと、このメモリの各
情報を前記Ａ／Ｄ変換器から出力されるアドレスデータ
で読み出して、これら情報を演算するデコーダと、この
デコーダで演算された補償温度情報をアナログ情報に変
換するＤ／Ａ変換器と、このＤ／Ａ変換器から出力され
る補償温度情報で制御される電圧制御水晶発振器とを備
え、 前記Ａ／Ｄ変換器は、その出力ｐビットの内上位ｑビッ
ト（ｑ＜ｐ）が次段のメモリのアドレスとなり、下位
（ｐ−ｑ）ビットがデコード情報としてレジスタに入力
され、２ p 個の温度補償データを２ q 個のアドレスにデー
タ圧縮の変換を行って記憶しておき、前記デコーダは上
記ｑビットアドレスにより読み出されるデータを（ｐ−
ｑ）ビットのレジスタ値を参照して逆変換の演算を行う
ようにした ことを特徴とするディジタル温度補償水晶発
振装置。 - 【請求項２】 前記メモリは、温度補償データの内容を
小区分にブロック化したアドレスデータに対応して基準
データ、符号データ、傾斜データおよび傾斜補正データ
に区画させて記憶させたことを特徴とする請求項１記載
のディジタル温度補償水晶発振装置。 - 【請求項３】 前記メモリは、温度補償データの内容を
小区分にブロック化したアドレスデータに対応してオフ
セットを有する基準データ、符号データおよび直線近似
傾斜データに区画させて記憶させたことを特徴とする請
求項１記載のディジタル温度補償水晶発振装置。 - 【請求項４】 前記デコーダはレジスタと、演算回路と
からなる請求項１記載のディジタル温度補償水晶発振装
置。 - 【請求項５】 前記温度補償データの内容を基準デー
タ、符号データ、傾斜データおよび傾斜補正データにデ
ータ圧縮し、２ q のアドレスに記憶させたことを特徴と
する請求項２記載のディジタル温度補償水晶発振装置。 - 【請求項６】 前記温度補償データの内容を基準デー
タ、符号データおよび直 線近似傾斜データにデータ圧縮
し、２ q のアドレスに記憶させたことを特徴とする請求
項３記載のディジタル温度補償水晶発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30175394A JP3310483B2 (ja) | 1993-12-07 | 1994-12-06 | ディジタル温度補償水晶発振装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-306166 | 1993-12-07 | ||
| JP30616693 | 1993-12-07 | ||
| JP30175394A JP3310483B2 (ja) | 1993-12-07 | 1994-12-06 | ディジタル温度補償水晶発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221547A JPH07221547A (ja) | 1995-08-18 |
| JP3310483B2 true JP3310483B2 (ja) | 2002-08-05 |
Family
ID=26562854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30175394A Expired - Fee Related JP3310483B2 (ja) | 1993-12-07 | 1994-12-06 | ディジタル温度補償水晶発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3310483B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483233B1 (ko) | 2002-12-24 | 2005-04-15 | 한국전자통신연구원 | 크리스탈 오실레이터의 온도보상방법 |
| JP2009260598A (ja) * | 2008-04-16 | 2009-11-05 | Panasonic Corp | 無線装置 |
-
1994
- 1994-12-06 JP JP30175394A patent/JP3310483B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07221547A (ja) | 1995-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548252A (en) | Digital temperature compensated crystal oscillator | |
| US6603364B2 (en) | Temperature-compensated crystal oscillator and method of temperature compensation | |
| EP0350281B1 (en) | Method and apparatus for encoding, decoding and transmitting data in compressed form | |
| JPH11122108A (ja) | デジタル／アナログ変換器 | |
| JP3310483B2 (ja) | ディジタル温度補償水晶発振装置 | |
| EP3295568A1 (en) | Improved compressed caching in a virtual memory system | |
| JP2969530B2 (ja) | デジタル温度補償発振器 | |
| CN100392983C (zh) | 可变长度编码打包体系结构 | |
| CN113644908A (zh) | 一种晶体振荡器的温度补偿方法及*** | |
| JPS61216024A (ja) | デジタル回路でレンジ変換を行うための方法および装置 | |
| US8674780B2 (en) | Oscillator with frequency adjustment | |
| EP0594304A2 (en) | Opcode specific compression for window system | |
| JP2713214B2 (ja) | 水晶発振回路の温度補償装置 | |
| US5666369A (en) | Method and arrangement of determining error locations and the corresponding error patterns of received code words | |
| JPS6259492B2 (ja) | ||
| JP2939559B2 (ja) | デジタル温度補償発振器の初期化方法 | |
| JP2584991B2 (ja) | デジタル制御温度補償型水晶発振器 | |
| JPH0621720A (ja) | 温度補償型水晶発振器 | |
| JPH06291550A (ja) | ディジタル型温度補償圧電発振器及び通信機 | |
| JPH10308630A (ja) | ディジタル温度補償発振器およびその温度補償方法 | |
| JPH07162295A (ja) | ディジタル温度補償発振器およびそのディジタル温度補償方法 | |
| JPS6156930B2 (ja) | ||
| KR100407693B1 (ko) | 롬 분할방법과 이를 이용한 디지털 주파수합성기 | |
| JPH05183337A (ja) | デジタル制御形温度補償水晶発振器 | |
| JPH052669A (ja) | デイジタルカウンタ記憶方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020507 |
|
| LAPS | Cancellation because of no payment of annual fees |