JP3309155B2 - TFT array - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタ
（thin film transistor、以下、単にＴＦＴという）を
スイッチング素子に用いたアクティブマトリックス型の
液晶表示装置（liquid crystal display、以下、単にＬ
ＣＤという）に用いられるＴＦＴアレイに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display (hereinafter simply referred to as "L") using thin film transistors (hereinafter simply referred to as TFTs) as switching elements.
CD array).

【０００２】[0002]

【従来の技術および発明が解決しようとする課題】液晶
を用いた電気光学素子はディスプレイへの応用が盛んに
なされている。一般に、液晶を用いた電気光学素子は、
それぞれの上面および下面に電極を備えた２枚の基板の
間に液晶からなる液晶層が狭持され、さらに２枚の基板
の上下に偏光板が設置され、透過型のものでは背面にバ
ックライトが設置された構造を有している。上下の基板
の電極を有する表面はいわゆる配向処理がなされ、液晶
分子の向きを平均的に表わしたダイレクタが所望の初期
状態に制御される。2. Description of the Related Art Electro-optical devices using liquid crystals have been actively applied to displays. In general, an electro-optical element using liquid crystal is
A liquid crystal layer made of liquid crystal is sandwiched between two substrates having electrodes on the upper and lower surfaces, respectively, and a polarizing plate is disposed above and below the two substrates. Is installed. The surfaces of the upper and lower substrates having the electrodes are subjected to a so-called alignment treatment, and the director expressing the directions of the liquid crystal molecules on average is controlled to a desired initial state.

【０００３】液晶には複屈折性があり、バックライトよ
り偏光板を通して入射された光は複屈折により楕円偏光
に変化し、反対側の偏光板に入射される。この状態で、
上下の電極間に電圧を印加すると、ダイレクタの配列状
態が変化して、液晶層の複屈折率が変化し、反対側の偏
光板に入射される楕円偏光状態が変化し、したがって、
電気光学素子を透過する光強度およびスペクトルが変化
するという電気光学効果が得られる。この電気光学効果
は、用いる液晶相の種類（ネマチック相、スネクチック
相、コレステリック相など）、初期配向状態、偏光板の
偏光軸の向き、液晶層の厚さ、あるいは光が透過する経
路に配置されるカラーフィルタや各種干渉フィルムによ
って異なるが、公知の文献などによって詳細に報告され
ている。一般にはネマチック相を用いてＴＮ（twisted
nematic）、ＳＴＮ（super twisted nematic）と呼ばれ
る構造のものが用いられる。The liquid crystal has a birefringent property, and light incident from a backlight through a polarizing plate is changed to elliptically polarized light by birefringence, and is incident on the opposite polarizing plate. In this state,
When a voltage is applied between the upper and lower electrodes, the arrangement state of the director changes, the birefringence of the liquid crystal layer changes, and the elliptically polarized state incident on the opposite polarizer changes.
An electro-optical effect is obtained in which the intensity and spectrum of light transmitted through the electro-optical element change. The electro-optic effect is determined by the type of liquid crystal phase used (nematic phase, snectic phase, cholesteric phase, etc.), initial alignment state, direction of the polarizing axis of the polarizing plate, thickness of the liquid crystal layer, or the path through which light is transmitted. It varies depending on the color filter and various interference films, but has been reported in detail in known literature. In general, a TN (twisted
nematic) and a structure called STN (super twisted nematic) are used.

【０００４】液晶を用いたディスプレイ用電気光学素子
には、単純マトリックス型液晶表示装置とＴＦＴをスイ
ッチング素子として用いるＴＦＴ−ＬＣＤがある。携帯
性、表示品位の点でＣＲＴや単純マトリックス型液晶表
示装置より優れた特徴を持つＴＦＴ−ＬＣＤがノート型
パソコンなどに広く実用化されている。単純マトリック
ス型液晶表示装置の場合もＴＦＴ−ＬＣＤの場合でも上
下の電極基板の間に液晶層が挟持されている。一方の電
極基板上にカラーフィルタを設けることでカラー表示が
行われる。また、このような構成の外側にはそれぞれ偏
光板が設けられ、さらに一方の側にはバックライトが設
けられている。単純マトリックス型液晶表示装置ではガ
ラス基板などの透明絶縁性基板上にストライプ状の透明
電極が形成された電極基板を上下に用いて、上下の電極
基板間でストライプ状の電極パターンがほぼ直交するよ
うに設置し、上下の電極ストライプの交差部に挟持され
た液晶層に所望の電圧を印加することで、電極ストライ
プの交差部を１画素とする画素アレイを用いて表示が得
られる。単純マトリックス型液晶表示装置ではこのよう
な構成を有するので、特定の画素と横方向あるいは縦方
向の画素と上下の電極のどちらかが共通電極となってお
り、ある画素に印加する表示信号電位が他の画素にも影
響を及ぼすために発生するクロストークが生じ易かった
り、また、このクロストークの少ない駆動を行うために
は各画素に充分な印加電圧を印加できないためにコント
ラストが低いという問題がある。これに対して、ＴＦＴ
−ＬＣＤでは、ガラス基板などの絶縁性透明基板上に画
素電極にＴＦＴに接続された画素を１画素として、画素
をアレイ状に形成したＴＦＴアレイ基板と絶縁性共通電
極上に共通電極が形成された対向基板を上下の電極基板
に用い、画素電極と共通電極の間に挟持された液晶層に
所望の電圧を印加することで、画素電極を１画素とする
画素アレイを用いて表示が得られる。カラーフィルター
は一般には共通電極が形成された対向基板上に設けられ
る。各画素の液晶層に印加される電圧は、各画素電極に
設けられたＴＦＴを選択的にスイッチングすることで独
立に行うために、クロストークは発生し難く、また充分
なコントラストをえることが可能である。Electro-optical elements for display using liquid crystal include a simple matrix type liquid crystal display device and a TFT-LCD using a TFT as a switching element. TFT-LCDs having characteristics superior to CRTs and simple matrix type liquid crystal display devices in terms of portability and display quality are widely used in notebook personal computers and the like. In both the simple matrix type liquid crystal display device and the TFT-LCD, a liquid crystal layer is sandwiched between upper and lower electrode substrates. Color display is performed by providing a color filter on one of the electrode substrates. Further, a polarizing plate is provided on the outside of such a configuration, and a backlight is provided on one side. In a simple matrix type liquid crystal display device, an electrode substrate in which stripe-shaped transparent electrodes are formed on a transparent insulating substrate such as a glass substrate is used up and down, so that the stripe-shaped electrode patterns are substantially orthogonal between the upper and lower electrode substrates. And applying a desired voltage to the liquid crystal layer sandwiched between the intersections of the upper and lower electrode stripes, a display can be obtained using a pixel array having one pixel at the intersection of the electrode stripes. Since the simple matrix type liquid crystal display device has such a configuration, a specific pixel and either the horizontal or vertical pixel and the upper and lower electrodes are common electrodes, and the display signal potential applied to a certain pixel is There is a problem that crosstalk is likely to occur due to affecting other pixels, and the contrast is low because a sufficient applied voltage cannot be applied to each pixel in order to perform driving with less crosstalk. is there. In contrast, TFT
In an LCD, a common electrode is formed on an insulated transparent electrode such as a glass substrate and a TFT array substrate in which pixels are formed in an array, with a pixel connected to a pixel electrode as a pixel on a TFT substrate. By using the opposing substrates as the upper and lower electrode substrates and applying a desired voltage to the liquid crystal layer sandwiched between the pixel electrodes and the common electrode, a display can be obtained using a pixel array having one pixel electrode. . The color filter is generally provided on a counter substrate on which a common electrode is formed. Since the voltage applied to the liquid crystal layer of each pixel is independently controlled by selectively switching the TFT provided for each pixel electrode, crosstalk is unlikely to occur and sufficient contrast can be obtained. It is.

【０００５】しかしながら、ＴＦＴ−ＬＣＤでは各画素
に設けられたＴＦＴを選択走査するゲート配線と、画素
電極に書き込む信号電位を与えるソース配線がほぼ直交
状態で作成され、これら配線材料に一般的に光を透過し
ない金属薄膜をパターニングしたものが用いられること
と、各画素電極周囲の液晶層には所望の電圧が印加され
なかったりするために発生するダイレクタの配列が乱れ
た状態である、いわゆるドメイン部からの光漏れを対向
基板に設けられたブラックマトリックスにより遮光する
必要があり、これらによってＴＦＴ−ＬＣＤ表面のうち
電気光学効果が利用できる領域の割合い、いわゆる開発
率が小さくなり、バックライトの光利用効率が低いとい
う問題がある。However, in a TFT-LCD, a gate line for selectively scanning a TFT provided in each pixel and a source line for supplying a signal potential to be written to a pixel electrode are formed in a substantially orthogonal state. A so-called domain portion in which a patterned metal thin film that does not transmit light is used, and the arrangement of directors generated because a desired voltage is not applied to the liquid crystal layer around each pixel electrode is disturbed. It is necessary to shield light leakage from the LCD with a black matrix provided on the opposite substrate, which reduces the ratio of the area of the TFT-LCD surface where the electro-optic effect can be used, that is, the so-called development rate, and reduces the backlight light. There is a problem that utilization efficiency is low.

【０００６】この問題に対して開口率を大きくできるＴ
ＦＴアレイが特開平７−２３０１０４号公報あるいは特
開平５−１９６９６３号公報に開示されている。To solve this problem, the aperture ratio T can be increased.
An FT array is disclosed in JP-A-7-230104 or JP-A-5-196969.

【０００７】特開平７−２３０１０４号公報に開示され
たＴＦＴアレイによれば、ＴＦＴアレイ基板内で画素電
極の周囲で画素電極と対向して補助容量を形成する遮光
性の電極をソース配線の下まで延在されることによっ
て、画素電極をソース配線近くまで形成することが可能
であり、これによって開口率を大きくすることができ
る。しかしながら、この構成ではソース配線と補助容量
を形成する電極間の対向面積が大きく、したがって、ソ
ース配線の配線容量が大きくなる。このために、表示領
域の外側に設置されるソース信号源の駆動ＩＣの負荷容
量が著しく大きくなり、通常の駆動ＩＣを用いた場合に
はソース信号波形が歪むために表示品位が悪化するとい
う問題がある。また、ソース信号の歪みが起こらないよ
うにするためには、駆動ＩＣを大きな負荷容量まで充分
に駆動可能とするために、消費電力の大きな駆動ＩＣが
必要になるという問題がある。またこの構成では、画素
電極とソース配線間に形成される浮遊容量も大きくなる
ので、ソース信号が表示データに依存して電位が変化す
る際に、画素電極とソース配線間との浮遊容量によるカ
ップリングで画素電位が変化するので、ソース配線方向
にクロストークが発生するという問題がある。According to the TFT array disclosed in Japanese Patent Application Laid-Open No. Hei 7-230104, a light-shielding electrode for forming an auxiliary capacitance around a pixel electrode in the TFT array substrate and facing the pixel electrode is formed under the source wiring. When the pixel electrode is extended to the vicinity, the pixel electrode can be formed close to the source wiring, whereby the aperture ratio can be increased. However, in this configuration, the facing area between the source wiring and the electrode forming the auxiliary capacitance is large, and therefore, the wiring capacitance of the source wiring is large. For this reason, the load capacity of the drive IC of the source signal source provided outside the display area becomes extremely large, and when a normal drive IC is used, the waveform of the source signal is distorted and the display quality deteriorates. is there. Further, in order to prevent the source signal from being distorted, there is a problem in that a driving IC with large power consumption is required in order to sufficiently drive the driving IC to a large load capacity. In addition, in this configuration, the stray capacitance formed between the pixel electrode and the source line also increases. Therefore, when the potential of the source signal changes depending on display data, the coupling due to the stray capacitance between the pixel electrode and the source line. Since the pixel potential changes in the ring, there is a problem that crosstalk occurs in the source wiring direction.

【０００８】特開平５−１９６９６３号公報に開示され
たＴＦＴアレイによれば、ＴＦＴアレイ基板内で画素電
極の周囲に画素電極と対向して補助容量を形成する遮光
性の電極を配置したので、画素電極周囲に発生するドメ
インの遮光が可能であり、対向電極上に配置されるブラ
ックマトリックスを小さくすることが可能であり、これ
によって開口率を大きくすることができる。しかしなが
ら、この構成では、ソース配線やゲート配線と画素電極
周囲に設けられた遮光性の補助容量電極との間から漏れ
る光は対向電極上に配置されるブラックマトリックスに
よって遮光しなければならない。とくに、表示装置を斜
めから見た場合でも、この部分からの光漏れがないよう
にするためには、対向電極上に配置されるブラックマト
リックスを大きくする必要があり、開口率が小さくなる
という問題があった。According to the TFT array disclosed in Japanese Patent Application Laid-Open No. 5-196983, a light-shielding electrode for forming an auxiliary capacitance is arranged around a pixel electrode in a TFT array substrate so as to face the pixel electrode. It is possible to shield the domain generated around the pixel electrode, and to reduce the size of the black matrix arranged on the counter electrode, thereby increasing the aperture ratio. However, in this configuration, light leaking from between the source wiring or the gate wiring and the light-shielding auxiliary capacitance electrode provided around the pixel electrode must be shielded by a black matrix disposed on the counter electrode. In particular, even when the display device is viewed obliquely, it is necessary to increase the size of the black matrix disposed on the counter electrode in order to prevent light from leaking from this portion. was there.

【０００９】[0009]

【課題を解決するための手段】本発明の請求項１にかか
わるＴＦＴアレイは、ＴＦＴが電気的に接続された画素
電極を有する表示画素が第１の絶縁性基板上にアレイ状
に形成され、かつ各前記ＴＦＴを線順次的に走査するゲ
ート配線と画素電極に書き込む信号電位を与えるソース
配線とが直交状態でマトリックス状に形成されてなるＴ
ＦＴアレイ基板において、前記画素電極の周囲に前記画
素電極との間に絶縁膜を挟持して設けられた遮光性を有
する補助容量電極が前記画素電極の周囲より延在して形
成されており、かつ前記補助容量電極の前記画素電極の
周囲より外側に延在された部分とソース配線下部から延
在されたａ−Ｓｉ膜が重なりを有し、かつ前記ａ−Ｓｉ
膜は前記画素電極を形成する透明電極層と前記ＴＦＴの
パッシベーション膜に用いる絶縁膜層で分離されてお
り、かつ前記ａ−Ｓｉ膜は遮光性を有する補助容量電極
膜と前記ＴＦＴのゲート絶縁膜が延在された膜で分離さ
れていることを特徴としている。According to a first aspect of the present invention, there is provided a TFT array in which display pixels having pixel electrodes to which TFTs are electrically connected are formed in an array on a first insulating substrate. A gate line for scanning each of the TFTs line-sequentially and a source line for applying a signal potential to be written to a pixel electrode are formed in a matrix at right angles.
In the FT array substrate, a light-shielding auxiliary capacitance electrode provided around the pixel electrode with an insulating film interposed between the pixel electrode and the pixel electrode is formed to extend from the periphery of the pixel electrode, A portion of the auxiliary capacitance electrode extending outside the periphery of the pixel electrode and an a-Si film extending from below the source line overlap with each other;
The film is separated by a transparent electrode layer forming the pixel electrode and an insulating film layer used as a passivation film of the TFT, and the a-Si film is a light-shielding auxiliary capacitance electrode film and a gate insulating film of the TFT. Are separated by an extended film.

【００１０】本発明の請求項２にかかわるＴＦＴアレイ
は、前記補助容量電極が、ゲート配線とは電気的に独立
に形成され、かつ前記補助容量電極が絶縁膜を挟持して
補助容量を形成する画素電極と異なる画素電極に接続さ
れたＴＦＴを線順次的に走査選択するゲート配線の近く
に形成されていることが、ゲート配線と補助容量電極に
独立に信号を入力出来るので、信号の歪みを小さくする
ことができ、表示品位の高い電気光学素子が得られるの
で好ましい。In the TFT array according to a second aspect of the present invention, the auxiliary capacitance electrode is formed electrically independent of a gate wiring, and the auxiliary capacitance electrode forms an auxiliary capacitance with an insulating film interposed therebetween. Since the TFT connected to the pixel electrode different from the pixel electrode is formed near the gate line for line-sequentially scanning and selecting the TFT, a signal can be input to the gate line and the auxiliary capacitance electrode independently. This is preferable because the size can be reduced and an electro-optical element with high display quality can be obtained.

【００１１】本発明の請求項３にかかわるＴＦＴアレイ
は、前記補助容量電極の前記画素電極の周囲より外側に
延在された部分とゲート配線との間に前記ＴＦＴの形成
された領域から延在されたａ−Ｓｉ膜が重なりを有して
いることが、ゲート配線と補助容量電極の間からの光の
漏れを低減出来るので好ましい。According to a third aspect of the present invention, the TFT array extends from a region where the TFT is formed between a gate wiring and a portion of the auxiliary capacitance electrode extending outside the periphery of the pixel electrode. It is preferable that the formed a-Si films have an overlap since light leakage from between the gate wiring and the auxiliary capacitance electrode can be reduced.

【００１２】本発明の請求項４にかかわるＴＦＴアレイ
は、前記補助容量電極が、前記ゲート配線のうち、画素
電極に接続されたＴＦＴを走査選択するゲート配線より
も一走査期間前もしくは一走査期間後に走査選択される
ゲート配線の一部であることが、ソース配線が絶縁膜を
介して交差する配線数を少なく出来るので好ましい。According to a fourth aspect of the present invention, in the TFT array, the auxiliary capacitance electrode is one scanning period or one scanning period earlier than a gate line for scanning and selecting a TFT connected to a pixel electrode among the gate lines. It is preferable that the gate wiring be a part of the gate wiring which is selected by scanning later, since the number of wirings where the source wiring intersects via the insulating film can be reduced.

【００１３】本発明の請求項５にかかわるＴＦＴアレイ
は、前記補助容量電極とａ−Ｓｉ膜との重なり幅が前記
ゲート絶縁膜厚以上であることが補助容量電極とａ−Ｓ
ｉ膜との重なり部からの斜め方向の光漏れを低減出来る
ので好ましい。According to a fifth aspect of the present invention, in the TFT array, the overlap width between the auxiliary capacitance electrode and the a-Si film is not less than the gate insulating film thickness.
This is preferable because light leakage in the oblique direction from the overlapping portion with the i film can be reduced.

【００１４】本発明の請求項６にかかわるＴＦＴアレイ
は、前記ａ−Ｓｉ膜厚が１２０ｎｍ以上３００ｎｍ以下
であることが、良好なＴＦＴ特性が得られてかつ光漏れ
を防止出来るので好ましい。In the TFT array according to the sixth aspect of the present invention, it is preferable that the a-Si film thickness be 120 nm or more and 300 nm or less, since good TFT characteristics can be obtained and light leakage can be prevented.

【００１５】本発明の請求項７にかかわるＴＦＴアレイ
は、前記画素電極と前記補助容量電極に前記ゲート絶縁
膜を介して重ねられたａ−Ｓｉ膜との間隔が前記ＴＦＴ
のパッシベーションに用いられる絶縁膜厚以上であるこ
とが画素電極とａ−Ｓｉ膜部分を介したソース配線ある
いはゲート配線との間に形成される容量を小さくするこ
とができるので好ましい。According to a seventh aspect of the present invention, in the TFT array, the distance between the pixel electrode and the a-Si film superposed on the auxiliary capacitance electrode with the gate insulating film interposed therebetween is such that
Is preferable because the capacitance formed between the pixel electrode and the source wiring or the gate wiring through the a-Si film portion can be reduced.

【００１６】[0016]

【発明の実施の形態】以下、添付図を参照しながら、本
発明の実施の形態にかかわるＴＦＴアレイについて詳細
に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a TFT array according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

【００１７】実施の形態１ 図１、図２および図３はそれぞれ、本発明の実施の形態
１にかかわるＴＦＴアレイの平面説明図および断面説明
図であり、図２は図１のＡ−Ａ線断面図であり、図３は
図１のＢ−Ｂ線断面図である。First Embodiment FIGS. 1, 2 and 3 are a plan view and a cross-sectional view, respectively, of a TFT array according to a first embodiment of the present invention. FIG. FIG. 3 is a sectional view, and FIG. 3 is a sectional view taken along line BB of FIG.

【００１８】図１、図２および図３において、１はゲー
ト電極およびゲート配線で（以下、ゲート電極および配
線という）あり、２は補助容量電極および補助容量配線
（以下、補助容量電極および配線という）であり、３は
半導体能動膜およびオーミックコンタクト膜であり、４
はソース電極およびソース配線（以下、ソース電極およ
び配線という）であり、５はドレイン電極であり、６は
画素コンタクトであり、７は画素電極であり、８は半導
体能動膜であり、９はオーミックコンタクト膜であり、
１０はゲート絶縁膜であり、１１はパッシベーション膜
であり、１２はカラーフィルター色材層であり、１３は
カラーフィルター基板上の透明電極（以下、単に透明電
極という）であり、１４はカラーフィルター基板上のブ
ラックマトリックス（以下、単にブラックマトリックス
という）であり、１５は斜め光であり、１６はゲート電
極であり、１７はソース電極であり、１８は画素コンタ
クトである。1, 2 and 3, reference numeral 1 denotes a gate electrode and a gate wiring (hereinafter, referred to as a gate electrode and a wiring), and 2 denotes an auxiliary capacitance electrode and an auxiliary capacitance wiring (hereinafter, referred to as an auxiliary capacitance electrode and a wiring). 3) a semiconductor active film and an ohmic contact film;
Is a source electrode and a source wiring (hereinafter, referred to as a source electrode and a wiring), 5 is a drain electrode, 6 is a pixel contact, 7 is a pixel electrode, 8 is a semiconductor active film, and 9 is ohmic. A contact film,
Reference numeral 10 denotes a gate insulating film, 11 denotes a passivation film, 12 denotes a color filter color material layer, 13 denotes a transparent electrode on the color filter substrate (hereinafter simply referred to as a transparent electrode), and 14 denotes a color filter substrate. An upper black matrix (hereinafter simply referred to as a black matrix), 15 is oblique light, 16 is a gate electrode, 17 is a source electrode, and 18 is a pixel contact.

【００１９】つぎに、本実施の形態１にかかわるＴＦＴ
の製法を以下に詳細に述べる。Next, the TFT according to the first embodiment will be described.
The production method is described in detail below.

【００２０】まず絶縁性基板として硝子基板を洗浄して
表面を清浄化する。絶縁性基板の厚さは任意で良いが、
電気光学素子の厚さを薄くするために、０．７ｍｍ厚ま
たは０．５ｍｍ厚程度のものが好ましい。絶縁性基板が
薄すぎた場合には各種の成膜やプロセスの熱履歴によっ
て基板の歪みが生じるためにパターニング精度が悪くな
るなどの不具合を生じるので、絶縁性基板の厚さは使用
するプロセスを考慮して選択する必要がある。また、絶
縁性基板が硝子などの脆性破壊材料からなる場合、基板
の端面は面取りを実施しておくことが、端面からのチッ
ピングによる異物の混入を防止する上で好ましい。ま
た、絶縁性基板の一部に切り欠きを設けて基板の向きが
特定できるようにすることが、各プロセスでの基板処理
の方向が特定できることでプロセス管理がしやすくなる
ことより好ましい。First, a glass substrate as an insulating substrate is washed to clean the surface. The thickness of the insulating substrate may be arbitrary,
In order to reduce the thickness of the electro-optical element, it is preferable that the thickness is about 0.7 mm or 0.5 mm. If the insulating substrate is too thin, the substrate will be distorted due to the thermal history of various film formations and processes, causing problems such as poor patterning accuracy.Therefore, the thickness of the insulating substrate depends on the process used. The choice must be made with consideration. Further, when the insulating substrate is made of a brittle fracture material such as glass, it is preferable to perform chamfering on the end face of the substrate in order to prevent entry of foreign matter due to chipping from the end face. Further, it is preferable to provide a notch in a part of the insulating substrate so that the direction of the substrate can be specified, because the direction of the substrate processing in each process can be specified, thereby facilitating the process management.

【００２１】つぎに、スパッタリングなどの方法で第一
の金属薄膜を成膜する。第一の金属薄膜としては、例え
ばＣｒ、Ｍｏ、Ｔａ、Ｔｉ、Ａｌ、Ｃｕやこれらに他の
物質を微量に添加した合金などからなる１００ｎｍから
５００ｎｍ程度の膜厚の薄膜を用いることができる。第
一の金属薄膜上には後述の工程でドライエッチングによ
りコンタクトホールが形成され、導電性薄膜が形成され
るので、表面酸化が生じ難い金属薄膜や酸化されても導
電性を有する金属薄膜を第一の金属薄膜に用いることが
好ましく、少なくとも表面がＣｒ、Ｔｉ、Ｔａ、Ｍｏで
あることが好ましい。また、第一の金属薄膜として、異
種の金属薄膜を積層した金属薄膜や薄厚方向に組成の異
なる金属薄膜を用いることもできる。Next, a first metal thin film is formed by a method such as sputtering. As the first metal thin film, for example, a thin film having a thickness of about 100 nm to 500 nm made of, for example, Cr, Mo, Ta, Ti, Al, Cu, or an alloy in which a small amount of another substance is added thereto can be used. A contact hole is formed on the first metal thin film by dry etching in a step described later, and a conductive thin film is formed, so that a metal thin film that is unlikely to have surface oxidation or a metal thin film that has conductivity even when oxidized is used. It is preferably used for one metal thin film, and at least the surface is preferably made of Cr, Ti, Ta, or Mo. Further, as the first metal thin film, a metal thin film in which different types of metal thin films are stacked, or a metal thin film having a different composition in the thickness direction can be used.

【００２２】つぎに、第一のフォトリソ工程で第一の金
属薄膜をゲート電極および配線１、ゲート電極１６、補
助容量電極および配線２の形状にパターニングする。フ
ォトリソ工程はＴＦＴアレイ基板を洗浄後、感光性レジ
ストを塗布・乾燥した後に、所定のパターンが形成され
たマスクパターンを通して露光し、現像することで写真
製版的にＴＦＴアレイ基板上にマスクパターンを転写し
たレジストを形成し、感光性レジストを加熱硬化させた
後にエッチングを行い、感光性レジストを剥離すること
で行われる。第一の金属薄膜のエッチングは、公知のエ
ッチャント（たとえば、第１の金属薄膜がクロムからな
る場合には、第２硝酸セリウムアンモンおよび硝酸が混
合されてなるエッチング液）を用いてウエットエッチン
グで行う。また、第一の金属薄膜のエッチングはパター
ンエッジがテーパー形状となるようにエッチングするこ
とが他の配線との段差での短絡を防止する上で好まし
い。また、この工程でゲート電極および配線１、ゲート
電極１６、補助容量電極および配線２を形成することを
示したが、その他にＴＦＴアレイ基板を製造する上で必
要な各種のマーク類や配線が形成させる。Next, in a first photolithography step, the first metal thin film is patterned into the shapes of the gate electrode and wiring 1, gate electrode 16, auxiliary capacitance electrode and wiring 2. In the photolithography process, after washing the TFT array substrate, applying and drying a photosensitive resist, exposing through a mask pattern in which a predetermined pattern is formed, and developing it, the mask pattern is transferred to the TFT array substrate in a photolithographic manner. After the resist is formed, the photosensitive resist is cured by heating and then etched, and the photosensitive resist is peeled off. The etching of the first metal thin film is performed by wet etching using a known etchant (for example, when the first metal thin film is made of chromium, an etching solution in which cerium ammonium nitrate and nitric acid are mixed). . Further, it is preferable to etch the first metal thin film so that the pattern edge has a tapered shape in order to prevent a short circuit at a step with another wiring. Although the gate electrode and the wiring 1, the gate electrode 16, the auxiliary capacitance electrode and the wiring 2 are shown to be formed in this step, various marks and wirings necessary for manufacturing the TFT array substrate are also formed. Let it.

【００２３】つぎに、プラズマＣＶＤにより第一の絶縁
膜、半導体能動膜、オーミックコンタクト膜を連続で成
膜する。ゲート絶縁膜１０となる第一の絶縁膜としては
ＳｉＮ_x膜、ＳｉＯ_y膜、Ｓ_iＯ_zＮ_w膜（なお、ｘ、ｙ、
ｚ、ｗはそれぞれ正数である）やこれらの積層膜が用い
られる。第一の絶縁膜の膜厚は３００ｎｍから６００ｎ
ｍ程度とする。膜厚が薄い場合にはゲート配線とソース
配線の交差部で短絡を生じ易く、第一の金属薄膜の厚さ
程度以上とすることが好ましい。膜厚が厚い場合にはＴ
ＦＴのＯＮ電流が小さくなり、表示特性が悪化すること
からなるべく薄くすることが好ましい。半導体能動膜は
アモルファスシリコン（ａ−Ｓｉ）膜、ポリシリコン
（ｐ−Ｓｉ）膜が用いられる。半導体能動膜の膜厚は１
００ｎｍから３００ｎｍ程度とする。膜厚が薄い場合に
は後述するオーミックコンタクト膜のドライエッチ時の
消失が発生し、厚い場合にはＴＦＴのＯＮ電流が小さく
なることより、オーミックコンタクト膜のドライエッチ
時のエッチング深さ制御性と必要とするＴＦＴのＯＮ電
流より膜厚を選択する。半導体能動膜としてａ−Ｓｉ膜
を用いる場合にはゲート絶縁膜のａ−Ｓｉ膜との界面は
ＳｉＮ_x膜またはＳｉＯ_wＮ_z膜とすることがＴＦＴのＶ
ｔｈの制御性および信頼性上好ましい。半導体能動膜と
してｐ−Ｓｉ膜を用いる場合にはゲート絶縁膜のｐ−Ｓ
ｉ膜との界面はＳｉＯ_x膜またはＳｉＯ_zＮ_w膜とするこ
とがＴＦＴのＶｔｈの制御性および信頼性上好ましい。
また、半導体能動膜としてａ−Ｓｉ膜を用いる場合には
ゲート絶縁膜との界面付近を成膜レートの小さい条件で
成膜し、上層部を成膜レートの大きい条件で成膜するこ
とが短い成膜時間で移動度の大きいＴＦＴ特性が得られ
ることと、ＴＦＴのオフ時のリーク電流を小さくできる
ことより好ましい。オーミックコンタクト膜としては、
ａ−Ｓｉやｐ−Ｓｉに燐を微量にドーピングしたｎ⁺ａ
−Ｓｉ膜、ｎ⁺ｐ−Ｓｉ膜が用いられる。オーミックコ
ンタクト膜の膜厚は２０ｎｍから７０ｎｍ程度とするこ
とができる。これらのＳｉＮ_x膜、ＳｉＯ_y膜、ＳｉＯ_z
Ｎ_w膜、ａ−Ｓｉ膜、ｐ−Ｓｉ膜、ｎ⁺ａ−Ｓｉ膜、ｎ⁺
ｐ−Ｓｉ膜は公知のガス（たとえば、ＳｉＨ₄、ＮＨ₃、
Ｈ₂、ＮＯ₂、ＰＨ₃、およびＮ₂ならびにこれらの混合ガ
ス）を用いて成膜することが可能である。Next, a first insulating film, a semiconductor active film, and an ohmic contact film are successively formed by plasma CVD. The SiN _x film as the first insulating film to be a gate insulating film 10, SiO _y layer, S _i O _z N _w film (Note, x, y,
z and w are each a positive number) or a laminated film of these. The thickness of the first insulating film is from 300 nm to 600 n
m. When the film thickness is small, a short circuit is likely to occur at the intersection of the gate wiring and the source wiring, and it is preferable that the thickness is about the thickness of the first metal thin film or more. When the film thickness is large, T
Since the ON current of the FT decreases and the display characteristics deteriorate, it is preferable to reduce the thickness as much as possible. As the semiconductor active film, an amorphous silicon (a-Si) film and a polysilicon (p-Si) film are used. The thickness of the semiconductor active film is 1
The thickness is set to be about 00 nm to 300 nm. If the film thickness is small, the ohmic contact film described later disappears during dry etching, and if the film thickness is large, the ON current of the TFT becomes small. The film thickness is selected based on the required ON current of the TFT. When an a-Si film is used as the semiconductor active film, the interface between the gate insulating film and the a-Si film should be a SiN _x film or a SiO _w N _z film.
This is preferable in terms of controllability and reliability of th. When a p-Si film is used as the semiconductor active film, p-S of the gate insulating film is used.
It is preferable that the interface with the i film be a SiO _x film or a SiO _z N _w film in terms of controllability and reliability of Vth of the TFT.
When an a-Si film is used as the semiconductor active film, it is short to form a film near the interface with the gate insulating film at a low film forming rate and form an upper layer under a high film forming rate. It is more preferable that TFT characteristics with high mobility can be obtained during the film formation time and that the leakage current when the TFT is off can be reduced. As the ohmic contact film,
n ⁺ a in which a-Si or p-Si is slightly doped with phosphorus
-Si film and n ⁺ p-Si film are used. The thickness of the ohmic contact film can be about 20 to 70 nm. These SiN _x film, SiO _y film, SiO _z
N _w film, a-Si film, p-Si film, n ⁺ a-Si film, n ⁺
The p-Si film is formed of a known gas (for example, SiH ₄ , NH ₃ ,
H ₂ , NO ₂ , PH ₃ , and N ₂ and a mixed gas thereof can be used to form a film.

【００２４】つぎに、第二のフォトリソ工程で半導体能
動膜膜およびオーミックコンタクト膜を表示画素のＴＦ
Ｔが形成される部分（以下、ＴＦＴ部という）およびソ
ース配線が形成される部分にソース電極および配線４よ
りも大きく、かつ、補助容量電極および配線２と重なる
パターンで半導体能動膜およびオーミックコンタクト膜
３の形状にパターニングする。半導体能動膜膜およびオ
ーミックコンタクト膜のエッチングは、公知のガス（た
とえば、ＳＦ₆とＯ₂との混合ガスまたはＣＦ₄とＯ₂との
混合ガス）でトドライエッチングにより行う。Next, in the second photolithography step, the semiconductor active film and the ohmic contact film are replaced with the TF of the display pixel.
A semiconductor active film and an ohmic contact film are formed in a portion where a T is formed (hereinafter referred to as a TFT portion) and a portion where a source wiring is formed in a pattern which is larger than the source electrode and the wiring 4 and overlaps with the auxiliary capacitance electrode and the wiring 2. 3 is patterned. The semiconductor active film and the ohmic contact film are etched by dry etching with a known gas (for example, a mixed gas of SF ₆ and O ₂ or a mixed gas of CF ₄ and O ₂ ).

【００２５】つぎに、スパッタリングなどの方法で第二
の金属薄膜を成膜する。第二の金属薄膜としては、例え
ばＣｒ、Ｍｏ、Ｔａ、Ｔｉ、Ａｌ、Ｃｕやこれに他の物
質を微量に添加した合金などからなる１００ｎｍから５
００ｎｍ程度の膜厚の薄膜を用いることができる。第二
の金属薄膜上には後述の工程でドライエッチングにより
コンタクトホールが形成され、導電性薄膜が形成される
ので、表面酸化が生じ難い金属薄膜や酸化されても導電
性を有する金属薄膜を第一の金属薄膜に用いることが好
ましく、少なくとも表面がＣｒ、Ｔｉ、Ｔａ、Ｍｏであ
ることが好ましい。また、第二の金属薄膜はオーミック
コンタクト膜と良好なコンタクト特性が得られることか
ら、少なくともオーミックコンタクト膜との界面がＣ
ｒ、Ｔｉ、Ｔａ、Ｍｏであることが好ましい。また、第
二の金属薄膜として、異種の金属薄膜を積層した金属薄
膜や膜厚方向に組成の異なる金属薄膜を用いることもで
きる。Next, a second metal thin film is formed by a method such as sputtering. As the second metal thin film, for example, 100 nm to 5 nm made of Cr, Mo, Ta, Ti, Al, Cu, or an alloy containing a small amount of another substance added thereto.
A thin film having a thickness of about 00 nm can be used. On the second metal thin film, a contact hole is formed by dry etching in a step described later, and a conductive thin film is formed, so that a metal thin film that is unlikely to have surface oxidation or a metal thin film that has conductivity even if oxidized is used. It is preferably used for one metal thin film, and at least the surface is preferably made of Cr, Ti, Ta, or Mo. Further, since the second metal thin film can obtain good contact characteristics with the ohmic contact film, at least the interface with the ohmic contact film is C
Preferably, they are r, Ti, Ta, and Mo. Further, as the second metal thin film, a metal thin film in which different types of metal thin films are stacked or a metal thin film having a different composition in the thickness direction can be used.

【００２６】つぎに、第三のフォトリソ工程で第二の金
属薄膜をソース電極および配線４、１７、ドレイン電極
５の形状にパターニングおよび、オーミックコンタクト
膜の内、ソース配線よりはみ出した部分をエッチング除
去して、画素部のＴＦＴのチャネルを形成する。第二の
金属膜のエッチングは、公知のエッチャント（たとえ
ば、第２の金属薄膜がクロムからなる場合には、第２硝
酸セリウムアンモンおよび硝酸が混合されてなるエッチ
ング液）を用いてウエットエッチングで行う。また、第
二の金属膜のエッチングはパターンエッジがテーパー形
状となるようにエッチングすることが、上部の導電性薄
膜からなる電極パターンの断線を防止する上で好まし
い。オーミックコンタクト膜のエッチングは公知のガス
（たとえば、ＳＦ₆とＯ₂との混合ガスまたはＣＦ₄とＯ₂
との混合ガス）でドライエッチングにより行う。オーミ
ックコンタクト膜のエッチングでは、少なくともオーミ
ックコンタクト膜が除去され、下層の半導体能動膜が消
失しない深さでエッチングが抑制される。下層の半導体
能動膜はなるべく厚く残すことが移動度の大きいＴＦＴ
が得られる上で好ましい。Next, in the third photolithography step, the second metal thin film is patterned into the shapes of the source electrode and wirings 4 and 17 and the drain electrode 5, and the portion of the ohmic contact film that protrudes from the source wiring is removed by etching. Thus, a channel of the TFT in the pixel portion is formed. The etching of the second metal film is performed by wet etching using a known etchant (for example, when the second metal thin film is made of chromium, an etching solution in which cerium ammonium nitrate and nitric acid are mixed). . In addition, it is preferable to etch the second metal film so that the pattern edge is tapered in order to prevent disconnection of the electrode pattern formed of the upper conductive thin film. The etching of the ohmic contact film is performed by a known gas (for example, a mixed gas of SF ₆ and O ₂ or a mixed gas of CF ₄ and O _2).
And dry etching with a mixed gas of In the etching of the ohmic contact film, at least the ohmic contact film is removed, and the etching is suppressed to such a depth that the underlying semiconductor active film does not disappear. TFT with high mobility should leave the lower semiconductor active film as thick as possible
Is preferred from the viewpoint of obtaining

【００２７】つぎに、プラズマＣＶＤなどにより第二の
絶縁膜を成膜する。第二の絶縁膜としてはＳｉＮ_x膜、
ＳｉＯ_y膜、ＳｉＯ_zＮ_w膜が用いられる。第二の絶縁膜
の膜厚は２００ｎｍ程度以上あればよく、厚すぎた場合
には後述するコンタクトホールのドライエッチング時に
感光性レジストがなくなってしまうという不具合が発生
するので、コンタクトホールのドライエッチ時のレジス
トと第二の絶縁膜との選択性により膜厚を選択する。ま
た、厚すぎた場合にはコンタクトホール上に形成される
導電性薄膜による電極が段差切れを生じるので、導電性
薄膜のステップカバレッジ性より膜厚の上限が決められ
る。生産性、導電性薄膜のステップカバレッジ、レジス
トと第二の絶縁膜のコンタクトホールのドライエッチン
グでの選択性より２００ｎｍから６００ｎｍ程度とする
ことが好ましい。Next, a second insulating film is formed by plasma CVD or the like. As the second insulating film, a SiN _x film,
An SiO _y film and a SiO _z N _w film are used. The thickness of the second insulating film may be about 200 nm or more. If the thickness is too large, a problem occurs in that the photosensitive resist disappears during dry etching of the contact hole described later. The film thickness is selected based on the selectivity between the resist and the second insulating film. If the thickness is too large, the electrode formed by the conductive thin film formed on the contact hole will break the step, so the upper limit of the film thickness is determined by the step coverage of the conductive thin film. The thickness is preferably about 200 nm to 600 nm in view of productivity, step coverage of the conductive thin film, and selectivity in dry etching of the contact hole between the resist and the second insulating film.

【００２８】つぎに、第四のフォトリソ工程で第二の絶
縁膜および第一の絶縁膜を画素コンタクト６、１８の形
状のパターニングする。第二の絶縁膜および第一の絶縁
膜のエッチングは、公知のガス（たとえば、ＳＦ₆とＯ₂
との混合ガスまたはＣＦ₄とＯ₂との混合ガス）でドライ
エッチングにより行う。また、この工程で画素コンタク
ト６、１８を形成することを示したが、その他に例えば
対向基板とＴＦＴアレイ基板間を導電性粒子を含む樹脂
を用いて電気的に接続するためのトランスファー端子部
のコンタクトホールなどＴＦＴアレイ基板を製造する上
で必要な各種のコンタクトホールが形成される。Next, in the fourth photolithography step, the second insulating film and the first insulating film are patterned into the shapes of the pixel contacts 6 and 18. The etching of the second insulating film and the first insulating film is performed by using a known gas (for example, SF ₆ and O _2).
Or a mixed gas of CF ₄ and O ₂ ) by dry etching. Although the pixel contacts 6 and 18 are formed in this step, the transfer terminals for electrically connecting the opposing substrate and the TFT array substrate using a resin containing conductive particles are also described. Various contact holes, such as contact holes, necessary for manufacturing a TFT array substrate are formed.

【００２９】つぎに、スパッタリングなどの方法で導電
性薄膜を成膜する。導電性薄膜しては、電気光学素子を
透過型で構成する場合には透明導電膜であるＩＴＯ、Ｓ
ｎＯ₂などを用いることができ、特に化学的安定性より
ＩＴＯが好ましい。また、電気光学素子を反射型で構成
する場合には導電性薄膜はシート抵抗５００Ω／□程度
以下のシート抵抗が得られ、液晶材料と反応して液晶材
料の劣化を引き起こさないものであれば、どのようなも
のでも用いることが可能である。導電性薄膜の膜厚は透
過型の電気光学素子では５０ｎｍから２００ｎｍ程度と
することができ、反射型の電気光学素子の場合では５０
ｎｍから５００ｎｍ程度とすることができる。透過型の
電気光学素子での透明導電性薄膜の厚さは対向基板を含
めて光が透過する際の干渉による色付きが起きないよう
に５０ｎｍから２００ｎｍ程度より選択する。Next, a conductive thin film is formed by a method such as sputtering. When the electro-optical element is configured as a transmission type thin film, a transparent conductive film such as ITO or S
nO ₂ or the like can be used, and ITO is particularly preferable from the viewpoint of chemical stability. When the electro-optical element is configured as a reflection type, if the conductive thin film has a sheet resistance of about 500Ω / □ or less and does not react with the liquid crystal material and does not cause deterioration of the liquid crystal material, Anything can be used. The thickness of the conductive thin film can be about 50 nm to 200 nm for a transmission type electro-optical element, and 50 nm for a reflection type electro-optical element.
nm to about 500 nm. The thickness of the transparent conductive thin film in the transmission type electro-optical element is selected from about 50 nm to about 200 nm so that coloring due to interference when light is transmitted including the opposing substrate does not occur.

【００３０】つぎに、第五のフォトリソ工程で導電性薄
膜を画素電極７の形状にパターニングする。導電性薄膜
のエッチングは使用する材料によって公知のウエットエ
ッチング等によって行う。導電性薄膜がＩＴＯの場合、
公知のウエットエッチングまたは公知のガス組成でドラ
イエッチングによりエッチングが可能である。Next, the conductive thin film is patterned into the shape of the pixel electrode 7 in a fifth photolithography step. The conductive thin film is etched by known wet etching or the like depending on the material to be used. When the conductive thin film is ITO,
Etching can be performed by known wet etching or dry etching with a known gas composition.

【００３１】以上の工程により第１図に示したＴＦＴア
レイ基板が５工程のフォトリソ工程で製造される。Through the above steps, the TFT array substrate shown in FIG. 1 is manufactured by five photolithography steps.

【００３２】ついで、公知の技術でＴＦＴアレイ基板と
対向基板を組み合わせて、間に液晶を封入した液晶パネ
ルを形成する。以下に簡単に液晶パネルの製造方法を示
す。Next, a liquid crystal panel in which liquid crystal is sealed between the TFT array substrate and the opposing substrate is formed by a known technique. The following briefly describes a method for manufacturing a liquid crystal panel.

【００３３】まず、公知の技術でＴＦＴアレイ基板と対
向基板の表面の液晶配向制御膜を形成する。配向制御膜
として例えばポリイミド膜を塗布乾燥後に、表面を布を
用いてラビング処理された膜などを用いることが出来
る。配向制御膜の厚さは一分子程度の極薄膜から１００
ｎｍ程度とする。配向制御膜の厚さが厚い場合には、Ｔ
ＦＴアレイ基板の画素電極と対向基板の共通電極間に印
加される実効電圧の内、液晶に印加される実効電圧が小
さくなるので、プロセス上可能な範囲で薄膜化すること
が好ましい。また、配向制御膜はラビング等により液晶
のダイレクターを基板面内方向に配向するだけではな
く、いわゆるプレチルト角として基板に対して３°から
１５°程度の傾きを持って配向するように形成される。
プレチルト角は小さすぎると、ＴＦＴアレイ基板上の画
素電極の周囲とソース配線、ゲート配線、補助容量配線
間に発生する電界によって、液晶の配向が不連続となる
ディスクリネーションを伴っていわゆるドメインを発生
し、このドメインが光の透過部分に発生した場合にコン
トラストの低下等の表示特性の悪化が生じることから、
使用する液晶のドメインの発生し易さに応じて適切な角
度に制御される。このプレチルト角の制御は、使用する
配向制御膜材料とラビング等の配向処理の強度等条件に
よって制御することが出来る。また、プレチルト角が大
きい場合、安定して配向を制御することが難しくなる傾
向があり、上述の範囲で制御することが好ましい。ま
た、配向制御膜は表示信号によるｄＶｇｄの差によっ
て、ＴＦＴアレイ基板と対向基板の共通電極間に発生す
るＤＣ電位によるポーリングや液晶中の不純物の吸着が
生じ難い材料とすることが、表示の焼き付きが発生しに
くくする上で好ましい。これらは、公知の技術として配
向制御膜を薄膜化したり、配向制御膜の面方向の抵抗を
低下させるなどで得られることが知られている。また配
向制御膜材料の基板への塗布は転写、スピンナーなどに
よって行うことができる。First, a liquid crystal alignment control film on the surface of the TFT array substrate and the counter substrate is formed by a known technique. For example, a film whose surface is rubbed with a cloth after coating and drying a polyimide film can be used as the orientation control film. The thickness of the alignment control film is from an extremely thin film of about one molecule to 100
nm. When the thickness of the orientation control film is large, T
Among the effective voltages applied between the pixel electrode of the FT array substrate and the common electrode of the counter substrate, the effective voltage applied to the liquid crystal becomes small. Further, the alignment control film is formed not only to align the director of the liquid crystal in the in-plane direction of the substrate by rubbing or the like, but also to be oriented with a so-called pretilt angle of about 3 ° to 15 ° with respect to the substrate. You.
If the pretilt angle is too small, the electric field generated between the periphery of the pixel electrode on the TFT array substrate and the source wiring, the gate wiring, and the auxiliary capacitance wiring causes a so-called domain with a disclination in which the orientation of the liquid crystal becomes discontinuous. When this domain occurs in a light transmitting portion, deterioration of display characteristics such as reduction of contrast occurs.
The angle is controlled at an appropriate angle according to the tendency of the liquid crystal domain to be used. The control of the pretilt angle can be controlled by the alignment control film material to be used and the conditions such as the strength of the alignment treatment such as rubbing. Also, when the pretilt angle is large, it tends to be difficult to control the orientation stably, and it is preferable to control the orientation in the above range. In addition, the alignment control film should be made of a material that is unlikely to cause poling by a DC potential generated between the common electrode of the TFT array substrate and the common electrode of the counter substrate and adsorption of impurities in the liquid crystal due to a difference in dVgd due to a display signal. This is preferable in that the occurrence of odor is less likely to occur. It is known that these can be obtained by a known technique, for example, by reducing the thickness of the orientation control film or reducing the surface resistance of the orientation control film. The application of the alignment control film material to the substrate can be performed by transfer, spinner, or the like.

【００３４】つぎに、ＴＦＴアレイ基板または対向基板
の少なくともどちらか一方の基板上に、ＴＦＴアレイ基
板と対向基板を所定の間隙で貼り合わせるためにスペー
サーを散布する。スペーサーには例えばポリスチレン粒
子、ＳｉＯ₂粒子などを用いることが出来る。スペーサ
ーの材質はＴＦＴアレイ基板と対向基板を所定の間隙で
貼り合わせる際に、硬度が高かったり形状が鋭角であっ
たりした場合、ＴＦＴアレイ基板上のＴＦＴや配線に損
傷を与えるので、これらを考慮して選択される。また、
スペーサーの散布密度は、高すぎるとスペーサー周囲の
液晶の配向状態を乱すことからコントラストの低下が生
じたり、低温で液晶体積が小さくなった場合に表示部に
気泡を発生させることがある。また、スペーサーの散布
密度は、小さすぎるとＴＦＴアレイ基板と対向基板間の
間隙が表示部で面内で分布を生じることで輝度ムラが発
生する。これらより、使用するスペーサーの硬度に応じ
てスペーサーの散布密度は選択される。スペーサーの散
布は、揮発性溶媒中にスペーサーを散布させた溶液を散
布塗布することで行うことができる。Next, spacers are scattered on at least one of the TFT array substrate and the opposing substrate to bond the TFT array substrate and the opposing substrate at a predetermined gap. For the spacer, for example, polystyrene particles, SiO ₂ particles, or the like can be used. The material of the spacer should be taken into consideration when bonding the TFT array substrate and the opposing substrate at a predetermined gap, if the hardness is high or the shape is sharp, it will damage the TFT and wiring on the TFT array substrate. Selected. Also,
If the scatter density of the spacer is too high, the alignment state of the liquid crystal around the spacer may be disturbed, so that the contrast may be lowered, or bubbles may be generated in the display unit when the liquid crystal volume is reduced at a low temperature. On the other hand, if the density of the spacers is too small, the gap between the TFT array substrate and the opposing substrate is distributed in a plane in the display unit, causing uneven brightness. From these, the spray density of the spacer is selected according to the hardness of the spacer to be used. The spacer can be sprayed by spraying and applying a solution in which the spacer is sprayed in a volatile solvent.

【００３５】つぎに、ＴＦＴアレイ基板または対向基板
のどちらか一方の基板上に、表示部の周囲に、例えばエ
ポキシ樹脂からなるシール材をシール形状に形成する。
シール材にも前述のスペーサーを均一に分散させて含ま
せることで、ＴＦＴアレイ基板と対向基板との間隙を精
密に制御する。なお、シール材中に含ませるスペーサ
と、基板面内に散布されるシール材とは異なる材料、粒
径のものを用いることが出来る。また、シール形状には
ＴＦＴアレイ基板と対向基板間の間隙に液晶を後述の真
空注入で導入するために、少なくとも一箇所に液晶の注
入口となる切り欠きを設けておく必要がある。液晶を公
知の技術で真空注入以外の方法で導入する場合には、シ
ール形状の切り欠きは不要である。シール形状の形成に
はスクリーン印刷やシリンジによる描画などを使用する
ことができる。Next, a sealing material made of, for example, epoxy resin is formed in a seal shape around the display portion on one of the TFT array substrate and the counter substrate.
The gap between the TFT array substrate and the opposing substrate is precisely controlled by uniformly dispersing and including the spacers in the sealing material. Note that it is possible to use a material and a particle size different from those of the spacer included in the sealing material and the sealing material dispersed in the substrate surface. Further, in the seal shape, at least one notch serving as a liquid crystal injection port needs to be provided in order to introduce liquid crystal into a gap between the TFT array substrate and the counter substrate by vacuum injection described later. When the liquid crystal is introduced by a method other than vacuum injection by a known technique, the cutout of the seal shape is not required. Screen printing, drawing with a syringe, or the like can be used to form the seal shape.

【００３６】つぎに、ＴＦＴアレイ基板または対向基板
の少なくともどちらか一方の基板上に、ＴＦＴアレイ基
板に形成された対向基板の共通電極への共通電極電位を
導入する電極端子であるトランスファー電極位置に導電
性を有するトランスファー材料を塗布する。トランスフ
ァー材料には、例えばエポキシ樹脂に導電性粒子を分散
させた材料を使用することが出来る。トランスファー材
料の塗布にはスクリーン印刷やシリンジによる描画など
を使用することが出来る。また、トランスファー電極は
少なくとも１箇所は必要であるが、大型の電気光学素子
では、共通電極電位の信号源から対向基板の共通電極に
対するインピーダンスを小さくすることが均一な表示を
得る上で好ましいため、表示部の４隅に形成したり、ゲ
ート側引出し配線およびソース側引出し配線を避けて、
表示部の周囲に複数形成することが好ましい。Next, on at least one of the TFT array substrate and the counter substrate, a transfer electrode position which is an electrode terminal for introducing a common electrode potential to a common electrode of the counter substrate formed on the TFT array substrate is provided. A conductive transfer material is applied. As the transfer material, for example, a material in which conductive particles are dispersed in an epoxy resin can be used. Screen printing, drawing with a syringe, or the like can be used for applying the transfer material. Also, at least one transfer electrode is required, but in a large electro-optical element, it is preferable to reduce the impedance from the signal source of the common electrode potential to the common electrode of the opposite substrate in order to obtain a uniform display. Formed at the four corners of the display unit, avoiding the gate-side lead wiring and the source-side lead wiring,
It is preferable to form a plurality of them around the display section.

【００３７】つぎに、ＴＦＴアレイ基板と対向基板を貼
り合わせる。この際にシール材やトランスファー材を加
圧および加熱して硬化させる前に、所定の精度でＴＦＴ
アレイ基板と対向基板を重ね合わせた後に、ＵＶ硬化性
の樹脂を重ね合わせた両基板の端面に塗布したり、表示
部以外にシリンジ等で塗布した後に所定の精度でＴＦＴ
アレイ基板と対向基板を重ね合わせた後にＵＶ硬化材を
ＵＶ照射硬化させて、所定の精度が保たれるようにする
ことが好ましい。このように処理された後に、シール材
やトランスファー材をＴＦＴアレイ基板と対向素板間を
加圧した状態で加熱硬化させる。Next, the TFT array substrate and the counter substrate are bonded together. At this time, before the sealing material and the transfer material are hardened by pressing and heating, the TFT material is provided with predetermined accuracy.
After the array substrate and the opposing substrate are superimposed, UV curable resin is applied to the end surfaces of both superimposed substrates, or is applied using a syringe or the like to other than the display unit, and then the TFT is applied with predetermined accuracy.
After the array substrate and the opposing substrate are overlaid, it is preferable that the UV curing material is cured by UV irradiation so that predetermined accuracy is maintained. After the treatment as described above, the sealing material and the transfer material are cured by heating while the space between the TFT array substrate and the opposing base plate is pressed.

【００３８】つぎに、重ね合わされたＴＦＴアレイ基板
と対向基板の内、電気光学素子として不要な部分を切断
して、ＴＣＰの接続端子部を表面に出したり、液晶の注
入口を形成して空セルとする。Next, the unnecessary portion of the superposed TFT array substrate and the opposing substrate as an electro-optical element is cut to expose a connection terminal portion of the TCP to the surface, or to form an injection port for liquid crystal to form an empty space. Cell.

【００３９】つぎに、空セルを真空中に導入して、空セ
ル内を真空にした後に注入口を液晶を浸した状態で大気
開放して液晶を空セル内に注入する。この際に、空セル
が置かれた雰囲気を真空にする速度が早すぎると、空セ
ル内に残った空気により空セルが膨らんで、シールパン
クが生じることがあるので、適切な速度で真空とするこ
とが好ましい。また、注入口に液晶を浸した後に急速に
空セルの置かれた雰囲気を大気に開放した場合、空セル
に大気圧がかかり、スペーサーが変形したり、スペーサ
ーによって基板面が損傷することがあるので、適切な速
度で大気開放することが好ましい。Next, the empty cell is introduced into a vacuum, the inside of the empty cell is evacuated, and then the liquid crystal is injected into the empty cell by opening the injection port to the atmosphere with the liquid crystal immersed therein. At this time, if the speed of vacuuming the atmosphere in which the empty cells are placed is too fast, the empty cells may expand due to the air remaining in the empty cells and a seal puncture may occur. Is preferred. In addition, when the atmosphere in which empty cells are placed is rapidly opened to the atmosphere after the liquid crystal is immersed in the injection port, atmospheric pressure is applied to the empty cells, and the spacers may be deformed or the substrate surface may be damaged by the spacers. Therefore, it is preferable to open to the atmosphere at an appropriate speed.

【００４０】つぎに、注入口にエポキシ樹脂やＵＶ硬化
樹脂などからなる封止材を塗布して硬化させることで液
晶パネルを形成する。この際に、封止材を塗布する前に
液晶が注入された状態のセルを加圧してＴＦＴアレイ基
板と対向基板間の間隙が一定になるようにすることもで
きる。Next, a liquid crystal panel is formed by applying a sealing material such as an epoxy resin or a UV curable resin to the injection port and curing the same. At this time, the cell in which the liquid crystal has been injected may be pressurized before applying the sealing material so that the gap between the TFT array substrate and the opposing substrate becomes constant.

【００４１】つぎに、封止されたセルの上下に所定の角
度に偏光軸を定めて偏光板を貼る。また、電気光学素子
の視野角依存性を改善できる公知のフィルムを偏光板に
積層すること、あるいはこのようなフィルムが積層され
た偏光板を用いることが出来る。電気光学素子としてＴ
Ｎ型液晶を用いる場合には、上下の基板で液晶のダイレ
クターが直交するように配向処理されるが、偏光板の偏
光軸は近接する基板表面のダイレクター方向に並行ある
いは直交する方向とする。コントラストの高い表示を得
るためには、液晶に電圧が印加された状態で光が透過し
ないように、上下の偏光軸が直交する配置とすることが
好ましい。Next, a polarizing plate is attached to the sealed cell with a polarizing axis defined at a predetermined angle above and below the cell. In addition, a known film capable of improving the viewing angle dependency of the electro-optical element can be laminated on a polarizing plate, or a polarizing plate on which such a film is laminated can be used. T as electro-optical element
When an N-type liquid crystal is used, the liquid crystal directors are aligned so that the directors of the liquid crystal are orthogonal to each other on the upper and lower substrates, but the polarization axis of the polarizing plate is parallel or orthogonal to the director direction of the adjacent substrate surface. . In order to obtain a display with high contrast, it is preferable that the upper and lower polarization axes are orthogonal to each other so that light does not pass through when a voltage is applied to the liquid crystal.

【００４２】ついで、液晶パネルのＴＣＰの出力端子接
続部に異方性導電膜（ＡＣＦ）を用いてＴＣＰを接着す
る。ＡＣＦとしては熱硬化型あるいは熱疎性型の樹脂中
に導電性粒子を分散させたものが用いられる。Next, the TCP is bonded to the output terminal connection of the TCP of the liquid crystal panel using an anisotropic conductive film (ACF). ACF in which conductive particles are dispersed in a thermosetting or thermophobic resin is used.

【００４３】つぎに、公知の技術でＴＣＰを駆動回路基
板と例えばＡＣＦや半田によって接続し、さらに、その
他必要な制御回路基板、外部信号とのコネクタ、バック
ライトシステム、筺体を取り付けることで電気光学素子
が製造される。Next, the TCP is connected to the drive circuit board by, for example, ACF or solder by a known technique, and further, a necessary control circuit board, a connector for external signals, a backlight system, and a housing are attached to the electro-optical device. The device is manufactured.

【００４４】本実施の形態１では、ソース配線と画素電
極の周囲にレイアウトされたＣｓ電極との間隙部にａ−
Ｓｉ膜を残存させたので図２に示した斜め光１５はａ−
Ｓｉ膜で吸収されて減衰するので、斜め方向から見た場
合の光漏れが少なく出来るので、斜め方向から見た表示
品位を向上させることができる。図８にａ−Ｓｉ膜の光
吸収係数の波長依存性を示した。In the first embodiment, a-a is provided in the gap between the source wiring and the Cs electrode laid out around the pixel electrode.
Since the Si film was left, the oblique light 15 shown in FIG.
Since light is absorbed and attenuated by the Si film, light leakage when viewed from an oblique direction can be reduced, so that display quality as viewed from an oblique direction can be improved. FIG. 8 shows the wavelength dependence of the light absorption coefficient of the a-Si film.

【００４５】本実施の形態１では、上述の工程で製造さ
れるのでソース配線と画素電極とａ−Ｓｉ膜はそれぞれ
絶縁膜で分離しているので、ａ−Ｓｉ膜をソース配線と
画素電極の周囲にレイアウトされたＣｓ電極との間隙部
に残存させてもソース配線と画素電極またはソース配線
とＣｓ電極との間が電気的に短絡することが無い。In the first embodiment, the source wiring, the pixel electrode, and the a-Si film are separated from each other by the insulating film because they are manufactured in the above-described steps, so that the a-Si film is formed between the source wiring and the pixel electrode. Even if it is left in the gap between the Cs electrodes laid out therearound, there is no electrical short between the source wiring and the pixel electrode or between the source wiring and the Cs electrode.

【００４６】補助容量電極とａ−Ｓｉ膜との重なり幅は
ゲート絶縁膜厚以上であることが補助容量電極とａ−Ｓ
ｉ膜の重なり部からの斜め方向の光漏れを低減出来るの
で好ましい。The overlap width between the auxiliary capacitance electrode and the a-Si film is preferably not less than the gate insulating film thickness.
This is preferable because light leakage in the oblique direction from the overlapping portion of the i film can be reduced.

【００４７】ａ−Ｓｉ膜厚が１２０ｎｍ以上３００ｎｍ
以下であることが、良好なＴＦＴ特性が得られてかつ光
漏れを防止出来るので好ましい。A-Si film thickness is not less than 120 nm and not more than 300 nm
The following is preferable because good TFT characteristics can be obtained and light leakage can be prevented.

【００４８】画素電極と補助容量電極にゲート絶縁膜を
介して重ねられたａ−Ｓｉ膜との間隔は薄膜トランジス
タのパッシベーションに用いられる絶縁膜以上であるこ
とが画素電極とａ−Ｓｉ膜部分を介したソース配線ある
いはゲート配線との間に形成される容量を小さくするこ
とが出来るので好ましい。The distance between the pixel electrode and the a-Si film overlaid on the auxiliary capacitance electrode with the gate insulating film interposed therebetween should be equal to or greater than the insulating film used for passivation of the thin film transistor. This is preferable because the capacitance formed between the source wiring and the gate wiring can be reduced.

【００４９】実施の形態２ 図４および図５はそれぞれ、本発明の実施の形態２にか
かわる薄膜トランジスタアレイの平面説明図および断面
説明図であり、図５は図４のＤ−Ｄ線断面図であり、図
４のＣ−Ｃ線断面図は図２と同様である。図４および図
５において、１９は画素コンタクトであり、その他の符
号は図１〜３と共通である。Embodiment 2 FIGS. 4 and 5 are a plan view and a sectional view, respectively, of a thin film transistor array according to a second embodiment of the present invention. FIG. 5 is a sectional view taken along line DD of FIG. 4, and a cross-sectional view taken along line CC of FIG. 4 is the same as FIG. 4 and 5, reference numeral 19 denotes a pixel contact, and other reference numerals are common to FIGS.

【００５０】実施の形態１では図３に示したようにゲー
ト電極１６と補助容量電極および配線２との間隙に半導
体能動膜８であるａ−Ｓｉ膜を残存させていないのに対
して、本実施の形態２では図５に示したようにゲート電
極１６と補助容量電極および配線２との間隙の領域の上
層に半導体能動膜８であるａ−Ｓｉ膜を残存させたの
で、上下の斜め方向から見た場合でも斜め光がａ−Ｓｉ
膜によって吸収されて減衰するので表示品位を高くする
ことが出来る。In the first embodiment, as shown in FIG. 3, the a-Si film which is the semiconductor active film 8 is not left in the gap between the gate electrode 16 and the auxiliary capacitance electrode and the wiring 2. In the second embodiment, as shown in FIG. 5, the a-Si film, which is the semiconductor active film 8, is left above the region between the gate electrode 16 and the auxiliary capacitance electrode and the gap between the wiring 2, so Oblique light is a-Si
Since the light is absorbed by the film and attenuated, the display quality can be improved.

【００５１】実施の形態３ 図６および図７はそれぞれ、本発明の実施の形態３にか
かわる薄膜トランジスタアレイの平面説明図および断面
説明図であり図７は図６のＦ−Ｆ線断面図であり、図６
のＥ−Ｅ線断面図は図２と同様である。図６および図７
に示した各要素に付した符号は図１〜５と共通である。Third Embodiment FIGS. 6 and 7 are a plan view and a sectional view, respectively, of a thin film transistor array according to a third embodiment of the present invention. FIG. 7 is a sectional view taken along line FF of FIG. , FIG.
2 is the same as FIG. 6 and 7
1 are common to those in FIGS.

【００５２】実施の形態１および２で補助容量電極をゲ
ート電極および配線と電気的に独立に形成したのに対し
て、本実施の形態３ではゲート電極および配線１６を延
在させた電極を補助容量電極としたので、画素の開口率
を高く出来るので、より明るい表示が得られる。In the first and second embodiments, the auxiliary capacitance electrode is formed electrically independent of the gate electrode and the wiring, whereas in the third embodiment, the auxiliary electrode is formed by the auxiliary electrode extending the gate electrode and the wiring 16. Since the capacitor electrode is used, the aperture ratio of the pixel can be increased, so that a brighter display can be obtained.

【００５３】[0053]

【発明の効果】本発明の請求項１〜２にかかわるＴＦＴ
アレイによれば、信号の歪みを小さくすることができ、
表示品位の高い電気光学素子が得られる。The TFT according to claim 1 or 2 of the present invention.
According to the array, the signal distortion can be reduced,
An electro-optical element with high display quality can be obtained.

【００５４】また、本発明の請求項３にかかわるＴＦＴ
アレイによれば、ゲート配線と補助容量電極の間からの
光の漏れを低減できる。The TFT according to claim 3 of the present invention
According to the array, light leakage from between the gate wiring and the auxiliary capacitance electrode can be reduced.

【００５５】また、本発明の請求項４にかかわるＴＦＴ
アレイによれば、ソース配線が絶縁膜を介して交差する
配線数を少なくできる。The TFT according to claim 4 of the present invention
According to the array, the number of wirings where the source wirings intersect via the insulating film can be reduced.

【００５６】また、本発明の請求項５にかかわるＴＦＴ
アレイによれば、補助容量電極とａ−Ｓｉ膜との重なり
部からの斜め方向の光漏れを低減できる。The TFT according to claim 5 of the present invention
According to the array, light leakage in the oblique direction from the overlapping portion between the auxiliary capacitance electrode and the a-Si film can be reduced.

【００５７】また、本発明の請求項６にかかわるＴＦＴ
アレイによれば、良好なＴＦＴ特性が得られ、かつ光漏
れを防止できる。A TFT according to claim 6 of the present invention
According to the array, good TFT characteristics can be obtained and light leakage can be prevented.

【００５８】また、本発明の請求項７にかかわるＴＦＴ
アレイによれば、画素電極とａ−Ｓｉ膜部分を介したソ
ース配線あるいはゲート配線との間に形成される容量を
小さくすることができる。The TFT according to claim 7 of the present invention
According to the array, the capacitance formed between the pixel electrode and the source wiring or the gate wiring via the a-Si film portion can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施の形態１にかかわるＴＦＴアレイ
の表示画素の表面図である。FIG. 1 is a surface view of a display pixel of a TFT array according to a first embodiment of the present invention.

【図２】図１のＴＦＴアレイの表示画素のａ−ａ線断面
説明図である。FIG. 2 is an explanatory cross-sectional view taken along line aa of a display pixel of the TFT array of FIG. 1;

【図３】図１のＴＦＴアレイの表示画素のｂ−ｂ線断面
説明図である。FIG. 3 is a cross-sectional view of a display pixel of the TFT array of FIG. 1 taken along line bb.

【図４】本発明の実施の形態２にかかわるＴＦＴアレイ
の表示画素の平面説明図である。FIG. 4 is an explanatory plan view of a display pixel of a TFT array according to Embodiment 2 of the present invention;

【図５】図４のＴＦＴアレイの表示画素の主要部の断面
説明図である。FIG. 5 is an explanatory sectional view of a main part of a display pixel of the TFT array of FIG. 4;

【図６】本発明の実施の形態３にかかわるＴＦＴアレイ
の表示画素の平面説明図である。FIG. 6 is an explanatory plan view of a display pixel of a TFT array according to Embodiment 3 of the present invention.

【図７】図６のＴＦＴアレイの表示画素の主要部の断面
説明図である。FIG. 7 is an explanatory sectional view of a main part of a display pixel of the TFT array of FIG. 6;

【図８】ａ−Ｓｉ膜の吸収係数の波長依存性を示す説明
図である。FIG. 8 is an explanatory diagram showing the wavelength dependence of the absorption coefficient of the a-Si film.

【符号の説明】[Explanation of symbols]

１ ゲート電極および配線 ２ 補助容量電極および配線 ３ 半導体能動膜およびオーミックコンタクト膜 ４ ソース電極および配線 ５ ドレイン電極 ６、１８、１９ 画素コンタクト ７ 画素電極 ８ 半導体能動膜 ９ オーミックコンタクト膜 １０ ゲート絶縁膜 １１ パッシベーション膜 １２ カラーフィルター色材 １３ 透明電極 １４ ブラックマトリックス １５ 斜め光 １６ ゲート電極 １７ ソース電極 DESCRIPTION OF SYMBOLS 1 Gate electrode and wiring 2 Auxiliary capacity electrode and wiring 3 Semiconductor active film and ohmic contact film 4 Source electrode and wiring 5 Drain electrode 6, 18, 19 Pixel contact 7 Pixel electrode 8 Semiconductor active film 9 Ohmic contact film 10 Gate insulating film 11 Passivation film 12 Color filter coloring material 13 Transparent electrode 14 Black matrix 15 Oblique light 16 Gate electrode 17 Source electrode

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 ＴＦＴが電気的に接続された画素電極を
有する表示画素が第１の絶縁性基板上にアレイ状に形成
され、かつ各前記ＴＦＴを線順次的に走査するゲート配
線と画素電極に書き込む信号電位を与えるソース配線と
が直交状態でマトリックス状に形成されてなるＴＦＴア
レイ基板において、前記画素電極の周囲に前記画素電極
との間に絶縁膜を挟持して設けられた遮光性を有する補
助容量電極が前記画素電極の周囲より延在して形成され
ており、かつ前記補助容量電極の前記画素電極の周囲よ
り外側に延在された部分とソース配線下部から延在され
たａ−Ｓｉ膜が重なりを有し、かつ前記ａ−Ｓｉ膜は前
記画素電極を形成する透明電極層と前記ＴＦＴのパッシ
ベーション膜に用いる絶縁膜層で分離されており、かつ
前記ａ−Ｓｉ膜は遮光性を有する補助容量電極膜と前記
ＴＦＴのゲート絶縁膜が延在された膜で分離されている
ことを特徴とするＴＦＴアレイ。A display pixel having a pixel electrode to which a TFT is electrically connected is formed in an array on a first insulating substrate, and a gate line and a pixel electrode for scanning each TFT in a line-sequential manner. In a TFT array substrate in which a source wiring for applying a signal potential to be written to the pixel array is formed in a matrix in an orthogonal state, a light-shielding property provided with an insulating film interposed between the pixel electrode and the pixel electrode is provided around the pixel electrode. An auxiliary capacitance electrode extending from the periphery of the pixel electrode and a portion of the auxiliary capacitance electrode extending outside the periphery of the pixel electrode and a- The Si film has an overlap, and the a-Si film is separated by a transparent electrode layer forming the pixel electrode and an insulating film layer used as a passivation film of the TFT, and the a-Si film is shielded. A TFT array, wherein a storage capacitor electrode film having optical properties and a gate insulating film of the TFT are separated by an extended film. 【請求項２】 前記補助容量電極が、ゲート配線とは電
気的に独立に形成され、かつ前記補助容量電極が絶縁膜
を挟持して補助容量を形成する画素電極と異なる画素電
極に接続されたＴＦＴを線順次的に走査選択するゲート
配線の近くに形成された請求項１記載のＴＦＴアレイ。2. The storage capacitor electrode is formed electrically independent of a gate wiring, and the storage capacitor electrode is connected to a pixel electrode different from a pixel electrode forming a storage capacitor with an insulating film interposed therebetween. 2. The TFT array according to claim 1, wherein the TFT array is formed near a gate line for scanning and selecting a TFT line-sequentially. 【請求項３】 前記補助容量電極の前記画素電極の周囲
より外側に延在された部分とゲート配線との間に前記Ｔ
ＦＴの形成された領域から延在されたａ−Ｓｉ膜が重な
りを有している請求項２記載のＴＦＴアレイ。3. The method according to claim 1, wherein the gate electrode is provided between a portion of the auxiliary capacitance electrode extending outside the periphery of the pixel electrode and the gate line.
3. The TFT array according to claim 2, wherein the a-Si films extending from the region where the FT is formed have an overlap. 【請求項４】 前記補助容量電極が、前記ゲート配線の
うち、画素電極に接続されたＴＦＴを走査選択するゲー
ト配線よりも一走査期間前もしくは一走査期間後に走査
選択されるゲート配線の一部である請求項１記載のＴＦ
Ｔアレイ。4. A part of the gate line, in which the auxiliary capacitance electrode is selected by scanning one scanning period before or after one scanning period of a gate line for scanning and selecting a TFT connected to a pixel electrode among the gate lines. The TF according to claim 1, which is
T array. 【請求項５】 前記補助容量電極とａ−Ｓｉ膜との重な
り幅が前記ゲート絶縁膜厚以上である請求項２、３また
は４記載のＴＦＴアレイ。5. The TFT array according to claim 2, wherein an overlap width between the auxiliary capacitance electrode and the a-Si film is equal to or greater than the gate insulating film thickness. 【請求項６】 前記ａ−Ｓｉ膜厚が１２０ｎｍ以上３０
０ｎｍ以下である請求項５記載のＴＦＴアレイ。6. The film thickness of the a-Si is 120 nm or more and 30
6. The TFT array according to claim 5, which has a thickness of 0 nm or less. 【請求項７】 前記画素電極と前記補助容量電極に前記
ゲート絶縁膜を介して重ねられたａ−Ｓｉ膜との間隔が
前記ＴＦＴのパッシベーションに用いられる絶縁膜厚以
上である請求項５記載のＴＦＴアレイ。7. The insulating film according to claim 5, wherein a distance between the pixel electrode and the a-Si film superposed on the auxiliary capacitance electrode via the gate insulating film is equal to or larger than an insulating film thickness used for passivation of the TFT. TFT array.