JP3309095B2 - Dry developing method and semiconductor device manufacturing method - Google Patents
Dry developing method and semiconductor device manufacturing methodInfo
- Publication number
- JP3309095B2 JP3309095B2 JP20496694A JP20496694A JP3309095B2 JP 3309095 B2 JP3309095 B2 JP 3309095B2 JP 20496694 A JP20496694 A JP 20496694A JP 20496694 A JP20496694 A JP 20496694A JP 3309095 B2 JP3309095 B2 JP 3309095B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- dry
- group
- developing method
- development method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体素子等の製造の
際のリソグラフィ工程等に用いるドライ現像方法及びそ
の方法を用いた半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry developing method used in a lithography step or the like in manufacturing a semiconductor element or the like and a method for manufacturing a semiconductor device using the dry developing method.
【0002】[0002]
【従来の技術】半導体素子の製造の際に、基板上にエッ
チングマスクを形成するリソグラフィは、半導体はもと
より誘電体、金属等の加工時にも行われる重要なパター
ン形成プロセスである。従来、リソグラフィでは、レジ
スト膜堆積を行った基板を露光後に現像液中に浸し、露
光部又は未露光部を溶解し、それぞれポジ型、ネガ型の
レジストパターンとするウエット現像方式が広く用いら
れている。しかし加工寸法の微細化に伴い、現像液の浸
透によるレジストパターンの形状劣化を低減することが
重要な問題となりつつある。また、レジストの多層化に
伴い、工程数が増加することも問題となりつつある。2. Description of the Related Art Lithography for forming an etching mask on a substrate in the manufacture of a semiconductor device is an important pattern forming process which is performed not only in processing semiconductors but also dielectrics and metals. Conventionally, in lithography, a wet development method in which a substrate on which a resist film is deposited is immersed in a developing solution after exposure, and an exposed or unexposed portion is dissolved to form a positive or negative resist pattern, respectively, has been widely used. I have. However, with the miniaturization of processing dimensions, it is becoming an important problem to reduce the deterioration of the resist pattern shape due to the penetration of a developer. In addition, an increase in the number of steps accompanying the increase in the number of resist layers has also become a problem.
【0003】これに対する解決策のひとつがレジスト現
像工程のドライ化である。ドライ現像は、露光光そのも
ののエネルギー、熱、プラズマ等を利用してレジスト膜
を除去するもので、現像液を用いないため、解像性を向
上させる可能性を有し、さらに工程簡略化によりスルー
プットを向上させ、プロセスコスト及び設備コストを低
減する可能性を有する。One solution to this problem is to dry the resist development process. Dry development removes the resist film using the energy of the exposure light itself, heat, plasma, etc., and since it does not use a developing solution, it has the potential to improve the resolution and further simplifies the process. It has the potential to improve throughput and reduce process and equipment costs.
【0004】ドライ現像用レジスト材料としては、国際
会議 ポリマーズ フォー マイクロエレクトロニクス
(1993年)予稿集、第302頁から第305頁
(TheInternational Symposium on Polymers for Micro
electronics,pp302〜305(1993))に詳しく述べられ
ている。中でも側鎖にシリコンを含むポリメタクリレー
トは、高い自己現像性と酸素反応性イオンエッチング耐
性を有し、特に有望な材料である。[0004] As resist materials for dry development, see International Conference on Polymers for Microelectronics (1993) Proceedings, pp. 302-305.
(The International Symposium on Polymers for Micro
electronics, pp 302-305 (1993)). Among them, polymethacrylate containing silicon in the side chain has high self-developability and oxygen-reactive ion etching resistance, and is a particularly promising material.
【0005】一方、通常のウエット現像方式に用いられ
る多層レジスト膜の上層レジスト材料として近年注目を
浴びているのがシリコン含有材料である。とくにポリシ
ラン、シリコン含有のポリメタクリレートやポリオレフ
ィンは感光性を有し、かつ、酸素反応性イオンエッチン
グ耐性を有するため、ポジ型のレジスト材料として活発
に研究されてきた。その詳細は、例えば、ケミカルレビ
ューズ第89巻、(1989)第1359頁から第14
10頁(Chemical Reviews,198
9,vol.89,pp1359〜1410)、ジャー
ナル オブ エレクトロケミカル ソサエテイ132
巻、(1985)第1178頁から第1182頁(J.
Electrochem.Soc.vol.132,p
p1178〜1182(1985))に述べられてい
る。これらの材料はまた、露光のみによって分解、蒸発
するという自己現像性を有する。On the other hand, a silicon-containing material has recently attracted attention as an upper layer resist material of a multilayer resist film used in a usual wet developing method. In particular, polysilane, silicon-containing polymethacrylate and polyolefin have been actively studied as positive resist materials because they have photosensitivity and oxygen-reactive ion etching resistance. For details, see, for example, Chemical Reviews, Vol. 89, (1989), pp. 1359-14.
Page 10 (Chemical Reviews, 198)
9, vol. 89, pp1359-1410), Journal of Electrochemical Society 132
Vol., (1985) pp. 1178 to 1182 (J.
Electrochem. Soc. vol. 132, p
pp. 1178-1182 (1985)). These materials also have a self-developing property of decomposing and evaporating only by exposure.
【0006】[0006]
【発明が解決しようとする課題】上記従来の側鎖にシリ
コンを含むポリメタクリレートからなるレジストは、露
光後の残存物をハロゲン化物のガスを用いたドライエッ
チングにより除去しているが、その際に露光部の残存レ
ジスト膜のエッチングレートが未露光部のエッチングレ
ートより小さいため、パターン形状が劣化するという問
題があった。この様子を図1に従って説明する。図1に
おいて、1はシリコン基板、2はスピン塗布により形成
したノボラック樹脂からなる厚さ1μmの下層レジスト
膜、3は厚さ0.2μmの上層レジスト膜で、下記の式
1に示すトリメチルシリルメチルメタクリレートとメチ
ルメタクリレートとの共重合体からなるシリコン含有レ
ジスト膜、5は軟X線露光により分解、蒸発したシリコ
ン含有レジスト材料のフラグメント、8はSF6を用い
た反応性イオンエッチング時に未露光部のレジスト膜が
エッチングされて生じたフラグメント、9はSF6を用
いた反応性イオンエッチング時に露光部の残存レジスト
膜がエッチングされて生じたフラグメントである。In the above-mentioned conventional resist made of polymethacrylate containing silicon in the side chain, the residue after exposure is removed by dry etching using a halide gas. Since the etching rate of the remaining resist film in the exposed part is lower than the etching rate in the unexposed part, there is a problem that the pattern shape is deteriorated. This will be described with reference to FIG. In FIG. 1, 1 is a silicon substrate, 2 is a lower resist film having a thickness of 1 μm made of novolak resin formed by spin coating, and 3 is an upper resist film having a thickness of 0.2 μm, and is trimethylsilylmethyl methacrylate represented by the following formula 1. -Containing resist film composed of a copolymer of styrene and methyl methacrylate, 5 is a fragment of a silicon-containing resist material that has been decomposed and evaporated by soft X-ray exposure, and 8 is a resist in an unexposed portion during reactive ion etching using SF 6. The fragment 9 generated by etching the film is a fragment generated by etching the remaining resist film of the exposed portion during reactive ion etching using SF 6 .
【0007】[0007]
【化1】 Embedded image
【0008】図1(a)に示す2層レジストに、レジス
ト膜表面上で0.1μmライン・アンド・スペースのパ
ターンを持つ波長13nm、強度20mW/cm2の軟
X線4を5秒間照射する。すると図1(b)に示すよう
に、露光部ではポリマーの分解、蒸発が起こり、自己現
像によって膜厚は0.1μmまで減少し、シリコンを含
む上層レジスト膜上に高さ0.1μmのパターン6が形
成される(図1(c))。次に図1(d)に示すよう
に、SF6ガスを用いて反応性イオンエッチングを行う
と、露光部の残存レジスト膜が除去されるが、そのエッ
チングレートは未露光部のエッチングレートの0.6倍
程度であるため、露光部の残存レジスト膜7を完全に除
去すると、未露光部、すなわち上層レジスト膜のパター
ン10の高さは約0.03μmにまで減少してしまう
(図1(e))。[0008] A soft X-ray 4 having a wavelength of 13 nm and an intensity of 20 mW / cm 2 having a 0.1 μm line and space pattern on the surface of the resist film is irradiated to the two-layer resist shown in FIG. . Then, as shown in FIG. 1 (b), the polymer decomposes and evaporates in the exposed area, the film thickness is reduced to 0.1 μm by self-development, and the pattern having a height of 0.1 μm is formed on the upper resist film containing silicon. 6 is formed (FIG. 1C). Next, as shown in FIG. 1 (d), when reactive ion etching is performed using SF 6 gas, the remaining resist film in the exposed portion is removed. Therefore, when the remaining resist film 7 in the exposed portion is completely removed, the height of the unexposed portion, that is, the pattern 10 of the upper resist film is reduced to about 0.03 μm (FIG. 1 ( e)).
【0009】この原因は以下のように考えられる。電離
放射線照射によりアクリレート部のエステル結合が切断
され、CO又はCO2となって蒸発し、それによりエス
テル部と結合している側鎖の終端部分も蒸発する。その
結果、露光部のシリコン含有率は低下し、SF6ガスを
用いた反応性イオンエッチングの際、相対的にシリコン
含有率の高い未露光部に比べてエッチングされにくくな
る。このため、シリコン含有レジスト膜上に形成された
パターンの高さは、露光部の残存レジスト膜を除去する
際に減少する。The cause is considered as follows. The ester bond of the acrylate moiety is cut by irradiation with ionizing radiation, and is converted into CO or CO 2 and evaporated, whereby the terminal portion of the side chain bonded to the ester moiety is also evaporated. As a result, the silicon content of the exposed portion is reduced, and the reactive ion etching using SF 6 gas is less likely to be etched than the unexposed portion having a relatively high silicon content. For this reason, the height of the pattern formed on the silicon-containing resist film decreases when the remaining resist film in the exposed portion is removed.
【0010】このようにして得られたシリコンを含む上
層レジスト膜のパターン10をマスクに、酸素反応性イ
オンエッチングを行うと、下層レジスト膜2の膜厚に対
してシリコン含有レジスト膜の厚さが不十分であるた
め、図1(f)に示すように、得られる下層レジスト膜
のパターン11のアスペクト比は小さくなる。When the oxygen-reactive ion etching is performed using the thus obtained silicon-containing upper resist film pattern 10 as a mask, the thickness of the silicon-containing resist film becomes smaller than that of the lower resist film 2. Because of the insufficientness, the aspect ratio of the pattern 11 of the obtained lower resist film becomes small as shown in FIG.
【0011】本発明の第1の目的は、自己現像により形
成されたレジストパターンの残存レジスト膜を除去する
際に形状劣化が生じないようなドライ現像方法を提供す
ることにある。本発明の第2の目的は、そのようなドラ
イ現像方法を用いた半導体装置の製造方法を提供するこ
とにある。A first object of the present invention is to provide a dry developing method which does not cause shape deterioration when removing a residual resist film of a resist pattern formed by self-development. A second object of the present invention is to provide a method for manufacturing a semiconductor device using such a dry developing method.
【0012】[0012]
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明のドライ現像方法は、基板上に、レジ
スト材料からなる下層レジスト膜を少なくとも一層形成
し、この下層レジスト膜上に、アクリル系モノマーとシ
リル化オレフィンとの共重合体を含むシリコン含有レジ
スト材料からなる上層レジスト膜を形成し、上層レジス
ト膜の所望の部分に電離放射線を照射して露光部の膜厚
を減少させ、さらに露光部の上層レジスト膜の残存膜を
ハロゲン又はハロゲン化物を含むガスを用いたドライエ
ッチングにより除去し、上層レジスト膜を所望のパター
ンとするようにしたものである。さらに、これらの工程
の後に、酸素ガスを用いた反応性イオンエッチングを行
い、上記の所望のパターンを下層レジスト膜に転写する
ことが好ましい。In order to achieve the first object, a dry developing method of the present invention comprises forming at least one lower resist film made of a resist material on a substrate, and forming the lower resist film on the lower resist film. First, an upper resist film made of a silicon-containing resist material containing a copolymer of an acrylic monomer and a silylated olefin is formed, and a desired portion of the upper resist film is irradiated with ionizing radiation to reduce the thickness of an exposed portion. Then, the remaining film of the upper resist film in the exposed portion is removed by dry etching using a gas containing halogen or a halide, so that the upper resist film has a desired pattern. Further, after these steps, it is preferable to perform reactive ion etching using oxygen gas to transfer the desired pattern to the lower resist film.
【0013】また、上記第1の目的を達成するために、
本発明のドライ現像方法は、表面がカーボンである基板
上に、アクリル系モノマーとシリル化オレフィンとの共
重合体を含むシリコン含有レジスト材料からなるレジス
ト膜を形成し、このレジスト膜の所望の部分に電離放射
線を照射して露光部の膜厚を減少させ、露光部のレジス
ト膜の残存膜をハロゲン又はハロゲン化物を含むガスを
用いたドライエッチングにより除去し、レジスト膜を所
望のパターンとするようにしたものである。この場合
も、さらに、これらの工程の後に、酸素ガスを用いた反
応性イオンエッチングを行い、上記の所望のパターンを
基板表面のカーボンに転写することが好ましい。Further, in order to achieve the first object,
In the dry development method of the present invention, a resist film made of a silicon-containing resist material containing a copolymer of an acrylic monomer and a silylated olefin is formed on a substrate having a surface of carbon, and a desired portion of the resist film is formed. To reduce the thickness of the exposed portion of the resist film by removing the remaining film of the exposed portion by dry etching using a gas containing a halogen or a halide so that the resist film has a desired pattern. It was made. Also in this case, it is preferable that, after these steps, reactive ion etching using oxygen gas is performed to transfer the desired pattern to carbon on the substrate surface.
【0014】いずれのドライ現像方法においても、ハロ
ゲン又はハロゲン化物を含むガスとして、高いエッチン
グレートが得られることと、安全性の面から、塩素、臭
素、臭化水素、六フッ化硫黄、四フッ化硫黄、三フッ化
炭化水素又は四フッ化炭素のガスを用いることが好まし
い。In any of the dry development methods, from the viewpoint of obtaining a high etching rate as a gas containing a halogen or a halide and securing safety, chlorine, bromine, hydrogen bromide, sulfur hexafluoride, tetrafluoride, etc. It is preferable to use a gas of sulfur fluoride, hydrocarbon trifluoride, or carbon tetrafluoride.
【0015】アクリル系モノマーとシリル化オレフィン
との共重合体の組成比は、アクリル系モノマーに対する
シリル化オレフィンのモル比をkとすると、0.5≦k
≦3の範囲であることが好ましく、0.5≦k≦0.9
の範囲であることがより好ましい。kが0.5以上であ
ると良好な自己現像性を確保することができ、また、k
が3以下であると高いエッチング耐性を持ち、kが0.
9以下であるとより高いエッチング耐性を持つためであ
る。The composition ratio of the copolymer of the acrylic monomer and the silylated olefin is 0.5 ≦ k, where k is the molar ratio of the silylated olefin to the acrylic monomer.
≦ 3, preferably 0.5 ≦ k ≦ 0.9
More preferably, it is within the range. When k is 0.5 or more, good self-developability can be ensured.
Is 3 or less, high etching resistance is achieved, and k is equal to 0.
This is because if it is 9 or less, it has higher etching resistance.
【0016】アクリル系モノマーとしては、アクリレー
ト、メタクリレート及びエタクリレートからなる群から
選ばれた少なくとも一種のモノマーを用いることができ
るが、メタクリレート又はエタクリレートを用いること
は膜厚が均一なレジスト膜が作成されるので好ましい。
さらに、アクリレートとして、アルキルアクリレートを
用いることが高い感度が得られるので好ましい。また、
アルキルアクリレートとして、メチルアクリレート又は
エチルアクリレートが高い自己現像性を示すので好まし
い。As the acrylic monomer, at least one monomer selected from the group consisting of acrylate, methacrylate and ethacrylate can be used. However, using methacrylate or ethacrylate allows a resist film having a uniform film thickness to be formed. It is preferred.
Further, it is preferable to use an alkyl acrylate as the acrylate because high sensitivity can be obtained. Also,
As the alkyl acrylate, methyl acrylate or ethyl acrylate is preferable because it exhibits high self-developability.
【0017】また、シリル化オレフィンは、トリメチル
シリル基、トリメチルシリルメチル基、ペンタメチルジ
シリル基又はペンタメチルジシリルメチル基を有するオ
レフィンであることが高い自己現像性を示すために好ま
しい。さらに、シリル化オレフィンがシリル化スチレン
である場合、露光部のシリコン含有率が高くなるので好
ましい。このような共重合体として、例えば、下記の式
2に示すメチルメタクリレートとトリメチルシリルメチ
ルスチレンの共重合体が挙げられる。Further, the silylated olefin is preferably an olefin having a trimethylsilyl group, a trimethylsilylmethyl group, a pentamethyldisilyl group or a pentamethyldisilylmethyl group because of exhibiting high self-developability. Further, when the silylated olefin is silylated styrene, the silicon content in the exposed area is increased, which is preferable. Examples of such a copolymer include a copolymer of methyl methacrylate and trimethylsilylmethylstyrene represented by the following formula 2.
【0018】[0018]
【化2】 Embedded image
【0019】スルホンとシランとの共重合体を用いるこ
ともできる。このような共重合体としては、トリメチル
シリル基、トリメチルシリルメチル基、ペンタメチルジ
シリル基又はペンタメチルジシリルメチル基を有するス
チレンと、スルホンとの共重合体を用いることが好まし
い。このような共重合体として、例えば、下記の式3に
示す、ポリトリメチルシリルスチレン・スルホンが挙げ
られる。[0019] Mochiiruko a copolymer of sulfone and silane
Can also be. Is in such a copolymer, a trimethylsilyl group, trimethylsilylmethyl group, and styrene having a pentamethyl silyl group or pentamethyl silyl methyl group, it is preferable to use a copolymer of sulfonated. Examples of such a copolymer include polytrimethylsilylstyrene sulfone represented by the following formula 3.
【0020】[0020]
【化3】 Embedded image
【0021】さらに、上記第2の目的を達成するため
に、本発明の半導体装置の製造方法は、上記のいずれか
のドライ現像方法を、半導体素子製造方法の少なくとも
1部に用いるようにしたものである。Further, in order to achieve the second object, a method of manufacturing a semiconductor device according to the present invention, wherein any one of the above dry development methods is used for at least a part of a method of manufacturing a semiconductor element. It is.
【0022】[0022]
【作用】基板に直接又は1層以上積層した任意のレジス
ト材料からなる下層レジスト膜を介して、例えば、アク
リレートとシリル化オレフィンの共重合体を含むレジス
ト膜を形成し、電離放射線を照射すると、ポリマの主鎖
及び側鎖の切断が生じる。アクリレート部のCO−O結
合は一酸化炭素又は二酸化炭素となって蒸発し、そのた
めアクリレート部側鎖末端部も蒸発し、レジスト膜厚の
減少、すなわち自己現像に寄与する。しかしオレフィン
部を形成する原子又は結合した原子は飛散しにくいた
め、オレフィン部側鎖末端に存在するシリル基は蒸発せ
ず、レジスト膜内に留まる。このため自己現像後は、露
光部の残存レジスト膜中のシリコン含有率は未露光部よ
り高くなる。When a resist film containing, for example, a copolymer of acrylate and silylated olefin is formed directly on a substrate or via a lower resist film made of an arbitrary resist material laminated on one or more layers, and then irradiated with ionizing radiation, Breakage of the polymer backbone and side chains occurs. The CO—O bond in the acrylate portion evaporates as carbon monoxide or carbon dioxide, and therefore, the terminal portion of the acrylate side chain also evaporates, contributing to a reduction in the resist film thickness, that is, self-developing. However, since the atoms forming the olefin portion or the bonded atoms are not easily scattered, the silyl groups present at the side chain terminal of the olefin portion do not evaporate and remain in the resist film. Therefore, after self-development, the silicon content in the remaining resist film in the exposed portion becomes higher than that in the unexposed portion.
【0023】引き続き、ハロゲン又はハロゲン化物を用
いてドライエッチングを行えば、ハロゲン又はハロゲン
化物から発生したラジカルやイオンは特にシリコン原子
と反応して揮発性物質を生成する。従ってシリコン含有
率の高い露光部の残存レジスト膜が未露光部より速くエ
ッチングされる。この結果、露光部の残存レジスト膜が
除去される際のパターン形状の劣化を防ぐことができ
る。スルホンとシランとの共重合体を用いた場合も、同
様の効果が得られる。この場合、電離放射線照射により
スルホニル基が分解して蒸発する。そのため残存レジス
ト膜中のシリコン含有率は未露光部より高くなる。Subsequently, if dry etching is performed using a halogen or a halide, radicals or ions generated from the halogen or the halide react with silicon atoms in particular to generate a volatile substance. Therefore, the remaining resist film in the exposed portion having a high silicon content is etched faster than the unexposed portion. As a result, it is possible to prevent the pattern shape from being deteriorated when the remaining resist film in the exposed portion is removed. Similar effects can be obtained when a copolymer of sulfone and silane is used. In this case, the sulfonyl group is decomposed and evaporated by irradiation with ionizing radiation. Therefore, the silicon content in the remaining resist film becomes higher than the unexposed portion.
【0024】[0024]
〈実施例1〉以下に本発明の第1の実施例を挙げ、図面
を用いてさらに詳細に説明する。図2は本実施例のドラ
イ現像方法の工程を示す説明図である。図2において、
1はシリコン基板、2はスピン塗布により形成したノボ
ラック樹脂からなる厚さ1μmの下層レジスト膜、4は
レジスト膜表面上で0.1μmライン・アンド・スペー
スのパターンを持つ波長13nm、強度20mW/cm
2の軟X線、12は前記式3の構造式に示すポリトリメ
チルシリルスチレン・スルホンからなる厚さ0.2μm
の上層レジスト膜、13は軟X線露光により分解、蒸発
したシリコン含有レジスト材料のフラグメント、14は
自己現像により上層レジスト膜に形成されたパターン、
15は露光部の残存レジスト膜、16はSF6を用いた
反応性イオンエッチング時に未露光部のレジスト膜がエ
ッチングされて生じたフラグメント、17はSF6を用
いた反応性イオンエッチング時に露光部の残存レジスト
膜がエッチングされて生じたフラグメント、18は形成
された上層レジスト膜のパターン、19は下層レジスト
膜に転写されたパターン、20は残った上層レジスト膜
である。<Embodiment 1> A first embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is an explanatory view showing the steps of the dry developing method of the present embodiment. In FIG.
Reference numeral 1 denotes a silicon substrate, 2 denotes a lower resist film made of novolak resin formed by spin coating and has a thickness of 1 μm, and 4 denotes a wavelength of 13 nm having a line and space pattern of 0.1 μm on the resist film surface and an intensity of 20 mW / cm.
2 is soft X-ray, 12 is 0.2 μm thick made of polytrimethylsilylstyrene sulfone represented by the structural formula of the above formula 3.
13 is a fragment of a silicon-containing resist material that has been decomposed and evaporated by soft X-ray exposure, 14 is a pattern formed on the upper resist film by self-development,
15 remaining resist film exposed portion, 16 fragment resist film occurs etched unexposed portion during the reactive ion etching using SF 6, 17 is the exposed portion at the time of reactive ion etching using SF 6 Fragments generated by etching the remaining resist film, 18 is the pattern of the formed upper resist film, 19 is the pattern transferred to the lower resist film, and 20 is the remaining upper resist film.
【0025】初めに、シリコン基板1上にスピン塗布に
より下層レジスト膜を形成し、200℃で20分ベーク
した。さらにその上にスピン塗布により、シリコンを含
む上層レジスト膜を形成し、80℃で20分ベークし
た。その結果、図2(a)に示すような2層レジスト膜
が形成された。次に1×10-2Pa以下の圧力に排気し
た真空チャンバ内で軟X線4を用いて5秒間露光を行い
(図2(b))、露光部のレジスト膜厚を0.1μmま
で減少させた。この結果、図2(c)に示すように、高
さ0.1μmのパターン14が形成された。First, a lower resist film was formed on the silicon substrate 1 by spin coating and baked at 200 ° C. for 20 minutes. Further, an upper resist film containing silicon was formed thereon by spin coating, and baked at 80 ° C. for 20 minutes. As a result, a two-layer resist film as shown in FIG. 2A was formed. Next, exposure is performed for 5 seconds using soft X-rays 4 in a vacuum chamber evacuated to a pressure of 1 × 10 −2 Pa or less (FIG. 2B), and the resist film thickness of the exposed portion is reduced to 0.1 μm. I let it. As a result, as shown in FIG. 2C, a pattern 14 having a height of 0.1 μm was formed.
【0026】引き続きSF6ガスを導入し、0.27P
aのガス圧を保って反応性イオンエッチングを1分間施
した。露光部、未露光部ともにプラズマ、イオンとの反
応により揮発性の物質を生成し、フラグメント16、1
7となるためエッチングされるが(図2(d))、その
エッチングレートは露光部の方が大きいため、図2
(e)に示すように、露光部の残存レジスト膜15が除
去されるとともに、露光部と未露光部のレジスト膜厚差
は大きくなり、高さ0.15μmのパターン18が形成
された。Subsequently, SF 6 gas was introduced and 0.27 P
The reactive ion etching was performed for 1 minute while maintaining the gas pressure of a. Both exposed and unexposed portions generate volatile substances by reaction with plasma and ions, and fragments 16 and 1
7 (FIG. 2D), but the etching rate of the exposed portion is higher than that of FIG.
As shown in (e), while the remaining resist film 15 in the exposed portion was removed, the difference in the resist film thickness between the exposed portion and the unexposed portion became large, and a pattern 18 having a height of 0.15 μm was formed.
【0027】引き続き真空チャンバを1×10-2Pa以
下の圧力に排気した後、酸素ガスを導入し、1.3Pa
のガス圧を保って、酸素反応性イオンエッチングを行っ
たところ、上層レジスト膜のパターン18は1μm厚の
ノボラック樹脂膜を加工するのに十分な高さを持ってい
た。その結果、パターン18が下層レジスト膜に転写さ
れ、アスペクト比10の下層レジスト膜のパターン19
が得られた。Subsequently, after the vacuum chamber was evacuated to a pressure of 1 × 10 −2 Pa or less, oxygen gas was introduced and 1.3 Pa
When the oxygen-reactive ion etching was performed while maintaining the above gas pressure, the pattern 18 of the upper resist film had a height sufficient to process a novolak resin film having a thickness of 1 μm. As a result, the pattern 18 is transferred to the lower resist film, and the pattern 19 of the lower resist film having an aspect ratio of 10 is transferred.
was gotten.
【0028】なお、上層レジスト膜を、ポリトリメチル
シリルスチレン・スルホンに変えて、(1)メチルアク
リレートとトリメチルシリルスチレンの共重合体、
(2)エチルアクリレートとトリメチルシリルスチレン
の共重合体、(3)メチルアクリレートとトリメチルシ
リルメチルスチレンの共重合体、(4)メチルアクリレ
ートとペンタメチルジシリルスチレンの共重合体、
(5)メチルアクリレートとペンタメチルジシリルメチ
ルスチレンの共重合体、(6)メチルメタクリレートと
トリメチルシリルスチレンの共重合体、(7)メチルメ
タクリレートとトリメチルシリルメチルスチレンの共重
合体、(8)メチルメタクリレートとペンタメチルジシ
リルスチレンの共重合体、(9)メチルメタクリレート
とペンタメチルジシリルメチルスチレンの共重合体、
(10)エチルメタクリレートとペンタメチルジシリル
スチレンの共重合体、(11)メチルエタクリレートと
トリメチルシリルスチレンの共重合体、(12)エチル
エタクリレートとトリメチルシリルメチルスチレンの共
重合体、(13)エチルエタクリレートとペンタメチル
ジシリルメチルスチレンの共重合体、(14)エチルエ
タクリレートとペンタメチルジシリルスチレンの共重合
体、(15)トリメチルシリルメチルスチレンとスルホ
ンの共重合体、(16)ペンタメチルジシリルスチレン
とスルホンの共重合体、(17)ペンタメチルジシリル
メチルスチレンとスルホンの共重合体を用い、それぞれ
同様にしてパターンの形成を行った。いずれの場合も、
ほぼ上記と同様の形状劣化のない下層レジスト膜のパタ
ーンが得られた。また、反応性イオンエッチングに用い
るガスとして、SF6に変えて、Cl2、Br2、HB
r、SF4、CHF3、CF4を用いても、ほぼ同様の結
果が得られた。The upper resist film was changed to polytrimethylsilylstyrene sulfone, and (1) a copolymer of methyl acrylate and trimethylsilylstyrene,
(2) a copolymer of ethyl acrylate and trimethylsilylstyrene, (3) a copolymer of methylacrylate and trimethylsilylmethylstyrene, (4) a copolymer of methylacrylate and pentamethyldisilylstyrene,
(5) a copolymer of methyl acrylate and pentamethyldisilylmethylstyrene, (6) a copolymer of methylmethacrylate and trimethylsilylstyrene, (7) a copolymer of methylmethacrylate and trimethylsilylmethylstyrene, (8) methylmethacrylate. A copolymer of pentamethyldisilylstyrene, (9) a copolymer of methylmethacrylate and pentamethyldisilylmethylstyrene,
(10) a copolymer of ethyl methacrylate and pentamethyldisilylstyrene, (11) a copolymer of methylethacrylate and trimethylsilylstyrene, (12) a copolymer of ethylethacrylate and trimethylsilylmethylstyrene, (13) A copolymer of ethyl ethacrylate and pentamethyldisilylmethylstyrene, (14) a copolymer of ethylethacrylate and pentamethyldisilylstyrene, (15) a copolymer of trimethylsilylmethylstyrene and sulfone, (16) Using a copolymer of pentamethyldisilylmethylstyrene and sulfone and (17) a copolymer of pentamethyldisilylmethylstyrene and sulfone, patterns were formed in the same manner. In either case,
A pattern of a lower resist film substantially free from shape deterioration as described above was obtained. Further, Cl 2 , Br 2 , HB is used instead of SF 6 as a gas used for reactive ion etching.
Almost the same results were obtained using r, SF 4 , CHF 3 , and CF 4 .
【0029】またここで、基板がカーボングラファイト
又はアモルファスカーボンである場合は、下層レジスト
膜を用いる必要はなく、基板に直接、上層レジスト膜を
形成し、露光による自己現像、さらに引き続いて残存レ
ジスト膜の除去を行い、形成されたシリコンを含むレジ
スト膜のパターンをエッチングマスクとして酸素反応性
イオンエッチングを行って基板を加工することができ
た。When the substrate is made of carbon graphite or amorphous carbon, it is not necessary to use a lower resist film, and an upper resist film is formed directly on the substrate, self-developed by exposure, and subsequently, the remaining resist film is formed. Was removed, and oxygen-reactive ion etching was performed using the formed pattern of the resist film containing silicon as an etching mask to process the substrate.
【0030】〈実施例2〉以下に本発明の第2の実施例
を挙げ、図面を用いてさらに詳細に説明する。図3は本
実施例のドライ現像方法を行なう装置の概念図である。
図3において、21、22、23、24、25はゲート
バルブ、26はプラズマ重合用真空チャンバ、27は光
励起化学蒸着用真空チャンバ、28は露光用真空チャン
バ、29は反応性イオンエッチング用真空チャンバ、3
0、31、32、33はターボ分子ポンプ、34、3
5、36、37、38は真空バルブ、39は高周波電圧
印加用電極兼基板ステージ、40、41は基板ステー
ジ、42は高周波電圧印加用電極兼基板ステージ、4
3、44は高周波電圧印加装置、45は対向電極、46
は紫外線照射装置、47は強度がレジスト膜表面上で2
0mW/cm2となる0.1μmライン・アンド・スペ
ースの軟X線束、48、49はメチルメタクリレートガ
ス、50はトリメチルシリルメチルスチレンガス、51
は六フッ化硫黄、52は酸素、53はシリコン基板、5
4はシリコン基板上に堆積したポリメチルメタクリレー
ト膜、55はポリメチルメタクリレート膜上に堆積し
た、メチルメタクリレートとトリメチルシリルメチルス
チレンとの共重合体からなる上層レジスト膜、56は上
層レジスト膜に形成された0.1μmライン・アンド・
スペースのパターン、57はポリメチルメタクリレート
膜に転写された0.1μmライン・アンド・スペースの
パターンである。<Embodiment 2> A second embodiment of the present invention will be described below with reference to the drawings. FIG. 3 is a conceptual diagram of an apparatus for performing the dry developing method of the present embodiment.
In FIG. 3, 21, 22, 23, 24 and 25 are gate valves, 26 is a vacuum chamber for plasma polymerization, 27 is a vacuum chamber for photoexcited chemical vapor deposition, 28 is a vacuum chamber for exposure, and 29 is a vacuum chamber for reactive ion etching. , 3
0, 31, 32, 33 are turbo molecular pumps, 34, 3
5, 36, 37 and 38 are vacuum valves, 39 is a high-frequency voltage application electrode / substrate stage, 40 and 41 are substrate stages, 42 is a high-frequency voltage application electrode / substrate stage, 4
Reference numerals 3 and 44 denote a high-frequency voltage application device, 45 denotes a counter electrode,
Is an ultraviolet irradiation device, and 47 is 2
0.1 μm line and space soft X-ray flux of 0 mW / cm 2 , 48 and 49 are methyl methacrylate gas, 50 is trimethylsilylmethylstyrene gas, 51
Is sulfur hexafluoride, 52 is oxygen, 53 is a silicon substrate, 5
4 is a polymethyl methacrylate film deposited on a silicon substrate, 55 is an upper resist film made of a copolymer of methyl methacrylate and trimethylsilylmethylstyrene deposited on the polymethyl methacrylate film, and 56 is formed on the upper resist film. 0.1 μm line and
The space pattern 57 is a 0.1 μm line and space pattern transferred to the polymethyl methacrylate film.
【0031】初めにゲートバルブ21を開け、シリコン
基板53を高周波電圧印加用電極兼基板ステージ39に
装着した。ゲートバルブ21を閉じ、ターボ分子ポンプ
30により、プラズマ重合用真空チャンバ26を1×1
0-4Pa以下の圧力に排気した後、真空バルブ34を開
けてメチルメタクリレートガス48を導入し、1.3P
aの圧力に保ちつつ、高周波電圧印加装置43を13.
56MHz、10Wの条件で作動させたところ、基板5
3上にポリメチルメタクリレート膜54が堆積した。First, the gate valve 21 was opened, and the silicon substrate 53 was mounted on the high-frequency voltage application electrode / substrate stage 39. The gate valve 21 is closed, and the vacuum chamber 26 for plasma polymerization is
After evacuating to a pressure of 0 -4 Pa or less, the vacuum valve 34 is opened, and methyl methacrylate gas 48 is introduced, and 1.3 P
a, while maintaining the pressure of FIG.
When operated under the conditions of 56 MHz and 10 W, the substrate 5
A polymethyl methacrylate film 54 was deposited on No. 3.
【0032】次に、ターボ分子ポンプ30及び31によ
って、プラズマ重合用真空チャンバ26及び光励起化学
蒸着用真空チャンバ27を1×10-2Pa以下の圧力に
排気した後、ゲートバルブ22を開け、シリコン基板5
3を光励起化学蒸着用真空チャンバ27内に移し、ゲー
トバルブ22を閉め、シリコン基板53を基板ステージ
40に装着した。さらに真空バルブ35及び36を開
け、メチルメタクリレートガス49及びトリメチルシリ
ルメチルスチレンガス50を導入し、紫外線照射装置4
6を作動させ、波長200nm以下の真空紫外光を20
mW/cm2の強度で10分間基板全面に照射した。そ
の結果、ポリメチルメタクリレート膜54の上に、メチ
ルメタクリレートとトリメチルシリルメチルスチレンと
の共重合体からなる上層レジスト膜55が堆積した。Next, the vacuum chamber 26 for plasma polymerization and the vacuum chamber 27 for photoexcited chemical vapor deposition are evacuated by the turbo molecular pumps 30 and 31 to a pressure of 1 × 10 −2 Pa or less. Substrate 5
3 was moved into the vacuum chamber 27 for photoexcited chemical vapor deposition, the gate valve 22 was closed, and the silicon substrate 53 was mounted on the substrate stage 40. Further, the vacuum valves 35 and 36 are opened, and a methyl methacrylate gas 49 and a trimethylsilylmethylstyrene gas 50 are introduced.
6 is activated, and the vacuum ultraviolet light having a wavelength of
The entire surface of the substrate was irradiated at an intensity of mW / cm 2 for 10 minutes. As a result, an upper resist film 55 made of a copolymer of methyl methacrylate and trimethylsilylmethylstyrene was deposited on the polymethyl methacrylate film 54.
【0033】次に、ターボ分子ポンプ31及び32によ
って、光励起化学蒸着用真空チャンバ27及び露光用真
空チャンバ28を1×10-2Pa以下の圧力に排気した
後、ゲートバルブ23を開け、シリコン基板53を露光
用真空チャンバ28内に移し、ゲートバルブ23を閉
め、シリコン基板53を基板ステージ41に装着した。
その後、軟X線束47により5秒間露光を行ったとこ
ろ、露光部の上層レジスト膜55は分解、蒸発し、0.
1μmライン・アンド・スペースのパターン56が形成
された。Next, after the vacuum chamber 27 for photo-excited chemical vapor deposition and the vacuum chamber for exposure 28 are evacuated to a pressure of 1 × 10 −2 Pa or less by the turbo molecular pumps 31 and 32, the gate valve 23 is opened, and the silicon substrate is opened. The substrate 53 was moved into the exposure vacuum chamber 28, the gate valve 23 was closed, and the silicon substrate 53 was mounted on the substrate stage 41.
After that, when exposure was performed for 5 seconds using the soft X-ray flux 47, the upper resist film 55 in the exposed portion was decomposed and evaporated, and the resist was evaporated.
A 1 μm line and space pattern 56 was formed.
【0034】次に、ターボ分子ポンプ32及び33によ
って、露光用真空チャンバ28及び反応性イオンエッチ
ング用真空チャンバ29を1×10-2Pa以下の圧力に
排気した後、ゲートバルブ24を開け、シリコン基板5
3を反応性イオンエッチング用真空チャンバ29内に移
し、ゲートバルブ24を閉め、シリコン基板53を高周
波電圧印加用電極兼基板ステージ42に装着した。その
後、真空バルブ37を開け、六フッ化硫黄51を導入
し、圧力を0.27Paに保ちつつ高周波電圧印加装置
44を作動させ、六フッ化硫黄による反応性イオンエッ
チングを行ったところ、パターン56の露光部の残存物
が除去された。さらに真空バルブ37を閉じ、ターボ分
子ポンプ33によって、反応性イオンエッチング用真空
チャンバ29を1×10-2Pa以下の圧力に排気した
後、真空バルブ38を開けて酸素52を導入し、圧力を
1.3Paに保って高周波電圧印加装置44を作動さ
せ、酸素反応性イオンエッチングを行ったところ、パタ
ーン56がポリメチルメタクリレート膜に転写され、ア
スペクト比の高い0.1μmライン・アンド・スペース
のパターン57が形成された。本実施例では、実施例1
の場合より、スループットがさらに向上した。Next, after the vacuum chamber 28 for exposure and the vacuum chamber 29 for reactive ion etching are evacuated to a pressure of 1 × 10 −2 Pa or less by the turbo molecular pumps 32 and 33, the gate valve 24 is opened and the silicon Substrate 5
3 was moved into the vacuum chamber 29 for reactive ion etching, the gate valve 24 was closed, and the silicon substrate 53 was mounted on the electrode / substrate stage 42 for applying a high-frequency voltage. Thereafter, the vacuum valve 37 was opened, sulfur hexafluoride 51 was introduced, the high-frequency voltage applying device 44 was operated while maintaining the pressure at 0.27 Pa, and reactive ion etching with sulfur hexafluoride was performed. Of the exposed portion was removed. Further, the vacuum valve 37 is closed, and the vacuum chamber 29 for reactive ion etching is evacuated to a pressure of 1 × 10 −2 Pa or less by the turbo molecular pump 33. Then, the vacuum valve 38 is opened to introduce oxygen 52, and the pressure is reduced. When the high-frequency voltage applying device 44 was operated at 1.3 Pa to perform oxygen reactive ion etching, the pattern 56 was transferred to the polymethyl methacrylate film, and the 0.1 μm line and space pattern having a high aspect ratio was obtained. 57 were formed. In this embodiment, the first embodiment
The throughput was further improved as compared with the case of.
【0035】また、本実施例においても、実施例1と同
様に、表面がカーボンの基板を用い、下層レジスト膜を
形成することなく、基板に直接上層レジスト膜を形成
し、露光による自己現像、残存レジスト膜の除去を行な
い、形成されたシリコンを含むレジスト膜のパターンを
エッチングマスクとして酸素反応性イオンエッチングを
行って基板を加工することができた。なお、上層レジス
ト膜は、化学蒸着により形成したが、プラズマ重合、蒸
着重合により形成しても、ほぼ同様な効果が得られた。Also, in this embodiment, as in the first embodiment, an upper resist film is formed directly on the substrate without forming a lower resist film using a carbon substrate, and self-development by exposure is performed. The remaining resist film was removed, and oxygen-reactive ion etching was performed using the formed resist film pattern containing silicon as an etching mask to process the substrate. Although the upper resist film was formed by chemical vapor deposition, almost the same effect was obtained by plasma polymerization or vapor deposition polymerization.
【0036】〈実施例3〉図4は、本発明の第3の実施
例を説明するための半導体装置の断面図である。この半
導体装置の製造方法を述べる。まず、P型のSi単結晶
基板101上に、LOCOS法(シリコンの選択酸化
法)により素子分離領域102を形成した後、850℃
のウエット酸化法でゲート絶縁膜103となる8nmの
SiO2膜103を形成した。続いて、低圧化学気相蒸
着(LP−CVD)法でゲート電極104となる200
nmのリンドープ多結晶Si膜及びSiO2膜105を
順次形成する。リンドープ多結晶Si膜の形成は、Si
H4ガスとPH3ガスを用い、580℃の温度で行った。<Embodiment 3> FIG. 4 is a sectional view of a semiconductor device for explaining a third embodiment of the present invention. A method for manufacturing the semiconductor device will be described. First, an element isolation region 102 is formed on a P-type Si single crystal substrate 101 by a LOCOS method (selective oxidation method of silicon).
An 8 nm SiO 2 film 103 serving as a gate insulating film 103 was formed by the wet oxidation method described above. Subsequently, the gate electrode 104 is formed by low pressure chemical vapor deposition (LP-CVD) 200.
A phosphorus-doped polycrystalline Si film and a SiO 2 film 105 are sequentially formed. The formation of the phosphorus-doped polycrystalline Si film is performed using Si
The test was performed at a temperature of 580 ° C. using H 4 gas and PH 3 gas.
【0037】次に、SiO2膜105上に、スピン塗布
法によりノボラック樹脂からなる厚さ1μmの下層レジ
スト膜を形成し、さらにその上にトリメチルシリルメチ
ルスチレンとメチルメタクリレートとの共重合体からな
る厚さ0.2μmの上層レジスト膜をスピン塗布法によ
り形成した。その後、マスクを介して波長13nm、強
度500mJ/cm2の軟X線を照射し、引き続きガス
圧0.27PaでSF6ガスを用いた反応性イオンエッ
チングを行って、上層レジスト膜にパターンを形成し
た。さらに、これをマスクにして、ガス圧1.3Pa
で、酸素反応性イオンエッチングを行って、下層レジス
ト膜にパターンを転写した。これをマスクにして、ガス
圧0.27Paの条件でCHF3ガスを用いた反応性イ
オンエッチングを行って、幅0.1μmのゲート電極1
04を形成した。Next, a 1 μm-thick lower resist film made of a novolak resin is formed on the SiO 2 film 105 by a spin coating method, and a lower resist film made of a copolymer of trimethylsilylmethylstyrene and methyl methacrylate is further formed thereon. An upper resist film having a thickness of 0.2 μm was formed by a spin coating method. Thereafter, soft X-rays having a wavelength of 13 nm and an intensity of 500 mJ / cm 2 are irradiated through a mask, and subsequently, reactive ion etching is performed at a gas pressure of 0.27 Pa using SF 6 gas to form a pattern on the upper resist film. did. Further, using this as a mask, a gas pressure of 1.3 Pa
Then, oxygen-reactive ion etching was performed to transfer the pattern to the lower resist film. Using this as a mask, reactive ion etching was performed using CHF 3 gas under the conditions of a gas pressure of 0.27 Pa to form a gate electrode 1 having a width of 0.1 μm.
04 was formed.
【0038】次に、トランジスタの拡散層106(a)
(b)となる部分に砒素をイオン注入し、850℃、1
5分のN2アニールを行い、CVD法でゲート電極10
4の側壁部にSiO2膜107を形成し、電気的に絶縁
した後、トランジスタの拡散層106(a)(b)表面
を露出させた。Next, the diffusion layer 106 (a) of the transistor
Arsenic is ion-implanted into the portion to be (b),
After performing N 2 annealing for 5 minutes, the gate electrode 10 is
After a SiO 2 film 107 was formed on the side wall of No. 4 and electrically insulated, the surfaces of the diffusion layers 106 (a) and (b) of the transistor were exposed.
【0039】以下、通常の方法で、リンガラス(PS
G)の絶縁膜108を形成し、これにコンタクトホール
(図示せず)を設け、電極配線、層間絶縁膜、そのホー
ル内に第2配線(いずれも図示せず)を形成し、パッシ
ベーション工程を行い、半導体装置を製造した。Hereinafter, phosphorus glass (PS)
G), an insulating film 108 is formed, a contact hole (not shown) is provided therein, an electrode wiring, an interlayer insulating film, and a second wiring (both not shown) are formed in the hole, and a passivation step is performed. Then, a semiconductor device was manufactured.
【0040】[0040]
【発明の効果】本発明のドライ現像方法によれば、酸素
反応性イオンエッチング耐性の高いシリコン含有レジス
ト膜を、ドライプロセスによりパターニングすることが
可能となり、解像度の高い極微細パターンを、高いスル
ープットで形成することができた。また、本発明の半導
体装置の製造方法によれば、半導体素子の極微細パター
ンを形状劣化なく形成することができた。According to the dry developing method of the present invention, a silicon-containing resist film having high resistance to oxygen-reactive ion etching can be patterned by a dry process, and an ultrafine pattern having high resolution can be formed at high throughput. Could be formed. Further, according to the method of manufacturing a semiconductor device of the present invention, an extremely fine pattern of a semiconductor element can be formed without shape deterioration.
【図1】従来法によるドライ現像方法のプロセスを示す
説明図。FIG. 1 is an explanatory view showing a process of a conventional dry developing method.
【図2】本発明の実施例1のドライ現像方法のプロセス
を示す説明図。FIG. 2 is an explanatory diagram illustrating a process of a dry developing method according to a first embodiment of the present invention.
【図3】本発明の実施例2のドライ現像方法に用いるパ
ターン形成装置の構成を示す模式図。FIG. 3 is a schematic diagram illustrating a configuration of a pattern forming apparatus used in a dry developing method according to a second embodiment of the present invention.
【図4】本発明の実施例3に示した半導体装置の断面
図。FIG. 4 is a sectional view of a semiconductor device according to a third embodiment of the present invention.
1、53…シリコン基板 2…下層レジスト膜 3、12、20、55…上層レジスト膜 4…軟X線 5、8、9、13、16、17…フラグメント 6、14…パターン(上層レジスト膜に形成されたパタ
ーン) 7、15…残存レジスト膜 10、18、56、57…パターン 11、19…パターン(下層レジスト膜に転写されたパ
ターン) 21、22、23、24、25…ゲートバルブ 26…プラズマ重合用真空チャンバ 27…光励起化学蒸着用真空チャンバ 28…露光用真空チャンバ 29…反応性イオンエッチング用真空チャンバ 30、31、32、33…ターボ分子ポンプ 34、35、36、37、38…真空バルブ 39、42…高周波電圧印加用電極兼基板ステージ 40、41…基板ステージ 43、44…高周波電圧印加装置 45…対向電極 46…紫外線照射装置 47…軟X線束 48、49…メチルメタクリレートガス 50…トリメチルシリルメチルスチレンガス 51…六フッ化硫黄 52…酸素 54…ポリメチルメタクリレート膜 101…Si単結晶基板 102…素子分離領域 103…ゲート絶縁膜 104…ゲート電極 105、107…SiO2膜 106(a)(b)…拡散層 108…絶縁膜1, 53: silicon substrate 2: lower resist film 3, 12, 20, 55: upper resist film 4: soft X-ray 5, 8, 9, 13, 16, 17: fragment 6, 14: pattern (for upper resist film) 7, 15 ... remaining resist film 10, 18, 56, 57 ... pattern 11, 19 ... pattern (pattern transferred to lower resist film) 21, 22, 23, 24, 25 ... gate valve 26 ... Vacuum chamber for plasma polymerization 27 ... Vacuum chamber for photoexcited chemical vapor deposition 28 ... Vacuum chamber for exposure 29 ... Vacuum chamber for reactive ion etching 30, 31, 32, 33 ... Turbo molecular pump 34, 35, 36, 37, 38 ... Vacuum Valves 39, 42: High-frequency voltage application electrode / substrate stage 40, 41: Substrate stage 43, 44: High-frequency voltage application device 4 5 ... Counter electrode 46 ... Ultraviolet irradiation device 47 ... Soft X-ray flux 48, 49 ... Methyl methacrylate gas 50 ... Trimethylsilylmethylstyrene gas 51 ... Sulfur hexafluoride 52 ... Oxygen 54 ... Polymethyl methacrylate film 101 ... Si single crystal substrate 102 ... Element isolation region 103: gate insulating film 104: gate electrode 105, 107: SiO 2 film 106 (a) (b): diffusion layer 108: insulating film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 曽我 隆 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 伊東 昌昭 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 松坂 尚 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 橘 浩昭 茨城県つくば市東1丁目1番 工業技術 院物質工学工業技術研究所内 (72)発明者 松本 睦良 茨城県つくば市東1丁目1番 工業技術 院物質工学工業技術研究所内 審査官 岩本 勉 (56)参考文献 特開 昭59−53841(JP,A) 特開 平1−154050(JP,A) 特開 平7−92683(JP,A) 特開 平2−23352(JP,A) 特開 昭62−73250(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 7/26 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takashi Soga 1-280 Higashi Koikekubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd. (72) Inventor Masaaki Ito 1-280 Higashi Koikebo, Kokubunji-shi, Tokyo Hitachi, Ltd. Inside the Central Research Laboratory (72) Inventor Takashi Matsuzaka 1-280 Higashi Koikekubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd. (72) Inventor Hiroaki Tachibana 1-1-1-1 Higashi, Tsukuba-shi, Ibaraki Pref. (72) Inventor Mutsuru Matsumoto 1-1-1 Higashi, Tsukuba-shi, Ibaraki Pref. Tsutomu Iwamoto, Examiner, National Institute of Advanced Industrial Science and Technology, Institute of Materials Engineering (56) References JP-A-59-53841 (JP, A) JP-A-1- 154050 (JP, A) JP-A-7-92683 (JP, A) JP-A-2-23352 (JP, A) JP 62-73250 (JP, A) (58 ) investigated the field (Int.Cl. 7, DB name) H01L 21/027 G03F 7/26
Claims (11)
スト膜を少なくとも一層形成する第1の工程、該下層レ
ジスト膜上に、アクリル系モノマーとシリル化オレフィ
ンとの共重合体を含むシリコン含有レジスト材料からな
る上層レジスト膜を、化学蒸着、プラズマ重合又は蒸着
重合により形成する第2の工程、該上層レジスト膜の所
望の部分に電離放射線を照射して露光部の膜厚を減少さ
せる第3の工程及び露光部の上層レジスト膜の残存膜を
ハロゲン又はハロゲン化物を含むガスを用いたドライエ
ッチングにより除去し、上層レジスト膜を所望のパター
ンとする第4の工程を有することを特徴とするドライ現
像方法。1. A first step of forming at least one lower resist film made of a resist material on a substrate, and a silicon-containing resist containing a copolymer of an acrylic monomer and a silylated olefin on the lower resist film. Chemical vapor deposition, plasma polymerization or vapor deposition of upper resist film made of material
A second step of forming by polymerization, a third step of irradiating a desired portion of the upper resist film with ionizing radiation to reduce the thickness of the exposed part, A fourth step of removing the upper resist film by a dry etching using a gas containing a compound to form a desired pattern of the upper resist film.
上記第4の工程の後に、酸素ガスを用いた反応性イオン
エッチングを行い、上記所望のパターンを上記下層レジ
スト膜に転写する第5の工程を有することを特徴とする
ドライ現像方法。 2. The dry developing method according to claim 1, wherein
After the fourth step, reactive ions using oxygen gas
Etching is performed, and the desired pattern is
A fifth step of transferring to a strike film.
Dry development method.
系モノマーとシリル化オレフィンとの共重合体を含むシ
リコン含有レジスト材料からなるレジスト膜を、化学蒸
着、プラズマ重合又は蒸着重合により形成する第1の工
程、該レジスト膜の所望の部分に電離放射線を照射して
露光部の膜厚を減少させる第2の工程及び露光部のレジ
スト膜の残存膜をハロゲン又はハロゲン化物を含むガス
を用いたドライエッチングにより除去し、レジスト膜を
所望のパターンとする第3の工程を有することを特徴と
するドライ現像方法。 3. An acrylic resin on a substrate having a carbon surface.
Containing copolymers of terpolymer monomers and silylated olefins
A resist film made of a resist material containing silicon is chemically vapor-deposited.
First process formed by deposition, plasma polymerization or vapor deposition polymerization
By irradiating a desired portion of the resist film with ionizing radiation.
A second step of reducing the film thickness of the exposed portion and a registration of the exposed portion;
Gas containing halogen or halide
And remove the resist film by dry etching.
And a third step of forming a desired pattern.
Dry development method.
上記第3の工程の後に、酸素ガスを用いた反応性イオン
エッチングを行い、上記所望のパターンを上記基板表面
のカーボンに転写する第4の工程を有することを特徴と
するドライ現像方法。 4. The dry developing method according to claim 3, wherein
After the third step, reactive ions using oxygen gas
Perform etching and apply the desired pattern to the substrate surface
Having a fourth step of transferring to carbon.
Dry development method.
イ現像方法おいて、上記ハロゲン又はハロゲン化物を含
むガスは、塩素、臭素、臭化水素、六フッ化硫黄、四フ
ッ化 硫黄、三フッ化炭化水素又は四フッ化炭素のガスで
あることを特徴とするドライ現像方法。 5. The drive according to claim 1, wherein
B) In the developing method, the halogen or halide is contained.
Gases include chlorine, bromine, hydrogen bromide, sulfur hexafluoride,
With sulfur nitride, hydrocarbon trifluoride or carbon tetrafluoride
A dry development method, characterized in that:
イ現像方法おいて、上記アクリル系モノマーは、アクリ
レート、メタクリレート及びエタクリレートからなる群
から選ばれた少なくとも一種のモノマーであることを特
徴とするドライ現像方法。 6. The drive according to claim 1, wherein :
In the developing method, the acrylic monomer is
Group consisting of acrylate, methacrylate and ethacrylate
At least one monomer selected from
Dry development method as a feature.
記アクリレートは、アルキルアクリレートであり、上記
メタクリレートは、アルキルメタクリレートであり、上
記エタクリレートは、アルキルエタクリレートであるこ
とを特徴とするドライ現像方法。 7. The dry developing method according to claim 6, wherein
The acrylate is an alkyl acrylate,
Methacrylate is an alkyl methacrylate,
The ethacrylate is an alkyl ethacrylate.
And a dry development method.
イ現像方法おいて、上記シリル化オレフィンは、トリメ
チルシリル基、トリメチルシリルメチル基、ペンタメチ
ルジシリル基又はペンタメチルジシリルメチル基を有す
るオレフィンであることを特徴とするドライ現像方法。 8. The drive according to claim 1, wherein :
In the developing method, the silylated olefin is trimmed.
Tylsilyl group, trimethylsilylmethyl group, pentamethyl
Has a rudisilyl group or a pentamethyldisilylmethyl group
A dry developing method characterized by being an olefin.
イ現像方法おいて、上記シリル化オレフィンは、シリル
化スチレンであることを特徴とするドライ現像方法。 9. Dora according to one any one of claims 1 to 7
In the developing method, the silylated olefin is
A dry development method, characterized by being styrene chloride.
上記シリル化スチレンは、トリメチルシリル基、トリメ
チルシリルメチル基、ペンタメチルジシリル基又はペン
タメチルジシリルメチル基を有するスチレンであること
を特徴とするドライ現像方法。 10. The dry developing method according to claim 9, wherein
The silylated styrene is a trimethylsilyl group,
Tylsilylmethyl group, pentamethyldisilyl group or pen
Styrene having a tamethyldisilylmethyl group
A dry development method characterized by the above-mentioned.
ドライ現像方法を、半導体素子製造方法の少なくとも1
部に用いることを特徴とする半導体装置の製造方法。 11. according to any one of claims 1 10
The dry development method is at least one of the semiconductor element manufacturing methods.
A method for manufacturing a semiconductor device, wherein the method is used for a part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20496694A JP3309095B2 (en) | 1994-08-30 | 1994-08-30 | Dry developing method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20496694A JP3309095B2 (en) | 1994-08-30 | 1994-08-30 | Dry developing method and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0869959A JPH0869959A (en) | 1996-03-12 |
JP3309095B2 true JP3309095B2 (en) | 2002-07-29 |
Family
ID=16499253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20496694A Expired - Lifetime JP3309095B2 (en) | 1994-08-30 | 1994-08-30 | Dry developing method and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3309095B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335415A (en) * | 2007-08-10 | 2007-12-27 | Nec Lighting Ltd | Wiring block of lighting fixture, and lighting fixture |
JP7045381B2 (en) * | 2017-08-30 | 2022-03-31 | 富士フイルム株式会社 | Pattern forming method, ion implantation method, laminate, and manufacturing method of electronic device |
WO2020102085A1 (en) | 2018-11-14 | 2020-05-22 | Lam Research Corporation | Methods for making hard masks useful in next-generation lithography |
TWI837391B (en) * | 2019-06-26 | 2024-04-01 | 美商蘭姆研究公司 | Photoresist development with halide chemistries |
CN116705595A (en) | 2020-01-15 | 2023-09-05 | 朗姆研究公司 | Underlayer for photoresist adhesion and dose reduction |
-
1994
- 1994-08-30 JP JP20496694A patent/JP3309095B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0869959A (en) | 1996-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5888309A (en) | Lateral etch inhibited multiple for forming a via through a microelectronics layer susceptible to etching within a fluorine containing plasma followed by an oxygen containing plasma | |
CN1286153C (en) | Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics | |
US5895272A (en) | Ion-implanted resist removal method | |
US11289332B2 (en) | Directional processing to remove a layer or a material formed over a substrate | |
JPH04229621A (en) | Method of processing surface of semiconductor substrate | |
CN1124364A (en) | Beam caused electrographic technology | |
Oehrlein et al. | Surface science issues in plasma etching | |
KR20070037647A (en) | Method for stripping photoresist from etched wafer | |
KR920010775B1 (en) | Method of cleaning silicon surface | |
JPS6360891B2 (en) | ||
CN1816773A (en) | Methods of etching photoresist on substrates | |
CN1304552A (en) | Methods for reducing semiconductor contact resistance | |
JP3309095B2 (en) | Dry developing method and semiconductor device manufacturing method | |
JP3183929B2 (en) | Method for manufacturing semiconductor device | |
Ehara et al. | Planar Interconnection Technology for LSI Fabrication Utilizing Lift‐off Process | |
US4476216A (en) | Method for high resolution lithography | |
JP3160389B2 (en) | Dry etching method | |
US5509995A (en) | Process for anisotropically etching semiconductor material | |
JP2000221699A (en) | Treatment of film | |
JP3204041B2 (en) | Method of forming insulating film | |
JPH0432228A (en) | Dry etching method and manufacture of semiconductor device using it | |
JPS6360898B2 (en) | ||
JP2004207590A (en) | Method of manufacturing semiconductor device | |
JP3179068B2 (en) | Pattern formation method | |
JPS6219053B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080524 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100524 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110524 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |