JP3304895B2 - 補助記録装置の接続方法およびその装置 - Google Patents
補助記録装置の接続方法およびその装置Info
- Publication number
- JP3304895B2 JP3304895B2 JP28676898A JP28676898A JP3304895B2 JP 3304895 B2 JP3304895 B2 JP 3304895B2 JP 28676898 A JP28676898 A JP 28676898A JP 28676898 A JP28676898 A JP 28676898A JP 3304895 B2 JP3304895 B2 JP 3304895B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary recording
- interface
- information processing
- recording device
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に登
録されていない補助記録装置を接続することを可能とす
る補助記録装置接続方法およびそのための装置に関す
る。
録されていない補助記録装置を接続することを可能とす
る補助記録装置接続方法およびそのための装置に関す
る。
【０００２】
【従来の技術】従来、情報処理装置に補助記録装置を接
続した場合、情報処理装置側でどのような補助記録装置
が接続しているのかを確認するために、補助記録装置の
種類、名称を読み出すことを行っている。
続した場合、情報処理装置側でどのような補助記録装置
が接続しているのかを確認するために、補助記録装置の
種類、名称を読み出すことを行っている。
【０００３】しかし、この従来技術には、次のような問
題点が有った。
題点が有った。
【０００４】情報処理装置によっては、補助記録装置の
名称を登録しており、その名称によって自分が使用可能
な補助記録装置かどうかを判断している。この情報処理
装置においては、名称が異なるだけで種類が同じ補助記
録装置を接続しようとしても、情報処理装置は「自分が
使用できない補助記録装置」であると判断し、使うこと
が出来なくなってしまう。
名称を登録しており、その名称によって自分が使用可能
な補助記録装置かどうかを判断している。この情報処理
装置においては、名称が異なるだけで種類が同じ補助記
録装置を接続しようとしても、情報処理装置は「自分が
使用できない補助記録装置」であると判断し、使うこと
が出来なくなってしまう。
【０００５】
【発明が解決しようとする課題】本発明の目的は、従来
技術の上記問題点に鑑み、情報処理装置に補助記録装置
を接続するに際して、情報処理装置に登録されていない
補助記録装置を接続することを可能とする補助記録装置
接続方法およびそのための装置を提供する。
技術の上記問題点に鑑み、情報処理装置に補助記録装置
を接続するに際して、情報処理装置に登録されていない
補助記録装置を接続することを可能とする補助記録装置
接続方法およびそのための装置を提供する。
【０００６】
【課題を解決するための手段】本発明による補助記録装
置のための装置は、情報処理装置に補助記録装置を接続
するため、情報処理装置に接続される情報処理装置側の
インターフェースと補助記録装置に接続される補助記録
装置側のインターフェースとに接続されるバッファ回路
であって、該バッファ回路は、補助記録装置側のインタ
ーフェースから情報処理装置側のインターフェースへの
信号伝達を行うためのバッファと、情報処理装置側のイ
ンターフェースから補助記録装置側のインターフェース
への信号伝達を行うためのバッファと、情報処理装置側
のインターフェースに接続されるインターフェースコン
トローラと、該インタフェースコントローラトとメモリ
に接続され、制御新信号線により前記２つのバッファの
動作を制御するＣＰＵから成ることを特徴とする。
置のための装置は、情報処理装置に補助記録装置を接続
するため、情報処理装置に接続される情報処理装置側の
インターフェースと補助記録装置に接続される補助記録
装置側のインターフェースとに接続されるバッファ回路
であって、該バッファ回路は、補助記録装置側のインタ
ーフェースから情報処理装置側のインターフェースへの
信号伝達を行うためのバッファと、情報処理装置側のイ
ンターフェースから補助記録装置側のインターフェース
への信号伝達を行うためのバッファと、情報処理装置側
のインターフェースに接続されるインターフェースコン
トローラと、該インタフェースコントローラトとメモリ
に接続され、制御新信号線により前記２つのバッファの
動作を制御するＣＰＵから成ることを特徴とする。
【０００７】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
を参照して説明する。
【０００８】図1は本発明の実施形態における構成を示
すブロック図である。図１に示すように、本実施形態
は、情報処理装置１が補助記録装置２に対し、インタフ
ェース３を介して接続されている場合、その間にバッフ
ァ回路４を接続する。これによりインタフェース３は二
分割されるが、情報処理装置１側をインタフェース３−
１、補助記録装置２側をインタフェース３−２と称す
る。
すブロック図である。図１に示すように、本実施形態
は、情報処理装置１が補助記録装置２に対し、インタフ
ェース３を介して接続されている場合、その間にバッフ
ァ回路４を接続する。これによりインタフェース３は二
分割されるが、情報処理装置１側をインタフェース３−
１、補助記録装置２側をインタフェース３−２と称す
る。
【０００９】バッファ回路４内部にはインタフェース３
−１とインタフェース３−２を繋ぐためにバッファＡ５
とバッファＢ６が用意され、バッファＡ５はインタフェ
ース３−２からインタフェース３−１への信号伝達を行
い、またバッファＢ６はインタフェース３−１からイン
タフェース３−２への信号伝達を行う。これとは別にイ
ンタフェース３−１にはインタフェースコントローラ７
が接続され、インタフェースコントローラ７はＣＰＵ８
により制御される。またＣＰＵ８はメモリ９と接続され
ると共に制御新信号線１０によりバッファＡ５とバッフ
ァＢ６の動作を制御する。
−１とインタフェース３−２を繋ぐためにバッファＡ５
とバッファＢ６が用意され、バッファＡ５はインタフェ
ース３−２からインタフェース３−１への信号伝達を行
い、またバッファＢ６はインタフェース３−１からイン
タフェース３−２への信号伝達を行う。これとは別にイ
ンタフェース３−１にはインタフェースコントローラ７
が接続され、インタフェースコントローラ７はＣＰＵ８
により制御される。またＣＰＵ８はメモリ９と接続され
ると共に制御新信号線１０によりバッファＡ５とバッフ
ァＢ６の動作を制御する。
【００１０】本実施形態では、バッファ回路４内のイン
タフェースコントローラ７が、情報処理装置１から補助
記録装置２に対して発行された補助記録装置種類・名称
を確認するコマンドを検出した場合、ＣＰＵ８はバッフ
ァＡ５及びバッファＢ６を非稼働状態とし、補助記録装
置２に代わって補助記録装置の種類・名称を情報処理装
置１に回答する。このため、情報処理装置に登録されて
いない補助記録装置であっても接続することが可能とな
る。
タフェースコントローラ７が、情報処理装置１から補助
記録装置２に対して発行された補助記録装置種類・名称
を確認するコマンドを検出した場合、ＣＰＵ８はバッフ
ァＡ５及びバッファＢ６を非稼働状態とし、補助記録装
置２に代わって補助記録装置の種類・名称を情報処理装
置１に回答する。このため、情報処理装置に登録されて
いない補助記録装置であっても接続することが可能とな
る。
【００１１】本実施形態における接続動作について、図
面を参照して具体的に説明する。
面を参照して具体的に説明する。
【００１２】通常状態において、補助記録装置２より情
報処理装置１に送られる信号はインタフェース３−２を
介してバッファＡ５に一度蓄積されてからインタフェー
ス３−１を介して情報処理装置１に送られる。また、情
報処理装置１より補助記録装置２に送られる信号は、イ
ンタフェース３−１を介してバッファＢ６に一度蓄積さ
れてからインタフェース３−２を介して補助記録装置２
に送られる。
報処理装置１に送られる信号はインタフェース３−２を
介してバッファＡ５に一度蓄積されてからインタフェー
ス３−１を介して情報処理装置１に送られる。また、情
報処理装置１より補助記録装置２に送られる信号は、イ
ンタフェース３−１を介してバッファＢ６に一度蓄積さ
れてからインタフェース３−２を介して補助記録装置２
に送られる。
【００１３】この信号のやり取りは、バッファ回路４内
のインタフェースコントローラ７でモニタを行ってい
る。このモニタ結果はＣＰＵ８に送られる。このモニタ
作業により、情報処理装置１から補助記録装置２に対
し、補助記録装置２の種類・名称を示す照会データ（In
quiryデータ）の転送を促すコマンドを認識した場合、
ＣＰＵ８はバッファＡ５及びバッファＢ６の動作を制御
新信号線１０を介して停止させると共に、メモリ９に蓄
積しておいた情報処理装置１が認識可能な照会データを
インタフェースコントローラ７により情報処理装置１に
回答する。
のインタフェースコントローラ７でモニタを行ってい
る。このモニタ結果はＣＰＵ８に送られる。このモニタ
作業により、情報処理装置１から補助記録装置２に対
し、補助記録装置２の種類・名称を示す照会データ（In
quiryデータ）の転送を促すコマンドを認識した場合、
ＣＰＵ８はバッファＡ５及びバッファＢ６の動作を制御
新信号線１０を介して停止させると共に、メモリ９に蓄
積しておいた情報処理装置１が認識可能な照会データを
インタフェースコントローラ７により情報処理装置１に
回答する。
【００１４】次に、本発明の他の実施形態について図面
を参照して説明する。
を参照して説明する。
【００１５】図2は本発明の別の実施形態における構成
を示すブロック図である。本実施形態は、図２に示すよ
うに、先のインタフェースコントローラに代えて、メモ
リマップとＣＰＵとの組み合わせによるものである。
を示すブロック図である。本実施形態は、図２に示すよ
うに、先のインタフェースコントローラに代えて、メモ
リマップとＣＰＵとの組み合わせによるものである。
【００１６】バッファ回路４内部にはインタフェース３
−１とインタフェース３−２を繋ぐためにバッファＡ５
およびメモリマップ１１とバッファＢ６が用意され、バ
ッファＡ５およびメモリマップ１１はインタフェース３
−２からインタフェース３−１への信号伝達を行い、ま
たバッファＢ６はインタフェース３−１からインタフェ
ース３−２への信号伝達を行う。メモリマップ１１はＣ
ＰＵ８により制御される。またＣＰＵ８はメモリ９と接
続されている。
−１とインタフェース３−２を繋ぐためにバッファＡ５
およびメモリマップ１１とバッファＢ６が用意され、バ
ッファＡ５およびメモリマップ１１はインタフェース３
−２からインタフェース３−１への信号伝達を行い、ま
たバッファＢ６はインタフェース３−１からインタフェ
ース３−２への信号伝達を行う。メモリマップ１１はＣ
ＰＵ８により制御される。またＣＰＵ８はメモリ９と接
続されている。
【００１７】本実施形態における接続動作について、図
面を参照して具体的に説明する。
面を参照して具体的に説明する。
【００１８】補助記録装置２より情報処理装置１に送ら
れる信号は一度メモリマップ１１に展開される。ＣＰＵ
８はメモリマップ１１に蓄積された信号を解析するの
で、これを利用してあらかじめ照会データと認識した場
合に、メモリマップ上の照会データの書き換えを行う。
この書き換えはメモリ９に保存してあるテーブルを用い
ることにより行う。この書き換え後のデータが補助記録
装置２に代わって照会データとして情報処理装置１に送
られる。
れる信号は一度メモリマップ１１に展開される。ＣＰＵ
８はメモリマップ１１に蓄積された信号を解析するの
で、これを利用してあらかじめ照会データと認識した場
合に、メモリマップ上の照会データの書き換えを行う。
この書き換えはメモリ９に保存してあるテーブルを用い
ることにより行う。この書き換え後のデータが補助記録
装置２に代わって照会データとして情報処理装置１に送
られる。
【００１９】いま、情報処理装置１から補助記録装置２
に接続する要求がある場合、先ずＣＰＵ８からメモリ９
の書き換え内容を補助記録装置に代わって回答すること
により、情報処理装置１は特定の補助記録装置２に対し
て予め設定していた補助記録装置として認識することが
可能となる。情報処理装置１は、バッファ回路４から接
続された補助記録装置２が使用可能な装置であると回答
を受けて、該補助記録装置２が使用可能な装置と認識す
る。認識した後は、補助記録装置を作動するときに、そ
の補助記録装置に適応したデータを送出する。
に接続する要求がある場合、先ずＣＰＵ８からメモリ９
の書き換え内容を補助記録装置に代わって回答すること
により、情報処理装置１は特定の補助記録装置２に対し
て予め設定していた補助記録装置として認識することが
可能となる。情報処理装置１は、バッファ回路４から接
続された補助記録装置２が使用可能な装置であると回答
を受けて、該補助記録装置２が使用可能な装置と認識す
る。認識した後は、補助記録装置を作動するときに、そ
の補助記録装置に適応したデータを送出する。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
情報処理装置が接続可能であると認識していない補助記
録装置であっても、補助記録装置の代わりに、バッファ
回路が情報処理装置の認識出来る照会データを回答する
ことにより接続可能となる効果を得ることができる。
情報処理装置が接続可能であると認識していない補助記
録装置であっても、補助記録装置の代わりに、バッファ
回路が情報処理装置の認識出来る照会データを回答する
ことにより接続可能となる効果を得ることができる。
【図１】本発明の実施形態における構成を示すブロック
図
図
【図２】本発明の別の実施形態における構成を示すブロ
ック図
ック図
１ 情報処理装置 ２ 補助記録装置 ３-１，３-２ インターフェース ４ バッファ回路 ５ バッファＡ ６ バッファＢ ７ インターフェースコントローラ ８ ＣＰＵ ９ メモリ １０ 制御新信号線 １１ メモリマップ
Claims (4)
- 【請求項１】 情報処理装置に補助記録装置を接続する
ため、情報処理装置に接続される情報処理装置側のイン
ターフェースと補助記録装置に接続される補助記録装置
側のインターフェースとに接続されるバッファ回路であ
って、該バッファ回路は、補助記録装置側のインターフ
ェースから情報処理装置側のインターフェースへの信号
伝達を行うためのバッファと、情報処理装置側のインタ
ーフェースから補助記録装置側のインターフェースへの
信号伝達を行うためのバッファと、情報処理装置側のイ
ンターフェースに接続されるインターフェースコントロ
ーラと、該インタフェースコントローラトとメモリに接
続され、制御新信号線により前記２つのバッファの動作
を制御するＣＰＵから成ることを特徴とする補助記録装
置のための接続装置。 - 【請求項２】 インターフェースコントローラが、情報
処理装置から補助記録装置に対して発行された補助記録
装置種類・名称を確認するコマンドを検出し、検出した
時、ＣＰＵは２つのバッファを非稼働状態とし、補助記
録装置に代わって補助記録装置の種類・名称を情報処理
装置に回答することを特徴とする請求項１記載の補助記
録装置のための接続装置。 - 【請求項３】 上記メモリが、情報処理装置に回答する
補助記録装置の種類・名称を記憶していることを特徴と
する請求項１または２記載の補助記録装置のための接続
装置。 - 【請求項４】 情報処理装置に補助記録装置を接続する
ため、情報処理装置に接続される情報処理装置側のイン
ターフェースと補助記録装置に接続される補助記録装置
側のインターフェースとに接続されるバッファ回路であ
って、該バッファ回路は、補助記録装置側のインターフ
ェースから情報処理装置側のインターフェースへの信号
伝達を行うためのバッファおよびメモリマップと、情報
処理装置側のインターフェースから補助記録装置側のイ
ンターフェースへの信号伝達を行うためのバッファと、
前記メモリマップに蓄積されたデータを解析し、またデ
ータの書き換えを行うＣＰＵから成ることを特徴とする
補助記録装置のための接続装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28676898A JP3304895B2 (ja) | 1998-10-08 | 1998-10-08 | 補助記録装置の接続方法およびその装置 |
| US09/412,563 US6324593B1 (en) | 1998-10-08 | 1999-10-05 | Connection method and device for auxiliary storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28676898A JP3304895B2 (ja) | 1998-10-08 | 1998-10-08 | 補助記録装置の接続方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000112665A JP2000112665A (ja) | 2000-04-21 |
| JP3304895B2 true JP3304895B2 (ja) | 2002-07-22 |
Family
ID=17708807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28676898A Expired - Fee Related JP3304895B2 (ja) | 1998-10-08 | 1998-10-08 | 補助記録装置の接続方法およびその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6324593B1 (ja) |
| JP (1) | JP3304895B2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475836A (en) * | 1987-04-01 | 1995-12-12 | Lotus Development Corporation | Interface for providing access to external data sources/sinks |
| EP0419869A3 (en) * | 1989-09-29 | 1992-06-03 | Kabushiki Kaisha Toshiba | Personal computer for accessing two types of extended memories having different memory capacities |
| EP0456923B1 (en) | 1990-05-14 | 1994-10-26 | International Business Machines Corporation | Display system |
| JPH06223026A (ja) | 1993-01-22 | 1994-08-12 | Oki Electric Ind Co Ltd | メモリユニットを具備する情報処理システム |
| JP3227947B2 (ja) | 1993-11-15 | 2001-11-12 | 富士ゼロックス株式会社 | ネットワークプリンタ |
| US6012634A (en) * | 1995-03-06 | 2000-01-11 | Motorola, Inc. | Dual card and method therefor |
| JPH09185460A (ja) | 1995-12-28 | 1997-07-15 | Nec Eng Ltd | 外部記憶装置制御システム |
| US5872940A (en) * | 1996-04-01 | 1999-02-16 | Motorola, Inc. | Programmable read/write access signal and method therefor |
-
1998
- 1998-10-08 JP JP28676898A patent/JP3304895B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-05 US US09/412,563 patent/US6324593B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000112665A (ja) | 2000-04-21 |
| US6324593B1 (en) | 2001-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3304895B2 (ja) | 補助記録装置の接続方法およびその装置 | |
| JPH03201105A (ja) | 視覚補正位置決め装置 | |
| JP3457641B2 (ja) | 磁気テープ制御装置 | |
| US20010005877A1 (en) | System for data transmission to recording device | |
| JP2001313690A (ja) | 通信制御装置および方法 | |
| JP2001209594A (ja) | リモコン通信システム | |
| JPH10243043A (ja) | 自動電源投入装置によるリモート通信方式 | |
| JP3114218B2 (ja) | データ処理装置およびデータ通信システム | |
| JP3664139B2 (ja) | Ｓｃｓｉインタフェース制御装置のリトライ処理方式 | |
| JPH11355495A (ja) | ファクシミリモデム装置 | |
| JP2838911B2 (ja) | 電子ディスクサブシステム | |
| JP2641892B2 (ja) | アダプタ識別番号の変更方法 | |
| JPH0520252A (ja) | 情報処理システムの登録方式 | |
| JP2002342177A (ja) | Ｕｓｂデータモニタ方法及びモニタ装置 | |
| JPH05108843A (ja) | データロガー装置 | |
| JPH0270142A (ja) | 通信制御方法および装置 | |
| JPH04358230A (ja) | Ｃｐｕ間の動作確認方法 | |
| JPH04268847A (ja) | 通信装置及び通信方法 | |
| JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
| KR19990058631A (ko) | 디엠에이 콘트롤러 | |
| JP2002024152A (ja) | データ転送装置およびその方法 | |
| JPS60178556A (ja) | 状態表示方式 | |
| JPH0695288B2 (ja) | 産業用ロボット相互間の制御信号の伝送方法 | |
| JPS63149753A (ja) | デ−タ処理装置 | |
| JPH03210827A (ja) | データキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |