JP3301564B2 - Multilayer chip inductor - Google Patents
Multilayer chip inductorInfo
- Publication number
- JP3301564B2 JP3301564B2 JP20054193A JP20054193A JP3301564B2 JP 3301564 B2 JP3301564 B2 JP 3301564B2 JP 20054193 A JP20054193 A JP 20054193A JP 20054193 A JP20054193 A JP 20054193A JP 3301564 B2 JP3301564 B2 JP 3301564B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip inductor
- external electrodes
- multilayer chip
- chip body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、積層型チップインダク
タに関するものであり、特に外部電極の安価な構造に関
し、さらには内部のコイルに発生する磁力線の方向の認
識手段に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer chip inductor, and more particularly to an inexpensive structure of external electrodes, and more particularly, to a means for recognizing a direction of a magnetic field generated in an internal coil.
【０００２】[0002]
【従来の技術】従来のチップインダクタは絶縁被覆を有
する導電線を磁芯の回りに巻装してコイルを形成したも
のである。（以下、巻線型と記述する。）しかし、この
方法では小型化に限界があり、また、巻線作業により量
産性にも問題があった。上記の解決策として、特開昭４
８−８１０５７号公報、米国特許第３７６５０８２号に
示されるように、ドクターブレード法によってグリーン
シートを形成し、スルーホールを打ち抜き、Ｕ字状の導
電パターンを印刷し、スルーホールを介して、隣接する
グリーンシートの導電パターンの端部同士が電気的に接
続し、かつ積層方向にコイルが重畳するように積層し、
熱圧着することにより一体化し、焼成することにより製
造するチップインダクタが提案されている。（以下、シ
ート法と記述する。）また、特公昭５７−３９５２１号
公報には、複数個の約半ターン分の印刷導体パターン間
に印刷フェライト磁性体層を介在し、かつ縁端部を介し
て接続して導電パターンが積層方向に重畳するコイルを
形成することにより一体化し、焼成するチップインダク
タが提案されている。（以下、印刷法と記述する。）2. Description of the Related Art A conventional chip inductor is formed by winding a conductive wire having an insulating coating around a magnetic core to form a coil. (Hereinafter, it is referred to as a winding type.) However, this method has a limitation in downsizing, and also has a problem in mass productivity due to winding work. The above solution is disclosed in
As shown in JP-A-8-81057 and U.S. Pat. No. 3,765,082, a green sheet is formed by a doctor blade method, a through-hole is punched out, a U-shaped conductive pattern is printed, and a green sheet is formed through the through-hole. The ends of the conductive patterns of the green sheet are electrically connected to each other, and the coils are stacked so that the coils overlap in the stacking direction.
There has been proposed a chip inductor manufactured by being integrated by thermocompression bonding and fired. (Hereinafter referred to as the sheet method.) In Japanese Patent Publication No. 57-39521, a printed ferrite magnetic material layer is interposed between a plurality of printed conductor patterns for about a half turn, and an edge portion is interposed. There has been proposed a chip inductor that is integrated and fired by forming a coil in which conductive patterns are superposed in the stacking direction by being connected together. (Hereinafter referred to as printing method.)
【０００３】[0003]
【発明が解決しようとする課題】前記シート法や印刷法
による、一体焼成のチップインダクタでは、コイルの周
囲が磁性体で被われているため、外部への磁力線の漏れ
は巻線型に比べて少ない。 しかしながら、いくらかの
磁力線は漏れており、大きなチップインダクタを得るた
め、上記チップインダクタを直列に接続して使用する場
合、それぞれのコイルが発生する磁力線の相対方向によ
り、カップリングやデカップリング等の相互作用が発生
し、直列による合成チップインダクタンスは単一の素子
の単なる和にならない。すなわち、２個のチップインダ
クタの幾何学的な配置は同一であっても、２つのコイル
の発生する磁力線の方向の相対関係は３通りあり、得ら
れる合成チップインダクタンスは３つの異なった値をと
る。さらに、多数個を直列に使用する場合は、得られる
合成チップインダクタンスは、より多様な値をとるよう
になる。従って、目的とするチップインダクタンスを得
るためには、実装後、実際にチップインダクタンスを測
定して確認し、素子の向きを変更することで可能である
が、現実的には表面実装部品として、直列に接続した使
用方法は不可能である。以上のように、チップインダク
タ素子から漏れる磁力線の方向を認識する手段が無いた
め、現実的には、直列接続して使用できないという問題
点があった。また、図４に示す従来の積層チップインダ
クタにおいては、外部電極２はチップ本体１の５面の全
てにＡｇのような貴金属を使用して形成され、積層チッ
プインダクタのコストアツプを招くという問題点もあっ
た。さらに、外部電極は本来、チップ本体の内部電極
と、実装、半田付け後の基板配線とを電気的に接続する
ために設けられているものであるが、従来のチップイン
ダクタの外部電極の表面積は必要以上に大きい。従っ
て、半田付け時に必要以上の半田が接続部および外部電
極表面に付着し、半田付け後に基板にたわみ、曲げ等の
応力が加わった場合、接続部で破断しやすい等、半田付
け後の接続信頼性が低いという問題点もあった。本発明
は、上記問題点を解決し、チップインダクタを直列接続
で使用する場合、一定の合成チップインダクタンスが得
られるように、コイルに直流電流を流した際、発生する
磁力線の方向を認識できる手段を安価に有し、かつ、半
田付け後の接続信頼性が高い積層チップインダクタを提
供するものである。In the case of a monolithically fired chip inductor formed by the sheet method or the printing method, since the periphery of the coil is covered with a magnetic material, leakage of lines of magnetic force to the outside is smaller than that of the wound type. . However, some lines of magnetic force are leaking, and in order to obtain a large chip inductor, when the above-mentioned chip inductors are connected in series and used, depending on the relative direction of the lines of magnetic force generated by each coil, mutual coupling and decoupling etc. The effect occurs, and the combined chip inductance in series is not just the sum of a single element. That is, even though the geometrical arrangement of the two chip inductors is the same, there are three types of relative relationships in the directions of the lines of magnetic force generated by the two coils, and the resulting combined chip inductance takes three different values. . Furthermore, when a large number are used in series, the resultant combined chip inductance takes more various values. Therefore, in order to obtain the desired chip inductance, it is possible to actually measure and confirm the chip inductance after mounting and change the orientation of the element. It is not possible to use it connected to. As described above, since there is no means for recognizing the direction of the magnetic force lines leaking from the chip inductor element, there is a problem in that it is not possible to connect them in series and use them in reality. Further, in the conventional multilayer chip inductor shown in FIG. 4, the external electrodes 2 are formed on all five surfaces of the chip body 1 using a noble metal such as Ag, which causes a problem that the cost of the multilayer chip inductor is increased. there were. Furthermore, the external electrodes are originally provided to electrically connect the internal electrodes of the chip body to the board wiring after mounting and soldering, but the surface area of the external electrodes of the conventional chip inductor is Larger than necessary. Therefore, more solder than necessary adheres to the connection part and external electrode surface during soldering, and if stress such as bending or bending is applied to the board after soldering, the connection part is likely to break at the connection part. There was also a problem that the property was low. Means for Solving the Problems The present invention solves the above problems, and means for recognizing a direction of a magnetic field line generated when a DC current is applied to a coil so that a fixed combined chip inductance is obtained when chip inductors are used in series connection. To provide a multilayer chip inductor having high reliability at low cost and high connection reliability after soldering.
【０００４】[0004]
【課題を解決するための手段】上記問題点を解決する方
法として、図１に一例を示すように、チップ本体
（１）、前記チップ本体（１）の両端から露出するよう
前記チップ本体（１）の内部に埋設された内部導体（図
示せず）、および前記チップ本体（１）の両端部分に被
覆されかつ前記内部導体の露出する部分に電気的に接続
された一対の外部電極（２，２）からなる積層チップイ
ンダクタにおいて、前記一対の外部電極（２，２）の少
なくとも一方の外部電極が前記チップ本体の表面の磁力
線の方向を除く４面（図４の２ｂ〜２ｅ）以下に形成さ
れることを特徴とする積層チップインダクタである。本
発明では磁性体印刷層または磁性体グリーンシートと印
刷導体パターンを積層し、一体焼成した積層チップイン
ダクタであって、積層方向に重畳するコイル状の導体パ
ターンを有し、前記コイル状の導電パターンに直流電流
を流した際、発生する磁力線の方向を認識できる手段を
有し、前記導体パターンの両端部が、積層方向にほぼ垂
直な２側面に延長し、前記２側面に、外部電極端子が形
成されているものである。本発明において前記発生する
磁力線の方向を認識できる手段として、外部電極の形成
に方向性を設けることとした。すなわち、図１におい
て、外部電極２を従来のように５面（図４の２ａ〜２
ｅ）全面に形成するのではなく磁力線の方向を除く４面
（図４の２ｂ〜２ｅ）以下に形成することにより外部電
極の無い面１ａ，１ｂの有無で前記磁力線の方向を表示
できる。そして、表面実装時に積層チップインダクタを
パーツフィーダ等に供給する際、パーツフィーダ等に前
記外部電極の有無を検出するセンサを設けておけば、高
速で前記磁力線の方向を認識しつつ表面実装することが
可能である。なお、図２に示すように積層チップインダ
クタを基板４に表面実装する際、半田３に接する面にだ
け外部電極２を設けたので、高価なＡｇ等の貴金属の使
用量を低減することができ、かつ半田付け時に必要以上
の半田が接続部および外部電極表面に付着することがな
いため、半田付け後の接続信頼性を向上させることがで
きる。ここで、図１においては外部電極２が各々積層チ
ップインダクタの４面に形成した例を示したが、図３に
示すように両端面２ａの全面に亘って設けなくても良
く、更に２ｂ，２ｃ面を省略することもでき、機能的に
は両端面２ｄ一面のみに形成してもよい。As a method for solving the above problems, as shown in FIG. 1 as an example, a chip body (1) and the chip body (1) are exposed from both ends of the chip body (1). ), And a pair of external electrodes (2, 2) covered at both ends of the chip body (1) and electrically connected to exposed portions of the internal conductor. 2) At least one of the pair of external electrodes (2, 2) has a magnetic force on the surface of the chip body.
A multilayer chip inductor characterized by being formed on four or less surfaces (2b to 2e in FIG. 4) excluding the direction of a line . The present invention is a laminated chip inductor obtained by laminating a magnetic printed layer or a magnetic green sheet and a printed conductor pattern and integrally firing, having a coil-shaped conductor pattern overlapping in the laminating direction, wherein the coil-shaped conductive pattern is provided. Has a means for recognizing the direction of the lines of magnetic force generated when a direct current is passed through, and both end portions of the conductor pattern extend to two side surfaces substantially perpendicular to the laminating direction, and external electrode terminals are provided on the two side surfaces. It has been formed. In the present invention, as means for recognizing the direction of the generated lines of magnetic force, directivity is provided in the formation of the external electrodes. That is, in FIG. 1, the external electrodes 2 are connected to five surfaces (2a to 2 in FIG.
e) The direction of the lines of magnetic force can be indicated by the presence or absence of the surfaces 1a and 1b without external electrodes by forming not more than four surfaces (2b to 2e in FIG. 4) excluding the directions of the lines of magnetic force instead of forming the entire surface. Then, when supplying the multilayer chip inductor to the parts feeder or the like during surface mounting, if a sensor for detecting the presence or absence of the external electrode is provided on the parts feeder or the like, the surface mounting can be performed while recognizing the direction of the magnetic field lines at high speed. Is possible. When the multilayer chip inductor is surface-mounted on the substrate 4 as shown in FIG. 2, since the external electrodes 2 are provided only on the surface in contact with the solder 3, the amount of expensive noble metals such as Ag can be reduced. In addition, since more solder than necessary does not adhere to the connection portion and the surface of the external electrode at the time of soldering, the connection reliability after soldering can be improved. Here, FIG. 1 shows an example in which the external electrodes 2 are formed on the four surfaces of the multilayer chip inductor, but need not be provided over the entire end surfaces 2a as shown in FIG. The 2c surface may be omitted, and functionally, it may be formed on only one end surface 2d.
【０００５】[0005]
【作用】本発明にかかる積層チップインダクタの最上層
のグリーンシートに形成されたスルーホールは、スルー
ホールに近い外部電極（導電パターンが形成されたグリ
ーンシートの内、最下層の導電パターンに接続される）
を陽極として、直流電流を流したとき、スルーホールが
形成された側面（上面）に磁力線が素子の内部から表面
の方向に発生する。本発明によれば、素子の内部のコイ
ルに直流電流を流した際、発生する磁力線の方向を認識
できる手段を有するため、素子を直列に接続した場合の
合成チップインダクタンスの評価および制御が可能とな
る。また、機能上、必要十分な部分のみに外部電極を形
成するのでＡｇの様な高価な貴金属の使用量を低減する
ことができ、また、半田付け後の接続信頼性を向上させ
ることができる。なお、製造方法は特に限定するもので
はないが、図１に示すチップ本体１を溶けたＡｇにディ
ッピング（ｄｉｐｐｉｎｇ）する際に、多数のチップ本
体を保持する空洞を有する保持治具によって傾けた状態
に保持しておけば容易に図１に示すチップ本体１ａにＡ
ｇなどを付着させない外部電極構造が得られる。The through hole formed in the uppermost green sheet of the multilayer chip inductor according to the present invention is connected to an external electrode close to the through hole (the lowermost conductive pattern of the green sheet having the conductive pattern formed thereon). )
When a direct current is passed through the electrode as an anode, magnetic lines of force are generated from the inside of the element toward the surface on the side surface (upper surface) where the through hole is formed. According to the present invention, it is possible to evaluate and control the combined chip inductance when the elements are connected in series, because the apparatus has means for recognizing the direction of the generated magnetic field lines when a direct current is applied to the coil inside the element. Become. In addition, since the external electrodes are formed only in necessary and sufficient portions in terms of function, the amount of expensive noble metal such as Ag can be reduced, and the connection reliability after soldering can be improved. Although the manufacturing method is not particularly limited, when the chip body 1 shown in FIG. 1 is dipped into molten Ag, the chip body 1 is tilted by a holding jig having a cavity for holding a large number of chip bodies. If the chip body 1a shown in FIG.
An external electrode structure to which g or the like does not adhere is obtained.
【０００６】[0006]
【実施例】以下、実施例に従い本発明を詳細に説明す
る。 （実施例１）Ｆｅ2Ｏ3、ＮｉＯ、ＺｎＯ、ＣｕＯを主成
分とするＮｉ−Ｚｎ−Ｃｕフェライト粉末に、有機バイ
ンダーとしてＰＶＢ（ポリビニルブチラール）、可塑剤
としてＢＰＢＧ（ブチルフタリルブチルグリコレー
ト）、有機溶剤としてエタノールおよびブタノールを各
々添加して混合し、スラリーを作成した。このスラリー
をドクターブレード法によりシリコン処理を行ったポリ
エステル製のキャリアフィルム上に厚さ１００μｍのシ
ート状に形成した。これをフィルムから剥離し、約５０
ｍｍ角のシートに切断し、位置合わせ用のガイド穴が設
けられているステンレス製の枠にグリーンシートを貼り
付けた。上記グリーンシートが貼り付けられた枠を、位
置合わせ用のガイドピンが設けられている穴明け金型
に、前記枠のガイド穴を合わせてセットし、所定の位置
にスルーホールを多数形成した。The present invention will be described below in detail with reference to examples. (Example 1) Fe 2 O 3, NiO , ZnO, the Ni-Zn-Cu ferrite powder based on CuO, PVB as an organic binder (polyvinyl butyral), BPBG as a plasticizer (butyl phthalyl butyl glycolate) Then, ethanol and butanol were added and mixed as organic solvents to prepare a slurry. This slurry was formed into a sheet having a thickness of 100 μm on a polyester carrier film subjected to silicon treatment by a doctor blade method. This is peeled off from the film and about 50
The sheet was cut into a sheet of mm square, and a green sheet was attached to a stainless steel frame provided with a guide hole for positioning. The frame to which the green sheet was adhered was set in a punching die provided with guide pins for alignment with the guide holes of the frame, and a large number of through holes were formed at predetermined positions.
【０００７】次に、スルーホールが形成されたグリーン
シートに、前記と同様にガイドピンとガイド穴による位
置合わせ方法により、スルーホールの位置に対して所定
の導体パターンの位置が合うように、銀ペーストにより
導電パターンを印刷した。次に、前記印刷されたグリー
ンシートを、前記と同様にガイドピン、ガイド穴を用い
た位置合わせ方法により、所定の大きさに切断し、積層
金型内に、一つのコイルが形成されるように積み重ね
た。この時、導電パターンおよびスルーホールが形成さ
れていないグリーンシートを上に２枚、下に３枚、さら
に、最上層には直流電流を流したときに内部のコイルが
発生する磁力線の方向が分かるように、スルーホールを
形成したグリーンシート１枚を同時に積層した。次に、
これら積み重ねたグリーンシートを、温度１２０℃、圧
力２００ｋｇ／ｃｍ2の条件で熱圧着し、積層体を作製
した。積層体を切断機でチップ形状に切り離した。これ
を、大気中、５００℃で脱バインダーを行い、続いて、
９００℃で１時間焼成した。さらに、銀を主成分とする
一対の外部電極を図１に示すように４面に塗布し、６０
０℃で焼き付けた。最後に、この外部電極上に電解バレ
ルめっきにより、Ｎｉめっきおよび半田めっきを施し、
図１に示すような積層チップインダクタを得た。[0007] Next, a silver paste is formed on the green sheet having the through-hole formed thereon by a positioning method using guide pins and guide holes in the same manner as described above so that the position of the predetermined conductor pattern is aligned with the position of the through-hole. To print a conductive pattern. Next, the printed green sheet is cut into a predetermined size by a positioning method using guide pins and guide holes in the same manner as described above, so that one coil is formed in the laminated mold. Stacked. At this time, the direction of the magnetic field lines generated by the internal coil when a DC current is applied to the uppermost layer is determined by two upper and three lower green sheets on which the conductive pattern and the through hole are not formed. As described above, one green sheet having a through hole was simultaneously laminated. next,
These stacked green sheets were thermocompression-bonded under the conditions of a temperature of 120 ° C. and a pressure of 200 kg / cm 2 to produce a laminate. The laminate was cut into a chip shape by a cutting machine. This is debindered in air at 500 ° C.
It was baked at 900 ° C. for 1 hour. Further, a pair of external electrodes containing silver as a main component is applied to four surfaces as shown in FIG.
Bake at 0 ° C. Finally, Ni plating and solder plating are applied to the external electrodes by electrolytic barrel plating.
A multilayer chip inductor as shown in FIG. 1 was obtained.
【０００８】[0008]
【発明の効果】以上、説明したように、本発明によれ
ば、素子の内部のコイルに直流電流を流した際、発生す
る磁力線の方向を認識できる手段を有するため、素子を
直列に接続した場合の合成チップインダクタンスの評価
および制御が可能となる。従って、直列接続の実装使用
が可能となる。また、外部電極を必要十分な表面にだけ
塗布したので、Ａｇのような高価な貴金属の使用量を低
減でき、大幅なコストダウンを図ることが可能となる。
さらに、半田付け時に必要以上の半田が接続部および外
部電極表面に付着することがないため、半田付け後の接
続信頼性を向上させることができる。As described above, according to the present invention, when direct current is applied to the coil inside the device, the device has means for recognizing the direction of lines of magnetic force generated, so that the devices are connected in series. In this case, the evaluation and control of the combined chip inductance can be performed. Therefore, it is possible to mount and use in series connection. Further, since the external electrodes are applied only to the necessary and sufficient surface, the amount of expensive noble metal such as Ag can be reduced, and the cost can be significantly reduced.
Further, since more solder than necessary does not adhere to the connection portion and the surface of the external electrode at the time of soldering, the connection reliability after soldering can be improved.
【図１】本発明における作製した積層チップインダクタ
の斜視図である。FIG. 1 is a perspective view of a multilayer chip inductor manufactured according to the present invention.
【図２】積層チップインダクタの基板への表面実装を示
す図である。FIG. 2 is a diagram illustrating surface mounting of a multilayer chip inductor on a substrate.
【図３】本発明における作製した別の積層チップインダ
クタの斜視図である。FIG. 3 is a perspective view of another multilayer chip inductor manufactured according to the present invention.
【図４】従来の積層チップインダクタの斜視図である。FIG. 4 is a perspective view of a conventional multilayer chip inductor.
１ チップ本体 ２ 外部電極 ３ 半田 ４ 基板 1 chip body 2 external electrode 3 solder 4 board
Claims (1)
露出するよう前記チップ本体の内部に埋設された内部導
体、および前記チップ本体の両端部分に被覆され、かつ
前記内部導体の露出する部分に電気的に接続された一対
の外部電極からなる積層チップインダクタにおいて、前
記一対の外部電極の少なくとも一方の外部電極が、前記
チップ本体の表面の磁力線の方向を除く４面以下に形成
されることを特徴とする積層チップインダクタ。1. A chip body, an internal conductor buried inside the chip body so as to be exposed from both ends of the chip body, and electric power applied to both ends of the chip body and exposed to the internal conductor. in the laminated chip inductor consisting coupled to a pair of external electrodes, wherein at least one of the external electrodes of the pair of external electrodes, to be formed on four surfaces below except the direction of magnetic field lines of the surface of the chip body Laminated chip inductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054193A JP3301564B2 (en) | 1993-08-12 | 1993-08-12 | Multilayer chip inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054193A JP3301564B2 (en) | 1993-08-12 | 1993-08-12 | Multilayer chip inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0757935A JPH0757935A (en) | 1995-03-03 |
| JP3301564B2 true JP3301564B2 (en) | 2002-07-15 |
Family
ID=16426027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20054193A Expired - Fee Related JP3301564B2 (en) | 1993-08-12 | 1993-08-12 | Multilayer chip inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301564B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000341024A (en) | 1999-05-13 | 2000-12-08 | K Cera Inc | Helical antenna, its manufacturing facility and its manufacture |
| KR101219003B1 (en) | 2011-04-29 | 2013-01-04 | 삼성전기주식회사 | Chip-type coil component |
| KR20150115184A (en) | 2014-04-03 | 2015-10-14 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board having the same mounted thereon |
| KR102052596B1 (en) * | 2014-06-25 | 2019-12-06 | 삼성전기주식회사 | Chip coil component and manufacturing method thereof |
| JP6946876B2 (en) * | 2017-09-08 | 2021-10-13 | Tdk株式会社 | Electronic components and electronic component equipment |
| JP7017893B2 (en) * | 2017-09-25 | 2022-02-09 | 太陽誘電株式会社 | Multilayer ceramic capacitors |
-
1993
- 1993-08-12 JP JP20054193A patent/JP3301564B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0757935A (en) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3097569B2 (en) | Manufacturing method of multilayer chip inductor | |
| JP4492540B2 (en) | Multilayer coil component and manufacturing method thereof | |
| US20020105788A1 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
| JPH1167554A (en) | Laminated coil component and its manufacture | |
| JP3301564B2 (en) | Multilayer chip inductor | |
| JPH0669040A (en) | Laminated chip inductor and its manufacture | |
| JPH03219605A (en) | Laminated-type inductance element | |
| JPH0363205B2 (en) | ||
| JP4721269B2 (en) | Multilayer inductor | |
| US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
| JPH06215948A (en) | Multilayer inductor | |
| JP2003309021A (en) | Surface-mount element | |
| JP2946261B2 (en) | Manufacturing method of laminated electronic components | |
| JP2938631B2 (en) | Manufacturing method of multilayer ceramic inductor | |
| JPH06196334A (en) | Laminated inductor | |
| JPH06215947A (en) | Multilayer inductor | |
| JPH09312232A (en) | Manufacturing laminated chip inductor | |
| JPH06290953A (en) | Laminated inductor and inductance adjusting method thereof | |
| JP4803406B2 (en) | Electronic component, manufacturing method thereof, and electronic component assembly | |
| JPH11111551A (en) | Production of laminated electrical component | |
| JPH0582344A (en) | Lc filter | |
| JPH07176430A (en) | Laminated inductor and its manufacture | |
| JPH06333744A (en) | Laminated chip bead array | |
| JPH04206910A (en) | Manufacture of laminated coil | |
| JPH07169621A (en) | Stacked chip inductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |