JP3299853B2 - 通信システムおよび通信用中継器 - Google Patents
通信システムおよび通信用中継器Info
- Publication number
- JP3299853B2 JP3299853B2 JP03611795A JP3611795A JP3299853B2 JP 3299853 B2 JP3299853 B2 JP 3299853B2 JP 03611795 A JP03611795 A JP 03611795A JP 3611795 A JP3611795 A JP 3611795A JP 3299853 B2 JP3299853 B2 JP 3299853B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- speed
- host device
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F9/00—Games not otherwise provided for
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
Description
ト装置と複数の端末との間で通信を行う通信システム、
およびその中継器に関する。
との間で通信を行う通信システムでは、ホスト装置の通
信速度よりも端末の通信速度が遅いことがある。
一般に、ゲーム機本体に直接、端末を接続して、ゲーム
機本体と端末との間で通信を行うようになっている。こ
れに対して最近、複数の者が同時にゲームをすることが
できるように、ゲーム機本体に中継器を接続し、その中
継器に同時に複数の端末を接続できるようにして、中継
器を介してホスト装置であるゲーム機本体と複数の端末
との間で通信を行うようにしたものが考えられ、市販さ
れている。この場合、端末の低コスト化をはかるなどの
理由から、端末の通信速度がホスト装置であるゲーム機
本体の通信速度よりも遅いことがある。
ホスト装置の通信速度より遅い通信速度の複数の端末と
の間で通信を行う場合の通信方法としては、従来、次の
2つの方法のいずれかがとられている。
aで示すように、中継器2を介してホスト装置3と第1
の端末4との間で、端末4の通信速度に合う低速実時間
で通信を行い、次に図10(B)の矢印1bで示すよう
に、中継器2を介してホスト装置3と第2の端末5との
間で、同様に低速実時間で通信を行い、次に図10
(C)の矢印1cで示すように、中継器2を介してホス
ト装置3と第3の端末6との間で、同様に低速実時間で
通信を行う、というように、中継器2を介してホスト装
置3と複数の端末4〜6との間で、異なる期間に順次、
それぞれ低速実時間で通信を行う方法である。
ータ転送については、まず図11(A)の矢印7a,7
b,7cで示すように、それぞれの端末4,5,6から
のデータを中継器2に低速で一度に送信して中継器2に
蓄えておき、次に図11(B)の矢印8で示すように、
その蓄えた全データを中継器2からホスト装置3に高速
で送信する方法である。
タ転送については、まず、それぞれの端末4,5,6へ
のデータをホスト装置3から中継器2に高速で送信して
中継器2に蓄えておき、次に、その蓄えたそれぞれの端
末4,5,6へのデータを中継器2から端末4,5,6
に低速で一度に送信する。
第1の通信方法は、ホスト装置3と複数の端末4〜6と
の間で、異なる期間に順次、それぞれ低速実時間で通信
を行うので、ホスト装置3が通信に拘束される時間が長
くなる欠点がある。
6と中継器2との間でホスト装置3が関与しないデータ
転送がなされるので、中継器2内に独立したタイミング
発生回路を設けて、これからそれぞれの端末4〜6に転
送クロックを供給しなければならず、中継器2の構成が
複雑かつ高コストになる欠点がある。
ホスト装置とホスト装置の通信速度より遅い通信速度の
複数の端末との間で通信を行う通信システムおよびその
中継器において、ホスト装置が通信に拘束される時間を
短くするとともに、ホスト装置から中継器に供給される
転送クロックをそのまますべての端末への転送クロック
として用いることにより中継器内の独立したタイミング
発生回路などを不要にして、中継器の構成を簡略化・低
コスト化することにある。
明の中継装置は、ホスト装置と複数の端末装置との間に
接続される中継装置であって、第1の時間期間におい
て、前記中継装置は、一部の端末装置からのデータを受
信して前記ホスト装置に第1速度で中継するとともに、
他の端末装置からのデータを前記第1速度で受信して記
憶しておき、第2の時間期間において、前記中継装置
は、前記記憶されたデータを前記ホスト装置に、前記第
1速度よりも速い第2速度で送信することを特徴とする。
ここで、前記中継装置が、前記複数の端末装置のそれぞ
れに対応したバッファメモリを備え、前記第1の時間期
間において前記第1速度で前記バッファメモリに記憶さ
れているデータを前記複数の端末装置にそれぞれ送信す
るとともに前記ホスト装置から前記一部の端末装置に対
するデータを受信して前記バッファメモリに記憶し、前
記第2の時間期間において前記第2速度で前記ホスト装
置から前記他の端末装置に対するデータを受信して前記
バッファメモリに記憶する、ようにしてもよい。
継装置は、ホスト装置との間のデータ通信を行うための
対ホスト送受信部と、第1端末装置との間のデータ通信
を行うための第1端末送受信部と、第2端末装置との間
のデータ通信を行うための第2端末送受信部と、前記対
ホスト送受信部と前記第1端末送受信部との間に接続さ
れる第1バッファと、前記対ホスト送受信部と前記第2
端末送受信部との間に接続される第2バッファと、前記
第2バッファの出力と前記第1端末送受信部を介した第
1端末装置からの入力を選択的に前記対ホスト送受信部
に接続するセレクタと、制御部とを有し、前記制御部
は、前記ホスト装置から供給される第1速度のクロック
信号に従い、前記第1端末装置からのデータを前記ホス
ト装置に直接送信するとともに、前記第2バッファに前
記第2端末装置から受信したデータを記憶させ、前記ホ
スト装置から供給される前記第1速度よりも速い第2速
度のクロック信号に従い、前記第2バッファに記憶され
たデータを前記ホスト装置に送信する、ことを特徴とす
る。
システムは、ホスト装置と、複数の端末装置と、それら
を接続する中継装置とを含む通信システムであって、前
記ホスト装置は、前記中継装置に対し、第1の時間期間
において第1速度のクロック信号を供給するとともに、
第2の時間期間において前記第1速度よりも速い第2速
度のクロック信号を供給し、前記中継装置は、前記第1
の時間期間において前記第1速度のクロック信号に同期
して、一部の端末装置からのデータを前記ホスト装置に
中継するとともに、他の端末装置からのデータを受信し
て記憶しておき、前記第2の時間期間において前記第2
速度のクロック信号に同期して、前記記憶されたデータ
を前記ホスト装置に送信する、ことを特徴とする。ここ
で、上記通信システムの前記中継装置が、前記複数の端
末装置のそれぞれに対応したバッファメモリを備え、前
記第1の時間期間において前記第1速度のクロック信号
に同期して、前記バッファメモリに記憶されているデー
タを前記複数の端末装置にそれぞれ送信するとともに前
記ホスト装置から前記一部の端末装置に対するデータを
受信して前記バッファメモリに記憶し、前記第2の時間
期間において前記第2速度のクロック信号に同期して、
前記ホスト装置から前記他の端末装置に対するデータを
受信して前記バッファメモリに記憶する、ように構成す
ることもできる。
通信システムは、ホスト装置、複数の端末装置と、それ
らを接続する中継装置とを含む通信システムであって、
前記ホスト装置は、前記中継装置に対し、第1の時間期
間において第1速度のクロック信号を供給するととも
に、第2の時間期間において前記第1速度よりも速い第
2速度のクロック信号を供給し、前記中継装置は、ホス
ト装置との間のデータ通信を行うための対ホスト送受信
部と、第1端末装置との間のデータ通信を行うための第
1端末送受信部と、第2端末装置との間のデータ通信を
行うための第2端末送受信部と、前記対ホスト送受信部
と前記第1端末送受信部との間に接続される第1バッフ
ァと、前記対ホスト送受信部と前記第2端末送受信部と
の間に接続される第2バッファと、前記第2バッファの
出力と前記第1端末送受信部を介した第1端末装置から
の入力を選択的に前記対ホスト送受信部に接続するセレ
クタと、制御部とを有し、前記制御部は、前記第1速度
のクロック信号に同期して、前記第1端末装置からのデ
ータを前記ホスト装置に直接送信するとともに、前記第
2バッファに前記第2端末装置から受信したデータを記
憶させ、前記ホスト装置から供給される第2速度のクロ
ック信号に同期して、前記第2バッファに記憶されたデ
ータを前記ホスト装置に送信する、ことを特徴とする。
一例を、1ビットごとの同期通信、8ビットごとの非同
期通信による、三端末の双方向シリアル通信の家庭用ゲ
ーム機システムおよびその中継器の場合を例として、以
下に示す。
中継器の例を示し、通信システムとしてのゲーム機シス
テム10は、ホスト装置としてのゲーム機本体20が、
その処理結果の映像および音声を出力して操作者に示す
映像音声出力装置90に接続され、ゲーム機本体20に
中継器30が接続され、中継器30に端末71,72,
73が接続されて構成される。
2,43、バッファメモリとしてのFIFOバッファ5
1,52,53、セレクタ32および制御回路33を備
えるものとして構成される。
データをシリアル通信により中継器30に受信するとと
もに、中継器30からのデータをシリアル通信によりゲ
ーム機本体20に送信する。また、ゲーム機本体20か
らは送受信部31を介して中継器30に、後述するよう
なシリアル転送クロックが送信される。
記のゲーム機本体20から中継器30に送信された転送
クロックによって、それぞれ中継器30からのデータを
シリアル通信により端末71,72,73に送信すると
ともに、端末71,72,73からのデータをシリアル
通信により中継器30に受信する。
れぞれ端末71,72,73に対応するもので、FIF
Oバッファ51には、ゲーム機本体20からのデータが
書き込まれ、FIFOバッファ51からのデータは、端
末71に送信される。
20または端末72からのデータが書き込まれ、FIF
Oバッファ52からのデータは、端末72またはゲーム
機本体20に送信される。FIFOバッファ53には、
ゲーム機本体20または端末73からのデータが書き込
まれ、FIFOバッファ53からのデータは、端末73
またはゲーム機本体20に送信される。
FIFOバッファ52からのデータ、およびFIFOバ
ッファ53からのデータを、後述するように順次選択し
て、送受信部31を介してゲーム機本体20に送信する
ものである。
から中継器30に送信された転送クロックからタイミン
グ信号を生成して、送受信部31,41〜43を制御
し、セレクタ32を後述するように切り替え、FIFO
バッファ51〜53を制御するものである。
の動作を、図2〜図9を用いて示す。
末71〜73との間で繰り返し通信を行った後の、図2
の時点t1においては、図3に示すように、FIFOバ
ッファ51,52,53には、それぞれ前回、ゲーム機
本体20から送信された1バイトのデータA1,B1,
C1が蓄えられている。
機本体20と端末71〜73との間では、1つの通信パ
ケット中で以下の3つのフェーズにより通信がなされ
る。
ような、それぞれの端末71〜73へのデータの送信を
伴う低速でのデータ転送である。
0からの転送クロックCKが低速のクロックCK1とさ
れるとともに、中継器30のセレクタ32が端末71か
らのデータを選択する状態に切り替えられて、図4にも
示すように、端末71からの今回分のデータa1がFI
FOバッファ51に蓄えられることなく直接、ゲーム機
本体20に送信される。
1に蓄えられたデータA1が端末71に送信されるとと
もに、ゲーム機本体20からの次回分のデータA2がF
IFOバッファ51に蓄えられる。
ファ52,53に蓄えられたデータB1,C1がそれぞ
れ端末72,73に送信されるとともに、端末72,7
3からの今回分のデータb1,c1がそれぞれFIFO
バッファ52,53に蓄えられる。
時点t2においては、図5に示すように、FIFOバッ
ファ51にはゲーム機本体20から送信された1バイト
のデータA2が、FIFOバッファ52,53にはそれ
ぞれ端末72,73から送信された1バイトのデータb
1,c1が、それぞれ蓄えられることになる。
ような、端末72からのデータの中継器30からゲーム
機本体20への高速の転送である。
0からの転送クロックCKが高速のクロックCK2とさ
れるとともに、中継器30のセレクタ32がFIFOバ
ッファ52からのデータを選択する状態に切り替えられ
て、図6にも示すように、第1のフェーズにおいてFI
FOバッファ52に蓄えられた端末72からのデータb
1が、FIFOバッファ52からゲーム機本体20に送
信される。同時に、ゲーム機本体20からの次回分のデ
ータB2がFIFOバッファ52に蓄えられる。
時点t3においては、図7に示すように、FIFOバッ
ファ51,52にはそれぞれゲーム機本体20から送信
された1バイトのデータA2,B2が、FIFOバッフ
ァ53には端末73から送信された1バイトのデータc
1が、それぞれ蓄えられることになる。
ような、端末73からのデータの中継器30からゲーム
機本体20への高速の転送である。
0からの転送クロックCKが期間P2と同様に高速のク
ロックCK2とされるとともに、中継器30のセレクタ
32がFIFOバッファ53からのデータを選択する状
態に切り替えられて、図8にも示すように、第1のフェ
ーズにおいてFIFOバッファ53に蓄えられた端末7
3からのデータc1が、FIFOバッファ53からゲー
ム機本体20に送信される。同時に、ゲーム機本体20
からの次回分のデータC2がFIFOバッファ53に蓄
えられる。
時点t4においては、図9に示すように、FIFOバッ
ファ51,52,53には、それぞれゲーム機本体20
から送信された1バイトのデータA2,B2,C2が蓄
えられることになる。
1では端末71からのデータa1がゲーム機本体20に
低速実時間で送信されるが、期間P1のあとの期間P
2,P3では期間P1に中継器30のFIFOバッファ
52,53に蓄えられた端末72,73からのデータb
1,c1がゲーム機本体20に高速で送信されるので、
ゲーム機本体20が通信に拘束される時間が短くなる。
ム機本体20に低速実時間で送信するには、ゲーム機本
体20から中継器30に供給される転送クロックCK1
をそのままその端末71への転送クロックとして用いる
ことができるとともに、その転送クロックCK1をその
まま用いて端末72,73からのデータb1,c1をF
IFOバッファ52,53に蓄えることができるので、
中継器30内に独立したタイミング発生回路などを必要
とせず、中継器30の構成を簡略化・低コスト化するこ
とができる。
にすることができるので、中継器30の設計をより容易
にすることができるとともに、すべての端末71,7
2,73からのデータa1,b1,c1のゲーム機本体
20への送信タイミングを完全に一致させることができ
る。
たは4個以上とすることができる。中継器に最大4個の
端末を接続できるようにする場合には、上述した第1の
フェーズにおいて、同時に前回の通信で4番目の端末に
対応するFIFOバッファに蓄えられたデータが4番目
の端末に送信されるとともに、4番目の端末からの今回
分のデータが4番目の端末に対応するFIFOバッファ
に蓄えられ、上述した第3のフェーズのあとの第4のフ
ェーズにおいて、第1のフェーズにおいて4番目の端末
に対応するFIFOバッファに蓄えられてた4番目の端
末からのデータが4番目の端末に対応するFIFOバッ
ファからゲーム機本体に送信されるとともに、ゲーム機
本体からの次回分のデータが4番目の端末に対応するF
IFOバッファに蓄えられるようにすればよい。
ム、およびその中継器に限らず、中継器を介してホスト
装置と複数の端末との間で通信を行う通信システム、お
よびその中継器に広く適用することができる。
スト装置が通信に拘束される時間を短くすることができ
るとともに、中継器内に独立したタイミング発生回路な
どを必要とせず、中継器の構成を簡略化・低コスト化す
ることができる。
例を示す機能ブロック図である。
る。
Claims (6)
- 【請求項1】ホスト装置と複数の端末装置との間に接続
される中継装置であって、 第1の時間期間において、前記中継装置は、一部の端末
装置からのデータを受信して前記ホスト装置に第1速度
で中継するとともに、他の端末装置からのデータを前記
第1速度で受信して記憶しておき、 第2の時間期間において、前記中継装置は、前記記憶さ
れたデータを前記ホスト装置に、前記第1速度よりも速
い第2速度で送信する中継装置。 - 【請求項2】前記中継装置は、前記複数の端末装置のそ
れぞれに対応したバッファメモリを備え、 前記第1の時間期間において前記第1速度で前記バッフ
ァメモリに記憶されているデータを前記複数の端末装置
にそれぞれ送信するとともに前記ホスト装置から前記一
部の端末装置に対するデータを受信して前記バッファメ
モリに記憶し、 前記第2の時間期間において前記第2速度で前記ホスト
装置から前記他の端末装置に対するデータを受信して前
記バッファメモリに記憶する、請求項1記載の中継装
置。 - 【請求項3】 ホスト装置との間のデータ通信を行うた
めの対ホスト送受信部と、第1端末装置との間のデータ
通信を行うための第1端末送受信部と、第2端末装置と
の間のデータ通信を行うための第2端末送受信部と、前
記対ホスト送受信部と前記第1端末送受信部との間に接
続される第1バッファと、前記対ホスト送受信部と前記
第2端末送受信部との間に接続される第2バッファと、
前記第2バッファの出力と前記第1端末送受信部を介し
た第1端末装置からの入力を選択的に前記対ホスト送受
信部に接続するセレクタと、制御部とを有し、 前記制御部は、前記ホスト装置から供給される第1速度
のクロック信号に従い、前記第1端末装置からのデータ
を前記ホスト装置に直接送信するとともに、前記第2バ
ッファに前記第2端末装置から受信したデータを記憶さ
せ、 前記ホスト装置から供給される前記第1速度よりも速い
第2速度のクロック信号に従い、前記第2バッファに記
憶されたデータを前記ホスト装置に送信する中継装置。 - 【請求項4】 ホスト装置と、複数の端末装置と、それ
らを接続する中継装置とを含む通信システムであって、 前記ホスト装置は、前記中継装置に対し、第1の時間期
間において第1速度のクロック信号を供給するととも
に、第2の時間期間において前記第1速度よりも速い第
2速度のクロック信号を供給し、 前記中継装置は、前記第1の時間期間において前記第1
速度のクロック信号に同期して、一部の端末装置からの
データを前記ホスト装置に中継するとともに、他の端末
装置からのデータを受信して記憶しておき、前記第2の
時間期間において前記第2速度のクロック信号に同期し
て、前記記憶されたデータを前記ホスト装置に送信す
る、通信システム。 - 【請求項5】 請求項4記載の通信システムであって、 前記中継装置は、前記複数の端末装置のそれぞれに対応
したバッファメモリを備え、 前記第1の時間期間において前記第1速度のクロック信
号に同期して、前記バッファメモリに記憶されているデ
ータを前記複数の端末装置にそれぞれ送信するとともに
前記ホスト装置から前記一部の端末装置に対するデータ
を受信して前記バッファメモリに記憶し、 前記第2の時間期間において前記第2速度のクロック信
号に同期して、前記ホスト装置から前記他の端末装置に
対するデータを受信して前記バッファメモリに記憶す
る、通信システム。 - 【請求項6】 ホスト装置、複数の端末装置と、それら
を接続する中継装置とを含む通信システムであって、 前記ホスト装置は、前記中継装置に対し、第1の時間期
間において第1速度のクロック信号を供給するととも
に、第2の時間期間において前記第1速度よりも速い第
2速度のクロック信号を供給し、 前記中継装置は、ホスト装置との間のデータ通信を行う
ための対ホスト送受信部と、第1端末装置との間のデー
タ通信を行うための第1端末送受信部と、第2端末装置
との間のデータ通信を行うための第2端末送受信部と、
前記対ホスト送受信部と前記第1端末送受信部との間に
接続される第1バッファと、前記対ホスト送受信部と前
記第2端末送受信部との間に接続される第2バッファ
と、前記第2バッファの出力と前記第1端末送受信部を
介した第1端末装置からの入力を選択的に前記対ホスト
送受信部に接続するセレクタと、制御部とを有し、 前記制御部は、前記第1速度のクロック信号に同期し
て、前記第1端末装置からのデータを前記ホスト装置に
直接送信するとともに、前記第2バッファに前記第2端
末装置から受信したデータを記憶させ、前記ホスト装置
から供給される第2速度のクロック信号に同期して、前
記第2バッファに記憶されたデータを前記ホスト装置に
送信する、通信システム。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03611795A JP3299853B2 (ja) | 1995-01-31 | 1995-01-31 | 通信システムおよび通信用中継器 |
US08/590,886 US5791993A (en) | 1995-01-31 | 1996-01-24 | Communication system and relay thereof |
MYPI96000339A MY133642A (en) | 1995-01-31 | 1996-01-30 | Communication system and relay thereof. |
KR1019960002029A KR100398854B1 (ko) | 1995-01-31 | 1996-01-30 | 통신시스템및통신용중계기 |
EP96300678A EP0725352B1 (en) | 1995-01-31 | 1996-01-31 | Communication system and relay thereof |
CN96103514A CN1076837C (zh) | 1995-01-31 | 1996-01-31 | 通信***及其继电器 |
ES96300678T ES2216037T3 (es) | 1995-01-31 | 1996-01-31 | Sistema de comunicaciones y repetidor para el mismo. |
DE69631849T DE69631849T2 (de) | 1995-01-31 | 1996-01-31 | Datenübertragungssystem und Relais dafür |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03611795A JP3299853B2 (ja) | 1995-01-31 | 1995-01-31 | 通信システムおよび通信用中継器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08214031A JPH08214031A (ja) | 1996-08-20 |
JP3299853B2 true JP3299853B2 (ja) | 2002-07-08 |
Family
ID=12460843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03611795A Expired - Lifetime JP3299853B2 (ja) | 1995-01-31 | 1995-01-31 | 通信システムおよび通信用中継器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5791993A (ja) |
EP (1) | EP0725352B1 (ja) |
JP (1) | JP3299853B2 (ja) |
KR (1) | KR100398854B1 (ja) |
CN (1) | CN1076837C (ja) |
DE (1) | DE69631849T2 (ja) |
ES (1) | ES2216037T3 (ja) |
MY (1) | MY133642A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5984786A (en) * | 1997-01-03 | 1999-11-16 | 2 Am Inc. | Run-time environment for simulations and games |
JP3044117U (ja) * | 1997-06-06 | 1997-12-16 | 株式会社バンダイ | 通信端子を有するゲーム機 |
US7098777B2 (en) * | 2000-03-01 | 2006-08-29 | Sony Computer Entertainment Inc. | Electronic equipment communications system and repeater |
US8821285B2 (en) | 2003-11-03 | 2014-09-02 | Intel Corporation | Gaming interface techniques for media centers |
JP5522888B2 (ja) * | 2007-04-09 | 2014-06-18 | 株式会社タイトー | 自動切替機能付きコントローラ切替装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4588187A (en) * | 1984-06-27 | 1986-05-13 | Wico Corporation | Port expansion adapter for video game port |
US4864496A (en) * | 1987-09-04 | 1989-09-05 | Digital Equipment Corporation | Bus adapter module for interconnecting busses in a multibus computer system |
US5347637A (en) * | 1989-08-08 | 1994-09-13 | Cray Research, Inc. | Modular input/output system for supercomputers |
US5301275A (en) * | 1991-10-03 | 1994-04-05 | Compaq Computer Corporation | Data transfer system with variable data buffer size and programmable interrupt frequency |
CA2091962A1 (en) * | 1992-03-31 | 1993-10-01 | Mark L. Witsaman | Clock synchronization system |
-
1995
- 1995-01-31 JP JP03611795A patent/JP3299853B2/ja not_active Expired - Lifetime
-
1996
- 1996-01-24 US US08/590,886 patent/US5791993A/en not_active Expired - Lifetime
- 1996-01-30 KR KR1019960002029A patent/KR100398854B1/ko active IP Right Grant
- 1996-01-30 MY MYPI96000339A patent/MY133642A/en unknown
- 1996-01-31 DE DE69631849T patent/DE69631849T2/de not_active Expired - Lifetime
- 1996-01-31 ES ES96300678T patent/ES2216037T3/es not_active Expired - Lifetime
- 1996-01-31 CN CN96103514A patent/CN1076837C/zh not_active Expired - Lifetime
- 1996-01-31 EP EP96300678A patent/EP0725352B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69631849T2 (de) | 2005-01-05 |
MY133642A (en) | 2007-11-30 |
CN1076837C (zh) | 2001-12-26 |
KR960028940A (ko) | 1996-08-17 |
ES2216037T3 (es) | 2004-10-16 |
EP0725352A1 (en) | 1996-08-07 |
US5791993A (en) | 1998-08-11 |
EP0725352B1 (en) | 2004-03-17 |
DE69631849D1 (de) | 2004-04-22 |
CN1135931A (zh) | 1996-11-20 |
JPH08214031A (ja) | 1996-08-20 |
KR100398854B1 (ko) | 2003-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3299853B2 (ja) | 通信システムおよび通信用中継器 | |
JPH04312152A (ja) | ネットワーク用入出力装置 | |
JPH06266605A (ja) | 記憶装置 | |
JP3110319B2 (ja) | パケットデータ通信における負荷試験装置 | |
JPH09153922A (ja) | フレームデータ変換回路 | |
JP3383107B2 (ja) | 通信方法および通信システム | |
JP2760280B2 (ja) | 通信データ交換装置および該交換装置を用いた通信システム | |
JP3225589B2 (ja) | 多チャンネル多重通信コントローラー | |
JP3454168B2 (ja) | 多重通信装置 | |
JP4090606B2 (ja) | 複数ラインでのシリアル通信 | |
JP2644558B2 (ja) | 通信装置の試験装置および試験方法 | |
JP2596654B2 (ja) | 通信網ノード | |
JPH01103757A (ja) | データ転送装置 | |
JPS63110838A (ja) | 同期信号転送方式 | |
JPH10173723A (ja) | データ転送方法及びデータ転送装置 | |
RU2119244C1 (ru) | Устройство асинхронной коммутации пакетов информации (варианты) | |
KR0122879Y1 (ko) | 캐스케이드에서의 직렬데이타 송수신 장치 | |
JPH01144752A (ja) | ディジタルデータ伝送方式 | |
JP2000324131A (ja) | Utopia変換回路 | |
JPH0630505B2 (ja) | シリアル通信システム | |
JPH07162442A (ja) | Lan中継装置 | |
JPH0834456B2 (ja) | 時分割多重化装置 | |
JPH02149049A (ja) | 通信制御方式 | |
JPS61196353A (ja) | 多重化バス制御方式 | |
JPS62292035A (ja) | 異速度時分割多重伝送路間デ−タ伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |