JP3298625B2 - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP3298625B2 JP3298625B2 JP06017699A JP6017699A JP3298625B2 JP 3298625 B2 JP3298625 B2 JP 3298625B2 JP 06017699 A JP06017699 A JP 06017699A JP 6017699 A JP6017699 A JP 6017699A JP 3298625 B2 JP3298625 B2 JP 3298625B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- circuit
- time
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
バ−タ、AC−DC−AC変換器等のスイッチング方式
の電力変換装置に関係する。
力を交流電力に変換する電力変換装置は、モ−タ用イン
バ−タ、無停電電源装置などに用いられている。図1は
従来のPWM制御電力変換装置の1相分を示す。この電
力変換装置は、直流電源1と、変換回路2と、制御回路
3とを有する。変換回路2は第1及び第2のスイッチQ
1 、Q2 の直列回路から成る。この直列回路は直流電源
1の一端と他端との間に接続されている。第1及び第2
のスイッチQ1 、Q2 の相互接続点に出力交流端子4が
接続されている。なお、第1及び第2のスイッチQ1 、
Q2 は絶縁ゲ−トバイポ−ラトランジスタ即ちIGBT
で示されており、トランジスタスイッチS1 、S2 と内
蔵ダイオ−ドD1 、D2 とから成る。
、Q2 を交互にオン・オフするための制御信号を形成
し、第1及び第2のスイッチQ1 、Q2 の制御端子(ゲ
−ト)に供給するものであり、電圧基準発生器5と、鋸
波発生器6と、比較器7と、制御信号形成回路8とから
成る。電圧基準値発生器5は例えば図2(A)に示す正
弦波から成る電圧基準値Vr を発生する。鋸波発生器6
は変換回路2の出力周波数よりも十分高い周波数の搬送
波としての三角波電圧即ち鋸波電圧Vt を図2(A)に
示すように発生する。比較器7は図2(A)に示す電圧
基準値発生器5から発生した電圧基準値Vr と鋸波電圧
Vt とを比較して図2(B)に示すPWM信号を形成す
る。制御信号形成回路は、電圧基準値Vr が鋸波電圧V
t よりも高いことを示す比較器7の出力によって第1の
スイッチQ1 をオン制御する信号を図2(B)に示すよ
うに形成し、また、第2のスイッチQ2 を第1のスイッ
チQ1 と逆に動作させる制御信号即ち図2(B)の信号
の逆相信号を形成する。図2の例では出力電流Io を
図2(C)に示すように正弦波に制御しているので、第
1及び第2のスイッチQ1 、Q2 の電流Iq1、Iq2は図
2(D)(E)に示すように流れる。なお、図1の回路
をコンバータとして使用し、交流端子4に交流電圧を入
力させて、直流電源1側に直流電力を得ることもでき
る。
意の出力電圧又は電流を供給することができるという特
長を有している。しかし、第1及び第2のスイッチQ1
、Q2 のタ−ンオン時及びタ−ンオフ時にスイッチン
グ損失が生じる。
グ損失を低減させるために、図3に示すようなDCリン
ク回路から成るソフトスイッチング回路9即ち転流回路
を図1の回路に付加することが知られている。このソフ
トスイッチング回路9は、第1及び第2のスイッチQ1
、Q2 をゼロボルトスイッチング(ZVS)させるた
めにスイッチQ1 、Q2 のタ−ンオン時点の直前に第1
及び第2のスイッチQ1、Q2 の電圧を零にするための
回路である。即ち、このソフトスイッチング回路9は変
換回路2の一対の直流端子としてのライン11、12間
の電圧(直流リンク電圧)を第1及び第2のスイッチQ
1 、Q2 のタ−ンオン時点の直前に零にするものであ
り、第1及び第2のソフトスイッチング用スイッチQ1
1、Q12と第1及び第2のソフトスイッチング用ダイオ
−ドD11、D12と共振用インダクタ(リアクトル)Lr
と補助電源10 とから成る。図3の回路ではインダク
タLr に基づく共振によって直流ライン11、12間の
電圧を零にし、しかる後、第1のスイッチQ1 又は第2
のスイッチQ2 をオン状態に制御する。この制御を実行
するために、主制御回路3の他に、補助制御回路13、
第1及び第2の電流検出器15、16、及び直流リンク
電圧検出回路17が設けられている。この回路によれ
ば、第1及び第2のスイッチQ1 、Q2 のタ−ンオン時
及びターンオフ時のスイッチング損失を低減することが
できる。図4は図3の回路において交流端子4に誘導性
負荷が接続され、且つ交流端子に負方向電流が流れてい
る時における各部の状態を示す。即ち、図4の(A)は
第1のスイッチQ1のゲート制御信号、(B)は第2の
スイッチQ2のゲート制御信号、(C)は第1のソフト
スイッチング用スイッチQ11のゲート制御信号、
(D)は第2のソフトスイッチングスイッチQ12のゲ
ート信号、(E)は交流端子4を流れる負荷電流Ioと
インダクタLrを流れる共振電流Ir、(F)は一対の
直流ライン11、12間の直流リンク電圧Vdc1を示
す。図4の方法では、t1〜t1’期間、t1’〜t2
期間において第1及び第2のソフトスイッチング用スイ
ッチQ11,Q12を同時にオン状態とし、出力電流I
oよりも大きな電流IrをインダクタLrに流し、これ
を利用してt2〜t2’期間で直流リンク電圧Vdc1を
零にし、t2’時点で第2のスイッチQ2をターンオン
させる。
では、インダクタLr及びソフトスイッチング用(転流
用)スイッチQ12に大きな電流が流れ,転流回路の損失
が大きくなった。また、電流検出器15、16及び電圧
検出回路17によって電流及び電圧を検出し、瞬時値に
基づいて第1及び第2のソフトスイッチング用スイッチ
Q11,Q12の動作タイミングを決定するために高速
な検出器と高速な制御装置が必要になり、コスト高にな
った。
イッチング損失を低減することができると共に、ソフト
スイッチングのための転流回路の電流を抑制することが
できる電力変換装置を提供することにある。
目的を達成するための本発明は、対の直流端子と、少な
くとも1つの交流端子と、少なくとも第1及び第2のス
イッチと、第1及び第2のダイオードと、第1及び第2
のコンデンサ又は寄生容量と、スイッチ制御回路とを有
し、前記第1及び第2のスイッチの直列回路が前記対の
直流端子間に接続され、前記交流端子が前記第1及び第
2のスイッチの相互接続点に接続され、前記第1及び第
2のダイオード及び前記第1及び第2のコンデンサ又は
寄生容量は前記第1及び第2のスイッチに並列に接続さ
れ、前記スイッチ制御回路は前記第1及び第2のスイッ
チを交互にオン・オフ制御するように構成されている電
力変換装置において、 前記対の直流端子の一方と他方
との間に第1のソフトスイッチング用スイッチを介して
直流電源又はコンデンサが接続され、前記第1のソフト
スイッチング用スイッチに並列に第1のソフトスイッチ
ング用ダイオードが逆方向並列に接続され、 前記対の
直流端子の一方と他方との間に共振用インダクタと第2
のソフトスイッチング用スイッチとソフトスイッチング
用直流電源又はコンデンサとの直流回路が接続され、前
記第2のソフトスイッチング用スイッチに逆方向並列に
第2のソフトスイッチング用ダイオ−ドが接続され、前
記第1のスイッチ又は前記第2のスイッチのターンオン
時点(t3)よりも少し前の第1の時点(t1)から前
記ターンオン時点(t3)よりも少し後の第2の時点
(t6)まで前記第1のソフトスイッチング用スイッチ
をオフ状態に制御し、同時に前記第2のソフトスイッチ
ング用スイッチを前記第1のソフトスイッチング用スイ
ッチとは逆にオン状態に制御し、且つ前記第1のソフト
スイッチング用スイッチをオン状態に制御している時に
は前記第2のソフトスイッチング用スイッチをオフ状態
に制御するための制御信号を形成する補助制御回路が設
けられ,前記第1の時点(t1)から前記ターンオン時
点(t3)までの第1の時間長(T1)が前記共振用イ
ンダクタの働きによって前記ターンオン時点までに前記
対の直流端子間の電圧を零又はほぼ零にすることができ
る時間長とされ、前記ターンオン時点(t3)から前記
第2の時点(t6)までの第2の時間長(T2)が前記
共振用インダクタの働きによって前記第2の時点(t
6)までに前記第1のソフトスイッチング用スイッチの
電圧を零又はほぼ零にすることができる時間長とされて
いることを特徴とする電力変換装置に係わるものであ
る。
の電圧レベルVta,Vtbと鋸波電圧Vtとによって
第1及び第2のソフトスイッチング用スイッチの制御信
号を形成することが望ましい。また、請求項3に示すよ
うに対の直流端子間の電圧即ち直流リンク電圧が実質的
に零になったことに基づいて第1又は第2のスイッチの
ターンオン時点を決定し、第1のソフトスイッチング用
スイッチの電圧が実質的に零になったことに基づいて第
1のソフトスイッチング用スイッチのターンオン時点を
決定することができる。また、請求項4に示すように、
第2のソフトスイッチング用スイッチに並列にクランプ
用ダイオードとクランプ用コンデンサとの直列回路を接
続することが望ましい。
損失及びノイズの低減を良好に達成することができる。
また、インダクタに流れる電流の最大振幅を抑制し、効
率を向上させることができる。また、請求項2の発明に
よれば各スイッチの制御信号を演算による予測に基づい
て形成するので、高速な検出器や高速な制御装置が不要
となる。また、請求項3の発明によれば比較的簡単な回
路で各スイッチの制御信号を形成することができる。ま
た、請求項4の発明によれば共振用インダクタに基づく
サージ電圧を抑制することができる。
発明の実施形態及び実施例を説明する。
変換装置を説明する。但し、図5において図1及び図3と
実質的に同一の部分には同一の符号を付してその説明を
省略する。図5の電力変換装置は、インバ−タであっ
て、直流電源1とソフトスイッチング回路9aと、第1
及び第2の変換回路2a、2bと、誘導性負荷20と、
主制御回路21と、補助制御回路22と、第1及び第2
の電流検出器23、24とから成る。
ンデンサ等で構成できる。第1の変換回路2aは図1の
変換回路2と同一であって、IGBTから成る主スイッ
チ又は変換用スイッチとしての第1及び第2のスイッチ
Q1 、Q2 と第1及び第2のコンデンサC1 、C2 とか
ら成る。第2の変換回路2bは第1の変換回路2aと実
質的に同一に構成されており、第3及び第4のスイッチ
Q3 、Q4 と第3及び第4のコンデンサC3 、C4 とか
ら成る。第3及び第4のスイッチQ3 、Q4 の直列回路
は変換回路2a、2bの対の直流端子としての一対の直
流ライン11、12間に接続されている。なお、第3及
び第4のスイッチQ3 、Q4 は本来のトランジスタスイ
ッチS3 、S4 と内蔵ダイオ−ドD3 、D4 との並列回
路から成る。第3及び第4のコンデンサC3 、C4 は第
3及び第4のスイッチQ3 、Q4に並列に接続されてい
る。ブリッジ回路を構成するために第1及び第2の変換
回路2a、2bの交流端子4a、4b間に出力回路とし
て負荷20が接続されている。負荷20はフイルタと出
力トランスとこの2次巻線に接続された負荷とから成る
誘導性負荷である。
ンダクタ(リアクトル)Lr と第1及び第2のソフトス
イッチング用スイッチQ11、Q12と第1及び第2のソフ
トスイッチング用ダイオ−ドD11、D12と補助電源10
とから成る。第1のソフトスイッチング用スイッチQ11
はここに並列に接続された内蔵ダイオ−ドD11を伴って
直流電源1と第1及び第2の変換回路2a、2bとの間
の一方の直流ライン11に直列に接続されている。共振
用インダクタLrと第2のソフトスイッチング用スイッ
チQ12と補助電源10との直列回路が第1及び第2の直流
ライン11、12間に接続されている。第2のソフトス
イッチング用スイッチQ12は転流スイッチとも呼ぶこと
ができるものである。第2のソフトスイッチング用ダイ
オ−ドD12は第2のソフトスイッチング用スイッチQ12
に逆方向並列に接続されている。なお、第1及び第2のソ
フトスイッチング用スイッチQ11、Q12は主電源1によ
って正方向電流が流れる極性を有し、第1及び第2のソ
フトスイッチング用ダイオ−ドD11、D12は主電源1で
逆バイアスされる極性を有する。補助電源10は主電源
1の電圧Vdcの約1/2の電圧を有し、コンデンサで構
成することもできる。ソフトスイッチング回路9aは、
第1及び第2の変換回路2a、2bの第1〜第4のスイ
ッチQ1 〜Q4 のタ−ンオンの時に一対の直流ライン1
1、12間の電圧を零にして第1〜第4のスイッチQ1
〜Q4 を零電圧スイッチング(ZVS)させる機能を有
する。
1は第1及び第2の変換回路2a、2bの第1〜第4の
スイッチQ1 〜Q4 をオン・オフする制御信号を形成す
るものであって、図1の制御回路3と実質的に同一の電
圧基準値発生器5と鋸波発生器6と比較器7と制御信号
形成回路8とを有し,更に補正回路6aを有する。電圧
基準値発生器5は負荷20に供給する交流電圧に相当す
る図7(B)に示す電圧基準値Vr を発生する。鋸波発
生器6は電圧基準値Vrの周波数(例えば50Hz)よ
りも十分に高い周波数(例えば20kHz )で図7(A)
に示す鋸波電圧(三角波電圧)Vt を発生する。この実
施例の鋸波電圧Vt は傾斜して立上った後に垂直に立下
っている。勿論、図7(A)の鋸波電圧Vt と傾きが逆
の鋸波電圧とすることもできる。補正回路6aは鋸波発
生器6と比較器7との間に接続され,負荷電流検出器2
3の出力ライン25の信号に応答して鋸波電圧Vt の位
相を制御する。即ち補正回路6aは、図7(D)に示す
負荷電流Ioが正の半波の期間には図7(A)の鋸波電
圧Vtと同一の正相鋸波電圧Vt1を出力し、負荷電流I
oが負の半波の期間には図7(A)の鋸波電圧Vtと逆相
の鋸波電圧Vt2を出力する。正相鋸波電圧Vt1と逆相
鋸波電圧Vt2との合成から成る補正鋸波電圧Vt’は比
較器7の入力となる。なお, 負荷電流検出器23は出力
端子4aを流れる電流Ioを検出する。比較器7即ちコ
ンパレ−タは、図7(B)に示すように電圧基準値Vr
と鋸波電圧Vt’ とを比較し、図7(C)に示すような
PWM制御信号を形成する。図7(B)から明らかなよ
うに正弦波電圧基準値Vrの正ピークと負ピークとの中
間位置と鋸波電圧Vt’の正ピークと負ピークとの中間
位置とが互いに一致するようにそれぞれのレベルが設定
されている。制御信号形成回路8は図7(C)に示す制
御信号を第1及び第4のスイッチQ1、Q4 に供給し、
また、図7(C)の制御信号の逆相信号を形成し、この
逆相の制御信号を第2及び第3のスイッチQ2 、Q3 に
供給する。
イッチQ1 〜Q4 をソフトスイッチングすることができ
るようにソフトスイッチング回路9aのスイッチQ11、
Q12をオン・オフ制御するものであり、ライン26によ
って主制御回路21の鋸波発生器6に接続され、また、
ライン27によって電流検出器24に接続されている。
うに、Vta設定回路31、Vtb設定回路32、第1及
び第2の比較器33、34ANDゲート35及びNOT回路
36から成る。なお、鋸波発生器6を補助制御回路22
に含めることができる。
圧レベルVtaを設定し、これを第1の比較器33に供給
するものである。Vtb設定回路32は、図8(A)の下
側電圧レベルVtbを設定し、これを第2の比較器34
に供給するものである。なお、Vta設定回路31及び
Vtb設定回路32は演算手段を含み、ライン26の負荷
電流Ioと図5の各部の定数とに基づいて図8及び図9の
t1〜t3期間T1及びt3〜t6期間T2が最適時間
長になるように電圧レベルVta,Vtbを決定する。
なおこの際、鋸波電圧Vtを考慮してVta、Vtbを
決定する。この実施例では鋸波電圧Vtの振幅は0〜V
dcである。
tbとを演算する式は次の通りである。 Vta=Vdc[1-{(2LrIo)/Vdc+π√(L
rC)}/T] Vtb=Vdc{2(2LrIo)/Vdc+π√(Lr
C)}/T ここで、Vdcは主電源1の電圧又は鋸波電圧の最大振
幅、Cは直流ライン11,12間の容量即ちC1+C4
又はC2+C4、Tは鋸波電圧Vtの周期、√(Lr
C)は(LrC)1/2である。なお、Vta及びVtb
設定回路31、32に第2の電流検出器24の出力を与え
る代わりに、第1の電流検出器23の出力を与えることも
できる。
tと上側電圧レベルVtaとを比較し、鋸波電圧Vtが
上側電圧レベルVtaよりも高い時に低レベルとなる図
8(B)の信号を出力する。なお、Vtaは鋸波電圧V
tの最大値よりも少し低い値に設定される。
tと下側電圧レベルVtbとを比較し、下側電圧レベル
Vtbが鋸波電圧Vtよりも高い時に低レベルとなる図
8(C)の信号を出力する。
33、34に接続されており、第1及び第2の比較器3
3、34の低レベル出力に対応して低レベルとなる図8
(E)の信号を出力する。このANDゲート35の出力は
第1のソフトスイッチング用スイッチQ11の制御信号
となる。NOT回路36はANDゲ−ト35の出力を位
相反転し、図8(D)の信号を第2のソフトスイッチン
グ用スイッチQ12の制御信号を形成する。
照して説明する。図9は図7の負荷電流Ioが負の半波の
期間におけるt3時点及びこの近傍における図5の各部
の状態を示す。更に詳細には図9(A)(B)は第1及
び第2のスイッチQ1 、Q2の制御信号を示し、図9
(C)(D)は第1及び第2のソフトスイッチング用ス
イッチQ11、Q12の制御信号を示し、図9(E)はイン
ダクタLrの電流Irを示し、図9(F)は第1及び第
2の直流ライン11、12間の直流リンク電圧Vdc1を示
し、図9(G)(H)は第1及び第2のスイッチQ1 、
Q2 の端子間電圧Vq1、Vq2を示す。なお、第4のスイ
ッチQ4 は第1のスイッチQ1 と実質的に同一に動作
し、第3のスイッチQ3 は第2のスイッチQ2 と実質的
に同一に動作する。
下の説明において電流経路は各部の参照符号のみで示
す。図9のt1 時点の前では、第2及び第3のスイッチ
Q2 、Q3 がオフ、第1及び第4のスイッチQ1 、Q4
がオン、第1のソフトスイッチング用スイッチQ11がオ
ン、第2のソフトスイッチング用スイッチQ12がオフで
ある。負荷20が誘導性であるので、20―D1―D1
1―1―D4 の閉回路が形成される。この時、第2及び
第3のコンデンサC2 、C3 は主電源1の電圧に充電
されている。
イッチQ11がオフ、第2のソフトスイッチング用スイツ
チQ12がオンになると、誘導性負荷20の蓄積エネルギ
の放出によって、20−D1−D11−1-D4の回路に回
生電流が流れると共に、20−D1−Lr−Q12−10
−D4の回路に電流Irが流れる。これにより、インダ
クタLrにエネルギが蓄積される。この時インダクタL
rの電流Irは図9(E)に示すように傾斜を有して徐
々に立上るために第2のソフトスイッチング用スイッチ
Q12はゼロ電流スイツチングとなり、スイツチング損
失がほとんど生じない。また、第1のソフトスイッチン
グ用スイッチQ11の電圧は回生電流のためにt1時点
で零に保たれ,ZVSが達成される。
2 −D1の閉回路及びLr −Q12−10−D4 −C3
の閉回路及び20―D1―Lr―Q12―10―D4の
閉回路が形成され、第2及び第3のコンデンサC2 、
C3 の放電が生じ、この電圧即ち第2及び第3のスイ
ッチQ2 、Q3 の電圧Vq2、Vq3が図9(H)に示
すように徐々に低下し、また、第1のソフトスイッチン
グ用スイッチQ11の電圧Vq11 がVq2とは逆に徐々に
上昇する。t1 〜t3 期間はt3 時点で第2及び第3の
スイッチQ2 、Q3 の電圧がほぼ零になるように決定
されている。従って、t3 時点で第2及び第3のスイッ
チQ2 、Q3 をタ−ンオンすると、ZVSが達成され
る。図9(E)ではt2〜t3期間で共振電流Irがオ−
バ−シュ−トによって負荷電流Ioよりも大きくなって
いるが、共振電流Irの最大値は負荷電流Ioとほぼ同
一である。
タ−ンオン制御し、第1及び第4のスイッチQ1 、Q
4 をタ−ンオフ制御する。t3〜t4期間には、20―
D1―Lr−Q12−10−D4の回路で電流Irが流れ
ると共に、20−S2−D4の閉回路に電流が流れる。
の放出が終了した後のt4〜t5期間では、補助電源10
に基づいて、10−D12−Lr−Q3−20−Q2の閉
回路で逆方向の共振電流Irが図9(E)に示すように
流れる。また、20−S2−D4の回路にも電流が流れ
る。
荷電流Ioの振幅に等しくなると、t5〜t6期間におい
て、10−D12−Lr−C1-Q2の回路及び10−D12-Lr
-Q3−C4の回路でコンデンサC1、C4の充電が始ま
り、対の直流ライン11、12間の直流リンク電圧Vdc1と
第1のスイツチQ1の電圧Vq1と第4のスイツチQ4の電
圧が図9(F)(G)に示すように徐々に上昇する。な
お、t5〜t6期間には20−S2−D4の回路にも電流が流
れる。
電圧に等しくなると、第1のソフトスイッチング用スイ
ッチQ11の電圧は実質的に零になるので、この時点でタ
−ンオンし、ZVSを達成する。t6時点で第2のソフト
スイッチング用スイッチQ12をタ−ンオフ制御するが、
この時ダイオ−ドD12が導通しているので、ZVSが達
成される。
イッチQ12がオフになってもt6〜t7期間には10−D12
−Lr−Q3−20−Q2の回路に電流が流れ、また、20
−S2―D4の回路にも電流が流れる。t7時点でイン
ダクタLrに基づく電流Irが流れなくなると、1―Q
11―Q3―20―Q2の回路で負荷電流が流れる。
タ−ンオン動作し、第2のスイッチQ2がターンオフ動
作する。本実施例では、このt0時点において、第1及
び第2のソフトスイッチング用スイッチQ11、Q12を
特別に制御しない。この様にt0でソフトスイッチング
制御しなくても、第1及び第4のスイッチQ1、Q4のソ
フトスイッチングが可能である。即ち、負荷20は誘導
性負荷であり、且つ図9のt0時点は負荷20に負方向
電流が流れている図7のt2〜t4期間内にあるので、
図9のt0時点で第1及び第4のスイッチQ1、Q4がオ
ン制御されても、トランジスタスイッチS1,S4に電
流が流れ込まず,20−C1−C3の回路及び20−C
2−C4の回路によって第1及び第4のコンデンサC
1、C4が放電し、第2及び第3のコンデンサC2、C
3が充電される。このため、コンデンサC1、C4の蓄
積エネルギの放出に基づく損失が発生しない。図9のt
0時点で第2及び第3のがターンオフ制御されると、第
2及び第3のコンデンサC2,C3が徐々に充電され、
この電圧が図9(H)に示すように徐々に高くなり、第
2及び第3のスイッチQ2,Q3のZVSが達成され
る。t0でソフトスイッイング回路9aを動作させない
と、スイッチQ11,Q12のスイッイング回数が少な
くなり、効率が向上する。
流Ioが流れる。正の半波期間t1〜t2と負の半波期
間t0〜t1及びt2〜t4とでは図5の補正回路6a
の働きで、比較器7に互いに反対位相の鋸波電圧Vt
1,Vt2が供給される。この結果、図7のt1〜t2
期間では第1及び第4のスイッチQ1,Q4のターンオ
ン時点及び第2及び第3のスイッチQ2,Q3のターン
オフ時点で鋸波電圧Vt1が垂直に立上っている。ソフ
トスイッチング用スイッチQ11〜Q12の制御信号は図7
(A)に示す全期間で同一位相の鋸波電圧Vtに基づい
て作成されているが、第1〜第4のスイッチQ1〜Q4
の制御信号は図7(B)の補正鋸波電圧Vt’に基づい
て作成されているので、負の半波期間の第1及び第4の
スイッチQ1,Q4のターンオン時のZVSと、正の半
波期間の第2及び第3のスイッチQ2,Q3のターンオ
ン時のZVSとの両方が可能になる。
の正の半波期間における第1及び第2のスイッチQ1,
Q2のターンオン時及びターンオフ時の動作を示す。図
10の正の半波期間t1〜t2では、第1のスイッチQ
1のターンオン時においてソフトスイッチング用スイッ
チQ11、Q12によるソフトスイッチング制御が図9
のt1〜t7と同様に実行され、第2のスイッチQ2の
ターンオン時点t0ではソフトスイッチング用スイッチQ
11〜Q12の制御は実行されない。第2のスイッチQ2の
ターンオン時にソフトスイッチング制御を行わなくて
も、負荷20が誘導性負荷であり、図9のt0時点と同
様な動作となり,コンデンサC2,C3の蓄積エネルギ
放出に基づく損失が発生しない。また、第1及び第4の
スイッチQ1,Q4のターンオフはコンデンサC1,C
4の働きでZVSになり、電力損失及びノイズが低減さ
れる。
力に基づいて図8のt1〜t3期間T1及びt3〜t6期
間T2を演算で決定する。これにより、インダクタLr
の電流を抑制してZVSを達成することができ、転流回
路の損失が小さくなる。又、本実施例では鋸波電圧Vt
の周期で変化する高周波の電流及び電圧を検出すること
が不要であり、高速な検出器及び高速な制御装置が不要
に成り、コストの上昇を抑えることがでできる。
本発明の第2の実施例に係わるモータ駆動等に適したA
C−DC−AC電力変換装置を説明する。但し、図11
及び後述する図13〜図16において、図5と実施的に
同一の部分には同一の符号を付してその説明を省略す
る。
を示す。この実施例では一対の直流ライン11、12間
の直流電圧を3相交流電圧に変換して誘導性負荷20a
に供給するために、図5に示した第1及び第2の変換回
路2a、2bと同様なものに加えて第3の変換回路2c
が設けられている。第3の変換回路2cは第1の変換回
路2aの第1及び第2のスイッチQ1 、Q2 及び第1及
び第2のコンデンサC1 、C2 と同様なものを含み、一
対の直流ライン11、12間に接続されている。要する
に、図11では第1、第2及び第3の変換回路2a、2
b、2cによって3相ブリッジ型インバ−タ回路が構成
されている。
1、12との間には3相ブリッジ型コンバ−タ回路が接
続されている。3相ブリッジ型コンバ−タ回路は3相交
流電源40と一対の直流ライン11、12との間に接続
された第1、第2及び第3のコンバ−タ変換回路41、
42、43を有する。第1、第2、第3のコンバ−タ回
路41、42、43は互いに同一に形成されているの
で、図11では第1のコンバ−タ変換回路41のみが詳
しく示されている。この第1のコンバ−タ変換回路41
はIGBTから成る2つのスイッチQ41、Q42から成
り、インバ−タ変換回路2aと同一に構成されている。
なお、スイッチQ41、Q42はトランジスタスイッチS4
1、S42の他に内蔵タイオ−ドD41、D42を有し、コン
デンサC41、C42はスイッチQ41、Q42に並列に接続さ
れている。また、第1、第2及び第3のコンバ−タ変換
回路41、42、43に含まれている対のスイッチの相
互接続点は3相交流電源40に接続され、それぞれの対
のスイッチの直列回路は直流ライン11、12間に接続
されている。要するに、3相インバ−タ変換回路2a、
2b、2c及び3相コンバ−タ変換回路41、42、4
3を構成している各対のスイッチ直列回路即ちア−ムは
互いに並列に接続されている。また、電源40の各相の
交流ラインにインダクタを含む高調波成分除去回路(図
示せず)が接続されている。
3相ブリッジ型インバ−タ回路、及び3つの変換回路4
1、42、43から成る3相ブリッジ型コンバ−タ回路
は、周知の制御方法で制御される。
状態が示されている。図12(A)(B)(C)は図6
の比較器7に相当する第1、第2及び第3の相のPWM
信号形成用比較器の入力、即ち補正鋸波電圧Vt´と電
圧基準値Vrとを示す。図12(D)(E)(F)は図
6の比較器7に相当する第1、第2及び第3の相の比較
器出力を示す。図12(G)は第1、第2及び第3相の負
荷電流を示す。図12(H)(I)(G)は図12(G)
の3相の負荷電流の方向(極性)を示す。図12(K)
は直流ライン11、12間の直流リンク電圧Vdc1を示
す。この電圧Vdc1は鋸波電圧Vt´の周期で断続的に
零になる。図12(L)は第1相の上側スイツチQ1の電
流を示す。図12(M)は第1相の下側スイッチの電流を
示す。図12(M)は第1相の下側スイツチQ2の電流を示
す。図12(N)は第2相の上側スイッチの電流を示す。
図12(O)は第2相の下側スイッチの電流を示す。図12
(P)は第3相の上側スイッチの電流を示す。図12
(Q)は第3相の下側スイッチの電流を示す。
第1相の補正鋸波電圧の位相はt0、t4で反転し、第2相
の補正鋸波電圧の位相はt3、t6で反転し、第3相の補
正鋸波電圧の位相はt1、t5で反転している。
ンバ−タ回路のスイッチQ41、Q42等のソフトスイッチ
ングを第1の実施例のスイッチQ1 、Q2 等と同様に行
うことができる。また、1つのソフトスイッチング回路
9aによって3相インバ−タ回路と3相コンバ−タ回路
との両方の主スイッチのソフトスイッチングを行うこと
が可能になる。
装置は、図5の回路における電流検出器24の代りに第1
及び第2の電圧検出器51、52を設け、また変形され
た制御回路21a、22aを設けた他は、図5と実質的に同
一に構成したものである。第1の電圧検出器51は、第
1のソフトスイッチング用スイツチQ11の両端に接続さ
れており、このスイッチQ11の電圧が高レベルから低レ
ベルに変化して実質的に零になった時に図15(D)の
t2 時点及びt6 時点に示す零電圧検出パルスを発生す
るものであって、コンパレ−タによって構成されてい
る。なお、この第1の電圧検出器51はライン53によ
って補助制御回路22aに接続されている。第2の電圧
検出器52は対の直流ライン11、12間に接続されて
おり、直流リンク電圧Vdc1 が実質的に零になったこと
を検出し、図15(C)のt1 及びt5 に示す検出パル
スを発生するものであり、コンパレ−タで構成されてい
る。なお、第2の電圧検出器52はライン54によって
主制御回路21aに接続されている。
助制御回路22aを詳しく示し、図15は図13及び図
14の各部の状態を示す。なお、図15において(A)
はライン11、12間の直流リンク電圧を示し、(B)
は搬送波としての鋸波電圧Vt を示し、(C)は第2の
電圧検出器52の零電圧検出パルスを示し、(D)は第
1の電圧検出器51の零電圧検出パルスを示し、(E)
は第2のフリップフロップ63の出力を示し、(F)は
NOT回路64の出力パルスを示し、(G)は比較器7
の出力パルスを示し、(H)は第1のフリップフロップ
61の出力パルスを示し、(I)は第1のNOT回路6
2の出力パルスを示す。
構成の電圧基準発生器5、鋸波発生器6、補正回路6
a、比較器7を含む他に、第1のフリップフロップ61
及び第1のNOT回路62を含む。なお、図14の比較
器7は出力段にトリガ回路を含み、補正鋸波電圧Vt´
が電圧基準値Vr を下から上に向かって横切った時に図
15(G)のトリガパルスを発生するように形成されて
いる。第1のフリップフロップ61のセット端子Sは直
流リンク電圧が零になったことを示すパルスを伝送する
ためのライン54に接続され、このリセット端子Rは比
較器7に接続され、この出力端子は第2及び第3のスイ
ッチQ2 、Q3 の制御端子に接続されていると共に第1
のNOT回路62に接続されている。第1のNOT回路
62は第1及び第4のスイッチQ1 、Q4 の制御端子に
接続されている。
ロップ63と第2のNOT回路64とからなる。第2の
フリップフロップ63のセット端子Sは第1のソフトス
イッチング用スイッチQ11の零電圧検出パルスの伝送ラ
イン53に接続され、このリセット端子Rは鋸波発生器
6に接続され、この出力端子Qは第1のソフトスイッチ
ング用スイッチQ11の制御端子と第2のNOT回路64
に接続されている。第2のNOT回路64の出力は第2
のソフトスイッチング用スイツチQ12の制御端子に接続
されている。
Q4 、Q11、Q12の制御タイミング及び動作は第1の実
施例の電力変換装置と実質的に同一であり、各スイッチ
Q1〜Q4 、Q11、Q12の制御信号の形成方法において
第3の実施例は第1の実施例と相違している。第3の実
施例では、図15(B)に示す鋸波電圧Vt の立上り時
点t0及びt4 に同期して第2のフリップフロップ63
がリセットされ、この出力が図15(E)に示すように
低レベルになり、第1のソフトスイッチング用スイッチ
Q11がタ−ンオフ制御され、逆に第2のソフトスイッチ
ング用スイッチQ12が図15(F)の信号でタ−ンオン
制御される。これにより、第1の実施例と同様にインダ
クタLr に電流が流れ、図15のt1 〜t2 期間におい
て、図9のt1 〜t6 期間と同様な共振動作が電力変換
回路において生じる。この共振動作によって図15
(A)の直流リンク電圧が図9のt3 時点と同様に図1
5(A)のt1 時点で実質的に零になり、第1の電圧検
出器52から図15(C)のパルスが発生し、第1のフ
リップフロップ61がセットされ、図15(H)の出力
パルスが得られ、、第2及び第3のスイッチQ2 、Q3
がZVSでタ−ンオンする。図15のt1時点で第1及
び第4のスイッチQ2 、Q4 がタ−ンオフ制御される
が、これ等の電圧は直ちに立上らない。即ち、図15は
図9と同様に図7のt3 時点及びこの近傍を示し、且つ
負荷20は誘導性であるために、第1及び第4のスイッ
チQ1、Q4 のタ−ンオフ時に第1及び第4のダイオ−
ドD1 、D4 を通って電流が流れ、図15のt1 時点で
第1及び第4のスイッチQ1 、Q4 の電圧は直ちに高レ
ベル(電源電圧)に立上らない。図13の回路において
共振動作が継続して図9のt6 時点に相当するt2 時点
になると、図15(A)の直流リンク電圧がほぼ電源電
圧になり、第1のソフトスイッチング用スイツチQ11
の電圧が実質的に零に成る。この結果、第1の電圧検出
器51から図15(D)のパルスが発生し、第2のフリ
ップフロップ63がセットされ、図15(E)の出力パ
ルスが第1のソフトスイッチング用スイッチQ11に供給
され、このスイッチQ11がZVSでタ−ンオンする。t
2 時点で第2のソフトスイッチング用スイツチQ12がタ
−ンオフ制御されるが、ダイオ−ドD12に共振電流が流
れているので、スイッチQ2 は零電圧でタ−ンオフ制御
される。図15のt3 時点で電圧基準値Vr が補助鋸波
電圧Vt ′を横切ると、図15(G)のトリガパルスが
比較器7から発生し、第1のフリップフロップ61がリ
セットされ、第2及び第3のスイッチQ2 、Q3 がタ−
ンオフし、第1及び第4のスイッチQ1 、Q4 がタ−ン
オンする。この第3の実施例においても、第1の実施例
と同様に図15のt3 で特別にソフトスイッチング制御
を実行する必要はない。
第1の実施例と同様に損失低減、ノイス低減、共振電流
の抑制の効果を得ることができ、更に演算回路を使用し
ないで上記効果を得ることができる。
を示す。図16の電力変換装置はサ−ジ電圧を抑制する
ために図5の回路にクランプ用ダイオ−ド71、クラン
プ用コンデンサ72、クランプ用抵抗73付加したもの
であり、これ以外は図5と同一に構成したものである。
ンダクタLr とスイッチQ12の接続点に接続されてい
る。クランプ用ダイオ−ド71のカソ−ドはクランプ用
コンデンサ72を介してスイッチQ12と補助電源10と
の接続点に接続されている。クランプ用抵抗73はダイ
オ−ド71のカソ−ドと主電源1との間に接続されてい
る。
12がオンになる前に、主電源1の電圧Vdcとこれよりも
低い補助電源10の電圧(Vdc/2)との差であるVdc
/2に充電されている。クランプ用ダイオ−ド71はク
ランプ用コンデンサ72の放電防止用として機能し、第
2のソフトスイッチング用スイッチQ12がオンになって
もコンデンサ72のエネルギ蓄積状態が保たれる。ソフ
トスイッチング動作の後の区間でダイオ−ドD12を通っ
て逆方向に流れた電流によってインダクタLrに蓄積さ
れた残留磁気エネルギに基づいてサ−ジ電圧が発生する
と、このサ−ジがクランプ用ダイオ−ド71を通ってク
ランプ用コンデンサ72で吸収される。クランプ用コン
デンサ72に蓄積されたエネルギは抵抗73を介して主
電源1に回生される。従って、図16の実施例によれ
ば、第1の実施例と同様な作用効果が得られる他に、ダ
イオ−ドD12の逆回復電流によって発生するサ−ジ電圧
を抑制し、スイッチQ12の低耐圧化する効果も得られ
る。
く、例えば次の変形が可能なものである。 (1) コンデンサC1 〜C4 をスイッチQ1 〜Q4 の
対の主端子間即ちコレクタ・エミッタ間の寄生容量とす
ること、又は寄生容量と個別のコンデンサとの合計容量
とすることができる。 (2) 第1〜第4のスイッチQ1 〜Q4 、第1及び第
2のソフトスイッチング用スイッチQ11、Q12を絶縁ゲ
−ト型電界効果トランジスタ、バイポ−ラトランジスタ
等の他の半導体スイッチとすることができる。 (3) 各実施例で負荷20、20aが回生電力を発生
する場合には変換回路2a、2b、2cを介して直流側
に電力を回生することができる。 (4) 図11のようにAC−DC変換器とDC−AC
変換器との組み合せ回路におけるいずれか一方を省いて
AC−DC変換器のみ、又はDC―AC変換器のみとす
ることができる。 (5) 図11の実施例のようにコンバ−タ変換回路4
1、42、43を設ける場合には交流入力の力率及び波
形を改善するようにスイッチQ41、Q42等を制御するこ
とが望ましい。 (6) 図5から第2の変換回路2b を省き、第2のス
イッチQ2 に並列に変換用コンデンサを介して出力トラ
ンスの1次巻線または負荷回路を接続してハ−フブリッ
ジ型インバ−タを構成することができる。 (7) 各実施例の電力変換回路を、負荷電流Io の方
向に無関係に、第1のスイッチQ1 のタ−ンオン時の全
てと第2のスイッチQ2 のタ−ンオン時の全てにおいて
第1及び第2のソフトスイッチング用スイッチQ11〜Q
12を使用したソフトスイッチング制御を行う用に変形す
るこができる。 (8) 主制御回路21及び補助制御回路22の一部又
は全部をディジタル回路で形成することができる。 (9) 負荷電流を電源1に流れる電流を検出して決定
すること、又は第1及び第2のスイッチQ1 、Q2 の電
流を検出して決定することができる。また、Vta、Vtb
を演算で求める式として実施例以外の式を使用すること
もできる。 (10) ANDゲ−ト35の代わりに排他的ORゲ−
トを使用することができる。 (11) 主電源1及び補助電源10をコンデンサとす
ることができる。また、補助電源10の電圧を主電源1
の電圧よりも低い任意の値に設定することができる。 (12) 図11のインバータ変換回路2a、2b、2
cの内の任意の相の変換回路のPWM制御を停止するこ
とができる。
る。
である。
路図である。
示すプロック図である。
ある。
状態を示す波形図である。
状態を示す波形図である。
の状態を示す波形図である。
ある。
ある。
ブロック図である。
る。
ある。
Claims (4)
- 【請求項1】 対の直流端子と、少なくとも1つの交流端
子と、少なくとも第1及び第2のスイッチと、第1及び
第2のダイオードと、第1及び第2のコンデンサ又は寄
生容量と、スイッチ制御回路とを有し、前記第1及び第
2のスイッチの直列回路が前記対の直流端子間に接続さ
れ、前記交流端子が前記第1及び第2のスイッチの相互
接続点に接続され、前記第1及び第2のダイオード及び
前記第1及び第2のコンデンサ又は寄生容量は前記第1
及び第2のスイッチに並列に接続され、前記スイッチ制
御回路は前記第1及び第2のスイッチを交互にオン・オ
フ制御するように構成されている電力変換装置におい
て、 前記対の直流端子の一方と他方との間に第1のソフトス
イッチング用スイッチを介して直流電源又はコンデンサ
が接続され、 前記第1のソフトスイッチング用スイッチに並列に第1
のソフトスイッチング用ダイオードが逆方向並列に接続
され、 前記対の直流端子の一方と他方との間に共振用インダク
タと第2のソフトスイッチング用スイッチとソフトスイ
ッチング用直流電源又はコンデンサとの直流回路が接続
され、 前記第2のソフトスイッチング用スイッチに逆方向並列
に第2のソフトスイッチング用ダイオ−ドが接続され、 前記第1のスイッチ又は前記第2のスイッチのターンオ
ン時点(t3)よりも少し前の第1の時点(t1)から
前記ターンオン時点(t3)よりも少し後の第2の時点
(t6)まで前記第1のソフトスイッチング用スイッチ
をオフ状態に制御し、同時に前記第2のソフトスイッチ
ング用スイッチを前記第1のソフトスイッチング用スイ
ッチとは逆にオン状態に制御し、且つ前記第1のソフト
スイッチング用スイッチをオン状態に制御している時に
は前記第2のソフトスイッチング用スイッチをオフ状態
に制御するための制御信号を形成する補助制御回路が設
けられ, 前記第1の時点(t1)から前記ターンオン時点(t
3)までの第1の時間長(T1)が前記共振用インダク
タの働きによって前記ターンオン時点までに前記対の直
流端子間の電圧を零又はほぼ零にすることができる時間
長とされ、前記ターンオン時点(t3)から前記第2の
時点(t6)までの第2の時間長(T2)が前記共振用
インダクタの働きによって前記第2の時点(t6)まで
に前記第1のソフトスイッチング用スイッチの電圧を零
又はほぼ零にすることができる時間長とされていること
を特徴とする電力変換装置。 - 【請求項2】 前記補助制御回路は、前記第1又は第2
のスイッチのオン・オフ繰返し周期と同一の周期を有し
て鋸波電圧を発生する鋸波発生手段と、 前記交流端子を通って流れる電流の大きさ示す信号を検
出又は演算で求める電流検知手段と、 前記電流検知手段の出力(Io)と前記インダクタのイ
ンダクタンス(Lr)と前記直流電源の電圧(Vdc)
と前記第1又は第2のコンデンサ又は寄生容量の容量値
(C)とに基づいて、前記鋸波電圧を横切る第1及び第
2の電圧レベル(Vta、Vtb)が、 Vta=Vdc[1-{(2LrIo)/Vdc+π√(LrC)}/T] Vtb=Vdc{2(2LrIo)/Vdc+π√(LrC)}/T ここで、Vdcは主電源1の電圧又は鋸波電圧の最大振
幅、 Cは直流ライン11,12間の容量即ちC1+C4又は
C2+C4、 Tは鋸波電圧Vtの周期、 √(LrC)は(LrC) 1/2 に従う演算で決定され、 前記第1の電圧レベル(Vt
a)を前記鋸波電圧が横切る時点(t1)から前記鋸波
電圧の1周期の終りの時点(t3)までの時間長が前記
第1の時間長(T1)になり、前記鋸波電圧の1周期の
始まりの時点(t3)から前記第2の電圧レベル(Vt
b)を前記鋸波電圧が横切る時点(t6)までの時間長
が前記第2の時間長(T2)になるるように前記第1及
び第2の電圧レベル(Vta、Vtb)と前記鋸波電圧
の振幅との関係が決定されていることを特徴とする請求
項1記載の電力変換装置。 - 【請求項3】 前記スイッチ制御回路は、 前記交流端子における所望交流電圧を示す電圧基準値
(Vr )を発生する電圧基準値発生器と、 前記交流電圧の周期よりも十分に短い周期で鋸波電圧
(Vt )を発生する鋸波発生器と、 前記交流端子における電流の方向を検知する電流方向検
出手段と、 前記電流の方向が第1の方向の時には前記鋸波電圧(V
t)を出力し、前記電流の方向が第1の方向と逆方向の
第2の方向の時には前記鋸波電圧(Vt)に対して逆相
の鋸波電圧を出力する補正回路と、 前記電圧基準値(Vr )と前記補正回路から得られた補
正鋸波電圧(Vt’)とを比較し、前記電圧基準値(V
r )と前記補正鋸波電圧(Vt’)の傾斜電圧部分との
交差時点を示すパルスを発生する比較手段と、 前記対の直流端子間の電圧が高レベルから零又はほぼ零
になったことを検出する零電圧検出手段と、 前記零電圧検出手段から零又はほぼ零を示す検出信号が
得られた時点から前記比較手段からパルスが発生した時
点までがオン時間幅となる第1の制御パルスを形成して
前記第1のスイッチに供給し、前記第1の制御パルスと
逆位相の第2の制御パルスを形成して前記第2のスイッ
チに供給するスイッチ制御信号形成手段とを備えてお
り, 前記補助制御回路手段は、 前記第1のソフトスイッチング用スイッチの両端子間電
圧が零又はほぼ零になる時点を検出するスイッチ電圧検
出手段と、 前記鋸波電圧の垂直の部分又はこれに同期た信号に応答
して前記第1のソフトスイッチング用スイッチをオフに
制御し、しかる後前記スイッチ電圧検出手段の零又はほ
ぼ零を示す出力に応答して前記第1のソフトスイッチン
グ用スイッチをオンに制御する第1のソフトスイッチン
グ制御信号を形成し、前記第1のソフトスイッチング制
御信号と逆相の第2のソフトスイッチング制御信号を形
成するソフトスイッチング制御信号形成回路と、を備え
ていることを特徴とする請求項1記載の電力変換装置。 - 【請求項4】 更に、クランプ用ダイオードとクランプ
用コンデンサと、クランプ用抵抗とを有し,前記クラン
プ用ダイオードと前記クランプ用コンデンサとの直列回
路が前記第2のソフトスイッチング用スイッチに並列に
接続され、前記クランプ用抵抗の一端が前記クランプ用
ダイオードと前記クランプ用コンデンサとの接続点に接
続され、前記クランプ用抵抗の他端が前記直流電源に接
続されていることを特徴とする請求項1又は2又は3記
載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06017699A JP3298625B2 (ja) | 1999-03-08 | 1999-03-08 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06017699A JP3298625B2 (ja) | 1999-03-08 | 1999-03-08 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000262066A JP2000262066A (ja) | 2000-09-22 |
JP3298625B2 true JP3298625B2 (ja) | 2002-07-02 |
Family
ID=13134596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06017699A Expired - Lifetime JP3298625B2 (ja) | 1999-03-08 | 1999-03-08 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3298625B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001238467A (ja) * | 2000-02-28 | 2001-08-31 | Katsunori Taniguchi | 電力変換システム |
KR101066093B1 (ko) * | 2009-09-16 | 2011-09-20 | 전남대학교산학협력단 | 양방향 전력수수가 가능한 무정전 전원장치 |
JP4930582B2 (ja) * | 2009-12-28 | 2012-05-16 | サンケン電気株式会社 | 共振型電力変換装置 |
DE112016007461T5 (de) | 2016-11-21 | 2019-08-14 | Mitsubishi Electric Corporation | Energie-umwandlungseinrichtung und elektromotor-antriebseinrichtung, die diese verwendet |
JP6984727B2 (ja) * | 2018-03-02 | 2021-12-22 | 三菱電機株式会社 | 電力変換装置および電動機システム |
-
1999
- 1999-03-08 JP JP06017699A patent/JP3298625B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000262066A (ja) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kummari et al. | An isolated high-frequency link microinverter operated with secondary-side modulation for efficiency improvement | |
JP3374917B2 (ja) | スイッチング電源装置 | |
Guo et al. | Three-level bidirectional DC–DC converter with an auxiliary inductor in adaptive working mode for full-operation zero-voltage switching | |
JPH07222444A (ja) | Dc−dcコンバータ | |
Tayebi et al. | A single-stage isolated resonant SiC DC/AC inverter for efficient high-power applications | |
JP3324645B2 (ja) | 交流−直流変換装置 | |
JP2002238257A (ja) | 共振型dc−dcコンバータの制御方法 | |
Pal et al. | A pwm zvs high-frequency-link three-phase inverter with t-type npc unfolder | |
Blinov et al. | Soft-switching modulation method for full-bridge DC-AC HF-link inverter | |
JP3298625B2 (ja) | 電力変換装置 | |
Teeneti et al. | Unfolder-based single-stage AC-AC conversion system for wireless charging applications | |
JP2019169991A (ja) | 三相ac−dcコンバータ | |
JP2002191174A (ja) | 電源装置 | |
JP3681960B2 (ja) | スイッチング電源 | |
JP4488130B2 (ja) | 電力変換装置 | |
JP3296424B2 (ja) | 電力変換装置 | |
Khalilian et al. | Single-stage grid-connected flyback inverter with zero current switching for AC module application | |
Shu et al. | Universal control scheme to achieve seamless dynamic transition of dual-active-bridge converters using zero-current-prediction | |
Lim et al. | An Improved single-phase zero-voltage transition soft-switching inverter with a subtractive coupled inductor auxiliary circuit | |
Narimani et al. | A comparative study of three-level DC-DC converters | |
JP2001314086A (ja) | Ac−dcコンバータ | |
Blinov et al. | Improved modulation method for full-bridge AC-DC HF-link converter | |
JP2002084757A (ja) | 交流−直流変換装置 | |
JP3367100B2 (ja) | Ac−dcコンバータ | |
Xu et al. | A Novel Hybrid ZCS ZVS Current Control Method for Micro-Inverters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |