JP3295492B2 - Structure of line type thermal print head - Google Patents

Structure of line type thermal print head

Info

Publication number
JP3295492B2
JP3295492B2 JP14904093A JP14904093A JP3295492B2 JP 3295492 B2 JP3295492 B2 JP 3295492B2 JP 14904093 A JP14904093 A JP 14904093A JP 14904093 A JP14904093 A JP 14904093A JP 3295492 B2 JP3295492 B2 JP 3295492B2
Authority
JP
Japan
Prior art keywords
common
line
semiconductor chips
wiring pattern
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14904093A
Other languages
Japanese (ja)
Other versions
JPH07125280A (en
Inventor
▲隆▼也 長畑
雅義 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP14904093A priority Critical patent/JP3295492B2/en
Publication of JPH07125280A publication Critical patent/JPH07125280A/en
Application granted granted Critical
Publication of JP3295492B2 publication Critical patent/JP3295492B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ファクシミリ又はプリ
ンタ等に使用されるサーマルプリントヘッドのうち、印
字幅寸法をA列4番等の比較的広い幅の用紙における幅
一杯に合わせて長くしたライン型サーマルプリントヘッ
ドの構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thermal print head used for a facsimile or a printer, the print width of which is increased to match the width of a relatively wide sheet such as A row 4th. The structure of a thermal print head.

【0002】[0002]

【従来の技術】従来、この種のライン型サーマルプリン
トヘッド、例えば、特開平2−103157号公報等に
記載され、且つ、図7〜図9に示すように、金属製の放
熱板Aの上面に固着したヘッド基板Bの上面に、多数個
の単位抵抗体ドットを一列状に並べた印字ラインCをヘ
ッド基板Bにおける長手一側面B1と平行に延びるよう
に形成すると共に、この印字ラインCに対する広幅のコ
モンリードDを、前記ヘッド基板Bにおける長手一側面
B1に沿って前記印字ラインCと平行に延びるように形
成し、更に、前記ヘッド基板Bの上面には、前記印字ラ
インCにおける各単位抵抗体ドットとヘッド基板Bの上
面に一列状に搭載した複数個の各駆動用半導体チップE
とを接続する多数本の個別リードF、及び前記印字ライ
ンCにおける各単位抵抗体ドットと前記コモンリードD
とを接続する多数本のコモン用電極Gを各々形成して、
前記各個別リードFと各駆動用半導体チップEにおける
各出力端子との間を金属線Hによるワイヤーボンディン
グ等にて電気的に接続する。
2. Description of the Related Art Conventionally, a line type thermal print head of this kind, for example, described in Japanese Patent Application Laid-Open No. 2-103157, and as shown in FIGS. A print line C in which a number of unit resistor dots are arranged in a line is formed on the upper surface of the head substrate B adhered to the head substrate B so as to extend in parallel with one longitudinal side surface B1 of the head substrate B. A wide common lead D is formed so as to extend in parallel with the print line C along one longitudinal side surface B1 of the head substrate B. Further, each unit in the print line C is formed on the upper surface of the head substrate B. Resistor dots and a plurality of driving semiconductor chips E mounted in a line on the upper surface of the head substrate B
And a plurality of individual leads F for connecting each unit resistor dot and the common lead D in the print line C.
And a plurality of common electrodes G for connecting
Each of the individual leads F and each of the output terminals of each of the driving semiconductor chips E are electrically connected by wire bonding with a metal wire H or the like.

【0003】更に、前記各駆動用半導体チップEにおけ
る各入力端子と、前記放熱板Aに固着した回路基板Jの
上面における各種の制御信号用配線パターンK1のとの
間を制御信号用金属線Lによるワイヤーボンディング等
にて電気的に接続する一方、前記コモンリードDにおけ
る両端部D1,D2と、前記回路基板Jの上面における
コモン用配線パターンK2との間をコモン用金属線Mに
よるワイヤーボンディング等にて電気的に接続すると言
う構成にしている。
Further, a control signal metal line L is provided between each input terminal of each drive semiconductor chip E and various control signal wiring patterns K1 on the upper surface of the circuit board J fixed to the heat sink A. Electrical connection by wire bonding or the like, and wire bonding between the both ends D1 and D2 of the common lead D and the common wiring pattern K2 on the upper surface of the circuit board J by a metal wire M for common. Is configured to be electrically connected.

【0004】[0004]

【発明が解決しようとする課題】しかし、この従来にお
けるライン型サーマルプリントヘッドは、以下に述べる
ような問題があった。すなわち、このライン型サーマル
プリントヘッドにおいては、コモンリードDにおける長
さが可成り長くなることにより、当該コモンリードDに
おける長手方向に沿っての電圧降下が大きくなる。
However, the conventional line type thermal print head has the following problems. That is, in this line type thermal print head, the voltage drop along the longitudinal direction of the common lead D becomes large because the length of the common lead D becomes considerably long.

【0005】そこで、従来は、前記広幅のコモンリード
Dにおける幅寸法W′を更に大きくするか、このコモン
リードDを二層又は三層構造にすることによって、長手
方向に沿っての電圧降下の低減を図るようにしているも
のの、印字ラインCと、ヘッド基板Bにおける長手一側
面B1との間には、前記広幅のコモンリードDが存在す
ることにより、前記ヘッド基板Bにおける長手一側面B
1と前記印字ラインCとの間の寸法T′を、その間の部
位に広幅のコモンリードDを設ける分だけ大きくなけれ
ばならず、このために前記印字ラインCが、ヘッド基板
Bにおける長手一側面B1から大きく離れることになる
から、印字ラインCによる印字特性が可成り低下するの
であり、しかも、前記コモンリードDにおける両端部D
1,D2を、印字ラインCにおける両端部の外側の部位
に配設しているので、ヘッド基板Bにおける長さ寸法
が、前記コモンリードDにおける両端部D1,D2の分
だけ増大するのであった。
Therefore, conventionally, the width W 'of the wide common lead D is further increased or the common lead D is formed in a two-layer or three-layer structure to reduce the voltage drop in the longitudinal direction. Although the width is reduced, the wide common lead D is provided between the print line C and the longitudinal one side surface B1 of the head substrate B, so that the longitudinal one side surface B of the head substrate B is provided.
1 and the print line C must be increased by an amount corresponding to the provision of the wide common lead D at a portion between them, so that the print line C B1 is far away from B1, so that the printing characteristics of the printing line C are considerably deteriorated.
Since the first and the first D2 are disposed outside the both ends of the print line C, the length of the head substrate B is increased by both ends D1 and D2 of the common lead D. .

【0006】本発明は、これらの問題を解消すると共
に、ヘッド基板に搭載する駆動用半導体チップの数の増
大して、印字密度の高密度化を図ることを技術的課題と
するものである。
It is a technical object of the present invention to solve these problems and to increase the number of driving semiconductor chips mounted on a head substrate to increase the printing density.

【0007】[0007]

【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「放熱板の上面に、ヘッド基板と回路
基板とを並べて固着し、前記ヘッド基板の上面に、多数
個の単位抵抗体ドットを一列状に並べた印字ラインをヘ
ッド基板の長手一側面に沿って平行に延びるように形成
すると共に、この多数個の各単位抵抗体ドットと複数個
の駆動用半導体チップにおける各出力端子との間を電気
的に接続する多数本の個別リードを形成して成るライン
型サーマルプリントヘッドにおいて、前記ヘッド基板に
おける上面のうち前記印字ラインと前記回路基板との間
の部位に、前記各単位抵抗体ドットに対して多数本のコ
モン側電極を介して電気的に接続するコモンリードを、
当該コモンリードが前記印字ラインと略平行に延びるよ
うに形成して、このコモンリードの上面に、前記複数個
の半導体チップを、当該各半導体チップを一列状に並べ
た状態で絶縁層を介して搭載する一方、前記回路基板の
上面のうち前記各半導体チップに対応する個所の各々
に、制御信号用配線パターンの複数本とコモン用配線パ
ターンとを、コモン用配線パターンを各制御信号用配線
パターンの間に位置するように形成し、前記各半導体チ
ップにおける各入力端子と当該半導体チップごとの各制
御信号用配線パターンとの間を制御信号用金属線にて電
気的に接続し、更に、前記コモンリードと前記各半導体
チップごとのコモン用配線パターンとを、前記各半導体
チップごとの前記各制御信号用金属線の間に配設したコ
モン用金属線にて電気的に接続する。」と言う構成にし
た。
According to the present invention, a head substrate and a circuit board are arranged and fixed on an upper surface of a heat radiating plate, and a plurality of units are mounted on the upper surface of the head substrate. A print line in which resistor dots are arranged in a line is formed so as to extend in parallel along one longitudinal side surface of the head substrate, and each of the plurality of unit resistor dots and each of the plurality of drive semiconductor chips has an output. In a line type thermal print head formed by forming a large number of individual leads for electrically connecting terminals, a portion of the upper surface of the head substrate between the print line and the circuit board, A common lead that is electrically connected to the unit resistor dot via many common-side electrodes,
The common lead is formed so as to extend substantially parallel to the print line, and the plurality of semiconductor chips are arranged on the upper surface of the common lead via an insulating layer in a state where the semiconductor chips are arranged in a line. While mounting , the circuit board
Each part corresponding to each of the semiconductor chips on the upper surface
In addition, multiple control signal wiring patterns and common wiring patterns
Turn and common wiring pattern for each control signal wiring
The semiconductor chips are formed so as to be located between the patterns.
Input terminals and the control of each semiconductor chip.
Control metal wiring with control signal wiring pattern
The common lead and each of the semiconductors.
The common wiring pattern for each chip is
A chip disposed between the control signal metal wires for each chip.
Electrically connected with a metal cable for MON. " .

【0008】[0008]

【作 用】このように、ヘッド基板における上面のう
ち印字ラインと回路基板との間の部位に、各単位抵抗体
ドットに対して多数本のコモン側電極を介して電気的に
接続するコモンリードを、当該コモンリードが前記印字
ラインと略平行に延びるように形成して、このコモンリ
ードの上面に、複数個の半導体チップを絶縁層を介して
搭載したことにより、ヘッド基板における上面のうち、
各半導体チップの下側の部分を、コモンリードの形成に
利用することができて、前記従来のように、ヘッド基板
における長手一側面と印字ラインとの間にコモンリード
を形成することを省略することができるから、印字ライ
ンを、ヘッド基板における長手一側面に近付けることが
できるのであり、しかも、前記コモンリードにおける幅
寸法を、大幅に増大することができるから、当該コモン
リードにおける長手方向に沿って電圧降下を著しく低減
できるきと共に、各単位抵抗体ドットに対してコモンリ
ードを、多数本のコモン側電極を介して接続することに
より、各単位抵抗体ドットに対する電圧の均一化を達成
できるのである。
[Operation] As described above, the common lead electrically connected to each unit resistor dot via a large number of common-side electrodes at a portion of the upper surface of the head substrate between the print line and the circuit substrate. Is formed so that the common lead extends substantially parallel to the print line, and a plurality of semiconductor chips are mounted on the upper surface of the common lead via an insulating layer.
The lower part of each semiconductor chip can be used for forming a common lead, and the formation of the common lead between one longitudinal side surface of the head substrate and the print line as in the related art is omitted. Therefore, the printing line can be brought closer to one longitudinal side surface of the head substrate, and the width of the common lead can be greatly increased. Voltage drop can be significantly reduced, and by connecting a common lead to each unit resistor dot via a number of common side electrodes, it is possible to achieve a uniform voltage for each unit resistor dot. is there.

【0009】また、前記回路基板の上面のうち前記各半
導体チップに対応する個所の各々に、制御信号用配線パ
ターンの複数本とコモン用配線パターンとを、コモン用
配線パターンを各制御信号用配線パターンの間に位置す
るように形成し、前記各半導体チップにおける各入力端
子と当該半導体チップごとの各制御信号用配線パターン
との間を制御信号用金属線にて電気的に接続し、更に、
前記コモンリードと前記各半導体チップごとのコモン用
配線パターンとを、前記各半導体チップごとの前記各制
御信号用金属線の間に配設したコモン用金属線にて電気
的に接続したことにより、前記各半導体チップにおける
相互間の間隔を、前記コモン用金属線を各半導体チップ
における相互間の部位に配設する場合よりも大幅に狭く
することができるから、印字ラインに沿って一列状に設
けることのできる半導体チップの数を増大できて、高密
度化を図ることができるのであり、しかも、前記各半導
体チップの相互間における電圧のバラ付きを、前記コモ
ン用金属線を各半導体チップにおける相互間の部位に配
設する場合によりも大幅に小さくすることができるか
ら、印字性能向上できるのである。
Further, each half of the upper surface of the circuit board is provided.
At each of the locations corresponding to the conductor chips,
Connect multiple turns and common wiring pattern to common
Position the wiring pattern between each control signal wiring pattern.
And each input terminal of each semiconductor chip.
Wiring pattern for each control signal for each chip and the semiconductor chip
Is electrically connected with a control signal metal wire.
For the common for the common lead and each semiconductor chip
The wiring pattern is defined by each of the semiconductor chips.
Electricity is supplied by the common metal wire arranged between the control signal metal wires.
Since the connection between the semiconductor chips can be made much narrower than the case where the common metal wire is provided at a position between the semiconductor chips, the printing line can be greatly reduced. The number of semiconductor chips that can be provided in a line along the line can be increased, and the density can be increased. In addition, the variation in voltage between the semiconductor chips can be reduced by the common metal. since it can also be greatly reduced by the case of disposing a line portion between mutually in each semiconductor chip, it can improve the printing performance.

【0010】[0010]

【発明の効果】従って、本発明によると、ライン型サー
マルプリントヘッドにおける印字特性を、コモンリード
に電圧降下を生ぜす、且つ、各各単位抵抗体ドットに対
する電圧の均一化を達成できる状態で、確実に向上でき
ると共に、駆動用半導体チップの数の増大により印字密
度の向上を図ることができ効果を有するのであり、しか
も、印字ラインの両端部の外側に、前記従来にように、
コモンリードの両端部を配設する必要がなく、長さを短
くできるから、小型・軽量化できる効果をも有する。
As described above, according to the present invention, the printing characteristics of the line type thermal print head can be reduced in such a manner that a voltage drop occurs in the common lead and that the voltage applied to each unit resistor dot can be made uniform. As well as being able to improve reliably, it is possible to improve the printing density by increasing the number of driving semiconductor chips, and has an effect.Moreover, outside the both ends of the printing line, as in the conventional case,
There is no need to dispose both ends of the common lead, and the length can be shortened.

【0011】[0011]

【実施例】本発明の実施例を、図1〜図6の図面につい
て説明する。この図において符号1は、アルミ等の金属
製の放熱板を示し、この上面には、セラミック製のヘッ
ド基板2と、接続用ソケット3a付き回路基板3とが、
略平行に並べた状態で各々接着剤等にて固着されてい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. In this figure, reference numeral 1 denotes a heat radiating plate made of metal such as aluminum, on which a head substrate 2 made of ceramic and a circuit board 3 with connection sockets 3a are provided.
Each of them is fixed with an adhesive or the like in a state of being arranged substantially in parallel.

【0012】前記ヘッド基板2の上面のうち前記回路基
板3と反対側の長手一側面2aに隣接した部位に、多数
個の単位抵抗体ドット4aを一列状に並べた印字ライン
4をヘッド基板2の長手一側面2aに沿って平行に延び
るように形成する一方、前記ヘッド基板2の上面のうち
前記回路基板3側の長手他側面2b寄りの部位に、広幅
のコモンリード5を、前記印字ライン4と平行に延びる
ように形成し、このコモンリード5の上面に、絶縁層6
を、当該コモンリード5のうち長手他側面2aよりの部
分が露出するように形成して、この絶縁層6の上面に、
複数個の駆動用半導体チップ7を、当該各半導体チップ
7が前記印字ライン4を略平行に一列状に並べて搭載す
る。
A print line 4 in which a number of unit resistor dots 4a are arranged in a line is formed on a portion of the upper surface of the head substrate 2 adjacent to one longitudinal side surface 2a opposite to the circuit substrate 3. A wide common lead 5 is formed at a portion of the upper surface of the head substrate 2 near the other longitudinal side 2b on the circuit board 3 side, and the printing line is formed so as to extend in parallel along one longitudinal side surface 2a of the head substrate 2. 4 is formed so as to extend in parallel with the common lead 5.
Is formed so that a portion of the common lead 5 from the other side surface 2a is exposed, and on the upper surface of the insulating layer 6,
A plurality of driving semiconductor chips 7 are mounted such that each of the semiconductor chips 7 arranges the print lines 4 in a row substantially in parallel.

【0013】更に、前記ヘッド基板2の上面のうち前記
印字ライン4とコモンリード5との間の部位には、前記
印字ライン4における各単位抵抗体ドット4aの各々の
一端から前記各半導体チップ7の方向に延びる多数本の
個別リード8を形成すると共に、前記印字ライン4にお
ける各単位抵抗体ドット4aの各々の他端と、前記コモ
ンリード5とを電気的に接続する多数本のコモン側電極
9を形成する。
Further, a portion of the upper surface of the head substrate 2 between the print line 4 and the common lead 5 is connected to one end of each of the unit resistor dots 4a on the print line 4 by the semiconductor chip 7 And a plurality of common-side electrodes for electrically connecting the other end of each unit resistor dot 4a in the print line 4 to the common lead 5. 9 is formed.

【0014】そして、前記各個別リード8と、各半導体
チップ7における各出力端子7aとの間を、個別用金属
線10によるワイヤーボンディングにて電気的に接続す
る。一方、前記回路基板3の上面のうち前記各半導体チ
ップ7に対応する個所の各々に、制御信号用配線パター
ン11の複数本とコモン用配線パターン13とを、コモ
ン用配線パターン13を各制御信号用配線パターン11
の間に位置するように形成し、前記各半導体チップ7に
おける各入力端子7bと、当該半導体チップごとの前記
各制御信号用配線パターン11との間を、制御信号用金
属線12によるワイヤーボンディングにて電気的に接続
する。
The individual leads 8 are electrically connected to the respective output terminals 7a of the respective semiconductor chips 7 by wire bonding using individual metal wires 10. On the other hand, each semiconductor chip on the upper surface of the circuit board 3
Wiring patterns for control signals
And the common wiring pattern 13
Wiring pattern 13 for each control signal.
Between the semiconductor chips 7.
Input terminals 7b of the semiconductor chip,
Each control signal wiring pattern 11 is electrically connected to the control signal metal wire 12 by wire bonding.

【0015】更に、前記コモンリード5と、前記各半導
体チップ7ごとの各コモン用配線パターン13との間
を、前記各半導体チップ7ごとの前記各制御信号用金属
線12の間の部位において、コモン用金属線14による
ワイヤーボンディングにて電気的に接続するのである。
Further, the common lead 5 and each of the semiconductors 5
Between each common wiring pattern 13 for each body chip 7
The metal for each control signal for each of the semiconductor chips 7
Oite the site between the line 12 is to electrically connect a wire bonding with the common metal lines 14.

【0016】なお、前記各半導体チップ7及び各金属線
10,12,14の部分は、合成樹脂15にてパッケー
ジされている。このように、ヘッド基板2における上面
のうち印字ライン4と回路基板3との間の部位に、各単
位抵抗体ドット4aに対して多数本のコモン側電極9を
介して電気的に接続するコモンリード5を、当該コモン
リード5が前記印字ライン4と略平行に延びるように形
成して、このコモンリード5の上面に、複数個の半導体
チップ7を絶縁層6を介して搭載したことにより、ヘッ
ド基板2における上面のうち、各半導体チップ7の下側
の部分を、コモンリード5の形成に利用することができ
て、前記した図7〜図9に示す従来のように、ヘッド基
板Bにおける長手一側面B1と印字ラインCとの間にコ
モンリードDを形成することを省略することができるか
ら、印字ライン4を、ヘッド基板2における長手一側面
2aに近付けて、その間の寸法Tを大幅に狭くすること
ができるのである。
The semiconductor chip 7 and the metal wires 10, 12, 14 are packaged with a synthetic resin 15. As described above, a common portion electrically connected to each unit resistor dot 4 a via a large number of common side electrodes 9 at a portion between the print line 4 and the circuit board 3 on the upper surface of the head substrate 2. By forming the lead 5 so that the common lead 5 extends substantially in parallel with the printing line 4, and mounting a plurality of semiconductor chips 7 on the upper surface of the common lead 5 via the insulating layer 6, The lower portion of each semiconductor chip 7 on the upper surface of the head substrate 2 can be used for forming the common lead 5, and as in the conventional case shown in FIGS. Since the formation of the common lead D between the longitudinal one side surface B1 and the print line C can be omitted, the print line 4 is brought closer to the longitudinal one side surface 2a of the head substrate 2 and the dimension T between them is reduced. It is possible to significantly narrow.

【0017】しかも、前記コモンリード5における幅寸
法Wを、図示のように、大幅に増大することができるか
ら、当該コモンリード5における長手方向に沿って電圧
降下を著しく低減できるのであり、その上、各単位抵抗
体ドット4aに対して大幅にコモンリード5を、多数本
のコモン側電極9を介して接続することにより、各単位
抵抗体ドット4aに対する電圧の均一化を達成できるの
である。
Moreover, the width W of the common lead 5 can be greatly increased as shown in the figure, so that the voltage drop along the longitudinal direction of the common lead 5 can be significantly reduced. By connecting the common lead 5 to each unit resistor dot 4a through a large number of common-side electrodes 9, the voltage uniformity for each unit resistor dot 4a can be achieved.

【0018】また、前記回路基板3の上面のうち前記各
半導体チップ7に対応する個所の各々に、制御信号用配
線パターン11の複数本とコモン用配線パターン13と
を、コモン用配線パターン13を各制御信号用配線パタ
ーン11の間に位置するように形成し、前記各半導体チ
ップ7における各入力端子7bと、当該半導体チップご
との前記各制御信号用配線パターン11との間を、制御
信号用金属線12によるワイヤーボンディングにて電気
的に接続する一方、前記コモンリード5と、前記各半導
体チップ7ごとの各コモン用配線パターン13との間
を、前記各半導体チップ7ごとの前記各制御信号用金属
線12の間の部位において、コモン用金属線14による
ワイヤーボンディングにて電気的に接続したことによ
り、前記各半導体チップ7における相互間の間隔寸法S
を、前記コモン用金属線13を各半導体チップ7におけ
る相互間の部位に配設する場合よりも大幅に狭くするこ
とができるから、印字ライン4に沿って一列状に設ける
ことのできる半導体チップ7の数を増大できるのであ
り、しかも、前記各半導体チップ7の相互間における電
圧のバラ付きを、前記コモン用金属線14を各半導体チ
ップ7における相互間の部位に配設する場合によりも大
幅に小さくすることができるから、印字性能向上でき
るのである。
Each of the upper surfaces of the circuit board 3
Control signal distribution is provided at each of the locations corresponding to the semiconductor chip 7.
A plurality of line patterns 11 and a common wiring pattern 13
And the common wiring pattern 13 to each control signal wiring pattern.
Formed between the respective semiconductor chains.
Input terminals 7b in the chip 7 and the semiconductor chip
Between the control signal wiring pattern 11 and
Electricity by wire bonding with signal metal wire 12
While the common lead 5 and each of the semiconductors 5
Between each common wiring pattern 13 for each body chip 7
The metal for each control signal for each of the semiconductor chips 7
In a portion between the wires 12, a common metal wire 14 is used.
Due to electrical connection by wire bonding
Ri, spacing dimension S between each other in each of the semiconductor chips 7
Can be made much narrower than in the case where the common metal wires 13 are arranged at positions between the semiconductor chips 7, so that the semiconductor chips 7 can be provided in a line along the print line 4. Can be increased, and the voltage variation between the semiconductor chips 7 can be greatly increased as compared with the case where the common metal wires 14 are arranged at positions between the semiconductor chips 7. since it is possible to reduce, it can improve the printing performance.

【0019】その上、前記印字ライン4の左右両端部の
外側に、前記した図7〜図9に示す従来のように、コモ
ンリードDに対する両端部D1,D2を配設する必要が
ないので、ヘッド基板2の長さを短くできて、サーマル
プリントヘッドを小型・軽量化できるのである。
In addition, there is no need to dispose both ends D1 and D2 with respect to the common lead D outside the left and right ends of the print line 4 as in the conventional case shown in FIGS. The length of the head substrate 2 can be reduced, and the thermal print head can be reduced in size and weight.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例によるサーマルプリントヘッド
の平面図である。
FIG. 1 is a plan view of a thermal printhead according to an embodiment of the present invention.

【図2】図1のII−II視拡大断面図である。FIG. 2 is an enlarged sectional view taken along line II-II of FIG.

【図3】本発明の実施例によるサーマルプリントヘッド
の要部を拡大した平面図である。
FIG. 3 is an enlarged plan view of a main part of the thermal print head according to the embodiment of the present invention.

【図4】本発明の実施例によるサーマルプリントヘッド
の要部を拡大した斜視図である。
FIG. 4 is an enlarged perspective view of a main part of the thermal print head according to the embodiment of the present invention.

【図5】図4のV−V視断面図である。FIG. 5 is a sectional view taken along line VV of FIG. 4;

【図6】図4のVI−VI視断面図である。FIG. 6 is a sectional view taken along line VI-VI of FIG.

【図7】従来におけるサーマルプリントヘッドの平面図
である。
FIG. 7 is a plan view of a conventional thermal print head.

【図8】従来におけるサーマルプリントヘッドの要部を
拡大した平面図である。
FIG. 8 is an enlarged plan view of a main part of a conventional thermal print head.

【図9】図7のIX−IX視断面図である。9 is a sectional view taken along line IX-IX of FIG.

【符号の説明】[Explanation of symbols]

1 放熱板 2 ヘッド基板 3 回路基板 4 印字ライン 4a 単位抵抗体ドット 5 コモンリード 6 絶縁層 7 半導体チップ 7a 半導体チップの出力端子 7b 半導体チップの入力端子 8 個別リード 9 コモン側電極 10 個別用金属線 11 制御信号用配線パターン 12 制御信号用金属線 13 コモン用配線パターン 14 コモン用金属線 DESCRIPTION OF SYMBOLS 1 Heat sink 2 Head board 3 Circuit board 4 Print line 4a Unit resistance dot 5 Common lead 6 Insulating layer 7 Semiconductor chip 7a Output terminal of semiconductor chip 7b Input terminal of semiconductor chip 8 Individual lead 9 Common side electrode 10 Individual metal wire 11 Wiring pattern for control signal 12 Metal wire for control signal 13 Wiring pattern for common 14 Metal wire for common

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】放熱板の上面に、ヘッド基板と回路基板と
並べて固着し、前記ヘッド基板の上面に、多数個の単
位抵抗体ドットを一列状に並べた印字ラインをヘッド基
板の長手一側面に沿って平行に延びるように形成すると
共に、この多数個の各単位抵抗体ドットと複数個の駆動
用半導体チップにおける各出力端子との間を電気的に接
続する多数本の個別リードを形成して成るライン型サー
マルプリントヘッドにおいて、 前記ヘッド基板における上面のうち前記印字ラインと前
記回路基板との間の部位に、前記各単位抵抗体ドットに
対して多数本のコモン側電極を介して電気的に接続する
コモンリードを、当該コモンリードが前記印字ラインと
略平行に延びるように形成して、このコモンリードの上
面に、前記複数個の半導体チップを、当該各半導体チッ
プを一列状に並べた状態で絶縁層を介して搭載する
方、前記回路基板の上面のうち前記各半導体チップに対
応する個所の各々に、制御信号用配線パターンの複数本
とコモン用配線パターンとを、コモン用配線パターンを
各制御信号用配線パターンの間に位置するように形成
し、前記各半導体チップにおける各入力端子と当該半導
体チップごとの各制御信号用配線パターンとの間を制御
信号用金属線にて電気的に接続し、更に、前記コモンリ
ードと前記各半導体チップごとのコモン用配線パターン
とを、前記各半導体チップごとの前記各制御信号用金属
線の間に配設したコモン用金属線にて電気的に接続した
ことを特徴とするライン型サーマルプリントヘッドの構
造。
1. A head substrate and a circuit board are arranged and fixed on an upper surface of a heat radiating plate, and a print line in which a number of unit resistor dots are arranged in a line is formed on the upper surface of the head substrate. and forming so as to extend in parallel along the side, forming a large number of individual leads for electrically connecting between the output terminal in the plurality each of the unit resistors dots and a plurality of driving semiconductor chips In a line type thermal print head comprising: a plurality of common side electrodes for each of the unit resistor dots, at a portion of the upper surface of the head substrate between the print line and the circuit board; The common leads are formed such that the common leads extend substantially parallel to the print line, and the plurality of semiconductor chips are mounted on the upper surface of the common leads. One for mounting through an insulating layer to the semiconductor chips in a state arranged in a row
On the other hand, the upper surface of the circuit board corresponds to the respective semiconductor chips.
In each of the corresponding locations, a plurality of control signal wiring patterns
And the common wiring pattern, and the common wiring pattern
Formed to be located between each control signal wiring pattern
And each input terminal of each semiconductor chip and the semiconductor
Control between each control chip wiring pattern for each body chip
Electrically connected with signal metal wires, and
And common wiring pattern for each semiconductor chip
And the control signal metal for each of the semiconductor chips.
Electrically connected by a common metal wire arranged between the wires
The structure of a line type thermal print head , characterized in that:
JP14904093A 1993-06-21 1993-06-21 Structure of line type thermal print head Expired - Fee Related JP3295492B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14904093A JP3295492B2 (en) 1993-06-21 1993-06-21 Structure of line type thermal print head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14904093A JP3295492B2 (en) 1993-06-21 1993-06-21 Structure of line type thermal print head

Publications (2)

Publication Number Publication Date
JPH07125280A JPH07125280A (en) 1995-05-16
JP3295492B2 true JP3295492B2 (en) 2002-06-24

Family

ID=15466342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14904093A Expired - Fee Related JP3295492B2 (en) 1993-06-21 1993-06-21 Structure of line type thermal print head

Country Status (1)

Country Link
JP (1) JP3295492B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6277038B2 (en) * 2014-03-28 2018-02-07 東芝ホクト電子株式会社 Thermal head

Also Published As

Publication number Publication date
JPH07125280A (en) 1995-05-16

Similar Documents

Publication Publication Date Title
KR960012758B1 (en) Printing head and printer incorporating the same
JP3295492B2 (en) Structure of line type thermal print head
US5166700A (en) Thermal print head
JP3234003B2 (en) Thermal head
JP3289820B2 (en) Thermal head
EP0729840B1 (en) Ic for driving printer and print head
WO2000009340A1 (en) Thermal head and thermal head unit
JP3405724B2 (en) Thermal head
JP3075900B2 (en) Structure of line type thermal print head
JP3405725B2 (en) Thermal head
US5781220A (en) Thermal head
JPH0939284A (en) Line type thermal printing head
JP2594407B2 (en) Thermal head
JP2633701B2 (en) Thermal head
JP3169671B2 (en) Thermal head
JP2753466B2 (en) Thermal head
JPH0417797B2 (en)
JPH0536289Y2 (en)
JPH0638685Y2 (en) Print head
JPH0517895Y2 (en)
JPH06333968A (en) Circuit board
JP2602608Y2 (en) Thermal head
JPH0569576A (en) Structure of line thermal printing head
JPH0712700B2 (en) Thermal print head device
JPH054375A (en) Printing head

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees