JP3295108B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3295108B2 JP3295108B2 JP22990791A JP22990791A JP3295108B2 JP 3295108 B2 JP3295108 B2 JP 3295108B2 JP 22990791 A JP22990791 A JP 22990791A JP 22990791 A JP22990791 A JP 22990791A JP 3295108 B2 JP3295108 B2 JP 3295108B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- barrier metal
- contact
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、ＴｉＮ等のバリアメタル層のコンタクト
ホール内へのカバレッジを良好にすることができる半導
体装置の製造方法に関する。近年、配線構造には、Ａｌ
のような低抵抗な配線層と、そのＡｌ配線の下層部にバ
リアメタル層と呼ばれるＡｌに比べ比較的抵抗の高い層
と、更にそのバリアメタル層下のコンタクトメタル層と
の３層配線が用いられている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device capable of improving the coverage of a barrier metal layer such as TiN into a contact hole. In recent years, the wiring structure has
A three-layer wiring of a low-resistance wiring layer as described above, a layer called a barrier metal layer having a relatively higher resistance than Al, and a contact metal layer below the barrier metal layer are used below the Al wiring. Have been.
【０００２】このため、下層バリアメタルのステップカ
バレッジが上層配線のカバレッジに大きな影響を与えて
いる。For this reason, the step coverage of the lower barrier metal has a great influence on the coverage of the upper wiring.
【０００３】[0003]
【従来の技術】図２は従来の半導体装置の製造方法を説
明する図である。図示例はＭＯＳトランジスタ、バイポ
ーラトランジスタ等の半導体装置の製造方法に適用する
ことができる。図２において、31はＳｉ基板であり、こ
のＳｉ基板31には拡散層32が形成されており、更にこの
Ｓｉ基板31上にはコンタクトホール33を有するＳｉＯ2
等からなる絶縁膜34が形成されている。そして、この絶
縁膜34に形成されたコンタクトホール33内の拡散層32と
コンタクトするようにＴｉ等のコンタクトメタル層35、
ＡｌとＳｉの相互拡散によるＡｌ・Ｓｉ反応を防止する
ためのＴｉＮ等のバリアメタル層36及びＡｌ等の配線層
37が形成されている。2. Description of the Related Art FIG. 2 is a view for explaining a conventional method for manufacturing a semiconductor device. The illustrated example can be applied to a method of manufacturing a semiconductor device such as a MOS transistor and a bipolar transistor. In FIG. 2, reference numeral 31 denotes a Si substrate, on which a diffusion layer 32 is formed, and further on this Si substrate 31, SiO 2 having a contact hole 33 is provided.
An insulating film 34 made of, for example, is formed. Then, a contact metal layer 35 of Ti or the like is formed so as to contact the diffusion layer 32 in the contact hole 33 formed in the insulating film 34.
A barrier metal layer 36 of TiN or the like and a wiring layer of Al or the like for preventing an Al-Si reaction due to interdiffusion of Al and Si.
37 are formed.
【０００４】次に、その半導体装置の製造方法について
説明する。まず、図２（ａ）に示すように、Ｓｉ基板31
にイオン注入、アニール処理等により拡散層32を形成
し、ＣＶＤ法等により拡散層32上にＳｉＯ2 を堆積して
絶縁膜34を形成した後、ＲＩＥ等により絶縁膜34をエッ
チングして拡散層32が露出されたコンタクトホール33を
形成する。なお、拡散層32はコンタクトホール33形成後
に形成してもよい。Next, a method of manufacturing the semiconductor device will be described. First, as shown in FIG.
A diffusion layer 32 is formed by ion implantation, annealing, or the like, SiO 2 is deposited on the diffusion layer 32 by a CVD method or the like to form an insulating film 34, and then the insulating film 34 is etched by RIE or the like to form a diffusion layer. A contact hole 33 with the exposed 32 is formed. Note that the diffusion layer 32 may be formed after the formation of the contact hole 33.
【０００５】次に、図２（ｂ）に示すように、コンタク
トホール33内の拡散層32とコンタクトするようにＴｉタ
ーゲットを用いてＴｉのみを常温でスパッタしてコンタ
クトメタル層35を形成した後、チャンバー内に更にＮ2
ガスを導入して常温で反応性のスパッタを生じさせてＴ
ｉＮからなるバリアメタル層36を形成する。そして、ス
パッタ法によりバリアメタル層36を覆うようにＡｌを堆
積して配線層37を形成することにより、図２（ｃ）に示
すような配線構造を得ることができる。[0005] Next, as shown in FIG. 2 (b), a contact metal layer 35 is formed by sputtering only Ti at room temperature using a Ti target so as to contact the diffusion layer 32 in the contact hole 33. , Additional N 2 in the chamber
A gas is introduced to generate reactive spatter at room temperature, and T
A barrier metal layer 36 made of iN is formed. Then, by depositing Al so as to cover the barrier metal layer 36 by the sputtering method and forming the wiring layer 37, a wiring structure as shown in FIG. 2C can be obtained.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法では、Ｔｉターゲットを
用いて常温下でスパッタ法によりＳｉ基板１上に比較的
高抵抗なＴｉのみを堆積させてＴｉコンタクトメタル層
５を形成していたため、更に厳しい低抵抗化による高速
化の要求に応えきれなくなる恐れがあった。However, in the above-described conventional method for manufacturing a semiconductor device, only a relatively high-resistance Ti is deposited on the Si substrate 1 by a sputtering method at room temperature using a Ti target. Since the contact metal layer 5 was formed, there was a possibility that the demand for a higher speed due to a stricter lower resistance could not be met.
【０００７】また、ＴｉＮバリアメタル層36の形成を、
Ｔｉターゲットを用いて常温下でＮ 2 ガスをチャンバー
内に導入し、反応性のスパッタを生じさせることにより
形成していたため、図３に示すように、特にコンタクト
ホール33側壁でのＴｉＮバリアメタル層36のカバレッジ
が悪くなってしまい、この状態でＡｌ配線層37を形成す
ると、Ａｌ配線層37表面に段差が生じて表面平坦化を行
い難いという問題があった。これは素子微細化に伴い顕
著になる傾向があった。Further, the formation of the TiN barrier metal layer 36
N at room temperature using Ti target TwoGas chamber
By introducing reactive spatter
As shown in FIG.
Coverage of TiN barrier metal layer 36 on side wall of hole 33
And the Al wiring layer 37 is formed in this state.
Then, a step is formed on the surface of the Al wiring layer 37, and the surface is flattened.
There was a problem that it was difficult. This is apparent with miniaturization of devices.
There was a tendency to be written.
【０００８】そこで、本発明は、半導体装置の製造方法
に関し、コンタクトメタル層の低抵抗化を行って素子高
速化を実現することができ、しかも、コンタクトホール
内でのバリアメタル層のカバレッジを良好にすることが
でき、バリアメタル層上の配線層の表面平坦化を実現す
ることができる半導体装置の製造方法を提供することを
目的としている。Therefore, the present invention relates to a method of manufacturing a semiconductor device, which can realize a high-speed element by lowering the resistance of a contact metal layer and achieve good coverage of a barrier metal layer in a contact hole. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of realizing surface flattening of a wiring layer on a barrier metal layer.
【０００９】[0009]
【課題を解決するための手段】本発明による半導体装置
の製造方法は、上記目的達成のため、シリコン基板上に
開口部を有する絶縁膜を形成する工程と、次いで、該シ
リコン基板を加熱するとともにメタルソースガスをチャ
ンバー内に導入し、化学気相成長法により該開口部内の
底部の該シリコン基板上に選択的にメタルシリサイドか
らなるコンタクトメタル層を形成する工程と、次いで、
更にチャンバー内にバリアメタルソースガスを導入し、
化学気相成長法により該コンタクトメタル層と該絶縁膜
の側壁とを覆うようにバリアメタルを堆積してバリアメ
タル層を形成する工程と、次いで、該バリアメタル層を
覆うように配線層を形成する工程とを含むものである。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises the steps of forming an insulating film having an opening on a silicon substrate, and then heating the silicon substrate. A metal source gas is introduced into the chamber, and the inside of the opening is formed by chemical vapor deposition.
Selectively forming a contact metal layer made of metal silicide on the bottom silicon substrate;
Furthermore, a barrier metal source gas is introduced into the chamber,
The contact metal layer and the insulating film are formed by chemical vapor deposition.
Forming a barrier metal layer by depositing a barrier metal so as to cover the side wall of the semiconductor device, and then forming a wiring layer so as to cover the barrier metal layer.
【００１０】本発明においては、前記コンタクトメタル
層がＴｉＳｉ 2 層であり、前記バリアメタル層がチタン
ナイドライド層であるように形成する。本発明に係る配
線層にはアルミニウム層、タングステン層等が挙げられ
る。In the present invention, the contact metal layer is formed to be a TiSi 2 layer , and the barrier metal layer is formed to be a titanium hydride layer . Examples of the wiring layer according to the present invention include an aluminum layer and a tungsten layer.
【００１１】[0011]
【作用】本発明では、図１に示すように、Ｓｉ基板１を
加熱するとともに、メタルソースガスとしてＴｉＣｌ4
ガスをチャンバー内に導入し、ＣＶＤ法によりコンタク
トホール３内のＳｉ基板１上にＴｉを堆積させ、このＴ
ｉとＳｉ基板のＳｉを反応させてＴｉよりも低抵抗なＴ
ｉＳｉ 2 からなるコンタクトメタル層５を形成したた
め、従来の常温でのスパッタ法によりＴｉコンタクトメ
タル層を形成する場合よりもＳｉ基板１とコンタクトメ
タル層６間のコンタクト容量を低減することができる。
そして、Ｓｉ基板１を更に加熱するとともに、ＴｉＣｌ
4ガスをチャンバー内に導入している状態で更にチャン
バー内にバリアメタルソースガスとしてＮＨ3ガスを導
入し、スパッタ方よりもカバレッジの点で優れたＣＶＤ
法によりコンタクトメタル層５を覆うようにＴｉＮを堆
積してバリアメタル層６を形成したため、従来の常温で
も反応性スパッタによりＴｉＮコンタクトメタル層を形
成する場合よりもコンタクトホール３内の特にコンタク
トホール３側壁でのバリアメタル層６のカバレッジを良
好にすることができる。According to the present invention, as shown in FIG. 1, while heating a Si substrate 1, TiCl 4 is used as a metal source gas.
A gas is introduced into the chamber, and Ti is deposited on the Si substrate 1 in the contact hole 3 by the CVD method.
i, which reacts with Si on the Si substrate, has a lower T than Ti.
Since the contact metal layer 5 made of iSi 2 is formed, the contact capacitance between the Si substrate 1 and the contact metal layer 6 can be reduced as compared with the case where a Ti contact metal layer is formed by a conventional normal temperature sputtering method.
Then, while further heating the Si substrate 1, TiCl
4 With the gas introduced into the chamber, NH 3 gas is further introduced as a barrier metal source gas into the chamber, and CVD is superior in terms of coverage compared to the sputtering method.
The barrier metal layer 6 is formed by depositing TiN so as to cover the contact metal layer 5 by the method. Therefore, the contact hole 3 in the contact hole 3 is particularly smaller than the conventional case where the TiN contact metal layer is formed by reactive sputtering even at normal temperature. The coverage of the barrier metal layer 6 on the side wall can be improved.
【００１２】[0012]
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図示例はＭＯＳトランジスタ、バイ
ポーラトランジスタ等の半導体装置の製造方法に適用す
ることができる。図１において、１はＳｉ基板であり、
このＳｉ基板１には拡散層２が形成されており、更にこ
のＳｉ基板１上には拡散層２が露出されたコンタクトホ
ール３を有するＳｉＯ2 等からなる絶縁膜４が形成され
ている。そして、この絶縁膜４に形成されたコンタクト
ホール３内の拡散層２とコンタクトするようにＴｉ等の
コンタクトメタル層５、ＴｉＮ等のバリアメタル層６及
びＡｌ等の配線層７が形成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a diagram for explaining a method of manufacturing a semiconductor device according to one embodiment of the present invention. The illustrated example can be applied to a method of manufacturing a semiconductor device such as a MOS transistor and a bipolar transistor. In FIG. 1, 1 is a Si substrate,
A diffusion layer 2 is formed on the Si substrate 1, and an insulating film 4 made of SiO 2 or the like having a contact hole 3 where the diffusion layer 2 is exposed is formed on the Si substrate 1. A contact metal layer 5 such as Ti, a barrier metal layer 6 such as TiN, and a wiring layer 7 such as Al are formed so as to be in contact with the diffusion layer 2 in the contact hole 3 formed in the insulating film 4. .
【００１３】次に、その半導体装置の製造方法を説明す
る図ずある。まず、図１（ａ）に示すように、Ｓｉ基板
１にイオン注入、アニール処理等により拡散層２を形成
し、ＣＶＤ法等によりＳｉＯ2 を堆積して膜厚が6000Å
程度の絶縁膜４を形成した後、ＲＩＥ等により絶縁膜４
をエッチングして拡散層２が露出されたコンタクトホー
ル３を形成する。なお、拡散層２はコンタクトホール３
形成後に形成してもよい。Next, there is a diagram illustrating a method of manufacturing the semiconductor device. First, as shown in FIG. 1A, a diffusion layer 2 is formed on a Si substrate 1 by ion implantation, annealing, or the like, and SiO 2 is deposited by a CVD method or the like to have a film thickness of 6000 Å.
After forming the insulating film 4 to a degree, the insulating film 4 is formed by RIE or the like.
Is etched to form a contact hole 3 where the diffusion layer 2 is exposed. Note that the diffusion layer 2 is formed in the contact hole 3
It may be formed after formation.
【００１４】次に、図１（ｂ）に示すように、チャンバ
ー内の圧力を１〜 100ｍＴｏｒｒ程度にし、Ｓｉ基板１
を60〜 700℃程度まで加熱し、コンタクトホール３内の
Ｓｉ基板１上にメタルソースとしてＴｉＣｌ4ガスを２
〜200sccm 程度導入してＣＶＤ法によりＴｉを堆積さ
せ、このＴｉとＳｉ基板１のＳｉを反応させてコンタク
トホール３底部のＳｉ基板１上に選択的に膜厚500〜150
0Å程度のＴｉＳｉ2からなるコンタクトメタル層５を形
成する。なお、本実施形態には対応しないが、ＴｉＳｉ
2はＳｉ２Ｈ6（ジシラン）を２〜200sccm程度ＴｉＣｌ4
に混ぜることで、直接形成することもできる。但し、こ
の場合、図１（ｂ）に点線で示すように、コンタクトホ
ール３底部だけでなく絶縁膜４も覆うようにコンタクト
メタル層５が形成される。次いで、Ｓｉ基板１を350 〜
800 ℃程度まで更に加熱し、ＮＨ3ガスを導入した状態
で更にバリアメタルソースガスとしてＴｉＣｌ4ガスを
２〜200sccm 程度チャンバー内に導入し、ＣＶＤ法によ
りコンタクトメタル層５上と絶縁膜４の側壁とを覆うよ
うにＴｉＮを堆積して膜厚200〜2000Å程度のバリアメ
タル層６を形成する。Next, as shown in FIG. 1B, the pressure in the chamber is set to about 1 to 100 mTorr,
Is heated to about 60 to 700 ° C., and TiCl 4 gas is supplied as a metal source onto the Si substrate 1 in the contact hole 3.
About 200 sccm is introduced, Ti is deposited by the CVD method, and this Ti reacts with Si of the Si substrate 1 to selectively form a film having a thickness of 500 to 150 on the Si substrate 1 at the bottom of the contact hole 3.
A contact metal layer 5 of TiSi 2 of about 0 ° is formed. Although it does not correspond to the present embodiment, TiSi
2 2~200sccm about TiCl 4 Si2H 6 a (disilane)
Can be formed directly by mixing with However, in this case, as shown by a dotted line in FIG. 1B , the contact metal layer 5 is formed so as to cover not only the bottom of the contact hole 3 but also the insulating film 4. Next, the Si substrate 1 is
Further heating to about 800 ° C., while introducing NH 3 gas, further introducing TiCl 4 gas as a barrier metal source gas into the chamber at about 2 to 200 sccm, and the CVD method is applied to the contact metal layer 5 and the side wall of the insulating film 4. depositing a TiN to cover the door to form a barrier metal layer 6 having a thickness of about 200～2000A.
【００１５】そして、スパッタ法等によりバリアメタル
層６を覆うようにＡｌを堆積して膜厚5000Å程度の配線
層７を形成することにより、図１（ｃ）に示すような配
線構造を得ることができる。このように、本実施例で
は、Ｓｉ基板１を加熱するとともに、メタルソースガス
としてＴｉＣｌ4 ガスをチャンバー内に導入し、ＣＶＤ
法によりコンタクトホール３内のＳｉ基板１上にＴｉを
堆積させ、このＴｉとＳｉ基板１のＳｉとを反応させて
ＴｉＳｉ2 からなるコンタクトメタル層５を形成した
り、ポリシランとの直接反応によりシリサイドを形成す
ることで、Ｓｉ基板１とバリアメタル層６間のコンタク
ト容量を低減することができる。このため、素子高速化
を実現することができる。そして、Ｓｉ基板１を更に加
熱するとともに、ＴｉＣｌ4 ガスをチャンバー内に導入
した状態で更にチャンバー内にバリアメタルソースガス
としてＮＨ3 ガスを導入してスパッタ方よりもカバレッ
ジの点で優れたＣＶＤ法によりコンタクトメタル層５を
覆うようにＴｉＮを堆積してバリアメタル層６を形成し
たため、従来の常温での反応性スパッタによりＴｉＮコ
ンタクトメタル層を形成する場合よりもコンタクトホー
ル３内の特にコンタクトホール３側壁でのバリアメタル
層６のカバレッジを良好にすることができる。このた
め、バリアメタル層６上にＡｌ配線層７を形成した際、
Ａｌ配線層７表面に段差を生じ難くすることができ、Ａ
ｌ配線層７の表面平坦化を実現することができる。By depositing Al so as to cover the barrier metal layer 6 by a sputtering method or the like and forming a wiring layer 7 having a thickness of about 5000 °, a wiring structure as shown in FIG. Can be. As described above, in the present embodiment, the Si substrate 1 is heated, and at the same time, the TiCl 4 gas is introduced into the chamber as the metal source gas, and the CVD is performed.
Ti is deposited on the Si substrate 1 in the contact hole 3 by a method, and the Ti and Si of the Si substrate 1 are reacted to form a contact metal layer 5 made of TiSi 2 or silicide by a direct reaction with polysilane. Is formed, the contact capacitance between the Si substrate 1 and the barrier metal layer 6 can be reduced. For this reason, high-speed operation of the element can be realized. Then, the Si substrate 1 is further heated, and an NH 3 gas is further introduced as a barrier metal source gas into the chamber in a state where the TiCl 4 gas is introduced into the chamber. The barrier metal layer 6 is formed by depositing TiN so as to cover the contact metal layer 5 by the method described above. The coverage of the barrier metal layer 6 on the side wall can be improved. Therefore, when the Al wiring layer 7 is formed on the barrier metal layer 6,
A step can be made hardly to occur on the surface of the Al wiring layer 7, and A
The surface flatness of the l wiring layer 7 can be realized.
【００１６】なお、本実施例では、ＴｉＮバリアメタル
層６をＳｉ基板１とＡｌからなる配線層７間のバリアメ
タル層として形成する場合について説明したが、Ｗから
なる配線層７とＳｉ基板１間にＴｉＮバリアメタル層６
を形成してもよい。この場合、ＴｉＮバリアメタル層６
はバリアメタル層として機能する他、密着層としても機
能させることができる。In this embodiment, the case where the TiN barrier metal layer 6 is formed as a barrier metal layer between the Si substrate 1 and the wiring layer 7 made of Al has been described. TiN barrier metal layer 6 between
May be formed. In this case, the TiN barrier metal layer 6
Can function not only as a barrier metal layer but also as an adhesion layer.
【００１７】[0017]
【発明の効果】本発明によれば、コンタクトメタル層の
低抵抗化を行って素子高速化を実現することができ、し
かもコンタクトホール内でのバリアメタル層のカバレッ
ジを良好にすることができ、バリアメタル層上の配線層
の表面平坦化を実現することができるという効果があ
る。According to the present invention, the resistance of the contact metal layer can be reduced to realize a high-speed device, and the coverage of the barrier metal layer in the contact hole can be improved. There is an effect that the surface of the wiring layer on the barrier metal layer can be flattened.
【図１】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
【図２】従来例の半導体装置の製造方法を説明する図で
ある。FIG. 2 is a diagram illustrating a method for manufacturing a conventional semiconductor device.
【図３】従来例の課題を説明する図である。FIG. 3 is a diagram illustrating a problem of a conventional example.
１ Ｓｉ基板 ２ 拡散層 ３ コンタクトホール ４ 絶縁膜 ５ コンタクトメタル層 ６ バリアメタル ７ 配線層 DESCRIPTION OF SYMBOLS 1 Si substrate 2 Diffusion layer 3 Contact hole 4 Insulating film 5 Contact metal layer 6 Barrier metal 7 Wiring layer
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−229814（ＪＰ，Ａ) 特開 平２−83978（ＪＰ，Ａ) 特開 平３−286527（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-229814 (JP, A) JP-A-2-83978 (JP, A) JP-A-3-286527 (JP, A) (58) Survey Field (Int.Cl. 7 , DB name) H01L 21/28-21/288 H01L 21/3205-21/3213 H01L 21/768
Claims (3)
形成する工程と、次いで、該シリコン基板を加熱すると
ともにメタルソースガスをチャンバー内に導入し、化学
気相成長法により該開口部内の底部の該シリコン基板上
に選択的にメタルシリサイドからなるコンタクトメタル
層を形成する工程と、次いで、更にチャンバー内にバリ
アメタルソースガスを導入し、化学気相成長法により該
コンタクトメタル層と該絶縁膜の側壁とを覆うようにバ
リアメタルを堆積してバリアメタル層を形成する工程
と、次いで、該バリアメタル層を覆うように配線層を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。 An insulating film having an opening is formed on a silicon substrate.
Forming and then heating the silicon substrate
In both cases, metal source gas is introduced into the chamber,
On the silicon substrate at the bottom in the opening by vapor deposition
Metal consisting of metal silicide selectively
Forming a layer and then further burr into the chamber
A metal source gas is introduced, and the
A cover is formed to cover the contact metal layer and the side wall of the insulating film.
Step of depositing rear metal and forming barrier metal layer
Then, a wiring layer is formed so as to cover the barrier metal layer.
Manufacturing a semiconductor device, comprising:
Method.
あり、前記バリアメタル層がチタンナイドライド層であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。2. The method according to claim 1, wherein said contact metal layer is a TiSi 2 layer , and said barrier metal layer is a titanium hydride layer.
ステン層であることを特徴とする請求項１乃至２記載の
半導体装置の製造方法。3. The method according to claim 1, wherein said wiring layer is an aluminum layer or a tungsten layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22990791A JP3295108B2 (en) | 1991-09-10 | 1991-09-10 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22990791A JP3295108B2 (en) | 1991-09-10 | 1991-09-10 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567585A JPH0567585A (en) | 1993-03-19 |
| JP3295108B2 true JP3295108B2 (en) | 2002-06-24 |
Family
ID=16899604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22990791A Expired - Fee Related JP3295108B2 (en) | 1991-09-10 | 1991-09-10 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295108B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5608350B2 (en) * | 2009-09-29 | 2014-10-15 | 東京エレクトロン株式会社 | Selective silicide formation method and semiconductor device |
| JP6426893B2 (en) | 2013-12-25 | 2018-11-21 | 東京エレクトロン株式会社 | Method of forming contact layer |
-
1991
- 1991-09-10 JP JP22990791A patent/JP3295108B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567585A (en) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525543A (en) | Method of making a semiconductor device using a titanium-rich silicide film | |
| US6830820B2 (en) | Chemical vapor deposition of titanium | |
| US5635765A (en) | Multi-layer gate structure | |
| JPH0732156B2 (en) | Method for manufacturing refractory metal contact structure | |
| JPH0777206B2 (en) | Method for forming TiN barrier layer having selectively (111) crystal orientation | |
| JPH0736403B2 (en) | How to attach refractory metal | |
| KR20010029842A (en) | Method of titanium/titanium nitride integration | |
| JP3295108B2 (en) | Method for manufacturing semiconductor device | |
| JPH0922907A (en) | Forming method for buried conductive layer | |
| JP3328359B2 (en) | Method for manufacturing semiconductor device | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JP3018383B2 (en) | Wiring formation method | |
| JP2542617B2 (en) | Method for manufacturing semiconductor device | |
| JP3328358B2 (en) | Method for manufacturing semiconductor device | |
| JP3361971B2 (en) | Metal nitride conversion method and semiconductor device manufacturing method | |
| JP2932484B2 (en) | Refractory metal multilayer film formation method | |
| KR19990006062A (en) | Bit line of semiconductor device and manufacturing method thereof | |
| JP3328357B2 (en) | Method for filling micro holes and method for manufacturing semiconductor device | |
| JP3109269B2 (en) | Method for manufacturing semiconductor device | |
| JP2803676B2 (en) | Method for manufacturing semiconductor device | |
| JP3085745B2 (en) | Method for manufacturing semiconductor device | |
| KR0156126B1 (en) | Formation method of contact hole in semiconductor device | |
| JP2768967B2 (en) | Semiconductor device thin film forming method | |
| JP2904165B2 (en) | Method for manufacturing semiconductor device | |
| JP2725919B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020326 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |