JP3294934B2 - Method for manufacturing semiconductor substrate and semiconductor substrate - Google Patents
Method for manufacturing semiconductor substrate and semiconductor substrateInfo
- Publication number
- JP3294934B2 JP3294934B2 JP04096494A JP4096494A JP3294934B2 JP 3294934 B2 JP3294934 B2 JP 3294934B2 JP 04096494 A JP04096494 A JP 04096494A JP 4096494 A JP4096494 A JP 4096494A JP 3294934 B2 JP3294934 B2 JP 3294934B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- porous
- layer
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体基板の作製方法
及び半導体基板に関するものであり、特に貼り合わせ方
式により作製される半導体基板の作製方法及び半導体基
板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor substrate.
And it relates to a semiconductor substrate, to a manufacturing method and a semiconductor base <br/> plate of the semiconductor substrate manufactured by the particular bonding method.
【０００２】[0002]
【従来の技術】絶縁物上の単結晶シリコン半導体層の形
成は、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（Ｓ
ＯＩ）技術として広く知られ、通常のシリコン集積回路
を作製するバルクシリコン基板では到達しえない数々の
優位点をこの基板が有することから、多くの研究が成さ
れてきた。2. Description of the Related Art The formation of a single crystal silicon semiconductor layer on an insulator is performed by using a silicon-on-insulator (S).
Much research has been done because this substrate has numerous advantages that are widely known as OI) technology and cannot be reached with bulk silicon substrates for making ordinary silicon integrated circuits.
【０００３】最近報告されたＳＯＩ形成法の中で、特に
質的に優れているものとして通称「貼り合わせＳＯＩ」
がある。これは、少なくとも一方が酸化等により絶縁膜
が形成されている２枚のウェハーの鏡面同士を密着さ
せ、熱処理を施して密着界面の結合を強力なものとした
後、どちらか一方側から基板を研磨、或いはエッチング
することによって絶縁膜上に任意の厚みを持ったシリコ
ン単結晶薄膜を残すという技術である。この技術におい
て最も重要なのはシリコン基板を薄膜化する工程であ
る。即ち通常数百μｍもの厚さのシリコン基板を均一に
数μｍ、もしくは１μｍ以下の厚さまで研磨、或いはエ
ッチングしなければならず、その制御性や均一性の面で
技術的に極めて困難である。シリコンの薄膜化の方法に
は大別して２通りある。１つは研磨のみで行なう方法
（ＢＰＳＯＩ：Ｂｏｎｄｉｎｇ ａｎｄＰｏｌｉｓｈｉ
ｎｇ ＳＯＩ）であり、もう１つは残す薄膜の直上（単
体の基板作製時では直下）にエッチングストップ層を設
け、基板エッチングとエッチングストップ層のエッチン
グの２段階で行なう方法（ＢＥＳＯＩ：Ｂｏｎｄ ａｎ
ｄ Ｅｔｃｈｂａｃｋ ＳＯＩ）である。ＢＥＳＯＩは
シリコン活性層は予め形成してあるエッチングストップ
層の上にエピタキシャル成長する場合が多いので、膜厚
の均一性を確保するにはこのＢＥＳＯＩが現在のところ
有利とされている。しかしながらエッチングストップ層
は不純物を高濃度に含んでいる場合が多いので、これに
よって結晶格子の歪みが発生し、結晶欠陥がエピタキシ
ャル層に伝搬するという問題がある。またエピタキシャ
ル層の酸化や貼り合わせ後のアニール時に不純物が拡散
して、エッチング特性を変化させてしまう可能性もあ
る。[0003] Among the recently reported SOI forming methods, a so-called "bonded SOI" is particularly excellent in quality.
There is. This is because the mirror surfaces of two wafers, at least one of which has an insulating film formed by oxidation or the like, are brought into close contact with each other, heat treatment is performed to strengthen the bond at the contact interface, and then the substrate is removed from either one side. This is a technique in which a silicon single crystal thin film having an arbitrary thickness is left on an insulating film by polishing or etching. The most important in this technique is a process of thinning a silicon substrate. That is, usually, a silicon substrate having a thickness of several hundred μm must be uniformly polished or etched to a thickness of several μm or 1 μm or less, which is technically extremely difficult in terms of controllability and uniformity. There are roughly two methods of thinning silicon. One method is polishing only (BPSOI: Bonding and Polish)
ng SOI), and the other is a method in which an etching stop layer is provided immediately above the thin film to be left (immediately below when a single substrate is manufactured), and the etching is performed in two stages of substrate etching and etching of the etching stop layer (BESOI: Bond an).
d Etchback SOI). In BESOI, since a silicon active layer is often epitaxially grown on an etching stop layer formed in advance, this BESOI is considered to be advantageous at present to ensure uniformity of the film thickness. However, since the etching stop layer often contains impurities at a high concentration, there is a problem that this causes distortion of the crystal lattice and crystal defects propagate to the epitaxial layer. In addition, there is a possibility that impurities may be diffused at the time of annealing after the oxidation or bonding of the epitaxial layer, thereby changing the etching characteristics.
【０００４】もう一つ貼り合わせＳＯＩで重要なこと
は、大気中の不純物や基板表面の凹凸のために、貼り合
わせ界面に界面準位が発生しやすいという点にある。界
面準位はデバイスの電流リーク等の特性劣化をもたらす
原因となり易い。そこでこれを避けるためには、活性層
を酸化してから貼り合わせるという方法が考えられる。
これにより活性層の下地界面は貼り合わせ界面でなく、
熱酸化界面となり、界面準位は低く抑えられる。ただし
ＳＯＩの特性を十分に満たす酸化膜厚を得るためには、
活性層をかなり酸化する必要があり、前述したようにＢ
ＥＳＯＩの場合には酸化時の熱のためにエッチングスト
ップ層の不純物プロファイルを変化させてしまいかねな
い。従って活性層は薄く酸化して、他方の基板のシリコ
ン酸化層を厚くしてシリコン酸化膜同士を貼り合わせる
ことになる。しかしここでもまた新たな問題点が生ず
る。即ちシリコンとシリコン酸化膜の貼り合わせに比べ
て、シリコン酸化膜同士の貼り合わせ強度は低く、その
ために「ボイド」と呼ばれる空隙を貼り合わせ界面に多
く発生させてしまうのである。Another important point of the bonded SOI is that interface states are easily generated at the bonded interface due to impurities in the air and unevenness of the substrate surface. The interface state is likely to cause deterioration of characteristics such as current leak of the device. Therefore, in order to avoid this, a method of oxidizing the active layers and then bonding them may be considered.
As a result, the underlying interface of the active layer is not a bonding interface,
It becomes a thermal oxidation interface, and the interface state can be kept low. However, in order to obtain an oxide film thickness that sufficiently satisfies SOI characteristics,
It is necessary to oxidize the active layer considerably.
In the case of ESOI, the impurity profile of the etching stop layer may be changed due to heat during oxidation. Therefore, the active layer is oxidized thinly, the silicon oxide layer on the other substrate is thickened, and the silicon oxide films are bonded to each other. But here too, new problems arise. That is, the bonding strength between the silicon oxide films is lower than the bonding between the silicon and the silicon oxide film, so that many voids called “voids” are generated at the bonding interface.
【０００５】ＳｉＯ2 とＳｉＯ2 を従来よりも強い結合
力で貼り合わせた例として、石英基板と表面が酸化され
たシリコン基板を貼り合わせる方法を、Ｇｏｅｔｚらが
報告している（Ｇ．Ｇ．Ｇｏｅｔｚ，Ｅｌｅｃｔｒｏｃ
ｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ，Ｂｏｎｄｉｎｇ Ｓ
ｙｍｐｏｓｉｕｍ １９９１，Ｅｘｔｅｎｄｅｄ ａｂ
ｓｔｒａｃｔ，ｐｐ．６５）。これはＳｉＯ2 の表面を
酸素のＲＦプラズマ中に晒し、プラズマとシリコン基板
の間にＤＣバイアスを印加することで酸素イオンプラズ
マをＳｉＯ2 表面に衝突させ、そのエネルギーでＳｉＯ
2 を活性化させるという方法である。そして活性化した
ＳｉＯ2 同士を貼り合わせると、活性化しないで貼り合
わせたものに比べて数倍の結合力が発生し、言い替えれ
ば、同じ結合力を得るのにかなり低温の熱処理で済むと
いうことで、これはＢＥＳＯＩのように高温の熱処理を
嫌うものや、ガラスとシリコンの貼り合わせのように熱
膨張係数の異なる組み合わせの場合に適している。Goetz et al. Report a method of bonding a quartz substrate and a silicon substrate having an oxidized surface as an example of bonding SiO 2 and SiO 2 with a stronger bonding force than in the past (GG. Goetz, Electroc
chemical Society, Bonding S
ymposium 1991, Extended ab
strain, pp. 65). This involves exposing the surface of SiO 2 to an RF RF plasma of oxygen, and applying a DC bias between the plasma and the silicon substrate to cause oxygen ion plasma to collide with the surface of the SiO 2 and to use the energy to generate SiO
This is a method of activating 2 . Then, when the activated SiO 2 is bonded together, a bonding force several times higher than that obtained when the activated SiO 2 is not bonded is generated. In other words, a heat treatment at a relatively low temperature is sufficient to obtain the same bonding force. This is suitable for a material that dislikes high-temperature heat treatment such as BESOI or a combination having different coefficients of thermal expansion such as bonding of glass and silicon.
【０００６】一方ボイドは貼り合わせ強度だけでなく、
貼り合わせ面の凹凸に非常に敏感である。この点では前
述したＢＥＳＯＩは不利な場合が多い。何故ならばエッ
チングストップ層を形成する方法としては、例えばＣＶ
Ｄでヘテロエピタキシャル成長を行なったり、高濃度の
不純物をドーピングしたエピタキシャル成長を行なうの
が通常だが、ＣＶＤの場合、特にヘテロエピタキシャル
成長の場合には、研磨によって得られる平坦面よりも平
坦性が劣ることが多いからである。イオン注入などによ
りエッチングストップ層を形成することもあるが、この
場合も平坦性は悪化してしまう。[0006] On the other hand, the void not only has the bonding strength,
Very sensitive to irregularities on the bonding surface. In this regard, the BESOI described above is often disadvantageous. The reason for forming the etching stop layer is, for example, CV
It is usual to perform heteroepitaxial growth with D or epitaxial growth doped with a high concentration of impurities, but in the case of CVD, particularly in the case of heteroepitaxial growth, the flatness is often inferior to the flat surface obtained by polishing. Because. An etching stop layer may be formed by ion implantation or the like, but also in this case, flatness is deteriorated.
【０００７】貼り合わせ面の平坦性が良く、且つＢＥＳ
ＯＩのように活性層の膜厚が均一で、従来のＢＥＳＯＩ
よりもエッチバックの選択性が数桁も良いという例で
は、シリコン基板の表面を陽極化成により多孔質化し、
この上にシリコン活性層をエピタキシャル成長する技術
がある（特開平５−２１３３８号公報参照）。この場
合、多孔質層がＢＥＳＯＩで言うエッチングストップ層
にあたる。但し多孔質シリコンは単結晶シリコンに比べ
て、フッ酸系のエッチング液に対して非常にエッチング
レートが高いので、エッチングストップ層というよりも
高選択エッチング特性を重視している。この技術では多
孔質シリコン層はＣＶＤでなく、平坦な単結晶シリコン
基板表面を陽極化成するので、エッチングストップ層を
ＣＶＤ等で形成するＢＥＳＯＩに比べて、エピタキシャ
ル成長した活性層の平坦性は良くなる。しかしこの技術
においてさえエピタキシャル成長層表面は、バルクの研
磨表面より微妙に平坦性が悪い。このために活性層を酸
化して他方のシリコン酸化膜と貼り合わせる際に、若干
のボイドが発生することがある。The flatness of the bonding surface is good and BES
The thickness of the active layer is uniform like OI, and the conventional BESOI
In an example where the selectivity of the etch back is better by several orders of magnitude, the surface of the silicon substrate is made porous by anodizing,
There is a technique for epitaxially growing a silicon active layer thereon (see JP-A-5-21338). In this case, the porous layer corresponds to an etching stop layer in BESOI. However, since porous silicon has an extremely high etching rate with respect to a hydrofluoric acid-based etchant as compared with single-crystal silicon, it emphasizes high selective etching characteristics rather than an etching stop layer. In this technique, since the porous silicon layer is not formed by CVD but anodizes a flat single crystal silicon substrate surface, the flatness of the epitaxially grown active layer is improved as compared with BESOI in which the etching stop layer is formed by CVD or the like. However, even with this technique, the epitaxial growth layer surface is slightly less flat than the bulk polished surface. Therefore, when the active layer is oxidized and bonded to the other silicon oxide film, some voids may be generated.
【０００８】[0008]
【発明が解決しようとしている課題】以上説明したよう
に、シリコンとシリコン酸化膜の貼り合わせに比べて、
シリコン酸化膜同士の貼り合わせ強度は低く、そのため
に「ボイド」と呼ばれる空隙を貼り合わせ界面に多く発
生させてしまうという問題がある。As described above, as compared with bonding silicon and a silicon oxide film,
The bonding strength between the silicon oxide films is low, and there is a problem that many voids called "voids" are generated at the bonding interface.
【０００９】また、ボイドは貼り合わせ強度だけでな
く、貼り合わせ面の凹凸に非常に敏感であるが、エピタ
キシャル成長層表面は、バルクの研磨表面より微妙に平
坦性が悪い。このために活性層を酸化して他方のシリコ
ン酸化膜と貼り合わせる際に、若干のボイドが発生する
ことがあるという問題がある。The voids are very sensitive not only to the bonding strength but also to the irregularities of the bonding surface, but the surface of the epitaxial growth layer is slightly less flat than the polished surface of the bulk. Therefore, when the active layer is oxidized and bonded to the other silicon oxide film, there is a problem that some voids may be generated.
【００１０】即ち、活性層の膜厚が均一で、下地ＳｉＯ
2 が十分な厚みを持ち、界面準位が小さく、ボイドが少
ないといった理想的なＳＯＩ基板は未だ生産されるに至
っていないという解決すべき課題がある。That is, when the thickness of the active layer is uniform,
There is a problem to be solved that an ideal SOI substrate 2 having a sufficient thickness, a small interface state and a small number of voids has not yet been produced.
【００１１】（発明の目的）本発明の目的は、活性層の
膜厚が均一で、下地ＳｉＯ2 が十分な厚みを持ち、界面
準位が小さく、ボイドが少ないといった理想的なＳＯＩ
基板の作製方法を提供することにある。(Object of the Invention) An object of the present invention is to provide an ideal SOI in which the thickness of the active layer is uniform, the underlying SiO 2 has a sufficient thickness, the interface state is small, and the number of voids is small.
An object of the present invention is to provide a method for manufacturing a substrate.
【００１２】[0012]
【課題を解決するための手段および作用】本発明は、上
記課題を解決するための手段として、多孔質層上の非多
孔質単結晶層上に酸化膜を有する第１の基板を用意する
工程、前記第１の基板と第２の基板とを前記非多孔質単
結晶層が内側に位置する貼り合わせ構造体が得られるよ
うに貼り合わせる工程、及び前記貼り合わせ構造体から
前記多孔質層を除去する工程を含み、前記第２の基板上
に前記酸化膜を介して前記非多孔質単結晶層を有する半
導体基板の作製方法であって、前記第１の基板上の酸化
膜表面及び前記第２の基板の貼り合わせ面の少なくとも
一方をプラズマ雰囲気に晒し表面をプラズマ処理した
後、該プラズマ処理された表面に水を吸着させた状態で
前記第１の基板と前記第２の基板を貼り合わせ、熱処理
することを特徴とする半導体基板の作製方法を提供する
ものである。 また本発明は、多孔質層上の非多孔質単結
晶層上に酸化膜を有する第１の基板を用意する工程、前
記第１の基板と第２の基板とを前記非多孔質単結晶層が
内側に位置する貼り合わせ構造体が得られるように貼り
合わせる工程、及び前記貼り合わせ構造体から前記多孔
質層を除去する工程を含み、前記第２の基板上に前記酸
化膜を介して前記非多孔質単結晶層を有する半導体基板
の作製方法であって、前記第１の基板上の酸化膜表面及
び前記第２の基板の貼り合わせ面の少なくとも一方の表
面にＸ線を照射した後、前記第１の基板と前記第２の基
板を貼り合わせることを特徴とする半導体基板の作製方
法を提供するものである。 また本発明は、多孔質層上の
非多孔質単結晶層上に酸化膜を有する第１の基板を用意
する工程、前記第１の基板と第２の基板とを前記非多孔
質単結晶層が内側に位置する貼り合わせ構造体が得られ
るように貼り合わせる工程、及び前記貼り合わせ構造体
から前記多孔質層を除去する工程を含み、前記第２の基
板上に前記酸化膜を介して前記非多孔質単結晶層を有す
る半導体基板の作製方法であって、前記第１の基板上の
酸化膜表面及び前記第２の基板の貼り合わせ面の少なく
とも一方の表面に電子線を照射した後、前記第１の基板
と前記第２の基板を貼り合わせることを特徴とする半導
体基板の作製方法を提供するものである。本発明の半導
体基板の作製方法は、表層が多孔質化されたシリコン基
板の多孔質シリコン面上に単結晶シリコン層をエピタキ
シャル成長し、次いで該成長面表層を酸化して第１の基
板を形成する。同じく表面にＳｉＯ2を有する支持基板
（第２の基板）を用意し、これらの両者、もしくはいず
れか一方を酸素等のプラズマ中、或いはＸ線、電子線な
どに晒し、化学的にＳｉＯ2表面を活性化する。そして
２枚の基板を室温でＶａｎ ｄｅｒ Ｗａａｌｓ力のみ
で密着し、熱処理を施した後に（或いは熱処理を行わず
に）まずエピタキシャル成長側のシリコン基板部分を研
削またはエッチングし、続いて多孔質部分を選択的にエ
ッチングして、単結晶シリコン薄膜をＳｉＯ2上に形成
するものである。According to the present invention, as a means for solving the above problems, there is provided a step of preparing a first substrate having an oxide film on a non-porous single crystal layer on a porous layer. , the first substrate and the step of second said the substrate non-porous monocrystalline layer is bonded to bonded structure located inside is obtained, and the porous layer from the bonded structure comprising the step of removing, half having a non-porous single-crystal layer through the oxide film on the second substrate
A method for manufacturing a conductive substrate, comprising: exposing at least one of an oxide film surface on the first substrate and a bonding surface of the second substrate to a plasma atmosphere to plasma- treat the surface; The first substrate and the second substrate are bonded together in a state where water is adsorbed on the substrate, and heat treatment is performed.
There is provided a method for manufacturing a semiconductor substrate according to claim to Rukoto. The present invention also provides a step of preparing a first substrate having an oxide film on a non-porous single-crystal layer on a porous layer, wherein the first substrate and the second substrate are separated by a non-porous single-crystal layer. step but bonding to bonded structure located inside is obtained, and includes a step of removing the porous layer from the bonded structure, the through the oxide film on the second substrate A method for manufacturing a semiconductor substrate having a non-porous single crystal layer, the method comprising: irradiating at least one of an oxide film surface on the first substrate and a bonding surface of the second substrate with X-rays; Another object of the present invention is to provide a method for manufacturing a semiconductor substrate, which comprises bonding the first substrate and the second substrate . The present invention also provides a step of preparing a first substrate having an oxide film on a non-porous single-crystal layer on a porous layer, wherein the first substrate and the second substrate are separated by a non-porous single-crystal layer. step but bonding to bonded structure located inside is obtained, and includes a step of removing the porous layer from the bonded structure, the through the oxide film on the second substrate A method for manufacturing a semiconductor substrate having a non-porous single crystal layer, comprising irradiating at least one of an oxide film surface on the first substrate and a bonding surface of the second substrate with an electron beam, semiconductors, characterized in that bonding the first substrate and the second substrate
It is intended to provide a method for manufacturing a body substrate . Semiconductor of the present invention
In the method of manufacturing the body substrate, a single crystal silicon layer is epitaxially grown on a porous silicon surface of a silicon substrate having a porous surface layer, and then the grown surface layer is oxidized to form a first substrate. Similarly, a supporting substrate (second substrate) having SiO 2 on its surface is prepared, and both or either of them is exposed to a plasma such as oxygen, or to X-rays, electron beams, etc., and chemically exposed to the SiO 2 surface. Activate. Then, the two substrates are brought into close contact only at room temperature with a Van der Waals force, and after heat treatment (or without heat treatment), the silicon substrate portion on the epitaxial growth side is first ground or etched, and then the porous portion is selected. This is to form a single-crystal silicon thin film on SiO 2 by etching.
【００１３】本発明を実施するにあたって、多孔質シリ
コンが有する重要な物理的効果が二点ある。In practicing the present invention, porous silicon has two important physical effects.
【００１４】一つには多孔質シリコンのエッチング特性
である。通常シリコンはフッ酸では殆どエッチングされ
ないが、多孔質化することによってフッ酸でのエッチン
グが可能となる。しかもフッ酸、過酸化水素水の混合エ
ッチング液を用いると、非多孔質と多孔質では約１０の
５乗倍ものエッチング速度比が得られる。従って１μｍ
前後の薄いシリコン層でも均一に制御性よく残す選択エ
ッチングが可能になる。One is the etching characteristics of porous silicon. Normally, silicon is hardly etched by hydrofluoric acid, but by making it porous, etching by hydrofluoric acid becomes possible. Moreover, when a mixed etching solution of hydrofluoric acid and hydrogen peroxide is used, an etching rate ratio of about 10 times as high as that of non-porous and porous materials can be obtained. Therefore 1 μm
Selective etching that enables uniform controllability to be achieved even in the front and rear thin silicon layers becomes possible.
【００１５】もう一つの効果はエピタキシャル成長特性
である。多孔質シリコンは結晶構造としては単結晶構造
を保っており、表面から内部にわたって数十〜数百オン
グストローム径の孔が高密度に存在するものである。こ
の表面に成長するエピタキシャル層は、非多孔質の単結
晶基板上のエピタキシャル層とほぼ同等の結晶性が得ら
れるという特性を有する。Another effect is an epitaxial growth characteristic. Porous silicon has a single crystal structure as a crystal structure, and has pores having a diameter of several tens to several hundreds of Angstroms at high density from the surface to the inside. The epitaxial layer grown on this surface has a characteristic that the same crystallinity as that of the epitaxial layer on the non-porous single crystal substrate can be obtained.
【００１６】尚、多孔質上のエピタキシャル成長の特徴
として、非常に低密度ではあるが成長界面から積層欠陥
が発生する場合がある。これによってエピタキシャル成
長時に発生した積層欠陥は、貼り合わせにより他方の基
板に転写されるので、できるＳＯＩ基板のシリコン膜中
に観察される積層欠陥は通常と逆向きに見える。Incidentally, as a feature of the epitaxial growth on the porous material, stacking faults may be generated from the growth interface although the density is very low. As a result, the stacking faults generated during the epitaxial growth are transferred to the other substrate by bonding, so that the stacking faults observed in the silicon film of the resulting SOI substrate appear to be in the opposite direction to normal.
【００１７】以上の物理的特性より、活性層として信頼
性の高い単結晶シリコン基板上のエピタキシャル層と同
等の単結晶薄膜を用いることが可能になり、従来のＳＯ
Ｉ基板に比べて優れた結晶性と優れた膜厚の均一性を有
するＳＯＩ基板が適用できる。From the above physical characteristics, it becomes possible to use a single crystal thin film equivalent to an epitaxial layer on a single crystal silicon substrate having high reliability as an active layer.
An SOI substrate having excellent crystallinity and excellent film thickness uniformity as compared to an I substrate can be used.
【００１８】また本発明のプロセスでは２枚の基板のＳ
ｉＯ2 面同士を貼り合わせるので、活性層であるエピタ
キシャルシリコン膜とＳｉＯ2 （前記エピタキシャル層
の熱酸化膜）界面の界面準位は十分低く、且つＳｉＯ2
層の厚みは任意に制御できるので、ＳＯＩの特性を十分
に生かした基板を作製できる。In the process of the present invention, the S
Since attaching the iO 2 faces to each other, the epitaxial silicon film and SiO 2 which is an active layer interface state at the interface (the thermal oxide film of the epitaxial layer) is sufficiently low, and SiO 2
Since the thickness of the layer can be arbitrarily controlled, a substrate utilizing the characteristics of SOI sufficiently can be manufactured.
【００１９】そして貼り合わせ界面のＳｉＯ2 は、プラ
ズマ処理、又はＸ線照射、又は電子線照射によって表面
が活性化しているので、貼り合わせ強度は十分高めら
れ、ボイドの発生が抑制される。Since the surface of SiO 2 at the bonding interface is activated by plasma treatment, X-ray irradiation, or electron beam irradiation, the bonding strength is sufficiently increased, and the generation of voids is suppressed.
【００２０】また、前記多孔質シリコン部の選択エッチ
ングは、フッ酸、過酸化水素水の混合エッチング液によ
り行なうことが好ましく、これにより、制御性良くエッ
チングすることができる。The selective etching of the porous silicon portion is preferably performed by using a mixed etching solution of hydrofluoric acid and hydrogen peroxide, whereby the etching can be performed with good controllability.
【００２１】また、前記プラズマは、水素、酸素、窒
素、ハロゲンガス、希ガスの単元素系のガス、或いはシ
ラン系を除く化合物ガス、或いはこれらの混合ガスを用
いることが好ましく、これにより、ＳｉＯ2 表面をより
効果的に活性化することができる。The plasma is preferably a single-element gas of hydrogen, oxygen, nitrogen, halogen gas, or a rare gas, a compound gas other than silane, or a mixed gas thereof. 2 The surface can be activated more effectively.
【００２２】（実施態様例）本発明の実施態様例を図１
及び図６を用いて説明する。(Embodiment) FIG. 1 shows an embodiment of the present invention.
This will be described with reference to FIG.
【００２３】（図１−１）単結晶シリコン基板１００を
陽極化成して多孔質シリコン１０１を形成する。このと
き多孔質化する厚みは、基板の片側表面層数μｍ〜数十
μｍでよい。また基板全体を陽極化成してもかまわな
い。(FIG. 1-1) A single crystal silicon substrate 100 is anodized to form porous silicon 101. At this time, the thickness for making the substrate porous may be several μm to several tens μm on one side surface layer of the substrate. Alternatively, the entire substrate may be anodized.
【００２４】多孔質シリコンの形成方法については、図
６を用いて説明する。まず基板としてＰ型の単結晶シリ
コン基板６００を用意する。Ｎ型でも不可能ではない
が、その場合は低抵抗の基板に限定されるか、または光
を基板表面に照射してホールの生成を促進した状態で行
なわなければならない。基板６００を図６−１に示すよ
うな装置にセッティングする。即ち基板の片側がフッ酸
系の溶液６０４に接していて、溶液側に負の電極６０６
が設けられており、逆側は正の金属電極６０５に接して
いる。A method for forming porous silicon will be described with reference to FIG. First, a P-type single crystal silicon substrate 600 is prepared as a substrate. Although it is not impossible even with an N-type, in that case, it is necessary to limit the substrate to a low-resistance substrate, or to irradiate light to the substrate surface to promote generation of holes. The substrate 600 is set in an apparatus as shown in FIG. That is, one side of the substrate is in contact with the hydrofluoric acid-based solution 604, and the negative electrode 606 is connected to the solution side.
And the opposite side is in contact with the positive metal electrode 605.
【００２５】また、図６−２に示すように、正電極側６
０５’も溶液６０４’を介して電位をとってもかまわな
い。いずれにせよフッ酸系溶液に接している負の電極側
から多孔質化が起こる。Further, as shown in FIG.
05 ′ may also take an electric potential via the solution 604 ′. In any case, porosity occurs from the negative electrode side in contact with the hydrofluoric acid-based solution.
【００２６】フッ酸系溶液６０４としては、一般的には
濃フッ酸（４９％ＨＦ）を用いる。純水（Ｈ2 Ｏ）で希
釈していくと、流す電流値にもよるが、ある濃度からエ
ッチングが起こってしまうので好ましくない。また陽極
化成中に基板６００の表面から気泡が発生してしまい、
この気泡を効率よく取り除く目的から、界面活性剤とし
てアルコールを加える場合がある。アルコールとしてメ
タノール、エタノール、プロパノール、イソプロパノー
ル等が用いられる。また界面活性剤の代わりに撹はん器
を用いて、溶液を撹はんしながら陽極化成を行ってもよ
い。負電極６０６に関しては、フッ酸溶液に対して侵食
されないような材料、例えば金（Ａｕ）、白金（Ｐｔ）
等が用いられる。正側の電極６０５の材質は一般に用い
られる金属材料でかまわないが、陽極化成が基板６００
すべてになされた時点で、フッ酸系溶液６０４が正電極
６０５に達するので、正電極６０５の表面にも耐フッ酸
溶液性の金属膜をコーティングしておくとよい。陽極化
成を行う電流値は最大数百ｍＡ／ｃｍ2 であり、最小値
は零でなければよい。この値は多孔質化したシリコンの
表面に良質のエピタキシャル成長ができる範囲内で決定
される。通常電流値が大きいと陽極化成の速度が増すと
同時に、多孔質シリコン層の密度が小さくなる。即ち孔
の占める体積が大きくなる。これによってエピタキシャ
ル成長の条件が変わってくるのである。As the hydrofluoric acid solution 604, concentrated hydrofluoric acid (49% HF) is generally used. Diluting with pure water (H 2 O) is not preferable because etching occurs at a certain concentration, depending on the value of the current flowing. In addition, bubbles are generated from the surface of the substrate 600 during the anodization,
Alcohol may be added as a surfactant in order to remove these bubbles efficiently. As the alcohol, methanol, ethanol, propanol, isopropanol and the like are used. Alternatively, anodizing may be performed while stirring the solution using a stirrer instead of the surfactant. For the negative electrode 606, a material that is not eroded by the hydrofluoric acid solution, for example, gold (Au), platinum (Pt)
Are used. The material of the positive electrode 605 may be a commonly used metal material.
At this point, the hydrofluoric acid solution 604 reaches the positive electrode 605, so that the surface of the positive electrode 605 may be coated with a metal film resistant to hydrofluoric acid. The current value for performing anodization is several hundred mA / cm 2 at the maximum, and the minimum value need not be zero. This value is determined within a range where good quality epitaxial growth can be performed on the surface of the porous silicon. Usually, when the current value is large, the rate of anodization increases, and at the same time, the density of the porous silicon layer decreases. That is, the volume occupied by the holes increases. This changes the conditions for epitaxial growth.
【００２７】（図１−２）以上のようにして形成した多
孔質層１０１上に、非多孔質の単結晶シリコン層１０２
をエピタキシャル成長する。エピタキシャル成長は一般
的な熱ＣＶＤ、減圧ＣＶＤ、プラズマＣＶＤ、分子線エ
ピタキシー、スパッタ法等で行なわれる。成長する膜厚
はＳＯＩ層の設計値と同じくすれば良いが、好ましくは
２μｍ以下の膜厚が良い。これは２μｍ以上の膜厚の単
結晶シリコン膜がＳｉＯ2 を主成分とする絶縁性基板と
密着している場合、これをデバイスプロセスで熱処理す
ると両材料の熱膨張係数の違いから貼り合わせ界面に大
きな応力が発生し、シリコン膜の破壊、基板の反り、ま
たは界面での剥離等が起こってしまうからである。膜厚
が２μｍ以下であれば応力は比較的小さくてすむので、
膜の破壊、剥離、反り等は起こりにくい。より好ましく
は、０．５μｍ以下である。これは０．５μｍ以上の膜
厚であると、後のアニールの際に剥離、破壊等が起こら
なくても、微小な領域において結晶にスリップラインが
生じやすくなるからである。(FIG. 1-2) A non-porous single-crystal silicon layer 102 is formed on the porous layer 101 formed as described above.
Is epitaxially grown. The epitaxial growth is performed by general thermal CVD, low pressure CVD, plasma CVD, molecular beam epitaxy, sputtering, or the like. The grown film thickness may be the same as the design value of the SOI layer, but is preferably 2 μm or less. This is because when a single-crystal silicon film having a thickness of 2 μm or more is in close contact with an insulating substrate containing SiO 2 as a main component, when this is heat-treated in a device process, a difference in thermal expansion coefficient between the two materials results in a bonding interface. This is because a large stress is generated, which causes breakage of the silicon film, warpage of the substrate, or separation at the interface. If the film thickness is 2 μm or less, the stress can be relatively small.
Destruction, peeling, warping, etc. of the film are unlikely to occur. More preferably, it is 0.5 μm or less. This is because if the film thickness is 0.5 μm or more, slip lines are likely to be generated in the crystal in a minute region even if peeling, destruction, or the like does not occur during subsequent annealing.
【００２８】（図１−３）エピタキシャル層１０２の表
面を酸化（１０３）する。これはエピタキシャル層を次
の工程で直接支持基板と貼り合わせた場合、貼り合わせ
界面には不純物が偏析しやすく、また界面の原子の非結
合手（ダングリングボンド）が多くなり、薄膜デバイス
の特性を不安定化させる要因になるからである。(FIG. 1-3) The surface of the epitaxial layer 102 is oxidized (103). This is because, when the epitaxial layer is directly bonded to the supporting substrate in the next step, impurities tend to segregate at the bonding interface, and the number of dangling bonds at the interface increases, resulting in the characteristics of a thin film device. This is a cause of instability.
【００２９】尚酸化膜厚は、貼り合わせ界面に取り込ま
れる大気中からのコンタミネーションの影響を受けない
程度の厚みがあれば良い。It is sufficient that the oxide film has such a thickness as not to be affected by contamination from the air taken into the bonding interface.
【００３０】（図１−４）上記表面が酸化されたエピタ
キシャル面を有する基板１００と、支持基板となるＳｉ
Ｏ2 （１０３’）を表面に有する基板１１０を用意す
る。支持基板１１０はシリコン基板表面を酸化したも
の、石英ガラス、結晶化ガラス、任意基板上にＳｉＯ2
を堆積したものなどが挙げられる。(FIG. 1-4) A substrate 100 having an epitaxial surface whose surface is oxidized and Si serving as a support substrate
A substrate 110 having O 2 (103 ′) on its surface is prepared. The supporting substrate 110 is obtained by oxidizing the surface of a silicon substrate, quartz glass, crystallized glass, or SiO 2 on an arbitrary substrate.
And the like.
【００３１】次いでこれらの両基板、もしくは一方をプ
ラズマ雰囲気中、或いはＸ線、電子線に晒して表面のＳ
ｉＯ2 を活性化する。Next, either one of these substrates or one of them is exposed to an X-ray or an electron beam in a plasma atmosphere, or S
Activate iO 2 .
【００３２】プラズマ雰囲気中に晒すときに用いるガス
は酸素が好ましいが、その他にも大気（酸素／窒素の混
合）、窒素、水素、またはアルゴン、ヘリウム等の不活
性ガスや、アンモニア等の分子ガスなどが可能である。
基板に照射するエネルギーはＤＣバイアスで数ボルト〜
４００ボルト程度の範囲で制御するのが好ましく、それ
以上のバイアスをかけるとＳｉＯ2 がかなりの速度でエ
ッチングされ、表面荒れを起こすので好ましくない。ま
た照射エネルギーはＤＣバイアスで制御しなくても、プ
ラズマ自体が持つセルフバイアスを制御することでも十
分行なえる。セルフバイアスは例えばプラズマを作るＲ
Ｆパワーに大きく依存し、その他にもガス種やガスの圧
力などにも依存する。The gas used when exposed to the plasma atmosphere is preferably oxygen. In addition, air (mixture of oxygen / nitrogen), nitrogen, hydrogen, an inert gas such as argon and helium, and a molecular gas such as ammonia And so on.
The energy applied to the substrate is several volts with a DC bias.
It is preferable to control the voltage in the range of about 400 volts. If a bias voltage higher than 400 volts is applied, the SiO 2 is etched at a considerable rate, causing surface roughness, which is not preferable. Even if the irradiation energy is not controlled by the DC bias, it can be sufficiently controlled by controlling the self-bias of the plasma itself. The self-bias is, for example, R
It largely depends on the F power, and also depends on the gas type and the gas pressure.
【００３３】Ｘ線は大気中或いは酸素雰囲気中で使用で
きる。電子線に関しては真空中で行わなければならない
という制限がある。X-rays can be used in the air or in an oxygen atmosphere. There is a restriction that the electron beam must be performed in a vacuum.
【００３４】（図１−５）上記用意した両基板を洗浄し
た後に貼り合わせる。洗浄方法は純水でリンスするだけ
が好ましく、他には過酸化水素水を純水で希釈したも
の、塩酸もしくは硫酸を純水で十分に希釈したものも可
能である。(FIG. 1-5) The two substrates prepared above are bonded after cleaning. The washing method is preferably merely rinsing with pure water. Alternatively, a method of diluting a hydrogen peroxide solution with pure water or a method of sufficiently diluting hydrochloric acid or sulfuric acid with pure water is also possible.
【００３５】貼り合わせた後に基板を全面で加圧する
と、接合の強度を高める効果がある。Pressing the entire surface of the substrate after bonding has the effect of increasing the bonding strength.
【００３６】そして次に貼り合った基板を熱処理する。
熱処理温度は高い方が好ましいが、あまり高すぎると多
孔質層１０１が構造変化をおこしてしまったり、基板に
含まれていた不純物がエピタキシャル層に拡散すること
があるので、これらを起こさない温度と時間を選択する
必要がある。具体的には６００〜１１００℃程度が好ま
しい。また基板によっては高温で熱処理できないものが
ある。例えば支持基板１１０が石英ガラスである場合に
は、シリコンと石英の熱膨張係数の違いから、２００℃
程度以下の温度でしか熱処理できない。この温度を越え
ると貼り合わせた基板が応力で剥がれたり、または割れ
たりしてしまう。ただし熱処理は次の工程で行なうバル
クシリコン１００の研削やエッチングの際の応力に耐え
られれば良い。従って２００℃以下の温度であっても活
性化の表面処理条件を最適化することで、プロセスは行
なえる。Then, the bonded substrates are heat-treated.
It is preferable that the heat treatment temperature is high. However, if the heat treatment temperature is too high, the porous layer 101 may cause a structural change or impurities contained in the substrate may diffuse into the epitaxial layer. You need to choose a time. Specifically, about 600 to 1100 ° C. is preferable. Some substrates cannot be heat-treated at high temperatures. For example, when the support substrate 110 is made of quartz glass, a temperature difference of 200 ° C.
The heat treatment can be performed only at a temperature lower than about. If the temperature is exceeded, the bonded substrates are peeled off or broken by stress. However, the heat treatment only needs to be able to withstand the stress at the time of grinding or etching the bulk silicon 100 performed in the next step. Therefore, even at a temperature of 200 ° C. or less, the process can be performed by optimizing the surface treatment conditions for activation.
【００３７】（図１−６）次にエピタキシャル成長層１
０２を残してシリコン基板部分１００と多孔質部分１０
１を選択的に除去する。まずシリコン基板部分１００は
表面グラインダー等により研削するか、或いは水酸化カ
リウム、アンモニア水等のアルカリ溶液、或いはトリメ
チルアンモニウム等の有機アルカリ溶液で除去する。エ
ッチングの場合は１００℃以下の温溶液中で行なうのが
効果的である。アルカリ系の溶液はＳｉＯ2 を殆どエッ
チングしないので、支持基板がガラスかもしくは酸化膜
で覆われたシリコン基板であれば、シリコン基板部分の
みを選択的にエッチングできる。また、フッ酸と硝酸、
もしくはこれに酢酸等を加えた酸混合液でエッチング除
去することも可能である。但しフッ酸硝酸系エッチャン
トは支持基板をも多少エッチングするので、長時間の使
用は避けた方がよい。シリコン基板部分１００をエッチ
ングし、多孔質部分１０１が露出した時点でエッチング
を一旦終了し、後の多孔質部分１０１はフッ酸系溶液中
で選択エッチングを行なう。エピタキシャル成長部分１
０２は多孔質でないので殆どフッ酸と反応せずに薄膜と
して残る。また当然のことながら支持基板１１０は、Ｓ
ｉＯ2 を主成分とする場合にはフッ酸系溶液に反応し易
いので、長時間フッ酸溶液に浸しておくのは好ましくな
い。しかし多孔質シリコン層が薄ければ、これをエッチ
ングする時間はそれほどかからないので気にすることは
ない。もし支持基板１１０が少しでもエッチングしたく
ない場合には、予め貼り合わせ面と反対面にＣＶＤ等で
シリコン窒化膜や他のフッ酸と反応しにくい物質を堆積
しておくと良い。またはエッチング液に基板を浸す前に
多孔質部分１０１もある程度アルカリ溶液、有機アルカ
リ溶液、またはフッ酸硝酸系溶液で薄くしておけば、エ
ピタキシャル層と多孔質層の選択エッチングに要する時
間が短くてすむので、支持基板もあまり反応させること
なしに済む。(FIG. 1-6) Next, the epitaxial growth layer 1
02, the silicon substrate portion 100 and the porous portion 10
1 is selectively removed. First, the silicon substrate portion 100 is ground with a surface grinder or the like, or removed with an alkali solution such as potassium hydroxide or ammonia water or an organic alkali solution such as trimethyl ammonium. In the case of etching, it is effective to perform the etching in a warm solution of 100 ° C. or less. Since the alkaline solution hardly etches SiO 2 , if the supporting substrate is glass or a silicon substrate covered with an oxide film, only the silicon substrate portion can be selectively etched. Also, hydrofluoric acid and nitric acid,
Alternatively, it can be removed by etching with an acid mixture obtained by adding acetic acid or the like thereto. However, since the hydrofluoric-nitric acid-based etchant also slightly etches the supporting substrate, it is better to avoid using it for a long time. The silicon substrate portion 100 is etched, and when the porous portion 101 is exposed, the etching is temporarily stopped. The subsequent porous portion 101 is selectively etched in a hydrofluoric acid-based solution. Epitaxial growth part 1
Since 02 is not porous, it hardly reacts with hydrofluoric acid and remains as a thin film. Of course, the supporting substrate 110
When iO 2 is the main component, it is not preferable to immerse in the hydrofluoric acid solution for a long time because it easily reacts with the hydrofluoric acid solution. However, if the porous silicon layer is thin, it does not matter because the time for etching the porous silicon layer is not so long. If the support substrate 110 is not desired to be etched at all, a silicon nitride film or another substance that does not easily react with hydrofluoric acid may be deposited on the surface opposite to the bonding surface in advance by CVD or the like. Alternatively, if the porous portion 101 is also thinned to some extent with an alkaline solution, an organic alkali solution, or a hydrofluoric / nitric acid solution before dipping the substrate in the etching solution, the time required for selective etching of the epitaxial layer and the porous layer is reduced. Therefore, the supporting substrate does not need to react so much.
【００３８】エピタキシャル膜１０２と多孔質層１０１
の選択エッチングに用いるフッ酸系溶液というのは、フ
ッ酸に過酸化水素水（Ｈ2 Ｏ2 ）を混合したものが用い
られる。フッ酸と硝酸、もしくはこれに酢酸を加えた混
合溶液でも多孔質シリコンの選択エッチングは可能だ
が、この場合あまり選択比がとれないことと、残される
べき単結晶シリコン薄膜も多少エッチングされるという
ことで、精密に時間等の制御をする必要がある。The epitaxial film 102 and the porous layer 101
The hydrofluoric acid-based solution used for the selective etching is a mixture of hydrofluoric acid and an aqueous solution of hydrogen peroxide (H 2 O 2 ). Selective etching of porous silicon is possible with hydrofluoric acid and nitric acid or a mixed solution of acetic acid and acetic acid.However, in this case, the selectivity is not so high, and the single-crystal silicon thin film to be left is slightly etched. Therefore, it is necessary to precisely control time and the like.
【００３９】以上の工程を行なうことによって絶縁性基
板上に単結晶シリコン薄膜を得ることができる。By performing the above steps, a single-crystal silicon thin film can be obtained on an insulating substrate.
【００４０】[0040]
（実施例１）図１及び図６を用いて本発明の第１実施例
の詳細を説明する。Embodiment 1 The first embodiment of the present invention will be described in detail with reference to FIGS.
【００４１】（図１−１） ６２５ミクロンの厚みを持
った５インチＰ型（１００）単結晶シリコン基板（０．
１〜０．２Ωｃｍ）を用意し、これを図６−１に示すよ
うな装置にセットして陽極化成を行ない、シリコン基板
１００の表面を２０μｍだけ多孔質シリコン１０１にし
た。この時の溶液６０４は４９％ＨＦ溶液を用い、電流
密度は１００ｍＡ／ｃｍ2 であった。そしてこの時の多
孔質化速度は８．４μｍ／ｍｉｎ．であり、２０μｍの
厚みの多孔質層は約２．５分で得られた。(FIG. 1-1) A 5-inch P-type (100) single-crystal silicon substrate having a thickness of 625 microns (0.
6 to 1 .OMEGA.cm), which was set in an apparatus as shown in FIG. 6A, and anodized, so that the surface of the silicon substrate 100 was made porous silicon 101 by 20 .mu.m. At this time, a 49% HF solution was used as the solution 604, and the current density was 100 mA / cm 2 . At this time, the rate of making porous is 8.4 μm / min. And a porous layer having a thickness of 20 μm was obtained in about 2.5 minutes.
【００４２】（図１−２） 前記多孔質シリコン１０１
上にＣＶＤ方により、単結晶シリコン層１０２を０．５
μｍエピタキシャル成長した。堆積条件は以下のとおり
である。(FIG. 1-2) The porous silicon 101
The single crystal silicon layer 102 is deposited on the
μm epitaxial growth was performed. The deposition conditions are as follows.
【００４３】使用ガス：ＳｉＨ4 ／Ｈ2 ガス流量：０．６２／１４０（１／ｍｉｎ．） 温度：７５０℃ 圧力：８０Ｔｏｒｒ 成長速度：０．１２μｍ／ｍｉｎ． （図１−３） 上記方法にて作成した基板を水蒸気雰囲
気中９００℃の条件で処理し、０．１μｍの酸化膜１０
３を得た。Gas used: SiH 4 / H 2 gas flow rate: 0.62 / 140 (1 / min.) Temperature: 750 ° C. Pressure: 80 Torr Growth rate: 0.12 μm / min. (FIG. 1-3) The substrate prepared by the above method is treated in a steam atmosphere at 900 ° C. to form a 0.1 μm oxide film 10.
3 was obtained.
【００４４】（図１−４） 上記酸化膜を有する基板１
００と、予め用意しておいた０．５μｍ厚のシリコン酸
化膜を有する支持基板（シリコンウェハー）１１０をプ
ラズマ処理装置内にセットし、酸素プラズマにより各々
の表面を活性化処理した。処理条件は次のとおり。(FIG. 1-4) Substrate 1 Having Oxide Film
00 and a support substrate (silicon wafer) 110 having a 0.5 μm-thick silicon oxide film prepared in advance were set in a plasma processing apparatus, and each surface was activated by oxygen plasma. The processing conditions are as follows.
【００４５】ＲＦ周波数・・・１３．５８ＭＨｚ ＲＦパワー・・・４００Ｗ 酸素流量・・・・３０ｓｃｃｍ 圧力・・・・・・１５ｐａ． 処理時間・・・・５分 尚、プラズマと基板の間では特にバイアスの制御は行な
わず、プラズマのセルフバイアスのみで表面処理をし
た。RF frequency: 13.58 MHz RF power: 400 W Oxygen flow rate: 30 sccm Pressure: 15 pa. Processing time... 5 minutes Note that the bias was not particularly controlled between the plasma and the substrate, and the surface treatment was performed only by the self-bias of the plasma.
【００４６】（図１−５） 上記表面処理した両基板を
純水に５分間浸し、スピン乾燥した後に処理面同士を貼
り合わせた。その後に８００℃、６時間の熱処理を行な
った。(FIG. 1-5) Both substrates subjected to the surface treatment were immersed in pure water for 5 minutes, spin-dried, and then the treated surfaces were bonded together. Thereafter, heat treatment was performed at 800 ° C. for 6 hours.
【００４７】（図１−６） 熱処理後にシリコン基板１
００側を表面研削装置で６１０μｍ研削し、多孔質シリ
コン１０２を露出させた。(FIG. 1-6) Silicon substrate 1 after heat treatment
The 00 side was ground by 610 μm with a surface grinding device to expose the porous silicon 102.
【００４８】この基板を引き続き選択エッチング溶液中
に浸し、多孔質部分１０１のみを選択的に全てエッチン
グした。このとき選択エッチング溶液の組成と多孔質シ
リコンに対するエッチング速度は、 ＨＦ：Ｈ2 Ｏ2 ＝１：５ １．６μｍ／ｍｉｎ． であった。従って２０μｍ弱の多孔質部分は、約１３分
間で全てエッチングされた。ちなみにこのときの単結晶
シリコン層１０２のエッチング速度は０．０００６μｍ
／ｈｏｕｒであり、殆どエッチングされずに残った。The substrate was subsequently immersed in a selective etching solution to selectively etch only the porous portion 101 entirely. At this time, the composition of the selective etching solution and the etching rate for porous silicon were as follows: HF: H 2 O 2 = 1: 5 1.6 μm / min. Met. Therefore, the porous portion of less than 20 μm was completely etched in about 13 minutes. Incidentally, the etching rate of the single crystal silicon layer 102 at this time is 0.0006 μm.
/ Hour and remained almost without being etched.
【００４９】この結果０．６μｍのシリコン酸化膜上に
約０．４μｍの単結晶シリコン膜を備えたＳＯＩ基板が
出来上がり、ＳＯＩ膜のボイドの密度は、従来の表面処
理をしないものに比べて約１／４に減少した。As a result, an SOI substrate having a 0.4 μm single-crystal silicon film on a 0.6 μm silicon oxide film was completed, and the density of voids in the SOI film was reduced by about Reduced to 1/4.
【００５０】（実施例２）図２を用いて本発明の第２実
施例の詳細を説明する。(Embodiment 2) A second embodiment of the present invention will be described in detail with reference to FIG.
【００５１】（図２−１） ３００μｍの厚みを持った
抵抗率０．０１Ω・ｃｍの４インチＰ型（１００）シリ
コン基板２００を用意し、その表層を第１実施例と同様
にして２０μｍだけ多孔質シリコン２０１とした。(FIG. 2-1) A 4-inch P-type (100) silicon substrate 200 having a thickness of 300 μm and a resistivity of 0.01 Ω · cm is prepared, and its surface layer is only 20 μm as in the first embodiment. The porous silicon 201 was used.
【００５２】（図２−２） 得られた多孔質面上に第１
実施例と同様にしてエピタキシャル層２０２を０．１５
μｍの厚みに形成した。(FIG. 2-2) The first porous surface was obtained on the obtained porous surface.
The epitaxial layer 202 is set to 0.15 in the same manner as in the embodiment.
It was formed to a thickness of μm.
【００５３】（図２−３） 上記方法にて作成した基板
を１０００℃の水蒸気中で０．１μｍ酸化した。(FIG. 2-3) The substrate prepared by the above method was oxidized in a steam at 1000 ° C. by 0.1 μm.
【００５４】（図２−４） 上記基板と予め用意してお
いた４インチの合成石英基板２１０を、第１実施例と同
様に表面をプラズマ処理した。(FIG. 2-4) The surface of the above-mentioned substrate and a 4-inch synthetic quartz substrate 210 prepared in advance were subjected to plasma treatment in the same manner as in the first embodiment.
【００５５】（図２−５） 上記シリコン基板２００と
石英基板２１０を純水中に５分間浸した後に、互いの処
理面を貼り合わせた。続いて１８０℃、２４時間の熱処
理を行なった。(FIG. 2-5) After the silicon substrate 200 and the quartz substrate 210 were immersed in pure water for 5 minutes, their treated surfaces were bonded to each other. Subsequently, heat treatment was performed at 180 ° C. for 24 hours.
【００５６】（図２−６） まず２８０μｍあるシリコ
ン基板部分２００をフッ酸／硝酸／酢酸の１：１０：１
０混合溶液でエッチングした。そして表面に多孔質シリ
コン層２０１が露出したところで、多孔質層２０１をフ
ッ酸／過酸化水素水の１：５混合液で選択的にエッチン
グした。このときフッ酸／硝酸／酢酸の単結晶シリコン
に対するエッチングレートは約２μｍ／分であったので
約１４０分で、またフッ酸／過酸化水素水の多孔質シリ
コンに対するエッチングレートは約１．６μｍ／分であ
ったので約１３分で多孔質層全てがエッチングできた。
石英基板２１０は数μｍエッチングされただけにとどま
った。(FIG. 2-6) First, a silicon substrate portion 200 having a size of 280 μm is subjected to hydrofluoric acid / nitric acid / acetic acid 1: 10: 1.
Etching was performed with a mixed solution of 0. Then, when the porous silicon layer 201 was exposed on the surface, the porous layer 201 was selectively etched with a 1: 5 mixed solution of hydrofluoric acid / hydrogen peroxide. At this time, the etching rate of hydrofluoric acid / nitric acid / acetic acid with respect to single crystal silicon was about 2 μm / min, so that it was about 140 minutes, and the etching rate of hydrofluoric acid / hydrogen peroxide with porous silicon was about 1.6 μm / min. , The entire porous layer could be etched in about 13 minutes.
The quartz substrate 210 was only etched by a few μm.
【００５７】この結果石英基板上に０．１μｍのシリコ
ン単結晶薄膜を備えたＳＯＩ基板が出来上がり、ＳＯＩ
のボイド密度は従来の表面処理をしない石英基板のタイ
プのものに比べ、約１／５に減少した。As a result, an SOI substrate provided with a 0.1 μm silicon single crystal thin film on a quartz substrate was completed.
The void density was reduced to about 1/5 as compared with the conventional quartz substrate type without surface treatment.
【００５８】（実施例３） （図３−１） ４００μｍの厚みを持った抵抗率０．０
１Ω・ｃｍの５インチＰ型（１００）シリコン基板３０
０を用意し、その表面から２０μｍの厚みだけ多孔質層
３０１を形成した。Example 3 (FIG. 3-1) Resistivity 0.0 having a thickness of 400 μm
1 inch · cm 5 inch P-type (100) silicon substrate 30
0 was prepared, and a porous layer 301 having a thickness of 20 μm was formed from its surface.
【００５９】（図３−２） 得られた基板の多孔質表面
に第１実施例と同様にしてエピタキシャル層３０２を
０．５μｍの厚みに形成した。(FIG. 3B) An epitaxial layer 302 having a thickness of 0.5 μm was formed on the porous surface of the obtained substrate in the same manner as in the first embodiment.
【００６０】（図３−３） 上記基板のエピタキシャル
層３０２表面を１０００℃の水蒸気中で０．２μｍ酸化
してＳｉＯ2 層３０３を得た。この結果エピタキシャル
層のシリコン単結晶部分が０．４μｍ、酸化膜部分が
０．２μｍの膜厚に各々なった。(FIG. 3C) The surface of the epitaxial layer 302 of the substrate was oxidized by a thickness of 0.2 μm in steam at 1000 ° C. to obtain a SiO 2 layer 303. As a result, the silicon single crystal portion of the epitaxial layer had a thickness of 0.4 μm, and the oxide film portion had a thickness of 0.2 μm.
【００６１】（図３−４） 上記方法にて作成した基板
３００と予め用意しておいた合成石英基板３１０をプラ
ズマ処理した。処理条件は次のとおり。(FIG. 3-4) The substrate 300 prepared by the above method and the synthetic quartz substrate 310 prepared in advance were subjected to plasma processing. The processing conditions are as follows.
【００６２】ＲＦ周波数・・・１３．５６ＭＨｚ ＲＦパワー・・・４５０Ｗ ガス種・・・・・酸素／窒素混合 流量比・・・・・４０ｓｃｃｍ／１６０ｓｃｃｍ 圧力・・・・・・２０ｐａ． 処理時間・・・・８分 （図３−５） 上記処理基板を１０％の過酸化水素水で
洗浄し、更に純水でリンスした後に乾燥させ、互いの基
板を貼り合わせた。次いで貼り合わせた基板に７０トン
の圧力をかけて１０分間置いた。RF frequency: 13.56 MHz RF power: 450 W Gas type: Oxygen / nitrogen mixture Flow rate ratio: 40 sccm / 160 sccm Pressure: 20 pa. Processing time: 8 minutes (FIG. 3-5) The above treated substrate was washed with a 10% aqueous hydrogen peroxide solution, rinsed with pure water, dried and bonded to each other. Next, a pressure of 70 tons was applied to the bonded substrates for 10 minutes.
【００６３】（図３−６） 上記基板を熱処理すること
なしに、そのままシリコン基板側を溶液にてエッチング
した。まずシリコン基板を覆っている熱酸化膜３０３を
希フッ酸で除去した後、徳山曹達製のテトラ・メチル・
アンモニウム・ハイドライドの２．４％水溶液（商品
名：ＳＤ−１）に浸し、９０℃で約５時間処理した。こ
れによりシリコン基板側のバルクシリコン部分３００は
全てエッチングされ、多孔質層３０１が露出した。引き
続いて多孔質部分３０１をフッ酸／過酸化水素水溶液で
選択的にエッチングした。(FIG. 3-6) The silicon substrate side was etched with a solution without heat treatment of the substrate. First, after removing the thermal oxide film 303 covering the silicon substrate with dilute hydrofluoric acid, tetra-methyl.
It was immersed in a 2.4% aqueous solution of ammonium hydride (trade name: SD-1) and treated at 90 ° C. for about 5 hours. As a result, the entire bulk silicon portion 300 on the silicon substrate side was etched, and the porous layer 301 was exposed. Subsequently, the porous portion 301 was selectively etched with a hydrofluoric acid / hydrogen peroxide aqueous solution.
【００６４】（図３−７） 上記工程により得られた石
英基板３１０上の単結晶シリコン薄膜３０２を、設計さ
れた素子の面積、形状、配置に合わせて島状にパターニ
ングした。パターニング後に素子形成の第１工程とし
て、各々の島状領域を１０００℃の酸素雰囲気中で０．
０５μｍ酸化した。従ってこの酸化工程を熱処理と兼ね
ることとし、結果、透明基板上に厚さ約０．４μｍの単
結晶シリコン薄膜を備えたＳＯＩ基板を得た。(FIG. 3-7) The single-crystal silicon thin film 302 on the quartz substrate 310 obtained by the above process was patterned into an island shape according to the designed area, shape, and arrangement of the element. After patterning, as a first step of element formation, each island-shaped region is placed in an oxygen atmosphere at 1000 ° C. for 0.1 mm.
It was oxidized by 05 μm. Therefore, this oxidation step was also used as heat treatment, and as a result, an SOI substrate having a single-crystal silicon thin film having a thickness of about 0.4 μm on a transparent substrate was obtained.
【００６５】（実施例４）図４を用いて本発明の第４実
施例の詳細を説明する。(Embodiment 4) A fourth embodiment of the present invention will be described in detail with reference to FIG.
【００６６】（図４−１） ４００μｍの厚みを持った
抵抗率０．０１Ω・ｃｍの５インチＰ型（１００）シリ
コン基板４００を用意し、その表面から２０μｍの厚み
だけ多孔質層４０１を形成した。(FIG. 4-1) A 5-inch P-type (100) silicon substrate 400 having a thickness of 400 μm and a resistivity of 0.01 Ω · cm is prepared, and a porous layer 401 having a thickness of 20 μm is formed from the surface thereof. did.
【００６７】（図４−２） 得られた基板の多孔質表面
に第１実施例と同様にしてエピタキシャル層４０２を
０．５μｍの厚みに形成した。(FIG. 4-2) An epitaxial layer 402 having a thickness of 0.5 μm was formed on the porous surface of the obtained substrate in the same manner as in the first embodiment.
【００６８】（図４−３） 上記基板のエピタキシャル
層４０２表面を９００℃の水蒸気中で０．０５μｍ酸化
してＳｉＯ2 層４０３を得た。(FIG. 4C) The surface of the epitaxial layer 402 of the substrate was oxidized in a steam at 900 ° C. by 0.05 μm to obtain a SiO 2 layer 403.
【００６９】（図４−４） 上記方法にて作成した基板
４００と予め用意しておいた５インチ径、厚さ６２５μ
ｍの合成石英基板４１０をプラズマ処理した。処理条件
は次のとおり。(FIG. 4-4) The substrate 400 prepared by the above method and a 5-inch diameter and a thickness of 625 μm prepared in advance.
m of the synthetic quartz substrate 410 was subjected to plasma processing. The processing conditions are as follows.
【００７０】ＲＦ周波数・・・１３．５６ＭＨｚ ＲＦパワー・・・４５０Ｗ ガス種・・・・・酸素／窒素混合 流量比・・・・・４０ｓｃｃｍ／１６０ｓｃｃｍ 圧力・・・・・・２０ｐａ． 処理時間・・・・３分 （図４−５） 上記処理基板を１０％の過酸化水素水で
洗浄し、更に純水でリンスした後に乾燥させ、互いの基
板を貼り合わせた。次いで貼り合わせた基板に７０トン
の圧力をかけて１０分間置いた。更に同基板を１８０
℃、２４時間の熱処理を行なった。RF frequency: 13.56 MHz RF power: 450 W Gas type: Oxygen / nitrogen mixture Flow rate ratio: 40 sccm / 160 sccm Pressure: 20 pa. Processing time: 3 minutes (FIG. 4-5) The above-mentioned processed substrate was washed with 10% hydrogen peroxide solution, rinsed with pure water, dried, and then bonded together. Next, a pressure of 70 tons was applied to the bonded substrates for 10 minutes. Further, the substrate is
Heat treatment was performed at 24 ° C. for 24 hours.
【００７１】（図４−６） 上記基板のシリコン基板側
から、表面研削装置を用いてシリコン基板を１００μｍ
残すところまで研削した。つまり６２５μｍ厚の石英基
板上に、多孔質層とエピタキシャル層を含めて１００μ
ｍ厚のシリコン基板が貼り合わせた状態になっている。
これを３００℃、２４時間の熱処理を行なった。(FIG. 4-6) From the silicon substrate side of the above substrate, the silicon substrate was made 100 μm thick using a surface grinding device.
It was ground to the point where it should be left. That is, on a quartz substrate having a thickness of 625 μm, 100 μm including a porous layer and an epitaxial layer is formed.
An m-thick silicon substrate is bonded.
This was heat-treated at 300 ° C. for 24 hours.
【００７２】（図４−７） 残っていたバルクの部分４
００を引き続き表面研削装置で研削し、そして多孔質シ
リコン部分４０１をフッ酸／過酸化水素水混合液でエッ
チングした。この結果石英基板上に約０．４μｍ厚の単
結晶シリコン薄膜４０２を備えたＳＯＩ基板が出来上が
り、ＳＯＩのボイド密度は従来の表面処理をしない石英
基板のタイプのものと比べ、約１／１０に減少した。(FIG. 4-7) Remaining bulk part 4
00 was subsequently ground with a surface grinder, and the porous silicon portion 401 was etched with a mixed solution of hydrofluoric acid / hydrogen peroxide. As a result, an SOI substrate having a single-crystal silicon thin film 402 having a thickness of about 0.4 μm on a quartz substrate is completed, and the void density of the SOI is reduced to about 1/10 as compared with a conventional quartz substrate without surface treatment. Diminished.
【００７３】（実施例５）図５を用いて本発明の第５実
施例の詳細を説明する。(Embodiment 5) A fifth embodiment of the present invention will be described in detail with reference to FIG.
【００７４】（図５−１） ３００μｍの厚みを持った
抵抗率０．０１Ω・ｃｍの４インチＰ型（１００）シリ
コン基板５００を用意し、その表層を第１実施例と同様
にして２０μｍだけ多孔質シリコン５０１とした。(FIG. 5-1) A 4-inch P-type (100) silicon substrate 500 having a thickness of 300 μm and a resistivity of 0.01 Ω · cm is prepared, and its surface layer is set to 20 μm in the same manner as in the first embodiment. The porous silicon 501 was used.
【００７５】（図５−２） 得られた多孔質面上に第１
実施例と同様にしてエピタキシャル層５０２を０．１５
μｍの厚みに形成した。(FIG. 5-2) The first porous surface was formed on the obtained porous surface.
The epitaxial layer 502 is set to 0.15 in the same manner as in the embodiment.
It was formed to a thickness of μm.
【００７６】（図５−３） 上記方法にて作成した基板
を１０００℃の水蒸気中で０．１μｍ酸化した。(FIG. 5C) The substrate prepared by the above method was oxidized in a steam at 1000 ° C. by 0.1 μm.
【００７７】（図５−４） 予め用意しておいた０．７
μｍ厚のシリコン酸化膜を有する４インチのシリコン基
板５１０を第１実施例と同様に表面をプラズマ処理し
た。このとき上記多孔質シリコン上にエピタキシャル成
長した基板については、プラズマ処理を行なわなかっ
た。(FIG. 5-4) 0.7 prepared in advance
The surface of a 4-inch silicon substrate 510 having a silicon oxide film having a thickness of μm was plasma-treated in the same manner as in the first embodiment. At this time, no plasma treatment was performed on the substrate epitaxially grown on the porous silicon.
【００７８】（図５−５） 上記２枚の基板を１０％の
過酸化水素水で洗浄し、更に純水でリンスした後に乾燥
させ、互いに貼り合わせた。次いで貼り合わせた基板に
７０トンの圧力と、同時に２００℃の温度をかけて１時
間置いた。更に取り出した基板を１０００℃で３０分間
アニールした。(FIG. 5-5) The two substrates were washed with a 10% aqueous hydrogen peroxide solution, rinsed with pure water, dried, and bonded to each other. Then, a pressure of 70 tons and a temperature of 200 ° C. were simultaneously applied to the bonded substrates for 1 hour. Further, the substrate taken out was annealed at 1000 ° C. for 30 minutes.
【００７９】（図５−６） 上記基板を第１実施例と同
様に、研削と選択エッチングにより第１基板側のバルク
部分５００及び多孔質シリコン部分５０１を除去した。(FIG. 5-6) As in the first embodiment, the bulk portion 500 and the porous silicon portion 501 on the first substrate side were removed from the substrate by grinding and selective etching.
【００８０】この結果０．８μｍのシリコン酸化膜上に
０．１μｍの単結晶シリコン膜を備えたＳＯＩ基板が出
来上がり、ＳＯＩ膜のボイドの密度は、従来の表面処理
をしないものに比べて約１／１０に減少した。As a result, an SOI substrate having a 0.1 μm single crystal silicon film on a 0.8 μm silicon oxide film was completed, and the density of voids in the SOI film was reduced by about 1 in comparison with the conventional case without surface treatment. / 10.
【００８１】（実施例６） （図６−１） ４００μｍの厚みを持った抵抗率０．０
１Ω・ｃｍの５インチＰ型（１００）シリコン基板６０
０を用意し、その表面から２０μｍの厚みだけ多孔質層
６０１を形成した。(Example 6) (FIG. 6-1) Resistivity 0.0 having a thickness of 400 μm
1 inch · cm 5 inch P-type (100) silicon substrate 60
0 was prepared, and a porous layer 601 having a thickness of 20 μm was formed from the surface thereof.
【００８２】（図６−２） 得られた基板の多孔質表面
に第１実施例と同様にしてエピタキシャル層６０２を
０．５μｍの厚みに形成した。(FIG. 6B) An epitaxial layer 602 having a thickness of 0.5 μm was formed on the porous surface of the obtained substrate in the same manner as in the first embodiment.
【００８３】（図６−３） 上記基板のエピタキシャル
層６０２表面を１０００℃の水蒸気中で０．２μｍ酸化
してＳｉＯ2 層６０３を得た。この結果エピタキシャル
層のシリコン単結晶部分が０．４μｍ、酸化膜部分が
０．２μｍの膜厚に各々なった。(FIG. 6-3) The surface of the epitaxial layer 602 of the above substrate was oxidized in steam at 1000 ° C. by 0.2 μm to obtain a SiO 2 layer 603. As a result, the silicon single crystal portion of the epitaxial layer had a thickness of 0.4 μm, and the oxide film portion had a thickness of 0.2 μm.
【００８４】（図６−４） 上記方法にて作成した基板
６００と予め用意しておいた合成石英基板６１０に、大
気中で軟Ｘ線（波長２ｎｍ）を３０秒間照射した。(FIG. 6-4) The substrate 600 prepared by the above method and the synthetic quartz substrate 610 prepared in advance were irradiated with soft X-rays (wavelength 2 nm) for 30 seconds in the air.
【００８５】（図６−５） 上記処理基板を１０％の過
酸化水素水で洗浄し、更に純水でリンスした後に乾燥さ
せ、互いの基板を貼り合わせた。次いで貼り合わせた基
板に７０トンの圧力をかけて１０分間置いた。(FIG. 6-5) The treated substrate was washed with a 10% aqueous hydrogen peroxide solution, rinsed with pure water, dried, and bonded to each other. Next, a pressure of 70 tons was applied to the bonded substrates for 10 minutes.
【００８６】（図６−６） 上記基板を熱処理すること
なしに、そのままシリコン基板側を溶液にてエッチング
した。まずシリコン基板を覆っている熱酸化膜６０３を
希フッ酸で除去した後、徳山曹達製のテトラ・メチル・
アンモニウム・ハイドライドの２．４％水溶液（商品
名：ＳＤ−１）に浸し、９０℃で約５時間処理した。こ
れによりシリコン基板側のバルクシリコン部分６００は
全てエッチングされ、多孔質層６０１が露出した。引き
続いて多孔質部分６０１をフッ酸／過酸化水素水溶液で
選択的にエッチングした。(FIG. 6-6) The silicon substrate side was etched with a solution without heat treatment of the substrate. First, after removing the thermal oxide film 603 covering the silicon substrate with diluted hydrofluoric acid, tetra-methyl
It was immersed in a 2.4% aqueous solution of ammonium hydride (trade name: SD-1) and treated at 90 ° C. for about 5 hours. As a result, the bulk silicon portion 600 on the silicon substrate side was entirely etched, and the porous layer 601 was exposed. Subsequently, the porous portion 601 was selectively etched with hydrofluoric acid / hydrogen peroxide aqueous solution.
【００８７】（図６−７） 上記工程により得られた石
英基板６１０上の単結晶シリコン薄膜６０２を、設計さ
れた素子の面積、形状、配置に合わせて島状にパターニ
ングした。パターニング後に素子形成の第１工程とし
て、各々の島状領域を１０００℃の酸素雰囲気中で０．
０５μｍ酸化した。従ってこの酸化工程を熱処理と兼ね
ることとし、結果、透明基板上に厚さ約０．４μｍの単
結晶シリコン薄膜を備えたＳＯＩ基板を得た。(FIG. 6-7) The single-crystal silicon thin film 602 on the quartz substrate 610 obtained by the above process was patterned into an island shape in accordance with the designed area, shape and arrangement of the element. After patterning, as a first step of element formation, each island-shaped region is placed in an oxygen atmosphere at 1000 ° C. for 0.1 mm.
It was oxidized by 05 μm. Therefore, this oxidation step was also used as heat treatment, and as a result, an SOI substrate having a single-crystal silicon thin film having a thickness of about 0.4 μm on a transparent substrate was obtained.
【００８８】（実施例３とほぼ同じ工程） （実施例７） （図７−１） ４００μｍの厚みを持った抵抗率０．０
１Ω・ｃｍの５インチＰ型（１００）シリコン基板７０
０を用意し、その表面から２０μｍの厚みだけ多孔質層
７０１を形成した。(Substantially the same steps as in Example 3) (Example 7) (FIG. 7-1) Resistivity 0.0 having a thickness of 400 μm
1 inch · cm 5 inch P-type (100) silicon substrate 70
0 was prepared, and a porous layer 701 having a thickness of 20 μm was formed from the surface thereof.
【００８９】（図７−２） 得られた基板の多孔質表面
に第１実施例と同様にしてエピタキシャル層７０２を
０．５μｍの厚みに形成した。(FIG. 7B) An epitaxial layer 702 having a thickness of 0.5 μm was formed on the porous surface of the obtained substrate in the same manner as in the first embodiment.
【００９０】（図７−３） 上記基板のエピタキシャル
層７０２表面を９００℃の水蒸気中で０．０５μｍ酸化
してＳｉＯ2 層７０３を得た。(FIG. 7-3) The surface of the epitaxial layer 702 of the substrate was oxidized in a steam at 900 ° C. by 0.05 μm to obtain a SiO 2 layer 703.
【００９１】（図７−４） 上記方法にて作成した基板
７００と予め用意しておいた５インチ径、厚さ６２５μ
ｍの合成石英基板７１０を各々真空装置内にセットし、
０．５ＫｅＶの加速エネルギーで電子線を照射した。(FIG. 7-4) The substrate 700 prepared by the above method and a 5-inch diameter and a thickness of 625 μm prepared in advance.
m synthetic quartz substrates 710 are each set in a vacuum device,
An electron beam was irradiated at an acceleration energy of 0.5 KeV.
【００９２】（図７−５） 上記処理基板を１０％の過
酸化水素水で洗浄し、更に純水でリンスした後に乾燥さ
せ、互いの基板を貼り合わせた。次いで貼り合わせた基
板に７０トンの圧力をかけて１０分間置いた。更に同基
板を１８０℃、２４時間の熱処理を行なった。(FIG. 7-5) The treated substrate was washed with a 10% aqueous hydrogen peroxide solution, rinsed with pure water, dried, and bonded to each other. Next, a pressure of 70 tons was applied to the bonded substrates for 10 minutes. Further, the substrate was heat-treated at 180 ° C. for 24 hours.
【００９３】（図７−６） 上記基板のシリコン基板側
から、表面研削装置を用いてシリコン基板を１００μｍ
残すところまで研削した。つまり６２５μｍ厚の石英基
板上に、多孔質層とエピタキシャル層を含めて１００μ
ｍ厚のシリコン基板が貼り合わせた状態になっている。
これを３００℃、２４時間の熱処理を行なった。(FIG. 7-6) From the silicon substrate side of the above-mentioned substrate, a silicon substrate was made 100 μm thick using a surface grinding device.
It was ground to the point where it should be left. That is, on a quartz substrate having a thickness of 625 μm, 100 μm including a porous layer and an epitaxial layer is formed.
An m-thick silicon substrate is bonded.
This was heat-treated at 300 ° C. for 24 hours.
【００９４】（図７−７） 残っていたバルクの部分７
００を引き続き表面研削装置で研削し、そして多孔質シ
リコン部分７０１をフッ酸／過酸化水素水混合液でエッ
チングした。この結果石英基板上に約０．４μｍ厚の単
結晶シリコン薄膜７０２を備えたＳＯＩ基板が出来上が
り、ＳＯＩのボイド密度は従来の表面処理をしない石英
基板のタイプのものと比べ、約１／１０に減少した。(FIG. 7-7) Remaining bulk part 7
00 was subsequently ground with a surface grinder, and the porous silicon portion 701 was etched with a mixed solution of hydrofluoric acid / hydrogen peroxide. As a result, an SOI substrate provided with a single-crystal silicon thin film 702 having a thickness of about 0.4 μm on a quartz substrate is obtained, and the void density of the SOI is reduced to about 1/10 of that of a conventional quartz substrate without surface treatment. Diminished.
【００９５】（実施例４とほぼ同じ工程）(Substantially the same steps as in Example 4)
【００９６】[0096]
【発明の効果】以上詳述したように、本発明によれば、
シリコン基板の表層を多孔質化、次いで単結晶シリコン
のエピタキシャル成長、次いで該成長層表面の酸化を行
なった基板と、表面にＳｉＯ2 を有する基板を貼り合わ
せ、シリコン基板側のバルクシリコン部分と多孔質シリ
コン部分を除去することによって得られるＳＯＩ基板の
作製方法に於いて、貼り合わせるＳｉＯ2 表面をプラズ
マ処理、或いはＸ線、電子線処理により活性化すること
により、貼り合わせの強度を高め、界面に発生するボイ
ドを数分の１から十分の１に減少させることができるよ
うになった。As described in detail above, according to the present invention,
The surface layer of the silicon substrate is made porous, and then the substrate obtained by epitaxially growing single-crystal silicon and then oxidizing the surface of the grown layer is bonded to a substrate having SiO 2 on the surface. In the method for manufacturing an SOI substrate obtained by removing a silicon portion, the surface of the bonded SiO 2 is activated by plasma treatment, X-ray, or electron beam treatment to increase the bonding strength, and The number of generated voids can be reduced from a fraction to a tenth.
【００９７】また貼り合わせ強度が高くなることによっ
て、貼り合わせ後のアニール温度を低く抑えられる効果
も得られるようになった。Also, by increasing the bonding strength, the effect of suppressing the annealing temperature after bonding can be obtained.
【００９８】また、本発明により、活性層の膜厚が均一
で、下地ＳｉＯ2 が十分な厚みを持ち、界面準位が小さ
く、ボイドが少ないといった理想的なＳＯＩ基板を作製
することができるようになる効果も得られる。Further, according to the present invention, it is possible to manufacture an ideal SOI substrate in which the active layer has a uniform thickness, the underlying SiO 2 has a sufficient thickness, the interface level is small, and the number of voids is small. Is also obtained.
【図１】本発明の実施態様例及び第１実施例の工程を説
明するための模式的工程図。FIG. 1 is a schematic process diagram for explaining a process of an embodiment example and a first example of the present invention.
【図２】本発明の第２実施例を説明するための模式的工
程図。FIG. 2 is a schematic process diagram for explaining a second embodiment of the present invention.
【図３】本発明の第３実施例の説明するための模式的工
程図。FIG. 3 is a schematic process diagram for explaining a third embodiment of the present invention.
【図４】本発明の第４実施例の説明するための模式的工
程図。FIG. 4 is a schematic process diagram for explaining a fourth embodiment of the present invention.
【図５】本発明の第５実施例の説明するための模式的工
程図。FIG. 5 is a schematic process diagram for explaining a fifth embodiment of the present invention.
【図６】シリコン基板を多孔質化する装置の模式図。FIG. 6 is a schematic view of an apparatus for making a silicon substrate porous.
１００，２００，３００，４００，５００，６００
単結晶シリコン基板 １０１，２０１，３０１，４０１，５０１ 多孔質化
したシリコン基板 １０２，２０２，３０２，４０２，５０２ エピタキ
シャル成長層 １０３，２０３，３０３，４０３，５０３ エピ酸化
膜 １０３’，５０３’ 支持基板シリコン酸化膜 １１０，２１０，３１０，４１０，５１０ 表面にＳ
ｉＯ2 層を有する支持基板 １０７，２０７，３０７，４０７，５０７ プラズマ ６０４，６０４’ エッチング液 ６０５，６０５’ 正電極 ６０６，６０６’ 負電極100, 200, 300, 400, 500, 600
Single crystal silicon substrate 101, 201, 301, 401, 501 Porous silicon substrate 102, 202, 302, 402, 502 Epitaxially grown layer 103, 203, 303, 403, 503 Epi oxide film 103 ', 503' Support substrate silicon Oxide film 110, 210, 310, 410, 510 S on the surface
Support substrate having iO 2 layer 107, 207, 307, 407, 507 Plasma 604, 604 'Etching solution 605, 605' Positive electrode 606, 606 'Negative electrode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−21338（ＪＰ，Ａ) 特開 平５−29183（ＪＰ，Ａ) 特開 平５−102445（ＪＰ，Ａ) 特開 昭61−294846（ＪＰ，Ａ) 特開 平４−119626（ＪＰ，Ａ) 特開 平３−91227（ＪＰ，Ａ) Ｇ．Ｇ．Ｇｏｅｔｚ，Ｅｌｅｃｔｒｏ ｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ，Ｂ ｏｎｄｉｎｇ Ｓｙｍｐｏｓｉｕｍ 1991，Ｅｘｔｅｎｄｅｄ ａｂｓｔｒａ ｃｔ，1991年12月31日，ｐｐ．65 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/02 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-5-21338 (JP, A) JP-A-5-29183 (JP, A) JP-A-5-102445 (JP, A) 294846 (JP, A) JP-A-4-119626 (JP, A) JP-A-3-91227 (JP, A) G. FIG. Goetz, Electro chemical Society, Bonding Symposium 1991, Extended abstract, December 31, 1991, pp. 146-64. 65 (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/12 H01L 21/02
Claims (16)
膜を有する第１の基板を用意する工程、前記第１の基板
と第２の基板とを前記非多孔質単結晶層が内側に位置す
る貼り合わせ構造体が得られるように貼り合わせる工
程、及び前記貼り合わせ構造体から前記多孔質層を除去
する工程を含み、前記第２の基板上に前記酸化膜を介し
て前記非多孔質単結晶層を有する半導体基板の作製方法
であって、 前記第１の基板上の酸化膜表面及び前記第２の基板の貼
り合わせ面の少なくとも一方をプラズマ雰囲気に晒し表
面をプラズマ処理した後、該プラズマ処理された表面に
水を吸着させた状態で前記第１の基板と前記第２の基板
を貼り合わせ、熱処理することを特徴とする半導体基板
の作製方法。1. A step of preparing a first substrate having an oxide film on a non-porous single-crystal layer on a porous layer, wherein the first substrate and the second substrate are combined with the non-porous single-crystal layer. Includes a step of bonding so that a bonded structure located inside is obtained, and a step of removing the porous layer from the bonded structure, wherein the step of removing the porous layer from the bonded structure is performed via the oxide film on the second substrate. A method for manufacturing a semiconductor substrate having a nonporous single crystal layer, wherein at least one of an oxide film surface on the first substrate and a bonded surface of the second substrate is exposed to a plasma atmosphere, and the surface is plasma-treated. After that, the first substrate and the second substrate are attached to each other in a state where water is adsorbed on the surface subjected to the plasma treatment, and heat treatment is performed.
膜を有する第１の基板を用意する工程、前記第１の基板
と第２の基板とを前記非多孔質単結晶層が内側に位置す
る貼り合わせ構造体が得られるように貼り合わせる工
程、及び前記貼り合わせ構造体から前記多孔質層を除去
する工程を含み、前記第２の基板上に前記酸化膜を介し
て前記非多孔質単結晶層を有する半導体基板の作製方法
であって、 前記第１の基板上の酸化膜表面及び前記第２の基板の貼
り合わせ面の少なくとも一方の表面にＸ線を照射した
後、前記第１の基板と前記第２の基板を貼り合わせるこ
とを特徴とする半導体基板の作製方法。2. A step of preparing a first substrate having an oxide film on a non-porous single crystal layer on a porous layer, wherein the first substrate and the second substrate are connected to the non-porous single crystal layer. Includes a step of bonding so that a bonded structure located inside is obtained, and a step of removing the porous layer from the bonded structure, wherein the step of removing the porous layer from the bonded structure is performed via the oxide film on the second substrate. A method for manufacturing a semiconductor substrate having a non-porous single-crystal layer, comprising: irradiating at least one surface of an oxide film surface on the first substrate and a bonding surface of the second substrate with X-rays; A method for manufacturing a semiconductor substrate, wherein the first substrate and the second substrate are bonded to each other.
膜を有する第１の基板を用意する工程、前記第１の基板
と第２の基板とを前記非多孔質単結晶層が内側に位置す
る貼り合わせ構造体が得られるように貼り合わせる工
程、及び前記貼り合わせ構造体から前記多孔質層を除去
する工程を含み、前記第２の基板上に前記酸化膜を介し
て前記非多孔質単結晶層を有する半導体基板の作製方法
であって、 前記第１の基板上の酸化膜表面及び前記第２の基板の貼
り合わせ面の少なくとも一方の表面に電子線を照射した
後、前記第１の基板と前記第２の基板を貼り合わせるこ
とを特徴とする半導体基板の作製方法。3. A step of preparing a first substrate having an oxide film on a non-porous single-crystal layer on a porous layer, wherein the first substrate and the second substrate are combined with the non-porous single-crystal layer. Includes a step of bonding so that a bonded structure located inside is obtained, and a step of removing the porous layer from the bonded structure, wherein the step of removing the porous layer from the bonded structure is performed via the oxide film on the second substrate. A method for manufacturing a semiconductor substrate having a non-porous single crystal layer, comprising: irradiating at least one surface of an oxide film surface on the first substrate and a bonding surface of the second substrate with an electron beam; A method for manufacturing a semiconductor substrate, wherein the first substrate and the second substrate are bonded to each other.
あるいは電子線照射が、前記第１の基板上の酸化膜表面
及び前記第２の基板の貼り合わせ面の両方に行われる請
求項１〜３のいずれか１項に記載の半導体基板の作製方
法。4. The plasma treatment or X-ray irradiation,
4. The method of manufacturing a semiconductor substrate according to claim 1, wherein the electron beam irradiation is performed on both the surface of the oxide film on the first substrate and the bonding surface of the second substrate. 5.
ことを特徴とする請求項１あるいは４記載の半導体基板
の作製方法。5. The method according to claim 1, wherein the plasma treatment uses a nitrogen gas.
用いることを特徴とする請求項１あるいは４記載の半導
体基板の作製方法。6. The method according to claim 1, wherein the plasma treatment uses an ammonia gas.
及び窒素の混合ガス、希ガス、ハロゲンガス、或いはシ
ラン系を除く化合物ガス、或いはこれらの混合ガスを用
いることを特徴とする請求項１あるいは４記載の半導体
基板の作製方法。7. The plasma treatment according to claim 1, wherein oxygen, hydrogen, a mixed gas of oxygen and nitrogen, a rare gas, a halogen gas, a compound gas excluding silane, or a mixed gas thereof is used. Alternatively, the method for manufacturing a semiconductor substrate according to 4.
表層を陽極化成により多孔質化して形成することを特徴
とする請求項１〜３のいずれか１項に記載の半導体基板
の作製方法。8. The method for manufacturing a semiconductor substrate according to claim 1, wherein the porous layer is formed by making a surface layer of a silicon single crystal substrate porous by anodizing. .
リコン上にエピタキシャル成長して形成された単結晶シ
リコン層である請求項１〜３のいずれか１項に記載の半
導体基板の作製方法。9. The method for manufacturing a semiconductor substrate according to claim 1, wherein said non-porous single crystal layer is a single crystal silicon layer formed by epitaxial growth on said porous silicon. .
結晶化ガラス基板である請求項１〜３のいずれか１項に
記載の半導体基板の作製方法。10. The method for manufacturing a semiconductor substrate according to claim 1, wherein said second substrate is a quartz substrate or a crystallized glass substrate.
ン膜を有する基板である請求項１〜３のいずれか１項に
記載の半導体基板の作製方法。11. The method according to claim 1, wherein the second substrate is a substrate having a silicon oxide film on a surface.
グにより行われる請求項１〜３のいずれか１項に記載の
半導体基板の作製方法。12. The method according to claim 1, wherein the removal of the porous layer is performed by selective etching.
チングは、フッ酸、過酸化水素水の混合エッチング液に
より行なうことを特徴とする請求項１２に記載の半導体
基板の作製方法。13. The method according to claim 12, wherein the selective etching of the porous silicon portion is performed using a mixed etching solution of hydrofluoric acid and a hydrogen peroxide solution.
板上に多孔質シリコン層、非多孔質単結晶シリコン層お
よび酸化シリコン膜をこの順に有する基板であり、前記
貼り合わせ工程後に、前記単結晶シリコン基板の一部を
研削する工程、前記単結晶シリコン基板の一部が研削さ
れた前記貼り合わせ構造体を熱処理する工程、残留する
前記単結晶シリコン基板を前記貼り合わせ構造体から研
削して除去する工程、及び前記多孔質シリコン層をエッ
チングして除去する工程、を有することを特徴とする請
求項１〜７のいずれか１項に記載の半導体基板の作製方
法。14. The first substrate is a substrate having a porous silicon layer, a non-porous single-crystal silicon layer, and a silicon oxide film in this order on a single-crystal silicon substrate. A step of grinding a part of the crystalline silicon substrate, a step of heat-treating the bonded structure in which a part of the single crystal silicon substrate is ground, and grinding the remaining single crystal silicon substrate from the bonded structure The method for manufacturing a semiconductor substrate according to claim 1, further comprising: removing the porous silicon layer by etching.
により作製された半導体基板。15. A semiconductor substrate manufactured by the method according to claim 1.
化膜を有する第１の基板を用意する工程、前記第１の基
板と第２の基板とを前記非多孔質単結晶層が内側に位置
する貼り合わせ構造体が得られるように貼り合わせる工
程、及び前記貼り合わせ構造体から前記多孔質層を除去
する工程を含み、前記第２の基板上に前記酸化膜を介し
て前記非多孔質単結晶層を有する半導体基板の作製方法
であって、 前記第１の基板上の酸化膜表面及び前記第２の基板の貼
り合わせ面の少なくとも一方をプラズマ雰囲気に晒し表
面をプラズマ処理した後、該プラズマ処理された表面を
純水を用いて洗浄し、前記第１の基板と前記第２の基板
を貼り合わせ、熱処理することを特徴とする半導体基板
の作製方法。16. A step of preparing a first substrate having an oxide film on a non-porous single-crystal layer on a porous layer, wherein the first substrate and the second substrate are connected to the non-porous single-crystal layer. Includes a step of bonding so that a bonded structure located inside is obtained, and a step of removing the porous layer from the bonded structure, wherein the step of removing the porous layer from the bonded structure is performed via the oxide film on the second substrate. A method for manufacturing a semiconductor substrate having a nonporous single crystal layer, wherein at least one of an oxide film surface on the first substrate and a bonded surface of the second substrate is exposed to a plasma atmosphere, and the surface is plasma-treated. Thereafter, the plasma-treated surface is washed with pure water, the first substrate and the second substrate are bonded, and a heat treatment is performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04096494A JP3294934B2 (en) | 1994-03-11 | 1994-03-11 | Method for manufacturing semiconductor substrate and semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04096494A JP3294934B2 (en) | 1994-03-11 | 1994-03-11 | Method for manufacturing semiconductor substrate and semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07249749A JPH07249749A (en) | 1995-09-26 |
| JP3294934B2 true JP3294934B2 (en) | 2002-06-24 |
Family
ID=12595172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04096494A Expired - Fee Related JP3294934B2 (en) | 1994-03-11 | 1994-03-11 | Method for manufacturing semiconductor substrate and semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3294934B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7396734B2 (en) | 2004-05-31 | 2008-07-08 | Canon Kabushiki Kaisha | Substrate manufacturing method |
| US7642112B2 (en) | 2004-09-09 | 2010-01-05 | Canon Kabushiki Kaisha | Method of manufacturing bonded substrate stack |
| JP2011187716A (en) * | 2010-03-09 | 2011-09-22 | Tokyo Electron Ltd | Joining system, joining method, program, and computer memory media |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0797258B1 (en) * | 1996-03-18 | 2011-07-20 | Sony Corporation | Method for making thin film semiconductor, solar cell, and light emitting diode |
| JP3985065B2 (en) | 1997-05-14 | 2007-10-03 | 忠弘 大見 | Porous silicon substrate forming method and porous silicon substrate forming apparatus |
| US6255731B1 (en) | 1997-07-30 | 2001-07-03 | Canon Kabushiki Kaisha | SOI bonding structure |
| JP2000012864A (en) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor device |
| JP4476390B2 (en) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| KR100476901B1 (en) | 2002-05-22 | 2005-03-17 | 삼성전자주식회사 | Method of forming SOI(Silicon-On-Insulator) semiconductor substrate |
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| WO2005022610A1 (en) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | Method for manufacturing bonded wafer |
| EP2048706B1 (en) * | 2004-09-21 | 2012-12-12 | Soitec | Transfer method with a treatment of a surface to be bonded |
| US7563691B2 (en) | 2004-10-29 | 2009-07-21 | Hewlett-Packard Development Company, L.P. | Method for plasma enhanced bonding and bonded structures formed by plasma enhanced bonding |
| EP1812238B1 (en) * | 2004-10-26 | 2011-12-07 | Hewlett-Packard Development Company, L.P. | Method for plasma enhanced bonding and bonded structures formed by plasma enhanced bonding |
| JP2006210899A (en) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Process for producing soi wafer, and soi wafer |
| JP2006210898A (en) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Process for producing soi wafer, and soi wafer |
| JP5183874B2 (en) * | 2004-12-28 | 2013-04-17 | 信越化学工業株式会社 | Manufacturing method of SOI wafer |
| FR2884966B1 (en) * | 2005-04-22 | 2007-08-17 | Soitec Silicon On Insulator | METHOD OF BONDING TWO SLICES REALIZED IN MATERIALS SELECTED AMONG SEMICONDUCTOR MATERIALS |
| US7485968B2 (en) | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
| KR20080086899A (en) | 2005-12-27 | 2008-09-26 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Process for producing soi wafer and soi wafer |
| EP1981065B1 (en) * | 2005-12-27 | 2014-12-03 | Shin-Etsu Chemical Company, Ltd. | Process for producing soi wafer |
| WO2007074550A1 (en) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Process for producing soi wafer and soi wafer |
| JP2007243038A (en) * | 2006-03-10 | 2007-09-20 | Sumco Corp | Laminated wafer, and manufacturing method therefor |
| FR2910177B1 (en) * | 2006-12-18 | 2009-04-03 | Soitec Silicon On Insulator | LAYER VERY FINE ENTERREE |
| JP2007158371A (en) * | 2007-02-02 | 2007-06-21 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
| FR2920912B1 (en) * | 2007-09-12 | 2010-08-27 | S O I Tec Silicon On Insulator Tech | METHOD FOR MANUFACTURING A LAYER TRANSFER STRUCTURE |
| FR2931585B1 (en) * | 2008-05-26 | 2010-09-03 | Commissariat Energie Atomique | NITROGEN PLASMA SURFACE TREATMENT IN A DIRECT COLLECTION PROCESS |
| JP5360127B2 (en) * | 2011-05-02 | 2013-12-04 | ソニー株式会社 | Thin film semiconductor manufacturing method |
| US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| EP3807927A4 (en) | 2018-06-13 | 2022-02-23 | Invensas Bonding Technologies, Inc. | Tsv as pad |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
-
1994
- 1994-03-11 JP JP04096494A patent/JP3294934B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｇ．Ｇ．Ｇｏｅｔｚ，Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ，Ｂｏｎｄｉｎｇ Ｓｙｍｐｏｓｉｕｍ １９９１，Ｅｘｔｅｎｄｅｄ ａｂｓｔｒａｃｔ，１９９１年１２月３１日，ｐｐ．６５ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7396734B2 (en) | 2004-05-31 | 2008-07-08 | Canon Kabushiki Kaisha | Substrate manufacturing method |
| US7642112B2 (en) | 2004-09-09 | 2010-01-05 | Canon Kabushiki Kaisha | Method of manufacturing bonded substrate stack |
| JP2011187716A (en) * | 2010-03-09 | 2011-09-22 | Tokyo Electron Ltd | Joining system, joining method, program, and computer memory media |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07249749A (en) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294934B2 (en) | Method for manufacturing semiconductor substrate and semiconductor substrate | |
| JP3250721B2 (en) | Method for manufacturing SOI substrate | |
| JP3416163B2 (en) | Semiconductor substrate and manufacturing method thereof | |
| JP3237888B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| JP3250722B2 (en) | Method and apparatus for manufacturing SOI substrate | |
| JP3112106B2 (en) | Manufacturing method of semiconductor substrate | |
| US6468663B1 (en) | Semiconductor substrate and process for producing the same | |
| JP3352340B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| KR100249456B1 (en) | Process for producing semiconductor substrate | |
| JP4509488B2 (en) | Manufacturing method of bonded substrate | |
| JPH09331049A (en) | Pasted soi substrate and its production | |
| JPH05275664A (en) | Manufacture of semiconductor product | |
| JPH06244389A (en) | Manufacture of semiconductor substrate and semiconductor substrate manufactured by this method | |
| JPH05275358A (en) | Method of controlling irregularity at surface of single crystal | |
| JP2901031B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| JP3085184B2 (en) | SOI substrate and manufacturing method thereof | |
| JPH05217823A (en) | Manufacture of semiconductor base material | |
| JP3262470B2 (en) | Semiconductor substrate and manufacturing method thereof | |
| JP3297600B2 (en) | Manufacturing method of semiconductor substrate | |
| JP3171463B2 (en) | Manufacturing method of semiconductor substrate | |
| JP3391984B2 (en) | Semiconductor substrate manufacturing method and SOI substrate | |
| JP3293688B2 (en) | Manufacturing method of semiconductor substrate | |
| JPH11145074A (en) | Manufacture of semiconductor substrate | |
| JPH07211602A (en) | Production of semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |