JP3294200B2 - Multi-optical axis photoelectric switch - Google Patents
Multi-optical axis photoelectric switchInfo
- Publication number
- JP3294200B2 JP3294200B2 JP24165498A JP24165498A JP3294200B2 JP 3294200 B2 JP3294200 B2 JP 3294200B2 JP 24165498 A JP24165498 A JP 24165498A JP 24165498 A JP24165498 A JP 24165498A JP 3294200 B2 JP3294200 B2 JP 3294200B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- circuit
- short
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Geophysics And Detection Of Objects (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば、プレス装
置などにおいて事故防止のために用いられる多光軸光電
スイッチに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-optical axis photoelectric switch used for preventing accidents in, for example, a press device.
【0002】[0002]
【従来の技術】この種の光電スイッチは、投光素子と受
光素子とで構成される光軸を複数有しており、投光回路
によりこれらの投光素子群を順次発光させ、例えばアナ
ログスイッチなどの半導体スイッチング素子(以下、単
にスイッチング素子と称す)により対応する光軸の受光
素子からの受光信号を得るようにする。そして、それら
の受光信号から各光軸が遮光状態にあるか否かを判定し
て、その結果を出力回路に反映するようになっている。2. Description of the Related Art A photoelectric switch of this type has a plurality of optical axes each composed of a light projecting element and a light receiving element. A light receiving signal from a light receiving element of a corresponding optical axis is obtained by a semiconductor switching element (hereinafter simply referred to as a switching element). Then, it is determined whether or not each optical axis is in a light-shielded state based on the received light signals, and the result is reflected on an output circuit.
【0003】斯様に構成された光電スイッチを、例え
ば、プレス装置などの危険が予想される場所の前に配置
して、遮光状態の判定に基づいてプレス装置を停止させ
るようにすることで、人体の一部などが誤ってプレス装
置に挟まれてしまうなどの事故を未然に防止することが
できる。[0003] By arranging the photoelectric switch configured as described above in front of a place where a danger is expected, such as a press device, the press device is stopped based on the determination of the light blocking state. It is possible to prevent an accident such as a part of the human body being accidentally pinched by the press device.
【0004】図11は、従来の光電スイッチにおける電
気的構成の一例を示す図である。この図11において、
投光回路1は、例えば、LEDからなる複数の投光素子
2(1),…,2(4),2(5),…,2(n)にパ
ルス状の投光信号を順次出力することで、各投光素子2
(1),…,2(4),2(5),…,2(n)を駆動
して順次発光させるようになっている。FIG. 11 is a diagram showing an example of an electrical configuration of a conventional photoelectric switch. In FIG. 11,
The light emitting circuit 1 sequentially outputs pulsed light emitting signals to a plurality of light emitting elements 2 (1),..., 2 (4), 2 (5),. By this, each light emitting element 2
, 2 (4), 2 (5),..., 2 (n) are driven to emit light sequentially.
【0005】例えばフォトトランジスタなどからなる受
光素子3(1),…,3(4),3(5),…,3
(n)の出力端子は、受光回路4(1),…,4
(4),4(5),…,4(n)及びコンデンサ5
(1),…,5(4),5(5),…,5(n)を介し
て例えばアナログスイッチなどで構成されるスイッチン
グ素子6(1),…,6(4),6(5),…,6
(n)の入力端子に接続されている。それら各スイッチ
ング素子6の入力端子は、抵抗7(1),…,7
(4),7(5),…,7(n)により受光回路4のバ
イアス用電源Vbにプルアップされている。For example, light receiving elements 3 (1),..., 3 (4), 3 (5),.
The output terminals of (n) are light receiving circuits 4 (1),.
(4), 4 (5),..., 4 (n) and capacitor 5
, 5 (4), 5 (5),..., 5 (n), switching elements 6 (1),. ),…, 6
(N) is connected to the input terminal. The input terminals of these switching elements 6 are connected to resistors 7 (1),.
(4), 7 (5),..., 7 (n) are pulled up to the bias power supply Vb of the light receiving circuit 4.
【0006】これらのコンデンサ5及び抵抗7は、直流
成分として印加される例えば工場内の照明などのバック
グラウンドレベルをカットして、投光素子2からの投光
を受光した場合の交流的な変化分を検出し易くするため
に設けられている。The capacitor 5 and the resistor 7 cut off a background level applied as a DC component, for example, illumination in a factory, and change in AC when the light emitted from the light emitting element 2 is received. It is provided to make it easier to detect the minute.
【0007】各スイッチング素子6の制御端子は、シフ
トレジスタ8の各出力端子に夫々接続されており、スイ
ッチング素子6の出力端子は、判定回路9の入力端子に
共通に接続されている。シフトレジスタ8には、CPU
(マイクロコンピュータ)10よりタイミングパルス信
号が与えられるようになっている。A control terminal of each switching element 6 is connected to each output terminal of the shift register 8, and an output terminal of the switching element 6 is commonly connected to an input terminal of the decision circuit 9. The shift register 8 includes a CPU
(Microcomputer) 10 supplies a timing pulse signal.
【0008】CPU10は、投光回路1に対して投光タ
イミング信号を出力することで、投光素子2により投光
が発せられるタイミングを制御するようになっている。
また、CPU10には、判定回路9から判定信号が与え
られるようになっており、CPU10は、その判定信号
の結果を出力回路11に出力するようになっている。出
力回路11は、与えられた判定信号の結果に応じて出力
をオンオフすることでプレス装置の停動を制御するもの
であり、遮光状態が検出されると、CPU10より与え
られる制御信号に応じて出力をオフすることで、プレス
装置を停止させるようになっている。The CPU 10 outputs a light emission timing signal to the light emission circuit 1 so as to control the timing at which light is emitted by the light emission element 2.
The CPU 10 is provided with a determination signal from the determination circuit 9, and outputs a result of the determination signal to the output circuit 11. The output circuit 11 controls the stop of the press device by turning on and off the output according to the result of the applied determination signal. When the light blocking state is detected, the output circuit 11 responds to the control signal given from the CPU 10. By turning off the output, the press device is stopped.
【0009】以上のように構成された光電スイッチの動
作について、図12乃至図14をも参照して説明する。
図12は、投光素子2,受光素子3間の光軸(1)〜
(10)の内、光軸(4)のみが物体により遮光された
状態を模式的に示すものである。また、図13は、光軸
6(1)〜(6)について示し、図12のように光軸
(4)が遮光された場合の信号波形を示すものである。
図13(a)に示すように、投光素子2(1)〜2
(6)には、投光回路1より投光信号が与えられること
で、一定間隔のタイミングで順次パルス状に投光を発す
るようになっている。The operation of the photoelectric switch configured as described above will be described with reference to FIGS.
FIG. 12 shows the optical axis (1) between the light projecting element 2 and the light receiving element 3.
(10) schematically shows a state where only the optical axis (4) is shielded by an object. FIG. 13 shows the optical axes 6 (1) to 6 (6), and shows the signal waveform when the optical axis (4) is shielded as shown in FIG.
As shown in FIG. 13A, the light projecting elements 2 (1) to 2 (2)
In (6), a light emitting signal is supplied from the light emitting circuit 1 so that light is emitted sequentially in a pulsed manner at regular intervals.
【0010】一方、受光側では、図13(b)に示すよ
うに、CPU10が投光タイミング信号に同期してタイ
ミングパルス信号を出力すると、シフトレジスタ8は、
そのタイミングパルス信号に応じて各スイッチング素子
6(1)〜(6)の制御端子に制御信号VS1〜VS6を出
力する(図13(c)参照)。すると、各スイッチング
素子6(1)〜6(6)は、その制御信号VS1〜VS6が
夫々与えられている期間だけオンとなって受光信号を出
力側の判定回路9にスルーさせる。On the other hand, on the light receiving side, as shown in FIG. 13B, when the CPU 10 outputs a timing pulse signal in synchronization with the light emission timing signal, the shift register 8
Control signals VS1 to VS6 are output to the control terminals of the switching elements 6 (1) to 6 (6) according to the timing pulse signal (see FIG. 13C). Then, each of the switching elements 6 (1) to 6 (6) is turned on only during a period in which the control signals VS1 to VS6 are given, and passes the light receiving signal to the determination circuit 9 on the output side.
【0011】従って、判定回路9には、図13(d)に
斜線で示すように、受光素子3(1)〜3(6)による
受光信号が微分波形となって順次出力されるが、この場
合、光軸(4)が遮光されたことで、受光素子3(4)
に受光信号は現れない。そして判定回路9は、入力端子
に与えられる受光信号レベルVinを基準電圧レベルVre
f と比較することで、例えば、 Vin<Vref →入光状態→判定信号:ハイ Vin>Vref →遮光状態→判定信号:ロウ と判定信号を出力する。そして、CPU10は、タイミ
ングパルスの立上がりエッジからΔT後のタイミングに
おいて、判定信号を参照することで遮光状態の有無を検
出するようになっている。Accordingly, the light receiving signals from the light receiving elements 3 (1) to 3 (6) are sequentially outputted as differential waveforms to the determination circuit 9 as shown by hatching in FIG. In this case, the light receiving element 3 (4) is blocked by blocking the optical axis (4).
No light receiving signal appears. Then, the judgment circuit 9 compares the light receiving signal level Vin applied to the input terminal with the reference voltage level Vre.
By comparing with f, for example, Vin <Vref → light-in state → judgment signal: high Vin> Vref → light-shielded state → judgment signal: low Then, at a timing ΔT after the rising edge of the timing pulse, the CPU 10 detects the presence or absence of the light shielding state by referring to the determination signal.
【0012】[0012]
【発明が解決しようとする課題】ところで、多光軸光電
スイッチでは多数使用されるスイッチング素子6(1)
〜6(n)は、低コスト化や小形化などの要請によっ
て、集積化されたスイッチアレイや集積回路(IC)な
どの形態をとる場合が多い。しかしながら、斯様にスイ
ッチング素子6(1)〜6(n)が集積化されること
で、各スイッチング素子6の端子間は互いに近接するこ
とになり、一方で各スイッチング素子6間に短絡が生じ
る危険性を高めることになる。By the way, in a multi-optical axis photoelectric switch, a large number of switching elements 6 (1) are used.
6 to (n) often take the form of an integrated switch array, integrated circuit (IC), or the like in response to demands for cost reduction and miniaturization. However, since the switching elements 6 (1) to 6 (n) are integrated in this manner, the terminals of the switching elements 6 are close to each other, while a short circuit occurs between the switching elements 6. It increases the danger.
【0013】ここで、図14は、図11において破線で
示すように、スイッチング素子6(4)−6(5)の入
力端子間に短絡が生じた場合の図13相当図である。投
光素子2により投光される光はある程度広がりを有して
いるため、複数の受光素子3によって受光されてしま
う。従って、スイッチング素子6(4)−6(5)間に
短絡が生じた場合には、光軸(4)が遮光されていると
しても、投光素子2(4)からの投光が受光素子3
(5)で受光され、その受光信号がスイッチング素子6
(4)に回り込むため、判定回路9は光軸(4)の遮光
状態を検出することができなくなってしまう。FIG. 14 is a diagram corresponding to FIG. 13 in the case where a short circuit occurs between the input terminals of the switching elements 6 (4) -6 (5) as indicated by the broken line in FIG. Since the light projected by the light projecting element 2 has a certain degree of spread, it is received by the plurality of light receiving elements 3. Therefore, when a short circuit occurs between the switching elements 6 (4) and 6 (5), the light emitted from the light emitting element 2 (4) receives light even if the optical axis (4) is shielded. 3
The light is received at (5), and the light reception signal is
As a result, the determination circuit 9 cannot detect the light blocking state of the optical axis (4).
【0014】本発明は上記事情に鑑みてなされたもので
あり、その目的は、半導体スイッチング素子間の短絡を
検出することが可能な多光軸光電スイッチを提供するこ
とにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a multi-optical axis photoelectric switch capable of detecting a short circuit between semiconductor switching elements.
【0015】[0015]
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の多光軸光電スイッチは、複数の投光
素子と、これら複数の投光素子を所定のタイミングで順
次点灯させるように制御する投光制御手段と、前記複数
の投光素子に対応して設けられ、各投光素子による投光
を受光して受光信号を出力する複数の受光素子と、これ
ら複数の受光素子の出力側に夫々接続され、オン状態に
なると各受光素子の出力信号を導通させる複数の半導体
スイッチング素子と、前記投光素子より投光が出力され
るタイミングに同期させて前記複数の半導体スイッチン
グ素子に受光制御信号を出力することで、当該複数の半
導体スイッチング素子のオンオフを制御する受光制御手
段と、前記複数の半導体スイッチング素子の出力側に接
続され、前記複数の受光素子により出力される受光信号
に基づいて、前記複数の投光素子と該複数の受光素子と
の間の遮光状態を判別する判別手段と、前記複数の半導
体スイッチング素子の入力側に夫々接続される複数の電
流源と、前記投光素子による投光を停止させるか、若し
くは、前記受光素子による受光を停止させると共に、短
絡検出制御信号を出力する短絡検出制御手段と、この短
絡検出制御手段により短絡検出制御信号が出力された場
合に、前記複数の電流源から前記複数の半導体スイッチ
ング素子を介して供給される電流量に基づいて、前記複
数の半導体スイッチング素子間における短絡の有無を検
出する短絡検出手段とを備えたことを特徴とする。According to a first aspect of the present invention, there is provided a multi-optical axis photoelectric switch in which a plurality of light emitting elements and the plurality of light emitting elements are sequentially turned on at a predetermined timing. And a plurality of light-receiving elements provided corresponding to the plurality of light-emitting elements, receiving light emitted by each light-emitting element and outputting a light-receiving signal, and a plurality of light-receiving elements. A plurality of semiconductor switching elements, each connected to the output side and conducting the output signal of each light receiving element when turned on, and the plurality of semiconductor switching elements in synchronization with the timing at which light is output from the light emitting element. By outputting a light reception control signal, light reception control means for controlling on / off of the plurality of semiconductor switching elements, and connected to an output side of the plurality of semiconductor switching elements, Determining means for determining a light blocking state between the plurality of light projecting elements and the plurality of light receiving elements based on a light receiving signal output by the optical element; and each connected to an input side of the plurality of semiconductor switching elements. A plurality of current sources, a light-emitting element to stop light emission, or a light-receiving element to stop light reception, and a short-circuit detection control means for outputting a short-circuit detection control signal. When a short-circuit detection control signal is output, a short-circuit that detects presence or absence of a short circuit between the plurality of semiconductor switching elements based on an amount of current supplied from the plurality of current sources via the plurality of semiconductor switching elements. And a detecting means.
【0016】斯様に構成すれば、複数の半導体スイッチ
ング素子間に短絡が発生していると、複数の電流源から
短絡が発生している半導体スイッチング素子を介して短
絡検出手段に供給される電流量は、電流経路が変化する
ことに伴って変化する。従って、短絡検出手段は、前記
電流量に基づいて短絡の有無を検出することが可能とな
る。With this configuration, when a short circuit occurs between the plurality of semiconductor switching elements, the current supplied from the plurality of current sources to the short-circuit detecting means via the short-circuited semiconductor switching element. The amount changes as the current path changes. Therefore, the short-circuit detecting means can detect the presence or absence of the short-circuit based on the current amount.
【0017】この場合、請求項2に記載したように、前
記複数の半導体スイッチング素子を集積回路として構成
するのが好適である。一般に、複数の半導体スイッチン
グ素子を集積化することで、低コスト化や小形化を図る
ことができるという利点があるが、その一方で半導体ス
イッチング素子間における短絡の発生確率が比較的高く
なる。また、集積回路の内部で短絡が発生している場合
は、その検出を外部から視覚等によって行うことは極め
て困難となるが、斯様に構成することで、短絡検出手段
により短絡の有無を確実に検出することができる。In this case, it is preferable that the plurality of semiconductor switching elements are configured as an integrated circuit. Generally, by integrating a plurality of semiconductor switching elements, there is an advantage that cost reduction and size reduction can be achieved, but on the other hand, the probability of occurrence of a short circuit between semiconductor switching elements becomes relatively high. Further, if a short circuit has occurred inside the integrated circuit, it is extremely difficult to visually detect the short circuit from the outside.However, with such a configuration, the presence or absence of the short circuit can be ensured by the short circuit detecting means. Can be detected.
【0018】[0018]
【発明の実施の形態】以下、本発明をプレス装置の安全
用スイッチに適用した場合の第1実施例について、図1
乃至図4を参照して説明する。尚、図11と同一部分に
は同一符号を付して説明を省略し、以下異なる部分につ
いてのみ説明する。スイッチング素子6(1)〜6
(n)に代わる半導体スイッチング素子(以下、単にス
イッチング素子と称す)21(1)〜21(n)は、集
積回路(IC)22として一体に構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment in which the present invention is applied to a safety switch of a press device will be described with reference to FIG.
This will be described with reference to FIGS. Note that the same parts as those in FIG. 11 are denoted by the same reference numerals, and description thereof will be omitted. Only different parts will be described below. Switching elements 6 (1) to 6
Semiconductor switching elements (hereinafter simply referred to as switching elements) 21 (1) to 21 (n) in place of (n) are integrally formed as an integrated circuit (IC) 22.
【0019】また、判定回路9に代わる判定回路(判別
手段)23の入力端子とグランドとの間には、例えばア
ナログスイッチで構成されるスイッチング素子24と抵
抗25との直列回路が接続されている。判定回路23
は、入力端子に与えられる電圧レベルVinを、通常モー
ドの場合は基準電圧Vref1と比較し、短絡検出モードの
場合は基準電圧Vref2と比較して、その比較結果に応じ
た判定信号を出力するようになっている。Between the input terminal of the judgment circuit (judgment means) 23 in place of the judgment circuit 9 and the ground, a series circuit of, for example, a switching element 24 composed of an analog switch and a resistor 25 is connected. . Judgment circuit 23
Compares the voltage level Vin applied to the input terminal with the reference voltage Vref1 in the normal mode, and compares the voltage level Vin with the reference voltage Vref2 in the short-circuit detection mode, and outputs a determination signal according to the comparison result. It has become.
【0020】スイッチング素子24の制御端子には、抵
抗26及びコンデンサ27により構成される積分回路
(弁別手段)28の出力端子が接続されており、その積
分回路28の入力端子には、CPU10に代わるCPU
(投光制御手段,受光制御手段,判別手段,短絡検出制
御手段)29の出力端子が接続されている。尚、スイッ
チング素子24及び抵抗25並びに積分回路28は、安
全回路30を構成している。また、前記出力端子は、シ
フトレジスタ8に対して受光制御信号を出力するための
端子と共通化されたものである。The control terminal of the switching element 24 is connected to the output terminal of an integrating circuit (discriminating means) 28 composed of a resistor 26 and a capacitor 27. The input terminal of the integrating circuit 28 replaces the CPU 10. CPU
Output terminals of (light emission control means, light reception control means, determination means, short-circuit detection control means) 29 are connected. The switching element 24, the resistor 25, and the integration circuit 28 constitute a safety circuit 30. The output terminal is shared with a terminal for outputting a light receiving control signal to the shift register 8.
【0021】また、CPU29には、通常モードと短絡
検出モードとの切替えを行うため、ユーザにより操作さ
れるモード切換スイッチ31の出力端子が接続されてお
り、CPU29は、例えば、モード切換スイッチ31の
出力信号がハイレベルであれば通常モード,ロウレベル
であれば短絡検出モードに切替えを行うようになってい
る。The CPU 29 is connected to an output terminal of a mode changeover switch 31 operated by a user in order to switch between the normal mode and the short-circuit detection mode. When the output signal is at a high level, the mode is switched to a normal mode, and when the output signal is at a low level, the mode is switched to a short-circuit detection mode.
【0022】尚、バイアス用電源Vb 及び抵抗7は、バ
イアス電圧供給手段32を構成しており、そのバイアス
電圧供給手段32とコンデンサ5とは、電流源33を構
成している。また、判定回路23,スイッチング素子2
4,安全回路30及びCPU29は、短絡検出手段34
を構成している。その他の構成については、図11と同
様である。The bias power supply Vb and the resistor 7 constitute a bias voltage supply means 32, and the bias voltage supply means 32 and the capacitor 5 constitute a current source 33. The judgment circuit 23 and the switching element 2
4. The safety circuit 30 and the CPU 29
Is composed. Other configurations are the same as those in FIG.
【0023】次に、本実施例の作用について図2乃至図
4をも参照して説明する。図2は、CPU29の制御内
容を示すフローチャートである。この図2において、C
PU29は、先ず、モード切換スイッチ31の出力信号
を参照して、通常モードであるか否かを判断する(ステ
ップS1)。前記出力信号がハイレベルであれば、通常
モードの処理を行うため、判断ステップS2に移行す
る。尚、通常モードにおける処理は、基本的に従来と同
様であり、以下、図3をも参照して説明する。Next, the operation of the present embodiment will be described with reference to FIGS. FIG. 2 is a flowchart showing the control contents of the CPU 29. In FIG. 2, C
First, the PU 29 refers to the output signal of the mode switch 31 to determine whether or not the mode is the normal mode (step S1). If the output signal is at the high level, the process proceeds to the determination step S2 to perform the normal mode processing. The processing in the normal mode is basically the same as that in the conventional mode, and will be described below with reference to FIG.
【0024】通常モード 判断ステップS2において、CPU29は、投光回路1
に出力する投光タイミング信号に基づいてタイミングパ
ルスA(遮光判別信号)を出力する(ステップS3)。
ここでのタイミングパルスAとは、従来の遮光検出にお
けるタイミングパルスと同様の信号である(図3(a)
参照)。In the normal mode determination step S2, the CPU 29
Then, a timing pulse A (light-shielding discrimination signal) is output based on the light-projection timing signal to be output (step S3).
Here, the timing pulse A is a signal similar to the timing pulse in the conventional light shielding detection (FIG. 3A).
reference).
【0025】ここで、図13に示すように、例えば光軸
(2)に対するタイミングパルス(A)を出力する場合
は、その1つ前である光軸(1)の投光タイミング信号
から所定時間が経過することで、光軸(2)に対する投
光タイミング信号が出力される以前にスイッチング素子
21がオンとなるタイミングで出力するようにする。Here, as shown in FIG. 13, for example, when a timing pulse (A) for the optical axis (2) is output, a predetermined time from the light emitting timing signal of the optical axis (1), which is immediately before, is output. Elapses, the switching element 21 is output at a timing when the switching element 21 is turned on before the light emission timing signal for the optical axis (2) is output.
【0026】即ち、前述し且つ図13に示したように、
CPU29は、タイミングパルスAの立上がりエッジか
らΔT後のタイミングで判定回路23が出力する判定信
号を参照することで遮光状態の有無を検出する。その立
上がりエッジからΔT後のタイミングとは、投光素子2
からの投光信号が受光素子3により受光され、受光回路
4より受光信号が出力されるタイミングに一致するタイ
ミングであり、即ち、投光タイミング信号の立上がりエ
ッジに略一致するタイミングである。従って、光軸
(2)に対するタイミングパルスAは、同光軸(2)に
対する投光タイミング信号が出力されるΔT前にスイッ
チング素子がオンとなるタイミングで出力する。That is, as described above and shown in FIG.
The CPU 29 detects the presence or absence of the light blocking state by referring to the determination signal output from the determination circuit 23 at a timing ΔT after the rising edge of the timing pulse A. The timing after ΔT from the rising edge means that the light emitting element 2
This is a timing that coincides with the timing at which the light emitting signal is received by the light receiving element 3 and the light receiving signal is output from the light receiving circuit 4, that is, the timing substantially coincides with the rising edge of the light emitting timing signal. Therefore, the timing pulse A for the optical axis (2) is output at a timing when the switching element is turned on before ΔT at which the light emission timing signal for the optical axis (2) is output.
【0027】CPU29より出力されたタイミングパル
スAはシフトレジスタ8に与えられ、各スイッチング素
子21の制御端子に制御信号VSnとして出力される。シ
フトレジスタ8は、タイミングパルスAが与えられる毎
に制御信号VSnをシフト(n:1→2→3→…)して、
各スイッチング素子21に出力するようになっている。
制御信号VSnが与えられたスイッチング素子21は、そ
の期間だけオン状態となって出力側たる判定回路23に
受光素子3の受光信号を出力する。The timing pulse A output from the CPU 29 is applied to the shift register 8 and is output to the control terminal of each switching element 21 as a control signal VSn. The shift register 8 shifts the control signal VSn (n: 1 → 2 → 3 →...) Every time the timing pulse A is given,
It outputs to each switching element 21.
The switching element 21 to which the control signal VSn is applied is turned on only during that period, and outputs the light receiving signal of the light receiving element 3 to the determination circuit 23 on the output side.
【0028】そして、CPU29は、所定時間ΔTの経
過を待ってから(ステップS4)判定回路23が出力す
る判定信号を読込み(ステップS5)、判断ステップS
6においてそのレベルにつき判断する。判定信号がハイ
レベルであれば当該光軸の受光素子3は受光状態にある
ので、「YES」と判断して判断ステップS7に移行す
る。尚、この場合、CPU29が出力するタイミングパ
ルスAを判定回路23に与えて、タイミングパルスAの
立上がりからΔT後における判定回路23の入力信号レ
ベルを、判定回路23にラッチ(サンプリング)させる
ようにしても良い。After waiting for a predetermined time ΔT to elapse (step S4), the CPU 29 reads the judgment signal output from the judgment circuit 23 (step S5),
In step 6, the level is determined. If the determination signal is at a high level, the light receiving element 3 of the optical axis is in a light receiving state, so that "YES" is determined and the process proceeds to the determination step S7. In this case, the timing pulse A output from the CPU 29 is given to the determination circuit 23 so that the input signal level of the determination circuit 23 after ΔT from the rise of the timing pulse A is latched (sampled) by the determination circuit 23. Is also good.
【0029】判断ステップS7において、CPU29
は、全ての光軸に対してタイミングパルスAを出力した
か否かを判断し、全ての光軸に対して出力しておらず
「NO」と判断するとステップS2に移行し、全ての光
軸に対して出力しており「YES」と判断するとステッ
プS1に移行する。At the decision step S7, the CPU 29
Determines whether or not the timing pulse A has been output for all the optical axes. If the determination is "NO" because the timing pulse A has not been output for all the optical axes, the process proceeds to step S2, , And if the determination is "YES", the flow shifts to step S1.
【0030】また、判断ステップS6において、判定信
号がロウレベルであれば当該光軸の受光素子3は遮光状
態にあるので、CPU29は「NO」と判断してステッ
プS8に移行し、遮光状態の検出信号を出力回路11に
出力する。すると、出力回路11は、出力をオフするこ
とでプレス装置の動作を停止させる。それから、ステッ
プS7に移行する。If it is determined in step S6 that the determination signal is low, the light receiving element 3 of the optical axis is in a light-shielded state, so the CPU 29 determines "NO" and proceeds to step S8 to detect the light-shielded state. The signal is output to the output circuit 11. Then, the output circuit 11 stops the operation of the press device by turning off the output. Then, the process proceeds to step S7.
【0031】短絡検出モード 一方、判断ステップS1において、モード切換スイッチ
31の出力信号がロウレベルである場合は短絡検出モー
ドの処理を行うため、CPU29はステップS9に移行
する。ステップS9において、CPU29は、投光回路
1に対する投光タイミング信号の出力を停止する。それ
から、タイミングパルス(短絡検出制御信号)Bの出力
を行う(ステップS10)。Short-Circuit Detection Mode On the other hand, if the output signal of the mode changeover switch 31 is at the low level in the judgment step S1, the CPU 29 proceeds to step S9 in order to perform the processing of the short-circuit detection mode. In step S9, the CPU 29 stops outputting the light emission timing signal to the light emission circuit 1. Then, a timing pulse (short-circuit detection control signal) B is output (step S10).
【0032】ここでのタイミングパルスBとは、図3
(c)に示すように、タイミングパルスAに比較してパ
ルス幅をかなり広くしたパルス信号であり、一例とし
て、タイミングパルスAを反転することで生成されるも
のである。これによって、例えばタイミングパルスAの
デューティ比が10%であれば、タイミングパルスBの
デューティ比は90%となる。The timing pulse B is shown in FIG.
As shown in (c), the pulse signal has a pulse width considerably wider than that of the timing pulse A. For example, the pulse signal is generated by inverting the timing pulse A. Thus, for example, if the duty ratio of the timing pulse A is 10%, the duty ratio of the timing pulse B becomes 90%.
【0033】図3(b),図3(d)は、積分回路28
にタイミングパルスA,Bが夫々与えられた場合の出力
信号波形、即ち、スイッチング素子24の制御端子に与
えられる入力信号波形を示すものである。図3(d)に
示すように、安全回路30の時定数は、タイミングパル
スBが与えられた場合に、入力電圧レベルがスイッチン
グ素子24のスイッチング電圧レベルを超えるように設
定されている。従って、パルス幅の狭いタイミングパル
スAが与えられた場合は、図3(b)に示すように、入
力信号レベルがスイッチング電圧レベルを超えることは
なく、スイッチング素子24はオン状態にはならない。FIGS. 3B and 3D show the integration circuit 28.
3 shows an output signal waveform when the timing pulses A and B are given, respectively, that is, an input signal waveform given to the control terminal of the switching element 24. As shown in FIG. 3D, the time constant of the safety circuit 30 is set so that the input voltage level exceeds the switching voltage level of the switching element 24 when the timing pulse B is given. Therefore, when the timing pulse A having a narrow pulse width is given, as shown in FIG. 3B, the input signal level does not exceed the switching voltage level, and the switching element 24 is not turned on.
【0034】以上のようにCPU29がタイミングパル
スBを出力すると、スイッチング素子24がオン状態と
なるので、受光回路4の出力側にあるコンデンサ5に充
電されている電荷は抵抗25を介して放電される。そし
て、CPU29は、ステップS4と同様に、タイミング
パルスBの出力後所定時間ΔTだけ待ってから(ステッ
プS11)判定回路23が出力する判定信号を読み込む
(ステップS12)。それから、判断ステップS13に
おいて判定信号のレベルにつき判断する。As described above, when the CPU 29 outputs the timing pulse B, the switching element 24 is turned on, so that the charge charged in the capacitor 5 on the output side of the light receiving circuit 4 is discharged through the resistor 25. You. Then, as in step S4, the CPU 29 waits for a predetermined time ΔT after outputting the timing pulse B (step S11), and reads the determination signal output from the determination circuit 23 (step S12). Then, in the judgment step S13, the level of the judgment signal is judged.
【0035】図4(a)〜(c)は、短絡検出モードに
おいて判定回路23が出力する判定信号の一例を示すも
のである。図14の場合と同様に、光軸(4)−(5)
間のスイッチング素子21(4)−(5)間が集積回路
22の内部で短絡しているものとする。判定回路23
は、入力端子に接続されている抵抗7とコンデンサ5と
の共通接続点の電位を参照している。FIGS. 4A to 4C show an example of the judgment signal output from the judgment circuit 23 in the short-circuit detection mode. As in the case of FIG. 14, the optical axes (4)-(5)
It is assumed that the switching element 21 (4)-(5) is short-circuited inside the integrated circuit 22. Judgment circuit 23
Refers to the potential at the common connection point between the resistor 7 and the capacitor 5 connected to the input terminal.
【0036】そして、例えば、健全な光軸(3)の場合
は、タイミングパルスB(3)が出力されるとコンデン
サ5(3)に充電されている電荷が放電されて、入力端
子の電位Vinは低下する。尚、この場合、抵抗7の抵抗
値は比較的大に設定されているので、バイアス用電源V
b から抵抗7を介して流れる電流は、コンデンサ5
(3)からの放電電流よりも極めて小さくなっている。For example, in the case of the sound optical axis (3), when the timing pulse B (3) is output, the electric charge charged in the capacitor 5 (3) is discharged, and the potential Vin of the input terminal is discharged. Drops. In this case, since the resistance value of the resistor 7 is set relatively large, the bias power source V
b flows through the resistor 7 to the capacitor 5
It is much smaller than the discharge current from (3).
【0037】この時、タイミングパルスB(3)の立上
がりエッジから所定時間ΔT後の電圧レベルVin=Vn
は基準電圧レベルVref2よりも大であり、判定回路23
より出力される判定信号はハイレベル(正常)となるの
で、CPU29は判断ステップS13において「YE
S」と判断してステップS14に移行する。判断ステッ
プS14において、タイミングパルスBを全光軸分出力
していなければステップS10に移行し、全光軸分出力
している場合はステップS1に移行する。At this time, the voltage level Vin = Vn after a predetermined time ΔT from the rising edge of the timing pulse B (3)
Is larger than the reference voltage level Vref2,
Since the judgment signal output from the CPU 29 becomes high level (normal), the CPU 29 determines "YE" in the judgment step S13.
S ”, and proceeds to step S14. If it is determined in step S14 that the timing pulses B have not been output for all the optical axes, the process proceeds to step S10. If the timing pulses B have been output for all the optical axes, the process proceeds to step S1.
【0038】また、この場合、通常モードと同様に、C
PU29が出力するタイミングパルスBを判定回路23
に与えて、タイミングパルスBの立上がりからΔT後に
おける判定回路23の入力信号レベルを、判定回路23
にラッチ(サンプリング)させるようにしても良い。In this case, as in the normal mode, C
The timing pulse B output from the PU 29 is determined by the determination circuit 23.
, The input signal level of the determination circuit 23 after ΔT from the rise of the timing pulse B,
May be latched (sampled).
【0039】次に、光軸(5)と短絡している光軸
(4)の場合は、タイミングパルスB(4)が出力され
ると、スイッチング素子21(4)を介してコンデンサ
5(4)及び5(5)が同時に放電する。従って、タイ
ミングパルスB(4)の立上がりエッジから所定時間Δ
T後の電圧レベルVinは、Vn よりも更に高いレベルと
なり、判定回路23より出力される判定信号はハイレベ
ル(正常)となる。Next, in the case of the optical axis (4) short-circuited with the optical axis (5), when the timing pulse B (4) is output, the capacitor 5 (4) is switched via the switching element 21 (4). ) And 5 (5) discharge simultaneously. Therefore, a predetermined time Δ from the rising edge of the timing pulse B (4)
The voltage level Vin after T becomes higher than Vn, and the judgment signal output from the judgment circuit 23 becomes high level (normal).
【0040】その次の光軸(5)の場合には、コンデン
サ5(4)及び5(5)は、タイミングパルスB(4)
の出力時点から、引き続きスイッチング素子21(5)
を介して放電状態が持続することになる。従って、タイ
ミングパルスB(5)の立上がりエッジから所定時間Δ
T後の電圧レベルVin=Vs は、基準電圧レベルVref2
より小となり、判定回路23より出力される判定信号は
ロウレベル(短絡)となる。In the case of the next optical axis (5), the capacitors 5 (4) and 5 (5) output the timing pulse B (4).
From the output point of the switching element 21 (5)
, The discharge state is maintained. Therefore, a predetermined time Δ from the rising edge of the timing pulse B (5)
The voltage level Vin = Vs after T is equal to the reference voltage level Vref2.
It becomes smaller, and the judgment signal output from the judgment circuit 23 becomes low level (short circuit).
【0041】この場合、CPU29は、判断ステップS
13において「NO」と判断し、遮光状態を検出した場
合と同様に、出力回路11に制御信号を与え、プレス装
置の動作を停止させる(ステップS15)。In this case, the CPU 29 determines in step S
13, “NO” is determined, and a control signal is supplied to the output circuit 11 to stop the operation of the press device in the same manner as in the case where the light blocking state is detected (step S15).
【0042】以上のように本実施例によれば、CPU2
9は、モード切換スイッチ31の出力信号が短絡検出モ
ードであることを示している場合は、集積回路22とし
て構成されている複数のスイッチング素子21の制御信
号端子に短絡検出制御信号を出力して、各スイッチング
素子21及び24をオン状態として、電流源33を構成
するコンデンサ5を、抵抗25を介して放電させること
で、スイッチング素子21間における短絡の有無を検出
するようにした。As described above, according to the present embodiment, the CPU 2
9 indicates that a short-circuit detection control signal is output to the control signal terminals of the plurality of switching elements 21 configured as the integrated circuit 22 when the output signal of the mode changeover switch 31 indicates the short-circuit detection mode. The switching elements 21 and 24 are turned on, and the capacitor 5 constituting the current source 33 is discharged via the resistor 25, thereby detecting the presence or absence of a short circuit between the switching elements 21.
【0043】即ち、複数のスイッチング素子21を集積
化することで、低コスト化や小形化を図ることができる
が、その一方で、スイッチング素子21間における短絡
の発生確率が比較的高くなると共に、外部より短絡の発
生を検出することは極めて困難となる。しかしながら、
本実施例によれば、CPU29により短絡の有無を確実
に検出することができるので、プレス装置などに用いる
場合に安全性を高めることが可能となる。また、受光検
出のために、受光回路4の出力側に設けられることが多
いコンデンサ5及びバイアス電圧供給手段32を利用し
て、短絡検出用の電流源33を構成することができる。That is, by integrating a plurality of switching elements 21, cost reduction and downsizing can be achieved. On the other hand, the probability of short-circuiting between switching elements 21 becomes relatively high, and It is extremely difficult to detect the occurrence of a short circuit from outside. However,
According to the present embodiment, since the presence or absence of a short circuit can be reliably detected by the CPU 29, it is possible to enhance safety when used in a press device or the like. In addition, for detecting light reception, a current source 33 for detecting a short circuit can be configured using the capacitor 5 and the bias voltage supply unit 32 which are often provided on the output side of the light receiving circuit 4.
【0044】また、本実施例によれば、CPU29は、
短絡検出制御信号の出力タイミングから所定時間経過後
におけるコンデンサ5の放電状態に基づいて短絡の有無
を検出するので、例えば、2つのスイッチング素子21
間に短絡が発生している場合は、最初に一方のスイッチ
ング素子を介して2つのコンデンサ5が同時に放電する
ため所定時間経過後の放電レベルは正常な場合よりも高
くなるが、次に、他方のスイッチング素子21を介して
引き続きコンデンサ5の放電が行われるため、所定時間
経過後の放電レベルは正常な場合よりも低くなる。従っ
て、これらの状態を検出することにより、短絡の有無を
検出することができる。According to the present embodiment, the CPU 29
Since the presence or absence of a short circuit is detected based on the discharge state of the capacitor 5 after a lapse of a predetermined time from the output timing of the short circuit detection control signal, for example, the two switching elements 21
When a short circuit occurs between the two capacitors 5, the two capacitors 5 are simultaneously discharged via one of the switching elements at first, so that the discharge level after a predetermined time elapses becomes higher than in the normal case. Since the discharge of the capacitor 5 is continued through the switching element 21, the discharge level after a predetermined time has elapsed is lower than that in the normal case. Therefore, by detecting these states, the presence or absence of a short circuit can be detected.
【0045】更に、本実施例によれば、判定回路23,
スイッチング素子24,安全回路30及びCPU29に
より短絡検出手段34を構成し、遮光状態の判別方式と
短絡の検出方式とを同一にして判別手段(判定回路23
及びCPU29)と短絡検出手段34とを共通化したの
で、全体をより小形に構成することができる。Further, according to the present embodiment, the judgment circuit 23,
The switching element 24, the safety circuit 30, and the CPU 29 constitute a short-circuit detecting means 34, and the light-shielding state determining method and the short-circuit detecting method are made the same to determine the short-circuit detecting means (the determining circuit 23).
Since the CPU 29) and the short-circuit detecting means 34 are shared, the whole can be made smaller.
【0046】加えて、本実施例によれば、受光制御手段
及び前記短絡検出制御手段をCPU29によって共通に
構成し、受光制御信号及び短絡検出制御信号の出力端子
を共通化して受光制御信号と短絡検出制御信号とをパル
ス幅が異なる信号として出力するようにした。そして、
短絡検出手段を構成する安全回路30に、抵抗26及び
コンデンサ27からなる積分回路28を設けて、短絡検
出制御信号をパルス幅によって弁別するようにした。In addition, according to the present embodiment, the light receiving control means and the short-circuit detecting control means are commonly configured by the CPU 29, and the output terminals of the light-receiving control signal and the short-circuit detecting control signal are shared to short-circuit with the light receiving control signal. The detection control signal is output as a signal having a different pulse width. And
The safety circuit 30 constituting the short-circuit detection means is provided with an integration circuit 28 including a resistor 26 and a capacitor 27, and a short-circuit detection control signal is discriminated by a pulse width.
【0047】従って、CPU29の共通化された出力端
子から出力される短絡検出制御信号を弁別することが可
能となり、受光制御手段及び短絡検出制御手段の共通化
並びに受光制御信号及び短絡検出制御信号の出力端子の
共通化によって、全体を一層小形に構成することができ
る。また、弁別手段を極めて簡単に構成することができ
る。Therefore, it is possible to discriminate the short-circuit detection control signal output from the shared output terminal of the CPU 29, to share the light-receiving control means and the short-circuit detection control means, and to control the light-receiving control signal and the short-circuit detection control signal. By sharing the output terminals, the whole can be made smaller. Further, the discriminating means can be configured very simply.
【0048】図5乃至図9は本発明の第2実施例を示す
ものであり、第1実施例と同一部分には同一符号を付し
て説明を省略し、以下異なる部分についてのみ説明す
る。電気的構成を示す図5において、第2実施例では、
第1実施例におけるシフトレジスタ8とCPU29にお
ける受光制御手段の機能部分が、シーケンサ35に置き
換わっている。また、コンデンサ5及びバイアス電圧供
給手段33は除かれており、受光回路4に代えて受光回
路36が配置されている。そして、判定回路23は、判
定回路(判別手段)37に置き換わっている。FIGS. 5 to 9 show a second embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. Only different parts will be described below. In FIG. 5 showing the electrical configuration, in the second embodiment,
The functional parts of the light receiving control means in the shift register 8 and the CPU 29 in the first embodiment are replaced by a sequencer 35. Further, the capacitor 5 and the bias voltage supply means 33 are omitted, and a light receiving circuit 36 is provided instead of the light receiving circuit 4. Then, the judgment circuit 23 is replaced by a judgment circuit (judgment means) 37.
【0049】図6及び図7は、受光回路36及び判定回
路37の電気的構成を示すものである。これらの回路3
6及び37は、何れも能動二端子対回路網として構成さ
れている。即ち、受光回路36は、入力電圧Vi ,入力
電流I1 ,出力電圧Vo ,出力電流I2 として、入力側
にインピーダンス38(Z11)及び電流源39(内部イ
ンピーダンスZ12,電流I2 )を備え、出力側にインピ
ーダンス40(Z22)及び電流源41(内部インピーダ
ンスZ21,電流I1 )を備えてなるものである。ここ
で、出力インピーダンス40としては、例えば、RLC
並列回路やRC並列回路など、少なくともコンデンサを
含んで構成される。FIGS. 6 and 7 show the electrical configuration of the light receiving circuit 36 and the determination circuit 37. FIG. These circuits 3
Both 6 and 37 are configured as an active two-port network. That is, the light receiving circuit 36 is provided with an impedance 38 (Z11) and a current source 39 (internal impedance Z12, current I2) on the input side as the input voltage Vi, the input current I1, the output voltage Vo, and the output current I2, and on the output side. It comprises an impedance 40 (Z22) and a current source 41 (internal impedance Z21, current I1). Here, as the output impedance 40, for example, RLC
It is configured to include at least a capacitor, such as a parallel circuit or an RC parallel circuit.
【0050】また、判定回路37は、入力電圧Vsw,入
力電流Isw,出力電圧Vos,出力電流Iosとして、入力
側にインピーダンス42(Zin)及び電流源43(内部
インピーダンスZo ,電流Ios)を備え、出力側にイン
ピーダンス44(Zo )及び電流源45(内部インピー
ダンスZin,電流Isw)を備えてなるものである。ここ
で、入力インピーダンス42としては、例えば、RLC
並列回路やRC並列回路など少なくとも抵抗を含んで構
成される。The judgment circuit 37 has an impedance 42 (Zin) and a current source 43 (internal impedance Zo, current Ios) on the input side as an input voltage Vsw, an input current Isw, an output voltage Vos, and an output current Ios. On the output side, an impedance 44 (Zo) and a current source 45 (internal impedance Zin, current Isw) are provided. Here, as the input impedance 42, for example, RLC
It is configured to include at least a resistor such as a parallel circuit or an RC parallel circuit.
【0051】そして、安全回路30の抵抗25は、少な
くとも抵抗を含んで構成されるインピーダンス46(Z
A )に置き換わっており、安全回路47を構成してい
る。また、制御回路48は、CPU29の短絡検出制御
手段及び判別手段の機能部分をなすものである。尚、ス
イッチング素子24,判定回路37,安全回路47及び
制御回路48は、短絡検出手段49を構成している。そ
の他の構成については、第1実施例と同様である。The resistance 25 of the safety circuit 30 has an impedance 46 (Z
A) and constitutes the safety circuit 47. The control circuit 48 functions as a short-circuit detection control unit and a determination unit of the CPU 29. The switching element 24, the determination circuit 37, the safety circuit 47, and the control circuit 48 constitute a short-circuit detection means 49. Other configurations are the same as in the first embodiment.
【0052】次に、第2実施例の作用について図8及び
図9をも参照して説明する。図8及び図9は、短絡検出
時においてスイッチング素子24(図示せず)がオンと
なり、受光回路36の何れか1つの出力端子とインピー
ダンス46とが接続された状態を示すものであり、図8
は健全な場合(非短絡状態)であり、図9は2つのスイ
ッチング素子21の入力側が短絡状態になった場合であ
る。Next, the operation of the second embodiment will be described with reference to FIGS. FIGS. 8 and 9 show a state in which the switching element 24 (not shown) is turned on when a short circuit is detected, and one of the output terminals of the light receiving circuit 36 is connected to the impedance 46.
FIG. 9 shows a case where the input side of the two switching elements 21 is short-circuited.
【0053】図9(a)に示すように、2つのスイッチ
ング素子21の入力側が短絡状態になると、受光回路3
6の出力インピーダンス40(Z22)及び電流源41
(内部インピーダンスZ21,電流I1 )の各値が等しく
構成されていれば、受光回路36側は、図9(b)に示
すように、2つの出力インピーダンス40の一端が1つ
の電流源41に接続された状態と等価になる。As shown in FIG. 9A, when the input sides of the two switching elements 21 are short-circuited, the light receiving circuit 3
6 output impedance 40 (Z22) and current source 41
If the values of (internal impedance Z21, current I1) are equal, the light receiving circuit 36 has one end of two output impedances 40 connected to one current source 41 as shown in FIG. It becomes equivalent to the performed state.
【0054】従って、受光回路36の出力インピーダン
スは、図8に示す非短絡時に比べて1/2となることか
ら、インピーダンス46の端子電圧Vswは、非短絡時と
短絡時と電位差が生ずる。そこで、この電位差が判定回
路37によって検出可能となるように、インピーダンス
46の値ZA を調整すれば、短絡状態を検出することが
できる。以上のように構成された第2実施例によれば、
第1実施例と同様の効果が得られる。Accordingly, since the output impedance of the light receiving circuit 36 is 比 べ compared with the non-short circuit shown in FIG. 8, the terminal voltage Vsw of the impedance 46 has a potential difference between the non-short circuit and the short circuit. Therefore, if the value ZA of the impedance 46 is adjusted so that this potential difference can be detected by the determination circuit 37, a short circuit state can be detected. According to the second embodiment configured as described above,
The same effects as in the first embodiment can be obtained.
【0055】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、以下のような変形また
は拡張が可能である。2つのスイッチング素子間で発生
する短絡に限らず、3つの以上のスイッチング素子間で
短絡が発生している場合でも、同様の検出原理によって
検出することが可能である。タイミングパルスA,Bの
立上がりエッジから、遮光状態の検出を行うタイミング
ΔTと短絡状態の検出を行うタイミングΔTとは必ずし
も同一の時間に設定する必要はなく、夫々異なる時間に
設定しても良い。タイミングパルスBは、タイミングパ
ルスAの反転信号として生成するものに限らず、独自に
生成しても良い(例えば、タイミングパルスAのデュー
ティ比10%に対して、タイミングパルスBのデューテ
ィ比70%に設定するなど)。The present invention is not limited to the embodiment described above and shown in the drawings, and the following modifications or extensions are possible. Not only a short circuit occurring between two switching elements but also a short circuit occurring between three or more switching elements can be detected by a similar detection principle. The timing ΔT for detecting the light-shielded state and the timing ΔT for detecting the short-circuit state from the rising edges of the timing pulses A and B are not necessarily set to the same time, but may be set to different times. The timing pulse B is not limited to being generated as an inverted signal of the timing pulse A, and may be generated independently (for example, the duty ratio of the timing pulse B is 10% and the duty ratio of the timing pulse B is 70%. Settings).
【0056】タイミングパルスA,Bは、デューティ比
が異なる信号とするものに限らず、例えば振幅レベルの
異なる信号としても良い。斯様な場合、弁別手段として
は、例えば、タイミングパルスBの振幅レベルで出力信
号がハイレベルとなるコンパレータで構成すれば良い。
また、図10に示すように、CPU29′からスイッチ
ング素子21にタイミングパルスを出力する端子と安全
回路30′にゲート信号(短絡検出制御信号)を出力す
る端子とを個別に設けても良い。斯様に構成すれば、安
全回路30′に積分回路28は不要となり、CPU2
9′からのゲート信号は、スイッチング素子24の制御
端子に直接与えるようにすれば良い。この場合、スイッ
チング素子21に出力するタイミングパルスは、第1実
施例におけるタイミングパルスAの形態に統一すれば良
い。交流結合用のコンデンサ5を設けずに、受光回路4
とスイッチング素子21とを直流結合しても良い。ま
た、受光回路が、受光素子からの受光信号が与えられな
い時に電流を出力する構成である場合には、抵抗7は不
要である。加えて、電流源は、これらから構成するもの
に限らず、短絡検出用の電流源として別途設けるように
しても良い。The timing pulses A and B are not limited to signals having different duty ratios, but may be signals having different amplitude levels, for example. In such a case, the discriminating means may be constituted by, for example, a comparator in which the output signal becomes high at the amplitude level of the timing pulse B.
As shown in FIG. 10, a terminal for outputting a timing pulse from the CPU 29 'to the switching element 21 and a terminal for outputting a gate signal (short-circuit detection control signal) to the safety circuit 30' may be separately provided. With such a configuration, the safety circuit 30 'does not require the integration circuit 28, and the CPU 2
The gate signal from 9 'may be directly applied to the control terminal of the switching element 24. In this case, the timing pulse output to the switching element 21 may be the same as the timing pulse A in the first embodiment. Without providing the AC coupling capacitor 5, the light receiving circuit 4
And the switching element 21 may be DC-coupled. If the light receiving circuit is configured to output a current when a light receiving signal from the light receiving element is not provided, the resistor 7 is not necessary. In addition, the current source is not limited to those configured from these, and may be separately provided as a current source for detecting a short circuit.
【0057】安全回路30を構成するスイッチング素子
24と抵抗25との接続順を逆にして、抵抗25とグラ
ンドとの間にスイッチング素子24を配置しても良い。
切換えスイッチ31を設けずに、短絡検出制御手段は、
判別手段が全ての光軸について遮光状態の検出を一通り
行う(1スキャン)毎に、短絡検出を1スキャン自動的
に行うようにしても良い。また、例えば、遮光状態の検
出を、例えば10スキャンなど複数スキャン毎に1スキ
ャン行うようにしても良い。判定回路23に予め定めら
れた基準値を与えて、タイミングパルスBの立上がりか
らΔT経過後のタイミングで短絡検出を行う代わりに、
非短絡時における抵抗25の端子電圧VRAを判定回路2
3にサンプリングさせて記憶させ、その記憶させた電圧
レベルと端子電圧VRAとを任意のタイミングで比較し
て、両者の電位差が一定以上となった場合に短絡検出を
行うようにしても良い。The switching order of the switching element 24 and the resistor 25 constituting the safety circuit 30 may be reversed, and the switching element 24 may be arranged between the resistor 25 and the ground.
Without providing the changeover switch 31, the short-circuit detection control means
The short-circuit detection may be automatically performed by one scan each time the determination unit performs one detection of the light-shielded state for all the optical axes (one scan). Further, for example, the detection of the light-shielded state may be performed for every one of a plurality of scans such as ten scans. Instead of giving a predetermined reference value to the determination circuit 23 and performing short-circuit detection at a timing after a lapse of ΔT from the rise of the timing pulse B,
The determination circuit 2 determines the terminal voltage VRA of the resistor 25 when not short-circuited.
3, the stored voltage level may be compared with the terminal voltage VRA at an arbitrary timing, and short-circuit detection may be performed when the potential difference between the two becomes equal to or more than a certain value.
【0058】短絡検出を行う場合は、投光素子2からの
投光を停止させる代わりに、受光素子3による受光を停
止させても良い。例えば、受光素子3と受光回路4との
間にスイッチを設けて、短絡検出を行う場合は、そのス
イッチを開くことによって受光素子3を受光回路4から
切り離すように構成しても良い。判定回路23の機能
を、CPU29の内部に取り込んで両者を一体に構成し
て良い。また、両者の判別手段としての機能と短絡検出
手段としての機能とを分離して、夫々別体で構成しても
良い。半導体スイッチング素子はアナログスイッチに限
ることなく、バイポーラトランジスタやFETなどでも
良い。また、半導体スイッチング素子は、集積回路とし
て構成されるものに限らず、例えば、ディスクリート素
子を複数個並べて構成されるスイッチアレイやトランジ
スタアレイのようなものでも良い。When short-circuit detection is performed, light reception by the light receiving element 3 may be stopped instead of stopping light emission from the light emitting element 2. For example, when a switch is provided between the light receiving element 3 and the light receiving circuit 4 to detect a short circuit, the light receiving element 3 may be separated from the light receiving circuit 4 by opening the switch. The function of the determination circuit 23 may be incorporated into the CPU 29 so that both are integrated. Further, the function as the discriminating means and the function as the short-circuit detecting means may be separated from each other and configured separately. The semiconductor switching element is not limited to an analog switch, but may be a bipolar transistor or an FET. Further, the semiconductor switching elements are not limited to those configured as an integrated circuit, and may be, for example, a switch array or a transistor array configured by arranging a plurality of discrete elements.
【0059】[0059]
【発明の効果】本発明は以上説明した通りであり、以下
の効果を奏する。請求項1記載の多光軸光電スイッチに
よれば、複数の半導体スイッチング素子間に短絡が発生
していると、複数の電流源から短絡が発生している半導
体スイッチング素子を介して短絡検出手段に供給される
電流量は、電流経路が変化することに伴って変化するの
で、短絡検出手段は、前記電流量に基づいて短絡の有無
を検出することができる。The present invention is as described above, and has the following effects. According to the multi-optical axis photoelectric switch of the first aspect, when a short circuit has occurred between the plurality of semiconductor switching elements, the short circuit detection means via the semiconductor switching element having the short circuit from the plurality of current sources. Since the amount of supplied current changes as the current path changes, the short-circuit detecting means can detect the presence or absence of a short-circuit based on the amount of current.
【0060】請求項2記載の多光軸光電スイッチによれ
ば、複数の半導体スイッチング素子を集積回路として構
成するので、集積化により低コスト化や小形化を図ると
いうメリットが得られる一方で、半導体スイッチング素
子間における短絡の発生確率が比較的高くなる場合で
も、短絡検出手段の作用によって短絡の有無を確実に検
出することができる。According to the multi-optical axis photoelectric switch according to the second aspect, since a plurality of semiconductor switching elements are formed as an integrated circuit, the advantage that cost reduction and size reduction can be achieved by integration is achieved. Even if the probability of occurrence of a short circuit between the switching elements becomes relatively high, the presence or absence of the short circuit can be reliably detected by the operation of the short circuit detecting means.
【図1】本発明の第1実施例の電気的構成を示す図FIG. 1 is a diagram showing an electrical configuration of a first embodiment of the present invention.
【図2】CPUの制御内容を示すフローチャートFIG. 2 is a flowchart showing control contents of a CPU;
【図3】積分回路の出力波形であり、(b)は(a)に
示すタイミングパルスAが与えられた場合、(d)は
(b)に示すタイミングパルスBが与えられた場合を示
す3A and 3B are output waveforms of an integrating circuit, wherein FIG. 3B shows a case where a timing pulse A shown in FIG. 3A is given and FIG. 3D shows a case where a timing pulse B shown in FIG.
【図4】短絡検出モードを示すタイミングチャートFIG. 4 is a timing chart showing a short-circuit detection mode.
【図5】本発明の第2実施例を示す図1相当図FIG. 5 is a view corresponding to FIG. 1 showing a second embodiment of the present invention.
【図6】受光回路の電気的構成を示す図FIG. 6 is a diagram showing an electrical configuration of a light receiving circuit.
【図7】判定回路の電気的構成を示す図FIG. 7 is a diagram showing an electrical configuration of a determination circuit.
【図8】短絡検出時において、受光回路の何れか1つの
出力端子と安全回路のインピーダンスとが接続された状
態を示す(非短絡状態)FIG. 8 shows a state in which any one output terminal of the light receiving circuit is connected to the impedance of the safety circuit when a short circuit is detected (non-short circuit state).
【図9】2つのスイッチング素子が短絡状態にある場合
の図8相当図であり、(b)は(a)の等価回路図9 is a diagram corresponding to FIG. 8 in a case where two switching elements are in a short-circuit state, and FIG. 9B is an equivalent circuit diagram of FIG.
【図10】変形例を示す要部の電気的構成図FIG. 10 is an electrical configuration diagram of a main part showing a modification.
【図11】従来の多光軸光電スイッチの電気的構成を示
す図1相当図FIG. 11 is a diagram corresponding to FIG. 1, showing an electrical configuration of a conventional multi-optical axis photoelectric switch.
【図12】投光素子,受光素子間の光軸(1)〜(1
0)の内、光軸(4)のみが物体により遮光された状態
を模式的に示す図FIG. 12 shows optical axes (1) to (1) between a light emitting element and a light receiving element.
FIG. 2 schematically shows a state where only the optical axis (4) is blocked by an object in (0).
【図13】正常時(非短絡状態)における投光素子,受
光素子間の遮光状態の検出を示すタイミングチャートFIG. 13 is a timing chart showing detection of a light blocking state between a light emitting element and a light receiving element in a normal state (non-short circuit state).
【図14】一部のスイッチング素子間に短絡が発生して
いる場合の図13相当図FIG. 14 is a diagram corresponding to FIG. 13 when a short circuit occurs between some switching elements.
2は投光素子、3は受光素子、4は受光回路、5はコン
デンサ、21は半導体スイッチング素子、22は集積回
路、23は判定回路(判別手段)、28は積分回路(弁
別手段)、29,29′はCPU(投光制御手段,受光
制御手段,判別手段,短絡検出制御手段)、32はバイ
アス電圧供給手段、33は電流源、34は短絡検出手
段、35はシーケンサ(受光制御手段)、36は受光回
路、37は判定回路(判別手段)、41は電流源、48
は制御回路(短絡検出制御手段,判別手段)、49は短
絡検出手段を示す。2 is a light emitting element, 3 is a light receiving element, 4 is a light receiving circuit, 5 is a capacitor, 21 is a semiconductor switching element, 22 is an integrated circuit, 23 is a decision circuit (discriminating means), 28 is an integrating circuit (discriminating means), 29 , 29 'are CPUs (light emission control means, light reception control means, discrimination means, short circuit detection control means), 32 is bias voltage supply means, 33 is a current source, 34 is short circuit detection means, and 35 is a sequencer (light reception control means) , 36 are a light receiving circuit, 37 is a determination circuit (determination means), 41 is a current source, 48
Denotes a control circuit (short-circuit detection control means, determination means), and 49 denotes a short-circuit detection means.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01V 8/10 G01B 11/00 G01J 1/02 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) G01V 8/10 G01B 11/00 G01J 1/02
Claims (2)
せるように制御する投光制御手段と、 前記複数の投光素子に対応して設けられ、各投光素子に
よる投光を受光して受光信号を出力する複数の受光素子
と、 これら複数の受光素子の出力側に夫々接続され、オン状
態になると各受光素子の出力信号を導通させる複数の半
導体スイッチング素子と、 前記投光素子より投光が出力されるタイミングに同期さ
せて前記複数の半導体スイッチング素子に受光制御信号
を出力することで、当該複数の半導体スイッチング素子
のオンオフを制御する受光制御手段と、 前記複数の半導体スイッチング素子の出力側に接続さ
れ、前記複数の受光素子により出力される受光信号に基
づいて、前記複数の投光素子と該複数の受光素子との間
の遮光状態を判別する判別手段と、 前記複数の半導体スイッチング素子の入力側に夫々接続
される複数の電流源と、 前記投光素子による投光を停止させるか、若しくは、前
記受光素子による受光を停止させると共に、短絡検出制
御信号を出力する短絡検出制御手段と、 この短絡検出制御手段により短絡検出制御信号が出力さ
れた場合に、前記複数の電流源から前記複数の半導体ス
イッチング素子を介して供給される電流量に基づいて、
前記複数の半導体スイッチング素子間における短絡の有
無を検出する短絡検出手段とを備えたことを特徴とする
多光軸光電スイッチ。A plurality of light emitting elements; light emitting control means for controlling the plurality of light emitting elements to be sequentially turned on at a predetermined timing; and a plurality of light emitting elements provided corresponding to the plurality of light emitting elements. A plurality of light-receiving elements for receiving light emitted by the light-emitting elements and outputting a light-receiving signal; and a plurality of semiconductors respectively connected to the output side of the plurality of light-receiving elements and conducting the output signal of each light-receiving element when turned on. A switching element, and a light receiving control unit that controls on / off of the plurality of semiconductor switching elements by outputting a light receiving control signal to the plurality of semiconductor switching elements in synchronization with a timing at which light is output from the light emitting element. Connected to the output side of the plurality of semiconductor switching elements, based on a light receiving signal output by the plurality of light receiving elements, the plurality of light emitting elements and the plurality of Determining means for determining a light blocking state between the light emitting element, a plurality of current sources respectively connected to the input sides of the plurality of semiconductor switching elements, and stopping light emission by the light emitting element, or A short-circuit detection control means for stopping light reception by the light-receiving element and outputting a short-circuit detection control signal; and when the short-circuit detection control signal is output by the short-circuit detection control means, Based on the amount of current supplied through the element,
A multi-optical axis photoelectric switch, comprising: a short-circuit detecting means for detecting the presence or absence of a short circuit between the plurality of semiconductor switching elements.
集積回路として構成されていることを特徴とする請求項
1記載の多光軸光電スイッチ。2. The plurality of semiconductor switching elements,
The multi-optical axis photoelectric switch according to claim 1, wherein the switch is configured as an integrated circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24165498A JP3294200B2 (en) | 1998-08-27 | 1998-08-27 | Multi-optical axis photoelectric switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24165498A JP3294200B2 (en) | 1998-08-27 | 1998-08-27 | Multi-optical axis photoelectric switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000074629A JP2000074629A (en) | 2000-03-14 |
JP3294200B2 true JP3294200B2 (en) | 2002-06-24 |
Family
ID=17077542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24165498A Expired - Fee Related JP3294200B2 (en) | 1998-08-27 | 1998-08-27 | Multi-optical axis photoelectric switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3294200B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4634188B2 (en) * | 2005-02-28 | 2011-02-16 | パナソニック電工Sunx株式会社 | Short circuit detection circuit, detection sensor |
JP5154281B2 (en) * | 2008-03-31 | 2013-02-27 | パナソニック デバイスSunx株式会社 | Multi-optical axis photoelectric sensor receiver, multi-optical axis photoelectric sensor |
JP5441557B2 (en) * | 2009-08-07 | 2014-03-12 | 株式会社デンソー | Abnormality diagnosis device |
-
1998
- 1998-08-27 JP JP24165498A patent/JP3294200B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000074629A (en) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0525522A2 (en) | Drive circuit fault detection device | |
US4931778A (en) | Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits | |
GB1601999A (en) | Protection circuit for transistorised switch | |
JP3294200B2 (en) | Multi-optical axis photoelectric switch | |
SE452812B (en) | PHOTOELECTRIC ROCK DETECTOR | |
US5345181A (en) | Circuit for a detecting state of conduction of current through a solenoid | |
US6653826B2 (en) | Alternating voltage detector | |
US5075542A (en) | Photoelectric switch using pulse width discrimination | |
JP3181250B2 (en) | Photoelectric sensor and color sensor | |
JP2007228054A (en) | Light receiving circuit for optical reflection sensor | |
JPH0330109B2 (en) | ||
JPH11160370A (en) | Abnormal voltage detection circuit | |
RU2295159C1 (en) | Smoke fire alarm | |
JP2586183Y2 (en) | Photoelectric switch | |
JP3168148B2 (en) | Photoelectric smoke detector | |
JP2568407B2 (en) | Photoelectric switch | |
JPS6214460B2 (en) | ||
RU2306614C1 (en) | Smoke-sensitive alarm | |
JP2586182Y2 (en) | Photoelectric switch | |
KR910008171Y1 (en) | First and end checking circuit of video tape | |
EP0997035B1 (en) | X-ray protection circuit | |
JPH02202715A (en) | Detection switch | |
JPH01320820A (en) | Photoelectric switch | |
JPH01320818A (en) | Photoelectric switch | |
JPH01320819A (en) | Photoelectric switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |