JP3290302B2 - データの交換処理方法及び装置 - Google Patents
データの交換処理方法及び装置Info
- Publication number
- JP3290302B2 JP3290302B2 JP15001294A JP15001294A JP3290302B2 JP 3290302 B2 JP3290302 B2 JP 3290302B2 JP 15001294 A JP15001294 A JP 15001294A JP 15001294 A JP15001294 A JP 15001294A JP 3290302 B2 JP3290302 B2 JP 3290302B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- module
- header
- common
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Description
【０００１】
【産業上の利用分野】本発明はパケット／フレーム／セ
ル等の交換網で使用するパケット／フレーム／セルのデ
ータ交換装置におけるデータ転送を高速に送受信できる
データの交換処理方法及び装置に関する。
ル等の交換網で使用するパケット／フレーム／セルのデ
ータ交換装置におけるデータ転送を高速に送受信できる
データの交換処理方法及び装置に関する。
【０００２】近年，データ交換網にはパケット単位で交
換を行うパケット交換機，フレームリレーを用いたフレ
ーム交換機，固定長のセルを用いたセル交換機が使用さ
れている。これらの交換機では，それぞれ各交換機にお
いて，パケット，フレーム，セル等の単位データ毎に一
時メモリに格納し，識別された宛先への転送路をスイッ
チングやプロトコルの制御により形成して単位データ
毎，または複数の単位データを転送する処理が行われ
る。従って，このようなデータを交換処理するためには
メモリの処理や，単位データのサイズの変化（データ長
が可変の場合）に対応する処理等のためにソフトウェア
に負担がかかり，高速データの交換処理が難しくなって
おり，その改善が望まれている。
換を行うパケット交換機，フレームリレーを用いたフレ
ーム交換機，固定長のセルを用いたセル交換機が使用さ
れている。これらの交換機では，それぞれ各交換機にお
いて，パケット，フレーム，セル等の単位データ毎に一
時メモリに格納し，識別された宛先への転送路をスイッ
チングやプロトコルの制御により形成して単位データ
毎，または複数の単位データを転送する処理が行われ
る。従って，このようなデータを交換処理するためには
メモリの処理や，単位データのサイズの変化（データ長
が可変の場合）に対応する処理等のためにソフトウェア
に負担がかかり，高速データの交換処理が難しくなって
おり，その改善が望まれている。
【０００３】
【従来の技術】従来のデータ交換におけるメモリ管理制
御方法として，ソフトウェア制御によるキューバッファ
制御が採用されている。これは，回線から入力するデー
タがヘッダとデータ（送信すべき実データ）とでフレー
ムを構成する場合，回線から入力したフレームは，デー
タ交換機のキューバッファにヘッダと実データを順次格
納する。この時，キューバッファには，ヘッダとデータ
が受信された順に１つのブロックとして格納され，その
ヘッダについて次に宛先の回線へ送るためのヘッダの処
理が行われて，送信が行われる。
御方法として，ソフトウェア制御によるキューバッファ
制御が採用されている。これは，回線から入力するデー
タがヘッダとデータ（送信すべき実データ）とでフレー
ムを構成する場合，回線から入力したフレームは，デー
タ交換機のキューバッファにヘッダと実データを順次格
納する。この時，キューバッファには，ヘッダとデータ
が受信された順に１つのブロックとして格納され，その
ヘッダについて次に宛先の回線へ送るためのヘッダの処
理が行われて，送信が行われる。
【０００４】この場合のプロセッサの内部処理の方法と
して次の，の方法がある。 プロセッサ内部でのハードプロテクト これは，メモリをデータ領域とプログラム領域とに分離
する方法であり，プログラム領域をプロテクト領域とし
て保護するものである。この場合にも，プログラムが暴
走すると，プログラム領域が完全に保護される保証がな
いので，これを防ぐために，データ用とプログラム用と
を別のチップとして独立して設ける方法がある。
して次の，の方法がある。 プロセッサ内部でのハードプロテクト これは，メモリをデータ領域とプログラム領域とに分離
する方法であり，プログラム領域をプロテクト領域とし
て保護するものである。この場合にも，プログラムが暴
走すると，プログラム領域が完全に保護される保証がな
いので，これを防ぐために，データ用とプログラム用と
を別のチップとして独立して設ける方法がある。
【０００５】プロセッサ内部でのソフトウェアプロテ
クト プログラム空間を予めソフトの管理テーブルに登録して
おくことで，ハード的にプログラムカウンタが予定外の
範囲をアクセスに行くことを禁止する方法である。
クト プログラム空間を予めソフトの管理テーブルに登録して
おくことで，ハード的にプログラムカウンタが予定外の
範囲をアクセスに行くことを禁止する方法である。
【０００６】
【発明が解決しようとする課題】データ交換処理を行う
ためのキューバッファのメモリ管理方法では次のような
問題点があった。
ためのキューバッファのメモリ管理方法では次のような
問題点があった。
【０００７】上記した従来のキューバッファの管理を
行うにはソフトウェアに負担がかかり，今後予想される
高速なデータ（コンピュータの処理データや画像データ
等）を交換処理することが困難である。
行うにはソフトウェアに負担がかかり，今後予想される
高速なデータ（コンピュータの処理データや画像データ
等）を交換処理することが困難である。
【０００８】データサイズに応じて処理が変わるため
に，任意のデータ長の交換処理を行う場合に処理時間を
要し，高速な交換処理ができない。 プロセッサ内部でハード的またはソフト的にプログラ
ム関係のメモリ空間を完全に保護できないため，メモリ
プロテクトの信頼性に問題があった。
に，任意のデータ長の交換処理を行う場合に処理時間を
要し，高速な交換処理ができない。 プロセッサ内部でハード的またはソフト的にプログラ
ム関係のメモリ空間を完全に保護できないため，メモリ
プロテクトの信頼性に問題があった。
【０００９】従来のソフト処理によっては大容量のメ
モリについて管理することは処理時間がかかるため困難
であり，大量のデータを交換処理することが困難であっ
た。 本発明は上記の問題点を解決し，ソフト処理の軽減化及
び高速化と，データサイズに依存しない交換処理を実現
し，データ空間の信頼性を向上すると共にバッファメモ
リ空間の大容量化を達成できるデータの交換処理方法及
び装置を提供することを目的とする。
モリについて管理することは処理時間がかかるため困難
であり，大量のデータを交換処理することが困難であっ
た。 本発明は上記の問題点を解決し，ソフト処理の軽減化及
び高速化と，データサイズに依存しない交換処理を実現
し，データ空間の信頼性を向上すると共にバッファメモ
リ空間の大容量化を達成できるデータの交換処理方法及
び装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】図１は本発明の原理構成
図である。図１は本発明による１〜３の各部により構成
される交換処理装置の原理構成を示し，図中，１は端末
やＬＡＮ等と接続する複数の回線を収容するモジュール
（＃１，＃２だけ示す）であり，他のモジュールとの間
でデータを送受信してデータの交換処理を行う。２はモ
ジュール間でデータ（ヘッダを除いた実データを意味
し，これをフレームと呼ぶ）を転送するためのフレーム
転送バス，３は複数のモジュールのプロセッサ間でヘッ
ダや転送制御用の制御データを転送するプロセッサ間通
信バスである。フレーム転送バス２とプロセッサ間通信
バス３は，論理的に分離された２つのバスであるが，物
理的には同じ線路で構成して，時分割多重，周波数多重
等により共用することができる。
図である。図１は本発明による１〜３の各部により構成
される交換処理装置の原理構成を示し，図中，１は端末
やＬＡＮ等と接続する複数の回線を収容するモジュール
（＃１，＃２だけ示す）であり，他のモジュールとの間
でデータを送受信してデータの交換処理を行う。２はモ
ジュール間でデータ（ヘッダを除いた実データを意味
し，これをフレームと呼ぶ）を転送するためのフレーム
転送バス，３は複数のモジュールのプロセッサ間でヘッ
ダや転送制御用の制御データを転送するプロセッサ間通
信バスである。フレーム転送バス２とプロセッサ間通信
バス３は，論理的に分離された２つのバスであるが，物
理的には同じ線路で構成して，時分割多重，周波数多重
等により共用することができる。
【００１１】モジュール１（＃１の内部だけ示し，＃２
の内部は図示省略されているが同様の構成）において，
１０は送受信されるデータのヘッダがキュー形式で格納
されるヘッダ格納部，１１は送受信データの実データ
（フレーム）がキュー形式で格納されるデータ格納部，
１２は前記１０及び１１を管理するメモリ管理部，１３
は回線との間でフレームを送受信する回線データ処理
部，１４はバス２，３を介して他のモジュールとの間で
ヘッダ，データ，制御データの転送制御を行うデータ転
送処理部，１５は全体を処理するプロセッサである。
の内部は図示省略されているが同様の構成）において，
１０は送受信されるデータのヘッダがキュー形式で格納
されるヘッダ格納部，１１は送受信データの実データ
（フレーム）がキュー形式で格納されるデータ格納部，
１２は前記１０及び１１を管理するメモリ管理部，１３
は回線との間でフレームを送受信する回線データ処理
部，１４はバス２，３を介して他のモジュールとの間で
ヘッダ，データ，制御データの転送制御を行うデータ転
送処理部，１５は全体を処理するプロセッサである。
【００１２】本発明はそれぞれ複数の回線が接続された
複数のモジュールをフレーム転送バス２及びプロセッサ
間通信バスで結合することにより交換処理装置を構成
し，複数の交換処理装置を回線により接続することによ
り交換網が構成され，各モジュールは，ヘッダとデータ
をそれぞれ格納する格納部を設け，回線から入力するセ
ル，パケットまたはフレーム等のデータのヘッダとデー
タとをそれぞれ格納し，ヘッダの内容として送信先（宛
先），送信元及び実データの格納位置情報等を含めてプ
ロセッサ間通信バス上へ出力し，送信先のモジュールが
これを取り込むと，送信元に対してデータの転送要求を
表すデータをプロセッサ間通信バス３を介して送信し，
これに応じて送信元からデータ格納部のデータをフレー
ム転送バスを介して送信するものである。
複数のモジュールをフレーム転送バス２及びプロセッサ
間通信バスで結合することにより交換処理装置を構成
し，複数の交換処理装置を回線により接続することによ
り交換網が構成され，各モジュールは，ヘッダとデータ
をそれぞれ格納する格納部を設け，回線から入力するセ
ル，パケットまたはフレーム等のデータのヘッダとデー
タとをそれぞれ格納し，ヘッダの内容として送信先（宛
先），送信元及び実データの格納位置情報等を含めてプ
ロセッサ間通信バス上へ出力し，送信先のモジュールが
これを取り込むと，送信元に対してデータの転送要求を
表すデータをプロセッサ間通信バス３を介して送信し，
これに応じて送信元からデータ格納部のデータをフレー
ム転送バスを介して送信するものである。
【００１３】
【作用】交換処理装置を構成する複数のモジュールの中
の一つのモジュール１において，回線データ処理部１３
に回線から先頭データ（送信先，送信元，データ長等を
含む）と送信すべきデータ（実データ）とで構成するセ
ル，パケット，フレーム等の何れか一つのデータが入力
すると，回線データ処理部１３により起動したメモリ管
理部１２の制御によりその中の先頭データ（ヘッダ）が
ヘッダ格納部１０に格納され，実データをデータ格納部
１１に格納する。回線から送られてくるデータにヘッダ
が付加されていない場合は，回線から受信した実データ
の中の固定領域に設定された送信先や送信元の情報を元
に決められたフォーマットのヘッダが生成される。
の一つのモジュール１において，回線データ処理部１３
に回線から先頭データ（送信先，送信元，データ長等を
含む）と送信すべきデータ（実データ）とで構成するセ
ル，パケット，フレーム等の何れか一つのデータが入力
すると，回線データ処理部１３により起動したメモリ管
理部１２の制御によりその中の先頭データ（ヘッダ）が
ヘッダ格納部１０に格納され，実データをデータ格納部
１１に格納する。回線から送られてくるデータにヘッダ
が付加されていない場合は，回線から受信した実データ
の中の固定領域に設定された送信先や送信元の情報を元
に決められたフォーマットのヘッダが生成される。
【００１４】実データがメモリ管理部１２の制御により
データ格納部１１へ格納されると，データ格納部１１の
メモリ空間上の位置を表すインデックス情報がヘッダ格
納部１０の対応するヘッダ情報の一部として設定され，
同時に送信先のモジュール及び送信元モジュールの識別
番号が設定される処理が行われる。この中に，実データ
のデータサイズ（レングス）等を含めることができる。
なお，実データをデータ格納部１１に格納する場合，メ
モリ管理部１２は，予め決められた一定量のブロック
（キュー）に格納して，回線から可変長データとして長
いデータが入力すると，複数のブロックを順次チェイン
するディスクリプタチェインの形式で格納し，ヘッダ内
には先頭のディスクリプタが格納される。
データ格納部１１へ格納されると，データ格納部１１の
メモリ空間上の位置を表すインデックス情報がヘッダ格
納部１０の対応するヘッダ情報の一部として設定され，
同時に送信先のモジュール及び送信元モジュールの識別
番号が設定される処理が行われる。この中に，実データ
のデータサイズ（レングス）等を含めることができる。
なお，実データをデータ格納部１１に格納する場合，メ
モリ管理部１２は，予め決められた一定量のブロック
（キュー）に格納して，回線から可変長データとして長
いデータが入力すると，複数のブロックを順次チェイン
するディスクリプタチェインの形式で格納し，ヘッダ内
には先頭のディスクリプタが格納される。
【００１５】実データが格納されると，ヘッダ格納部１
０に設定されたヘッダはデータ転送処理部１４からプロ
セッサ間通信バス３へ出力される。他のモジュールでは
プロセッサ間通信バス３上のヘッダをデータ転送処理部
１４で検出し，ヘッダ内の送信先の情報を識別して自モ
ジュール（または自モジュールの回線）を宛先とするか
否かを検出する。
０に設定されたヘッダはデータ転送処理部１４からプロ
セッサ間通信バス３へ出力される。他のモジュールでは
プロセッサ間通信バス３上のヘッダをデータ転送処理部
１４で検出し，ヘッダ内の送信先の情報を識別して自モ
ジュール（または自モジュールの回線）を宛先とするか
否かを検出する。
【００１６】送信先のモジュールが自モジュールを宛先
とするヘッダを検出すると，メモリ管理部１２の制御に
よりそのヘッダはヘッダ格納部１０に格納され，この
後，データ転送処理部１４から受信したヘッダの内容を
判別し，そのヘッダに対応する実データを引き出すこと
ができる場合は，実データの送信を指示する送信依頼を
送信元に宛ててプロセッサ間通信バス３上に出力する。
この送信依頼が送信元のモジュール１のデータ転送処理
部１４で検出されると，メモリ管理部１２を起動し，メ
モリ管理部１２はデータ格納部１１からチェイン形式に
格納されたデータを順次読み出し，データはデータ転送
処理部１４からフレーム転送バス２に送出される。
とするヘッダを検出すると，メモリ管理部１２の制御に
よりそのヘッダはヘッダ格納部１０に格納され，この
後，データ転送処理部１４から受信したヘッダの内容を
判別し，そのヘッダに対応する実データを引き出すこと
ができる場合は，実データの送信を指示する送信依頼を
送信元に宛ててプロセッサ間通信バス３上に出力する。
この送信依頼が送信元のモジュール１のデータ転送処理
部１４で検出されると，メモリ管理部１２を起動し，メ
モリ管理部１２はデータ格納部１１からチェイン形式に
格納されたデータを順次読み出し，データはデータ転送
処理部１４からフレーム転送バス２に送出される。
【００１７】送信先のモジュール１では，送信依頼を出
した後，フレーム転送バス２に送られてくるデータをメ
モリ管理部１２の制御により順次データ格納部１１に格
納する。このようにしてヘッダと実データが宛先のモジ
ュール１に転送されると，宛先の回線に対して回線デー
タ処理部１３からヘッダと実データの順に送信される。
した後，フレーム転送バス２に送られてくるデータをメ
モリ管理部１２の制御により順次データ格納部１１に格
納する。このようにしてヘッダと実データが宛先のモジ
ュール１に転送されると，宛先の回線に対して回線デー
タ処理部１３からヘッダと実データの順に送信される。
【００１８】回線からのデータを受信したモジュール
は，そのデータの送信先として同じモジュール内の他の
回線であることが分かると，フレーム転送バス２，プロ
セッサ間通信バス３を介することなく，ヘッダ格納部１
０，データ格納部１１からヘッダとデータを取り出して
回線データ処理部１３から相手回線へ転送する。
は，そのデータの送信先として同じモジュール内の他の
回線であることが分かると，フレーム転送バス２，プロ
セッサ間通信バス３を介することなく，ヘッダ格納部１
０，データ格納部１１からヘッダとデータを取り出して
回線データ処理部１３から相手回線へ転送する。
【００１９】また，モジュール１内に設けられたヘッダ
格納部１０とデータ格納部１１は，回線から受信したデ
ータを格納して他のモジュール（回線）へ送信するため
に使用されるが，他のモジュールからバスを介して受信
されたデータを格納するためにも使用するが，送信用と
受信用に分離して設けることもできる。
格納部１０とデータ格納部１１は，回線から受信したデ
ータを格納して他のモジュール（回線）へ送信するため
に使用されるが，他のモジュールからバスを介して受信
されたデータを格納するためにも使用するが，送信用と
受信用に分離して設けることもできる。
【００２０】
【実施例】図２は本発明の交換処理装置による交換網の
システム構成図である。図中，１００は交換処理装置を
表し，各交換処理装置は，１または複数のモジュール
１，フレーム転送バス２，プロセッサ間通信バス３とで
構成されている。各交換処理装置１００のモジュールに
は，他の交換処理装置との間でデータ転送（データ交
換）を行うための回線１０１，端末と接続する回線１０
２，ホスト装置と接続する回線１０３，ＬＡＮのインタ
フェースと接続する回線１０４等が接続されている。
システム構成図である。図中，１００は交換処理装置を
表し，各交換処理装置は，１または複数のモジュール
１，フレーム転送バス２，プロセッサ間通信バス３とで
構成されている。各交換処理装置１００のモジュールに
は，他の交換処理装置との間でデータ転送（データ交
換）を行うための回線１０１，端末と接続する回線１０
２，ホスト装置と接続する回線１０３，ＬＡＮのインタ
フェースと接続する回線１０４等が接続されている。
【００２１】この図２のシステム構成では，端末からデ
ータとしては，セル，パケット，フレーム等のフォーマ
ットをとることができる。データの構成として，送信
先，送信元等の情報を含むヘッダが実データに付加され
ている構成と，独立したヘッダが設けられないデータ
（実データの固定領域に送信先，送信元等の情報を含
む）の場合があるが，本発明では何れのデータ構成の場
合にも適用できるが，基本的には，回線から入力するデ
ータはフレームヘッダと可変長データとで構成する可変
長フレームであるものとする。なお，ヘッダが付加され
ていない場合は，実データに含まれた，送信先，送信元
等の情報に基づいて交換処理のためのヘッダが生成され
る。
ータとしては，セル，パケット，フレーム等のフォーマ
ットをとることができる。データの構成として，送信
先，送信元等の情報を含むヘッダが実データに付加され
ている構成と，独立したヘッダが設けられないデータ
（実データの固定領域に送信先，送信元等の情報を含
む）の場合があるが，本発明では何れのデータ構成の場
合にも適用できるが，基本的には，回線から入力するデ
ータはフレームヘッダと可変長データとで構成する可変
長フレームであるものとする。なお，ヘッダが付加され
ていない場合は，実データに含まれた，送信先，送信元
等の情報に基づいて交換処理のためのヘッダが生成され
る。
【００２２】図２に示す交換処理装置（図１に基本構成
を示す）１００の実施例の構成及び動作を以下に説明す
る。図３は本発明による交換処理装置を構成するモジュ
ールの実施例の構成図である。
を示す）１００の実施例の構成及び動作を以下に説明す
る。図３は本発明による交換処理装置を構成するモジュ
ールの実施例の構成図である。
【００２３】図３において，２，３は上記図１の同じ符
号のフレーム転送バス，プロセッサ間通信バスを表し，
２０〜２５は図１の１０〜１５の各部に対応し，２０は
ヘッダを格納すると共にデータ格納のための管理情報を
格納するヘッダテーブル，２１は実データを格納するデ
ータバッファ，２２はメモリ管理部，２３は回線データ
処理部，２４はバスを介するデータの転送処理を行うデ
ータ転送処理部，２５はプロセッサ（ＭＰＵと表示：マ
イクロ・プロセッサ・ユニット），２６はＭＰＵ２５が
使用するデータやプログラムが格納されるメモリ（Ｍ
Ｍ），２７はＤＭＡＣ（ダイレクト・メモリ・アクセス
・コントローラ）や，入・出力装置，外部記憶装置等の
周辺装置（ペリフェラルで表示），２８はモジュール内
のプロセッサバス，２９は回線データ処理部とヘッダテ
ーブル２０，データバッファ２１でデータを相互に転送
するバスである。
号のフレーム転送バス，プロセッサ間通信バスを表し，
２０〜２５は図１の１０〜１５の各部に対応し，２０は
ヘッダを格納すると共にデータ格納のための管理情報を
格納するヘッダテーブル，２１は実データを格納するデ
ータバッファ，２２はメモリ管理部，２３は回線データ
処理部，２４はバスを介するデータの転送処理を行うデ
ータ転送処理部，２５はプロセッサ（ＭＰＵと表示：マ
イクロ・プロセッサ・ユニット），２６はＭＰＵ２５が
使用するデータやプログラムが格納されるメモリ（Ｍ
Ｍ），２７はＤＭＡＣ（ダイレクト・メモリ・アクセス
・コントローラ）や，入・出力装置，外部記憶装置等の
周辺装置（ペリフェラルで表示），２８はモジュール内
のプロセッサバス，２９は回線データ処理部とヘッダテ
ーブル２０，データバッファ２１でデータを相互に転送
するバスである。
【００２４】回線データ処理部２３には，複数の回線が
接続され，各回線は端末や，ＬＡＮに接続するインタフ
ェース，他のモジュールに接続する中継回線等が接続さ
れる。
接続され，各回線は端末や，ＬＡＮに接続するインタフ
ェース，他のモジュールに接続する中継回線等が接続さ
れる。
【００２５】図３の動作を説明すると，回線から回線デ
ータ処理部２３にデータ（セル，フレーム，パケット
等）が転送されてくると，回線データ処理部２３は，メ
モリ管理部２２を駆動して，受け取ったデータを格納す
る動作を開始させる。メモリ管理部２２は受信したデー
タにヘッダが付加されていると，そのヘッダをヘッダテ
ーブル２０に格納するが，付加されていない場合は，モ
ジュール間の交換を行うためのヘッダを生成する。この
時，ヘッダテーブル２０に格納されるヘッダの内容は，
図３に示すように，フレームヘッダ（先頭を表示するフ
ラグや制御情報等），ＩＤ（送信元や送信先の回線番
号），レングス（データサイズ），及びエラー情報（輻
輳状態の表示やエラー検出のためのＣＲＣ情報等）が含
まれている。このヘッダテーブル２０の作成または，入
力したヘッダの内容の更新は，メモリ管理部２２により
実データをデータバッファ２１に格納した時に行われ
る。
ータ処理部２３にデータ（セル，フレーム，パケット
等）が転送されてくると，回線データ処理部２３は，メ
モリ管理部２２を駆動して，受け取ったデータを格納す
る動作を開始させる。メモリ管理部２２は受信したデー
タにヘッダが付加されていると，そのヘッダをヘッダテ
ーブル２０に格納するが，付加されていない場合は，モ
ジュール間の交換を行うためのヘッダを生成する。この
時，ヘッダテーブル２０に格納されるヘッダの内容は，
図３に示すように，フレームヘッダ（先頭を表示するフ
ラグや制御情報等），ＩＤ（送信元や送信先の回線番
号），レングス（データサイズ），及びエラー情報（輻
輳状態の表示やエラー検出のためのＣＲＣ情報等）が含
まれている。このヘッダテーブル２０の作成または，入
力したヘッダの内容の更新は，メモリ管理部２２により
実データをデータバッファ２１に格納した時に行われ
る。
【００２６】図４はヘッダテーブルとデータバッファの
データ構成の例を示す。図４の２０ａ，２０ｂはヘッダ
テーブル２０を構成し，２０ａはヘッダ格納領域，２０
ｂはディスクリプタの格納領域である。ヘッダ格納領域
２０ａの上記図３に示す回線から受信したフレームヘッ
ダ，ＩＤ，レングス等を含むヘッダは，宛先のモジュー
ルに対し転送するためにメモリ管理部２２により（また
はＭＰＵ２５により）解析処理されて，図４に示すよう
な内容に設定される。その内容は，送信元ボードＩＤ
（受信したヘッダに設定された送信元の回線論理番号か
ら，テーブルを用いて回線が収容されたボードＩＤに変
換して得られる），先頭ディスクリプタＮｏ．（データ
バッファ２１上に格納する実データの位置を表すインデ
ックスであるディスクリプタチェインの先頭ディスクリ
プタの番号），送信先ボードＩＤ（送信先回線のＩＤ，
送信先モジュールの表示を含む），及びエラー情報とで
構成される。
データ構成の例を示す。図４の２０ａ，２０ｂはヘッダ
テーブル２０を構成し，２０ａはヘッダ格納領域，２０
ｂはディスクリプタの格納領域である。ヘッダ格納領域
２０ａの上記図３に示す回線から受信したフレームヘッ
ダ，ＩＤ，レングス等を含むヘッダは，宛先のモジュー
ルに対し転送するためにメモリ管理部２２により（また
はＭＰＵ２５により）解析処理されて，図４に示すよう
な内容に設定される。その内容は，送信元ボードＩＤ
（受信したヘッダに設定された送信元の回線論理番号か
ら，テーブルを用いて回線が収容されたボードＩＤに変
換して得られる），先頭ディスクリプタＮｏ．（データ
バッファ２１上に格納する実データの位置を表すインデ
ックスであるディスクリプタチェインの先頭ディスクリ
プタの番号），送信先ボードＩＤ（送信先回線のＩＤ，
送信先モジュールの表示を含む），及びエラー情報とで
構成される。
【００２７】上記ヘッダを図３の回線データ処理部２３
から受信すると，メモリ管理部２２はヘッダのレングス
（データ長）を識別すると共に，データバッファ２１の
空きブロックのチェインの先頭を識別して，回線から受
け取る実データ（フレーム）をディスクリプタチェイン
により格納するための制御を行う。このため，このヘッ
ダ用に使用するディスクリプタの先頭の番号（ディスク
リプタの格納領域２０ｂ上のアドレスＤＡ０を表す）が
ヘッダ格納領域２０ａに格納され，そのディスクリプタ
の格納領域２０ｂの該当するアドレスＤＡ０に，データ
バッファ２１上のデータの先頭が格納されるブロックの
先頭アドレスＡＤ０，ワード数，及びこのブロックに後
続する次ディスクリプタの先頭アドレスＤＡ１及び制御
ビット（フレームの先頭／最終等を表示するビット等）
が設定される。
から受信すると，メモリ管理部２２はヘッダのレングス
（データ長）を識別すると共に，データバッファ２１の
空きブロックのチェインの先頭を識別して，回線から受
け取る実データ（フレーム）をディスクリプタチェイン
により格納するための制御を行う。このため，このヘッ
ダ用に使用するディスクリプタの先頭の番号（ディスク
リプタの格納領域２０ｂ上のアドレスＤＡ０を表す）が
ヘッダ格納領域２０ａに格納され，そのディスクリプタ
の格納領域２０ｂの該当するアドレスＤＡ０に，データ
バッファ２１上のデータの先頭が格納されるブロックの
先頭アドレスＡＤ０，ワード数，及びこのブロックに後
続する次ディスクリプタの先頭アドレスＤＡ１及び制御
ビット（フレームの先頭／最終等を表示するビット等）
が設定される。
【００２８】データバッファ２１の先頭のブロック（デ
ータ１）に後続するブロックにデータ２が格納される場
合は，ディスクリプタの格納領域２０ｂの前のディスク
リプタからチェインされたアドレスＤＡ１に対応するデ
ィスクリプタが格納され，その中にデータバッファ２１
の次のブロックのデータ先頭アドレスＡＤ１，ワード数
等が同様に格納される。
ータ１）に後続するブロックにデータ２が格納される場
合は，ディスクリプタの格納領域２０ｂの前のディスク
リプタからチェインされたアドレスＤＡ１に対応するデ
ィスクリプタが格納され，その中にデータバッファ２１
の次のブロックのデータ先頭アドレスＡＤ１，ワード数
等が同様に格納される。
【００２９】こうして回線データ処理部２３を介して回
線からのデータが順次データバッファ２１のメモリ管理
部２２により指定された各ブロック（キューと呼ばれ
る）のチェインにより順次受信される。このデータバッ
ファ２１のキューの総数は，回線速度に応じて決定す
る。また，各モジュール内の回線のそれぞれに対して一
定のキューが割り当てられているが，一時的に大量のデ
ータが入ってきた場合には，空いているキュー（共通の
予備キューを設けてもよい）に入れ，輻輳が起こったこ
とを表示するためヘッダ情報の中にエラー情報を設定す
る。これにより，回線系からデータを受信する側は送信
先のモジュールに対して輻輳制御（送信先モジュールが
輻輳状態を認識してデータの取り出しを早く行わせる
か，データが入力する回線に対して送信を停止させる等
を行う制御）をさせることができる。
線からのデータが順次データバッファ２１のメモリ管理
部２２により指定された各ブロック（キューと呼ばれ
る）のチェインにより順次受信される。このデータバッ
ファ２１のキューの総数は，回線速度に応じて決定す
る。また，各モジュール内の回線のそれぞれに対して一
定のキューが割り当てられているが，一時的に大量のデ
ータが入ってきた場合には，空いているキュー（共通の
予備キューを設けてもよい）に入れ，輻輳が起こったこ
とを表示するためヘッダ情報の中にエラー情報を設定す
る。これにより，回線系からデータを受信する側は送信
先のモジュールに対して輻輳制御（送信先モジュールが
輻輳状態を認識してデータの取り出しを早く行わせる
か，データが入力する回線に対して送信を停止させる等
を行う制御）をさせることができる。
【００３０】また，回線に送信するモジュールは，受信
ヘッダ情報の量及び受信側の輻輳状態によって，データ
の引き出しを行うかどうかを決定する。データバッファ
２１に回線から受信したフレーム（実データ）のデータ
が全部格納されると，データ転送処理部２４は，メモリ
管理部２２を制御してヘッダテーブル２０内のヘッダ
（図４の２０ａの内容）を読出してプロセッサ間通信バ
ス３へ送出する。
ヘッダ情報の量及び受信側の輻輳状態によって，データ
の引き出しを行うかどうかを決定する。データバッファ
２１に回線から受信したフレーム（実データ）のデータ
が全部格納されると，データ転送処理部２４は，メモリ
管理部２２を制御してヘッダテーブル２０内のヘッダ
（図４の２０ａの内容）を読出してプロセッサ間通信バ
ス３へ送出する。
【００３１】このプロセッサ間通信バス３に出力された
ヘッダの中の送信先ボードＩＤは，他のモジュールのデ
ータ転送処理部２４において監視されて，自モジュール
のボードＩＤを検出すると，データ転送処理部２４は受
信したヘッダをヘッダテーブル２０に格納する。そし
て，ＭＰＵ２５にヘッダ格納状態を通知し，ＭＰＵが処
理を行い，そのヘッダに対応するフレーム（実データ）
の転送指示のコマンドをデータ転送処理部２４からプロ
セッサ間通信バス３へ出力する。この転送指示には，受
信したヘッダに含まれるデータ（送信元，先頭ディスク
リプタ番号等）の一部を含む。
ヘッダの中の送信先ボードＩＤは，他のモジュールのデ
ータ転送処理部２４において監視されて，自モジュール
のボードＩＤを検出すると，データ転送処理部２４は受
信したヘッダをヘッダテーブル２０に格納する。そし
て，ＭＰＵ２５にヘッダ格納状態を通知し，ＭＰＵが処
理を行い，そのヘッダに対応するフレーム（実データ）
の転送指示のコマンドをデータ転送処理部２４からプロ
セッサ間通信バス３へ出力する。この転送指示には，受
信したヘッダに含まれるデータ（送信元，先頭ディスク
リプタ番号等）の一部を含む。
【００３２】送信元のモジュールのデータ転送処理部２
４で自モジュールに対する転送指示のコマンドを検出す
ると，メモリ管理部２２は該当データを転送するようデ
ータ転送処理部２４に対して転送指示を行う。メモリ管
理部２２は，転送指示されたディスクリプタ番号を用い
て，データバッファ２１からディスクリプタチェインが
終了するまで，データを読出し，読出されたデータはデ
ータ転送処理部２４からフレーム転送バス２上へ送出さ
れる。
４で自モジュールに対する転送指示のコマンドを検出す
ると，メモリ管理部２２は該当データを転送するようデ
ータ転送処理部２４に対して転送指示を行う。メモリ管
理部２２は，転送指示されたディスクリプタ番号を用い
て，データバッファ２１からディスクリプタチェインが
終了するまで，データを読出し，読出されたデータはデ
ータ転送処理部２４からフレーム転送バス２上へ送出さ
れる。
【００３３】フレーム転送バス２に送出されたデータ
は，転送指示を出したモジュール（送信先モジュール）
のデータ転送処理部２４において受信されて，メモリ管
理部２２によりデータバッファ２１へ回線からのデータ
受信の場合と同様に，ディスクリプタチェインを形成し
て格納される。
は，転送指示を出したモジュール（送信先モジュール）
のデータ転送処理部２４において受信されて，メモリ管
理部２２によりデータバッファ２１へ回線からのデータ
受信の場合と同様に，ディスクリプタチェインを形成し
て格納される。
【００３４】送信先モジュールのヘッダテーブル２０，
データバッファ２１にそれぞれヘッダと実データが格納
されると，ＭＰＵ２５からデータ転送処理部２４に対し
送信確認を送出するよう指示が出され，データ転送処理
部２４はプロセッサ間通信バス３に対して送信確認を送
出する。送信元モジュールではデータ転送処理部２４で
この送信確認を受け取ると，メモリ管理部２２はそれま
で使用していたヘッダテーブル２０とデータバッファ２
１のメモリ領域を解放する。
データバッファ２１にそれぞれヘッダと実データが格納
されると，ＭＰＵ２５からデータ転送処理部２４に対し
送信確認を送出するよう指示が出され，データ転送処理
部２４はプロセッサ間通信バス３に対して送信確認を送
出する。送信元モジュールではデータ転送処理部２４で
この送信確認を受け取ると，メモリ管理部２２はそれま
で使用していたヘッダテーブル２０とデータバッファ２
１のメモリ領域を解放する。
【００３５】一方，送信先モジュールでは，受け取った
データについて，そのヘッダ（ヘッダテーブル２０に格
納）に表示された送信先ボードＩＤにより識別された送
信先の回線に対して送信が行われる。なお，ヘッダテー
ブル２０の送信先の回線の種別（端末，ＬＡＮ，中継回
線等）によりヘッダテーブル２０のヘッダに必要な情報
が設定される。
データについて，そのヘッダ（ヘッダテーブル２０に格
納）に表示された送信先ボードＩＤにより識別された送
信先の回線に対して送信が行われる。なお，ヘッダテー
ブル２０の送信先の回線の種別（端末，ＬＡＮ，中継回
線等）によりヘッダテーブル２０のヘッダに必要な情報
が設定される。
【００３６】上記に説明した図３及び図４の構成によ
る，具体的な動作シーケンスを図５乃至図７を用いて説
明する。図５は２つのモジュールの間のデータ交換にお
けるデータの流れの説明図，図６は正常時のデータ送受
信のシーケンス，図７は異常時のデータ送受信のシーケ
ンスである。
る，具体的な動作シーケンスを図５乃至図７を用いて説
明する。図５は２つのモジュールの間のデータ交換にお
けるデータの流れの説明図，図６は正常時のデータ送受
信のシーケンス，図７は異常時のデータ送受信のシーケ
ンスである。
【００３７】図５に示すモジュール１とモジュール２は
上記図３と同じ構成を備えているがヘッダテーブル２０
とデータバッファ２１だけ図示し他の各部は図示省略さ
れている。図５のモジュール１の回線からデータが受信
されると，図６に示すように回線データ処理部２３で受
信処理されて，メモリ管理部２２の制御によりデータバ
ッファ２１にデータが格納される。この例では，入力す
るデータにヘッダが付加されていないものとし，メモリ
管理部２２の制御により実データの固定領域に含まれた
送信先，送信元等を表す情報を元に送信元，先頭ディス
クリプタ番号，送信先，エラー情報等のヘッダが生成さ
れる。
上記図３と同じ構成を備えているがヘッダテーブル２０
とデータバッファ２１だけ図示し他の各部は図示省略さ
れている。図５のモジュール１の回線からデータが受信
されると，図６に示すように回線データ処理部２３で受
信処理されて，メモリ管理部２２の制御によりデータバ
ッファ２１にデータが格納される。この例では，入力す
るデータにヘッダが付加されていないものとし，メモリ
管理部２２の制御により実データの固定領域に含まれた
送信先，送信元等を表す情報を元に送信元，先頭ディス
クリプタ番号，送信先，エラー情報等のヘッダが生成さ
れる。
【００３８】このヘッダ情報は，プロセッサ間通信バス
３に転送される（図５，図６のの動作）。この時，モ
ジュール間転送を行う送信側のモジュール１は，今送信
したヘッダ情報をヘッダテーブル２０に保管する。ヘッ
ダ情報を受信したモジュール２は該当する回線系の空き
具合に応じて，そのデータを引き出す動作を行う。この
場合，モジュール２は図６に示すように，メモリ管理部
２２からＭＰＵ２５にヘッダ受信通知が送られると，Ｍ
ＰＵ２５はデータ転送処理部２４に対してデータ転送指
示を出し，データ転送処理部２４はこれに応じて，モジ
ュール１に対してプロセッサ間通信バス３にデータ転送
要求（送信依頼と同じ）を送出する（図５，図６のの
動作）。
３に転送される（図５，図６のの動作）。この時，モ
ジュール間転送を行う送信側のモジュール１は，今送信
したヘッダ情報をヘッダテーブル２０に保管する。ヘッ
ダ情報を受信したモジュール２は該当する回線系の空き
具合に応じて，そのデータを引き出す動作を行う。この
場合，モジュール２は図６に示すように，メモリ管理部
２２からＭＰＵ２５にヘッダ受信通知が送られると，Ｍ
ＰＵ２５はデータ転送処理部２４に対してデータ転送指
示を出し，データ転送処理部２４はこれに応じて，モジ
ュール１に対してプロセッサ間通信バス３にデータ転送
要求（送信依頼と同じ）を送出する（図５，図６のの
動作）。
【００３９】送信依頼は，モジュール１のＭＰＵ２５に
対しソフト的にメモリを読み出すよう送信依頼のコマン
ドを送出する場合と，ＤＭＡＣ（ダイレクト・メモリ・
アクセス・コントローラ）のようにハード的な読み出し
を実行させる転送要求の何れかを実行させるコマンドを
送信することにより行う。
対しソフト的にメモリを読み出すよう送信依頼のコマン
ドを送出する場合と，ＤＭＡＣ（ダイレクト・メモリ・
アクセス・コントローラ）のようにハード的な読み出し
を実行させる転送要求の何れかを実行させるコマンドを
送信することにより行う。
【００４０】これに応じてモジュール１でソフト的また
はＤＭＡＣによりデータバッファ２１からデータを読出
すと，転送データがフレーム転送バス２からモジュール
２に送られる（図５，図６の）。モジュール２におい
てデータ受信が正常（受信データにエラーが無い）に実
行されると，図６に示すようにモジュール２のメモリ管
理部２２からＭＰＵ２５にデータ受信通知（正常を表
示）が送られる。
はＤＭＡＣによりデータバッファ２１からデータを読出
すと，転送データがフレーム転送バス２からモジュール
２に送られる（図５，図６の）。モジュール２におい
てデータ受信が正常（受信データにエラーが無い）に実
行されると，図６に示すようにモジュール２のメモリ管
理部２２からＭＰＵ２５にデータ受信通知（正常を表
示）が送られる。
【００４１】ＭＰＵ２５がデータ転送処理部２４に対し
送信確認を転送するよう要求すると，データ転送処理部
２４は送信確認（正常受信を表示）をプロセッサ間通信
バスを介してモジュール１に送信する（図５，図６の
）。また，モジュール２では，受信したデータを送信
先の回線へ転送するようメモリ管理部２２に要求する。
これに応じてメモリ管理部２２は，回線データ処理部２
３から回線へデータを送信する。
送信確認を転送するよう要求すると，データ転送処理部
２４は送信確認（正常受信を表示）をプロセッサ間通信
バスを介してモジュール１に送信する（図５，図６の
）。また，モジュール２では，受信したデータを送信
先の回線へ転送するようメモリ管理部２２に要求する。
これに応じてメモリ管理部２２は，回線データ処理部２
３から回線へデータを送信する。
【００４２】モジュール２が，複数個のポート（モジュ
ール）からデータの転送を受けた場合，ヘッダ情報をヘ
ッダテーブルに到着順に入れておいて，到着順に引き出
し回線（端末等の送信先装置が接続された回線）にデー
タを送信する。
ール）からデータの転送を受けた場合，ヘッダ情報をヘ
ッダテーブルに到着順に入れておいて，到着順に引き出
し回線（端末等の送信先装置が接続された回線）にデー
タを送信する。
【００４３】モジュール１では，データ転送処理部２４
で送信確認を受信すると，メモリ管理部２２に対しヘッ
ダテーブル２０とデータバッファ２１の解放を指示す
る。図７の場合，モジュール２がモジュール１からの転
送（図７の）したヘッダを受信・格納して，ＭＰＵ２
５にヘッダ受信を通知した時，ＭＰＵ２５がデータ転送
処理部２４に対して，メモリ（データバッファ）の空き
容量の関係から必要部（受信可能または受信して意味の
あるデータ）のみのデータ転送を要求するよう指示した
例である。この場合，モジュール２のデータ転送処理部
２４は必要部のみのデータ転送要求をプロセッサ間通信
バス３に送信する（図７の）。この転送指示を受けた
モジュール１から要求された部分のデータを転送する
（図７の）。
で送信確認を受信すると，メモリ管理部２２に対しヘッ
ダテーブル２０とデータバッファ２１の解放を指示す
る。図７の場合，モジュール２がモジュール１からの転
送（図７の）したヘッダを受信・格納して，ＭＰＵ２
５にヘッダ受信を通知した時，ＭＰＵ２５がデータ転送
処理部２４に対して，メモリ（データバッファ）の空き
容量の関係から必要部（受信可能または受信して意味の
あるデータ）のみのデータ転送を要求するよう指示した
例である。この場合，モジュール２のデータ転送処理部
２４は必要部のみのデータ転送要求をプロセッサ間通信
バス３に送信する（図７の）。この転送指示を受けた
モジュール１から要求された部分のデータを転送する
（図７の）。
【００４４】モジュール２のデータ転送処理部２４でデ
ータを受信した時にエラーを検出すると，ＭＰＵ２５に
データ受信通知（エラーを表示）を送ると，ＭＰＵ２５
はデータ転送部に対し送信確認転送要求（再送要求を含
む）を送信するよう指示する。これに応じてデータ転送
処理部２４は，送信確認と再送要求をモジュール１に対
し送出する（図７の）。モジュール１はこれをデータ
転送処理部２４で受信すると，ＭＰＵ２５に再送処理を
通知し，メモリ管理部２２に対し転送指示し，これによ
り再送が行われる。
ータを受信した時にエラーを検出すると，ＭＰＵ２５に
データ受信通知（エラーを表示）を送ると，ＭＰＵ２５
はデータ転送部に対し送信確認転送要求（再送要求を含
む）を送信するよう指示する。これに応じてデータ転送
処理部２４は，送信確認と再送要求をモジュール１に対
し送出する（図７の）。モジュール１はこれをデータ
転送処理部２４で受信すると，ＭＰＵ２５に再送処理を
通知し，メモリ管理部２２に対し転送指示し，これによ
り再送が行われる。
【００４５】図７に示すように，モジュール間のデータ
転送でエラーが発生した場合は，モジュール２からモジ
ュール１のデータを再度引き出すことができる。これに
対し，モジュール１が回線からデータを受信した時に，
輻輳（データバッファ２１の容量が不足したり）やエラ
ーを検出した場合は，ヘッダ情報にエラー情報を付加し
て，相手モジュール２に送信して，そのモジュール２に
よってモジュール１上のデータ破棄や，必要データのみ
の引き出しの判断を行う。
転送でエラーが発生した場合は，モジュール２からモジ
ュール１のデータを再度引き出すことができる。これに
対し，モジュール１が回線からデータを受信した時に，
輻輳（データバッファ２１の容量が不足したり）やエラ
ーを検出した場合は，ヘッダ情報にエラー情報を付加し
て，相手モジュール２に送信して，そのモジュール２に
よってモジュール１上のデータ破棄や，必要データのみ
の引き出しの判断を行う。
【００４６】上記の図３に示す交換処理装置の実施例の
場合，各モジュールにヘッダ及びデータを格納するメモ
リを設けている。ところが，各モジュールでメモリを設
けると，各モジュールにおけるデータ転送の状況により
メモリの使用率がアンバランスとなり，一方のモジュー
ルではメモリが空いている時，他のモジュールで高速
で，大量のデータを転送するとメモリ容量が不足する等
の事態が発生する。
場合，各モジュールにヘッダ及びデータを格納するメモ
リを設けている。ところが，各モジュールでメモリを設
けると，各モジュールにおけるデータ転送の状況により
メモリの使用率がアンバランスとなり，一方のモジュー
ルではメモリが空いている時，他のモジュールで高速
で，大量のデータを転送するとメモリ容量が不足する等
の事態が発生する。
【００４７】これを解決するための実施例の構成を以下
に説明する。図８は共通バッファモジュールを設けた交
換処理装置の構成例，図９は共通バッファモジュールの
構成図である。
に説明する。図８は共通バッファモジュールを設けた交
換処理装置の構成例，図９は共通バッファモジュールの
構成図である。
【００４８】図８において，４は複数個（＃１〜＃Ｎ）
設けられたモジュール，５は複数個のモジュール４が使
用する共通バッファモジュール，６はモジュール間転送
送信側バス，７はモジュール間転送受信側バスである。
各モジュール４において，４ａはこのモジュールに接続
された回線との間でデータを送受信する制御を行う回線
データ処理部，４ｂは回線から受け取ったデータを共通
バッファモジュール５へ送信する制御を行うデータ送信
制御部，４ｃは共通バッファモジュール５のデータを自
モジュールの回線へ転送するために，共通バッファモジ
ュール５から引き出して受信する制御を行うデータ受信
制御部である。従って，各モジュール４には最低限のバ
ッファを備える以外に，データ格納用のメモリは存在し
ない。
設けられたモジュール，５は複数個のモジュール４が使
用する共通バッファモジュール，６はモジュール間転送
送信側バス，７はモジュール間転送受信側バスである。
各モジュール４において，４ａはこのモジュールに接続
された回線との間でデータを送受信する制御を行う回線
データ処理部，４ｂは回線から受け取ったデータを共通
バッファモジュール５へ送信する制御を行うデータ送信
制御部，４ｃは共通バッファモジュール５のデータを自
モジュールの回線へ転送するために，共通バッファモジ
ュール５から引き出して受信する制御を行うデータ受信
制御部である。従って，各モジュール４には最低限のバ
ッファを備える以外に，データ格納用のメモリは存在し
ない。
【００４９】共通バッファモジュール５（その構成は図
９を用いて後述する）には，各モジュール４に対応する
バッファが割り当てられ，その割り当ては状況に応じて
可変である。
９を用いて後述する）には，各モジュール４に対応する
バッファが割り当てられ，その割り当ては状況に応じて
可変である。
【００５０】また，モジュール間転送送信側バス６及び
モジュール間転送受信側バス７は，それぞれヘッダ転送
用とデータ（フレーム）転送用の，上記図３に示すプロ
セッサ間通信バス３とフレーム転送バス２と同様の論理
的に分離された２つのバスを備え，モジュール間転送送
信側バス６にはバスの使用権を要求する信号（ＲＥＱ信
号）を伝送するＲＥＱ信号線６１〜６Ｎと，共通バッフ
ァモジュール５から各モジュール４へ使用許可信号（Ａ
ＣＫ信号）を伝送するＡＣＫ信号線６１〜６Ｎが含まれ
ている。モジュール間転送受信側バス７には共通バッフ
ァモジュール５に対し送信依頼を行う信号線７１〜７Ｎ
が含まれている。
モジュール間転送受信側バス７は，それぞれヘッダ転送
用とデータ（フレーム）転送用の，上記図３に示すプロ
セッサ間通信バス３とフレーム転送バス２と同様の論理
的に分離された２つのバスを備え，モジュール間転送送
信側バス６にはバスの使用権を要求する信号（ＲＥＱ信
号）を伝送するＲＥＱ信号線６１〜６Ｎと，共通バッフ
ァモジュール５から各モジュール４へ使用許可信号（Ａ
ＣＫ信号）を伝送するＡＣＫ信号線６１〜６Ｎが含まれ
ている。モジュール間転送受信側バス７には共通バッフ
ァモジュール５に対し送信依頼を行う信号線７１〜７Ｎ
が含まれている。
【００５１】なお，モジュール間転送送信側バス６は共
通バッファモジュール５においてバスアービトレーショ
（バス使用権の調停）が行われる。図８の動作を説明す
ると，モジュールは４に回線からデータが入力すると，
回線データ処理部４ａはデータ送信制御部４ｂに指示し
てモジュール間転送送信側バス６の使用権を獲得させ
る。使用権が獲得されると受信したデータは，データ送
信制御部４ｂからモジュール間転送送信側バス６を通っ
て共通バッファ５へ送信される。この場合，回線からの
受信データにヘッダが付加されていないと，上記図３の
モジュールの動作と同様にデータの先頭部の送信先を識
別して送信先モジュールのＩＤを含むヘッダを生成さ
れ，ヘッダ及び実データがモジュール間転送送信側バス
６を介して共通バッファモジュール５へ送信される。
通バッファモジュール５においてバスアービトレーショ
（バス使用権の調停）が行われる。図８の動作を説明す
ると，モジュールは４に回線からデータが入力すると，
回線データ処理部４ａはデータ送信制御部４ｂに指示し
てモジュール間転送送信側バス６の使用権を獲得させ
る。使用権が獲得されると受信したデータは，データ送
信制御部４ｂからモジュール間転送送信側バス６を通っ
て共通バッファ５へ送信される。この場合，回線からの
受信データにヘッダが付加されていないと，上記図３の
モジュールの動作と同様にデータの先頭部の送信先を識
別して送信先モジュールのＩＤを含むヘッダを生成さ
れ，ヘッダ及び実データがモジュール間転送送信側バス
６を介して共通バッファモジュール５へ送信される。
【００５２】共通バッファモジュール５ではモジュール
間転送送信側バス６からのヘッダ及び実データを，ヘッ
ダを識別して送信先に対応するバッファエリアへ格納す
る。このバッファエリアのヘッダは，共通バッファモジ
ュール５からモジュール間転送受信側バス７へ送出され
る。各モジュール４では，データ受信制御部４ｃで自モ
ジュールを送信先とするヘッダを検出すると，共通バッ
ファモジュール５に対しデータを引き出すために送信依
頼を発生する。
間転送送信側バス６からのヘッダ及び実データを，ヘッ
ダを識別して送信先に対応するバッファエリアへ格納す
る。このバッファエリアのヘッダは，共通バッファモジ
ュール５からモジュール間転送受信側バス７へ送出され
る。各モジュール４では，データ受信制御部４ｃで自モ
ジュールを送信先とするヘッダを検出すると，共通バッ
ファモジュール５に対しデータを引き出すために送信依
頼を発生する。
【００５３】これに対し共通バッファモジュール５では
バスが空いていると，該当するバッファエリアから対応
するデータを取り出してモジュール間転送受信側バス７
に転送し，送信依頼を発行したモジュール５はこのデー
タをデータ受信制御部４ｃで取り込み，相手先の回線へ
回線データ処理部４ａを介して転送する。
バスが空いていると，該当するバッファエリアから対応
するデータを取り出してモジュール間転送受信側バス７
に転送し，送信依頼を発行したモジュール５はこのデー
タをデータ受信制御部４ｃで取り込み，相手先の回線へ
回線データ処理部４ａを介して転送する。
【００５４】次に図９に示す共通バッファモジュールの
実施例の構成を説明する。図９において，５０はモジュ
ール間転送送信側バス６（図８参照）のバス使用権を調
停する送信側アービタ，５１はモジュール間転送受信側
バス７（図８参照）のバス使用権を調停する受信側アー
ビタ，５２は後述する各モジュールに対応するバッファ
エリアにヘッダ及びデータの書込みと，読出しを管理す
るメモリ管理部，５３−１ａ，５３−１ｂ〜５３−Ｎ
ａ，５３−Ｎｂは，モジュール４の各番号（＃１〜＃
Ｎ）に対応して設けられたバッファであり，５３−１ａ
〜Ｎａはヘッダを格納するヘッダバッファ，５３−１ｂ
〜Ｎｂはデータを格納するデータバッファ，５４は図８
のモジュール間転送送信側バス６と接続され各モジュー
ルから送信されたデータを受信するデータ受信部，５５
は図８のモジュール間転送受信側バス７と接続各モジュ
ールへデータを送信するデータ送信部である。
実施例の構成を説明する。図９において，５０はモジュ
ール間転送送信側バス６（図８参照）のバス使用権を調
停する送信側アービタ，５１はモジュール間転送受信側
バス７（図８参照）のバス使用権を調停する受信側アー
ビタ，５２は後述する各モジュールに対応するバッファ
エリアにヘッダ及びデータの書込みと，読出しを管理す
るメモリ管理部，５３−１ａ，５３−１ｂ〜５３−Ｎ
ａ，５３−Ｎｂは，モジュール４の各番号（＃１〜＃
Ｎ）に対応して設けられたバッファであり，５３−１ａ
〜Ｎａはヘッダを格納するヘッダバッファ，５３−１ｂ
〜Ｎｂはデータを格納するデータバッファ，５４は図８
のモジュール間転送送信側バス６と接続され各モジュー
ルから送信されたデータを受信するデータ受信部，５５
は図８のモジュール間転送受信側バス７と接続各モジュ
ールへデータを送信するデータ送信部である。
【００５５】共通バッファモジュールの送信側アービタ
５０は，図８に示す複数のモジュール４（＃１〜＃Ｎ）
からのモジュール間転送送信側バス６の使用権を要求す
る信号を各信号線ＲＥＱ６１〜ＲＥＱ６Ｎから受け取っ
て，一つのモジュール４に対し使用許可（ＡＣＫ）信号
を信号線ＡＣＫ６１〜６Ｎの一つに出力する。また，受
信側アービタ５１は，図８に示す複数のモジュール４
（＃１〜＃Ｎ）からの送信依頼を各送信依頼信号線７１
〜７Ｎから受け取って，バスが使用可能であれば送信依
頼を発行したモジュールに対する送信を実行させる。
５０は，図８に示す複数のモジュール４（＃１〜＃Ｎ）
からのモジュール間転送送信側バス６の使用権を要求す
る信号を各信号線ＲＥＱ６１〜ＲＥＱ６Ｎから受け取っ
て，一つのモジュール４に対し使用許可（ＡＣＫ）信号
を信号線ＡＣＫ６１〜６Ｎの一つに出力する。また，受
信側アービタ５１は，図８に示す複数のモジュール４
（＃１〜＃Ｎ）からの送信依頼を各送信依頼信号線７１
〜７Ｎから受け取って，バスが使用可能であれば送信依
頼を発行したモジュールに対する送信を実行させる。
【００５６】図８に示すモジュール４の一つから送信要
求が発生すると，送信側アービタ５０は，要求が発生し
た順に，またはラウンドロビンで送信権を与え，対応す
るＡＣＫ信号線に使用許可を表す信号を発生すると，該
当するモジュール４のデータ送信制御部４ｂからヘッダ
と実データが転送され，図９のデータ受信部５４で受け
取られる。
求が発生すると，送信側アービタ５０は，要求が発生し
た順に，またはラウンドロビンで送信権を与え，対応す
るＡＣＫ信号線に使用許可を表す信号を発生すると，該
当するモジュール４のデータ送信制御部４ｂからヘッダ
と実データが転送され，図９のデータ受信部５４で受け
取られる。
【００５７】データ受信部５４で受信したヘッダは，送
信先のモジュールＩＤが識別され，メモリ管理部５２に
通知される。この説明では，送信先がモジュール４（＃
Ｎ）であるものとする。メモリ管理部５２は受信したヘ
ッダをモジュール＃Ｎに対応するヘッダバッファ５３−
Ｎａに格納し，実データはデータバッファ５３−Ｎｂに
格納する。この場合，データの格納方法は，上記図３の
データバッファの場合と同様にディスクリプタチェイン
方式により格納される。共通バッファモジュールのデー
タ送信部５５は，ヘッダがヘッダバッファ５３−１ａ〜
Ｎａに格納されると，モジュール間転送受信側バス７上
にヘッダを送出する。このヘッダを見て自モジュールを
送信先とすることをモジュール４（＃Ｎ）が検出する
と，共通バッファモジュールに対し送信依頼を送出す
る。受信側アービタ５１はこれを受け取ると，受信側の
モジュール４（＃Ｎ）の回線系の速度及びこのモジュー
ル４（＃Ｎ）用のデータバッファ５３−Ｎｂの蓄積デー
タ量に基づいてデータ転送を行う。すなわち，バッファ
に蓄積されたデータ量が多い場合や，回線系の速度が早
い場合は，データ転送を優先することにより，共通バッ
ファモジュール５のバッファ量を削減することができ
る。
信先のモジュールＩＤが識別され，メモリ管理部５２に
通知される。この説明では，送信先がモジュール４（＃
Ｎ）であるものとする。メモリ管理部５２は受信したヘ
ッダをモジュール＃Ｎに対応するヘッダバッファ５３−
Ｎａに格納し，実データはデータバッファ５３−Ｎｂに
格納する。この場合，データの格納方法は，上記図３の
データバッファの場合と同様にディスクリプタチェイン
方式により格納される。共通バッファモジュールのデー
タ送信部５５は，ヘッダがヘッダバッファ５３−１ａ〜
Ｎａに格納されると，モジュール間転送受信側バス７上
にヘッダを送出する。このヘッダを見て自モジュールを
送信先とすることをモジュール４（＃Ｎ）が検出する
と，共通バッファモジュールに対し送信依頼を送出す
る。受信側アービタ５１はこれを受け取ると，受信側の
モジュール４（＃Ｎ）の回線系の速度及びこのモジュー
ル４（＃Ｎ）用のデータバッファ５３−Ｎｂの蓄積デー
タ量に基づいてデータ転送を行う。すなわち，バッファ
に蓄積されたデータ量が多い場合や，回線系の速度が早
い場合は，データ転送を優先することにより，共通バッ
ファモジュール５のバッファ量を削減することができ
る。
【００５８】データ送信部は，メモリ管理部に指示し
て，送信先のモジュール４（＃Ｎ）に対応するデータバ
ッファ５３−Ｎｂに蓄積されたデータを読出してモジュ
ール間転送受信側バス７へ送出する。このデータはモジ
ュール４（＃Ｎ）で取り込まれると共に，送信先の回線
へ出力される。
て，送信先のモジュール４（＃Ｎ）に対応するデータバ
ッファ５３−Ｎｂに蓄積されたデータを読出してモジュ
ール間転送受信側バス７へ送出する。このデータはモジ
ュール４（＃Ｎ）で取り込まれると共に，送信先の回線
へ出力される。
【００５９】この図８及び図９に示すモジュール４と共
通バッファモジュール５により構成する交換処理装置に
よれば，回線系送受信を行うモジュール４の処理は，上
記図２，図３に示すモジュール１に比べて，回線からの
データの受信処理の負担が軽減されると同時に，バッフ
ァ全体の容量が図３の各モジュールのバッファを合わせ
たよりも大幅に削減することができる。
通バッファモジュール５により構成する交換処理装置に
よれば，回線系送受信を行うモジュール４の処理は，上
記図２，図３に示すモジュール１に比べて，回線からの
データの受信処理の負担が軽減されると同時に，バッフ
ァ全体の容量が図３の各モジュールのバッファを合わせ
たよりも大幅に削減することができる。
【００６０】また，図８，図９に示す構成を備えた交換
処理装置を用いて，上記図２に示す交換網のシステムを
構築すると，各交換処理装置に含まれるモジュールの数
は共通バッファモジュールの数に対して数十倍となる場
合があり，バッファ容量の削減の効果は絶大である。
処理装置を用いて，上記図２に示す交換網のシステムを
構築すると，各交換処理装置に含まれるモジュールの数
は共通バッファモジュールの数に対して数十倍となる場
合があり，バッファ容量の削減の効果は絶大である。
【００６１】上記図８に示す交換処理装置を拡張して大
規模化した交換処理装置を構成することができる。図１
０は共通バッファモジュールを用いた拡張構成を示す図
である。
規模化した交換処理装置を構成することができる。図１
０は共通バッファモジュールを用いた拡張構成を示す図
である。
【００６２】図１０において，５ａは上記図９の５に示
す構成に対し別のバスとのアクセス制御を行う構成を備
えた共通バッファモジュール，６，７は上記図８の各符
号と同じであり，モジュール間転送送信側バス，モジュ
ール間転送受信側バスを表し，８は複数の共通バッファ
モジュール５ａの間，すなわち複数の交換処理装置の間
でデータ交換を行うための拡張共通バッファモジュール
であり，内部構成は図示省略されているが上記図８と同
様にヘッダとデータを格納するデータバッファ，メモリ
管理部，送信側アービタ，受信側アービタ等を備えてい
る。
す構成に対し別のバスとのアクセス制御を行う構成を備
えた共通バッファモジュール，６，７は上記図８の各符
号と同じであり，モジュール間転送送信側バス，モジュ
ール間転送受信側バスを表し，８は複数の共通バッファ
モジュール５ａの間，すなわち複数の交換処理装置の間
でデータ交換を行うための拡張共通バッファモジュール
であり，内部構成は図示省略されているが上記図８と同
様にヘッダとデータを格納するデータバッファ，メモリ
管理部，送信側アービタ，受信側アービタ等を備えてい
る。
【００６３】６ａは複数の共通バッファモジュール５ａ
から拡張共通バッファモジュール８へデータを転送する
ための共通バッファモジュール間転送送信側バス，７ａ
は拡張共通バッファモジュール８から各共通バッファモ
ジュール５ａへデータを転送するための共通バッファモ
ジュール間転送受信側バスである。
から拡張共通バッファモジュール８へデータを転送する
ための共通バッファモジュール間転送送信側バス，７ａ
は拡張共通バッファモジュール８から各共通バッファモ
ジュール５ａへデータを転送するための共通バッファモ
ジュール間転送受信側バスである。
【００６４】図１０の場合，共通バッファモジュール５
ａとして＃１，＃２，＃３，…と多数設けられ，各共通
バッファモジュール５ａには，それぞれ図８に示すモジ
ュール４がＮ個（１１〜１Ｎ，２１〜２Ｎ，３１〜３
Ｎ，…）設けられ，各モジュールに１乃至複数の回線
（図示せず）が接続されている。
ａとして＃１，＃２，＃３，…と多数設けられ，各共通
バッファモジュール５ａには，それぞれ図８に示すモジ
ュール４がＮ個（１１〜１Ｎ，２１〜２Ｎ，３１〜３
Ｎ，…）設けられ，各モジュールに１乃至複数の回線
（図示せず）が接続されている。
【００６５】共通バッファモジュール５ａは，上記図９
に示す共通バッファモジュールの構成に対し，新たに拡
張共通バッファモジュール８との間でデータを送受信す
るために送信側と受信側のバスにアクセスする構成が付
加され，拡張共通バッファモジュール８は上記図９と同
様の構成を備え，各共通バッファモジュール５ａからの
送信側とバス使用権の要求を受け取って，使用権を付与
して，データを受信する処理を行う。共通バッファモジ
ュールへの受信側も前記と同様に回線速度，蓄積データ
量，送信要求によりデータを送信する。
に示す共通バッファモジュールの構成に対し，新たに拡
張共通バッファモジュール８との間でデータを送受信す
るために送信側と受信側のバスにアクセスする構成が付
加され，拡張共通バッファモジュール８は上記図９と同
様の構成を備え，各共通バッファモジュール５ａからの
送信側とバス使用権の要求を受け取って，使用権を付与
して，データを受信する処理を行う。共通バッファモジ
ュールへの受信側も前記と同様に回線速度，蓄積データ
量，送信要求によりデータを送信する。
【００６６】図１０の構成による動作を説明すると，図
の左下の共通バッファモジュール５ａ（＃１）に接続す
るモジュール１１の回線から，他の共通バッファモジュ
ール５ａ（＃３）にモジュール３１に接続する回線を送
信先とするデータを送信する場合，モジュール１１で回
線からのデータを受信し，ヘッダに他のモジュール３１
のＩＤを設定して，モジュール間転送送信側バス６を介
して共通バッファモジュール５ａ（＃１）に転送する。
共通バッファモジュール５ａ（＃１）には，この共通バ
ッファモジュール５ａに接続された各モジュール（１１
〜１Ｎ）に対応して設けられたバッファの中の，データ
の送信先に対応するバッファエリアに格納され，それ以
外のモジュールを送信先とするデータは，拡張共通バッ
ファモジュール８へ転送される（または一旦共通バッフ
ァモジュール５ａの空きバッファに格納され，次に拡張
共通バッファモジュール８のバッファへ転送される）。
の左下の共通バッファモジュール５ａ（＃１）に接続す
るモジュール１１の回線から，他の共通バッファモジュ
ール５ａ（＃３）にモジュール３１に接続する回線を送
信先とするデータを送信する場合，モジュール１１で回
線からのデータを受信し，ヘッダに他のモジュール３１
のＩＤを設定して，モジュール間転送送信側バス６を介
して共通バッファモジュール５ａ（＃１）に転送する。
共通バッファモジュール５ａ（＃１）には，この共通バ
ッファモジュール５ａに接続された各モジュール（１１
〜１Ｎ）に対応して設けられたバッファの中の，データ
の送信先に対応するバッファエリアに格納され，それ以
外のモジュールを送信先とするデータは，拡張共通バッ
ファモジュール８へ転送される（または一旦共通バッフ
ァモジュール５ａの空きバッファに格納され，次に拡張
共通バッファモジュール８のバッファへ転送される）。
【００６７】共通バッファモジュール５ａ（＃１）は，
送信先が他の共通バッファモジュール５ａ（＃３）に属
するモジュール（モジュール３１）であることを送信先
（ヘッダまたは実データの先頭領域）により検出する
と，拡張共通バッファモジュール８に対して共通バッフ
ァモジュール間転送送信側バス６ａの使用権（ＲＥＱ信
号を発生）し，使用権が付与される（ＡＣＫ信号が返さ
れる）と，ヘッダ及び実データがそのバスを介して転送
され，拡張共通バッファモジュール８内に設けられた各
共通バッファモジュール５ａに対応して割り当てられた
バッファに格納される。
送信先が他の共通バッファモジュール５ａ（＃３）に属
するモジュール（モジュール３１）であることを送信先
（ヘッダまたは実データの先頭領域）により検出する
と，拡張共通バッファモジュール８に対して共通バッフ
ァモジュール間転送送信側バス６ａの使用権（ＲＥＱ信
号を発生）し，使用権が付与される（ＡＣＫ信号が返さ
れる）と，ヘッダ及び実データがそのバスを介して転送
され，拡張共通バッファモジュール８内に設けられた各
共通バッファモジュール５ａに対応して割り当てられた
バッファに格納される。
【００６８】拡張共通バッファモジュール８はバッファ
にヘッダが格納されると，そのヘッダを送信先の共通バ
ッファモジュール５ａに転送するため，共通バッファモ
ジュール間転送受信側バス７ａへ送出する。このヘッダ
を送信先の共通バッファモジュール５ａが検出するとそ
のヘッダをバッファに格納し，拡張共通バッファモジュ
ール８に対し送信依頼を送る。これにより拡張共通バッ
ファモジュール８からデータが共通バッファモジュール
間転送受信側バス７ａに送出すると，送信依頼を行った
共通バッファモジュール５ａのバッファに格納される。
この共通バッファモジュール５ａに格納されたデータ
（ヘッダと実データ）は，上記図８及び図９について説
明したのと同様に，送信先のモジュール３１へ転送さ
れ，相手の回線へ送信される。
にヘッダが格納されると，そのヘッダを送信先の共通バ
ッファモジュール５ａに転送するため，共通バッファモ
ジュール間転送受信側バス７ａへ送出する。このヘッダ
を送信先の共通バッファモジュール５ａが検出するとそ
のヘッダをバッファに格納し，拡張共通バッファモジュ
ール８に対し送信依頼を送る。これにより拡張共通バッ
ファモジュール８からデータが共通バッファモジュール
間転送受信側バス７ａに送出すると，送信依頼を行った
共通バッファモジュール５ａのバッファに格納される。
この共通バッファモジュール５ａに格納されたデータ
（ヘッダと実データ）は，上記図８及び図９について説
明したのと同様に，送信先のモジュール３１へ転送さ
れ，相手の回線へ送信される。
【００６９】このようにして，多数の回線を収容した大
規模の交換処理装置を構成することができる。
規模の交換処理装置を構成することができる。
【００７０】
【発明の効果】本発明によれば次のような効果を奏する
ことができる。 モジュール間をバスで結合して，各モジュールにおい
て回線から受信するデータをバッファにヘッダと共に格
納する処理が簡単化でき回線の受信側の処理の負担を軽
減できる。
ことができる。 モジュール間をバスで結合して，各モジュールにおい
て回線から受信するデータをバッファにヘッダと共に格
納する処理が簡単化でき回線の受信側の処理の負担を軽
減できる。
【００７１】回線系からのデータの受信側は，データ
バッファの格納状態をヘッダにより相手側へ通知し，回
線系のデータを送信する側はデータバッファの状態に応
じてデータの取り出しを行うことにより輻輳制御を送受
信の両方で行うことができる。
バッファの格納状態をヘッダにより相手側へ通知し，回
線系のデータを送信する側はデータバッファの状態に応
じてデータの取り出しを行うことにより輻輳制御を送受
信の両方で行うことができる。
【００７２】データバッファから回線系へデータを送
信する場合に，送信側回線の速度に合わせてデータを引
き出すため輻輳制御が簡単に実現できる。 モジュールの回線に対する送受信側の双方が，モジュ
ール内の複数の回線に共通にバッファを使用するため，
無駄なバッファを持つ必要がない。
信する場合に，送信側回線の速度に合わせてデータを引
き出すため輻輳制御が簡単に実現できる。 モジュールの回線に対する送受信側の双方が，モジュ
ール内の複数の回線に共通にバッファを使用するため，
無駄なバッファを持つ必要がない。
【００７３】モジュールの回線系の送信側からみて，
不必要なデータの転送が行われなくなるため，データ転
送のバススループットを向上することができる。 モジュールの回線系の送信側のバッファビジーによる
再送が起きない（送信側のバッファの空き具合でデータ
を引きだすため）。
不必要なデータの転送が行われなくなるため，データ転
送のバススループットを向上することができる。 モジュールの回線系の送信側のバッファビジーによる
再送が起きない（送信側のバッファの空き具合でデータ
を引きだすため）。
【００７４】複数のモジュールに対して共通バッファ
モジュールを設けることにより，一時的な大量データに
対してもバッファビジーが発生するのを防止することが
でき，各モジュールにバッファを備える場合に比べてバ
ッファ容量を大幅に低下させることができる。
モジュールを設けることにより，一時的な大量データに
対してもバッファビジーが発生するのを防止することが
でき，各モジュールにバッファを備える場合に比べてバ
ッファ容量を大幅に低下させることができる。
【００７５】共通バッファモジュールにより複数のモ
ジュールを結合した交換処理装置を拡張共通バッファモ
ジュールにより複数個結合することによりシステムの拡
張を容易に実現できる。
ジュールを結合した交換処理装置を拡張共通バッファモ
ジュールにより複数個結合することによりシステムの拡
張を容易に実現できる。
【図１】本発明の原理構成図である。
【図２】本発明の交換処理装置による交換網のシステム
構成図である。
構成図である。
【図３】本発明による交換処理装置の実施例の構成図で
ある。
ある。
【図４】ヘッダテーブルとデータバッファのデータ構成
の例を示す。
の例を示す。
【図５】２つのモジュールの間のデータ交換におけるデ
ータの流れの説明図である。
ータの流れの説明図である。
【図６】正常時のデータ送受信のシーケンスを示す図で
ある。
ある。
【図７】異常時のデータ送受信のシーケンスを示す図で
ある。
ある。
【図８】共通バッファモジュールを設けた交換処理装置
の構成例を示す図である。
の構成例を示す図である。
【図９】共通バッファモジュールの構成図である。
【図１０】共通バッファモジュールを用いた拡張構成を
示す図である。
示す図である。
１ モジュール（＃１，＃２） ２ フレーム転送バス ３ プロセッサ間通信バス １０ ヘッダ格納部 １１ データ格納部 １２ メモリ管理部 １３ 回線データ処理部 １４ データ転送処理部 １５ プロセッサ
フロントページの続き (56)参考文献 特開 平２−4072（ＪＰ，Ａ) 特開 昭62−82747（ＪＰ，Ａ) 特開 平７−319823（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56
Claims (10)
- 【請求項１】 複数の回線を収容する複数のモジュール
を備え，前記各回線からのデータを複数のモジュール間
で交換するデータ交換処理方法において， 前記複数のモジュールは，ヘッダと制御情報を転送する
共通のプロセッサ間通信バス及びデータを転送するため
の前記プロセッサ間通信バスと論理的に分離された共通
のフレーム転送バスとで接続され， 各モジュールは，回線からセル，パケットまたはフレー
ム等のデータを受け取ると，前記データに付加されたヘ
ッダまたはヘッダが付加されてない場合は前記データか
ら生成したヘッダの何れかをヘッダ格納部に格納し，実
データをデータ格納部に格納すると共に当該実データを
格納した位置を表すインデックス情報を前記ヘッダに設
定し， 他のモジュールを宛先とするデータを受信したモジュー
ルは，前記ヘッダを前記プロセッサ間通信バスに送出
し，各モ ジュールは前記プロセッサ間通信バス上のヘッダを
監視して自モジュールを宛先とするヘッダを検出すると
該ヘッダを取り込むと共に，データ送信依頼を送信元の
モジュールに宛て前記プロセッサ間通信バスに出力し， 前記送信元のモジュールは前記送信依頼を検出すると，
前記ヘッダのインデックス情報に基づいて前記データ格
納部からデータを読出してフレーム転送バスへ出力し， 前記送信依頼を出力したモジュールは，フレーム転送バ
スからデータを受信することを特徴とするデータの交換
処理方法。 - 【請求項２】 請求項１において， 前記データ格納部に一定容量のブロック（キュー）を形
成して，回線からの受信データを前記ブロックに格納し
て，ブロックに格納できないと複数のブロックにチェイ
ンする形式で格納し，前記ヘッダに先頭のブロックの位
置を表す情報を設定することを特徴とするデータの交換
処理方法。 - 【請求項３】 複数の回線を収容する複数のモジュール
を備え，前記各回線からのデータを複数のモジュール間
で交換するデータ交換処理方法において， 前記複数のモジュールは，モジュール間のデータ転送を
行うためにヘッダ及び 実データを格納する共通のデータ
バッファを備えた一つの共通バッファモジュールに対し
各モジュールからデータを送信するための共通の送信側
バスと各モジュールがデータを受信するための共通の受
信側バスとで接続され， 回線からのデータを受信したモジュールは，前記データ
に付加されたヘッダまたはヘッダが付加されてない場合
は前記データから生成したヘッダの何れかをヘッダ格納
部に格納し，実データをデータ格納部に格納すると共に
当該実データを格納した位置を表すインデックス情報を
前記ヘッダに設定し，前記送信側バスを介して前記共通
バッファモジュールに対してヘッダとデータを送信し， 前記共通バッファモジュールは前記ヘッダとデータを受
信すると，共通のデータバッファに格納して前記格納し
たヘッダを前記受信側バスから送出し， 各モジュールは前記受信側バス上のヘッダを監視して自
モジュールを宛先とするヘッダを検出すると該ヘッダを
取り込むと共に，データの送信依頼を前記共通バッファ
モジュールに対し送信すると，前記共通バッファモジュ
ールは共通のデータバッファから該当するデータを前記
ヘッダのインデックス情報に基づいて前記受信側バッフ
ァから読出して送出することを特徴とするデータの交換
処理方法。 - 【請求項４】 複数の回線を収容する複数のモジュール
を備え，前記各回線からのデータを複数のモジュール間
で交換するデータ交換処理装置において， 前記複数のモジュールの間でヘッダ情報と制御情報を転
送する共通のプロセッサ間通信バス及びデータを転送す
るための前記プロセッサ間通信バスと論理的に分離され
た共通のフレーム転送バスを設け， 前記各モジュールは，端末等に接続する回線との間でデ
ータを送受信する回線データ処理部と，前記フレーム転
送バスを介する他のモジュールとのデータの転送及び前
記プロセッサ間通信バスを介するヘッダの転送とを制御
するデータ転送処理部と，前記回線データ処理部または
前記データ転送処理部の何れかを介して受信したデータ
を格納するデータ格納部と，前記回線データ処理部また
は前記データ転送処理部から受信したヘッダまたはヘッ
ダが付加されてない場合は受信したデータから生成した
ヘッダを格納するヘッダ格納部と，前記データ格納部と
前記ヘッダ格納部を管理すると共にデータ格納部のデー
タ格納位置を表すインデッ クス情報を対応するヘッダに
設定するメモリ管理部とを備え， 転送するためのヘッダとデータをそれぞれの格納部に格
納したモジュールは，前記データ転送部からプロセッサ
間通信バス上に前記ヘッダを送出すると，他のモジュー
ルは該ヘッダをデータ転送処理部から取り込んで，自モ
ジュールを送信先とするヘッダを検出すると，前記ヘッ
ダの送信元に対し前記インデックス情報を含むデータの
送信依頼を送出し， 前記送信元のモジュールは，前記送信依頼を検出すると
前記インデックス情報を用いて前記データ格納部からデ
ータを読出して前記フレーム転送バスに送出し，このデ
ータを送信先のモジュールが受信することを特徴とする
データの交換処理装置。 - 【請求項５】 請求項４において，前記メモリ管理部は，前記データ格納部内の領域を一定
容量のブロック（キュー）のチェインの形式で管理し，
前記受信データを１乃至複数のブロックに格納して格納
されたブロックの先頭位置を表すディスクリプタを前記
ヘッダ内に格納し， 前記送信先から送信依頼が受信されると，メモリ管理部
は前記ヘッダ内のディスクリプタを用いて前記データ格
納部のデータを読出すことを特徴とするデータの交換処
理装置。 - 【請求項６】 請求項５において， 前記ヘッダ格納部のヘッダとして，前記データ格納部に
大量の情報が格納されて輻輳状態であること及びエラー
を表す情報を設定し， 前記ヘッダを受け取った送信先のモジュールは，前記ヘ
ッダに含まれる輻輳状態及びエラー情報を識別して送信
元のモジュールからのデータの引き出しを制御すること
を特徴とするデータの交換処理装置。 - 【請求項７】 複数の回線を収容する複数のモジュール
を備え，前記各回線からのデータを複数のモジュール間
で交換するデータ交換処理装置において， 前記複数のモジュールにデータ格納用のメモリを備え
ず，前記各モジュールに対してモジュール間のデータ転
送を行うためのヘッダ及び実データを格納する共通のデ
ータバッファを備えた一つの共通バッファモジュールを
設け， 前記共通バッファモジュールと各モジュールとの間に各
モジュールからデータを送信するための共通の送信側バ
スと各モジュールにデータを送信するための共通の受信
側バスを設け， 各モジュールは回線からのデータを受信すると前記共通
バッファモジュールに対しヘッダ及びデータを送信する
データ送信制御部と，前記共通バッファモジュールから
自モジュールを送信先とするヘッダを受信した時に前記
共通バッファモジュールに対し送信依頼を行うことによ
り前記共通バッファモジュールから送信されるデータを
受信するデータ受信制御部とを備え， 前記共通バッファモジュールから受信したデータを送信
先の回線へ送信することを特徴とするデータの交換処理
装置。 - 【請求項８】 請求項７において， 前記共通バッファモジュールは，前記複数のモジュール
から前記共通の送信側バスの使用権の要求を受け取って
一つのモジュールにバス使用許可を与える送信側アービ
タと，前記複数のモジュールから前記共通の受信側バス
の使用権の要求を受け取って一つのモジュールにバス使
用許可を与える受信側アービタとを備え，前記受信側ア
ービタは，前記共通のデータバッファのデータ蓄積量に
より複数の要求の中から一つを選択することを特徴とす
るデータの交換処理装置 。 - 【請求項９】 複数のモジュール間のデータ交換を共通
バッファモジュールを介して行う請求項７または８に記
載の交換処理装置を複数個設け， 前記複数の交換処理装置の各共通バッファモジュールの
間でデータ交換を行うための共通のデータバッファを備
えた拡張共通バッファモジュールを備え， 前記拡張共通バッファモジュールと前記共通バッファモ
ジュールとの間に，各共通バッファモジュールからデー
タを送信するための共通の送信側バスと各共通バッファ
モジュールにデータを送信するための共通の受信側バス
を設け， 前記複数の交換処理装置の間のデータ交換は，送信元の
交換処理装置のモジュールから送信されたデータを送信
元の共通バッファモジュール及び共通の送信側バスを介
して拡張共通バッファモジュールのデータバッファへ格
納して，共通の受信側バス，送信先の交換処理装置の共
通バッファモジュールを介して送信先のモジュールへ転
送されることを特徴とするデータの交換処理装置。 - 【請求項１０】 請求項９において， 前記拡張共通バッファモジュールには，前記複数の共通
バッファモジュールから前記共通の送信側バスの使用権
の要求を受け取って一つの共通バッファモジュールにバ
ス使用許可を与える送信側アービタと，前記複数の共通
バッファモジュールから前記共通の受信側バスの使用権
の要求を受け取って一つの共通バッファモジュールにバ
ス使用許可を与える受信側アービタとを備えることを特
徴とするデータの交換処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15001294A JP3290302B2 (ja) | 1994-06-30 | 1994-06-30 | データの交換処理方法及び装置 |
| US08/420,417 US5982296A (en) | 1994-06-30 | 1995-04-12 | Data switching processing method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15001294A JP3290302B2 (ja) | 1994-06-30 | 1994-06-30 | データの交換処理方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818567A JPH0818567A (ja) | 1996-01-19 |
| JP3290302B2 true JP3290302B2 (ja) | 2002-06-10 |
Family
ID=15487553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15001294A Expired - Fee Related JP3290302B2 (ja) | 1994-06-30 | 1994-06-30 | データの交換処理方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5982296A (ja) |
| JP (1) | JP3290302B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4481517B2 (ja) * | 2001-03-19 | 2010-06-16 | 株式会社日立製作所 | インターネットワーク装置及びインターネットワーク方法 |
| JP3519182B2 (ja) | 1995-09-05 | 2004-04-12 | 株式会社日立製作所 | 情報処理システムおよびバスアービタならびにバス制御方法 |
| EP0838108A1 (de) * | 1996-05-08 | 1998-04-29 | Robert Bosch Gmbh | Verfahren zur übertragung von durchsagen mittels digitaler hörfunksendungen und empfänger zur durchführung des verfahrens |
| JP3601955B2 (ja) * | 1997-10-23 | 2004-12-15 | 株式会社日立製作所 | データ転送方法およびそれに適した計算機システム |
| CA2220612C (en) * | 1997-11-03 | 2001-04-24 | Ibm Canada Limited-Ibm Canada Limitee | Method and apparatus for inter-node deadlock avoidance on a parallel processing system |
| US6212593B1 (en) * | 1998-06-01 | 2001-04-03 | Advanced Micro Devices, Inc. | Method and apparatus for generating interrupts on a buffer by buffer basis in buffer descriptor ring direct memory access system |
| US6738372B1 (en) * | 1999-03-05 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Video data communication device and method |
| JP3873639B2 (ja) * | 2001-03-12 | 2007-01-24 | 株式会社日立製作所 | ネットワーク接続装置 |
| JP4481518B2 (ja) * | 2001-03-19 | 2010-06-16 | 株式会社日立製作所 | 情報中継装置及び転送方法 |
| US6490277B1 (en) * | 2001-06-04 | 2002-12-03 | Adc Telecommunications, Inc. | Digital cross-connect system employing patch access locking and redundant supply power |
| US7593318B2 (en) * | 2002-01-07 | 2009-09-22 | Reams Byron L | Method and apparatus for header updating |
| US7110415B1 (en) * | 2002-05-17 | 2006-09-19 | Marvell International Ltd. | Apparatus and method for dynamically limiting output queue size in a quality of service network |
| US7424653B2 (en) * | 2003-05-09 | 2008-09-09 | Hewlett-Packard Development Company, L.P. | System and method for error capture and logging in computer systems |
| US7793032B2 (en) | 2007-07-11 | 2010-09-07 | Commex Technologies, Ltd. | Systems and methods for efficient handling of data traffic and processing within a processing device |
| JP5953998B2 (ja) * | 2012-07-10 | 2016-07-20 | 富士通株式会社 | パケット処理装置およびパケット処理方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH584488A5 (ja) * | 1975-05-05 | 1977-01-31 | Ibm | |
| NL7806841A (nl) * | 1978-06-26 | 1979-12-28 | Bell Telephone Mfg | Tijdverdelingsmultiplex-communicatiestelsel. |
| AU604444B2 (en) * | 1987-11-11 | 1990-12-13 | Nec Corporation | Frame relay type data switching apparatus |
| US5309426A (en) * | 1993-01-26 | 1994-05-03 | International Business Machines Corporation | High performance cascadable simplex switch |
| US5526344A (en) * | 1994-04-15 | 1996-06-11 | Dsc Communications Corporation | Multi-service switch for a telecommunications network |
-
1994
- 1994-06-30 JP JP15001294A patent/JP3290302B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-12 US US08/420,417 patent/US5982296A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0818567A (ja) | 1996-01-19 |
| US5982296A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3290302B2 (ja) | データの交換処理方法及び装置 | |
| EP1012712B1 (en) | Computer interface for direct mapping of application data | |
| US4470114A (en) | High speed interconnection network for a cluster of processors | |
| EP0841781B1 (en) | Fibre channel switch employing distributed queuing | |
| US5361372A (en) | Memory management for data transmission networks | |
| US4744023A (en) | Processor access control arrangement in a multiprocessor system | |
| US20140244866A1 (en) | Bandwidth aware request throttling | |
| EP0709988A2 (en) | Path allocation system and method with fairness insurance mechanism for a fiber optic switch | |
| EP0709984A2 (en) | High performance path allocation system and method for a fiber optic switch | |
| CA2011935A1 (en) | Dual-path computer interconnect system with four-ported packet memory control | |
| JPH0720122B2 (ja) | リング型伝送路を用いたパケット通信システム | |
| CN107066413A (zh) | 一种用于处理多个总线设备数据的方法、及其总线*** | |
| US7218638B2 (en) | Switch operation scheduling mechanism with concurrent connection and queue scheduling | |
| US4796022A (en) | Double transit bus system | |
| US7313146B2 (en) | Transparent data format within host device supporting differing transaction types | |
| EP0616450A2 (en) | Communication control device | |
| WO2021181896A1 (ja) | 通信装置、通信装置の制御方法、および集積回路 | |
| US7272151B2 (en) | Centralized switching fabric scheduler supporting simultaneous updates | |
| JP2951963B2 (ja) | パケット通信方式 | |
| KR20010095103A (ko) | 데이터 블록 전송 방법 및 장치 | |
| CA1235229A (en) | Double transit bus system | |
| JP2594671B2 (ja) | パケット転送装置 | |
| KR100208229B1 (ko) | 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치 | |
| JPH07319823A (ja) | プロセッサ間通信方式 | |
| KR20000046371A (ko) | 대용량 통신처리시스템의 고속 스위칭 장치에있어서 램을 이용한 버퍼링 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |