JP3287365B2 - Video signal processing device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、例えばＭＵＳＥ（Ｍｕ
ｌｔｉｐｌｅ Ｓｕｂ‐Ｎｙｑｕｉｓｔ Ｓａｍｐｌｉ
ｎｇ Ｅｎｃｏｄｅ）信号等の映像信号の処理に好適な
映像信号処理装置に関する。BACKGROUND OF THE INVENTION The present invention relates to, for example, MUSE (Mu).
ltiple Sub-Nyquist Sampli
The present invention relates to a video signal processing apparatus suitable for processing video signals such as ng Encode signals.

【０００２】[0002]

【従来の技術】ハイビジョンの伝送信号の一形態である
ＭＵＳＥ信号は、受信側においてＡ／Ｄコンバータによ
ってディジタル信号に変換されて処理される。この処理
には、変換後のディジタル信号を８ビットとすると、Ｍ
ＵＳＥ信号の基準パルス（すなわちフレームパルス）の
白レベルおよび黒レベルを、それぞれ、２３９／２５６
および１６／２５６とするために、変換後のＭＵＳＥ信
号に含まれる基準パルスを検出し、Ａ／Ｄコンバータの
基準電圧を制御する自動レベル制御装置（すなわち、Ａ
ＬＣ回路）が必要となる。2. Description of the Related Art A MUSE signal, which is one form of Hi-Vision transmission signal, is converted into a digital signal by an A / D converter on the receiving side and processed. In this process, if the converted digital signal is 8 bits, M
The white level and the black level of the reference pulse (that is, the frame pulse) of the USE signal are set to 239/256, respectively.
And an automatic level control device (that is, A / D converter) that detects a reference pulse included in the converted MUSE signal and controls the reference voltage of the A / D converter in order to obtain 16/256.
LC circuit).

【０００３】一方、サンプル値伝送信号であるＭＵＳＥ
信号の受信側のサンプル・クロック再生回路は、水平同
期信号の波形変化に対応するディジタル値の変化を移相
情報とする位相ロックループ（以下、ＰＬＬと称す）に
より構成される。On the other hand, a sample value transmission signal MUSE
The sample clock recovery circuit on the signal receiving side is constituted by a phase lock loop (hereinafter, referred to as a PLL) that uses a change in a digital value corresponding to a change in the waveform of the horizontal synchronization signal as phase shift information.

【０００４】[0004]

【発明が解決しようとする課題】上述の従来技術におい
ては、サンプル・クロック再生ＰＬＬがロックするまで
の間、自動レベル制御装置は、ディジタルＭＵＳＥ信号
に含まれる基準パルスを正しく検出することができず、
従って、Ａ／Ｄコンバータの基準電圧を正しく制御でき
ない。よって、水平同期信号のレベルも正しく再生され
ないため、サンプル・クロック再生ＰＬＬがロックする
まで長時間を要するという問題があった。In the above prior art, the automatic level control device cannot correctly detect the reference pulse included in the digital MUSE signal until the sample clock recovery PLL locks. ,
Therefore, the reference voltage of the A / D converter cannot be controlled correctly. Therefore, the level of the horizontal synchronizing signal is not correctly reproduced, and it takes a long time until the sample clock reproduction PLL locks.

【０００５】本発明は、このような状況に鑑みてなされ
たものであり、アナログ映像信号をディジタル映像信号
に変換するＡ／Ｄコンバータから出力されるディジタル
映像信号に含まれる基準信号のレベルを検出して基準信
号のレベルを所定値にするようにＡ／Ｄコンバータの基
準電圧を制御する動作が、同期確立動作に悪影響を与え
るのを防止することを目的とする。The present invention has been made in view of such circumstances, and detects the level of a reference signal included in a digital video signal output from an A / D converter that converts an analog video signal into a digital video signal. An object of the present invention is to prevent the operation of controlling the reference voltage of the A / D converter so that the level of the reference signal becomes a predetermined value from adversely affecting the synchronization establishing operation.

【０００６】[0006]

【課題を解決するための手段】本発明の映像信号処理装
置は、Ａ／Ｄコンバータの基準電圧を制御する制御電圧
を発生する制御電圧発生手段と、ディジタル映像信号に
含まれる基準信号の白レベルおよび黒レベルを検出し、
白レベルおよび黒レベルがそれぞれ所定の値となるよう
に、制御電圧発生手段が制御電圧を発生する処理を制御
する第１の信号を出力するレベル検出制御手段と、制御
電圧発生手段が発生する制御電圧を一定のレベルに保持
させる固定レベルの第２の信号を出力する固定信号発生
手段と、映像信号処理装置の同期が確立しているか否か
を示す同期確立指示手段と、同期確立指示手段が映像信
号処理装置の同期確立を示している場合、レベル検出制
御手段が出力する第１の信号を制御電圧発生手段に供給
し、同期確立指示手段が映像信号処理装置の同期確立を
示していない場合、固定信号発生手段が出力する第２の
信号を制御電圧発生手段に供給する切り換え手段とを備
えることを特徴とする。 A video signal processing apparatus according to the present invention.
Is a control voltage for controlling the reference voltage of the A / D converter.
Control voltage generating means for generating a digital video signal
Detect the white level and black level of the included reference signal,
Make sure that the white level and the black level have the specified values, respectively.
The control voltage generation means controls the process of generating the control voltage
Level detection control means for outputting a first signal to perform
Control voltage generated by voltage generation means is maintained at a constant level
Fixed signal generation for outputting a fixed level second signal
Whether the means and the video signal processing device are synchronized
The synchronization establishment instructing means indicating the
Level detection system indicates synchronization establishment
Supply the first signal output by the control means to the control voltage generation means
And the synchronization establishment instructing means establishes synchronization of the video signal processing device.
If not shown, the second signal output from the fixed signal generation means
Switching means for supplying a signal to the control voltage generating means .

【０００７】前記レベル検出制御手段には、ディジタル
信号である第１の信号を出力させるようにすることがで
き、前記固定信号発生手段には、所定の値に固定したデ
ィジタル信号である第２の信号を出力させるようにする
ことができ、前記制御電圧発生手段には、ディジタル信
号である第１または第２の信号をアナログ信号に変換す
るＤ／Ａコンバータを含むようにすることができる。 前
記固定信号発生手段には、ディジタル信号である第１の
信号が取り得る最大値の半分の値に固定したディジタル
信号である第２の信号を出力させるようにすることがで
きる。 The level detection control means includes a digital
It is possible to output the first signal which is a signal.
In this case, the fixed signal generating means includes a data fixed to a predetermined value.
Output a second signal that is a digital signal
And the control voltage generating means includes a digital signal.
The first or second signal is converted to an analog signal.
A D / A converter can be included. Previous
The fixed signal generating means includes a first signal which is a digital signal.
Digital fixed to half the maximum value that the signal can take
It is possible to output a second signal which is a signal.
Wear.

【０００８】前記レベル検出制御手段には、パルス幅変
調信号である第１の信号を出力させるようにすることが
でき、前記固定信号発生手段には、所定の値に固定した
パルス幅変調信号である第２の信号を出力させるように
することができ、前記制御電圧発生手段には、パルス幅
変調信号である第１または第２の信号のハイレベルの期
間とローレベルの期間との比に応じた信号を出力するロ
ーパスフィルタを含むようにすることができる。 前記固
定信号発生手段には、パルス幅変調信号である第１の信
号をディーティ５０％に固定したパルス幅変調信号であ
る第２の信号を出力させるようにすることができる。 [0008] The level detection control means has a pulse width change.
Outputting the first signal, which is a key signal.
The fixed signal generating means can be fixed to a predetermined value.
To output a second signal which is a pulse width modulation signal
The control voltage generating means has a pulse width
High-level period of the first or second signal that is a modulation signal
Output a signal according to the ratio between the low level period and the low level period.
A low pass filter. Said solid
The constant signal generating means includes a first signal which is a pulse width modulation signal.
Is a pulse width modulation signal with the signal fixed at 50% duty.
A second signal can be output.

【０００９】[0009]

【作用】本発明の映像信号処理装置においては、Ａ／Ｄ
コンバータの基準電圧を制御する制御電圧が発生され
る。また、ディジタル映像信号に含まれる基準信号の白
レベルおよび黒レベルが検出され、白レベルおよび黒レ
ベルがそれぞれ所定の値となるように、制御電圧発生の
処理を制御する第１の信号が出力され、制御電圧発生の
処理で発生される制御電圧を一定のレベルに保持させる
固定レベルの第２の信号が出力される。さらに、映像信
号処理装置の同期が確立しているか否かが示され、同期
確立が示された場合、第１の信号が制御電圧発生の処理
に供給され、同期確立が示されない場合、第２の信号が
制御電圧発生の処理に供給される。従って、レベル制御
動作が、同期確立動作に悪影響を与えるのを防止するこ
とができる。 According to the video signal processing apparatus of the present invention, the A / D
A control voltage is generated to control the converter's reference voltage.
You. Also, the white of the reference signal included in the digital video signal
Level and black level are detected.
Control voltage generation so that each of the bells has a predetermined value.
A first signal for controlling the processing is output, and the control signal is generated.
Keep control voltage generated by processing at a certain level
A fixed level second signal is output. In addition,
Indicates whether synchronization of the signal processing unit has been established.
If establishment is indicated, the first signal is a control voltage generation process.
And if no synchronization is indicated, the second signal
It is supplied to the process of generating the control voltage. Therefore, it is possible to prevent the level control operation from adversely affecting the synchronization establishment operation.

【００１０】[0010]

【００１１】[0011]

【００１２】[0012]

【実施例】図１は、本発明の映像信号処理装置の一実施
例の構成を示す。この実施例は、本発明をＭＵＳＥ信号
処理系に適用した例である。ＭＵＳＥ信号は、Ａ／Ｄコ
ンバータ４に供給され、ここでディジタル信号に変換さ
れ、ＭＵＳＥ信号処理部６０の信号処理部６０、レベル
検出制御部６２およびサンプル・クロック再生用ＰＬＬ
６８にそれぞれ入力される。ＭＵＳＥ信号処理部６は、
ＭＵＳＥデコーダまたはＭＵＳＥ‐ＮＴＳＣコンバータ
であり、信号処理部６０は、ＭＵＳＥデコーダまたはＭ
ＵＳＥ‐ＮＴＳＣコンバータ本来の信号処理を行う部分
であり、例えば、ＭＵＳＥデコーダの場合であれば、デ
ィエンファシス、動き領域検出、フレーム間内挿、フィ
ールド内内挿、ＴＣＩデコード等の処理を行う。信号処
理部６０自体は、本発明に直接関係しないので、ここで
は、これ以上説明しない。FIG. 1 shows the configuration of an embodiment of a video signal processing apparatus according to the present invention. This embodiment is an example in which the present invention is applied to a MUSE signal processing system. The MUSE signal is supplied to the A / D converter 4, where it is converted into a digital signal, and the signal processing unit 60 of the MUSE signal processing unit 60, the level detection control unit 62, and the PLL for sample clock reproduction
68 respectively. The MUSE signal processing unit 6
The signal processing unit 60 is a MUSE decoder or a MUSE-NTSC converter.
This is a part that performs the original signal processing of the USE-NTSC converter. For example, in the case of a MUSE decoder, it performs processing such as de-emphasis, motion area detection, frame interpolation, field interpolation, and TCI decoding. The signal processing unit 60 itself is not directly related to the present invention, and will not be described further here.

【００１３】レベル検出制御部６２は、ディジタル化さ
れたＭＵＳＥ信号を受けて、基準信号であるフレームパ
ルスの白レベルおよび黒レベルを検出し、これらのレベ
ルを、それぞれ、２３９／２５６および１６／２５６と
するための制御信号を、スイッチ６４の入力端子Ａおよ
び出力端子Ｃを介して、制御電圧発生回路１０に供給
し、制御電圧発生回路１０からＡ／Ｄコンバータ４の上
側基準電圧ＶＲＴおよび下側基準電圧ＶＲＢを発生させ
る。この例では、上側基準電圧ＶＲＴが固定であり、下
側基準電圧ＶＲＢが、検出された基準信号のレベルに応
じて変化させられる。The level detection control section 62 receives the digitized MUSE signal, detects the white level and the black level of the frame pulse as the reference signal, and detects these levels at 239/256 and 16/256, respectively. Is supplied to the control voltage generating circuit 10 via the input terminal A and the output terminal C of the switch 64, and the upper reference voltage VRT and lower side voltage of the A / D converter 4 are supplied from the control voltage generating circuit 10. A reference voltage VRB is generated. In this example, the upper reference voltage VRT is fixed, and the lower reference voltage VRB is changed according to the level of the detected reference signal.

【００１４】すなわち、レベル検出制御部（ＡＬＣ回
路）６２は、図４（ａ）のように、ディジタルＭＵＳＥ
信号のレベル（すなわち振幅値）が小さいときには、下
側基準電圧ＶＲＢを上げ、図４（ｂ）のように、ディジ
タルＭＵＳＥ信号のレベルが大きいときには、下側基準
電圧ＶＲＢを下げ、ディジタルＭＵＳＥ信号のレベル
が、規定のレベルとなるように制御する。That is, as shown in FIG. 4A, the level detection control unit (ALC circuit) 62
When the signal level (that is, the amplitude value) is small, the lower reference voltage VRB is raised, and when the level of the digital MUSE signal is high, as shown in FIG. The level is controlled so as to be a specified level.

【００１５】制御電圧発生回路１０は、例えば、図２に
示されているように、レベル検出制御部６２から出力さ
れる例えば８ビットのディジタル制御信号をアナログ信
号に変換するＤ／Ａコンバータ２２と、このＤ／Ａコン
バータ２２の出力側に設けられ、Ａ／Ｄコンバータ４へ
のフィードバック回路を安定に動作させるためのループ
フィルタであるローパスフィルタ（ＬＰＦ）２４と、こ
のローパスフィルタ２４の出力を増幅するバッファアン
プ２６とを備えて構成され、レベル検出制御部６２から
出力されるディジタル制御信号に対応したアナログ直流
電圧である下側基準電圧ＶＲＢをＡ／Ｄコンバータ４に
供給する。The control voltage generating circuit 10 includes, for example, a D / A converter 22 for converting an 8-bit digital control signal output from the level detection control unit 62 into an analog signal, as shown in FIG. A low-pass filter (LPF) 24, which is provided on the output side of the D / A converter 22 and is a loop filter for stably operating a feedback circuit to the A / D converter 4, and amplifies the output of the low-pass filter 24. And supplies the lower reference voltage VRB, which is an analog DC voltage corresponding to the digital control signal output from the level detection controller 62, to the A / D converter 4.

【００１６】図２に示された構成をとる代わりに、制御
電圧発生回路１０は、例えば、図３に示されているよう
に、レベル検出制御回路６２から出力されるパルス幅変
調（以下、「ＰＷＭ」と称す）パルスの形態をとる制御
信号を受けて、ＰＷＭパルスがハイレベルの期間とロー
レベルの期間との比に応じた信号を出力するローパスフ
ィルタ（ＬＰＦ）３４と、このローパスフィルタ３４の
出力を増幅するバッファアンプ３６とを備え、レベル検
出制御部６２Ａから出力される制御信号に対応したアナ
ログ直流電圧である下側基準電圧ＶＲＢをＡ／Ｄコンバ
ータ４に供給するように構成してもよい。図２の例の場
合も、ローパスフィルタ３４は、Ａ／Ｄコンバータ４へ
のフィードバック回路を安定に動作させるためのループ
フィルタとしても機能する。Instead of adopting the configuration shown in FIG. 2, the control voltage generating circuit 10, for example, as shown in FIG. A low-pass filter (LPF) 34 that receives a control signal in the form of a pulse and outputs a signal corresponding to the ratio of the high-level period to the low-level period of the PWM pulse; And a buffer amplifier 36 that amplifies the output of the A / D converter 4 and supplies the lower reference voltage VRB that is an analog DC voltage corresponding to the control signal output from the level detection controller 62A to the A / D converter 4. Is also good. 2, the low-pass filter 34 also functions as a loop filter for stably operating the feedback circuit to the A / D converter 4.

【００１７】固定信号発生器６６は、固定信号をスイッ
チ６４の入力端子Ｂに出力する。固定信号は、図２の例
のように、レベル検出制御部６２から出力される制御信
号が、８ビットのディジタル信号の場合には、例えば８
０（Ｈｅｘ）であり、図３の例のように、レベル検出制
御回路６２から出力される制御信号が、ＰＷＭパルスの
場合には、例えば、デューティ５０％の信号である。The fixed signal generator 66 outputs a fixed signal to the input terminal B of the switch 64. When the control signal output from the level detection control unit 62 is an 8-bit digital signal as in the example of FIG.
0 (Hex), and when the control signal output from the level detection control circuit 62 is a PWM pulse as in the example of FIG. 3, the control signal is, for example, a signal with a duty of 50%.

【００１８】サンプル・クロック再生ＰＬＬ６８は、デ
ィジタル化されたＭＵＳＥ信号を受けて、サンプル・ク
ロツクを再生する。サンプル・クロック再生ＰＬＬ６８
は、一般のＰＬＬと同様に、電圧制御発振器（ＶＣＯ）
６８Ｖを有する。サンプル・クロック再生ＰＬＬ６８
は、ＰＬＬがロック状態にあるときには、そのことを示
すロックフラグ（論理「１」）を出力し、ＰＬＬがロッ
ク外れ状態にあるときには、そのことを示すロックフラ
グ（論理「０」）を出力する。The sample clock reproduction PLL 68 receives the digitized MUSE signal and reproduces the sample clock. Sample clock recovery PLL 68
Is a voltage controlled oscillator (VCO), like a general PLL.
68V. Sample clock recovery PLL 68
Outputs a lock flag (logic "1") indicating that the PLL is in the locked state, and outputs a lock flag (logic "0") indicating that when the PLL is in the unlocked state. .

【００１９】スイッチ６４は、サンプル・クロック再生
ＰＬＬ６８が、ＰＬＬのロック状態を示すロックフラグ
（論理「１」）を出力しているときには、入力端子Ａと
出力端子Ｃとを導通状態にし、サンプル・クロック再生
ＰＬＬ６８が、ＰＬＬのロック外れ状態を示すロックフ
ラグ（論理「０」）を出力しているときには、入力端子
Ｂと出力端子Ｃとを導通状態にする。When the sample clock recovery PLL 68 is outputting a lock flag (logic "1") indicating the locked state of the PLL, the switch 64 makes the input terminal A and the output terminal C conductive, and sets When the clock recovery PLL 68 is outputting a lock flag (logic “0”) indicating an unlocked state of the PLL, the input terminal B and the output terminal C are made conductive.

【００２０】上述のように構成された図１の実施例にお
いて、電源投入時やチャンネル切り換え時のように、サ
ンプル・クロック再生ＰＬＬ６８のロックが外れている
ときには、スイッチ６４には、ロック外れ状態を示すロ
ックフラグ（論理「０」）が供給される。これにより、
スイッチ６４は、入力端子Ｂと出力端子Ｃとを導通状態
にする。従って、固定信号発生回路６６から、スイッチ
６４を介して固定信号が制御電圧発生回路１０に供給さ
れる。これに応じて、制御電圧発生回路１０は、一定の
下側基準電圧ＶＲＢをＡ／Ｄコンバータ４に出力する。
これにより、レベル制御動作が固定されるので、サンプ
ル・クロック再生ＰＬＬ６８は、レベル検出制御部６２
の悪影響を受けることなく、本来の動作を行うことがで
きる。In the embodiment of FIG. 1 configured as described above, when the sample clock recovery PLL 68 is unlocked, such as when the power is turned on or when the channel is switched, the switch 64 is set to the unlocked state. Lock flag (logic "0") is provided. This allows
The switch 64 makes the input terminal B and the output terminal C conductive. Therefore, the fixed signal is supplied from the fixed signal generation circuit 66 to the control voltage generation circuit 10 via the switch 64. In response, control voltage generation circuit 10 outputs a fixed lower reference voltage VRB to A / D converter 4.
As a result, the level control operation is fixed, so that the sample clock recovery PLL 68
The original operation can be performed without being adversely affected.

【００２１】サンプル・クロック再生ＰＬＬ６８がロッ
クされると、スイッチ６４には、ロック状態を示すロッ
クフラグ（論理「１」）が供給される。これにより、ス
イッチ６４は、入力端子Ａと出力端子Ｃとを導通状態に
し、レベル検出制御部６０から出力される制御信号が、
制御電圧発生回路１０に供給される。従って、この後、
ディジタル化されたＭＵＳＥ信号中の基準信号であるフ
レームパルスの白レベルおよび黒レベルを、それぞれ、
２３９／２５６および１６／２５６とするレベル制御動
作が行われる。When the sample clock recovery PLL 68 is locked, the switch 64 is supplied with a lock flag (logic "1") indicating a locked state. Thereby, the switch 64 makes the input terminal A and the output terminal C conductive, and the control signal output from the level detection control unit 60 is:
It is supplied to the control voltage generation circuit 10. Therefore, after this,
The white level and the black level of the frame pulse, which is the reference signal in the digitized MUSE signal, are respectively
Level control operations of 239/256 and 16/256 are performed.

【００２２】図５は、本発明の映像信号処理装置の別の
実施例の構成を示す。この実施例は、レベル検出制御部
６２から出力される制御信号が、ＰＷＭパルスの場合の
例である。図５中、Ａ／Ｄコンバータ４、制御電圧発生
回路１０、信号処理部６０、サンプル・クロック再生Ｐ
ＬＬ６８およびＶＣＯ６８Ｖは、図１の実施例と同一な
ので説明を省略する。この実施例は、図１の実施例の固
定信号発生器６６およびスイッチ６４の代わりに、固定
直流電圧源Ｅ、抵抗Ｒおよび３ステートバッファ６４Ａ
を設けるものである。FIG. 5 shows the configuration of another embodiment of the video signal processing apparatus of the present invention. This embodiment is an example in which the control signal output from the level detection control unit 62 is a PWM pulse. 5, an A / D converter 4, a control voltage generation circuit 10, a signal processing unit 60, and a sample clock recovery P
The LL 68 and VCO 68V are the same as in the embodiment of FIG. In this embodiment, a fixed DC voltage source E, a resistor R and a three-state buffer 64A are used instead of the fixed signal generator 66 and the switch 64 of the embodiment of FIG.
Is provided.

【００２３】すなわち、レベル検出制御部６２から出力
される制御信号は、３ステートバッファ６４Ａの入力に
供給される。３ステートバッファ６４Ａの制御入力に
は、サンプル・クロック再生ＰＬＬ６８から出力される
ロックフラグが供給される。３ステートバッファ６４Ａ
の出力端子は、制御電圧発生回路１０の入力端子に接続
されている。３ステートバッファ６４Ａの出力端子と接
地端子との間には、抵抗Ｒと固定直流電圧源Ｅとの直列
回路が接続されている。That is, the control signal output from the level detection control section 62 is supplied to the input of the three-state buffer 64A. A lock flag output from the sample clock recovery PLL 68 is supplied to a control input of the three-state buffer 64A. 3-state buffer 64A
Is connected to the input terminal of the control voltage generation circuit 10. A series circuit of a resistor R and a fixed DC voltage source E is connected between the output terminal of the three-state buffer 64A and the ground terminal.

【００２４】上述のように構成された図４の実施例にお
いて、電源投入時やチャンネル切り換え時のように、サ
ンプル・クロック再生ＰＬＬ６８のロックが外れている
ときには、３ステートバッファ６４Ａの制御入力には、
ロック外れ状態を示すロックフラグ（論理「０」）が供
給される。これにより、３ステートバッファ６４Ａは、
ハイインピーダンス状態にする。従って、３ステートバ
ッファ６４Ａの出力は、その出力端子に接続された固定
直流電圧源Ｅの出力電圧となる。固定直流電圧源Ｅの出
力電圧が、レベル検出制御部６２から出力される制御信
号であるＰＷＭパルスのデューティ５０％の時の平均電
圧とすれば、図１の実施例と同様に、制御電圧発生回路
１０から一定の下側基準電圧ＶＲＢがＡ／Ｄコンバータ
４に供給される。これにより、レベル制御動作が固定さ
れるので、サンプル・クロック再生ＰＬＬ６８は、レベ
ル検出制御部６２の悪影響を受けることなく、本来の動
作を行うことができる。In the embodiment of FIG. 4 configured as described above, when the lock of the sample clock recovery PLL 68 is unlocked, such as when the power is turned on or when the channel is switched, the control input of the three-state buffer 64A is ,
A lock flag (logic "0") indicating an unlocked state is supplied. Thus, the three-state buffer 64A
Set to high impedance state. Therefore, the output of the three-state buffer 64A becomes the output voltage of the fixed DC voltage source E connected to the output terminal. Assuming that the output voltage of the fixed DC voltage source E is an average voltage when the duty of the PWM pulse, which is the control signal output from the level detection control unit 62, is 50%, the control voltage is generated in the same manner as in the embodiment of FIG. A constant lower reference voltage VRB is supplied from the circuit 10 to the A / D converter 4. As a result, the level control operation is fixed, so that the sample clock recovery PLL 68 can perform the original operation without being affected by the level detection control unit 62.

【００２５】サンプル・クロック再生ＰＬＬ６８がロッ
クされると、３ステートバッファ６４Ａの制御入力に
は、ロック状態を示すロックフラグ（論理「１」）が供
給される。これにより、３ステートバッファ６４Ａは、
レベル検出制御部６０から出力される制御信号を、制御
電圧発生回路１０に供給する。従って、この後、ディジ
タル化されたＭＵＳＥ信号中の基準信号であるフレーム
パルスの白レベルおよび黒レベルを、それぞれ、２３９
／２５６および１６／２５６とするレベル制御動作が行
われる。When the sample clock recovery PLL 68 is locked, a lock flag (logic "1") indicating a locked state is supplied to the control input of the three-state buffer 64A. Thus, the three-state buffer 64A
The control signal output from the level detection control unit 60 is supplied to the control voltage generation circuit 10. Therefore, thereafter, the white level and the black level of the frame pulse, which is the reference signal in the digitized MUSE signal, are respectively changed to 239
/ 256 and 16/256 are performed.

【００２６】[0026]

【００２７】請求項２の映像信号処理装置によれば、レ
ベル検出制御手段から出力されたディジタル信号である
第１信号をＤ／Ａコンバータによってアナログ信号に変
換して直流電圧を発生させるようにしたので、Ａ／Ｄコ
ンバータの基準電圧を制御する制御電圧を簡単に発生す
ることができる。According to the second aspect of the present invention, the first signal, which is a digital signal output from the level detection control means, is converted into an analog signal by the D / A converter to generate a DC voltage. Therefore, a control voltage for controlling the reference voltage of the A / D converter can be easily generated.

【００２８】[0028]

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の映像信号処理装置の一実施例の構成を
示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of an embodiment of a video signal processing device according to the present invention.

【図２】図１の制御電圧発生回路１０の一構成例を示す
ブロック図である。FIG. 2 is a block diagram illustrating a configuration example of a control voltage generation circuit 10 of FIG.

【図３】図１の制御電圧発生回路１０の別の構成例を示
すブロック図である。FIG. 3 is a block diagram showing another configuration example of the control voltage generation circuit 10 of FIG. 1;

【図４】図１の実施例の動作例を示す説明図である。FIG. 4 is an explanatory diagram showing an operation example of the embodiment of FIG. 1;

【図５】本発明の映像信号処理装置の別の実施例の構成
を示すブロック図である。FIG. 5 is a block diagram showing a configuration of another embodiment of the video signal processing device of the present invention.

【符号の説明】[Explanation of symbols]

４ Ａ／Ｄコンバータ ６ ＭＵＳＥ信号処理部 １０ 制御電圧発生回路 ２２ Ｄ／Ａコンバータ ２４ ローパスフィルタ ２６ バッファアンプ ３４ ローパスフィルタ ３６ バッファアンプ ６２ レベル検出制御部 ６４ スイッチ ６４Ａ ３ステートバッファ ６６ 固定信号発生器 Ｅ 固定直流電圧源 Reference Signs List 4 A / D converter 6 MUSE signal processing unit 10 Control voltage generation circuit 22 D / A converter 24 Low pass filter 26 Buffer amplifier 34 Low pass filter 36 Buffer amplifier 62 Level detection control unit 64 Switch 64A 3-state buffer 66 Fixed signal generator E Fixed DC voltage source

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/14 - 5/217 H04N 7/00 H03M 1/18 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. ⁷ , DB name) H04N 5/14-5/217 H04N 7/00 H03M 1/18

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 アナログ映像信号をディジタル映像信号
に変換するＡ／Ｄコンバータの基準電圧を制御して、前
記ディジタル映像信号のレベルを制御する映像信号処理
装置において、前記Ａ／Ｄコンバータの基準電圧を制御する制御電圧を
発生する制御電圧発生手段と、 前記ディジタル映像信号に含まれる基準信号の白レベル
および黒レベルを検出し、前記白レベルおよび前記黒レ
ベルがそれぞれ所定の値となるように、前記制御電圧発
生手段が前記制御電圧を発生する処理を制御する第１の
信号を出力するレベル検出制御手段と、 前記制御電圧発生手段が発生する前記制御電圧を一定の
レベルに保持させる固定レベルの第２の信号を出力する
固定信号発生手段と、 前記映像信号処理装置の同期が確立しているか否かを示
す同期確立指示手段と、 前記同期確立指示手段が前記映像信号処理装置の同期確
立を示している場合、前記レベル検出制御手段が出力す
る前記第１の信号を前記制御電圧発生手段に供給し、前
記同期確立指示手段が前記映像信号処理装置の同期確立
を示していない場合、前記固定信号発生手段が出力する
前記第２の信号を前記制御電圧発生手段に供給する切り
換え手段と を備えることを特徴とする映像信号処理装
置。 1. A video signal processing device for controlling a reference voltage of an A / D converter for converting an analog video signal into a digital video signal to control a level of the digital video signal, wherein the reference voltage of the A / D converter is controlled. Control voltage to control
Control voltage generating means for generating, and a white level of a reference signal included in the digital video signal
And the black level are detected, and the white level and the black level are detected.
The control voltage generation is performed so that each bell has a predetermined value.
A first means for controlling a process of generating the control voltage by the generating means;
Level detection control means for outputting a signal, and the control voltage generated by the control voltage generation means
Output a fixed-level second signal to be held at the level
Indicates whether the synchronization between the fixed signal generation means and the video signal processing device has been established.
Synchronization establishment instructing means, and the synchronization establishment instructing means, the synchronization establishment of the video signal processing device.
Output, the level detection control means outputs
Supplying the first signal to the control voltage generating means.
The synchronization establishment instructing means may establish synchronization of the video signal processing device.
Does not indicate, the fixed signal generating means outputs
A switch for supplying the second signal to the control voltage generating means;
A video signal processing apparatus characterized by comprising a recombinant means. 【請求項２】 前記レベル検出制御手段は、ディジタル2. The digital camera according to claim 1, wherein said level detection control means is a digital
信号である前記第１の信号を出力し、Outputting the first signal, which is a signal, 前記固定信号発生手段は、所定の値に固定したディジタThe fixed signal generating means includes a digital signal fixed to a predetermined value.
ル信号である前記第２の信号を出力し、Outputting the second signal, which is a 前記制御電圧発生手段は、前記ディジタル信号である前The control voltage generating means outputs a signal before the digital signal.
記第１または前記第２の信号をアナログ信号に変換するConverting the first or second signal into an analog signal
Ｄ／Ａコンバータを含むIncluding D / A converter ことを特徴とする請求項１に記The method according to claim 1,
載の映像信号処理装置。Video signal processing device. 【請求項３】 前記固定信号発生手段は、ディジタル信3. The method according to claim 1, wherein the fixed signal generating means includes a digital signal.
号である前記第１の信号が取り得る最大値の半分の値にTo a value that is half the maximum value that the first signal can take.
固定したディジタル信号である前記第２の信The second signal, which is a fixed digital signal, 号を出力すOutput number
るTo ことを特徴とする請求項２に記載の映像信号処理装3. The video signal processing apparatus according to claim 2, wherein
置。Place. 【請求項４】 前記レベル検出制御手段は、パルス幅変4. The level detection control means according to claim 1, wherein
調信号である前記第１の信号を出力し、Outputting the first signal, which is a key signal, 前記固定信号発生手段は、所定の値に固定したパルス幅The fixed signal generating means has a pulse width fixed to a predetermined value.
変調信号である前記第２の信号を出力し、Outputting the second signal, which is a modulated signal, 前記制御電圧発生手段は、パルス幅変調信号である前記The control voltage generation means is a pulse width modulation signal.
第１または前記第２の信号のハイレベルの期間とローレThe high level period and low level of the first or second signal
ベルの期間との比に応じた信号を出力するローパスフィA low-pass filter that outputs a signal corresponding to the ratio of the bell period
ルタを含むIncluding rutha ことを特徴とする請求項１に記載の映像信号The video signal according to claim 1, wherein
処理装置。Processing equipment. 【請求項５】 前記固定信号発生手段は、パルス幅変調
信号である前記第１の信号をディーティ５０％に固定し
たパルス幅変調信号である前記第２の信号を出力する こ
とを特徴とする請求項４に記載の映像信号処理装置。 5. The fixed signal generating means according to claim 1, wherein
The first signal, which is a signal, is fixed at a duty of 50%.
This outputting said second signal is a pulse width modulated signal
The video signal processing device according to claim 4, wherein: