JP3285212B2

JP3285212B2 - テスタ相互接続システム

Info

Publication number: JP3285212B2
Application number: JP03326492A
Authority: JP
Inventors: ロバート・エイチ・ピンカス; カルヴィン・エス・ウィンロス
Original assignee: ジェンラド，インコーポレイテッド
Priority date: 1991-02-22
Filing date: 1992-02-20
Publication date: 2002-05-27
Anticipated expiration: 2017-05-27
Also published as: DE69206848T2; JPH04323577A; EP0502624A1; EP0502624B1; DE69206848D1; US5124636A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は自動回路テスタに関し、
特に試験装置をテスタのシステムピンに接続するための
構成に関する。

【０００２】

【従来の技術及びその課題】現代の多くの電子回路の高
速性は、電子回路を試験するための自動装置に厳しい動
作性能の制約を加えてきた。ある制約は試験装置の多重
化に加えられるものである。特定の回路ボードの完全な
試験では試験装置とボード上の多くの試験ポイントの間
に接続を形成することが必要であるが、自動試験装置内
に必要な試験装置の数は典型的にはボードの試験ポイン
トの総数の一部に過ぎず、それは試験ポイントの一部の
みが典型的には試験のある部分において使用されるに過
ぎないからである。従って、試験装置は多重化され得る
ものである。

【０００３】しかし、信号速度を考えた場合には、多重
化を注意して行う必要がある。共通信号を選択的に多数
の試験ポイントに分散したり、多数の試験ポイントを共
通の宛先に選択的にアクセスさせたりする典型的な方法
は、バス構成を採用している。すなわち、各種電源又は
宛先の中で共通信号コンダクタを走らせたり、各種ソー
ス及び宛先においてコンダクタ上にタップ接続してい
る。かかる構成は、共通コンダクタが全ての多数のソー
ス又は宛先に対して信号経路の大部分を提供するため
に、利点を有している。

【０００４】しかしながら、かかるシステムの欠点は、
それらが、従来より、伝送線「スタブ」を残している点
である。すなわち、信号経路は、典型的には、例えば、
信号源から、現在必用な宛先のみならず、他の試験で必
用な宛先への経路の大部分にも伸びている。これらの代
替経路、すなわちスタブは、反射源として機能して、信
号の忠実度を減じることになる。試験信号の忠実度は、
スタブ回線に沿った往復伝播時間が信号の立ち上がり時
間に接近する場合には、その質を顕著に落とす。高い帯
域幅の信号の忠実度に関心をもつ試験システムの設計者
の目標は、このように、集積スタブ長作用を最小限に抑
えることにより、信号の劣化をシステムの立ち上がり時
間仕様内に収めることである。

【０００５】この目標は、通常、アナログ装置よりもデ
ィジタル装置に関しての方の達成度が高いことになる。
というのも、多数のディジタル装置（ドライバ／セン
サ）が試験装置内に提供されねばならず、柔軟性のロス
がほとんど生じないように、スイッチングマトリックス
は、通常、構成可能なので、どのディジタル装置も少数
のシステムピンに対してのみ多重化されることが必要と
される。ディジタル装置が多重化されるべき各種ピン
は、従って、スタブ長が相対的に短くなるように、互い
に近接して配置される。

【０００６】同様のことは、相対的に通常は少数であ
り、その各々が、多数の、場合によっては全てのシステ
ムピンの中で多重化される必要があるアナログ装置に
は、典型的には当てはまらない。１ナノ秒の立ち上がり
時間を有する高性能回路に関しては、集積スタブ長が１
０センチメートル以上では大部分の測定に関しては許容
不能な範囲である。全てのシステムピンを１０センチメ
ートル幅領域内に配置できない場合には、従って、従来
のバス構成を用いることはできない。

【０００７】この問題を回避する１つの方法は、共通ソ
ース又は宛先に近い位置にスイッチングを設けることで
ある。別のソース（又は宛先）への長い距離の経路は、
スイッチング動作により絶縁されて、スタブとして作動
せずに、リンギングを生じる。しかし、かかる構成は、
バスシステムの特徴である共通経路の利点を備えておら
ず、従って、典型的には不便な多数の長距離信号経路が
必要になる。

【０００８】

【課題を解決するための手段】本発明は、従来のバスに
通常は関連するスタブ長問題を被らずに、バス式構成の
利点を保持する回路テスタである。本発明によれば、テ
スタは、システムピンと（必ずというわけではないが、
典型的にはアナログ式である）試験装置の間で信号を送
受するための信号バスに接続される接続モジュールを含
んでいる。システムピンに対する経路が少なくとも１つ
の接続モジュールを介して行われる一方で、試験装置に
対する経路が少なくとも１つの別の接続モジュールを介
して行われる。

【０００９】ＤＵＴ試験ポイントと試験装置の間の信号
経路として機能する多数のバス回線のそれぞれが、その
長手方向に繰り返し割り込まれて一連のリンクを形成す
るという点で、信号バスは従来のバスとは相違する。各
接続モジュールは２つの隣接するリンクの間に配置され
て、別個にそれらに接続される。接続モジュールは、少
なくとも、第１、第２及び第３のモジュール状態を仮定
することが可能なスイッチング回路を含んでいる。第１
の状態では、接続モジュールは２つの隣接リンクを一緒
に接続する。第２の状態では、モジュールは第１のリン
クをシステムピン又は試験装置に接続して、第２のリン
クを絶縁状態に置く。第３の状態では、第１のリンク
は、絶縁されたものであり、第２のリンクはシステムピ
ン又は試験装置に接続される。

【００１０】試験装置をシステムピンとの接続関係に配
置するために、試験装置及びシステムピンがそれぞれ通
信を行うそれらの間の接続モジュールが、第１の状態を
仮定してこれらの２つのモジュールの間のバス経路にお
ける導通を提供し、それぞれ第２及び第３の状態を仮定
してシステムピンと試験装置を、それらをいずれかの方
向において経路を越えてリンクに接続せずに形成される
経路の反対端に接続する。この配置は、従来のバス構成
の結果生じるスタブを除去するが、かかるバス構成が提
供する共通経路の利点は保持する。

【００１１】

【実施例】図１は、本発明を用いることができる技法に
おける多くの種類の自動回路テスタの内の１つのブロッ
ク図である。テスタ１０は被測定装置（ＤＵＴ）１２を
ドライバ／センサ１４形式のディジタル試験装置を用い
て、信号をＤＵＴに送り、ＤＵＴに生じる信号を観察す
ることにより試験する。ディジタル装置１４に加えて、
テスタは、波形発生器１６又はディジタル電圧計１８の
ような、アナログ装置も用いることができる。

【００１２】試験装置をＤＵＴ１２に接続するために、
典型的には自動試験装置は、スキャナ２０及び取付具２
２を用いる。スキャナ２０は多数の固定位置システムピ
ン２４を備え、これらのピンは信号をＤＵＴに送受信す
るために用いられる。しかしながら、それらは物理的に
は特定の回路ボード上の試験ポイントとラインアップす
るようには配置されておらず、システムピン２４上の信
号は各ボードの種類に関して物理的に異なる位置に向け
られる必要がある。これは、取付具２２の役割であり、
取付具は、ＤＵＴ１２上の所望の試験ポイントに空間的
に配置される固定ピン（ネイル）２６とシステムピン２
４の間の接続を行う。

【００１３】多くのＤＵＴに関しては、必要なネイル２
６の数は非常に大きくなるが、少数のネイルが１度に用
いられるに過ぎない。例えば、ＤＵＴは多数の構成要素
を有し、それは、全体としては、多くの試験ポイントを
必要とするが、個々の構成要素又は回路の各試験は、か
かる構成要素又は回路その他の特定の端子と電気的に通
信する試験ポイントだけを必要とし、その動作は構成要
素又は回路を絶縁するために作用を受ける必要がある。
特定の構成要素又は回路の試験時、テスタは他の全ての
試験ポイントをフリーにする。後に、システムがボード
上の他の構成要素を又は回路を試験する場合に、それ
は、別の試験ポイントの少数のサブセット、従って別の
ネイル２６の少数のサブセットを用いる。

【００１４】試験の各部分は、全てのネイル２６の内の
少数のサブセットのみを必要とするに過ぎないから、シ
ステムピン２４の少数のサブセットのみが典型的には試
験のどこかの部分で用いられるのみである。従って、多
くの場合には、各システムピン２４に専用とされるよう
な別個の試験装置を設けることは無駄になる。これは特
に、ディジタル電圧計１８や波形発生器１６のようなア
ナログ装置の場合にあてはまる。というのも、１度に用
いられるかかる装置の数は通常はドライバ／センサ１４
の数よりも小さいからである。従って、テスタはスキャ
ナ２０を含み、スキャナはスイッチその他の回路のマト
リックスであり、バーストの間のシステムピン２４と装
置の間の接続を切り換えて、個々の装置が試験の異なる
部分で異なるネイルに関して使用できるようにする。

【００１５】テスタ用の制御回路は、コンピュータ２
８、シーケンサ３０、及びスキャナドライバ３４内に組
込み可能である。テスタをバーストに設定するために、
コンピュータ２８は、例えば、産業標準ＭＸＩ及びＶＸ
Ｉバス３６及び３８のような手段によりスキャナドライ
バ３４と通信して、装置とシステムピン２４の間でスキ
ャナ２０が形成されるべき接続を特定する。スキャナド
ライバ３４は、後述の別のスキャナバス手段によりスキ
ャナにスキャナ制御信号を供給することにより応答す
る。ＶＸＩバスは、また、装置バスとしても機能して、
個々の試験ポイントが受信すべき、又はバーストの間に
生じるものと期待されるべき信号を表す値をピンメモリ
３２にコンピュータ２８がロードするような装置制御信
号を送受信する。コンピュータ２８は、アナログ装置が
テスタの標準部分として含まれる場合には、ディジタル
電圧計１８のようなアナログ装置を同様にプログラム可
能である。代わりに、システムのオリジナル部分ではな
く、ＶＸＩバスにプラグ挿入されない、波形発生器１６
のようなアナログ装置をスキャナ２０に接続し、コンピ
ュータ２８により可能であれば別個にプログラムするこ
とも可能である。

【００１６】実際のバーストの間の実時間制御のため
に、コンピュータ２８は制御を高速シーケンサ３０に変
えて、シーケンサがドライバ／センサ１４及びピンメモ
リ３２をクロックし、他の装置を同様に制御することも
可能である。

【００１７】バーストが完了すると、コンピュータ２８
はピンメモリ３２、及び、例えばディジタル電圧計１８
からの結果を読み出し、表示装置４０のような適当な装
置を用いて、その時又は別のバーストの後に、結果を表
示することも可能である。

【００１８】図２は、図１のあるエレメントが本発明の
実施例において仮定される場合の物理構成を示す。図２
には、ＶＸＩバス３８が、従来の方法で、テスタシャー
シ４２の底部付近の水平面に置かれるバックプレーンバ
スとして、配置されるようすが示されている。図１のド
ライバ／センサ１４及びディジタル電圧計１８は、ＶＸ
Ｉバックプレーン３８にプラグ挿入される回路ボードに
より提供され、それらの動作をプログラム又は制御する
装置制御信号を受信する。図２には、これらのボード４
４の内の１つのみが示されているが、典型的なテスタ
は、並列に物理的に配列された多くの同様のボードを用
いる。図２では、このような別のボードがプラグ挿入さ
れるコネクタは省略されている。

【００１９】回路テスタは、複数の回路ボード内のスキ
ャナ２０を提供する。図２には２つのスキャナボード４
６及び４７のみが示されているが、典型的な構成では多
くのボードを用いる。図１のスキャナ２０には、また、
スキャナのバックプレーンバス５０が含まれ、その物理
的方向はＶＸＩバス３８に多少平行となっている。スキ
ャナボード４６は、ボード４４の上端部におけるコネク
タ４８にプラグ挿入され、この場合該ボードは、アナロ
グ装置またはドライバ／センサが信号を駆動する及び／
又は検知するポートを提供する。スキャナボード４６及
び４７は、また、スキャナバス５０上のコネクタ５１の
ようなコネクタ内に挿入され、そこからスキャナ制御信
号を受信する。またボードは装置及びＤＵＴ信号をバス
５０を介して送受信する。

【００２０】図２にはエッジコネクタ４８がボード４４
及び４６の間の接続を形成するように示されているが、
テスタ製造者により作成されない装置ボードは一般的に
は、テスタ製造者のスキャナボードに結合するように構
成されることはない。このために、テスタ製造者は、好
ましくは、それ自体の装置ボードの高さを、標準ＶＸＩ
ボードの高さよりも大きくなるように製造する。これに
より、スキャナボードの下端と他の製造者の（標準高
さ）装置ボード上端の間に空間を残すことになり、そこ
で、ボードの間で同軸ケーブル接続が可能になる。

【００２１】さらに単純化のために、図２には、コンピ
ュータ２８がスキャナ２０と通信するＭＸＩバスに対す
るＶＸＩバックプレーン３８の大きな従来の接続は示さ
れていない。しかしながら、上述のように、コンピュー
タは信号をＶＸＩバックプレーン３８に送り、それらの
信号のいくつかは、適当に復号されて、スキャナドライ
バ３４によりスキャナ２０に送られるが、これは、図２
には、スキャナボード４６及び４８に平行に配列される
回路ボード内に組み込まれるように示されている。「ス
ロットゼロ」ボード５２は、ＶＸＩバックプレーン３８
とスキャナドライバ３４の間の接続を形成する。

【００２２】スキャナボード４６及び４７の上端はコネ
クタ５４及び５６を提供し、それは、図示しない他のス
キャナボード上の対応するコネクタと一緒に、図１のシ
ステムピン２４の一部を含む。スキャナボード４６及び
４７の上端上には、例えば、図１の外部波形発生器１６
からの同軸ケーブルを取り付けるためのコネクタ５８が
設けられる。（当然、波形発生器は、ドライバ／センサ
及び電圧計のように設けることも可能である。すなわ
ち、それは、スキャナボードとＶＸＩバスの間に接続す
ることができる。）波形発生器１６及びディジタル電圧
計１８のようなアナログ装置とシステムピンの間の接続
を論じることにより、本発明が論じられるが、本発明の
広い原理は、ディジタル装置との接続を提供することも
可能である。

【００２３】図３及び図４は、スキャナボード４６によ
り実行されるスイッチング機能の一部の概略図である。
図３及び図４の下方部分に沿って配列された１６対のコ
ンタクト６８は、結合コネクタ５１（図２）上のコンタ
クトを示しており、それにより、スキャナボード４６は
スキャナバックプレーン５０上の多くのリンクのうち
の、８つの個々の一連のリンク内の８対の導通経路リン
クに接続される。（スキャナバックプレーン５０は、ま
た、図３及び図４に示されない回線上のスキャナ制御信
号もまた送受信する。）各一連のリンクは、その構成要
素リンクが、後述のように、各種スキャナボード上のス
イッチにより直列に接続された場合に、スキャナバス５
０の全長を走る導通経路を形成する。コンダクタリンク
７０Ａ−Ｈ（図３）の第１のセットは、コネクタ５１に
次のコネクタからスキャナバックプレーン５０の左側に
伸びている。リンク７２Ａ−Ｈ（図４）の第２のセット
はコネクタ５１に次のコネクタから右側に伸びている。

【００２４】これらの一連のリンクの目的は、スキャナ
ボード上のシステムピン２４と別のスキャナボードを介
してアクセスされるアナログ装置の間で信号を送受信す
ることである。これが実行される方法は、今説明したス
イッチ７４Ａ−Ｈ、７６Ａ−Ｈ、及び７８Ａ−Ｈの動作
と共に、後述する別のスイッチの動作を含んでいる。

【００２５】図３及び図４に示されたスキャナボード４
６の左側に配置されたスキャナボードに接続された波形
発生器が、後述のように、コンダクタリンク７０Ａ上に
信号を置いたものと仮定する。さらに、この信号が、図
３及び図４に示されたスキャナボード上のシステムピン
２４の１つに送られるべきものであると仮定する。この
結果は、第１のリンク及び第２のリンクスイッチ７４Ａ
及び７６Ａ、及び内部スイッチ７８Ａを動作することに
より実現され、これらの全ては、リンク７０Ａが一部で
ある一連のリンクと関連している（Ａの一連のリン
ク）。特に、スイッチ７４Ａ及び７８Ａが閉止される
が、スイッチ７６Ａは開放を維持する。Ｅの一連のリン
クと関連した内部スイッチ７８Ｅもまた開放する。これ
らのスイッチ状態の結果として、リンク７０Ａからの信
号は図３及び図４の上方の回路に向けられて、Ａの一連
のリンク内の次のリンク７２Ａには送られない。

【００２６】次に、波形発生器信号がソースから左に来
たものではく、ソースから右に来たものであるが、それ
は、図３及び図４に示されたボード上のシステムピン２
４の１つに送られることを意図したものであると仮定を
変更する。この結果を得るためには、内部スイッチ７８
Ａ及び７８Ｅの状態は同様に保持するが、第１及び第２
のリンクスイッチ７４Ａ及び７６Ａの状態は反転され
る。それにより、スイッチはリンク７２Ａからの信号を
上方回路に向けて、リンク７０Ａをリンク７２Ａからの
ものと同様に上方回路から絶縁する。

【００２７】次に、信号が図３及び図４のボードの右側
でスキャナボードに接続された波形発生器内で発生し、
その宛先が図３及び図４の左側のスキャナボードである
と仮定する。すなわち、信号は図３及び図４のボード２
６上のどのシステムピン２４にも向けることを意図され
ていない。この結果を得るために、内部スイッチ７８Ａ
が開放されて、第１のリンク及び第２のリンクスイッチ
７４Ａ及び７６Ａが両方とも閉止されて、第１のリンク
７０Ａが第２のリンク７２Ａに接続される。すなわち、
図３及び図４に示されたボードは、リンク７０Ａ及び７
２Ａを含む、別の割込まれたＡの一連のリンク内で連続
を提供するように作用する。

【００２８】最後に、波形発生器信号は、後述のよう
に、図３及び図４の上方の回路から来たものとする。さ
らに、この信号が、図３及び図４に示された左側のスキ
ャナボード上のシステムピン２４に送られるものとす
る。さらに、信号がＡの一連のリンクに沿って、すなわ
ち、リンク７０Ａに沿って左側に送られるものとする。
この結果を得るためには、内部スイッチ７８Ｅが開放
し、内部スイッチ７８Ａが閉止し、第１のリンクスイッ
チ７４Ａが閉止し、さらに、第２のリンクスイッチ７６
Ａが開放する。

【００２９】この伝送の考え方の結果、信号経路の長さ
が自動的に、スタブ長を最短にするように、調整され
る。特に、信号が、１つのスキャナボードから別のボー
ドに送られるべきである場合には、これらの２つのボー
ドの間に配置されたスキャナバスリンクのみが接続され
る。他のスキャナバスリンクはこれらのリンクから絶縁
されて、生じた反射が、バス構成の結果として得られる
共通経路の特徴にもかかわらず回避される。

【００３０】さて、次に図３及び図４の上方部分に示さ
れたマトリックス構成について説明する。これらのマト
リックスは４つの並列ツリー構造をを表している。各ツ
リー構造はそれぞれ、４つの「トランク（幹）」コンダ
クタ８０Ａ−Ｄの１つを、その最下位レベルに備えてい
る。コンダクタ８０Ａは、第１のツリーのトランクであ
り、Ａ及びＥの一連のリンクと関連している。同様に、
コンダクタ８０ＢはＢ及びＦの一連のリンクに関連し、
コンダクタ８０ＣはＣ及びＧの一連のリンクに関連し、
さらにコンダクタ８０ＤはＤ及びＨの一連のリンクに関
連している。

【００３１】ツリースイッチ８２−１Ａ、８２−２Ａ、
８２−３Ａ及び８２−４Ａにより、Ａツリーの最下位レ
ベルにおけるトランクコンダクタ８０Ａは次に高いレベ
ルにおける４つの「リム（大枝）」コンダクタ８４−１
Ａ、８４−２Ａ、８４−３Ａ及び８４−４Ａに広がる。
リムコンダクタ８４−３Ａ及び８４−４Ａは、直接同軸
ケーブルコネクタ５８につながり、他方、コネクタ８４
−１Ａ及び８４−２Ａは、さらに広がっている。ツリー
スイッチ８６−１Ａ、８６−２Ａ、８６−３Ａ及び８６
−４Ａにより、例えば、リムコンダクタ８４−１Ａは４
つの「ブランチ（小枝）」コンダクタ８８−１Ａ、８８
−２Ａ、８８−３Ａ及び８８−４Ａに広がり、これらの
各ブランチコンダクタは、さらに、４つの個々のシステ
ムピン２４に広がっている。ツリースイッチ９０−１
Ａ、９０−２Ａ、９０−３Ａ及び９０−４Ａにより、例
えば、コンダクタ８８−１Ａは、４つの個々のシステム
ピン２４−１、２４−２、２４−３及び２４−４に広が
っている。

【００３２】これらの及び同様のリム及びブランチによ
り、トランクコンダクタ８０Ａは、適当なスイッチの閉
止を選択することにより、システムピン２４のいずれか
に接続可能である。トランクコンダクタ８０Ａは、さら
に、左リンク７０Ａ又は７０Ｅに、又は右リンク７２Ａ
又は７２Ｅに接続可能なので、Ａ及びＥの一連のリンク
上の信号はシステムピン２４のいずれかに向けることが
可能である。図３及び図４を見れば、他のトランクコン
ダクタ８０Ｂ、８０Ｃ及び８０Ｄのそれぞれが同様に、
個々の並列ツリーを介してシステムピン２４のいずれか
に接続されて、それで、システムピンが、さらに、トラ
ンクコンダクタに関連する一連のリンクに接続可能であ
ることが分かる。

【００３３】トランクコンダクタ８０は、選択的に、シ
ステムピンのみならず、スキャナが接続されるアナログ
装置にも接続可能である。スイッチ８２−３Ａのような
スイッチはトランクコンダクタを、アナログ装置につな
がれるコンダクタ８４−３Ａのようなリムコンダクタに
接続可能である。ボード４４がアナログ装置ボードであ
る場合には、コンダクタ８４−３Ａは、装置ボードコネ
クタ４８（図２）が受信する下方端コンタクトパッドに
接続される。しかしながら、スキャナボードが備えてい
る特徴の範囲を示すために、図３は、ドライバセンサ信
号経路を含んでおり、それは、ドライバ／センサボード
に接続されるようなスキャナボードに含まれるものであ
る。かかるスキャナボードは、上部端コネクタ５８に接
続されるコンダクタ８４−３Ａのようなアナログ装置経
路を備えており、図３にかかる接続の様子が示されてい
る。

【００３４】それにプラグ挿入される複数のスキャナボ
ードの場合、スキャナバスは８つの異なる装置に接続を
提供することが可能であるが、単一のスキャナボード上
のシステムピン２４は、同時にそれらの内の４つにのみ
接続可能である。これは、いわゆるシステムピン２４−
１７（図４）の観点からすれば、コンダクタ８８−５
Ａ、８８−５Ｂ、８８−５Ｃ及び８８−５Ｄが、適当な
接続がなされた場合の、他のボード上の分離装置にテス
タを提供する経路の開始を示すことを意味する。従っ
て、マトリックススイッチ９０−１７Ａ、９０−１７
Ｂ、９０−１７Ｃ及び９０−１７Ｄにより、システムピ
ン２４−１７に関連するＤＵＴコンダクタ経路９６−１
７は個々のブランチコンダクタ８８−５Ａ、８８−５
Ｂ、８８−５Ｃ及び８８−５Ｄで開始する４つの装置接
続経路のいずれか１つに接続可能である。

【００３５】上述のように、図３及び図４は、ドライバ
／センサのようなディジタル装置群を含むドライバ／セ
ンサボードに対する接続用の種類のスキャナボードによ
り提供されるような信号経路その他の回路を含んでい
る。かかるスキャナボード上で、各システムピン２４
は、コネクタ５８及びスキャナバス５０により接続され
るようなアナログ装置のみならず、ボード４４上の個々
の専用ドライバ／センサにも接続可能である。（アナロ
グ装置に関してここに説明する多重化アプローチはまた
ディジタル装置に対しても適用可能であるが、説明され
る実施例はディジタル装置を多重化するものではない。
なぜなら、そうしてもほとんどハードウェアを節約でき
ない用途を意図しているからである。）例えば、スイッ
チ１０２−１の閉止によりシステムピン２４−１がボー
ド４４上のドライバ／センサに接続されるコンダクタ１
００−１に接続される。さらに、ボード４６に設けられ
るが図示されていない過電圧保護回路が、図３には示さ
れていないが図７ではスイッチ１０４−１として示され
ているスイッチの動作により、システムピン２４−１に
接続可能である。さらに、これらの各種オプションが用
いられた場合に、使用されていないＤＵＴ試験ポイント
を絶縁して、スタブ長を最小化するために、ボードはさ
らに、スイッチ１０６−１及び１０８−１を備えてい
る。

【００３６】３２個のシステムピン２４の各々に関し
て、従って、スキャナボード４６が８つのスイッチを提
供する。すなわち、スイッチ１０２−１のようなドライ
バ／センサスイッチ、スイッチ１０４−１（図７）のよ
うな過電圧保護スイッチ、スイッチ１０６−１及び１０
８−１のような２つの絶縁スイッチ、スイッチ９０−１
Ａ、９０−１Ｂ、９０−１Ｃ及び９０−１Ｄのような４
つのマトリックス／ツリースイッチである。これらは、
さらに下位レベルツリースイッチ及びスキャナバス５０
に対する接続モードを選択するためのスイッチが必要で
ある。

【００３７】スキャナは、その寸法の故にレイアウト及
びスタブ長に関する問題を呈するような機械的リレーの
ごとき多数のスイッチを備えている。図５に示されてい
るような種類の構造は、３次元にレイアウトを拡張する
ことにより、レイアウト及びスタブ長に関する問題を減
じる。結果として得られる構成は、レイアウト問題を単
純化して、設計者が、２次元のレイアウトと同じ寸法で
より多くのチャネルを備えることを可能にし、図３及び
図４に示すような柔軟なレイアウトを提供するために必
要なスタブ長の部分を減じる。

【００３８】図５は、スキャナボード４６の代表的な部
分を示しており、そこには、２つのコネクタ１１０及び
１１２が示されており、それによりスキャナボードがド
ライバ／センサボード４４にプラグ挿入される。図５に
はコネクタ５１も示されており、それによりボード４６
がスキャナバス５０にプラグ挿入される。（多層）ボー
ド４６の各種の層は、図３及び図４に示される多くの導
通経路を提供する。

【００３９】しかしながら、全て機械的リレーとして提
供されるようなスイッチは、補助ボード１１４上に取り
付けられて、さらに、補助ボードは主ボード４６上に取
り付けられて、その表面から横方向に伸張している。１
１４−１〜１１４−５０とラベルされた５０の補助ボー
ドが図５においては７つのみが示されている。ボード１
１４−１〜１１４−４６はそれぞれ８つのリレーを含ん
でいる。ボード１１４−４７〜１１４−５０はそれぞれ
６つのリレーを含んでいる。

【００４０】各ボードはさらに、補助ボード上のリレー
を制御するための、ボード１１４−１０上の集積回路１
１６及び１１８のような回路を含んでいる。図示されて
いない主ボード４６上の回路が、スキャナバス５０から
コネクタ５１によりそれに接続される命令を受け取り、
さらに、スキャナバス５０はコンピュータ２８からスキ
ャナドライバ３４（図２）、「スロットゼロ」ボード５
２（図２）及びバス３６及び３８（図１）を介してこれ
らの信号を受け取る。この回路は、リレーが仮定するべ
き状態を示す信号をコンピュータ２８から受信してリレ
ーが適当な状態を仮定するようにリレーを駆動する。

【００４１】第１の８つの補助ボード１１４は、図３及
び図４に示されておらず、本発明とは余り関係のない機
能を提供する。図６は、次の４つのボード１１４−９、
１１４−１０、１１４−１１及び１１４−１２の相互接
続を示しており、それらは、１６のリレー、９０−１Ａ
〜９０−１Ｄ、９０−２Ａ〜９０−２Ｄ、９０−３Ａ〜
９０−３Ｄ、及び９０−４Ａ〜９０−４Ｄを含み、それ
らは、システムピン２４−１、２４−２、２４−３及び
２４−４をブランチコンダクタ８８−１Ａ〜８８−１Ｄ
と相互接続する。図６に示されるように、主ボードは、
ブランチ導通経路８８−１Ａ、８８−１Ｂ、８８−１Ｃ
および８８−１Ｄを含み、それらに対して、各補助ボー
ド１１４−９〜１１４−１２の中の対応する端子が接続
される。

【００４２】図７は、ボード１１４−９上のスイッチン
グ接続の概略図であり、ボード１１４−９上の端子１２
０が示されており、さらに、補助ボード１１４−９が提
供するマトリックススイッチ９０−１Ａ、９０−１Ｂ、
９０−１Ｃ及び９０−１Ｄに向かう様子が示されてい
る。別の端子１２２が主ボードを介して絶縁リレー１０
６−１をシステムピン２４−１に接続する一方で、さら
に別の端子１２４が主ボードを介してリレー１０２−１
をドライバ／センサピン１００−１に接続する。さらに
別の端子１２６及び１２８が補助ボード１１４−９と主
ボード４６上の過電圧保護回路の間の接続を提供する。

【００４３】説明を明確化するために、図７では、必要
なリレー状態に関する命令を解釈し保持するために必要
なリレードライバその他の制御用接続は省略されてい
る。図７に示されている接続とともに、主ボード４６の
平面からこれらの接続を立ち上げることは、導体経路の
レイアウトを単純化し、さらに詳細には後述するよう
に、回路の多機能性を達成するために必要なスタブ長を
減じることになる。

【００４４】次いで、図６を参照する。補助ボード１１
４−１０、１１４−１１及び１１４−１２はボード１１
４−９と同じものであり、それぞれが、関連するシステ
ムピン２４を、それぞれが４つのシステムピンに広がっ
ている各ブランチコンダクタ８８−１Ａ、８８−１Ｂ、
８８−１Ｃ及び８８−１Ｄを介して、ツリーの１つに接
続するために必要なスイッチングを提供する。全ての３
２のシステムピンに対する接続を提供するために、図６
の回路は８回（４×８＝３２）複製される。これらのス
イッチ群の出力は、図６の群８８−１のような８つの４
導体群であり、その各々が、４つの対応するするブラン
チコンダクタを含み、４つのツリーの各々に１つが対応
する。図８には、２つの補助ボード１１４−１７及び１
１４−１８につながるこれらの４導体群８８−１、８８
−２、８８−３及び８８−４が示されている。図示され
ていない３５及び３６番目の補助ボード１１４に同様の
方法で他の４つの４導体群がつながれる。これらの４つ
のボードは、ブランチコンダクタ８８からリムコンダク
タ８４への集中を提供するリレー８６を含んでいる。

【００４５】図９は、補助ボード１１４−１７の内部ス
イッチ構成の概略図である。補助ボード１１４−１７の
端子１３０はボード１１４−１７及び１１４−１８につ
ながる４つのブランチコンダクタ群からＡツリーコンダ
クタを受ける一方で、そのボードの端子１３２はこれら
の群からＣツリーコンダクタを受ける。ボード１１４−
１８上の対応する端子は、それぞれ、これらの群からＢ
ツリー及びＤツリーコンダクタを受ける。他の４つのブ
ランチコンダクタ群を受ける補助ボードの同一対は、同
様にＡ、Ｂ、Ｃ及びＤコンダクタを分離する。

【００４６】ボード１１４−１７は、図９の概略図から
明かな方法で２つのリムに８つのブランチを集中し、図
３及び図４に従って番号が付されたスキームに従ってリ
レーを識別する。

【００４７】図１０は補助ボード１１４−４５を示して
おり、その端子１３８は補助ボード１１４−１７の端子
１３４（図９）からリムコンダクタ８４−１Ａに、３５
番目の補助ボード上の対応する端子からリムコンダクタ
８４−２Ａに、２つの同軸ケーブルコネクタ５８から２
つの回線８４−３Ａ及び８４−４Ａに接続される。ボー
ド１１４−４５は、全てのＡツリーリムコンダクタをＡ
ツリートランクコンダクタ８０Ａに集中する。ボード１
１４−４５は、また、全てのＣツリーリムコンダクタを
その端子１４０において受け、Ｃツリートランクコンダ
クタ８０Ｃに集中する。ボード１１４−４５は、内部的
には、図９に示されたボード１１４−１７と同様である
が、図１１には、図３及び図４に示されたリレーへの対
応を示すために、内部接続が概略的に示されている。

【００４８】４６番面の補助ボードは、図面中には示さ
れていないが、Ｂ及びＤツリー用の同様の集中機能を実
行する。

【００４９】図３及び図４に示されているように、各
「トランク」コンダクタ８０Ａ−Ｄは、選択的に各２つ
の一連のリンク内の２つのリンクに接続可能である。各
ツリーの別の補助カードが、このスイッチングを実行す
るリレーを提供する。図１２及び図１３は、補助ボード
１１４−５０の１つを示しており、そのリレーはＡツリ
ーに関するスイッチングを実行する。ボード１１４−５
０は、内部的には、４７、４８及び４９番のボードと同
様であり、それぞれ、Ｄ、Ｃ及びＢツリー用に同様の機
能を実行する。図１２に示されているように、共通端子
１４６がＡツリーのトランクコンダクタ８０Ａに接続さ
れる。図１３は、ボード１１４−５０の内部のリレーの
接続を示しており、さらに、リレー７４Ａ及びＥ、７６
Ａ及びＥ、７８Ａ及びＥが含まれることが示されてお
り、それらのリレーの機能は、図３との関連において既
に述べたものである。補助ボード端子１４８は、リレー
７４Ａから主ボード上の導体経路への接続を提供し、さ
らに、その導体経路は主ボード端子６８につながり、そ
れにより、主ボードはリンク７０Ａに接続される。同様
に、端子１５０、１５２及び１５４は、それぞれ、リン
ク７２Ａ、７０Ｅ及び７２Ｅへの接続を提供する。

【００５０】図３及び図５を参照すると、３次元スイッ
チ構成の特に有利な点を理解することができる。図３に
示されているように、１６のリレー９０−１Ａ〜９０−
１Ｄ、９０−２Ａ〜９０−２Ｄ、９０−３Ａ〜９０−３
Ｄ及び９０−４Ａ〜９０−４Ｄは、相互ツリー処理動作
と考えることができるようなものを実行するスイッチの
交差ポイントマトリックスを形成するが、あるツリーの
ブランチ８８−１が４つのシステムピン２４−１〜２４
−４の１つに接続されるのみならず、これらのシステム
ピンのいずれもが、４つのツリーのいずれかのトップブ
ランチ８８−１に接続可能である。

【００５１】これらの各選択の結果、伝送スタブが生じ
る。すなわち、主経路は閉止されたスイッチを介して形
成されるが、スタブ経路は主経路から開放スイッチに枝
分かれする。これらのスタブ長を十分に短く保ち、これ
らを介した往復伝搬時間が、システムにより処理される
べき信号の立ち上がり時間と比較して、短くなるように
することが重要である。

【００５２】交差ポイントマトリックスが有するスタブ
問題を理解するために、システムピン２４−４がＡツリ
ーに接続されるべきものであるようにリレーが設定され
るものと仮定する。この意味は、リレー９０−４Ａが閉
止される一方で、リレー９０−４Ｂ、９０−４Ｃ及び９
０−４Ｄが開放することである。スタブは、従って、図
５に示すようにＴ字形状であるコンダクタ９６−４上に
存在する。特に、コンダクタ９６−４を含む信号経路
が、ボード１１４−１２の底部に現れて、それがボード
の頂部に現れたときに枝分かれする。信号はリレー９０
−４Ａの一方の側の左側に進むことを意図されており、
それは、さらにブランチコンダクタ８８−１Ａに向かっ
ている。しかしながら、信号は、また、信号を反射する
開放リレー９０−４Ｄに信号が到達するまで、右側にも
伝播する。この距離、すなわち、枝割れ部から開放リレ
ーへ、及び戻ってくるまでの距離こそが、システムが処
理を行うために必要とされる最短の信号立ち上がり時間
により示される最小値以下に保持される必要があるので
ある。拡大されたリレーは縦方向に並列に配置されるの
で、コンダクタ９６−４は、スタブ長を超過することな
く、４つのリレーに広がることが可能である。

【００５３】もちろん、同様の結果を、補助ボード１１
４−９ではなくて主ボード４６上のリレーを配列するこ
とにより、達成することも可能である。ツリー処理の相
互特性のために、しかしながら、スタブは、４つのツリ
ーの対応するブランチコンダクタに及ぶピンコンダクタ
９６−４のみならず、異なるそれぞれの補助ボード１１
４−９〜１１４−１２上に設けられる４つのピンコンダ
クタに及ぶブランチコンダクタ８８−１Ａ上にも生じ
る。

【００５４】特に、システムピン２４−４（図３）から
受信された信号は、ボード１１４−１７にコンダクタ８
８−１Ａに沿って右側にボード１１４−１２上のリレー
９０−４Ａの底部から伝播するように意図されている
が、信号が反射して右方向に戻る補助ボード１１４−９
上の開放リレー９０−１Ａに到達するまで、信号はコン
ダクタ８８−１Ａに沿って左側にも伝播する。この反射
時間が短くなることが重要であり、従って、リレー９０
−１Ａと９０−４Ａの対応する端部の間の距離により決
定されるスタブ長が短くなることが重要である。実際に
は、２次元配列においてもこの目的が達成されて、ブラ
ンチコンダクタ８８−１Ａ上のスタブが短く保たれるこ
とは不可能である。３次元配列においては、しかしなが
ら、２つのコンダクタ上のスタブは、それらのエッジの
補助ボード１１４−９〜１１４−１２を物理的に平行に
配置し、相対的に近接させることにより、同時に短く保
つことが可能である。こうして、３次元配列によれば、
高密度実装が可能であり、信号スタブをより短くするこ
とができる。

【００５５】

【発明の効果】本発明の開示を採用することにより、従
って、テスタ資源内の不必要な投資を回避するために必
要な融通性が獲得されて、同時に、高速度回路の試験に
必要な高い動作性能を獲得可能である。このように、本
発明は、当該技術分野において、顕著な効果を奏する。

【図面の簡単な説明】

【図１】本発明の技法を用いた自動回路テスタのブロッ
ク図である。

【図２】テスタのいくつかのエレメントの、一部破断さ
れた斜視図である。

【図３】図４と共にテスタのスキャナ回路の回路図であ
る。

【図４】図３と共にテスタのスキャナ回路の回路図であ
る。

【図５】スキャナボード１つの見取図であり、スキャナ
ボード上に取り付けられた補助ボードを示している。

【図６】主スキャナボート上のいくつかの補助ボード間
の相互接続を示す概略図である。

【図７】図６に示された補助ボードに含まれるリレーの
相互接続を示す概略図である。

【図８】図５のスキャナボード上の他の補助ボード間の
相互接続を示す概略図である。

【図９】図８に示された補助ボードに含まれるリレーの
相互接続を示す概略図である。

【図１０】図５のスキャナボード上に取り付けられた別
の補助ボードに対する接続を示す概略図である。

【図１１】図１０の補助ボード上のリレーの相互接続を
示す概略図である。

【図１２】図５のスキャナボード上に取り付けられる別
の補助ボード間の相互接続を示す概略図である。

【図１３】図１２に示された補助ボード上のリレーの相
互接続を示す概略図である。

【符号の説明】

１０テスタ１２供試装置１４Ｄ／Ｓピンメモリ１６波形発生器１８ＤＶＭ２０スキャナ２２取付具２４システムピン２６固定ピン２８ＣＰＵ３０シーケンサ３４スキャナドライバ３６ＭＸＩ３８ＶＸＩ４０表示装置

Claims

(57)【特許請求の範囲】

【請求項１】被測定装置内の試験ポイントに接続される
ように適合されたシステムピンを備え、さらに、信号を
発生し、又は加えられる信号を監視するための装置を含
む自動回路テスタにおいて、Ａ）順序づけられた一連のリンクを備え、その各々が第
１及び第２の対向する端部を備える、信号バスと、Ｂ）複数の接続モジュールであって、各接続モジュール
が第１及び第２の隣接リンクの各々の対に関連し、それ
に関連する対の第１のリンクの第２の端部に及びそれに
関連する対の第２のリンクの第１の端部に接続され、少
なくとも３つの接続モジュールの各々が複数のテスタ資
源のうちの少なくとも個々の１つに関連させられ、テス
タ資源のうちの少なくとも１つがシステムピンであり、
さらにテスタ資源のうちの少なくとも他の１つが前記装
置の１つであり、各接続モジュールが第１、第２、及び
第３のモジュール状態において動作可能であり、 i）その第１のモジュール状態においては、各接続モジ
ュールが、それぞれ、互いにそれと関連するリンク対の
第１及び第２のリンクの第２及び第１の端部に結合し
て、これらのリンク間の導通を提供するが、これらのリ
ンクをそれらと関連する各テスタ資源から絶縁し、 ii）その第２のモジュール状態においては、各接続モジ
ュールがそれらと関連する第１のリンクの第２の端部を
それらと関連するテスタ資源に接続して、それらと関連
する第２のリンクの第１の端部を第１のリンク及びそれ
らと関連する各テスタ資源から絶縁し、 iii）その第３のモジュール状態においては、各接続モ
ジュールがそれらと関連する第２のリンクの第１の端部
をそれらと関連するテスタ資源に結合して、それらと関
連する第１のリンクの第２の端部をそれらと関連する各
テスタ資源及びそれらと関連する第２のリンクから絶縁
する、複数の接続モジュールと、及びＣ）複数の制御状態のうちの１つを選択的に仮定するよ
うに構成される制御回路であって、その制御状態の各々
が接続モジュールの異なる対に関連しており、該制御回
路が、その第２の状態に対して関連する接続モジュール
対の１つを動作し、他方をその第３の状態に対して動作
し、さらに、第１の状態に対する制御状態に関連する接
続モジュールの間で全ての接続モジュールを動作し、そ
れにより、各制御状態において、テスタが、その制御状
態に関連する接続モジュールに関連するテスタ資源の間
の信号経路を提供し、他方で、その部分を越えたバス内
のリンクからテスタ資源を絶縁して、その制御状態に関
連する接続モジュールの間の接続を提供する、制御回路
と、から成る、自動回路テスタ。
【請求項２】Ａ）信号バスが複数の順序づけられた一連
のリンクを備え、その各々が第１及び第２の対向する端
部を有すると共に、互いに一連のリンクのリンクに対応
しており、Ｂ）第１の一連のリンク内で第１及び第２の隣接リンク
の対に関連する各接続モジュールが、互いに順序づけら
れた一連のリンクにおいてそれらにそれぞれ対応する、
第１及び第２のリンクと命名されたリンクにも関連し、
さらに、それに関連する各対の第１のリンクの第２の端
部及びそれに関連する各対の第２のリンクの第１の端部
に接続されており、及びＣ）各接続モジュールが各順序づけられた一連のリンク
に関連する第１、第２、及び第３のモジュール状態にお
いて動作可能であり、 i）任意の一連のリンクに関連するその第１のモジュー
ル状態において、各接続モジュールが、それぞれ、それ
に関連するリンク対の第１及び第２のリンクの第２及び
第１の端部を前記任意の一連のリンクにおいて互いに結
合して、それらのリンクの間に導通を提供するが、その
接続モジュールに関連する各テスタ資源からそれらを絶
縁し、 ii）任意の一連のリンクに関連するその第２のモジュー
ル状態において、各接続モジュールがそれらに関連する
第１のリンクの第２の端部をその接続モジュールに関連
するテスタ資源に接続し、前記任意の一連のリンクにお
いてそれらに関連する第２のリンクの第１の端部を同じ
一連のリンク内の第１のリンクから絶縁すると共に、そ
の接続モジュールに関連する各テスタ資源から絶縁し、
及び iii）任意の一連のリンクに関連するその第３のモジュ
ール状態において、各接続モジュールが前記任意の一連
のリンクにおいてそれらに関連する各第２のリンクの第
１の端部をその接続モジュールに関連するテスタ資源に
結合し、それらに関連する各第１のリンクの第２の端部
を前記任意の一連のリンクにおいてその接続モジュール
に関連する各テスタ資源及び同じ順序づけられた一連の
リンク上のそれらに関連する第２のリンクから絶縁す
る、請求項１の自動回路テスタ。
【請求項３】Ａ）前記信号バスを提供するほぼ平面なス
キャナのバックプレーンと、及びＢ）複数のほぼ平面な回路ボードであって、前記スキャ
ナのバックプレーンに接続されてそこから横方向に伸
び、各回路ボードが異なる接続モジュールの１つを提供
する、複数のほぼ平面な回路ボードと、を含む、請求項２の自動回路テスタ。
【請求項４】各モジュールが、Ａ）各一連のリンクに関連する、共通ノードと、Ｂ）各一連のリンクに関連する内部ノードであって、各
内部ノードがモジュールによりそれらに関連するテスタ
資源に接続可能である、内部ノードと、Ｃ）そのモジュールに関連する各第１のリンクに関連
し、関連する第１のリンクと該関連する第１のリンクが
一部をなす一連のリンクに関連する共通ノードとの間に
接続される第１のリンクスイッチであって、各第１のリ
ンクスイッチが、その第１のリンクスイッチが関連する
第１のリンクが属する一連のリンクに関連するそのモジ
ュールの第１及び第２の状態において閉止され、その同
じ一連のリンクに関連する第３の状態において開放され
る、第１のリンクスイッチと、Ｄ）そのモジュールが、関連する各第２のリンクに関連
し、関連する第２のリンクと該関連する第２のリンクが
一部をなす一連のリンクに関連する共通ノードとの間に
接続される第２のリンクスイッチであって、該第２のリ
ンクスイッチがその第２のリンクスイッチが関連する第
２のリンクが属する一連のリンクに関連するそのモジュ
ールの第１及び第３のモジュール状態において閉止さ
れ、その同じ一連のリンクに関連する第２のモジュール
状態において開放される、第２のリンクスイッチと、及
びＥ）各一連のリンクに関連し、その一連のリンクに関連
する共通ノードとその一連のリンクに関連する内部ノー
ドとの間に接続される内部スイッチであって、各内部ス
イッチが、その内部スイッチが関連する一連のリンクに
関連するそのモジュールの第１のモジュール状態で開放
され、その同じ一連のリンクに関連する第２及び第３の
モジュール状態で閉止される、内部スイッチと、を含む、請求項３の自動回路テスタ。
【請求項５】Ａ）前記信号バスを提供するほぼ平面なス
キャナのバックプレーンと、及びＢ）複数のほぼ平面な回路ボードであって、前記スキャ
ナのバックプレーンに接続されてそこから横方向に伸
び、各回路ボードが異なる接続モジュールの１つを提供
する、複数のほぼ平面な回路ボードと、を含む、請求項１の自動回路テスタ。
【請求項６】各モジュールが、Ａ）共通ノードと、Ｂ）関連するテスタ資源に対してそのモジュールにより
接続可能な内部ノードと、Ｃ）そのモジュールに関連する各第１のリンクに関連
し、関連する第１のリンクと前記共通ノードの間に接続
される第１のリンクスイッチであって、該第１のリンク
スイッチがそのモジュールの第１及び第２の状態におい
て閉止され、それの第３の状態において開放される、第
１のリンクスイッチと、Ｄ）そのモジュールが関連する第２のリンクに関連し、
関連する第２のリンクと前記共通ノードの間に接続され
る第２のリンクスイッチであって、該第２のリンクスイ
ッチがそのモジュールの第１及び第３のモジュール状態
で閉止され、それの第２のモジュール状態で開放され
る、第２のリンクスイッチと、及びＥ）前記共通ノードと前記内部ノードの間に接続される
内部スイッチであって、該内部スイッチがそのモジュー
ルの第１のモジュール状態で開放され、それの第２及び
第３のモジュール状態で閉止される、内部スイッチと、を含む、請求項５の自動回路テスタ。
【請求項７】各モジュールが、Ａ）共通ノードと、Ｂ）関連するテスタ資源に対してそのモジュールにより
接続可能な内部ノードと、Ｃ）そのモジュールに関連する第１のリンクに関連し、
関連する第１のリンクと前記共通ノードの間に接続され
る第１のリンクスイッチであって、該第１のリンクスイ
ッチがそのモジュールの第１及び第２の状態で閉止さ
れ、それの第３の状態で開放される、第１のリンクスイ
ッチと、Ｄ）そのモジュールが関連する第２のリンクに関連し、
関連する第２のリンクと前記共通ノードの間に接続され
る第２のリンクスイッチであって、該第２のリンクスイ
ッチがそのモジュールの第１及び第３のモジュール状態
で閉止され、それの第２のモジュール状態で開放され
る、第２のリンクスイッチと、及びＥ）前記共通ノードと前記内部ノードの間に接続される
内部スイッチであって、該内部スイッチがそのモジュー
ルの第１のモジュール状態で開放され、それの第２及び
第３のモジュール状態で閉止される、内部スイッチと、を含む、請求項１の自動回路テスタ。