JP3285212B2 - テスタ相互接続システム - Google Patents
テスタ相互接続システムInfo
- Publication number
- JP3285212B2 JP3285212B2 JP03326492A JP3326492A JP3285212B2 JP 3285212 B2 JP3285212 B2 JP 3285212B2 JP 03326492 A JP03326492 A JP 03326492A JP 3326492 A JP3326492 A JP 3326492A JP 3285212 B2 JP3285212 B2 JP 3285212B2
- Authority
- JP
- Japan
- Prior art keywords
- link
- module
- links
- tester
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
特に試験装置をテスタのシステムピンに接続するための
構成に関する。
速性は、電子回路を試験するための自動装置に厳しい動
作性能の制約を加えてきた。ある制約は試験装置の多重
化に加えられるものである。特定の回路ボードの完全な
試験では試験装置とボード上の多くの試験ポイントの間
に接続を形成することが必要であるが、自動試験装置内
に必要な試験装置の数は典型的にはボードの試験ポイン
トの総数の一部に過ぎず、それは試験ポイントの一部の
みが典型的には試験のある部分において使用されるに過
ぎないからである。従って、試験装置は多重化され得る
ものである。
化を注意して行う必要がある。共通信号を選択的に多数
の試験ポイントに分散したり、多数の試験ポイントを共
通の宛先に選択的にアクセスさせたりする典型的な方法
は、バス構成を採用している。すなわち、各種電源又は
宛先の中で共通信号コンダクタを走らせたり、各種ソー
ス及び宛先においてコンダクタ上にタップ接続してい
る。かかる構成は、共通コンダクタが全ての多数のソー
ス又は宛先に対して信号経路の大部分を提供するため
に、利点を有している。
それらが、従来より、伝送線「スタブ」を残している点
である。すなわち、信号経路は、典型的には、例えば、
信号源から、現在必用な宛先のみならず、他の試験で必
用な宛先への経路の大部分にも伸びている。これらの代
替経路、すなわちスタブは、反射源として機能して、信
号の忠実度を減じることになる。試験信号の忠実度は、
スタブ回線に沿った往復伝播時間が信号の立ち上がり時
間に接近する場合には、その質を顕著に落とす。高い帯
域幅の信号の忠実度に関心をもつ試験システムの設計者
の目標は、このように、集積スタブ長作用を最小限に抑
えることにより、信号の劣化をシステムの立ち上がり時
間仕様内に収めることである。
ィジタル装置に関しての方の達成度が高いことになる。
というのも、多数のディジタル装置(ドライバ/セン
サ)が試験装置内に提供されねばならず、柔軟性のロス
がほとんど生じないように、スイッチングマトリックス
は、通常、構成可能なので、どのディジタル装置も少数
のシステムピンに対してのみ多重化されることが必要と
される。ディジタル装置が多重化されるべき各種ピン
は、従って、スタブ長が相対的に短くなるように、互い
に近接して配置される。
り、その各々が、多数の、場合によっては全てのシステ
ムピンの中で多重化される必要があるアナログ装置に
は、典型的には当てはまらない。1ナノ秒の立ち上がり
時間を有する高性能回路に関しては、集積スタブ長が1
0センチメートル以上では大部分の測定に関しては許容
不能な範囲である。全てのシステムピンを10センチメ
ートル幅領域内に配置できない場合には、従って、従来
のバス構成を用いることはできない。
ース又は宛先に近い位置にスイッチングを設けることで
ある。別のソース(又は宛先)への長い距離の経路は、
スイッチング動作により絶縁されて、スタブとして作動
せずに、リンギングを生じる。しかし、かかる構成は、
バスシステムの特徴である共通経路の利点を備えておら
ず、従って、典型的には不便な多数の長距離信号経路が
必要になる。
通常は関連するスタブ長問題を被らずに、バス式構成の
利点を保持する回路テスタである。本発明によれば、テ
スタは、システムピンと(必ずというわけではないが、
典型的にはアナログ式である)試験装置の間で信号を送
受するための信号バスに接続される接続モジュールを含
んでいる。システムピンに対する経路が少なくとも1つ
の接続モジュールを介して行われる一方で、試験装置に
対する経路が少なくとも1つの別の接続モジュールを介
して行われる。
経路として機能する多数のバス回線のそれぞれが、その
長手方向に繰り返し割り込まれて一連のリンクを形成す
るという点で、信号バスは従来のバスとは相違する。各
接続モジュールは2つの隣接するリンクの間に配置され
て、別個にそれらに接続される。接続モジュールは、少
なくとも、第1、第2及び第3のモジュール状態を仮定
することが可能なスイッチング回路を含んでいる。第1
の状態では、接続モジュールは2つの隣接リンクを一緒
に接続する。第2の状態では、モジュールは第1のリン
クをシステムピン又は試験装置に接続して、第2のリン
クを絶縁状態に置く。第3の状態では、第1のリンク
は、絶縁されたものであり、第2のリンクはシステムピ
ン又は試験装置に接続される。
置するために、試験装置及びシステムピンがそれぞれ通
信を行うそれらの間の接続モジュールが、第1の状態を
仮定してこれらの2つのモジュールの間のバス経路にお
ける導通を提供し、それぞれ第2及び第3の状態を仮定
してシステムピンと試験装置を、それらをいずれかの方
向において経路を越えてリンクに接続せずに形成される
経路の反対端に接続する。この配置は、従来のバス構成
の結果生じるスタブを除去するが、かかるバス構成が提
供する共通経路の利点は保持する。
おける多くの種類の自動回路テスタの内の1つのブロッ
ク図である。テスタ10は被測定装置(DUT)12を
ドライバ/センサ14形式のディジタル試験装置を用い
て、信号をDUTに送り、DUTに生じる信号を観察す
ることにより試験する。ディジタル装置14に加えて、
テスタは、波形発生器16又はディジタル電圧計18の
ような、アナログ装置も用いることができる。
典型的には自動試験装置は、スキャナ20及び取付具2
2を用いる。スキャナ20は多数の固定位置システムピ
ン24を備え、これらのピンは信号をDUTに送受信す
るために用いられる。しかしながら、それらは物理的に
は特定の回路ボード上の試験ポイントとラインアップす
るようには配置されておらず、システムピン24上の信
号は各ボードの種類に関して物理的に異なる位置に向け
られる必要がある。これは、取付具22の役割であり、
取付具は、DUT12上の所望の試験ポイントに空間的
に配置される固定ピン(ネイル)26とシステムピン2
4の間の接続を行う。
6の数は非常に大きくなるが、少数のネイルが1度に用
いられるに過ぎない。例えば、DUTは多数の構成要素
を有し、それは、全体としては、多くの試験ポイントを
必要とするが、個々の構成要素又は回路の各試験は、か
かる構成要素又は回路その他の特定の端子と電気的に通
信する試験ポイントだけを必要とし、その動作は構成要
素又は回路を絶縁するために作用を受ける必要がある。
特定の構成要素又は回路の試験時、テスタは他の全ての
試験ポイントをフリーにする。後に、システムがボード
上の他の構成要素を又は回路を試験する場合に、それ
は、別の試験ポイントの少数のサブセット、従って別の
ネイル26の少数のサブセットを用いる。
少数のサブセットのみを必要とするに過ぎないから、シ
ステムピン24の少数のサブセットのみが典型的には試
験のどこかの部分で用いられるのみである。従って、多
くの場合には、各システムピン24に専用とされるよう
な別個の試験装置を設けることは無駄になる。これは特
に、ディジタル電圧計18や波形発生器16のようなア
ナログ装置の場合にあてはまる。というのも、1度に用
いられるかかる装置の数は通常はドライバ/センサ14
の数よりも小さいからである。従って、テスタはスキャ
ナ20を含み、スキャナはスイッチその他の回路のマト
リックスであり、バーストの間のシステムピン24と装
置の間の接続を切り換えて、個々の装置が試験の異なる
部分で異なるネイルに関して使用できるようにする。
8、シーケンサ30、及びスキャナドライバ34内に組
込み可能である。テスタをバーストに設定するために、
コンピュータ28は、例えば、産業標準MXI及びVX
Iバス36及び38のような手段によりスキャナドライ
バ34と通信して、装置とシステムピン24の間でスキ
ャナ20が形成されるべき接続を特定する。スキャナド
ライバ34は、後述の別のスキャナバス手段によりスキ
ャナにスキャナ制御信号を供給することにより応答す
る。VXIバスは、また、装置バスとしても機能して、
個々の試験ポイントが受信すべき、又はバーストの間に
生じるものと期待されるべき信号を表す値をピンメモリ
32にコンピュータ28がロードするような装置制御信
号を送受信する。コンピュータ28は、アナログ装置が
テスタの標準部分として含まれる場合には、ディジタル
電圧計18のようなアナログ装置を同様にプログラム可
能である。代わりに、システムのオリジナル部分ではな
く、VXIバスにプラグ挿入されない、波形発生器16
のようなアナログ装置をスキャナ20に接続し、コンピ
ュータ28により可能であれば別個にプログラムするこ
とも可能である。
に、コンピュータ28は制御を高速シーケンサ30に変
えて、シーケンサがドライバ/センサ14及びピンメモ
リ32をクロックし、他の装置を同様に制御することも
可能である。
はピンメモリ32、及び、例えばディジタル電圧計18
からの結果を読み出し、表示装置40のような適当な装
置を用いて、その時又は別のバーストの後に、結果を表
示することも可能である。
実施例において仮定される場合の物理構成を示す。図2
には、VXIバス38が、従来の方法で、テスタシャー
シ42の底部付近の水平面に置かれるバックプレーンバ
スとして、配置されるようすが示されている。図1のド
ライバ/センサ14及びディジタル電圧計18は、VX
Iバックプレーン38にプラグ挿入される回路ボードに
より提供され、それらの動作をプログラム又は制御する
装置制御信号を受信する。図2には、これらのボード4
4の内の1つのみが示されているが、典型的なテスタ
は、並列に物理的に配列された多くの同様のボードを用
いる。図2では、このような別のボードがプラグ挿入さ
れるコネクタは省略されている。
ャナ20を提供する。図2には2つのスキャナボード4
6及び47のみが示されているが、典型的な構成では多
くのボードを用いる。図1のスキャナ20には、また、
スキャナのバックプレーンバス50が含まれ、その物理
的方向はVXIバス38に多少平行となっている。スキ
ャナボード46は、ボード44の上端部におけるコネク
タ48にプラグ挿入され、この場合該ボードは、アナロ
グ装置またはドライバ/センサが信号を駆動する及び/
又は検知するポートを提供する。スキャナボード46及
び47は、また、スキャナバス50上のコネクタ51の
ようなコネクタ内に挿入され、そこからスキャナ制御信
号を受信する。またボードは装置及びDUT信号をバス
50を介して送受信する。
及び46の間の接続を形成するように示されているが、
テスタ製造者により作成されない装置ボードは一般的に
は、テスタ製造者のスキャナボードに結合するように構
成されることはない。このために、テスタ製造者は、好
ましくは、それ自体の装置ボードの高さを、標準VXI
ボードの高さよりも大きくなるように製造する。これに
より、スキャナボードの下端と他の製造者の(標準高
さ)装置ボード上端の間に空間を残すことになり、そこ
で、ボードの間で同軸ケーブル接続が可能になる。
ュータ28がスキャナ20と通信するMXIバスに対す
るVXIバックプレーン38の大きな従来の接続は示さ
れていない。しかしながら、上述のように、コンピュー
タは信号をVXIバックプレーン38に送り、それらの
信号のいくつかは、適当に復号されて、スキャナドライ
バ34によりスキャナ20に送られるが、これは、図2
には、スキャナボード46及び48に平行に配列される
回路ボード内に組み込まれるように示されている。「ス
ロットゼロ」ボード52は、VXIバックプレーン38
とスキャナドライバ34の間の接続を形成する。
クタ54及び56を提供し、それは、図示しない他のス
キャナボード上の対応するコネクタと一緒に、図1のシ
ステムピン24の一部を含む。スキャナボード46及び
47の上端上には、例えば、図1の外部波形発生器16
からの同軸ケーブルを取り付けるためのコネクタ58が
設けられる。(当然、波形発生器は、ドライバ/センサ
及び電圧計のように設けることも可能である。すなわ
ち、それは、スキャナボードとVXIバスの間に接続す
ることができる。)波形発生器16及びディジタル電圧
計18のようなアナログ装置とシステムピンの間の接続
を論じることにより、本発明が論じられるが、本発明の
広い原理は、ディジタル装置との接続を提供することも
可能である。
り実行されるスイッチング機能の一部の概略図である。
図3及び図4の下方部分に沿って配列された16対のコ
ンタクト68は、結合コネクタ51(図2)上のコンタ
クトを示しており、それにより、スキャナボード46は
スキャナバックプレーン50上の多くのリンクのうち
の、8つの個々の一連のリンク内の8対の導通経路リン
クに接続される。(スキャナバックプレーン50は、ま
た、図3及び図4に示されない回線上のスキャナ制御信
号もまた送受信する。)各一連のリンクは、その構成要
素リンクが、後述のように、各種スキャナボード上のス
イッチにより直列に接続された場合に、スキャナバス5
0の全長を走る導通経路を形成する。コンダクタリンク
70A−H(図3)の第1のセットは、コネクタ51に
次のコネクタからスキャナバックプレーン50の左側に
伸びている。リンク72A−H(図4)の第2のセット
はコネクタ51に次のコネクタから右側に伸びている。
ボード上のシステムピン24と別のスキャナボードを介
してアクセスされるアナログ装置の間で信号を送受信す
ることである。これが実行される方法は、今説明したス
イッチ74A−H、76A−H、及び78A−Hの動作
と共に、後述する別のスイッチの動作を含んでいる。
6の左側に配置されたスキャナボードに接続された波形
発生器が、後述のように、コンダクタリンク70A上に
信号を置いたものと仮定する。さらに、この信号が、図
3及び図4に示されたスキャナボード上のシステムピン
24の1つに送られるべきものであると仮定する。この
結果は、第1のリンク及び第2のリンクスイッチ74A
及び76A、及び内部スイッチ78Aを動作することに
より実現され、これらの全ては、リンク70Aが一部で
ある一連のリンクと関連している(Aの一連のリン
ク)。特に、スイッチ74A及び78Aが閉止される
が、スイッチ76Aは開放を維持する。Eの一連のリン
クと関連した内部スイッチ78Eもまた開放する。これ
らのスイッチ状態の結果として、リンク70Aからの信
号は図3及び図4の上方の回路に向けられて、Aの一連
のリンク内の次のリンク72Aには送られない。
たものではく、ソースから右に来たものであるが、それ
は、図3及び図4に示されたボード上のシステムピン2
4の1つに送られることを意図したものであると仮定を
変更する。この結果を得るためには、内部スイッチ78
A及び78Eの状態は同様に保持するが、第1及び第2
のリンクスイッチ74A及び76Aの状態は反転され
る。それにより、スイッチはリンク72Aからの信号を
上方回路に向けて、リンク70Aをリンク72Aからの
ものと同様に上方回路から絶縁する。
でスキャナボードに接続された波形発生器内で発生し、
その宛先が図3及び図4の左側のスキャナボードである
と仮定する。すなわち、信号は図3及び図4のボード2
6上のどのシステムピン24にも向けることを意図され
ていない。この結果を得るために、内部スイッチ78A
が開放されて、第1のリンク及び第2のリンクスイッチ
74A及び76Aが両方とも閉止されて、第1のリンク
70Aが第2のリンク72Aに接続される。すなわち、
図3及び図4に示されたボードは、リンク70A及び7
2Aを含む、別の割込まれたAの一連のリンク内で連続
を提供するように作用する。
に、図3及び図4の上方の回路から来たものとする。さ
らに、この信号が、図3及び図4に示された左側のスキ
ャナボード上のシステムピン24に送られるものとす
る。さらに、信号がAの一連のリンクに沿って、すなわ
ち、リンク70Aに沿って左側に送られるものとする。
この結果を得るためには、内部スイッチ78Eが開放
し、内部スイッチ78Aが閉止し、第1のリンクスイッ
チ74Aが閉止し、さらに、第2のリンクスイッチ76
Aが開放する。
が自動的に、スタブ長を最短にするように、調整され
る。特に、信号が、1つのスキャナボードから別のボー
ドに送られるべきである場合には、これらの2つのボー
ドの間に配置されたスキャナバスリンクのみが接続され
る。他のスキャナバスリンクはこれらのリンクから絶縁
されて、生じた反射が、バス構成の結果として得られる
共通経路の特徴にもかかわらず回避される。
れたマトリックス構成について説明する。これらのマト
リックスは4つの並列ツリー構造をを表している。各ツ
リー構造はそれぞれ、4つの「トランク(幹)」コンダ
クタ80A−Dの1つを、その最下位レベルに備えてい
る。コンダクタ80Aは、第1のツリーのトランクであ
り、A及びEの一連のリンクと関連している。同様に、
コンダクタ80BはB及びFの一連のリンクに関連し、
コンダクタ80CはC及びGの一連のリンクに関連し、
さらにコンダクタ80DはD及びHの一連のリンクに関
連している。
82−3A及び82−4Aにより、Aツリーの最下位レ
ベルにおけるトランクコンダクタ80Aは次に高いレベ
ルにおける4つの「リム(大枝)」コンダクタ84−1
A、84−2A、84−3A及び84−4Aに広がる。
リムコンダクタ84−3A及び84−4Aは、直接同軸
ケーブルコネクタ58につながり、他方、コネクタ84
−1A及び84−2Aは、さらに広がっている。ツリー
スイッチ86−1A、86−2A、86−3A及び86
−4Aにより、例えば、リムコンダクタ84−1Aは4
つの「ブランチ(小枝)」コンダクタ88−1A、88
−2A、88−3A及び88−4Aに広がり、これらの
各ブランチコンダクタは、さらに、4つの個々のシステ
ムピン24に広がっている。ツリースイッチ90−1
A、90−2A、90−3A及び90−4Aにより、例
えば、コンダクタ88−1Aは、4つの個々のシステム
ピン24−1、24−2、24−3及び24−4に広が
っている。
り、トランクコンダクタ80Aは、適当なスイッチの閉
止を選択することにより、システムピン24のいずれか
に接続可能である。トランクコンダクタ80Aは、さら
に、左リンク70A又は70Eに、又は右リンク72A
又は72Eに接続可能なので、A及びEの一連のリンク
上の信号はシステムピン24のいずれかに向けることが
可能である。図3及び図4を見れば、他のトランクコン
ダクタ80B、80C及び80Dのそれぞれが同様に、
個々の並列ツリーを介してシステムピン24のいずれか
に接続されて、それで、システムピンが、さらに、トラ
ンクコンダクタに関連する一連のリンクに接続可能であ
ることが分かる。
ステムピンのみならず、スキャナが接続されるアナログ
装置にも接続可能である。スイッチ82−3Aのような
スイッチはトランクコンダクタを、アナログ装置につな
がれるコンダクタ84−3Aのようなリムコンダクタに
接続可能である。ボード44がアナログ装置ボードであ
る場合には、コンダクタ84−3Aは、装置ボードコネ
クタ48(図2)が受信する下方端コンタクトパッドに
接続される。しかしながら、スキャナボードが備えてい
る特徴の範囲を示すために、図3は、ドライバセンサ信
号経路を含んでおり、それは、ドライバ/センサボード
に接続されるようなスキャナボードに含まれるものであ
る。かかるスキャナボードは、上部端コネクタ58に接
続されるコンダクタ84−3Aのようなアナログ装置経
路を備えており、図3にかかる接続の様子が示されてい
る。
ードの場合、スキャナバスは8つの異なる装置に接続を
提供することが可能であるが、単一のスキャナボード上
のシステムピン24は、同時にそれらの内の4つにのみ
接続可能である。これは、いわゆるシステムピン24−
17(図4)の観点からすれば、コンダクタ88−5
A、88−5B、88−5C及び88−5Dが、適当な
接続がなされた場合の、他のボード上の分離装置にテス
タを提供する経路の開始を示すことを意味する。従っ
て、マトリックススイッチ90−17A、90−17
B、90−17C及び90−17Dにより、システムピ
ン24−17に関連するDUTコンダクタ経路96−1
7は個々のブランチコンダクタ88−5A、88−5
B、88−5C及び88−5Dで開始する4つの装置接
続経路のいずれか1つに接続可能である。
/センサのようなディジタル装置群を含むドライバ/セ
ンサボードに対する接続用の種類のスキャナボードによ
り提供されるような信号経路その他の回路を含んでい
る。かかるスキャナボード上で、各システムピン24
は、コネクタ58及びスキャナバス50により接続され
るようなアナログ装置のみならず、ボード44上の個々
の専用ドライバ/センサにも接続可能である。(アナロ
グ装置に関してここに説明する多重化アプローチはまた
ディジタル装置に対しても適用可能であるが、説明され
る実施例はディジタル装置を多重化するものではない。
なぜなら、そうしてもほとんどハードウェアを節約でき
ない用途を意図しているからである。)例えば、スイッ
チ102−1の閉止によりシステムピン24−1がボー
ド44上のドライバ/センサに接続されるコンダクタ1
00−1に接続される。さらに、ボード46に設けられ
るが図示されていない過電圧保護回路が、図3には示さ
れていないが図7ではスイッチ104−1として示され
ているスイッチの動作により、システムピン24−1に
接続可能である。さらに、これらの各種オプションが用
いられた場合に、使用されていないDUT試験ポイント
を絶縁して、スタブ長を最小化するために、ボードはさ
らに、スイッチ106−1及び108−1を備えてい
る。
て、従って、スキャナボード46が8つのスイッチを提
供する。すなわち、スイッチ102−1のようなドライ
バ/センサスイッチ、スイッチ104−1(図7)のよ
うな過電圧保護スイッチ、スイッチ106−1及び10
8−1のような2つの絶縁スイッチ、スイッチ90−1
A、90−1B、90−1C及び90−1Dのような4
つのマトリックス/ツリースイッチである。これらは、
さらに下位レベルツリースイッチ及びスキャナバス50
に対する接続モードを選択するためのスイッチが必要で
ある。
びスタブ長に関する問題を呈するような機械的リレーの
ごとき多数のスイッチを備えている。図5に示されてい
るような種類の構造は、3次元にレイアウトを拡張する
ことにより、レイアウト及びスタブ長に関する問題を減
じる。結果として得られる構成は、レイアウト問題を単
純化して、設計者が、2次元のレイアウトと同じ寸法で
より多くのチャネルを備えることを可能にし、図3及び
図4に示すような柔軟なレイアウトを提供するために必
要なスタブ長の部分を減じる。
分を示しており、そこには、2つのコネクタ110及び
112が示されており、それによりスキャナボードがド
ライバ/センサボード44にプラグ挿入される。図5に
はコネクタ51も示されており、それによりボード46
がスキャナバス50にプラグ挿入される。(多層)ボー
ド46の各種の層は、図3及び図4に示される多くの導
通経路を提供する。
供されるようなスイッチは、補助ボード114上に取り
付けられて、さらに、補助ボードは主ボード46上に取
り付けられて、その表面から横方向に伸張している。1
14−1〜114−50とラベルされた50の補助ボー
ドが図5においては7つのみが示されている。ボード1
14−1〜114−46はそれぞれ8つのリレーを含ん
でいる。ボード114−47〜114−50はそれぞれ
6つのリレーを含んでいる。
を制御するための、ボード114−10上の集積回路1
16及び118のような回路を含んでいる。図示されて
いない主ボード46上の回路が、スキャナバス50から
コネクタ51によりそれに接続される命令を受け取り、
さらに、スキャナバス50はコンピュータ28からスキ
ャナドライバ34(図2)、「スロットゼロ」ボード5
2(図2)及びバス36及び38(図1)を介してこれ
らの信号を受け取る。この回路は、リレーが仮定するべ
き状態を示す信号をコンピュータ28から受信してリレ
ーが適当な状態を仮定するようにリレーを駆動する。
び図4に示されておらず、本発明とは余り関係のない機
能を提供する。図6は、次の4つのボード114−9、
114−10、114−11及び114−12の相互接
続を示しており、それらは、16のリレー、90−1A
〜90−1D、90−2A〜90−2D、90−3A〜
90−3D、及び90−4A〜90−4Dを含み、それ
らは、システムピン24−1、24−2、24−3及び
24−4をブランチコンダクタ88−1A〜88−1D
と相互接続する。図6に示されるように、主ボードは、
ブランチ導通経路88−1A、88−1B、88−1C
および88−1Dを含み、それらに対して、各補助ボー
ド114−9〜114−12の中の対応する端子が接続
される。
グ接続の概略図であり、ボード114−9上の端子12
0が示されており、さらに、補助ボード114−9が提
供するマトリックススイッチ90−1A、90−1B、
90−1C及び90−1Dに向かう様子が示されてい
る。別の端子122が主ボードを介して絶縁リレー10
6−1をシステムピン24−1に接続する一方で、さら
に別の端子124が主ボードを介してリレー102−1
をドライバ/センサピン100−1に接続する。さらに
別の端子126及び128が補助ボード114−9と主
ボード46上の過電圧保護回路の間の接続を提供する。
なリレー状態に関する命令を解釈し保持するために必要
なリレードライバその他の制御用接続は省略されてい
る。図7に示されている接続とともに、主ボード46の
平面からこれらの接続を立ち上げることは、導体経路の
レイアウトを単純化し、さらに詳細には後述するよう
に、回路の多機能性を達成するために必要なスタブ長を
減じることになる。
4−10、114−11及び114−12はボード11
4−9と同じものであり、それぞれが、関連するシステ
ムピン24を、それぞれが4つのシステムピンに広がっ
ている各ブランチコンダクタ88−1A、88−1B、
88−1C及び88−1Dを介して、ツリーの1つに接
続するために必要なスイッチングを提供する。全ての3
2のシステムピンに対する接続を提供するために、図6
の回路は8回(4×8=32)複製される。これらのス
イッチ群の出力は、図6の群88−1のような8つの4
導体群であり、その各々が、4つの対応するするブラン
チコンダクタを含み、4つのツリーの各々に1つが対応
する。図8には、2つの補助ボード114−17及び1
14−18につながるこれらの4導体群88−1、88
−2、88−3及び88−4が示されている。図示され
ていない35及び36番目の補助ボード114に同様の
方法で他の4つの4導体群がつながれる。これらの4つ
のボードは、ブランチコンダクタ88からリムコンダク
タ84への集中を提供するリレー86を含んでいる。
イッチ構成の概略図である。補助ボード114−17の
端子130はボード114−17及び114−18につ
ながる4つのブランチコンダクタ群からAツリーコンダ
クタを受ける一方で、そのボードの端子132はこれら
の群からCツリーコンダクタを受ける。ボード114−
18上の対応する端子は、それぞれ、これらの群からB
ツリー及びDツリーコンダクタを受ける。他の4つのブ
ランチコンダクタ群を受ける補助ボードの同一対は、同
様にA、B、C及びDコンダクタを分離する。
明かな方法で2つのリムに8つのブランチを集中し、図
3及び図4に従って番号が付されたスキームに従ってリ
レーを識別する。
おり、その端子138は補助ボード114−17の端子
134(図9)からリムコンダクタ84−1Aに、35
番目の補助ボード上の対応する端子からリムコンダクタ
84−2Aに、2つの同軸ケーブルコネクタ58から2
つの回線84−3A及び84−4Aに接続される。ボー
ド114−45は、全てのAツリーリムコンダクタをA
ツリートランクコンダクタ80Aに集中する。ボード1
14−45は、また、全てのCツリーリムコンダクタを
その端子140において受け、Cツリートランクコンダ
クタ80Cに集中する。ボード114−45は、内部的
には、図9に示されたボード114−17と同様である
が、図11には、図3及び図4に示されたリレーへの対
応を示すために、内部接続が概略的に示されている。
れていないが、B及びDツリー用の同様の集中機能を実
行する。
「トランク」コンダクタ80A−Dは、選択的に各2つ
の一連のリンク内の2つのリンクに接続可能である。各
ツリーの別の補助カードが、このスイッチングを実行す
るリレーを提供する。図12及び図13は、補助ボード
114−50の1つを示しており、そのリレーはAツリ
ーに関するスイッチングを実行する。ボード114−5
0は、内部的には、47、48及び49番のボードと同
様であり、それぞれ、D、C及びBツリー用に同様の機
能を実行する。図12に示されているように、共通端子
146がAツリーのトランクコンダクタ80Aに接続さ
れる。図13は、ボード114−50の内部のリレーの
接続を示しており、さらに、リレー74A及びE、76
A及びE、78A及びEが含まれることが示されてお
り、それらのリレーの機能は、図3との関連において既
に述べたものである。補助ボード端子148は、リレー
74Aから主ボード上の導体経路への接続を提供し、さ
らに、その導体経路は主ボード端子68につながり、そ
れにより、主ボードはリンク70Aに接続される。同様
に、端子150、152及び154は、それぞれ、リン
ク72A、70E及び72Eへの接続を提供する。
チ構成の特に有利な点を理解することができる。図3に
示されているように、16のリレー90−1A〜90−
1D、90−2A〜90−2D、90−3A〜90−3
D及び90−4A〜90−4Dは、相互ツリー処理動作
と考えることができるようなものを実行するスイッチの
交差ポイントマトリックスを形成するが、あるツリーの
ブランチ88−1が4つのシステムピン24−1〜24
−4の1つに接続されるのみならず、これらのシステム
ピンのいずれもが、4つのツリーのいずれかのトップブ
ランチ88−1に接続可能である。
る。すなわち、主経路は閉止されたスイッチを介して形
成されるが、スタブ経路は主経路から開放スイッチに枝
分かれする。これらのスタブ長を十分に短く保ち、これ
らを介した往復伝搬時間が、システムにより処理される
べき信号の立ち上がり時間と比較して、短くなるように
することが重要である。
問題を理解するために、システムピン24−4がAツリ
ーに接続されるべきものであるようにリレーが設定され
るものと仮定する。この意味は、リレー90−4Aが閉
止される一方で、リレー90−4B、90−4C及び9
0−4Dが開放することである。スタブは、従って、図
5に示すようにT字形状であるコンダクタ96−4上に
存在する。特に、コンダクタ96−4を含む信号経路
が、ボード114−12の底部に現れて、それがボード
の頂部に現れたときに枝分かれする。信号はリレー90
−4Aの一方の側の左側に進むことを意図されており、
それは、さらにブランチコンダクタ88−1Aに向かっ
ている。しかしながら、信号は、また、信号を反射する
開放リレー90−4Dに信号が到達するまで、右側にも
伝播する。この距離、すなわち、枝割れ部から開放リレ
ーへ、及び戻ってくるまでの距離こそが、システムが処
理を行うために必要とされる最短の信号立ち上がり時間
により示される最小値以下に保持される必要があるので
ある。拡大されたリレーは縦方向に並列に配置されるの
で、コンダクタ96−4は、スタブ長を超過することな
く、4つのリレーに広がることが可能である。
4−9ではなくて主ボード46上のリレーを配列するこ
とにより、達成することも可能である。ツリー処理の相
互特性のために、しかしながら、スタブは、4つのツリ
ーの対応するブランチコンダクタに及ぶピンコンダクタ
96−4のみならず、異なるそれぞれの補助ボード11
4−9〜114−12上に設けられる4つのピンコンダ
クタに及ぶブランチコンダクタ88−1A上にも生じ
る。
受信された信号は、ボード114−17にコンダクタ8
8−1Aに沿って右側にボード114−12上のリレー
90−4Aの底部から伝播するように意図されている
が、信号が反射して右方向に戻る補助ボード114−9
上の開放リレー90−1Aに到達するまで、信号はコン
ダクタ88−1Aに沿って左側にも伝播する。この反射
時間が短くなることが重要であり、従って、リレー90
−1Aと90−4Aの対応する端部の間の距離により決
定されるスタブ長が短くなることが重要である。実際に
は、2次元配列においてもこの目的が達成されて、ブラ
ンチコンダクタ88−1A上のスタブが短く保たれるこ
とは不可能である。3次元配列においては、しかしなが
ら、2つのコンダクタ上のスタブは、それらのエッジの
補助ボード114−9〜114−12を物理的に平行に
配置し、相対的に近接させることにより、同時に短く保
つことが可能である。こうして、3次元配列によれば、
高密度実装が可能であり、信号スタブをより短くするこ
とができる。
って、テスタ資源内の不必要な投資を回避するために必
要な融通性が獲得されて、同時に、高速度回路の試験に
必要な高い動作性能を獲得可能である。このように、本
発明は、当該技術分野において、顕著な効果を奏する。
ク図である。
れた斜視図である。
る。
る。
ボード上に取り付けられた補助ボードを示している。
の相互接続を示す概略図である。
相互接続を示す概略図である。
相互接続を示す概略図である。
相互接続を示す概略図である。
の補助ボードに対する接続を示す概略図である。
示す概略図である。
の補助ボード間の相互接続を示す概略図である。
互接続を示す概略図である。
Claims (7)
- 【請求項1】被測定装置内の試験ポイントに接続される
ように適合されたシステムピンを備え、さらに、信号を
発生し、又は加えられる信号を監視するための装置を含
む自動回路テスタにおいて、 A)順序づけられた一連のリンクを備え、その各々が第
1及び第2の対向する端部を備える、信号バスと、 B)複数の接続モジュールであって、各接続モジュール
が第1及び第2の隣接リンクの各々の対に関連し、それ
に関連する対の第1のリンクの第2の端部に及びそれに
関連する対の第2のリンクの第1の端部に接続され、少
なくとも3つの接続モジュールの各々が複数のテスタ資
源のうちの少なくとも個々の1つに関連させられ、テス
タ資源のうちの少なくとも1つがシステムピンであり、
さらにテスタ資源のうちの少なくとも他の1つが前記装
置の1つであり、各接続モジュールが第1、第2、及び
第3のモジュール状態において動作可能であり、 i)その第1のモジュール状態においては、各接続モジ
ュールが、それぞれ、互いにそれと関連するリンク対の
第1及び第2のリンクの第2及び第1の端部に結合し
て、これらのリンク間の導通を提供するが、これらのリ
ンクをそれらと関連する各テスタ資源から絶縁し、 ii)その第2のモジュール状態においては、各接続モジ
ュールがそれらと関連する第1のリンクの第2の端部を
それらと関連するテスタ資源に接続して、それらと関連
する第2のリンクの第1の端部を第1のリンク及びそれ
らと関連する各テスタ資源から絶縁し、 iii)その第3のモジュール状態においては、各接続モ
ジュールがそれらと関連する第2のリンクの第1の端部
をそれらと関連するテスタ資源に結合して、それらと関
連する第1のリンクの第2の端部をそれらと関連する各
テスタ資源及びそれらと関連する第2のリンクから絶縁
する、 複数の接続モジュールと、及び C)複数の制御状態のうちの1つを選択的に仮定するよ
うに構成される制御回路であって、その制御状態の各々
が接続モジュールの異なる対に関連しており、該制御回
路が、その第2の状態に対して関連する接続モジュール
対の1つを動作し、他方をその第3の状態に対して動作
し、さらに、第1の状態に対する制御状態に関連する接
続モジュールの間で全ての接続モジュールを動作し、そ
れにより、各制御状態において、テスタが、その制御状
態に関連する接続モジュールに関連するテスタ資源の間
の信号経路を提供し、他方で、その部分を越えたバス内
のリンクからテスタ資源を絶縁して、その制御状態に関
連する接続モジュールの間の接続を提供する、制御回路
と、 から成る、自動回路テスタ。 - 【請求項2】A)信号バスが複数の順序づけられた一連
のリンクを備え、その各々が第1及び第2の対向する端
部を有すると共に、互いに一連のリンクのリンクに対応
しており、 B)第1の一連のリンク内で第1及び第2の隣接リンク
の対に関連する各接続モジュールが、互いに順序づけら
れた一連のリンクにおいてそれらにそれぞれ対応する、
第1及び第2のリンクと命名されたリンクにも関連し、
さらに、それに関連する各対の第1のリンクの第2の端
部及びそれに関連する各対の第2のリンクの第1の端部
に接続されており、及び C)各接続モジュールが各順序づけられた一連のリンク
に関連する第1、第2、及び第3のモジュール状態にお
いて動作可能であり、 i)任意の一連のリンクに関連するその第1のモジュー
ル状態において、各接続モジュールが、それぞれ、それ
に関連するリンク対の第1及び第2のリンクの第2及び
第1の端部を前記任意の一連のリンクにおいて互いに結
合して、それらのリンクの間に導通を提供するが、その
接続モジュールに関連する各テスタ資源からそれらを絶
縁し、 ii)任意の一連のリンクに関連するその第2のモジュー
ル状態において、各接続モジュールがそれらに関連する
第1のリンクの第2の端部をその接続モジュールに関連
するテスタ資源に接続し、前記任意の一連のリンクにお
いてそれらに関連する第2のリンクの第1の端部を同じ
一連のリンク内の第1のリンクから絶縁すると共に、そ
の接続モジュールに関連する各テスタ資源から絶縁し、
及び iii)任意の一連のリンクに関連するその第3のモジュ
ール状態において、各接続モジュールが前記任意の一連
のリンクにおいてそれらに関連する各第2のリンクの第
1の端部をその接続モジュールに関連するテスタ資源に
結合し、それらに関連する各第1のリンクの第2の端部
を前記任意の一連のリンクにおいてその接続モジュール
に関連する各テスタ資源及び同じ順序づけられた一連の
リンク上のそれらに関連する第2のリンクから絶縁す
る、 請求項1の自動回路テスタ。 - 【請求項3】A)前記信号バスを提供するほぼ平面なス
キャナのバックプレーンと、及び B)複数のほぼ平面な回路ボードであって、前記スキャ
ナのバックプレーンに接続されてそこから横方向に伸
び、各回路ボードが異なる接続モジュールの1つを提供
する、複数のほぼ平面な回路ボードと、 を含む、請求項2の自動回路テスタ。 - 【請求項4】各モジュールが、 A)各一連のリンクに関連する、共通ノードと、 B)各一連のリンクに関連する内部ノードであって、各
内部ノードがモジュールによりそれらに関連するテスタ
資源に接続可能である、内部ノードと、 C)そのモジュールに関連する各第1のリンクに関連
し、関連する第1のリンクと該関連する第1のリンクが
一部をなす一連のリンクに関連する共通ノードとの間に
接続される第1のリンクスイッチであって、各第1のリ
ンクスイッチが、その第1のリンクスイッチが関連する
第1のリンクが属する一連のリンクに関連するそのモジ
ュールの第1及び第2の状態において閉止され、その同
じ一連のリンクに関連する第3の状態において開放され
る、第1のリンクスイッチと、 D)そのモジュールが、関連する各第2のリンクに関連
し、関連する第2のリンクと該関連する第2のリンクが
一部をなす一連のリンクに関連する共通ノードとの間に
接続される第2のリンクスイッチであって、該第2のリ
ンクスイッチがその第2のリンクスイッチが関連する第
2のリンクが属する一連のリンクに関連するそのモジュ
ールの第1及び第3のモジュール状態において閉止さ
れ、その同じ一連のリンクに関連する第2のモジュール
状態において開放される、第2のリンクスイッチと、及
び E)各一連のリンクに関連し、その一連のリンクに関連
する共通ノードとその一連のリンクに関連する内部ノー
ドとの間に接続される内部スイッチであって、各内部ス
イッチが、その内部スイッチが関連する一連のリンクに
関連するそのモジュールの第1のモジュール状態で開放
され、その同じ一連のリンクに関連する第2及び第3の
モジュール状態で閉止される、内部スイッチと、 を含む、請求項3の自動回路テスタ。 - 【請求項5】A)前記信号バスを提供するほぼ平面なス
キャナのバックプレーンと、及び B)複数のほぼ平面な回路ボードであって、前記スキャ
ナのバックプレーンに接続されてそこから横方向に伸
び、各回路ボードが異なる接続モジュールの1つを提供
する、複数のほぼ平面な回路ボードと、 を含む、請求項1の自動回路テスタ。 - 【請求項6】各モジュールが、 A)共通ノードと、 B)関連するテスタ資源に対してそのモジュールにより
接続可能な内部ノードと、 C)そのモジュールに関連する各第1のリンクに関連
し、関連する第1のリンクと前記共通ノードの間に接続
される第1のリンクスイッチであって、該第1のリンク
スイッチがそのモジュールの第1及び第2の状態におい
て閉止され、それの第3の状態において開放される、第
1のリンクスイッチと、 D)そのモジュールが関連する第2のリンクに関連し、
関連する第2のリンクと前記共通ノードの間に接続され
る第2のリンクスイッチであって、該第2のリンクスイ
ッチがそのモジュールの第1及び第3のモジュール状態
で閉止され、それの第2のモジュール状態で開放され
る、第2のリンクスイッチと、及び E)前記共通ノードと前記内部ノードの間に接続される
内部スイッチであって、該内部スイッチがそのモジュー
ルの第1のモジュール状態で開放され、それの第2及び
第3のモジュール状態で閉止される、内部スイッチと、 を含む、請求項5の自動回路テスタ。 - 【請求項7】各モジュールが、 A)共通ノードと、 B)関連するテスタ資源に対してそのモジュールにより
接続可能な内部ノードと、 C)そのモジュールに関連する第1のリンクに関連し、
関連する第1のリンクと前記共通ノードの間に接続され
る第1のリンクスイッチであって、該第1のリンクスイ
ッチがそのモジュールの第1及び第2の状態で閉止さ
れ、それの第3の状態で開放される、第1のリンクスイ
ッチと、 D)そのモジュールが関連する第2のリンクに関連し、
関連する第2のリンクと前記共通ノードの間に接続され
る第2のリンクスイッチであって、該第2のリンクスイ
ッチがそのモジュールの第1及び第3のモジュール状態
で閉止され、それの第2のモジュール状態で開放され
る、第2のリンクスイッチと、及び E)前記共通ノードと前記内部ノードの間に接続される
内部スイッチであって、該内部スイッチがそのモジュー
ルの第1のモジュール状態で開放され、それの第2及び
第3のモジュール状態で閉止される、内部スイッチと、 を含む、請求項1の自動回路テスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US659755 | 1991-02-22 | ||
US07/659,755 US5124636A (en) | 1991-02-22 | 1991-02-22 | Tester interconnect system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04323577A JPH04323577A (ja) | 1992-11-12 |
JP3285212B2 true JP3285212B2 (ja) | 2002-05-27 |
Family
ID=24646697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03326492A Expired - Lifetime JP3285212B2 (ja) | 1991-02-22 | 1992-02-20 | テスタ相互接続システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US5124636A (ja) |
EP (1) | EP0502624B1 (ja) |
JP (1) | JP3285212B2 (ja) |
DE (1) | DE69206848T2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5534774A (en) * | 1992-04-23 | 1996-07-09 | Intel Corporation | Apparatus for a test access architecture for testing of modules within integrated circuits |
US5406197A (en) * | 1992-07-31 | 1995-04-11 | International Business Machines Corporation | Apparatus for controlling test inputs of circuits on an electronic module |
US6101457A (en) * | 1992-10-29 | 2000-08-08 | Texas Instruments Incorporated | Test access port |
US5752216A (en) * | 1994-07-06 | 1998-05-12 | Dimensions International, Inc. | Non-intrusive data interface system for air traffic control |
US6175230B1 (en) * | 1999-01-14 | 2001-01-16 | Genrad, Inc. | Circuit-board tester with backdrive-based burst timing |
US6552528B2 (en) * | 2001-03-15 | 2003-04-22 | Advantest Corporation | Modular interface between a device under test and a test head |
US20030043757A1 (en) * | 2001-08-15 | 2003-03-06 | Jason White | Optimizing switch device route transitions |
US7017138B2 (en) * | 2001-08-15 | 2006-03-21 | National Instruments Corporation | Dynamically determining a route through one or more switch devices at program execution time |
US6954904B2 (en) | 2001-08-15 | 2005-10-11 | National Instruments Corporation | Creating a graphical program to configure one or more switch devices |
US8161144B2 (en) * | 2001-08-15 | 2012-04-17 | National Instruments Corporation | Defining a switch device route based on required signal characteristics and resource dependencies |
US7062719B2 (en) | 2001-08-15 | 2006-06-13 | National Instruments Corporation | Graphically defining a route through one or more switch devices |
US6701270B1 (en) * | 2001-09-20 | 2004-03-02 | Lsi Logic Corporation | Method for reliability testing leakage characteristics in an electronic circuit and a testing device for accomplishing the source |
US20050232256A1 (en) * | 2002-03-29 | 2005-10-20 | Jason White | Applying object oriented concepts to switch system configurations |
US7154257B2 (en) * | 2002-09-30 | 2006-12-26 | Intel Corporation | Universal automated circuit board tester |
US6999888B2 (en) * | 2002-09-30 | 2006-02-14 | Intel Corporation | Automated circuit board test actuator system |
US6958598B2 (en) * | 2003-09-30 | 2005-10-25 | Teradyne, Inc. | Efficient switching architecture with reduced stub lengths |
US7279919B2 (en) * | 2005-01-14 | 2007-10-09 | Verigy (Singapore) Pte. Ltd. | Systems and methods of allocating device testing resources to sites of a probe card |
ES2303415B2 (es) * | 2005-10-20 | 2010-03-04 | Universidad De Malaga | Banco de ensayos automatizado para ensayos de rutina segun dc 73/23/cee. |
CN102565518A (zh) * | 2010-12-16 | 2012-07-11 | 鸿富锦精密工业(深圳)有限公司 | 电流平衡测试*** |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3854125A (en) * | 1971-06-15 | 1974-12-10 | Instrumentation Engineering | Automated diagnostic testing system |
DE2909268C2 (de) * | 1979-03-09 | 1980-09-11 | Wandel & Goltermann Gmbh & Co, 7412 Eningen | Verfahren und Einrichtung zur Oberwachung der Funktion der in einem MeIistellenumschalter befindlichen Schalter |
US4354268A (en) * | 1980-04-03 | 1982-10-12 | Santek, Inc. | Intelligent test head for automatic test system |
US4746855A (en) * | 1984-03-14 | 1988-05-24 | Teradyne, Inc. | Relay multiplexing for circuit testers |
US4724379A (en) * | 1984-03-14 | 1988-02-09 | Teradyne, Inc. | Relay multiplexing for circuit testers |
US4719459A (en) * | 1986-03-06 | 1988-01-12 | Grumman Aerospace Corporation | Signal distribution system switching module |
US4989202A (en) * | 1988-10-14 | 1991-01-29 | Harris Corporation | ISDN testing device and method |
-
1991
- 1991-02-22 US US07/659,755 patent/US5124636A/en not_active Expired - Lifetime
-
1992
- 1992-02-18 EP EP92301302A patent/EP0502624B1/en not_active Expired - Lifetime
- 1992-02-18 DE DE69206848T patent/DE69206848T2/de not_active Expired - Lifetime
- 1992-02-20 JP JP03326492A patent/JP3285212B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69206848T2 (de) | 1996-08-29 |
JPH04323577A (ja) | 1992-11-12 |
EP0502624A1 (en) | 1992-09-09 |
EP0502624B1 (en) | 1995-12-20 |
DE69206848D1 (de) | 1996-02-01 |
US5124636A (en) | 1992-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3285212B2 (ja) | テスタ相互接続システム | |
US5124638A (en) | Automatic circuit tester employing a three-dimensional switch-matrix layout | |
JP3324773B2 (ja) | 分離装置とスキャナバスとを備えた自動回路テスタ | |
KR100295548B1 (ko) | 집적회로디바이스시험장치 | |
EP0108790B1 (en) | Integrated circuit test apparatus | |
US5101153A (en) | Pin electronics test circuit for IC device testing | |
EP1265077B1 (en) | System and method for testing harnesses | |
TWI388867B (zh) | 信號傳送系統、信號輸出電路基板、信號接收電路基板、信號輸出方法以及信號接收方法 | |
CN110855515A (zh) | 一种车载can网络测试辅助装置 | |
EP1262783B1 (en) | An apparatus, a method for testing an electrical wiring system, a computer program for testing an electrical wiring system | |
US4045735A (en) | Apparatus for testing electronic devices having a high density array of pin leads | |
US5132614A (en) | Semiconductor device and method and apparatus for testing the same | |
US5764725A (en) | Apparatus for testing the line continuity of telephone switch equipment | |
JP3401713B2 (ja) | 集積回路試験装置 | |
US5581565A (en) | Measuring apparatus used for testing connections between at least two subassemblies | |
JPH11190760A (ja) | 半導体試験装置 | |
JP2633692B2 (ja) | 半導体試験方法 | |
DE60002349D1 (de) | Speichermodulsprüfeinrichtung mit verminderter ausgangstreiberimpendanz | |
US20030132757A1 (en) | Cable-testing adapter | |
US6031370A (en) | Semiconductor testing apparatus | |
US6011387A (en) | Analog autonomous test bus framework for testing integrated circuits on a printed circuit board | |
JPH09505187A (ja) | 電気スイッチングアセンブリ | |
JP3262284B2 (ja) | 半導体試験装置 | |
JPH0646074A (ja) | 自動終端機能を有する信号分配装置 | |
JP3119568B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |