JP3283191B2 - 電子回路、これを用いたフィルタ装置及び無線装置 - Google Patents
電子回路、これを用いたフィルタ装置及び無線装置Info
- Publication number
- JP3283191B2 JP3283191B2 JP24607696A JP24607696A JP3283191B2 JP 3283191 B2 JP3283191 B2 JP 3283191B2 JP 24607696 A JP24607696 A JP 24607696A JP 24607696 A JP24607696 A JP 24607696A JP 3283191 B2 JP3283191 B2 JP 3283191B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- fdnr
- filter
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
に構成される電子回路及びこれを用いたフィルタ装置に
関連し、特に周波数依存性負性抵抗(以下、FDNR−
frequency-dependent negative resistance −)回路の
ような電子回路及びこれを用いたフィルタ装置に関す
る。
アクティブ素子を用いることによりインダクタを用いな
いフィルタ回路を実現することが可能となる。この実現
方法としては演算増幅器による帰還回路を用いた例やG
mアンプを用いた例等が種々提案されている。
て、インダクタンスと容量、および抵抗により構成され
た梯子形フィルタ回路から、容量とアクティブ素子、お
よび抵抗を用いて等価変換を行う方法がある。例えば図
13に示すようにFord・Girlingの回路と呼
ばれる(FDNR(Frequency Dependent Negative Res
istor )とR、Cに等価変換する手法がある(IEEE PRO
C. Vol. 128,Pt. G.No.4, pp.195-pp.197 参照)。
回路図であり、符号3は、容量C1及びC2の接続点、
11は第1の容量(C1)、12は第2の容量(C
2)、13は第1の抵抗(R0)である。第1及び第2
の容量11及び12の接続点3の一端の逆側である他端
間には、第1の抵抗13と演算増幅器14とが並列接続
されている。演算増幅器14は、接地端子15に接続さ
れる正側入力と、反転入力16が供給される負側入力
と、出力17とを有している。
3次の低域通過フィルタの例を示している。図14にお
いて、入力端子1と出力端子2との間には、等価変換し
て得られる抵抗25及び26が直列に介挿され、抵抗2
6と出力端子2との間には、等価変換して得られる容量
29が並列に接続されている。抵抗25及び26の間に
は、FDNR回路10が並列に接続されており、このF
DNR回路10は入力端子1及び出力端子2間にそれぞ
れ並列に接続される第1および第2の容量11及び12
と、この第1及び第2の容量11及び12のそれぞれの
一端に介挿される第1の抵抗13と、この第1の抵抗1
3に並列に接続される演算増幅器14と、を備えてい
る。この演算増幅器14は、接地端子15に接続される
正側入力と、前記第1の容量11と第1の抵抗13の一
端に接続される反転入力16と、前記第2の容量12の
一端及び第1の抵抗13の他端に接続される演算出力1
7と、を有している。以下に、図14のフィルタ回路へ
の変換手順について述べる。
フィルタのモデルとなるLCR梯子形フィルタにおい
て、図15(b)のようなLを用いない構成つまりもと
の梯子形フィルタをsで割った形に変換する。これによ
りインダクタンスは抵抗に、抵抗は容量に、容量はFD
NR(インピーダンスにするとs−2の付いた項)に変
換される。受動素子にFDNRそのものは実存しない
が、能動回路を用いて図13に示すようにFDNRを等
価的に実現することが出来る。
とFDNRを構成する演算増幅器の入出力間のDC経路
が完全に遮断されていることにある。このFDNRを用
いてフィルタを構成することにより、演算増幅器で発生
するDCオフセット電圧がフィルタ出力に現れないた
め、フィルタ設計時に演算増幅器で発生するDCオフセ
ットに無関係な設計が行える。DCオフセットは疑似入
力となってフィルタのS/Nを劣化させるので、これは
低域通過フィルタにとって非常に好ましい性質である。
また演算増幅器のDC電圧と信号経路のDC電位を独立
に扱え、回路設計の自由度が大幅に増える。
が、次のような問題点があった。このフィルタの通過帯
域内の利得そのものは0dBであるが、FDNRを構成
する演算増幅器の出力では例えば数dB〜数十dBの信
号利得がある。そのため低電源電圧で比較的大レベルの
信号を扱う場合、演算増幅器出力での信号レベルが演算
増幅器の動作出力範囲を越えて信号が歪むという欠点が
あった。
波帯(数十〜数百kHz)でこのフィルタを用いる場
合、フィルタを構成する素子値が大きくなり、集積化を
考える場合、特に不都合がある。
件が D=C1・C2・R0 (1) と表される。集積化する場合、等価変換の結果用いられ
る容量値C1、C2は集積回路上で実現できる容量値で
なければならず、占有面積の都合であまり大きくできな
い。Dの値を一定とすると、(1)式からC1、C2の
値(これも集積回路上で実現可能な値:数十pF程度)
で割ると、R0の値は数百kΩ以上の高抵抗となる。こ
の抵抗を集積回路上で実現すると、占有面積が非常に大
きくなる。また図16に示すように、集積回路に構成さ
れる抵抗には数pF〜数十pF程度の寄生容量がIC基
板等にたいして分布している。この抵抗は演算増幅器の
負帰還ループを構成しているため、この寄生容量により
帰還ループで位相遅れが生じ、所望の負帰還が行われな
くなる。その結果、交流信号に対する動作が不安定にな
ったり、場合によっては発振するという問題があった。
フィルタ回路に用いるFDNRにおいて低電源電圧の下
でも大振幅の信号が入力されてもFDNRを構成する回
路の歪みが少なく、また安定に動作するFDNR回路を
提供することにある。
め、本発明の第1構成に係る電子回路は、演算増幅器の
反転入力に第1の容量の一端が接続され、前記演算増幅
器の出力端に第2の容量の一端が接続され、前記第1の
容量と前記第2の容量のもう一端同士が接続され、前記
演算増幅器の反転入力と出力端に第1から第n(n≧
2)の複数の抵抗が直列に接続され、前記直列接続され
た複数の抵抗の接続点から、少なくとも交流的に接地さ
れた1つ以上の抵抗を備えていることを特徴とする。ま
た、上記第1構成に係る電子回路において、前記第2の
容量の値が前記第1の容量の値に比べて大きいことを特
徴とする。
置は、上記第1構成に係る電子回路と、複数の抵抗エレ
メントと、容量エレメントと、を備えることを特徴とす
る。また、本発明の第3構成に係る無線装置は、上記第
2構成に係るフィルタ装置と、無線周波数(RF)信号
をベースバンド信号に直接変換する第1周波数変換手段
と、第1周波数変換手段から得られた前記ベースバンド
信号をチャネル選択する第1ローパスフィルタと、受信
されたRF信号をアナログ・デジタル変換するとともに
前記ベースバンド信号をデジタル/アナログ変換する信
号処理部と、デジタル/アナログ変換されたベースバン
ド信号の量子化雑音を除去する第2ローパスフィルタ
と、ベースバンド信号をRF信号に変換する第2周波数
変換手段路、を備えることを特徴とする。
量を大きく選ぶことにより、演算増幅器の出力での振幅
を下げ、低電圧電源でも低歪で動作させる事が可能であ
る。また負帰還回路を形成する抵抗の構成を変えること
で抵抗値の総和を下げて集積回路の占有面積を減らし、
同時に寄生容量を低減する事により安定性を改善でき
る。
用いている演算増幅器出力端の、C1、C2が共通に接
続されている節点3に対する電圧利得は、 G=−A・R0 /[{(1+A)/sC1}+R0 ] (2) ここでA:演算増幅器のDCゲインである。特にA>>
1の場合には、 G=−sC1・R0 となる。すなわち、容量C1の大きさを小さくすると利
得は下がる。
DNR等価変換の条件が D=C1・C2・R0 (3) C=C1+C2 (4) と表される。FDNRの値Dおよび等価容量Cを所望の
設計値にするためには、C1とC2が反比例の関係にな
る。以上の2つの条件から、信号利得を抑えるためには
C1をできるだけ小さく、C2を大きくすることによ
り、演算増幅器出力での振幅を小さくでき、これにより
演算増幅器出力で信号が歪むのを低減できる。
DNRを用いたアクティブローパスフィルタの回路図で
ある。図では3次のローパスフィルタを示している。こ
れは図15を用いて前にも説明したようにLCRの梯子
形フィルタから等価変換してアクティブ素子とRCで実
現しているものである。詳細については図14において
前述したのでここでは相違点のみ説明する。
なる点は、FDNR回路10の詳細な構成である。すな
わち、図14のFDNR回路10は第1及び第2の容量
11及び12の一端間に第1の抵抗13を備えていた
が、図1のFDNR回路10はこの代わりに、インピー
ダンス素子6を介挿している。このインピーダンス素子
6は、第1及び第2の容量11及び12のそれぞれ一端
間に介挿される抵抗7及び8の直列体と、一端が前記抵
抗7及び8の接続点に接続されると共に他端が接地され
た抵抗9と、を備えている。
より構成した3次のバターワース形ローパスフィルタの
出力端子2および演算増幅器の出力端17の出力電圧の
周波数特性である。この特性はカットオフ周波数200
kHz(−3dBダウン)で設計し、C1とC2の容量
比は本発明の例でC1:C2=1:9としたものであ
る。演算増幅器の出力端での信号出力がカットオフ周波
数付近で最大となるが、C1とC2の容量比が5:5の
ものに比べ6dB程度低く、つまり振幅で1/2程度に
なっているのがわかる。
(演算増幅器の入出力端子)にR0に対して小さい、例
えば十分の一程度の抵抗値R1、R2を有する抵抗18
及び19を挿入する。演算増幅器14の反転入力16は
交流的には仮想接地であり、また演算増幅器14の出力
も十分駆動能力があれば抵抗18及び19(R1、R
2)を挿入しても交流的にはほとんど条件は変わらな
い。次いで新たに挿入した抵抗18及び19(R1、R
2)と帰還抵抗13(R0)をΔ形の抵抗ネットワーク
と考えてΔ−T変換を用いてT形ネットワークに置き換
える。
を用いて表すと R3=R1・R0/(R0+R1+R2) (5) R4=R1・R2/(R0+R1+R2) (6) R5=R2・R0/(R0+R1+R2) (7) となる。これらの変換の結果、新たに求められた抵抗7
及び8の抵抗値R3、R5は帰還抵抗13の抵抗値R0
の約十分の一程度の大きさになり、抵抗9の抵抗値R4
も抵抗18又は19の抵抗値R1またはR2の十分の一
程度に削減することが出来る。これにより、抵抗の寄生
容量を約十分の一に低減でき安定動作に貢献することが
出来る。
の実施形態である。演算増幅器14の帰還抵抗の構成を
図1のような3本の抵抗ネットワークで組んだもの以外
にはしご形に複数段構成したものにより抵抗の総和をよ
り一層低減することができる。また梯子構成を多段にす
ることにより、FDNR回路のDCループゲインを調整
することも可能である。
3の実施の形態である。図1では片側接地したイミタン
スを実現していたのに対して、両端子が浮いたイミタン
スを実現した実施の形態である。キャパシタ12の容量
値C2に対してキャパシタ11の容量値C1を大きくす
ることにより、演算増幅器出力端の信号レベルを抑える
ことが可能となる。なおイミタンスからFDNRへの変
換の関係は、図1の第1の実施の形態に係る回路と全く
同じである。
ィルタ回路に用いている抵抗13をスイッチドキャパシ
タ41に置き換えた第4の実施の形態を示している。図
6において、入力端子1とFDNR回路10との間には
スイッチドキャパシタ42が設けられており、また、F
DNR回路10と出力端子2との間にはスイッチドキャ
パシタ43が設けられている。
チング素子により実現できるため、集積回路の占有面積
を小さくすることができる。また、精度は容量比で決ま
るため、抵抗と容量で構成した場合に比べて高精度な伝
達特性を実現することが可能である。また、FDNR回
路を構成している帰還抵抗をスイッチドキャパシタによ
り実現することにより、寄生容量を小さくできるので安
定性の良いものを実現できる。
DNR回路の回路図である。図1の第1の実施の形態に
係るフィルタ装置の構成において、接地端子15は、演
算増幅器14を単電源動作させる場合に演算増幅器の動
作に適したバイアスを印加させる必要がある。そのため
演算増幅器の非反転入力16の端子、あるいは帰還抵抗
ネットの接地端15を一定の直流電圧を加えつつ交流的
に接地された状態を維持する必要がある。これを実現す
る方法として一般に出力インピーダンスの十分低い外部
電圧源55を用意する。
からこれを受動素子で実現する場合、接地端子を電源5
5から抵抗により分圧した回路56で実現することも可
能である。取り扱う周波数帯に対して交流インピーダン
スを低くするためにこの分圧抵抗56の接続端に容量を
介して接地してもよい。また、FDNR回路の帰還抵抗
7,8のネットワークにおいて、片側が接地された抵抗
を2つの抵抗57,58で実現し、その一方の抵抗57
一端を電源側に、他端を抵抗7,8の接続点に、また他
方の抵抗58の一端を抵抗7,8の接続点に接続するこ
とで、ループゲインを変えることなく抵抗ネットワーク
の直流電位を設定することができる。
る。図4における直列接続された抵抗の接続点から交流
的な接地点の間に接続されている抵抗を、図7と同様、
電源側とGND側に各々一端が接続される抵抗57,5
8により実現したもので、交流接地を実現する外部電源
を必要としない。
る。図9において、入力端子1と出力端子2との間に
は、FDNR回路10に並列に受動素子回路50を介挿
している。この受動素子回路50は、一端が入力端子1
と出力端子2間に接続され、他端が第1の容量11に接
続された抵抗51と、この抵抗51に並列に接続されて
一端が端子1及び2間に接続されると共に他端が第2の
容量12に接続される抵抗52と、抵抗51及び52の
それぞれの一端側の2つの接続点の間に直列に介挿され
た抵抗53と、を備えている。フィルタの遮断域で十分
な減衰量が得られない場合、必要に応じてある周波数に
対してノッチを挿入して必要な減衰量を確保することが
ある。
路にノッチを加えた伝達特性が得られる受動素子モデル
の構成を示す。図11にノッチを加えたLPFの周波数
特性を示す。図10(a)のように片側が接地された容
量22に直列にインダクタンス45を挿入することで、
この容量22とインダクタンス45の直列共振周波数f
oで対接地インピーダンスが極めて小さくなる。そのた
め共振周波数fo付近の通過特性は極めて零に近くな
る。その結果、図11のようにこのフィルタ回路の入出
力間の伝達特性を周波数軸で見ると、このインダクタン
ス45を印加する前のフィルタの周波数特性202に対
して直列共振周波数foで伝達指数が極めて零に近いノ
ッチ203が加わった特性201が観測される。LPF
の単調減衰域のまだ十分な減衰量が得られない周波数
で、大きな減衰量を必要とするときに、この周波数にf
oを合わせ込むことにより、フィルタの次数を増やすこ
となく必要とする減衰量を確保することも可能である。
このモデルから各インピーダンスからsで割る変換を行
う(図10(b))。
力端子2間にはFDNR回路と並列に受動素子回路46
が介挿されている。この受動素子回路46は、FDNR
回路を等価変換して得られたイミタンス27と直列に挿
入された抵抗47と、この抵抗47の接続点と入力端子
1及び出力端子2との間には抵抗25及び26がそれぞ
れ介挿されている。なお、図10(c)は、図9におけ
るFDNR回路10を等価変換してイミタンス27と容
量28とで表わしたものである。
ッチの周波数foは大抵LPFのカットオフ周波数fc
に比べ高いので、信号ラインに介挿される抵抗が有する
抵抗値に対しFDNR回路に直列に接続される抵抗の抵
抗値は非常に小さくなる。例えば、信号ラインに入る抵
抗が数kΩのオーダーだとした場合、FDNR回路内の
抵抗値は数〜数10Ω程度の非常に小さな値に変換され
ることが多い。このような低い値の抵抗をLSIにおい
て実現する場合、配線抵抗の影響や配線と素子の接続を
行なっているコンタクトでの抵抗の影響によりノッチの
周波数を所定の値に精度良く設定することができない。
そこで、T形の抵抗ネットワークをΔ形に等価変換する
ことにより全て同等のオーダーの抵抗値に変換すること
ができ、配線抵抗やコンタクト抵抗等によるノッチの周
波数が所定の値に設定できないという問題を解決でき
る。変換の方法は先に説明した式(5)〜(7)の関係
を逆に用いることで得られる。
を1組用いた例を示したが、FDNR回路を複数個用意
して縦続に接続することによって、より高次のフィルタ
回路を実現することも可能である。
路)を用いた低域通過回路(LPF)を無線機に適用し
た第8の実施の形態を示すブロック図である。
数(RF−Radio Frequency −)信号を送信又は受信す
るアンテナ61と、信号の送信又は受信を切換える切換
スイッチ62と、アンテナ61を介して入力されたRF
信号をベースバンド(基底周波数)信号に直接変換する
周波数変換手段63と、直接変換により得られたベース
バンド信号をチャネル選択する低域通過フィルタ(LP
F−Low Pass Filter−)64と、受信されたRF信号
をアナログ/ディジタル(A/D)変換すると共にベー
スバンド信号をディジタル/アナログ(D/A)変換す
るディジタル信号処理部65と、D/A変換されたベー
スバンド信号の量子化雑音を除去するLPF66と、ベ
ースバンド信号を(RF)信号に変換する周波数変換手
段67と、を備えている。
効果のあるブロックとして、一つは受信機(RX)にお
いてアンテナから入力されたRF信号を直接周波数変換
されて得られるベースバンド信号のチャネル選択をする
フィルタである。もう一つは送信器(TX)においてデ
ィジタル信号処理部から出力されるベースバンド信号を
RF信号にアップコンバートする直前にベースバンド変
調信号のD/A変換後の量子化雑音等を取り除くフィル
タである。これらのフィルタでDCオフセットが発生す
ると、例えばQPSK変調信号のようにDCまで周波数
成分を含む信号の場合、受信機ではこの変調信号とDC
オフセット成分との区別が付かなくなり受信できなくな
る。また送信器ではこのDC成分が周波数変換後のキャ
リアリークとなる。本発明のFDNR回路を用いたLP
FはDCオフセットを生じないので、このLPFを無線
機に用いることで、上記フィルタのDCオフセットによ
る問題を解決することができる。
DNR回路の実現に付随して生じる高抵抗を等価変換に
より小さな値に変換し、レイアウト面積やFDNRの動
作安定性上問題となっていた寄生容量の削減を図ること
ができる。またFDNRを構成する容量値の配分を工夫
することで低電源電圧の下でも高ピークレベルの信号が
入力されても歪みの少ない動作をすることができる。
負性抵抗(FDNR)回路を備えるフィルタ装置の回路
図。
れ示す回路図。
る特性図。
を示す回路図。
の等価変換を示す回路図。
を示す回路図。
を示す回路図。
を示す回路図。
を示す回路図。
モデルの構成をそれぞれ示す回路図。
特性を示す特性図。
置を適用した無線機を示すブロック図。
示す回路図。
る回路図。
図。
Claims (4)
- 【請求項1】演算増幅器の反転入力に第1の容量の一端
が接続され、前記演算増幅器の出力端に第2の容量の一
端が接続され、前記第1の容量と前記第2の容量のもう
一端同士が接続され、前記演算増幅器の反転入力と出力
端に第1から第n(n≧2)の複数の抵抗が直列に接続
され、前記直列接続された複数の抵抗の接続点から、少
なくとも交流的に接地された1つ以上の抵抗を備えてい
ることを特徴とする電子回路。 - 【請求項2】前記第2の容量の値が前記第1の容量の値
に比べて大きいことを特徴とする請求項1に記載の電子
回路。 - 【請求項3】請求項1に記載の電子回路と、複数の抵抗
エレメントと、容量エレメントと、を備えることを特徴
とするフィルタ装置。 - 【請求項4】請求項3に記載のフィルタ装置と、無線周
波数(RF)信号をベースバンド信号に直接変換する第
1周波数変換手段と、第1周波数変換手段から得られた
前記ベースバンド信号をチャネル選択する第1ローパス
フィルタと、受信されたRF信号をアナログ・デジタル
変換するとともに前記ベースバンド信号をデジタル/ア
ナログ変換する信号処理部と、デジタル/アナログ変換
されたベースバンド信号の量子化雑音を除去する第2ロ
ーパスフィルタと、ベースバンド信号をRF信号に変換
する第2周波数変換手段路、を備えることを特徴とする
無線装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24607696A JP3283191B2 (ja) | 1995-09-18 | 1996-09-18 | 電子回路、これを用いたフィルタ装置及び無線装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-237993 | 1995-09-18 | ||
JP23799395 | 1995-09-18 | ||
JP24607696A JP3283191B2 (ja) | 1995-09-18 | 1996-09-18 | 電子回路、これを用いたフィルタ装置及び無線装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09148880A JPH09148880A (ja) | 1997-06-06 |
JP3283191B2 true JP3283191B2 (ja) | 2002-05-20 |
Family
ID=26533473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24607696A Expired - Lifetime JP3283191B2 (ja) | 1995-09-18 | 1996-09-18 | 電子回路、これを用いたフィルタ装置及び無線装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3283191B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008530836A (ja) * | 2005-02-09 | 2008-08-07 | シャフナー・エーエムファウ・アクチェンゲゼルシャフト | 医療用途用のアクティブemcフィルタ |
WO2007119264A1 (ja) * | 2006-03-20 | 2007-10-25 | Fujitsu Limited | 入力インピーダンス回路及び低域通過フィルタ回路 |
WO2008068821A1 (ja) * | 2006-12-01 | 2008-06-12 | Fujitsu Limited | オフセット調整機能付きバッファ |
-
1996
- 1996-09-18 JP JP24607696A patent/JP3283191B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09148880A (ja) | 1997-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6987966B1 (en) | Adaptive radio transceiver with polyphase calibration | |
US6608527B2 (en) | Adaptive radio transceiver with low noise amplification | |
Hollman et al. | A 2.7-V CMOS dual-mode baseband filter for PDC and WCDMA | |
US8013768B2 (en) | Integrated upstream amplifier for cable modems and cable set-top boxes | |
EP2874313B1 (en) | Analog active low-pass filters | |
Tsividis | Continuous-time filters in telecommunications chips | |
US5708391A (en) | High frequency differential filter with CMOS control | |
EP1037380B1 (en) | Frequency converter | |
JP3283191B2 (ja) | 電子回路、これを用いたフィルタ装置及び無線装置 | |
WO2006000984A1 (en) | Simplified sallen-key low-pass filter circuit. | |
KR100226594B1 (ko) | 전자회로 및 이를 이용한 필터장치 | |
Pantoli et al. | A single-transistor tunable filter for bluetooth applications | |
Wyszynski et al. | Avoiding common-mode feedback in continuous-time g/sub m/-C filters by use of lossy integrators | |
US4920325A (en) | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components | |
US20220085794A1 (en) | Configurable micro-acoustic rf filter | |
Hollman et al. | A 2.7 V CMOS dual-mode baseband filter for GSM and WCDMA | |
Sagbas et al. | Current-mode state-variable filter | |
US4994693A (en) | Second order active filters | |
WO2021233546A1 (en) | A filter circuitry using active inductor | |
JPWO2003003575A1 (ja) | 低雑音能動rc信号処理回路 | |
US6642779B2 (en) | Trimming impedance between two nodes connected to a non-fixed voltage level | |
CN111903100B (zh) | 一种抗混叠滤波器、相关设备及抗混叠滤波器的控制方法 | |
US10027305B1 (en) | Filter including non-magnetic frequency selective limiters | |
JP3300321B2 (ja) | 低域通過フィルタ回路 | |
JP3410776B2 (ja) | 直交信号発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |