JP3280788B2 - Gain control amplifier circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、テレビジョンチューナ
等に使用して好適な、利得制御増幅回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain control amplifier circuit suitable for use in a television tuner or the like.

【０００２】[0002]

【従来の技術】電界効果トランジスタ（以下、ＦＥＴと
略称する）を用いた利得制御増幅回路としては従来、図
２に示すようなデュアルゲートＦＥＴ１を用いたソース
接地、リバース利得制御方式が用いられていた。以下図
２に従って、従来の利得制御増幅回路について説明す
る。デュアルゲートＦＥＴ１の第１ゲート６に入力端子
１５より信号が入力されドレイン１３から出力端子１６
へ出力される。利得制御は、第２ゲート５に利得制御電
圧を印加することで作動させる。回路例からわかるよう
に、ソース接地方式のため入力インピーダンスは高く、
出力インピーダンスも第２ゲート５が第２ゲート接地コ
ンデンサ４で接地されていることから高くなる。図２に
おいて、入力信号は、第１ゲート６に入力されドレイン
１３からとり出される。第１ゲート６には電源電圧供給
端子１７より供給される電源電圧を第１ゲートバイアス
抵抗７，８により分割して得られるバイアス電圧が印加
され、ソース１４はソース接地コンデンサ１０を介して
接地され、ソースバイアス抵抗９，１１を介してバイア
ス電圧が印加されている。これらの抵抗は利得制御を良
好に行なわせるため必要である。第２ゲート５は、第２
ゲート接地コンデンサ４を介して接地され、利得制御電
圧供給抵抗３を介して利得制御電圧供給端子２より、利
得制御電圧が印加される。また、ドレイン１３は、ドレ
イン電圧印加コイル１２を介してバイアス電圧が供給さ
れる。2. Description of the Related Art Conventionally, as a gain control amplifier circuit using a field effect transistor (hereinafter abbreviated as FET), a common source and reverse gain control system using a dual gate FET 1 as shown in FIG. 2 has been used. Was. Hereinafter, a conventional gain control amplifier circuit will be described with reference to FIG. A signal is input from the input terminal 15 to the first gate 6 of the dual gate FET 1 and the output terminal 16 is
Output to The gain control is performed by applying a gain control voltage to the second gate 5. As can be seen from the circuit example, the input impedance is high due to the grounded source method,
The output impedance also increases because the second gate 5 is grounded by the second gate grounded capacitor 4. In FIG. 2, an input signal is input to the first gate 6 and taken out from the drain 13. A bias voltage obtained by dividing the power supply voltage supplied from the power supply voltage supply terminal 17 by the first gate bias resistors 7 and 8 is applied to the first gate 6, and the source 14 is grounded via the common source capacitor 10. A bias voltage is applied via source bias resistors 9 and 11. These resistors are necessary for good gain control. The second gate 5
The gain control voltage is applied from the gain control voltage supply terminal 2 via the gain control voltage supply resistor 3 to the ground via the common gate capacitor 4. The drain 13 is supplied with a bias voltage via the drain voltage application coil 12.

【０００３】[0003]

【発明が解決しようとする課題】さて上述したように一
般にデュアルゲートＦＥＴ１では利得制御を行う場合、
第２ゲート５を用いて、ソース電流を減少させて行う
が、大入力信号に対しては、大きく利得を減少させる必
要から、ソース電流を大きく減少させるが、この為に、
デュアルゲートＦＥＴ１の歪が大きくなるという欠点が
あった。又デュアルゲートＦＥＴをソース接地で用いる
と入出力インピーダンスが高くなり、広い周波数範囲に
わたって利得制御を可能とするには、入出力の整合のた
めの回路構成が困難になるという欠点があった。この発
明は上述した事情に鑑みなされたもので、入出力インピ
ーダンスが低く、入出力整合のための回路構成が容易で
あり、大入力信号時も歪みの少い利得制御増幅回路を提
供することを目的とする。As described above, in general, when performing gain control in the dual gate FET 1,
The second gate 5 is used to reduce the source current. For a large input signal, it is necessary to greatly reduce the gain. Therefore, the source current is greatly reduced.
There is a disadvantage that the distortion of the dual gate FET 1 increases. Further, when the dual-gate FET is used with the source grounded, the input / output impedance is increased, and there is a disadvantage that a circuit configuration for input / output matching becomes difficult to enable gain control over a wide frequency range. The present invention has been made in view of the above circumstances, and provides a gain control amplifier circuit with low input / output impedance, easy circuit configuration for input / output matching, and low distortion even at a large input signal. Aim.

【０００４】[0004]

【課題を解決するための手段】請求項１の発明の利得制
御増幅回路は、増幅回路と、利得制御回路とよりなる利
得制御増幅回路において、前記増幅回路は、ゲート端子
が接地され、ソース端子より入力した信号を増幅して、
ドレイン端子より出力する第１の電界効果トランジスタ
と、該第１の電界効果トランジスタのドレイン端子に接
続される第１の出力端子と、ソース端子が接地され、ゲ
ート端子より入力した信号を増幅して、ドレイン端子よ
り出力する第２の電界効果トランジスタと、該第２の電
界効果トランジスタのゲート端子に接続される第１の入
力端子とを備え、前記利得制御回路は、第２の入力端子
と第２の出力端子とピンダイオードとを備え、前記第２
の入力端子と前記第２の出力端子との間に接続される信
号の伝送経路とアースとの間に、前記ピンダイオードを
接続し、前記第１の出力端子と前記第２の入力端子とを
接続し、前記第２の出力端子と前記第１の入力端子とを
接続し、前記ピンダイオードの有する順方向可変抵抗に
よって、前記第２の入力端子より入力した信号のレベル
を制御することを特徴とする。請求項２の発明の利得制
御増幅回路は、請求項１に記載の前記利得制御回路にお
いて、前記第２の入力端子と前記第２の出力端子との間
には、コイルと第１のコンデンサと第２のコンデンサと
が直列に接続され、前記第１のコンデンサと前記第２の
コンデンサとの接続点とアースとの間には、カソード側
をアースへの接続端とする前記ピンダイオードが介挿さ
れ、該ピンダイオードのアノード側には、利得制御電圧
が印加されていることを特徴とする。請求項３の発明の
利得制御増幅回路は、請求項１又は請求項２に記載の利
得制御増幅回路において、前記第１及び第２の電界効果
トランジスタは、シングルゲートであることを特徴とす
る。請求項４の発明の利得制御増幅回路は、請求項１、
請求項２又は請求項３に記載の利得制御増幅回路におい
て、前記増幅回路は、集積回路内に構成されていること
を特徴とする。According to a first aspect of the present invention, there is provided a gain control amplifier circuit comprising an amplifier circuit and a gain control circuit, wherein the amplifier circuit has a gate terminal grounded and a source terminal. Amplify the input signal from
A first field-effect transistor output from a drain terminal, a first output terminal connected to the drain terminal of the first field-effect transistor, and a source terminal grounded to amplify a signal input from a gate terminal. , A second field-effect transistor outputting from a drain terminal, and a first input terminal connected to a gate terminal of the second field-effect transistor, wherein the gain control circuit includes a second input terminal and a second input terminal. A second output terminal and a pin diode .
Connected between the input terminal of the second terminal and the second output terminal.
Between the signal transmission path and ground.
And connecting the first output terminal and the second input terminal to each other.
Connecting the second output terminal and the first input terminal.
Connect the by the forward variable resistor having a pin diode, characterized that you control the level <br/> of the second input signal inputted from the terminal. Gain control amplifier circuit of the invention of claim 2, BEFORE Symbol gain control circuit of claim 1
A coil, a first capacitor, and a second capacitor are connected in series between the second input terminal and the second output terminal, and the first capacitor and the second capacitor are connected in series. The pin diode having the cathode side connected to the ground is interposed between the connection point of the pin diode and the ground, and a gain control voltage is applied to the anode side of the pin diode. And According to a third aspect of the present invention, in the gain control amplifier circuit according to the first or second aspect , the first and second field effect transistors are single gates. According to a fourth aspect of the present invention, there is provided a gain control amplifier circuit,
The gain control amplifier circuit according to claim 2 or 3 , wherein the amplifier circuit is configured in an integrated circuit.

【０００５】[0005]

【作用】請求項１に記載の利得制御増幅回路によれば、
第１の電界効果トランジスタと第２の電界効果トランジ
スタとの間に、利得制御回路を介挿して、利得を制御す
るので、第１、第２の電界効果トランジスタのソース電
流を変える必要がなく更に、第１の電界効果トランジス
タの出力と、第２の電界効果トランジスタの入力との間
に接続されるインピーダンスの高い信号の伝送経路とア
ースとの間にピンダイオードを介挿して利得を制御する
ので、利得制御範囲を大きくとることが出来る。請求項
２に記載の利得制御増幅回路によれば、利得制御電圧に
よって、ピンダイオードの順方向可変抵抗が可変する。
請求項３に記載の利得制御増幅回路によれば、第１、第
２の電界効果トランジスタはシングルゲートであるの
で、増幅回路の入出力インピーダンスを低くすることが
出来る。請求項４に記載の利得制御増幅回路によれば、
増幅回路を集積回路内に構成しているので、利得制御増
幅回路を小型化することが出来る。According to the gain control amplifier circuit of the first aspect,
Between the first field effect transistor and a second field effect transistor, by inserting a gain control circuit, and controls the gain, first, necessary rather name to change the source current of the second field effect transistor Further, the gain is controlled by inserting a pin diode between the ground and the transmission path of the high impedance signal connected between the output of the first field effect transistor and the input of the second field effect transistor. Therefore, the gain control range can be widened. Claim
According to the gain control amplifier circuit described in 2 , the forward variable resistance of the pin diode is changed by the gain control voltage.
According to the gain control amplifier circuit of the third aspect , since the first and second field effect transistors are single gates, the input / output impedance of the amplifier circuit can be reduced. According to the gain control amplifier circuit of claim 4 ,
Since the amplifier circuit is formed in the integrated circuit, the gain control amplifier circuit can be downsized.

【０００６】[0006]

【実施例】以下図面を参照し、この発明の一実施例によ
る利得制御増幅回路を説明する。図１はこの発明による
利得制御増幅回路を示す回路図である。図１において２
１は第１のＦＥＴ、２２は第２のＦＥＴであり、２３，
２４はそれぞれ第１の出力端子、第１の入力端子を示
す。第１のＦＥＴ２１及び第２のＦＥＴ２２はそれぞれ
のバイアス抵抗３７，３８，３９と共に同一の集積回路
内に構成された増幅回路３５内に構成されている。利得
制御回路３６はコイル２７、第１のコンデンサ２８、第
２のコンデンサ２９、第１の抵抗３０、ピンダイオード
３１、第２の抵抗３２で構成されている。又、２５は第
２の入力端子、２６は第２の出力端子である。増幅回路
３５と利得制御回路３６はそれぞれ２３と２５及び２４
と２６とで接続されている。BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 is a circuit diagram showing a gain control amplifier circuit according to the present invention. In FIG. 1, 2
1 is a first FET, 22 is a second FET, and 23,
Reference numeral 24 denotes a first output terminal and a first input terminal, respectively. The first FET 21 and the second FET 22 are configured together with the respective bias resistors 37, 38, and 39 in an amplifier circuit 35 configured in the same integrated circuit. The gain control circuit 36 includes a coil 27, a first capacitor 28, a second capacitor 29, a first resistor 30, a pin diode 31, and a second resistor 32. Reference numeral 25 denotes a second input terminal, and reference numeral 26 denotes a second output terminal. The amplification circuit 35 and the gain control circuit 36 are 23, 25 and 24, respectively.
And 26.

【０００７】電源電圧供給端子３４より、第１の抵抗３
０、コイル２７を介して、第１のＦＥＴ２１へドレイン
電流が供給され、電源電圧供給端子４０より、バイアス
抵抗３９を介して、第２のＦＥＴ２２へドレイン電流が
供給される。入力端子１５より入力した信号は、第１の
ＦＥＴ２１において、所定の値に増幅され、第１の出力
端子２３、第２の入力端子２５を経て、利得制御回路３
６内に入力する。利得制御回路３６内に入力した信号
は、コイル２７、第１のコンデンサ２８、第２のコンデ
ンサ２９を介して、第２の出力端子２６より出力される
が、この途中、利得制御電圧供給端子３３より入力した
利得制御電圧によるピンダイオード３１の順方向抵抗の
可変により、利得制御を受ける。利得制御回路３６の第
２の出力端子２６より出力した信号は、第１の入力端子
２４より第２のＦＥＴ２２へ入力し、ここで再び、所定
の値に増幅され、出力端子１６より出力される。A first resistor 3 is supplied from a power supply voltage supply terminal 34.
0, a drain current is supplied to the first FET 21 via the coil 27, and a drain current is supplied from the power supply voltage supply terminal 40 to the second FET 22 via the bias resistor 39. The signal input from the input terminal 15 is amplified to a predetermined value in the first FET 21, passes through the first output terminal 23 and the second input terminal 25, and passes through the gain control circuit 3.
Enter in 6. The signal input to the gain control circuit 36 is output from the second output terminal 26 via the coil 27, the first capacitor 28, and the second capacitor 29. In the meantime, the gain control voltage supply terminal 33 Gain control is performed by changing the forward resistance of the pin diode 31 according to the gain control voltage input from the controller. The signal output from the second output terminal 26 of the gain control circuit 36 is input from the first input terminal 24 to the second FET 22, where it is again amplified to a predetermined value and output from the output terminal 16. .

【０００８】[0008]

【発明の効果】請求項１記載の利得制御増幅回路は、増
幅回路のソース電流を変える必要がないので、歪みを悪
化させることがなく更に、インピーダンスの高い信号の
伝送経路とアースとの間にピンダイオードを介挿して利
得を制御するので、利得制御範囲を大きくとることが出
来る。請求項２記載の利得制御増幅回路は、利得制御電
圧によって、ピンダイオードの順方向抵抗を可変して利
得を制御することが出来るので、非常に簡単な回路に
て、利得制御回路を作ることが出来る。請求項３記載の
利得制御増幅回路は、第１、第２の電界効果トランジス
タはシングルゲートであるので、利得制御増幅回路の入
出力インピーダンスを低くすることが出来、増幅回路の
前段又は後段に接続させる回路の設計が容易なものとな
る。請求項４記載の利得制御増幅回路は、増幅回路を集
積回路内に構成しているので、利得制御増幅回路を小型
化することが出来る。Gain control amplifier circuit according to claim 1, wherein according to the present invention, there is no need to change the source current of the amplifier circuit, further exacerbating the distortion rather name between the transmission path and the ground of high impedance signal Since the gain is controlled by inserting a pin diode into the gain control circuit, the gain control range can be widened. Gain control amplifier circuit according to claim 2, wherein the by the gain control voltage, since the forward resistance of the pin diode variable to be able to control the gain at a very simple circuit, to make a gain control circuit I can do it. Gain control amplifier circuit according to claim 3, wherein the first, the second field effect transistor is a single gate, it is possible to lower the output impedance of the gain control amplifier, connected to the previous stage or subsequent stage of the amplifier circuit This facilitates the design of the circuit to be performed. In the gain control amplifier circuit according to the fourth aspect , since the amplifier circuit is formed in an integrated circuit, the size of the gain control amplifier circuit can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例による利得制御増幅回路を示
す図である。FIG. 1 is a diagram showing a gain control amplifier circuit according to one embodiment of the present invention.

【図２】従来の利得制御増幅回路を示す図である。FIG. 2 is a diagram illustrating a conventional gain control amplifier circuit.

【符号の説明】[Explanation of symbols]

１５ 入力端子 １６ 出力端子 ２１ 第１のＦＥＴ ２２ 第２のＦＥＴ ２３ 第１の出力端子 ２４ 第１の入力端子 ２５ 第２の入力端子 ２６ 第２の出力端子 ２７ コイル ２８ 第１のコンデンサ ２９ 第２のコンデンサ ３０ 第１の抵抗 ３１ ピンダイオード ３２ 第２の抵抗 ３３ 利得制御電圧供給端子 ３４ 電源電圧供給端子 ３５ 増幅回路 ３６ 利得制御回路 ３７，３８，３９ バイアス抵抗 ４０ 電源電圧供給端子 Reference Signs List 15 input terminal 16 output terminal 21 first FET 22 second FET 23 first output terminal 24 first input terminal 25 second input terminal 26 second output terminal 27 coil 28 first capacitor 29 second Capacitor 30 first resistor 31 pin diode 32 second resistor 33 gain control voltage supply terminal 34 power supply voltage supply terminal 35 amplifier circuit 36 gain control circuit 37, 38, 39 bias resistor 40 power supply voltage supply terminal

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 増幅回路と、利得制御回路とよりなる利
得制御増幅回路において、 前記増幅回路は、ゲート端子が接地され、ソース端子よ
り入力した信号を増幅して、ドレイン端子より出力する
第１の電界効果トランジスタと、該第１の電界効果トラ
ンジスタのドレイン端子に接続される第１の出力端子
と、ソース端子が接地され、ゲート端子より入力した信
号を増幅して、ドレイン端子より出力する第２の電界効
果トランジスタと、該第２の電界効果トランジスタのゲ
ート端子に接続される第１の入力端子とを備え、 前記利得制御回路は、第２の入力端子と第２の出力端子
とピンダイオードとを備え、前記第２の入力端子と前記
第２の出力端子との間に接続される信号の伝送経路とア
ースとの間に、前記ピンダイオードを接続し、前記第１
の出力端子と前記第２の入力端子とを接続し、前記第２
の出力端子と前記第１の入力端子とを接続し、前記ピン
ダイオードの有する順方向可変抵抗によって、前記第２
の入力端子より入力した信号のレベルを制御することを
特徴とする利得制御増幅回路。1. A gain control amplifier circuit comprising an amplifier circuit and a gain control circuit, wherein the amplifier circuit has a gate terminal grounded, amplifies a signal input from a source terminal, and outputs a signal from a drain terminal. , A first output terminal connected to the drain terminal of the first field-effect transistor, and a source terminal grounded to amplify a signal input from the gate terminal and output the signal from the drain terminal. Two field effect transistors, and a first input terminal connected to the gate terminal of the second field effect transistor, wherein the gain control circuit has a second input terminal, a second output terminal, and a pin diode. And the second input terminal and the second input terminal.
A signal transmission path connected between the second output terminal and the
The pin diode is connected to the first
Is connected to the output terminal of the second input terminal and the second input terminal.
Is connected to the first input terminal, and the second input terminal is connected to the second input terminal by a forward variable resistor of the pin diode.
Gain control amplifier circuit characterized that you control the level of the input signal from the input terminal of the. 【請求項２】 請求項１に記載の利得制御回路におい
て、前記第２の入力端子と前記第２の出力端子との間に
は、コイルと第１のコンデンサと第２のコンデンサとが
直列に接続され、前記第１のコンデンサと前記第２のコ
ンデンサとの接続点とアースとの間には、カソード側を
アースへの接続端とする前記ピンダイオードが介挿さ
れ、該ピンダイオードのアノード側には、利得制御電圧
が印加されていることを特徴とする利得制御増幅回路。Wherein the gain control circuit smell of claim 1
Between the second input terminal and the second output terminal
Means that the coil, the first capacitor, and the second capacitor
The first capacitor and the second capacitor are connected in series.
Connect the cathode side between the connection point with the capacitor and ground.
The pin diode to be connected to the ground is inserted
The gain control voltage is connected to the anode side of the pin diode.
A gain control amplifier circuit characterized in that is applied . 【請求項３】 請求項１又は請求項２に記載の利得制御
増幅回路において、前記第１及び第２の電界効果トラン
ジスタは、シングルゲートであることを特徴とする利得
制御増幅回路。3. The gain control amplifier circuit according to claim 1 , wherein said first and second field effect transformers are provided.
Register, the gain control amplifier circuit according to claim single gate der Rukoto. 【請求項４】 請求項１、請求項２又は請求項３に記載
の利得制御増幅回路において、前記増幅回路は、集積回
路内に構成されていることを特徴とする利得制御増幅回
路。4. The gain control amplifier circuit according to claim 1, wherein said amplifier circuit is an integrated circuit.
Gain control amplifier circuit according to claim that you have configured in the road.