JP3278852B2 - 通信制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信制御方法及び通信
制御装置に関する。

【０００２】

【従来の技術】計算機が、他の計算機、あるいは端末装
置と通信する場合、計算機は通信制御装置を介してネッ
トワーク伝送路と接続される。この場合、計算機と通信
制御装置との間で行われるデータ送受信としては、例え
ば、計算機から通信制御装置へのサービス要求（例え
ば、データ送信要求）、上記サービス要求に対する通信
制御装置から計算機への終了報告、通信制御装置から計
算機へのイベント報告（例えば、データ受信報告）、上
記イベント報告に対する計算機から通信制御装置への受
信通知がある。

【０００３】計算機がデータを送信する場合、計算機は
主メモリ上に予め割り当てられている送信バッファ領域
に送信データを書き込み、通信制御装置に送信要求を出
す。このデータ送信要求を受けた通信制御装置は主メモ
リから送信データを読み出し、ヘッダ作成等のプロトコ
ル処理を施した後、伝送路に送出する。一方、伝送路か
らデータを受信すると、通信制御装置は、上記主メモリ
上に予め割り当てられている受信バッファ上に受信デー
タを書き込み、計算機に対してデータが受信されたこと
を示すイベント報告を出す。

【０００４】上記主メモリからの送信デ−タの読み出し
と、主メモリへの受信デ−タの書き込みは、ダイレクト
・メモリ・アクセス・コントロ−ラ（ＤＭＡＣ）によ
り、行なわれる。

【０００５】また、上記データ送信要求やイベント報告
は、例えば、送受信データの書き込みアドレス、データ
の長さ、およびコマンドコードを含む制御データブロッ
ク（以下、制御ブロックと言う）を主メモリ上の情報交
換エリアに書き込み、この制御ブロックのアドレスを相
手側（計算機または通信制御装置）に教える形式で行わ
れる。

【０００６】尚、この主の計算機間のデ−タ通信方式
は、例えば特開昭６３−２６６９４８号公報に記載され
ている。

【０００７】

【発明が解決しようとする課題】然るに、従来のデータ
送受信方式によれば、主メモリ上に設けられる上述した
送受信データのバッファエリアの管理、および制御ブロ
ックの書き込みエリアの管理は、計算機側において行わ
れている。例えば、通信制御装置が受信データを主メモ
リ上の受信バッファに書き込む場合、計算機が空き状態
にある受信バッファと制御ブロック書き込みエリアと
を、その都度通信制御装置に通知し、この通知を受けて
から通信制御装置が受信データの書き込み動作を開始す
るようにしている。

【０００８】すなわち、従来は、通信制御装置が一方的
にイベント報告を行うことはできず、また上述した受信
バッファエリアや制御ブロックエリアの通知のための交
信オーバーヘッドが生ずるため、データの送受信処理を
高速に行うことができなかった。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明のデータ送受信方式は、主メモリ上に送信バ
ッファエリアと受信バッファエリアを割り当て、主計算
機が送信データを上記送信バッファエリアに書き込み、
通信制御装置が上記送信バッファエリアから読み出した
送信データをパケット化して通信路に送出し、上記通信
路から受信したパケットに含まれるデータを上記通信制
御装置が上記受信バッファエリアに書きこみ、これを上
記計算機が処理するようにした通信システムにおいて、
上記主メモリ上の送信バッファの空き領域管理は上記主
計算機が行い、上記主メモリ上の受信バッファの空き領
域管理は上記通信制御装置が行うようにしたことを特徴
とする。

【００１０】上記主メモリの受信バッファエリアとして
は、例えば、複数コネクション分の受信バッファを形成
できるメモリ容量が割り当てられ、これが予め通信制御
装置に通知される。

【００１１】通信制御装置は、例えば、上記受信バッフ
ァエリアへのデータ書き込み制御のためのパラメータを
コネクション対応に記憶するための管理テーブル手段を
備える。通信路からパケットが受信されたとき、通信制
御装置は、受信パケットに含まれるコネクション識別子
に基づいて上記管理テーブルを参照し、上記受信パケッ
トから抽出された受信データを上記コネクション識別子
と対応する受信バッファエリア内の既受信データ記憶領
域に続く位置に書き込むことにより、複数パケットに分
割して送られてきた受信データを、上記主メモリ上でリ
アセンブルするよう動作する。

【００１２】また、上記通信制御装置は、複数パケット
に分割して送信されたデータ、或は単一パケットとして
送信されたデータについてのリアセンブル終了の都度、
通信制御装置から主計算機にデータ受信を通知する。

【００１３】上記データ受信の通知は、例えば、データ
受信を示すコードと、受信データの長さと、その書き込
みアドレスを含む制御情報ブロックを主メモリ上に書き
込むことにより行なう。この場合、通信制御装置が、各
制御情報ブロックの主メモリ上での書き込みアドレスを
主計算機に伝え、主計算機が、該アドレスに基づいて制
御情報ブロックを読み出し、更に上記制御情報ブロック
に含まれる書き込みアドレスに基づいて受信データをア
クセスするようにしてもよい。

【００１４】上記通信制御装置は、上述した主メモリと
の間の送受信データの読み出し、書き込み動作の他に、
送信データ用ヘッダの作成、あるいは受信データに付さ
れたヘッダ解析の動作（プロトコル処理）を行う。これ
らの動作は、１つのプロセッサにより行なわせてもよい
が、処理を高速化するために複数のプロセッサを用いる
こともできる。

【００１５】例えば、通信制御装置を第１，第２のプロ
セッサで構成し、第１のプロセッサで主メモリとの間の
データ送受信を行い、第２のプロセッサでプロトコル処
理を行なうことにより、処理を高速化することができ
る。

【００１６】

【作用】本発明によれば、主メモリ上の送信バッファエ
リアは主計算機で管理し、受信バッファエリアは通信制
御装置で管理するようにしているため、伝送路からデー
タが受信されたとき、このデータを書き込むための受信
バッファを通信制御装置で独自に決めることができる。
また、計算機と通信制御装置との間の無駄な交信がなく
なり、特に受信処理を高速化することができる。

【００１７】

【実施例】（実施例１）本発明の第１の実施例を、図１
から図２２を参照して説明する。

【００１８】図２は、本発明を適用するデータ通信シス
テムの１構成例を示す。このシステムは、複数の計算機
１（１Ａ〜１Ｃ）から構成され、各計算機は通信制御装
置４（４Ａ〜４Ｃ）を介してネットワーク伝送路５に接
続されている。

【００１９】図１は、計算機１と通信制御装置４の詳細
を示すブロック図である。

【００２０】計算機１は、主プロセッサ１０と主メモリ
１１とからなり、計算機システムバス２を介して通信制
御装置４に接続されている。

【００２１】通信制御装置４は、ローカルプロセッサ２
５と、ローカルメモリ２４と、ネットワーク伝送路５に
接続される通信制御回路２６と、ダイレクト・メモリ・
アクセス・コントローラ（ＤＭＡＣ）２０と、これらを
結合するローカルバス２３とからなり、上記システムバ
ス２とローカルバス２３との間にバスインタフェース２
１と、計算機１から通信制御装置４への制御情報の伝達
に用いられる第１のＦＩＦＯ２２Ｔと、これとは逆方向
の制御情報伝達に用いられる第２のＦＩＦＯ２２Ｒとを
備えている。ＤＭＡＣ２０により、ローカルメモリ２４
と情報交換エリア１２間のデータ転送を行う際、ＤＭＡ
Ｃ２０から計算機側のバスアービタ３や主メモリ１１に
発行する制御信号やアドレス信号は、データの通る経路
と同じように、ローカルバス２３，バスインタフェース
２１，計算機システムバス２を経て伝えられる。

【００２２】また、通信制御回路２６は、ネットワーク
伝送路５との間で信号の送受信を行うＭＯＤＥＭ２９
と、上記ローカルバス２３とＭＯＤＥＭ２９との間に接
続されたＤＭＡＣとからなる。

【００２３】尚、複数のプロセッサ、或はＤＭＡＣによ
るバス使用の競合を避けるために、上記システムバス２
とローカルバス２３にそれぞれバスアービタ３と５が設
けてある。

【００２４】図３は、図１の計算機間通信に適用される
階層化通信プロトコルの１構成例を示す。通信プロトコ
ルは、下位から、フィジカル層Ｌ１，ＭＡＣ層Ｌ２，Ｌ
ＬＣ層Ｌ２′、ネットワーク層Ｌ３、トランスポート層
Ｌ４、セション層Ｌ５、プレゼンテーション層Ｌ６、ア
プリケーション層Ｌ７からなり、通信制御装置４はトラ
ンスポート層Ｌ４以下の通信プロトコル処理を行う。以
下の実施例ではトランスポート層Ｌ４にクラス４（ＴＰ
４）、ネットワーク層Ｌ３にコネクション型プロトコル
（ＣＬＮＰ）、ＬＬＣ層Ｌ２′にＬＬＣのタイプ１が適
用されるものとする。

【００２５】図４は、ローカルプロセッサ２５で実行す
るソフトウェアの基本構成を示す図である。ローカルプ
ロセッサ２５が実行するソフトウェアは、計算機１との
間のインタフェース処理を行うインタフェース処理部１
００と、通信フレームのヘッダを処理する通信プロトコ
ル処理部２００と、通信制御回路２６との間のインタフ
ェース処理を行う通信制御回路ドライバ部３００とから
構成される。通信プロトコル処理部２００は、図３に示
した階層化通信プロトコルのレイヤＬ４〜Ｌ２に対応し
て、ＴＰ４処理部２１０，ＣＬＮＰ処理部２２０，ＬＬ
Ｃ処理２３０，ＭＡＣ処理部２４０からなっている。

【００２６】図５は、計算機１が扱う送信データＤＡＴ
Ａと、伝送路５に送信されるパケット３０との関係を示
す。送信データＤＡＴＡは、複数のデータブロックＢ１
〜Ｂｎに分割（セグメンテーション）され、複数のパケ
ット３０−１〜３０−ｎとして伝送路上に送出される。
各パケット３０は、ヘッダ部３１と、上記データブロッ
クを含むデータ部３２と、パケット先頭に位置する同期
ビット３３と、パケットの最後に位置するフレーム・チ
ェック・シーケンス（ＦＣＳ）部３４とからなる。

【００２７】本明細書では、１つのメッセージあるいは
送信データが、上述したように複数のブロックに分割し
て送信されるとき、先頭のデータブロックＢ１を含むパ
ケット３０−１を先頭パケット（ＦＩＲＳＴ）、最後の
データブロックＢｎを含むパケットＢｎを含むパケット
３０−ｎを最終パケット（ＬＡＳＴ）、中間のデータブ
ロックＢ２〜Ｂｎ−１を含むパケットを次パケット（Ｎ
ＥＸＴ）と呼ぶことにする。尚、送信データが上記固定
長以下の場合、１つの送信データ全体が１つのパケット
として送信される。このパケットを単一パケット（ＳＩ
ＮＧＬＥ）と称することにする。

【００２８】図６は、パケットフォーマットの詳細を示
す。ヘッダ部３１は、ＭＡＣヘッダ３５と、ＬＬＣヘッ
ダ３６と、ＣＬＮＰヘッダ３７と、ＴＰ４ヘッダ３８と
から構成されている。上記、ＭＡＣヘッダ部３５は、送
信先アドレス（ＤＡ）３５Ａと、送信元アドレス（Ｓ
Ａ）３５Ｂと、データ長３５Ｃを含んでいる。また、Ｔ
Ｐ４ヘッダ部３８は、ヘッダ長３８Ａと、ＤＴコード３
８Ｂと、相手レファレンス３８Ｃと、シーケンス番号３
８Ｄと、ＥＯＴビット３８Ｅとを含んでいる。

【００２９】上記ＥＯＴビット３８Ｅには、単一パケッ
トと最終パケットの場合は“１”、それ以外（次パケッ
ト）の場合は“０”が設定される。

【００３０】図７は、計算機１と通信制御装置４との間
で行うデータの送受信動作の概略を説明するための図で
ある。

【００３１】主メモリ上の情報交換エリア１２は、計算
機１から通信相手装置に送出すべき送信データを記憶す
るための領域４１Ｔと、相手装置からの受信データを記
憶するための領域４１Ｒと、計算機１から通信制御装置
４にサービス要求内容を知らせるための制御ブロックを
記憶するための領域４０Ｔと、通信制御装置４から計算
機１にイベント報告内容を知らせるための制御ブロック
を記憶するための領域４１Ｒとからなっている。

【００３２】上記送信データ領域４１Ｔと受信データ領
域４１Ｒは、それぞれコネクション対応の複数のバッフ
ァエリア（送信バッファエリア４１Ｔ１〜４１Ｔｍ，受
信バッファエリア４１Ｒ１〜４１Ｒｎ）を有し、上記制
御ブロック領域４０Ｔと４０Ｒは、それぞれ複数個の制
御ブロックを記憶できるメモリ容量をもつ。

【００３３】尚、本明細書では、後述するローカルメモ
リ２４に記憶される通信制御装置用の制御ブロック（例
えば５０Ｔ，５０Ｒ）との区別のために、上記主メモリ
上の情報交換エリアに記憶される制御ブロックを「主制
御ブロック」、ローカルメモリ上に記憶される制御ブロ
ックを「ローカル制御ブロック」と呼ぶことにする。計
算機から或る装置宛にデータを送信する場合、計算機１
は、空き状態の送信バッファエリア４１Ｔｉに送信デー
タを書き込み、上記送信バッファエリアの先頭位置を示
すアドレスをポインタアドレスとして含む主制御ブロッ
ク４０Ｔｉを生成し、これをメモリ領域４０Ｔに書き込
み、上記主制御ブロック４０Ｔｉの先頭を示すアドレス
Ａｉを第１のＦＩＦＯ２２Ｔにセットする。上記主制御
ブロック４０Ｔｉには、第８図に示す如く、上記送信デ
ータのポインタアドレス４０６の他に、コマンドコード
４００、コネクションＩＤ４０２、宛先アドレス４０
４、および上記送信データの長さ４０８が含まれる。

【００３４】通信制御装置４は、上記第１ＦＩＦＯ２２
Ｔに設定されているアドレスを順次に取り出し、このア
ドレスに基づいて主メモリ１１をアクセスし、主制御ブ
ロック４０Ｔｉの内容を読み出す。コマンドコード４０
０がデータ送信要求を示している場合、ポインタアドレ
ス４０６には、送信すべきデータを含むバッファエリア
の先頭アドレスが書き込まれている。

【００３５】通信制御装置４は、上記ポインタアドレス
４０６とデータ長４０８をＤＭＡＣに与えて、送信デー
タをローカルメモリ上の送信バッファエリア２４７Ｔｊ
にＤＭＡ転送させる。主メモリをアクセスするこれらの
動作は、図４に示したインタフェース処理部１００によ
って行われる。ローカルメモリ上の送信バッファエリア
に送信データが読み込まれると、インタフェース処理部
１００が、この送信データを複数のデータブロックに分
割し、通信プロトコル処理部２００が主制御ブロックの
内容に応じて各データブロックにヘッダ３１を付ける。
主制御ブロックの宛先アドレス４０４には宛先装置のＮ
ＳＡＰアドレスが指定してあり、ＮＳＡＰアドレス自体
はＣＬＮＰヘッダ３７の１部に設定され、ＮＳＡＰの１
部であるＭＡＣアドレスがＭＡＣヘッダ３５に設定され
る。また、主制御ブロックのコネクションＩＤ４０２
は、コネクション確立時に相手装置から通知されている
相手側のコネクションＩＤ（相手レファレンス）３８Ｃ
に変換した形でヘッダ部に設定される。ヘッダ処理を終
えると、通信制御回路ドライバ部３００が各パケットを
通信制御回路２６に引き渡す。

【００３６】通信制御装置４は、上記ＤＭＡ転送が終了
した時、送信バッファ４１Ｔｉの解放を計算機１に知ら
せるために、上記送信バッファ４１Ｔｉと対応する主制
御ブロック４０Ｔｉの先頭アドレスＡｉを第２のＦＩＦ
Ｏ２２Ｒに設定する。上記ＦＩＦＯ２２Ｒは、通信制御
装置４から計算機１へのイベント報告、主としてデータ
の受信を知らせる主制御ブロックのアドレスを設定する
ためのものであり、計算機１は、このＦＩＦＯから順次
にアドレスを取り出し、これに基づいて主制御ブロック
をアクセスする。ＦＩＦＯ２２ＴからアドレスＡｉが取
り出され、主制御ブロック４０Ｔｉがアクセスされる
と、計算機は上記主制御ブロックの内容から、送信デー
タバッファ４１Ｔｉが解放されたことを判断できる。こ
れら、データ送信のためのバッファエリア４１Ｔｉ〜４
１Ｔｍと主制御ブロック４０Ｔｉ〜４０Ｔｍの空塞状態
は、図示しない主メモリ上に設けた管理テーブルを使用
して計算機１が管理する。

【００３７】次に、通信制御装置４から計算機１へのイ
ベント報告動作について説明する。本発明では、イベン
ト報告用の主制御ブロックと受信データの格納に用いる
主メモリ上のエリアの管理を通信制御装置側で行なうこ
とを１つの特徴としている。イベント報告用の複数の主
制御ブロックを書きこむための領域４０Ｒと、受信デー
タ領域４１Ｒが、予め計算機１によって主メモリ上に割
り当てられ、通信制御装置４に通知されている。通信制
御装置４は、これらの領域４０Ｒ，４１Ｒの空塞状態を
図９に示すローカルメモリ２４上に設けた制御ブロック
管理テーブル２４５と受信処理管理テーブル２４６によ
り管理しながら、伝送路５からの受信データ、および通
信制御装置で生成した主制御ブロックの主メモリへの書
き込み動作を行う。上記受信データ領域４１Ｒは、複数
の受信バッファエリア４１Ｒ１〜４１Ｒｍからなり、こ
れらの受信バッファはコネクション対応に１つずつ割り
当てられて、これを利用してコネクション毎の受信パケ
ットを元のデータ（メッセージ）に組立てるアセンブリ
ング処理が行われる。

【００３８】伝送路５からの受信パケットが通信制御回
路２６を介してローカルメモリ２４に入力されると、ロ
ーカルプロセッサ２５は、受信パケットの相手レファレ
ンス３８Ｃにより、コネクションを識別できる。また、
ローカルプロセッサは、コネクション対応にリアセンブ
ル動作の状態を記憶しており、この状態識別子（本明細
書では、以下、単にステータスと言う）と受信パケット
に含まれるＥＯＴビット３８Ｅとから、受信パケットの
種類（ＳＩＮＧＬＥ，ＦＩＲＳＴ，ＮＥＸＴ，ＬＡＳ
Ｔ）を判断できる。例えば、上記ステータスは、メッセ
ージ或は元のデータへのリアセンブル動作の途中状態に
あるときは“１”、それ以外は“０”となっている。こ
の場合、ステータスが“０”で受信パケットのＥＯＴビ
ットが“０”ならばＦＩＲＳＴ，ＥＯＴビットが“１”
ならばＳＩＮＧＬＥ、ステータスが“１”でＥＯＴビッ
トが“０”ならばＮＥＸＴ，ＥＯＴビットが“１”なら
ばＬＡＳＴとなる。

【００３９】パケットが受信され、ヘッダ処理が終わる
と、インタフェース部１００により、受信パケットのデ
ータ部３２が、受信パケットのコネクションと対応する
受信バッファ４０Ｒｉに書き込まれる。上記受信パケッ
トの種類がＦＩＲＳＴ、あるいはＮＥＸＴの場合は、計
算機への通知は行われず、ＳＩＮＧＬＥ、またはＬＡＳ
Ｔのパケットが受信された時、受信バッファのデータ書
き込みに続いて、データの受信通知のための主制御ブロ
ックがメモリ領域４０Ｒの空きエリアに書き込まれ、こ
の主制御ブロックの先頭アドレスＢｉが第２のＦＩＦＯ
２２Ｒに設定される。

【００４０】計算機は、第２のＦＩＦＯ２２Ｒから取り
出したアドレスに基づいて、主制御ブロックと受信デー
タ（メッセージ）の読み取りを行う。計算機による受信
データの読み取りが行われる前に、同一のコネクション
にその後の別のメッセージを構成するパケットが受信さ
れる場合がある。この場合、もし、受信バッファに空き
領域があれば、データブロックの書き込みが行われ、空
き領域がなければ、このデータブロックは、ローカルメ
モリ側の受信バッファに一時的に蓄積される。上述した
受信バッファの管理のために、本発明では、例えば、図
９に示す受信処理管理テーブル２４６を用いる。

【００４１】受信処理管理テーブル２４６は、図９に示
すが如く、コネクションＩＤ対応に複数個のパラメータ
を記憶している。これらのパラメータのうち、Ｓ／Ｅ
は、１つのコネクションに割り当てられた受信バッファ
４１Ｒｉの先頭アドレスと最終アドレスを示し、ＰＲは
上記受信バッファ４１Ｒｉにおける受信データ（メッセ
ージ）既書込み領域の先頭アドレスを示す読出しポイン
タ、ＰＷは上記受信データ領域に引き続いて存在する空
き領域の先頭アドレスを示す書き込みポインタを示す。
「ステータス」は、上記受信バッファ４１Ｒｉが、１つ
のメッセージについてリアセンブル動作の途中状態にあ
るか、それともリアセンブル完了、あるいは開始前の状
態にあるかを示す。また、ＢＰは、リアセンブル動作が
終了したメッセージの先頭アドレスを示すブロックポイ
ンタ、ＬＥＮは上記メッセージの長さを示している。こ
れらのパラメータのうち、ＢＰとＬＥＮとが主制御ブロ
ック中のアドレスポインタ及びデータ長となる。

【００４２】受信バッファ領域４１Ｒｉへの受信データ
ブロックの書き込み動作と、上記受信処理テーブル２４
６におけるパラメータの値との関係を図１０を参照して
説明すると次のようになる。

【００４３】今、１つのコネクションについて最初のデ
ータブロックが受信されたと仮定すると、このとき、パ
ラメータＰＲ，ＰＷは初期値、すなわちバッファ領域４
１Ｒｉの先頭アドレスＢｉを指している。

【００４４】受信データブロックがＦＩＲＳＴパケット
であったとすると、メッセージ長を示すパラメータＬＥ
Ｎの値に零、また、メッセージの先頭を示すためのパラ
メータＢＰにＰＷの値が設定され、該受信データブロッ
ク（Ｐ１）が、パラメータＰＷが示すアドレスから始ま
る長さＬ₀のメモリ領域にストアされる。１つのデータ
ブロックの書き込みを終了すると、ＰＷとＬＥＮの値
が、それぞれデータブロック長Ｌ₀に応じた値ずつ増加
される。

【００４５】ＮＥＸＴパケットＰ₂〜Ｐ₄、およびＬＡＳ
ＴパケットＰ₅の受信時にも、上記と同様、パラメータ
ＰＷに従ってバッファメモリへのデータ書き込みが行わ
れ、それぞれの書き込み終了時にパラメータＰＷとＬＥ
Ｎの値が更新される。但し、ＬＡＳＴパケットの場合、
データ書き込みの終了時に、パラメータＢＰとＬＥＮの
値を含む主制御ブロックが生成され、これが主メモリ上
の受信用主制御ブロック領域に書き込まれる。

【００４６】ＬＡＳＴパケットの受信処理の終了、すな
わち１つのメッセージＭ１についてのリアセンブル動作
が終了した後、次のＦＩＲＳＴパケットＰ₆が受信され
ると、ＢＰとＬＥＮの値がそれぞれＰＷと零に初期化さ
れるため、上述したと同様のリアセンブル動作を実行で
きる。

【００４７】パラメータＰＲの値は、計算機がメッセー
ジデータの読み取りを完了した後に、次のメッセージＭ
２の読み取り開始点を示すアドレスの値に更新される。
１つのバッファ領域４１Ｒｉの最後のアドレス位置Ｂｌ
−１までデータの書き込みが行われると、これに続くデ
ータは、バッファ領域４１Ｒｉの先頭から始まる空き領
域に書き込まれる。通信制御装置は、各バッファメモリ
領域毎に、書き込みポインタＰＷの値と読み出しポイン
タＰＲの値の関係をチェックしており、もし、ＰＷがＰ
Ｒを追い越す場合は、空き領域が無くなったものと判断
し、当該チャネルの受信データの主メモリへの書き込み
を中止し、空き領域ができるまで、ローカルメモリ上の
バッファエリアに受信データを一時的に蓄える。

【００４８】図１１は、ローカルメモリ２４の構成を示
している。図において、２４１Ｐはインタフェース処理
プログラムエリア、２４２Ｐは通信プロトコル処理プロ
グラムエリア、２４３Ｐは通信制御回路ドライバプログ
ラムエリアである。これらのプログラムは、図４のイン
タフェース処理部１００，通信プロトコル処理部２０
０，通信制御回路ドライバ部３００に相当する。２４４
は通信プロトコル処理時に使用する通信プロトコル処理
用エリア、２４５は主メモリ上のイベント報告用主制御
ブロックエリア４０Ｒｎを管理するための主制御ブロッ
ク管理テーブルエリア、２４６は主メモリ上の受信バッ
ファエリア４１Ｒｎを管理するための受信処理テーブル
エリアである。また、２４７Ｔは、送信データ記憶容量
をもつローカル送信バッファエリア、２４７Ｒは受信デ
ータ記憶容量をもつローカル受信バッファエリアであ
り、それぞれ複数の送信、あるいは受信データ（メッセ
ージ）を記憶できるメモリ容量をもつ。２４８Ｔと２４
８Ｒは、それぞれローカル送信バッファ、ローカル受信
バッファ（２４７Ｔ，２４７Ｒ）を管理するための管理
テーブルである。また、２４９は、通信制御装置４にお
いて、通信プロトコル処理を実行するために使用するロ
ーカル制御ブロック５０を格納するためのエリア、２５
０はローカル制御ブロックエリア２４９を管理するロー
カル制御ブロック管理テーブルエリアである。

【００４９】上記、ローカル制御ブロックの構成を図１
１に示す。ローカル制御ブロック５０は、データ（メッ
セージ）送信要求、データ（メッセージ）受信報告、解
放要求などを示すコマンドコード５００と、ＴＰ４コネ
クションを識別するコネクションＩＤ５０２と、送信先
を示すＭＡＣアドレスＤＡ（ＭＡＣ）５０４と、ローカ
ルメモリにおける送信あるいは受信バッファ（２４７
Ｔ，２４７Ｒ）の先頭を示すアドレス５０６と、送信あ
るいは受信データの長さ５０８と、データビット５０９
とを含んでいる。

【００５０】図１３は、通信プロトコル処理用エリア２
４４の構成を示す。

【００５１】通信プロトコル処理用依頼プール４４０と
通信プロトコル処理用終了プールは、図４におけるイン
タフェース処理部１００と通信プロトコル処理部２００
との間で取りかわされるローカル制御ブロックのアドレ
スを格納しておくためのエリアである。また、通信制御
回路ドライバ用送信プール４４４Ｔと通信制御回路ドラ
イバ用受信プール４４４Ｒは、図４における通信プロト
コル処理部２００と通信制御回路ドライバ部３００との
間で取りかわされるローカル制御ブロックのアドレスを
格納しておくためのエリアである。

【００５２】図中、４４０はインタフェース処理部１０
０による処理が完了し、次に通信プロトコル処理部が処
理すべき送信バッファと対をなすローカル制御ブロック
のアドレスを格納しておくためのエリア（通信プロトコ
ル処理用依頼プール）、４４４Ｔは通信プロトコル処理
部による処理が完了し、次に通信制御回路ドライバ部で
処理すべき送信バッファと対をなすローカル制御ブロッ
クのアドレスを格納しておくためのエリア（通信制御回
路ドライバ送信プール）、４４４Ｒは通信制御回路ドラ
イバ部により通信制御回路２６から読み出され、次に通
信プロトコル処理部で処理すべき受信バッファと対をな
すローカル制御ブロックのアドレスを格納しておくため
のエリア（通信制御回路ドライバ受信プール）、４４２
は通信プロトコル処理部による処理が終了し、次にイン
タフェース処理部で主メモリに転送されるべき受信バッ
ファと対をなすローカル制御ブロックのアドレスを格納
しておくためのエリア（通信プロトコル処理終了プー
ル）である。また、４４６はＴＰ４コネクションを管理
するためのテーブルエリアであり、コネクション毎に相
手レファレンス・シーケンス番号、及びＥＯＴビットを
記憶している。

【００５３】図１４は、ローカルプロセッサが実行す
る、通信制御のためのプログラムフローチャートを示
す。

【００５４】通信制御では、テータ送信（サービス要
求）を行うためのルーチン（送信ｓｕｂ）６０Ｔと、デ
ータ受信（イベント報告）を行うためのルーチン（受信
ｓｕｂ）７０Ｔとが交互に実行される。

【００５５】図１５は、送信ｓｕｂ６０Ｔの内容を示
す、フローチャートである。送信ｓｕｂ６０Ｔは、計算
機１とのインタフェース処理を行うルーチン６２Ｔと、
通信プロトコル処理ルーチン６４Ｔと、通信制御回路ド
ライバ処理ルーチン６６Ｔとからなる。

【００５６】上記、インタフェース処理ルーチン６２Ｔ
では図１６に示すように、まず、送信方向ＦＩＦＯから
主制御ブロック４０のアドレスを読み出す（６２０）。
次に、上記主制御ブロックのコマンドコード４００がデ
ータ送信要求を示しているが、送信データ（ＢＮ）がネ
ットワーク伝送路で送信可能な最大データ長（４ＫＢ）
より小さい場合、ローカルな制御ブロック５０を生成
（６２１）する。さらに、コマンドコード５００に送信
データの分割終了を示すコード（データビット＝１）５
０９を設定（６２２）する。

【００５７】次に、ＤＭＡＣ２０に対し、主メモリから
ローカルメモリへの送信バッファの読み出しを指令（６
２３）する。主メモリ上の送信バッファエリアのアドレ
スは、主制御ブロックのポインタアドレスにより指定さ
れる。

【００５８】ＤＭＡＣ２０による送信バッファの読み出
し動作が完了すると、ローカルメモリにおける上記送信
バッファエリアのポインタアドレスを、ローカル制御ブ
ロック５０のフィールド５０６に設置し、ローカル制御
ブロックのアドレスを通信プロトコル処理用ローカル制
御ブロック依頼プール４４０へ登録する（６２４）。次
に、計算機１へ上記サービス要求に対する終了報告を行
うために、主制御ブロック４０Ｔのコマンドコード４０
０を解放要求を示すコードに書き換え（６２５）、上記
主制御ブロックのアドレスを受信方向ＦＩＦＯ２２Ｒに
登録する（６２６）。

【００５９】主制御ブロック４０のコマンドコード４０
０がデータ送信要求を示しているが、送信データが４Ｋ
Ｂより大きい場合、送信データを４ＫＢごとに分割し
て、通信プロトコル処理部へ送信処理を引き渡す。ま
ず、ローカルな制御ブロック５０を生成し（６２７）、
ローカルな制御ブロックのコマンドコードに送信データ
が分割中（データビット＝０）であることを示すコード
を設定し（６２８）、ＤＭＡＣに主メモリからローカル
メモリへの送信データ４ＫＢ分の読みだしを指令する
（６２９）。

【００６０】ＤＭＡＣにより、４ＫＢに分割した送信デ
ータの読み出し動作が完了すると、ローカルメモリに読
み出した上記４ＫＢに分割した送信バッファの先頭アド
レスをローカル制御ブロック５０に設定し、ローカル制
御ブロックのアドレスを通信プロトコル処理用依頼プー
ルへ登録する（６３０）。主制御ブロックのデータ長４
０８から４ＫＢだけディクリメントし、ポインタアドレ
ス４０６から４ＫＢだけインクリメントすることによ
り、残りの送信データの長さと、次に送信する送信デー
タの先頭部分を示すアドレスを、主制御ブロックに再設
定する（６３１）。再度、主制御ブロックのデータ長４
０８が、４ＫＢより大きいか、小さいかを判定し、大き
ければ分割処理を繰り返し、小さければ送信データを分
割しない場合の処理を行う。

【００６１】主制御ブロック４０Ｔｎのコマンドコード
４００がデータ送信要求でない場合、すなわち、受信バ
ッファの処理完了通知の場合、受信用主制御ブロックの
解放処理を行う（６３２）。

【００６２】図１７は、上記インタフェース処理ルーチ
ン６２Ｔに引き続いて実行される通信プロトコル処理ル
ーチン６４Ｔの詳細を示す。このルーチンでは、まず、
通信プロトコル処理依頼プール４４０からローカル制御
ブロック５０のアドレスを読み出し（６４２）、上記ロ
ーカル制御ブロック５０に含まれるコネクションＩＤ５
０２、ＤＡフィールド５０４、及びローカルメモリ上の
ＴＰ４コネクション管理テーブル４４６を参照しなが
ら、ＴＰ４ヘッダ，ＣＬＮＰヘッダ，ＬＬＣヘッダ，及
びＭＡＣヘッダをデータの先頭に順次、付加していく
（６４４Ｔ〜６５０Ｔ）。ＴＰ４ヘッダの分割、組立に
使用する制御コード（ＥＯＴビット）は、ローカルな制
御ブロックのコマンドコードがデータ分割中を示すコー
ドであればＥＯＴビット＝０とし、データ分割終了を示
すコードであればＥＯＴビット＝１とする。尚、上記ヘ
ッダの作成の都度、ローカル制御ブロックのバッファ先
頭アドレス５０６とデータ長５０８の値が新たに加えら
れたヘッダ長の値に応じて更新される。

【００６３】ＭＡＣヘッダ３５の作成が終了すると（６
５０Ｔ）、ローカル制御ブロック５０のアドレスが通信
制御回路ドライバ用送信プール４４４Ｔに登録され（６
５５）、通信制御回路ドライバ処理ルーチン６６Ｔが実
行される。

【００６４】通信制御回路ドライバ処理ルーチン６６Ｔ
では図１８に示すように、通信制御回路ドライバ用送信
プール４４４Ｒからローカル制御ブロック５０のアドレ
スを読み出し（６６２）、通信制御回路２６に対して、
バッファ先頭アドレス５０６とデータ長５０８を指定し
て、データ送信要求を発行する（６６４）。

【００６５】次に、ローカルプロセッサが実行するデー
タ受信（イベント報告）動作について説明する。

【００６６】図１９は、図１４に示した受信ｓｕｂ７０
Ｒの内容を示すフローチャートである。

【００６７】受信ｓｕｂ７０Ｒは、通信制御回路２６を
制御する通信制御回路ドライバ処理ルーチン７２Ｒと、
通信プロトコル処理ルーチン７４Ｒと、計算機１とのイ
ンタフェース処理ルーチン７６Ｒとからなる。

【００６８】ネットワーク伝送路５からパケットを受信
すると、通信制御回路２６からローカルメモリ上の空い
ている受信バッファエリア２４７Ｒｎを獲得し、上記ロ
ーカル受信バッファに同期ビット３３とＦＣＳ３４を取
り除いた受信パケットを設定し、通信制御回路ドライバ
３００に対し、パケットを受信したことを通知する。通
信制御回路ドライバ３００では、図２０に示すようにロ
ーカル制御ブロック５０にデータ受信を示すコマンドコ
ード５００と、ローカル受信バッファの先頭アドレス５
０６と、受信データ長（ヘッダ長を含む）５０８とを設
定し（７２２）、通信制御回路ドライバ用受信プール４
４４Ｒにローカル制御ブロック５０のアドレスを登録し
（７２４）、通信プロトコル処理７４Ｒが実行される。

【００６９】図２１は、上記通信制御回路ドライバ処理
ルーチン７２Ｒに引き続いて実行される通信プロトコル
処理ルーチン７４Ｒの詳細を示す。このルーチンでは、
まず、ＭＡＣ処理部２４０で通信制御回路ドライバ用受
信プール４４４Ｒからローカル制御ブロック５０のアド
レスを読み出し（７４２）、ＭＡＣヘッダの解析を行う
（７４４Ｒ）。ＭＡＣ処理完了後、ＬＬＣ処理部２３
０、ＣＬＮＰ処理部２２０、ＴＰ４処理部２１０へ順番
にローカル制御ブロック５０を引き渡し、各プロトコル
対応にヘッダ解析（７４６Ｒ，７４８Ｒ，７５０Ｒ）を
行う。各ヘッダ部では、ヘッダ解析後、ローカル制御ブ
ロック５０のバッファ先頭アドレスにヘッダ部分をとり
のぞいたデータの先頭を示すアドレスを再設定する。ヘ
ッダ解析時は、相手を示すＣＬＮＰヘッダ、及びＴＰ４
ヘッダの情報を、それぞれコネクションＩＤ４０２，Ｄ
Ａ（ＭＡＣ）４０４として、ローカル制御ブロック５０
に設定する（７５５）。ＴＰ４処理部では、ＴＰ４ヘッ
ダ解析後、ローカル制御ブロックのデータビット（５０
９）にＴＰ４ヘッダのＥＯＴビットを、コマンドコード
（５００）にデータ受信報告を示すコマンドコードを設
定し、ローカル制御ブロックのアドレスを通信プロトコ
ル処理用終了プール（４４２）へ登録し、インタフェー
ス処理ルーチン７６Ｒを実行する。

【００７０】図１９のインタフェース処理ルーチン７６
Ｒでは、図２２に示すように、まず、通信プロトコル処
理用終了プール４４２からローカル制御ブロック５０を
読み出し（７６１）、データ受信報告であるかを判定
し、コネクション対応の受信処理テーブルを選択する
（７６２）。受信バッファに空きエリアがあれば、受信
処理テーブルのＰＷの指す位置へ、ＤＭＡＣにより受信
データを書き込む（７６３）。この受信データが受信バ
ッファの先頭に位置するものであれば、受信処理テーブ
ルのステータスは０である。これらの場合、ＢＰに受信
データの先頭アドレス（ＰＷ）を、ＬＥＮに０を設定し
（７６９）、ステータスに１を（７７０）設定する。次
にローカル受信バッファに書き込んだローカル受信バッ
ファのデータ長を、受信処理テーブルのＰＷとＬＥＮに
加え、更新する（７６４）。ローカル制御ブロックのデ
ータビット５０９＝“０”ならば、受信データの組立は
終了していないので、計算機に対し、受信報告を行わ
ず、ローカル制御ブロックとローカル受信バッファを解
放し、インタフェース処理を終了する（７６８）。

【００７１】データビット＝“１”ならば、処理対象と
している受信データが単１のパケットとして送信された
ものか、或は複数ブロックに分割された最後の部分のい
ずれかである。この場合、計算機にデータ受信報告を行
う必要があり、受信処理テーブルのステータスに０を設
定（７６５）し、主制御ブロックに、データ受信を示す
コマンドコードと、バッファアドレスに受信処理テーブ
ルのＢＰに格納してある受信バッファのアドレスと、受
信処理テーブルＬＥＮに格納してあるデータ長と、そし
てコネクションＩＤとを設定する（７６６）次に、受信
ＦＩＦＯ２２Ｒに主制御ブロックのアドレスを登録する
ことにより（７６７）、計算機にデータ受信報告し、同
時にローカル制御ブロックとローカル受信バッファを解
放し、インタフェース処理を終了する（７６８）。

【００７２】（実施例２）本発明の第２の実施例を図２
３、及び図２４を参照して説明する。

【００７３】図２３は、ローカルプロセッサ２５の他
に、インタフェース処理を実行する専用のプロセッサ
（インタフェースプロセッサ）１０４を設けた通信制御
装置４のブロック図を示す。

【００７４】上記インタフェースプロセッサ１０４は、
第１のローカルバス２３Ａと第２のローカルバス２３Ｂ
とに接続され、通信制御装置は、更に、上記第１のロー
カルバス２３Ａに接続するダイレクト・メモリ・コント
ローラ（ＤＭＡＣ）２７と、バスインタフェース２１
と、計算機１から通信制御装置４への制御情報の伝達に
用いられている第１のＦＩＦＯ２２Ｔと、これとは逆方
向の制御情報伝達に用いられる第２のＦＩＦＯ２２Ｒと
を備えている。

【００７５】通信制御装置は、計算機により主メモリ上
の受信バッファエリアに書き込まれた送信データを読み
出し、これをパケット化してネットワーク伝送路５に送
出すると共に、ネットワーク伝送路５からの受信パケッ
トに含まれる受信データを主メモリ上の予め割り当てら
れた受信バッファエリアに書き込み、このエリア上でリ
アセンブル処理する。また、通信制御装置は、主メモリ
との間の送受信データの読み出し、書き込み動作の他に
送信データ用ヘッダの作成、あるいは受信データに付さ
れたヘッダ解析の動作（プロトコル処理）を行う。これ
らの動作は、実施例１では１つのプロセッサで行わせて
いるが、実施例２では、処理を高速化するため、これら
の動作を２つのプロセッサ（ローカルプロセッサ２５と
インタフェースプロセッサ１０４）により実行する。

【００７６】すなわち、インタフェースプロセッサ１０
４は、主メモリ上の送信バッファエリアに書き込まれた
送信データを読み出し、これを複数の送信データブロッ
クに分割してローカルメモリ２４に書き込む。また、主
メモリ上の受信バッファエリアにコネクション毎の受信
バッファを確保し、各受信バッファエリアの空きエリア
を管理しながら、ローカルメモリ２４上にローカルプロ
セッサ２５が書き込んだ各受信データブロックを、この
受信データブロックと対応する受信バッファの空きエリ
アに順次に書き込む。

【００７７】一方、ローカルプロセッサ２５は、ローカ
ルメモリ２４に書き込まれている各送信データブロック
にヘッダを付加することにより、パケットを形成し、ネ
ットワーク伝送路５に送出する。また、ネットワーク伝
送路５から受信したパケットに対しては、ヘッダ処理を
した後、受信パケットに含まれる受信データブロックを
ローカルメモリに書き込む。すなわち、上記インタフェ
ースプロセッサ１０４は、実施例１において図１５と図
１９に示した送受信動作のうち、インタフェース処理６
２Ｔとインタフェース処理７６Ｒとを図２４に示すが如
く、交互に実行している。

【００７８】このように、通信制御装置をローカルプロ
セッサとインタフェースプロセッサとで構成し、ローカ
ルプロセッサでプロトコル処理（７４Ｒ，６４Ｔ）と通
信制御回路ドライバ処理（７２Ｒ，６６Ｔ）を行い、イ
ンタフェースプロセッサで主メモリと通信制御装置との
間のインタフェース処理（７６Ｒ，６２Ｔ）を行うこと
により、処理を高速化することができる。

【００７９】

【発明の効果】以上の説明から明らかなように、本発明
によれば、送信バッファは主計算機側で管理し、受信バ
ッファは通信制御装置側で管理するようにしているた
め、受信データの主メモリへの書き込み動作を通信制御
装置側の判断で即座に実行でき、通信制御装置の送受信
データ処理を高速化することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における計算機と通信制
御装置の詳細を示す図である。

【図２】本発明を適用するデータ通信システムの１構成
例を示す図である。

【図３】階層化通信プロトコルの１構成例を示す図であ
る。

【図４】通信制御装置が備えるソフトウェアの基本構成
を示す図である。

【図５】送信データと送信パケットとの関係を示す図で
ある。

【図６】送信パケットのフォーマットを示す図である。

【図７】データ送受信動作の概略を説明するための図で
ある。

【図８】主制御ブロックの構成を示す図である。

【図９】通信制御装置が備える受信処理管理テーブル２
４６の構成を示す図である。

【図１０】通信制御装置が行なう主メモリへのデータブ
ロックの書き込み動作と制御パラメータの値との関係を
示す図である。

【図１１】通信制御装置が備えるローカルメモリ２４の
構成を示す図である。

【図１２】通信制御装置内で用いられるローカル制御ブ
ロックの構成を示す図である。

【図１３】ローカルメモリに設けられる通信プロトコル
処理用エリアの構成を示す図である。

【図１４】通信制御装置が実行する通信制御動作の基本
フローチャートである。

【図１５】図１４における送信ｓｕｂ６０Ｔの詳細を示
すフローチャートである。

【図１６】図１５におけるインタフェース処理６２Ｔの
詳細を示すフローチャートである。

【図１７】図１５における通信プロトコル処理６４Ｔの
詳細を示すフローチャートである。

【図１８】図１５における通信制御回路ドライバ処理６
６Ｔの詳細を示すフローチャートである。

【図１９】図１４における受信ｓｕｂ７０Ｒの内容を示
すフローチャートである。

【図２０】図１９における通信制御回路ドライバ処理７
２Ｒの詳細を示すフローチャートである。

【図２１】図１９における通信プロトコル処理７４Ｒの
詳細を示すフローチャートである。

【図２２】図１９におけるインタフェース処理７６Ｒの
詳細を示すフローチャートである。

【図２３】本発明の第２の実施例における通信制御装置
の構成を示すブロック図である。

【図２４】上記第２の実施例においてインタフェースプ
ロセッサ１０４が実行する制御動作を示すフローチャー
トである。

【符号の説明】

１Ａ，１Ｂ，１Ｃ…計算機 ４Ａ，４Ｂ，４Ｃ…通信制御装置 Ｂ１，Ｂ２，Ｂｎ…データブロック ３０−１，３０−２，３０−ｎ…パケット ４０Ｔ１〜４０Ｔｍ…主制御ブロック ４０Ｔ…複数の主制御ブロックを記憶するための領域 ４０Ｒ１〜４０Ｒｎ…主制御ブロック ４０Ｒ…複数の主制御ブロックを記憶するための領域 ４１Ｔ１〜４１Ｔｍ…送信バッファエリア ４１Ｔ…送信データを記憶するための領域 ４１Ｒ１〜４１Ｒｎ…受信バッファエリア ４１Ｒ…受信データを記憶するための領域 ５０Ｔ…ローカル制御ブロック ５０Ｒ…ローカル制御ブロック ２４７Ｔ１，２４７Ｔｍ…送信データ ２４７Ｔ…ローカル送信バッファエリア ２４７Ｒ１，２４７Ｒｎ…受信データ ２４７Ｒ…ローカル受信バッファエリア

───────────────────────────────────────────────────── フロントページの続き (72)発明者 福澤 淳二 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所 内 (72)発明者 寺田 松昭 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所 内 (56)参考文献 特開 平１−194547（ＪＰ，Ａ) 特開 平２−55444（ＪＰ，Ａ) 特開 昭63−222544（ＪＰ，Ａ) 特開 昭63−275239（ＪＰ，Ａ) 特開 昭59−3622（ＪＰ，Ａ) 特開 昭62−108640（ＪＰ，Ａ) 特開 昭61−170163（ＪＰ，Ａ) 特開 昭63−217457（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 29/00 H04L 13/08 H04L 12/00

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】通信路と、主メモリを備える計算機とに接
   続され、 通信路との接続回路である通信制御回路と、前記通信制
   御回路が受信した受信パケットについてプロトコル処理
   を行う手段とを備える通信制御装置であって、前記主メ
   モリ中に設けられた受信バッファへの書き込みアドレス
   の保持と、更新と、指示とを行う受信バッファアドレス
   管理手段と、 前記プロトコル処理を行う手段の処理により前記受信パ
   ケットから生成されたデータを、前記受信バッファアド
   レス管理手段の指示に従って前記計算機の前記受信バッ
   ファへ書き込むデータ書き込み手段と、 前記データが書き込まれた前記受信バッファのアドレス
   を前記計算機に通知するアドレス通知手段と、 を備える通信制御装置。
2. 【請求項２】請求項１記載の通信制御装置において、 前記受信バッファアドレス管理手段は、前記受信パケッ
   トからのデータ生成により、一つのメッセージ組み立て
   が完了するか否かを管理し、 前記アドレス通知手段は、前記一つのメッセージの組み
   立てが完了するデータを前記受信バッファへ書き込んだ
   ときに、前記アドレスの通知を行うものである通信制御
   装置。
3. 【請求項３】請求項１または２に記載の通信制御装置に
   おいて、 前記受信バッファアドレス管理手段は、複数の前記受信
   バッファ各々の書き込みアドレスを管理し、 前記複数の受信バッファ各々を、一つのコネクションに
   割り当てて管理する通信制御装置。
4. 【請求項４】請求項３に記載の通信制御装置において、 前記受信バッファアドレス管理手段は、管理テーブルを
   備え、前記複数の受信バッファ各々について、受信バッ
   ファ先頭アドレス、受信バッファ長、トランスポートコ
   ネクション識別子、書き込みポインタを管理し、 前記プロトコル処理を行う手段は、前記通信路からパケ
   ットを受信し、ヘッダ処理を行う際にヘッダからトラン
   スポートコネクション識別子を抽出する手段を備え、 前記データ書き込み手段は、前記管理テーブルに管理さ
   れるトランスポートコネクション識別子に対応する、い
   ずれかの前記受信バッファの書き込みポインタヘ受信デ
   ータを書き込む通信制御装置。
5. 【請求項５】請求項１ないし４いずれか一に記載の通信
   制御装置であって、 第一のプロセッサと第二のプロセッサを有し、 前記第一のプロセッサは、前記プロトコル処理を行う手
   段を制御し、 前記第二のプロセッサは、前記受信バッファアドレス管
   理手段と、前記データ書き込み手段と、前記アドレス通
   知手段とを制御する通信制御装置。