JP3277585B2 - 情報記録媒体、その記録装置および再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば光ディスク等の
情報記録媒体、この情報記録媒体に情報を記録し、また
は再生する場合に用いて好適な情報記録媒体その記録装
置および再生装置に関する。

【０００２】

【従来の技術】従来のＣＡＶ（角速度一定）モードで用
いられる光ディスクにおいては、各トラックの所定の位
置に周期的にサーボバイト区間を設け、このサーボバイ
ト区間に基準クロック生成用のクロックピットと、トラ
ッキング用のウォブルドピットを形成するようにしてい
る。そしてクロックピットに対応して基準クロック（チ
ャンネルクロック）を生成し、この基準クロックの周期
の整数倍の長さのピットにより、情報をデジタル的に記
録するようにしている。また、例えば、ＣＤ（コンパク
トディスク）のようなＣＬＶ（線速度一定）モードで用
いられるシステムにおいては、クロックピットは存在し
ないが、記録されたピットの長さ及びピット間隔が、基
準クロック（チャンネルクロック）の周期（0.3 μｍ）
の整数倍の長さ（ＣＤの場合、約 0.9μｍ〜3.3 μｍの
９種類の長さ）になるように選ばれており、このことを
使ってクロック再生を行い、記録された情報をビット単
位に切り出している。

【０００３】ところで、同じ光ディスクであるビデオデ
ィスクでは、ＣＤよりもはるかに細かいピットの長さの
差でビデオ信号を記録して、再生している。いま、この
ことを、ＣＡＶモードで半径55mmの所に記録される信号
を例に挙げて説明する。ビデオディスクでは、ビデオ信
号中の最も明るい部分を9.3MHz、最も暗い部分を7.6MHz
の信号として記録しており、これは半径55mmのディスク
上で、それぞれ1.075 μm と1.316 μm に相当する。こ
のように記録されたディスクを再生すると、大変美しい
映像が再生されるのは周知の事実である。この映像で、
128 階調の明るさの変化が表現できていると考えると、
これは、ディスク上で、ピットの周期が128 段階以上に
細かく記録され、これが再生されていることを意味す
る。つまり、 （1.316 μm −1.075 μm ) ÷128 ＝0.002 μm の細かいピット長及びピット間隔の変化が、ビデオ信号
に反映されているのである。ピットの長さの変化として
は、このように細かい変化が記録できるのにも関わら
ず、ＣＤにおいて、ピット長の変化の最小単位を0.3 μ
m と、大きくしなければならないのは、おもにその記録
再生方法が最適でないことによる。

【０００４】本出願人は、特願平３−１６７５８５号と
して、情報ピットの前方または後方エッジの位置を、記
録情報に対応して所定の基準位置からステップ状にシフ
トして、デジタル情報を記録することを先に提案した。
この記録再生方法によれば、ピット長及びピットエッジ
の位置の変化を非常に高い精度で検出可能であるので、
これまで不可能であると思われていた微小な変化で情報
を記録することが可能となり、この結果、これまで以上
の高密度化を実現することができる。

【０００５】図３３は、本出願人が先に提案したエッジ
の位置をステップ状にシフトすることにより、情報を記
録する原理を示している。同図に示すように、記録デー
タに対応してＰＷＭ変調した記録信号（図３３（Ｂ））
を生成する。そして、その０クロス時における長さに対
応するピット（図３３（Ａ））を形成する。このように
すると、ピットのエッジの位置が基準クロック（図３３
（Ｃ））で示す位置からステップ状に変化する。この変
化量に応じて、１つのエッジについて０から７までの８
段階（３ビット）のデータを記録することができる。

【０００６】図３４は、このようにして記録した信号を
再生する原理を示している。情報記録媒体より再生した
ＲＦ信号（図３４（Ａ））を大きく増幅して、２値化Ｒ
Ｆ信号（図３４（Ｂ））を得る。情報を記録したディス
クにはクロックピットが形成されているため、これを基
準として基準クロック（図３４（Ｃ））を生成し、この
基準クロックに同期して、さらに鋸歯状波信号（図３４
（Ｄ））を生成する。そして、この鋸歯状波信号と２値
化ＲＦ信号とがクロスするタイミングを検出することに
より、情報ピットのエッジの位置を検出するようにして
いる。

【０００７】

【発明が解決しようとする課題】しかしながら、先の提
案においては、隣接するエッジ間の符号間干渉が起こ
り、さらに記録密度を上げようとすると、正確な再生が
困難となる問題があった。

【０００８】この符号間干渉の影響を軽減するために、
イコライザを用いることが考えられる。例えば、３タッ
プのイコライザにより再生ＲＦ信号を一定距離Δだけ離
間して、３回サンプリングし、この３つの値に線形演算
を施す。この場合のインパルス応答は、 ｈ（ｔ）＝δ（ｔ）−κ｛δ（ｔ＋Δ）＋δ（ｔ−Δ）｝ となるから、その周波数応答は次のようになる。 Ｈ（ｆ）＝１−２κｃｏｓ（２πΔｆ）

【０００９】Δおよびκを適当に選ぶことにより、高周
波領域の信号成分を強調して、符号間干渉の影響を軽減
することができる。

【００１０】しかしながら、行なわれる演算は線形であ
るため、非線形の符号間干渉には完全には適応すること
ができない。また、符号間干渉除去の度合いを強めるた
めに、結合係数κの値を大きくすると、高周波領域のノ
イズ成分が強調され、逆効果となってしまうようなこと
があった。

【００１１】また、先の提案においては、エッジの位置
を検出するのに鋸歯状波を発生させ、その鋸歯状波から
エッジの発生タイミングを検出するようにしているた
め、エッジの発生タイミングを読み取るための構成が複
雑となり、その正確な検出が困難になる問題があった。
さらに、さきの提案においては、光ディスクに特有の振
幅変動や、バイアス成分の変動などの影響が全く考慮さ
れていなかった。このため、これらの変動によって、正
しいデータが読み取れなくなるという欠点があった。

【００１２】本発明はこのような状況に鑑みてなされた
ものであり、簡単な構成で、高記録密度のデータを正確
に再生することができると共に、ノイズ成分を強調する
ことなしに、非線形の符号間干渉を軽減することができ
るようにするものである。

【００１３】

【課題を解決するための手段】本発明による情報記録媒
体は、例えば図１および図２に示す如くピット列に沿っ
て光ビームで走査して各ピットに応じた再生信号を得る
光学検出系の伝達特性に応じて決まる再生信号の立ち上
り期間または立ち下り期間よりも小なる所定期間内で、
情報ピットのエッジ位置を、所定の基準位置から、記録
すべきディジタル情報に応じてステップ状にシフトさせ
たことを特徴とする。

【００１４】さらに、情報ピットのピット列に挿入さ
れ、その挿入位置に対応して予め設定された教育データ
に応じて、エッジ位置が所定の基準位置からステップ状
にシフトされた教育ピットを付加する。

【００１５】さらに、情報ピットのピット列に挿入さ
れ、エッジ位置のシフト量が最小値に設定された基準ピ
ットを付加する。

【００１６】さらに、情報ピットのピット列に挿入さ
れ、エッジ位置のシフト量が最大値に設定された基準ピ
ットを付加する。

【００１７】本発明による情報記録装置は、例えば図３
２に示す如くピット列に沿って光ビームで走査する光学
検出系によって記録情報が再生される情報記録媒体に、
前記光学検出系の伝達特性に応じて決まる再生信号の立
ち上り期間または立ち下り期間よりも小なる所定期間内
で、情報ピットのエッジ位置を、所定の基準位置からス
テップ状にシフトして、ディジタル情報を記録する記録
手段を具備することを特徴とする。

【００１８】本発明による情報再生装置は例えば図５に
示す如く、ピット列に沿って光ビームで走査する光学検
出系の伝達特性に応じて決まる再生信号の立ち上り期間
または立ち下り期間よりも小なる所定期間内で、情報ピ
ットのエッジ位置を、所定の基準位置からステップ状に
シフトして、ディジタル情報を記録した情報記録媒体か
ら記録情報を再生する情報再生装置において、光学検出
系から得られる再生信号に基づいて、前記基準位置に対
して位相的に同期したクロックを生成するクロック生成
手段と、クロックで規定されるタイミングで、再生信号
の立ち上り期間または立ち下り期間における再生レベル
を検出するレベル検出手段と、再生レベルに基づいて前
記情報ピットのエッジ位置のシフト量に対応する記録情
報を判定する判定手段とを具備することを特徴とする。

【００１９】さらに、クロック生成手段は、シフト期間
の中央に相当するタイミングでクロックを生成する。

【００２０】さらに、クロック生成手段は、情報記録媒
体のサーボ領域に記録された所定の基準位置を示す基準
ピットから光学検出系を介して得られる再生信号に基づ
いて、基準位置に対して位相的に同期したクロックを生
成する。

【００２１】さらに、レベル検出手段は、前記クロック
で規定されるサンプルタイミングで再生信号をアナログ
／ディジタル変換することによって、再生レベルを検出
するＡ／Ｄ変換回路によって構成されている。

【００２２】さらに、判定手段は、情報ピットのピット
列に対する挿入位置に応じて予め設定された教育データ
がピット列方向に隣接するエッジ位置の各々のシフト量
として設定された教育ピットから、レベル検出手段によ
って順次検出される再生レベルによって規定される基準
点と、情報ピットから順次検出される再生レベルによっ
て規定される情報点とに基づいて、情報ピットのピット
列方向に隣接するエッジ位置の各々のシフト量に対応し
た記録情報を判定する。

【００２３】さらに、判定手段は、挿入位置に応じて予
め設定された一対の教育データが、一対のエッジ位置の
各々のシフト量として設定された教育ピットから、レベ
ル検出手段によって検出された一対の再生レベルによっ
て規定される基準点と、情報ピットから検出される一対
の再生レベルによって規定される情報点とに基づいて、
情報ピットのピット列方向に隣接する一対のエッジ位置
の各々のシフト量に対応した一対の記録情報を判定す
る。

【００２４】さらに、一対の教育データが設定された教
育ピットから検出された一対の再生レベルの内、一方の
再生レベルを上位アドレスとし、他方の再生レベルを下
位アドレスとすることによって規定されるアドレスを基
準点とし、この基準点に前記一対の教育データが復号デ
ータとして格納される記憶手段を設け、前記判定手段
は、情報ピットから検出される一対の再生レベルの内、
一方の再生レベルを上位アドレスとし、他方の再生レベ
ルを下位アドレスとすることによって規定されるアドレ
スを情報点とし、この情報点に対応する記憶手段のアド
レスに格納されている一対の復号データを、記録情報と
して判定する。

【００２５】さらに、判定手段は、前記記憶手段の各基
準点に格納されている復号データの内、前記情報点に最
も近い基準点に格納されている復号データを、記録情報
と見做して判定する。

【００２６】さらに、教育データが設定された教育ピッ
トから検出された再生レベルによって規定される記憶手
段のアドレスを基準点とし、この基準点に前記教育デー
タを復号データとして格納するマッピング処理を行うマ
ッピング手段を設ける。

【００２７】さらに、マッピング手段は、記憶手段の各
記憶点の内、基準点以外の各記憶点に、各記憶点に最も
近い基準点に格納されてる復号データを各々格納する。

【００２８】さらに、レベル検出手段によって検出され
た再生レベルから、エッジ位置のシフト量が最小値に設
定された基準ピットから検出された再生レベルを減算す
るバイアス除去手段を設ける。

【００２９】さらに、バイアス除去手段は、エッジ位置
のシフト量が最小値に設定された複数の基準ピットから
検出された複数の再生レベルの内、最大値と最小値を除
く各値の平均値を、再生レベルから減算するディフェク
ト除去機能を有する。

【００３０】さらに、エッジ位置のシフト量が最大値に
設定された基準ピットから検出された再生レベルが所定
の目標値となるように、レベル検出手段によって検出さ
れた再生レベルのゲインを調整するゲイン調整手段を設
ける。

【００３１】さらに、ゲイン調整手段は、エッジ位置の
シフト量が最大値に設定された複数の基準ピットから検
出された複数の再生レベルの内、最大値と最小値を除く
各値の平均値が所定の目標値となるように、再生レベル
のゲインを調整するディフェクト除去機能を有する。

【００３２】

【作用】本発明による情報記録媒体においては、光学検
出系の伝達特性に応じて決まる再生信号の立ち上り期間
または立ち下り期間よりも小なる所定期間内で、情報ピ
ットのエッジ位置が、所定の基準位置から、記録すべき
ディジタル情報に応じてステップ状にシフトしている。

【００３３】したがって、本発明による情報再生装置に
よって、再生信号の立ち上り期間または立ち下り期間に
おける１サンプルタイミングで、その再生レベルを検出
することで、情報ピットのエッジ位置のシフト量に対応
する記録情報を確実に判定することができ、従って、簡
単な構成で、高記録密度の情報を正確に再生することが
可能となる。

【００３４】また、情報ピットのピット列に対する挿入
位置に応じて予め設定された教育データがピット列方向
に隣接するエッジ位置の各々のシフト量として設定され
た教育ピットから、順次検出される再生レベルによって
規定される基準点と、情報ピットから順次検出される再
生レベルによって規定される情報点とに基づいて、情報
ピットのピット列方向に隣接するエッジ位置の各々のシ
フト量に対応した記録情報を判定することにより、ノイ
ズ成分を強調することなく、非線形の符号間干渉を低減
し、正確な復号が可能となる。

【００３５】

【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。図１は、本発明の情報記録媒体を適用し
た光ディスクの基本的フォーマットの一例を示してい
る。

【００３６】この実施例では、直径120mm の反射型（光
ビームの反射面にピットが物理的な凹部または凸部によ
って形成されている）光ディスク１にＣＬＶモード、ト
ラックピッチ1.6 μm で、ピット列が記録されている。
全ての情報は、一定周期1.67μm 毎に配置されたピット
の前端（立ち上り）と、後端（立ち下り）のエッジ位置
の８段階のシフト量として記録されている。このシフト
量の１単位である単位シフト量Δは、0.05μm に設定さ
れている。

【００３７】このように配列された各ピットのエッジ位
置の８段階のシフト量で、各々３ビットの情報を記録す
ることができるので、ピット列方向の線記録情報密度と
しては、 0.28 μm ／bit と、現在のＣＤシステムの２
倍以上となっている。

【００３８】なお、ＣＤシステムにおいては、線速度を
上限の1.2m/sとした場合においても、ＥＦＭ（Eight to
Fourteen Modulation）変調により、記録すべき８ビッ
トのデータ・ビットが１４ビットのインフォメーション
・ビットと３ビットのマージン・ビットの計１７ビット
のチャネル・ビットに変換されて、ディスク上のピット
に記録されるため、このＥＦＭ変調を勘案すると、線記
録情報密度は、約0.6μm ／bit である。すなわち、約
0.9 μm の最短ピットが、３ビット分のチャネル・ビッ
トに相当するから、 （0.9 ÷3 ）×（17÷8 ）＝約0.6 μm ／bit となる。

【００３９】ここで、図２に示すように、光ディスク１
に記録されたピットのエッジ位置は、そのピットの中心
の基準位置から、記録すべきディジタル情報に応じてス
テップ状にシフトしているが、そのシフト期間Ｔｓ（＝
Δ×７）は、光学検出系の伝達特性に応じて決まるＲＦ
信号（再生信号）の過渡期間（０レベル又は飽和レベル
となる定常状態以外の期間）である立ち上り期間ｔｒま
たは立ち下り期間ｔｆよりも小なる期間に相当する範囲
内に設定されている。

【００４０】上記ＲＦ信号は、後述する再生装置のピッ
クアップ３から出力されるものであり、このピックアッ
プ３の伝達特性によって過渡期間が決まる。一般に、光
学系の伝達特性は、その伝達関数（ＯＴＦ；Optical Tr
ansfer Function ）の絶対値であるＭＴＦ（Modulation
Transfer Function）によって規定され、このＭＴＦは
レンズの開口率ＮＡとレーザの波長λに依存して決ま
る。

【００４１】上記シフト期間Ｔｓ内で、単位シフト量Δ
を0.05μm よりもさらに小なる単位量でシフトさせれ
ば、さらに記録密度を高めることができる。

【００４２】このように記録されたピットの中心の基準
位置に位相的に同期したサンプルクロックＳＰにより、
ＲＦ信号をＡ／Ｄ変換することによって、ピットのエッ
ジ位置のシフト量０〜７に対応する再生レベルＬ0 〜Ｌ
7 を得ることができる。このように、ＲＦ信号の過渡期
間における１サンプルタイミングで、その再生レベルＬ
0 〜Ｌ7 を検出することができる条件が、シフト期間Ｔ
ｓ≦過渡期間（立ち上り期間ｔｒまたは立ち下り期間ｔ
ｆ）ということになる。

【００４３】ここで、サンプルクロックＳＰによるサン
プリングタイミングとしては、シフト期間Ｔｓの中央に
対応するタイミングが望ましく、このタイミングとする
ことにより、ＲＦ信号の過渡期間の全範囲に渡って再生
レベルを検出することが可能となる。また、この実施例
においては、光ビームの反射面に物理的な凹部または凸
部としてピットが形成された、いわゆる反射型の光ディ
スク１を例に挙げて説明するが、光磁気膜の部分的な磁
化の反転によってピットを形成する、いわゆるＭＯ（Ma
gneto Optical ）ディスク等にも適用することが可能で
ある。

【００４４】光ディスク１上に記録される情報は、３ビ
ット単位に切り出され、記録データａn とｂn として、
ｎ番目のピットに記録される。図３はこの様子を示した
もので、ピットの前端エッジが記録データａn に応じて
０乃至７の８個のシフト位置のいずれかに設定される。
同様にして、後端エッジの位置も記録データｂn に応じ
て０乃至７の８個のシフト位置のいずれかに設定され
る。各シフト位置のピッチΔは、先に述べたように0.05
μm である。この結果、各ピットは記録データａn,ｂn
がいずれもシフト位置０のエッジに形成されたとき、最
も短い長さＬP ＝0.5 μm となる。

【００４５】再び、図１に戻り、データが記録された４
４個のデータピットからなるデータ領域の間に、サーボ
用の５個のピットからなるサーボ領域が挿入されてい
る。このサーボ領域に記録された５個のピットのうち、
２個は教育ピットＰ１，Ｐ２とされ、残りの３個は基準
ピットＰ３乃至Ｐ５とされている。教育ピットＰ２の図
中左側の前端エッジは、その位置が０から７の８段階の
シフト位置の何れかの位置Ｍに設定されており、また図
中右側の後端エッジも、０から７までの８段階のシフト
位置の何れかの位置Ｎに設定されている。

【００４６】教育ピットＰ２の前端エッジの位置Ｍと後
端エッジの位置Ｎは、各サーボ領域において、それぞれ
異なる組合せにとなるように、規則的に組み合わせが設
定されている。すなわち、ＭとＮが最初のサーボ領域に
おいては、（０，０）とされ、次のサーボ領域において
は（０，１）とされる。以下同様に、（０，２），
（０，３），・・・，（７，６），（７，７）と規則的
に組み合わせが設定されている。これにより、６４（＝
８×８）個のサーボ領域において、教育ピットＰ２の前
端エッジと後端エッジの全てのあり得る位置の組合せが
用意されていることになる。

【００４７】尚、教育ピットＰ１は、この場合ダミーと
なる。即ち、教育データをピットＰ２の両端のエッジで
はなく、ピットＰ１の両端のエッジに形成することも理
論的には可能である。しかしながらそのようにすると、
ピットＰ１の左隣に隣接するピットがデータ領域のデー
タピットであるため、そのエッジの位置がデータに対応
して変化する。その結果、教育ピットＰ１の、特にデー
タ領域側のエッジに対する干渉の度合いがデータの値に
よって変化する。従って、いつも一定の状態で教育デー
タを後述するようにパターン化することが困難になる。
そこで実施例のように、ピットＰ１の両端のエッジにで
はなく、教育ピットＰ２の両端のエッジに教育データを
形成するようにすることが好ましい。このようにする
と、教育ピットＰ２の後端エッジに隣接する基準ピット
Ｐ３と、前端エッジに隣接する教育ピットＰ１が共にそ
のエッジが（０，０）のまま一定である（変化しない）
ため、教育ピットＰ２の教育データを読み取ったとき、
常に一定の符号間干渉を受け、一定のパターンを得るこ
とができる。

【００４８】基準ピットＰ３乃至Ｐ５は、（０，０）と
（７，７）の基準位置のデータを得るためのピットであ
る。この基準位置データも理論的には、例えばピットＰ
５の両端のエッジに形成することも可能である。しかし
ながらそのようにすると、教育ピットについて説明した
場合と同様に、隣接するデータ領域からの干渉の割合が
記録データによって変化することになるため、実施例の
ように基準ピットＰ５の図中右側の後端エッジには基準
位置データを形成しないようにするのが好ましい。

【００４９】図４は、光ディスク１の平面的な構造を簡
単に説明するものである。トラックピッチ1.6 μm で記
録された信号は、ＣＬＶモードで記録されているので、
隣り合うトラック間ではピット位置の位相は合わず、こ
の図に示されたように、ばらばらの位相でディスク上に
記録されている。

【００５０】図５は、本発明の情報再生装置を応用した
光ディスク再生装置の一実施例の構成を示すブロック図
である。光ディスク１は、スピンドルモータ２により回
転されるようになされている。この光ディスク１には、
図１および図２に示した原理に基づいて情報が記録され
ている。即ち、情報ピットの前端と後端エッジの少なく
とも一方の位置を所定の基準位置からステップ状にシフ
トすることにより、デジタル情報が記録されている。そ
して、この光ディスク１には、一定の周期でサーボ領域
が形成されており、教育ピットＰ１，Ｐ２と基準ピット
Ｐ３乃至Ｐ５が形成されている。データ領域にはデータ
ピットが形成されているのはもとよりである。

【００５１】ピックアップ３は、光ディスク１に対して
レーザビームを照射し、その反射光から光ディスク１に
記録されている信号を再生する。ピックアップ３が出力
するＲＦ信号は、ヘッドアンプ４により増幅され、フォ
ーカストラッキングサーボ回路５、ＡＰＣ回路６および
ＰＬＬ回路７に供給されるようになされている。フォー
カストラッキングサーボ回路５は、入力された信号から
フォーカスエラー信号およびトラッキングエラー信号を
生成し、その誤差信号に対応して、フォーカス制御およ
びトラッキング制御を実行する。また、ＡＰＣ回路６
は、光ディスク１に対して照射されるレーザ光のパワー
が一定になるようにサーボをかける。

【００５２】ＰＬＬ回路７は、入力信号からクロック成
分を抽出するものである。通常のＣＤシステムなどで使
用されるＰＬＬ回路は、全てののＲＦ信号を使ってクロ
ック再生を行なうが、本実施例の場合は、サーボ領域の
部分のＲＦ信号のみを使ってクロック再生を行う。すな
わち、サーボ領域の部分は記録データで変調されていな
いので、記録データの影響を一切受けずに、安定なクロ
ック再生を行うことが可能となる。

【００５３】図６はこのような機能を実現するＰＬＬ回
路７の構成を示すブロック図である。この図において、
先ずサーボエリアパターン判定回路１７１が、ＲＦ信号
からサーボ領域と思われるパターンを検出すると、サー
ボ領域検出パルスを発生する。ここで、サーボ領域と同
じパターンは、データ領域中に現われる可能性もあり、
このパルスは必ずしも正しいとは限らないが、とりあえ
ずこれが正しいものと仮定して、ロック検出回路１７２
がこの信号をカウンタ１７３にリセットパルスとして供
給し、カウンタ１７３をリセットする。もしもこれが正
しいサーボ領域であれば、その後も必ず同じタイミング
で検出パルスが出力されるはずである。ロック検出回路
１７２はこのことを検出して、ＰＬＬ回路７がロック状
態にあるかどうかを判定する。もしも正しい検出パルス
でなかった場合には、一定時間経過してもロック検出の
出力がでないので、ロック状態になるまで上述の動作を
繰り返す。

【００５４】サーボ領域が正しく検出された後は、カウ
ンタ１７３が正しいタイミングでリセットされているの
で、このカウンタ１７３のカウント値をデコードするこ
とで、サーボ領域が次に現われるタイミングをおおよそ
予想することができる。この原理を使って、カウンタ１
７３のカウント値から、サーボ領域内の存在する特定の
ピットが出現するタイミングを生成し、これをゲート信
号として、アンドゲート１７６へ供給する。

【００５５】サーボ領域の両側に記録されたデータから
の影響を除去するために、可能な限りサーボ領域の中央
部にあるピットが選ばれるようにゲート信号のタイミン
グは調整される。

【００５６】ＲＦ信号を微分回路１７４で微分してゼロ
クロス検出回路でゼロクロス点を検出した信号のうち、
このアンドゲート１７６を通過したものが位相比較パル
スとなり、サンプルホールド回路１７７へ供給される。

【００５７】サンプルホールド回路１７７は、カウンタ
１７３の出力に基づいて鋸波発生回路１７８で発生され
た鋸波を、特定のピットが出現したタイミングで瞬間的
にサンプルホールドすることにより、カウンタ１７３を
カウントアップしているクロックと、光ディスク１上の
サーボ領域に存在する特定のピットの時間差（位相誤
差）を検出する。この位相誤差信号は、フィルタ１７９
を通過した後、ＶＣＯ（電圧制御発振器）のドライブ電
圧としてフィードバックされ、光ディスク１上のサーボ
領域に存在する特定ピットと、クロックが常に正しい位
相関係を保つＰＬＬのループを構成する。

【００５８】上述したカウンタ１７３の出力をデコーダ
１８１でデコードすることにより、図１３に示す所定の
位相関係のサンプルクロックＳＰ、クロックＡ、クロッ
クＢ、クロックRA、クロックRB、クロックTA、クロック
TBが生成される。これらのクロックは、図５に示すよう
に、Ａ／Ｄ変換回路９と、バイアス除去回路１０と、二
次元デコーダ１１へ供給される。

【００５９】図５におけるスピンドルサーボ回路８は、
図６におけるＶＣＯ１８０のドライブ電圧が常に一定値
になるようにスピンドルモータ２を制御し、光ディスク
１が一定の線速度で回転するように制御する。

【００６０】一方、ヘッドアンプ４が出力するＲＦ信号
は、Ａ／Ｄ変換回路９に入力され、サンプルクロックＳ
Ｐの立ち上りのタイミングで、８ビットの２５６段階の
レベルを示すディジタルデータ（再生レベル）にＡ／Ｄ
変換される。この８ビットのデータがバイアス除去回路
１０に供給され、このバイアス除去回路１０によりバイ
アス成分が除去された後、二次元デコーダ１１とコント
ローラ１５に供給される。コントローラ１５は、各種演
算を行うＣＰＵと、このＣＰＵで実行されるプログラム
が格納されたプログラムＲＯＭ等によって構成されてお
り、後述するマッピング処理等を実行する。

【００６１】二次元デコーダ１１は、バイアス除去回路
１０より供給された信号をデコードし、その出力を６−
８ビット変換回路１２に供給する。６−８ビット変換回
路１２は、入力された６ビットのデータを４組蓄積した
後、８ビットの３組のデータに変換し、誤り訂正回路１
３に出力する。誤り訂正回路１３は、入力されたデータ
の誤りを訂正した後、Ｄ／Ａ変換回路１４に出力する。
Ｄ／Ａ変換回路１４は、入力されたデータをアナログ信
号に変換して、図示せぬアナログオーディオアンプに出
力する。

【００６２】二次元デコーダ１１は、例えば、図７に示
すように構成される。即ち、バイアス除去回路１０より
供給された８ビットの再生レベルデータは、遅延回路２
１と２２により順次遅延される。そして初段の遅延回路
２１より出力されたデータと、後段の遅延回路２２によ
り遅延されたデータとが、ＲＡＭ２３にアドレスデータ
として出力される。そしてＲＡＭ２３は、遅延回路２１
と２２より供給されたアドレスデータに対応するアドレ
スに書き込まれている６ビットの復号データを読み出
し、これを６−８ビット変換回路１２に出力する。

【００６３】図８は、バイアス除去回路１０と二次元デ
コーダ１１のより詳細な構成例を示している。即ち、こ
の実施例においては、Ａ／Ｄ変換回路９より出力された
８ビットのデータがラッチ回路３１と３２に供給される
とともに、減算回路４２，４４とともにバイアス除去回
路１０を構成するラッチ回路４１と４３に供給されるよ
うになされている。減算回路４２は、ラッチ回路３１に
ラッチされたデータからラッチ回路４１にラッチされた
データを減算し、減算回路４４は、ラッチ回路３２にラ
ッチされたデータからラッチ回路４３にラッチされたデ
ータを減算し、それぞれ出力する。

【００６４】減算回路４２と４４の出力は、ＲＡＭ２３
にその８ビットの上位アドレスと８ビットの下位アドレ
スとして供給される。またラッチ回路３３と３４は、減
算回路４２と４４より供給される各々８ビットの教育デ
ータを所定のタイミングでラッチし、ラッチした教育デ
ータをコントローラ１５に出力するようになされてい
る。コントローラ１５は、この教育データをパターン化
し、ＲＡＭ２３にマッピングを行なうように予めプログ
ラムされている。

【００６５】次に、上記実施例の動作について説明する
が、その前に本実施例における情報ピットのシフト位置
の読み取りの原理について説明する。いま、ピット間の
距離が充分に離れているとして、隣接ピットからの符号
間干渉を無視するとすると、第ｎ番目のピットの前端エ
ッジおよび後端エッジのシフト期間におけるＡ／Ｄ変換
回路９の出力データ（再生レベル）は、図９に示すよう
に、Ｖａ（ｎ），Ｖｂ（ｎ）である。このＶａ（ｎ），
Ｖｂ（ｎ）は、ＲＦ信号のレベルを表しており、次式で
示すことができる。 Ｖａ（ｎ）＝Δｒｆ×ａn ＋ｇa （ｂn ） Ｖｂ（ｎ）＝Δｒｆ×ｂn ＋ｇb （ａn ） ここで、Δｒｆは単位シフト量Δに定数ｋを乗じた値ｇ
a （ｂｎ）およびｇb（ａｎ）は、２つのエッジ間の符
号間干渉を表している非線形の関数であり、記録密度を
上げるほど（即ち、２つのエッジが近づくほど）これら
の値は大きくなる。データの復号は、この連立方程式を
解き、観測されるＶａ（ｎ）およびＶｂ（ｎ）から記録
された信号ａn ，ｂn を求めることである。なお、上記
非線形関数は、図９に示すラインスプレッド関数(Line
spread function)ｆに基づいて概略求められ、このライ
ンスプレッド関数ｆは光ディスク１の反射面からの反射
光の強度分布によって定まり、詳しくは、“ APPLIED O
PTICS / Vol.26, No.18 / 15 September 1987 P.3961
〜P.3973 ”に記載されている。

【００６６】この信号ａn ，ｂn は、二次元空間上での
パターン認識の問題として把えることができる。即ち、
すべての（ａn ，ｂn ）の組合せに対して、上記した式
の計算を行ない、その結果得られるＶａ（ｎ）を例えば
Ｘ軸、Ｖｂ（ｎ）をＹ軸の値として二次元空間にプロッ
トすると、Ｖａ（ｎ），Ｖｂ（ｎ）の取り得る値は、図
１０に示すような情報点として表される。この二次元平
面上においては、符号間干渉の影響を表す関数ｇa （ｂ
ｎ）およびｇb （ａｎ）は情報点の位置歪として表現さ
れる。即ち、この関数ｇa （ｂｎ）およびｇb （ａｎ）
が０である場合においては（符号間干渉が起きない場合
においては）、情報点は図１０に破線で示す線の交差し
た位置（格子点）（基準点）に位置することになる。し
かしながら実際には、例えば、図１１に示すような単調
増加関数となる符号間干渉の関数ｇb （ａn ），ｇa
（ｂn ）が発生する。その結果、図１０に示すように、
図中黒丸印で示す情報点が格子点（基準点）からずれる
ことになる。

【００６７】このずれは符号間干渉により発生するので
あるから、符号間干渉が大きくなるほどこのずれも大き
くなる。図１２は、この様子を示している。即ち、図１
２（Ａ）は、線記録密度を０．３２μｍ／ｂｉｔとした
場合のずれ（歪）を表しており、同図（Ｂ）と（Ｃ）
は、それぞれ線記録密度が０．３６μｍ／ｂｉｔまたは
０．４６μｍ／ｂｉｔである場合における歪を表してい
る。線記録密度が小さくなるほど（高密度になるほど）
歪が大きくなることが理解される。

【００６８】即ち、上記した教育ピットＰ２に記録した
教育データを再生して、その再生レベルにより規定され
る情報点を、図１０に黒丸印で示したように、基準点と
してＲＡＭ２３上にマッピングする。そして、データピ
ットのデータを読み取って得られる情報点をＲＡＭ２３
上でプロットし、最も近い基準点がその情報点に対応す
る基準点であると判定するのである。そして、その基準
点の示すエッジ位置（ａn ，ｂn ）が読み取った情報点
のエッジ位置として出力されるのである。

【００６９】次に、図１３のタイミングチャートを参照
して、最初にＲＡＭ２３に対する基準点のマッピングの
動作について説明する。

【００７０】ピックアップ３は光ディスク１より、そこ
に記録されている信号を再生する。この再生ＲＦ信号は
ヘッドアンプ４を介してＡ／Ｄ変換回路９に供給され、
サンプルクロックＳＰ（図１３（Ｃ））の立ち上りのタ
ミングでＡ／Ｄ変換される。Ａ／Ｄ変換回路９より出力
されたデジタルデータは、ラッチ回路３１，３２，４
１，４３にそれぞれ供給される。これらのラッチ回路に
は、クロックＡ（図１３（Ｄ））、クロックＢ（図１３
（Ｅ））、クロックＲＡ（図１３（Ｈ））、クロックＲ
Ｂ（図１３（Ｉ））がそれぞれ供給されている。

【００７１】図１３に示すクロックＡ、クロックＢ、ク
ロックＲＡ、クロックＲＢ、クロックＴＡ（図１３
（Ｆ））、クロックＴＢ（図１３（Ｇ））は、ＰＬＬ回
路７で生成されたクロックである。図１３を参照して明
らかなように、クロックＡとクロックＢは、それぞれ各
ピットの前端エッジと後端エッジをサンプリングするタ
イミングの直後に発生される。また、クロックＲＡとＲ
Ｂは、それぞれサーボ領域の基準ピットＰ３の基準位置
データ（０，０）をラッチするタイミングで発生され
る。

【００７２】従って、ラッチ回路４１とラッチ回路４３
には、前回のサーボ領域における基準ピットＰ３の前方
エッジと後方エッジの基準位置データ（０，０）がラッ
チされている。ラッチ回路３１と３２により教育ピット
Ｐ２の前端エッジと後端エッジの教育データがラッチさ
れると、減算器４２によりラッチ回路３１のラッチデー
タからラッチ回路４１のラッチデータが減算される。同
様にして、ラッチ回路３２によりラッチされたデータか
らラッチ回路４３によりラッチされたデータが減算され
る。

【００７３】即ち、減算回路４２と４４は、教育ピット
Ｐ２の位置Ｍ（Ｍは０乃至７のいずれかの値）と位置０
におけるレベルの差を出力することになる。また減算回
路４４は、位置Ｎ（Ｎは０乃至７のいずれかの値）と位
置０のレベルの差を出力することになる。このように、
位置０におけるレベルを減算することにより再生信号の
ＤＣ成分（バイアス成分）が除去されることになる。そ
して、このようにＤＣ成分が除去されたデータは、ラッ
チ回路３３と３４にそれぞれ供給される。ラッチ回路３
３と３４は、クロックＴＡとＴＢが入力されたタイミン
グにおいて、このデータをラッチし、コントローラ１５
に出力する。即ち、ラッチ回路３３と３４は、ＤＣ成分
が除去された教育データをラッチし、コントローラ１５
に出力することになる。

【００７４】勿論、基準位置データ（０，０）の値を減
算しないで、各シフト位置のデータの絶対的レベルをラ
ッチすることも可能である。しかしながら、そのように
すると、ディスク１や光学系のバラツキなどに起因し
て、各シフト位置の絶対的レベルが変化するので、各シ
フト位置の判定が困難になる。そこで、このように基準
位置データ（０，０）の値を減算することで、ディスク
１や光学系のバラツキによる影響を軽減するのが好まし
い。

【００７５】コントローラ１５は、ラッチ回路３３から
入力された教育データを図８における下位アドレス、ラ
ッチ回路３４より入力される教育データを図８における
上位アドレスとして、その２つの座標により規定される
情報点を基準点としてＲＡＭ２３上にマッピングする。

【００７６】以上のマッピング動作が６４個のサーボ領
域からの教育データに対応して行なわれると、６４個の
基準点が、図１４に示すように、ＲＡＭ２３上の所定の
記憶点にマッピングされることになる。

【００７７】次に、コントローラ１５は、ＲＡＭ２３上
の各記憶点の、６４個の基準点が記憶された記憶点に対
する距離を演算する。即ち、例えば図１５に示すよう
に、記憶点ｍ1 乃至ｍ17の、基準点（０，７）が記憶さ
れた記憶点ｍi に対する距離を演算する。また同様にし
て、記憶点ｍ1 乃至ｍ17の、基準点（１，７）が記憶さ
れた記憶 点ｍj に対する距離も演算する。そして、各
記憶点に、基準点が記憶されている 記憶点のうち、最
も近い記憶点に記憶されている基準点と同一のデータを
記憶させる。

【００７８】ここで、Ａ／Ｄ変換回路９における１サン
プル当りの量子化ビット数が８ビットであるので、その
出力は２５６段階のレベルを有することになる。従っ
て、ＲＡＭ２３は横軸と縦軸のアドレスとして、それぞ
れ２５６個のアドレスを有することになる。換言すれ
ば、ＲＡＭ２３は、２５６×２５６個の記憶点により構
成されることになる。このうち、所定の記憶点に、図１
４に示すように基準点が記憶されることになる。

【００７９】そして、この基準点が記憶されていないそ
の他の記憶点に対しては、既に基準点が記憶されている
記憶点との距離が演算され、最も近い距離の記憶点に記
憶されている基準点と同一のデータが、各記憶点に記憶
される。例えば図１５の実施例においては、記憶点ｍ1
乃至ｍ17のうち、記憶点ｍ1 乃至ｍ9 は記憶点ｍi （基
準点（０，７））に最も近く、記憶点ｍ10乃至ｍ17は記
憶点ｍj （基準点（１，７ ））に最も近いことにな
る。そこで、記憶点ｍ1 乃至ｍ9 には、基準点（０，
７）のデータが書き込まれる。即ち、これらの記憶点
は、基準点（０，７）の領域Ａ（０，７）とされる。こ
れに対して、記憶点ｍ10乃至ｍ17には、基準点（１，
７）のデータが書き込まれる。即ち、これらの記憶点
は、基準点（１，７）に対応する領域Ａ（１，７）とさ
れる。

【００８０】以上のようにして、２５６×２５６個の各
記憶点に基準点のデータが書き込まれるため、各基準点
に対応するＲＡＭ２３上の領域を図に示すと、図１６に
示すようになる。各領域Ａ（ｉ，ｊ）に含まれる記憶点
には、基準点（ｉ，ｊ）のデータが記憶されていること
になる。

【００８１】上述したコントローラ１５によるマッピン
グ処理をフローチャートを、図１７に示す。

【００８２】まず、前述したように、光ディスク１の各
サーボ領域の教育ピットＰ２の前端エッジの位置Ｍと後
端エッジの位置Ｎは、各サーボ領域において、それぞれ
異なる組合せに設定されている。これら教育データ
（Ｍ，Ｎ）は、データ領域に対する挿入位置に対応して
所定の順序となるように規則的に設定されている。すな
わち、最初のサーボ領域においては、（０，０）とさ
れ、次のサーボ領域においては（０，１）とされ、以降
同様に、（０，２），（０，３），・・・，（７，
６），（７，７）と設定されている。

【００８３】そこで、図１７に示すステップＳＰ１にお
いては基準位置データ（０，０）に対応する教育データ
（０，０）を、順次到来するサーボ領域から検出し、最
初のサーボ領域が検出された時点で、ステップＳＰ２に
進み、ＭとＮが０に設定された後、ステップＳＰ３へ進
む。このステップＳＰ３において、教育データ（０，
０）で指定されるＲＡＭ２３上のアドレス（記憶点）を
基準点（０，０）として、復号データ（０，０）を格納
する。以降同様にして、ステップＳＰ３〜ＳＰ８を繰り
返し処理することによって、教育データ（０，１），・
・・，（７，７）で指定されるＲＡＭ２３上のアドレス
（記憶点）に、復号データ（０，１），・・・，（７，
７）を格納する。

【００８４】その後、ステップＳＰ９に進み、上述した
補間演算処理により、基準点（ｉ，ｊ）以外の記憶点
に、復号データ（ｉ，ｊ）を格納する。以上のマッピン
グ処理が、異なる光ディスク１が再生装置に装填される
毎に、初期設定動作としてコントローラ１５によって実
行される。

【００８５】次に、図１８のタイミングチャートを参照
して、データ領域における動作について説明する。図１
８（Ａ）に示すピット列に対応して、同図（Ｂ）に示す
ＲＦ信号がＡ／Ｄ変換回路９に入力される。各ピットの
前端及び後端エッジのレベルがサンプルクロックＳＰ
（図１８（Ｃ））の立ち上りに同期してサンプリングさ
れる。図１８（Ａ）および（Ｂ）に示すように、ＲＦ信
号の位相はピットのエッジの位置に対応して変化する。
そしてサンプルクロックＳＰは、このエッジのシフト期
間に発生するので、エッジのシフト位置はＲＦ信号のレ
ベルの変化として検出することができる。

【００８６】ラッチ回路３１によりラッチされたデータ
ピットの前端エッジのデータは、ラッチ回路４１にラッ
チされている位置０のレベルとの差が減算回路４２によ
り演算された後、ＲＡＭ２３に、その下位アドレス（図
１０における横軸のアドレス）として供給される。同様
にして、ラッチ回路３２によりラッチされたデータピッ
トの後端エッジのデータは、ラッチ回路４３にラッチさ
れている位置０のレベルが減算されてＤＣ成分が除去さ
れた後、ＲＡＭ２３に上位アドレス（図１０における縦
軸のアドレス）として供給される。ＲＡＭ２３は、横軸
と縦軸により規定されるアドレスに記憶されている復号
データを読み出して、出力する。この復号データとして
は、上述したマッピングによる教育データの基準点が書
き込まれている。従って、情報点に最も近い基準点のデ
ータ（ａn ，ｂn ）が選択されて出力されることにな
る。

【００８７】このようにして図５に示す二次元デコーダ
１１より出力された６ビットの復号データ（ａn ，ｂn
）は、６−８ビット変換回路１２に供給されて、８ビ
ットのデータに変換される。即ち、光ディスク１に例え
ば音声信号が記録されるとき、音声信号は８ビットを単
位として誤り訂正処理が実行される。しかしながら上述
したように、本実施例においては、前端エッジ３ビット
（８段階のシフト位置）、後端エッジ３ビット（８段階
のシフト位置）の合計６ビットが基本的な単位としてデ
ータが記録される。即ち、記録時に８ビット区切りのデ
ータを所定の方式に従って６ビット区切りのデータに変
換して光ディスク１にデータを記録している。そこで、
６−８ビット変換回路１２において、この６ビット単位
のデータを元の８ビット単位のデータに逆変換するので
ある。これは、例えば６ビット単位の４組のデータを復
号した後、これらをまとめて８ビット単位の３組のデー
タを出力するように動作する。６−８ビット変換回路１
２により逆変換された８ビットを単位とするデータは、
誤り訂正回路１３に供給され、その誤りが訂正された
後、Ｄ／Ａ変換回路１４に供給され、Ｄ／Ａ変換され
て、例えば図示せぬアナログオーディオアンプで増幅さ
れ、スピーカなどから再生音として放音される。

【００８８】図１９は、上述した実施例において、バイ
アス除去回路１０を動作させない状態で、デコードして
得られたデータのエラーレートを示している。同図に示
すように、鋸歯状波を用いて行った従来のデコード方法
（本出願人が先に提案した、特願平３−１６７５８５号
に記載の方法）に較べ、上述したＲＡＭ２３上にマッピ
ングした基準点を用いて二次元デコードを行った場合の
方がエラーレートが小さくなっていることが判る。ま
た、線記録密度を小さくした場合の方がより効果が上が
っていることが判る。

【００８９】尚、上記した実施例においては、図１に示
すように、１つのピットの前端エッジと後端エッジを対
として、それぞれにデータａn とｂn を記録するように
したが、例えば図２０に示すように、隣接するピットの
それぞれ対向するエッジにデータａn とｂn を記録する
ようにすることもできる。この場合においては、サーボ
領域における教育データと位置基準データも、図２１に
示すように、２つのピットの対向するエッジにそれぞれ
の教育データと位置基準データを記録する。この実施例
においては、教育ピットＰ１とＰ２のそれぞれ対向する
エッジに教育データ（Ｍ，Ｎ）が記録されており、基準
ピットＰ３とＰ４の対向するエッジに位置基準データ
（０，０）が記録されており、基準ピットＰ４とＰ５の
それぞれ対向するエッジに位置基準データ（７，７）が
記録されている。

【００９０】この場合においては、クロックＡとクロッ
クＢが図１８（Ｆ）と（Ｇ）に示すように、それぞれピ
ットの後方のエッジと前方のエッジにおいて発生するよ
うにする。

【００９１】再生データにより得られた情報点と、教育
データにより得られた基準点との距離は、ＲＡＭ２３に
予め記憶しておくのではなく、その都度演算することも
可能であるが、そのようにすると迅速な判定が困難にな
るため、実施例のようにＲＡＭ２３に予め書き込んでお
くことが好ましい。

【００９２】図５に示す実施例においては、Ａ／Ｄ変換
回路９と二次元デコーダ１１との間に、バイアス除去回
路１０を配置する構成としたが、バイアス除去回路１０
以外にゲイン調整回路を挿入することが可能である。図
２２は、この場合の実施例を示している。即ち、この実
施例においては、減算回路４２の出力がゲイン可変アン
プ６３に供給されるとともに、ラッチ回路６１に供給さ
れ、クロックＫＡでラッチされるようになされている。
ラッチ回路６１の出力が減算回路６２に供給され、所定
の目標振幅との差が演算されるようになされている。そ
して、減算回路６２の出力がゲイン可変アンプ６３に供
給されている。

【００９３】同様にして、減算回路４４の出力がゲイン
可変アンプ６６に供給されるとともに、ラッチ回路６４
に供給されている。ラッチ回路６４によりクロックＫＢ
のタイミングでラッチされたデータは、減算回路６５に
供給され、図示せぬ回路から供給される目標振幅が減算
された後、ゲイン可変アンプ６６に供給されるようにな
されている。

【００９４】尚、ゲイン可変アンプ６３，６６は、ＲＯ
Ｍにより構成することができる。このＲＯＭに、減算回
路４２と６２（４４と６５）の出力をアドレスとして入
力し、そのアドレスに対応するデータを読み出すように
する。

【００９５】そして、ゲイン可変アンプ６３の出力がＲ
ＡＭ２３とラッチ回路３３に供給されるとともに、ゲイ
ン可変アンプ６６の出力がＲＡＭ２３とラッチ回路３４
に供給されるようになされている。即ち、バイアス除去
回路１０の後段に、ゲイン調整回路６０が接続された構
成となっている。その他の構成は、図５および図８にお
ける場合と同様である。

【００９６】次に、図２２の実施例について、図２３の
タイミングチャートを参照して説明する。図２２の実施
例においては、図１および図１３に示す実施例の場合と
異なり、教育ピットＰ１とＰ２のそれぞれ対向するエッ
ジに教育データが配置されている。また、基準ピットＰ
３とＰ４の対向するエッジに基準位置データ（０，０）
が記録され、基準ピットＰ４とＰ５の対向するエッジに
基準位置データ（７，７）が記録されている（図２３
（Ａ））。

【００９７】この教育ピットＰ１，Ｐ２と、基準ピット
Ｐ３乃至Ｐ５に対応して、図２３（Ｂ）に示すＲＦ信号
が得られる。これを図２３（Ｃ）に示すサンプルクロッ
クＳＰのタイミングでＡ／Ｄ変換回路９においてＡ／Ｄ
変換し、このデータをクロックＡ（図２３（Ｄ））のタ
イミングでラッチ回路３１においてラッチするととも
に、クロックＢ（図２３（Ｅ））のタイミングでラッチ
回路３２においてラッチする。さらに、クロックＲＡ
（図２３（Ｆ））のタイミングでラッチ回路４１におい
てラッチし、またクロックＲＢ（図２３（Ｇ））のタイ
ミングでラッチ回路４３においてラッチする。

【００９８】そして、減算回路４２において、ラッチ回
路３１の出力からラッチ回路４１の出力を減算するとと
もに、減算回路４４において、ラッチ回路３２の出力か
らラッチ回路４３の出力を減算する。このようにして、
ＤＣ成分に影響されないデータを得ることができる（図
１４において、基準点（０，０）を、破線で示す直線が
交差する格子点の位置に配置することができる）のは、
上述した場合と同様である。

【００９９】本実施例においては、さらにラッチ回路６
１において、減算回路４２の出力がクロックＫＡ（図２
３（Ｈ））のタイミングでラッチされる。即ち、ラッチ
回路６１には基準ピットＰ４の後端エッジに記録されて
いる位置基準データ７がラッチされる。このラッチ回路
６１の出力から、減算回路６２において予め設定された
目標振幅が減算される。そして、その差がゲイン可変ア
ンプ６３に供給される。ゲイン可変アンプ６３は、減算
回路６２より供給される信号に対応して、減算回路４２
より供給される信号のゲインを調整する。即ち、これに
より、ゲイン可変アンプ６３より出力される信号の、図
１０において、基準点（７，７）で示される横軸方向の
位置が目標振幅になるように設定される。

【０１００】同様にして、ラッチ回路６４において、ク
ロックＫＢ（図２３（Ｉ））のタイミングで減算回路４
４の出力がラッチされる。即ち、このラッチ回路６４に
は、基準ピットＰ５の前端エッジに記録されている位置
基準データ７がラッチされる。このラッチ回路６４によ
りラッチされたデータは、減算回路６５において目標振
幅が減算された後、ゲイン可変アンプ６６に供給され
る。ゲイン可変アンプ６６は、減算回路６５より供給さ
れる信号に対応して、減算回路４４より供給される信号
のゲインを調整する。これにより、ゲイン可変アンプ６
６より出力される信号の、図１０において、基準点
（７，７）で示す縦軸方向の位置が予め設定した目標振
幅位置になるように調整される。

【０１０１】このように、ゲイン調整回路６０により利
得を調整することにより、図１４に示す基準点（７，
７）の位置を所定の位置に常に配置することができる。
これにより、光ディスク１に局部的に特性のバラツキが
あったような場合においても、データを正確に読み取る
ことが可能となる。

【０１０２】図２４は、ゲイン可変アンプ６３（または
６６）の出力を表わしている。同図（Ａ）は、減算回路
６２の出力をゲイン可変アンプ６３に供給しない場合の
ものであり、同図（Ｂ）は、供給した場合のものであ
る。減算回路６２の出力によりゲインを調整した方がレ
ベル変動が抑制されていることが判る。

【０１０３】図２５は、図２２における実施例におい
て、ＣＤシステムに使われているエラー訂正の手法を応
用したときのＣ１のエラーの数を測定した場合を示して
いる。図中、白丸印は、ラッチ回路４１，４３の出力を
減算回路４２，４４に供給するとともに、減算回路６
２，６５の出力をゲイン可変アンプ６３，６６に供給し
ない場合のものであり、図中、黒丸印は、ラッチ回路４
１，４３の出力を減算回路４２，４４に供給するととも
に、減算回路６２，６５の出力をゲイン可変アンプ６
３，６６に供給した場合のものである。後者の方が発生
するエラーの数が減少していることが判る。また、記録
線密度がＣＤの２倍であるにも関わらず、エラーの数が
ＣＤの規格を満足していることが判る。

【０１０４】以上のように、教育ピットＰ１，Ｐ２、あ
るいは基準ピットＰ３乃至Ｐ５に記録されているデータ
を基準として再生データを処理するのであるから、これ
らの基準となるデータに例えばドロップアウトなどがあ
ると、正確なデータの読み取りが困難になる。これを防
止するため、例えば図２６に示すように構成することが
できる。即ち、この実施例においては、図２２における
ラッチ回路３１と３２がＦＩＦＯ７１と７２に置き換え
られており、ラッチ回路４１と４３がディフェクト除去
回路７３と７４に置き換えられている。また、ラッチ回
路６１と６４がディフェクト除去回路８２と８４に置き
換えられるとともに、ゲイン可変アンプ６３と６６の前
段にＦＩＦＯ８１と８３が挿入されている。その他の構
成は、図２２における場合と同様である。

【０１０５】即ち、ディフェクト除去回路７３は、Ａ／
Ｄ変換回路９より入力されるデータを、図２７に示すよ
うに、例えば４ブロック分記憶する。そして、各ブロッ
クにおける位置基準データ（０，０）を比較し、最大と
最小のデータを除く、２つのデータの平均を演算し、そ
れを位置基準データ（０，０）のデータとする。このよ
うにすれば、ドロップアウトなどにより位置基準データ
（０，０）の値が異常な値になったとしても、その異常
な値が基準データとして用いられるようなことが防止さ
れる。

【０１０６】このことは、他のディフェクト除去回路７
４，８２，８４においても同様である。

【０１０７】尚、ＦＩＦＯ７１，７２，８１，８３は、
ディフェクト除去回路７３，７４，８２，８４におい
て、４ブロックのデータを記憶する必要があるため、こ
れに基づく遅延時間だけデータを遅延して、減算回路４
２，４４またはゲイン可変アンプ６３，６６に供給する
ためのものである。

【０１０８】図２８は、ディフェクト除去回路７３（７
４，８２，８４においても同様である）の構成例を示し
ている。この実施例においては、Ａ／Ｄ変換回路９より
入力されたデータがラッチ回路９１乃至９４にクロック
ＲＡに同期して順次ラッチされる。そしてラッチ回路９
１乃至９４にラッチされたデータは、ゲート９５乃至９
８がオンされることによりデータバスに読み出される。
データバス上のデータは、ラッチ回路９９乃至１０２
に、コントローラ１０４が出力するクロックに同期して
所定のタイミングでラッチされる。このコントローラ１
０４は、各種演算を行うＣＰＵと、このＣＰＵで用いら
れるプログラムが予め格納されたＲＯＭなどからなるマ
イクロコンピュータによって構成されている。

【０１０９】ラッチ回路９９と１００によりラッチされ
たデータは、比較回路１０３に供給され、そのレベルの
大小が比較される。そして、その比較結果に対応した信
号ＳＡＢがコントローラ１０４に供給される。コントロ
ーラ１０４は、ゲート９５乃至９８にそれぞれゲート制
御信号ＥＡ，ＥＢ，ＥＣ，ＥＤを出力し、所定のデータ
をデータバスに読み出させるとともに、ラッチ回路９９
乃至１０２に出力するクロックを生成している。また、
比較回路１０３より供給された信号から、ラッチ回路９
１乃至９４にラッチされているデータのうち、最大値と
最小値を図２９に示すようなテーブルに従って判定す
る。

【０１１０】即ち、コントローラ１０４は、ゲート制御
信号ＥＡ乃至ＥＤの所定のものを所定のタイミングで出
力し、データバスを介してラッチ回路９９と１００に、
ラッチ回路９１乃至９４にラッチされているデータのう
ち、所定の２つのデータをそれぞれラッチする。そし
て、このラッチしたデータの大小を比較回路１０３で判
定する。この処理を何回か繰り返すことにより、ラッチ
回路９１乃至９４にラッチされているデータの最大値と
最小値が求められる。

【０１１１】図２９においては、ラッチデータＲn-1 乃
至Ｒn+2 のうち、最上行において左側に記載されている
ものが右側に記載されているものより大きいとき論理
１、小さいとき論理０、不定のときＸで示されている。
例えばラッチ回路９４にラッチされているデータＲn-1
が、ラッチ回路９３にラッチされているデータＲn より
大きく、ラッチ回路９４にラッチされているデータＲn-
1 が、ラッチ回路９２にラッチされているデータＲn+1
より大きく、さらにラッチ回路９４にラッチされている
データＲn-1 が、ラッチ回路９１にラッチされているデ
ータＲn+2 より大きいとき、ラッチ回路９４にラッチさ
れているデータＲn-1 が最大値となる。

【０１１２】また、Ｒn-1 がＲn より小さく、Ｒn がＲ
n+1 より大きく、かつ、Ｒn がＲn+2 より大きい場合、
Ｒn が最大値となる。

【０１１３】以下同様にして、図２７より最大値と最小
値が求められる。

【０１１４】コントローラ１０４は、以上のようにして
図２９に示すテーブルからラッチ回路９１乃至９４に記
憶されているデータＲn-1 乃至Ｒn+2 のうち、最大値と
最小値が判ったとき、それを除く、他のデータをデータ
バス上に読み出し、これをラッチ回路１０１と１０２に
ラッチする。そして、ラッチ回路１０１と１０２にラッ
チされたデータは、加算回路１０５により加算され、乗
算回路１０６により係数１／２が乗算された後、ラッチ
回路１０７に供給され、ラッチされる。即ち、このラッ
チ回路１０７には、ラッチ回路９１乃至９４にラッチさ
れたデータＲn-1 乃至Ｒn+2 のうち、最大値と最小値を
除く２個のデータの平均値がラッチされる。このデータ
が減算回路４２に供給されることになる。

【０１１５】図３０は、図２６においてディフェクト除
去回路７３，７４，８２，８４を用いた場合（同図にお
いてＡで示す）と、用いない場合（同図においてＢで示
す）のレベルの変化を示している。ディフェクト除去回
路を用いない場合、レベルがドロップアウトなどに起因
するディフェクトに対応して、ばらついていることが判
る。これに対して、ディフェクト除去回路を用いた場合
においては、ディフェクトが除去されるため、レベルの
バラツキが抑制されていることが判る。即ち、それだけ
正確にデータを判定することが可能になる。

【０１１６】この他、再生データにより得られる情報点
と教育データにより設定された基準点との最小距離は、
例えば図３１に示すような構成により検出することもで
きる。

【０１１７】この実施例においては、再生ＲＦ信号がＡ
／Ｄ変換回路５０によりＡ／Ｄ変換され、ラッチ回路５
１と５２によりラッチされるようになされている。ラッ
チ回路５１は、上記した例えばピットの前方のエッジに
対応したデータをラッチし、ラッチ回路５２は、後方の
エッジに対応したデータをラッチする。ラッチ回路５１
と５２によりラッチされたデータは、６４個の相関器５
３−１乃至５３−６４に供給される。相関器５３−１乃
至５３−６４には、６４通りの教育データがそれぞれ供
給されている。そして各相関器５３−１乃至５３−６４
は、ラッチ回路５１，５２より供給されたデータと教育
データとの相関を演算し、その演算結果を最大値検出器
５４に出力している。最大値検出器５４は、例えばＷｉ
ｎｎｅｒＴａｋｅ Ａｌｌ回路により構成され、相関器
５３−１乃至５３−６４より供給される６４個のデータ
のうち、最大のものを検出し、それを出力する。

【０１１８】上述した実施例においては、ＣＬＶモード
とした場合を例に挙げて説明したが、ＣＡＶモードとし
ても勿論かまわない。この場合に、隣接するトラック間
でピットとピットの位置が互いに９０度の位相ずれを持
つようにピットを配置することで、隣接トラック間のク
ロストークの影響を減らし、トラック方向にも高密度化
を実現することが可能となる。

【０１１９】尚、上述した実施例においては、ＲＡＭ２
３に教育データに対応してすべての基準点をマッピング
するようにしたが、その一部（例えば１６個）の基準点
のみを教育データによりマッピングし、他の基準点は教
育データによりマッピングされた基準点から演算により
補間するようにすることもできる。

【０１２０】最後に、上述した高記録密度の光ディスク
１の記録装置の実施例について説明する。図３２におい
て、情報源２０１は、記録すべき信号として、オーディ
オ信号をディジタル化して出力する。ＥＣＣ回路２０２
は、情報源２０１より供給されたディジタルオーディオ
データに誤り訂正符号を付加し、変換回路２０３に出力
する。変換回路２０３は、入力されたデータを、３ビッ
トを単位とするデータに変換する。すなわち、この実施
例においては、各ピットのエッジ位置が０乃至７の８段
階の位置の何れかに設定される。このため、各エッジの
位置を特定するために、３ビットのデータが必要とな
る。変換回路２０３においては、この３ビットのデータ
が生成される。

【０１２１】クロック情報発生回路２０５は、光ディス
ク１に記録されているデータを読み取るために必要なク
ロックを生成するのに必要なデータを発生する。バイア
スゲイン情報発生回路２０６は、バイアス点を示すデー
タ（基準点（０，０）を示すデータで、前端エッジと後
端エッジの位置が、何れも０であることを示すデータ）
と、ゲインを設定するデータ（基準点（７，７）を示す
データで、前端エッジと後端エッジの位置が、何れも７
であることを示すデータ）を発生する。

【０１２２】ＰＬＬ引込信号発生回路２０７は、ＰＬＬ
を引き込ませるための信号を発生する。教育データ発生
回路２０８は、エッジ位置（ａｎ，ｂｎ）が、（０，
０）乃至（７，７）のエッジ位置に対応するデータを発
生する。これらのクロック情報発生回路２０５、バイア
スゲイン情報発生回路２０６、ＰＬＬ引込信号発生回路
２０７、および教育データ発生回路２０８が出力するデ
ータは、いずれも加算器２０４に供給され、変換回路２
０３より供給されるデータと加算される（時分割多重さ
れる）。

【０１２３】加算器２０４の出力は、記録エッジ位置計
算回路２０９に供給され、この記録エッジ位置計算回路
２０９の出力がエッジ変調回路２１０に出力されてい
る。そして、エッジ変調回路２１０の出力がマスタリン
グ装置２１１に供給され、カッティング、現像、メッキ
処理、転写、アルミ蒸着、保護膜塗布などのプロセスを
経て、光ディスク１が作成される。

【０１２４】以上の構成において、エッジ変調回路２１
０は、記録エッジ位置計算回路２０９より出力されたデ
ータに対応するタイミングのタイミング信号を発生し、
これをマスタリング装置２１１に出力する。

【０１２５】ここで、エッジ位置変調回路２１０は、図
２に示すように、各ピットの前端および後端のエッジ位
置を、それらのピットの中心の基準位置から、記録すべ
きディジタル情報に応じて各々８段階にシフトさせるタ
イミングのタイミング信号を発生するように構成されて
いるが、各ピットのエッジ位置のシフト期間Ｔｓが、再
生装置側の光学検出系（ピックアップ３）の伝達特性に
応じて決まるＲＦ信号の過渡期間（立ち上り期間ｔｒま
たは立ち下り期間ｔｆ）よりも小なる期間に相当する範
囲内に収まるように設定されている。

【０１２６】マスタリング装置２１１は、エッジ変調回
路２１０より供給されたタイミング信号に同期して、記
録原盤上に塗布された感光膜をレーザービームによりカ
ッティングする。カッティングされた原盤は現像され、
メッキが施されて、スタンパが作成される。そして、こ
のスタンパに形成されたピットをレプリカに転写し、こ
のレプリカにアルミ蒸着を施し、さらに保護膜を塗布す
ることにより、光ディスク１が製造される。このような
光ディスク１の製造過程において、上述したエッジ位置
変調による記録方法を用いることにより、ディスクごと
に異なるビットの状態の変化の影響を除去することがで
きるため、常に安定して、高記録密度を達成することが
できる。すなわち、従来のＣＤにおいては、上述したの
と同様のマスタリング装置で製造されるが、製造過程の
さまざまな要因によってビットの状態、特に大きさが極
微量に変化してしまう。このようにビットの大きさを変
化させる要因としては、例えば記録レーザーのパワー変
動、現像液の温度変化、現像時間の誤差、レプリカ作製
時の温度変化など、たくさんあり、これらの全てを常に
一定にコントロールすることは非常に難しい。このため
に従来のＣＤにおいては、ビット長の変化の最少刻みを
０．３μｍとして、極微量にビット長が変化しても記録
情報を十分に復号できるようにしていたのである。しか
し、上述した実施例によれば、製造過程のさまざまな要
因によってビットの大きさが変化したとしても、これに
よるＲＦ信号の変化をサーボ領域中に埋め込まれた、
（０、０）及び（７、７）の位置基準ビットから知るこ
とができる。さらに上述した実施例中に説明したバイア
ス及びゲイン調整回路により、これらの影響が取り除か
れる。このために、従来のＣＤよりもビット長の変化の
最少刻みを大幅に小さく（例えば０．０５μｍ）するこ
とが可能となり、高密度記録が可能となる。また、光デ
ィスクには、単にビットの大きさのバラツキだけではな
く、ビットの形状の変化もディスク単位に発生すること
が知られている。このような形状の変化がＲＦ信号に与
える影響は、サーボ領域中に埋め込まれた教育ビットの
ＲＦ信号に反映される。上述した実施例では、情報を読
み出す際に、これら教育ビットから規定された基準点を
もとに演算するようにしたので、ビット形状の変化の影
響も除去して、安定な情報再生が可能となる。さらに、
上述の実施例を光磁気膜の部分的な磁化の反転によって
記録するＭＯディスクシステムに応用した場合に関して
述べる。ＭＯディスクシステムは、情報を記録する際、
レーザーパワーを大幅に上昇させて、ディスクの温度を
上昇させ、これにより磁成膜の特性を変化させることに
より、磁化の反転したビットを形成するものである。こ
のようなＭＯディスクシステムに従来のＣＤの記録方式
を応用すると、いわゆる蓄熱効果のために再生信号が歪
んでしまい、デジタル信号の読み取りの際のマージンを
低下させてしまう。すなわち、ＣＤの記録方式に基づい
て、３．３μｍの最大の長さのビットを記録した直後
に、０．９μｍのビットを記録しようとすると、いわゆ
る蓄熱効果により、３．３μｍのビットを記録している
間にディスク（記録原盤）が局部的に暖められるため、
０．９μｍのビットは所望の形状よりも大きく形成され
てしまう。その結果再生信号が歪んでしまい、デジタル
信号の読み取りの際のマージンを低下させてしまう結果
となっていた。上述した実施例によれば、ビットの長さ
が、０．５から１．２μｍの間に分布するため記録され
るビットの長さのダイナミックレンジが低い。また１．
６７μｍの一定間隔で必ずビットが形成されるため、デ
ィスクは記録される情報に関係なく、常にほぼ同じよう
に暖められる。このため蓄熱効果の影響がＣＤの記録方
式に比べて大幅に小さくなり、高記録密度で記録した場
合においても良好な信号特性が得られる。

【０１２７】

【発明の効果】以上説明したように、本発明の情報記録
媒体によれば、光学検出系の伝達特性に応じて決まる再
生信号の立ち上り期間または立ち下り期間よりも小なる
所定期間内で、情報ピットのエッジ位置を、所定の基準
位置から、記録すべきディジタル情報に応じてステップ
状にシフトさせたので、従来のＣＤシステムと比較して
２倍以上の記録密度が得られる。

【０１２８】また、本発明による情報記録媒体を再生す
る情報再生装置においては、再生信号の立ち上り期間ま
たは立ち下り期間における１サンプルタイミングで、そ
の再生レベルを検出することができるので、情報ピット
のエッジ位置のシフト量に対応する記録情報を確実に判
定することができ、従って、簡単な構成で、高記録密度
の情報を正確に再生することができ、構成を簡略化し、
低コスト化することが可能になる。

【０１２９】また、情報ピットのピット列に対する挿入
位置に応じて予め設定された教育データがピット列方向
に隣接するエッジ位置の各々のシフト量として設定され
た教育ピットから、順次検出される再生レベルによって
規定される基準点と、情報ピットから順次検出される再
生レベルによって規定される情報点とに基づいて、情報
ピットのピット列方向に隣接するエッジ位置の各々のシ
フト量に対応した記録情報を判定することにより、ノイ
ズ成分を強調することなく、非線形の符号間干渉を低減
することができ、さらに記録密度を向上させることが可
能であると共に、より正確な復号が可能となる。

【０１３０】また、基準点を記憶手段上にマッピングす
るようにしたので、エッジの位置を簡単に、かつ迅速に
判定することが可能になる。

【０１３１】また、情報記録媒体に記録した教育ピット
から基準点をマッピングするようにしたので、情報記録
媒体のバラツキに影響されずに正確にデータの読み取り
を行なうことができる。

【０１３２】また、基準点の一部を教育ピットから規定
された基準点から演算により求めるようにしたので、情
報記録媒体に記録する教育ピットの数を少なくすること
ができ、それだけ情報記録媒体の容量を有効に利用する
ことができる。

【０１３３】また、教育ピットの再生レベルに対応する
アドレスにより規定される記憶点に基準点を記憶させる
ようにしたので、情報点の対応する基準点の判定を容易
に行うことができるようになる。

【０１３４】また、教育ピットの再生レベルに対応する
アドレスにより規定される記憶点以外の記憶点に、教育
ピットの再生レベルに対応するアドレスにより規定され
る記憶点のうち、最も近い記憶点に記憶されている基準
点を記憶させるようにしたので、対応する基準点の迅速
な判定が可能となり、再生レベルが雑音により多少変動
されても正確に復号可能となる。

【０１３５】また、情報記録媒体から再生された信号か
ら、エッジのシフト量が最も小さいシフト位置にある基
準ピットに対応する信号を減算するようにしたので、情
報記録媒体などのバラツキに影響されずに、データを正
確に読み取ることが可能となる。

【０１３６】また、情報記録媒体から再生された信号か
ら、エッジのシフト量が最も大きいシフト位置にある基
準ピットに対応する信号を減算するようにしたので、情
報記録媒体自体の局部的な特性のバラツキの影響を受け
ずに、データを正確に読み取ることが可能になる。

【０１３７】また、情報記録媒体から再生された信号か
ら、エッジのシフト量が最も小さいシフト位置と、最も
大きいシフト位置にある基準ピットに対応する信号を減
算するようにしたので、情報記録媒体の個々のバラツキ
や、内部の局部的なバラツキに拘らず、データを正確に
読み取ることが可能になる。

【０１３８】また、教育ピットを形成するようにしたの
で、情報記録媒体や再生装置の特性のバラツキに影響さ
れずに、記録データを正確に再生することが可能にな
る。

【０１３９】また、教育データをデータピットから離間
して形成するようにしたので、教育データが記録データ
により影響を受けることが軽減される。

【０１４０】また、シフト量が最も小さいシフト位置の
エッジを有する基準ピットを、データピット以外の所定
の位置に記録するようにしたので、個々にバラツキがあ
った場合においても、正確にデータを読み取ることが可
能な情報記録媒体を実現することができる。

【０１４１】また、シフト量が最も大きいシフト位置の
エッジを有する基準ピットを、データピット以外の所定
の位置に記録するようにしたので、局部的に特性のバラ
ツキがあった場合においても、データを正確に読み取る
ことが可能な情報記録媒体を実現することができる。

【０１４２】また、シフト量が最も小さいシフト位置の
エッジと、シフト量が最も大きいシフト位置のエッジを
有する基準ピットを、データピット以外の所定の位置に
記録するようにしたので、個々のバラツキや、局部的な
バラツキに拘らず、データを正確に読み取ることが可能
な情報記録媒体を実現することができる。

【０１４３】さらに、本発明による情報記録装置によれ
ば、記録されるピットの長さのダイナミックレンジが低
く、このため記録時における蓄熱効果等の影響は、ほと
んど無視することができ、高記録密度で記録した場合に
おいても良好な信号特性が得られる。

【図面の簡単な説明】

【図１】本発明の情報記録媒体のデータ領域とサーボ領
域の構成を説明する図である。

【図２】本発明の情報記録媒体における情報ピットの構
成例を説明する図である。

【図３】本発明の情報記録媒体における情報ピットの構
成例を説明する図である。

【図４】本発明の情報記録媒体のトラック間の位相を説
明する図である。

【図５】本発明の情報再生装置を応用した光ディスク再
生装置の一実施例の構成を示すブロック図である。

【図６】図５の実施例におけるＰＬＬ回路７の構成例を
示すブロック図である。

【図７】図５の実施例における二次元デコーダ１１の構
成例を示すブロック図である。

【図８】図５の実施例におけるバイアス除去回路１０と
二次元デコーダ１１の構成例を示すブロック図である。

【図９】隣接するエッジの符号間干渉を説明する図であ
る。

【図１０】図８のＲＡＭ２３における基準点のマッピン
グの原理を説明する図である。

【図１１】隣接するエッジの影響を示す関数を説明する
図である。

【図１２】隣接するエッジの影響と線密度の関係を説明
する図である。

【図１３】図８の実施例におけるサーボ領域の動作を説
明するタイミングチャートである。

【図１４】図８のＲＡＭ２３における基準点のマッピン
グを説明する図である。

【図１５】図８のＲＡＭ２３における他の記憶点に対す
る基準点のマッピングを説明する図である。

【図１６】図８のＲＡＭ２３における全ての記憶点に対
する基準点のマッピング状態を説明する図である。

【図１７】図８のコントローラ１５によるマッピング処
理の手順を説明するためのフローチャートである。

【図１８】図８の実施例におけるデータ領域における動
作を説明するタイミングチャートである。

【図１９】図５の実施例により実現されるエラーレート
を説明する図である。

【図２０】情報記録ピットの他の構成例を説明する図で
ある。

【図２１】情報記録ピットを図２０に示すように構成し
た場合におけるサーボ領域の構成例を示す図である。

【図２２】本発明の情報再生装置を応用した光ディスク
再生装置の他の実施例の構成を示すブロック図である。

【図２３】図２２の実施例の動作を説明するタイミング
チャートである。

【図２４】図２２におけるゲイン可変アンプ６３，６６
の出力のレベルの変化を説明する図である。

【図２５】図２２の実施例において実現されるエラーの
発生状況を説明する図である。

【図２６】本発明の情報再生装置を応用した光ディスク
再生装置のさらに他の実施例の構成を示すブロック図で
ある。

【図２７】図２６のディフェクト除去回路７３の動作を
説明する図である。

【図２８】図２６のディフェクト除去回路７３の構成例
を示すブロック図である。

【図２９】図２６のコントローラ１０４における演算を
説明するテーブルの図である。

【図３０】図２６のゲイン可変アンプ６３，６６の出力
のディフェクトによる影響を説明する図である。

【図３１】教育データと再生データとの最小距離を求め
る他の構成例を示すブロック図である。

【図３２】本発明の情報記録装置を応用した光ディスク
製造装置の一実施例の構成を示すブロック図である。

【図３３】従来の光ディスクにおけるデータ記録方法を
説明する図である。

【図３４】従来の光ディスクにおけるデータ再生方法を
説明する図である。

【符号の説明】

Ｔｓ…シフト期間 ｔｒ…立ち上り期間（過渡期間） ｔｆ…立ち下り期間（過渡期間） １…光ディスク（情報記録媒体） ３…ピックアップ（光学検出系） ７…ＰＬＬ回路（クロック生成手段） ９…Ａ／Ｄ変換回路（レベル検出手段） １０…バイアス除去回路 １１…二次元デコーダ（判定手段） １５…コントローラ（判定手段） ２１，２２…遅延回路 ２３…ＲＡＭ ３１，３２，４１，４３…ラッチ回路 ６０…ゲイン調整回路 ６３，６６…ゲイン可変アンプ ７１，７２…ＦＩＦＯ ７３，７４…ディフェクト除去回路 ８１，８３…ＦＩＦＯ ８２，８４…ディフェクト除去回路

フロントページの続き (56)参考文献 特許3068105（ＪＰ，Ｂ２) 特許3147255（ＪＰ，Ｂ２) 特表 平６−507513（ＪＰ，Ａ) 米国特許4873680（ＵＳ，Ａ) 国際公開93／16467（ＷＯ，Ａ１) Ｈ．Ｈ．Ｈｏｐｋｉｎｓ，Ｄｉｆｆｒ ａｃｔｉｏｎ ｔｈｅｏｒｙ ｏｆ ｌ ａｓｅｒ ｒｅａｄ−ｏｕｔ ｓｙｓｔ ｅｍｓ ｆｏｒ ｏｐｔｉｃａｌ ｖｉ ｄｅｏ ｄｉｓｃｓ，Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｏｐｔｉｃａｌ Ｓｏｃ ｉｅｔｙ ｏｆ Ａｍｅｒｉｃａ，米 国，Ｖｏｌ．69，Ｎｏ．１，ｐｐ．４− 24 Ｓｈｉｇｅｏ Ｋｕｂｏｔａ，Ａｐｌ ａｎａｔｉｃ ｃｏｎｄｉｔｉｏｎ ｒ ｅｑｕｉｒｅｄ ｔｏ ｒｅｐｒｏｄｕ ｃｅ ｊｉｔｔｅｒ−ｆｒｅｅ ｓｉｇ ｎａｌｓ ｉｎ ａｎ ｏｐｔｉｃａｌ ｄｉｇｉｔａｌ ｄｉｓｋ ｓｙｓｔ ｅｍ，Ａｐｐｌｉｅｄ Ｏｐｔｉｃｓ, Ｖｏｌ．26，Ｎｏ．18，ｐｐ．3961− 3973 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 7/00 - 7/013 G11B 7/24

Claims (41)

(57)【特許請求の範囲】
1. 【請求項１】 ピット列に沿って光ビームで走査して各
   ピットに応じた再生信号を得る光学検出系によって前記
   各ピットに記録された情報が再生される情報記録媒体に
   おいて、 前記光学検出系の伝達特性に応じて決まる前記再生信号
   の立ち上り期間または立ち下り期間よりも小なる所定期
   間内で、情報ピットのエッジ位置を、所定の基準位置か
   ら、記録すべきディジタル情報に応じてステップ状にシ
   フトさせたことを特徴とする情報記録媒体。
2. 【請求項２】 前記情報ピットの前端および後端のエッ
   ジ位置を、所定の基準位置から、記録すべきディジタル
   情報に応じてステップ状にシフトさせたことを特徴とす
   る請求項１に記載の情報記録媒体。
3. 【請求項３】 前記情報ピットは光ビームの反射面に物
   理的な凹部または凸部として形成されていることを特徴
   とする請求項１に記載の情報記録媒体。
4. 【請求項４】 前記情報ピットは光磁気膜の部分的な磁
   化の反転によって形成されていることを特徴とする請求
   項１に記載の情報記録媒体。
5. 【請求項５】 前記光学検出系に対して線速度一定で相
   対移動する場合に、前記情報ピットが一定距離間隔で配
   列されていることを特徴とする請求項１に記載の情報記
   録媒体。
6. 【請求項６】 前記光学検出系に対して所定の回転中心
   を軸に角速度一定で相対移動する場合に、前記情報ピッ
   トが中心角に関して一定角度間隔で配列されていること
   を特徴とする請求項１に記載の情報記録媒体。
7. 【請求項７】 前記所定の基準位置は、前記情報ピット
   の中心位置に対応して設定されていることを特徴とする
   請求項１に記載の情報記録媒体。
8. 【請求項８】 前記情報ピットのピット列に挿入され、
   その挿入位置に対応して予め設定された教育データに応
   じて、エッジ位置が前記所定の基準位置からステップ状
   にシフトされた教育ピットを具備することを特徴とする
   請求項１に記載の情報記録媒体。
9. 【請求項９】 前記教育ピットのピット列方向に隣接す
   る一対のエッジ位置が、前記挿入位置に対応して予め設
   定された一対の教育データに応じて、前記所定の基準位
   置からステップ状に各々シフトされていることを特徴と
   する請求項８に記載の情報記録媒体。
10. 【請求項１０】 前記一対の教育データとして、想定し
    得る全ての組み合わせが、前記挿入位置に対応して予め
    設定され、これら全ての組み合わせの教育データに対応
    する教育ピットを、前記情報ピットのピット列の挿入位
    置に順次挿入配置したことを特徴とする請求項９に記載
    の情報記録媒体。
11. 【請求項１１】 前記教育データの教育ピットは、前記
    情報ピットから少なくとも１個のダミーピットを介在さ
    せた位置に配置されていることを特徴とする請求項８、
    ９又は１０に記載の情報記録媒体。
12. 【請求項１２】 前記教育ピットは、前記情報ピットに
    隣接する位置に配置されている場合においては、前記情
    報ピットに対向するエッジと反対側のエッジが、前記教
    育データに応じてステップ状にシフトしていることを特
    徴とする請求項８、９又は１０に記載の情報記録媒体。
13. 【請求項１３】 前記情報ピットのピット列に挿入さ
    れ、エッジ位置のシフト量が最小値に設定された基準ピ
    ットを具備することを特徴とする請求項１、８、９又は
    １０に記載の情報記録媒体。
14. 【請求項１４】 前記基準ピットのピット列方向に隣接
    する一対のエッジ位置のシフト量が共に最小値に設定さ
    れていることを特徴とする請求項１３に記載の情報記録
    媒体。
15. 【請求項１５】 前記情報ピットのピット列に挿入さ
    れ、エッジ位置のシフト量が最大値に設定された基準ピ
    ットを具備することを特徴とする請求項１、８、９又は
    １０に記載の情報記録媒体。
16. 【請求項１６】 前記基準ピットのピット列方向に隣接
    する一対のエッジ位置のシフト量が共に最大値に設定さ
    れていることを特徴とする請求項１５に記載の情報記録
    媒体。
17. 【請求項１７】 前記情報ピットのピット列に挿入さ
    れ、各々のエッジ位置のシフト量が最小値と最大値に設
    定された一対の基準ピットを具備することを特徴とする
    請求項１、８、９又は１０に記載の情報記録媒体。
18. 【請求項１８】 前記２個の基準ピットのエッジ位置の
    内、ピット列方向に隣接する一対のエッジ位置のシフト
    量が共に最小値に設定されていると共に、ピット列方向
    に隣接する他の一対のエッジ位置のシフト量が共に最大
    値に設定されていることを特徴とする請求項１７に記載
    の情報記録媒体。
19. 【請求項１９】 ピット列に沿って光ビームで走査する
    光学検出系によって記録情報が再生される情報記録媒体
    に、前記光学検出系の伝達特性に応じて決まる再生信号
    の立ち上り期間または立ち下り期間よりも小なる所定期
    間内で、情報ピットのエッジ位置を、所定の基準位置か
    らステップ状にシフトして、ディジタル情報を記録する
    記録手段を具備することを特徴とする情報記録装置。
20. 【請求項２０】 前記記録手段は、前記情報ピットのピ
    ット列に挿入され、その挿入位置に対応して予め設定さ
    れた教育データに応じて、エッジ位置が前記所定の基準
    位置からステップ状にシフトされた教育ピットを前記情
    報記録媒体に記録することを特徴とする請求項１９に記
    載の情報記録装置。
21. 【請求項２１】 前記記録手段は、前記情報ピットのピ
    ット列に挿入され、エッジ位置のシフト量が最小値に設
    定された基準ピットを前記情報記録媒体に記録すること
    を特徴とする請求項１９又は２０に記載の情報記録装
    置。
22. 【請求項２２】 前記記録手段は、前記情報ピットのピ
    ット列に挿入され、エッジ位置のシフト量が最大値に設
    定された基準ピットを前記情報記録媒体に記録すること
    を特徴とする請求項１９又は２０に記載の情報記録装
    置。
23. 【請求項２３】 前記記録手段は、前記情報ピットのピ
    ット列に挿入され、各々のエッジ位置のシフト量が最小
    値と最大値に設定された一対の基準ピットを前記情報記
    録媒体に記録することを特徴とする請求項１９又は２０
    に記載の情報記録装置。
24. 【請求項２４】 ピット列に沿って光ビームで走査する
    光学検出系の伝達特性に応じて決まる再生信号の立ち上
    り期間または立ち下り期間よりも小なる所定期間内で、
    情報ピットのエッジ位置を、所定の基準位置からステッ
    プ状にシフトして、ディジタル情報を記録した情報記録
    媒体から記録情報を再生する情報再生装置において、 前記光学検出系から得られる再生信号に基づいて、前記
    基準位置に対して位相的に同期したクロックを生成する
    クロック生成手段と、 前記クロックで規定されるタイミングで、前記再生信号
    の立ち上り期間または立ち下り期間における再生レベル
    を検出するレベル検出手段と、 前記再生レベルに基づいて前記情報ピットのエッジ位置
    のシフト量に対応する記録情報を判定する判定手段とを
    具備することを特徴とする情報再生装置。
25. 【請求項２５】 前記クロック生成手段は、前記シフト
    期間の中央に相当するタイミングでクロックを生成する
    ことを特徴とする請求項２４に記載の情報再生装置。
26. 【請求項２６】 前記クロック生成手段は、前記情報記
    録媒体のサーボ領域に記録された前記所定の基準位置を
    示す基準ピットから前記光学検出系を介して得られる再
    生信号に基づいて、前記基準位置に対して位相的に同期
    したクロックを生成することを特徴とする請求項２４に
    記載の情報再生装置。
27. 【請求項２７】 前記レベル検出手段は、前記クロック
    で規定されるサンプルタイミングで前記再生信号をアナ
    ログ／ディジタル変換することによって、前記再生レベ
    ルを検出するＡ／Ｄ変換回路によって構成されているこ
    とを特徴とする請求項２４に記載の情報再生装置。
28. 【請求項２８】 前記Ａ／Ｄ変換回路は、前記情報ピッ
    トのエッジ位置のシフト量で示されるビット数よりも多
    いビット数のディジタルデータに変換することを特徴と
    する請求項２７に記載の情報再生装置。
29. 【請求項２９】 前記判定手段は、前記情報ピットのピ
    ット列に対する挿入位置に応じて予め設定された教育デ
    ータがピット列方向に隣接するエッジ位置の各々のシフ
    ト量として設定された教育ピットから、前記レベル検出
    手段によって順次検出される再生レベルによって規定さ
    れる基準点と、前記情報ピットから順次検出される再生
    レベルによって規定される情報点とに基づいて、前記情
    報ピットのピット列方向に隣接するエッジ位置の各々の
    シフト量に対応した記録情報を判定することを特徴とす
    る請求項２４に記載の情報再生装置。
30. 【請求項３０】 前記判定手段は、前記挿入位置に応じ
    て予め設定された一対の教育データが、前記一対のエッ
    ジ位置の各々のシフト量として設定された教育ピットか
    ら、前記レベル検出手段によって検出された一対の再生
    レベルによって規定される基準点を学習し、この基準点
    と、前記情報ピットから検出される一対の再生レベルに
    よって規定される情報点とに基づいて、前記情報ピット
    のピット列方向に隣接する一対のエッジ位置の各々のシ
    フト量に対応した一対の記録情報を判定することを特徴
    とする請求項２４に記載の情報再生装置。
31. 【請求項３１】 前記一対の教育データが設定された教
    育ピットから検出された一対の再生レベルの内、一方の
    再生レベルを上位アドレスとし、他方の再生レベルを下
    位アドレスとすることによって規定されるアドレスを基
    準点とし、この基準点に前記一対の教育データが復号デ
    ータとして格納される記憶手段を具備し、前記判定手段
    は、前記情報ピットから検出される一対の再生レベルの
    内、一方の再生レベルを上位アドレスとし、他方の再生
    レベルを下位アドレスとすることによって規定されるア
    ドレスを情報点とし、この情報点に対応する前記記憶手
    段のアドレスに格納されている一対の復号データを、記
    録情報として判定することを特徴とする請求項２４に記
    載の情報再生装置。
32. 【請求項３２】 前記判定手段は、前記記憶手段の各基
    準点に格納されている復号データの内、前記情報点に最
    も近い基準点に格納されている復号データを、記録情報
    と見做して判定することを特徴とする請求項３１に記載
    の情報再生装置。
33. 【請求項３３】 前記教育データが設定された教育ピッ
    トから検出された再生レベルによって規定される前記記
    憶手段のアドレスを基準点とし、この基準点に前記教育
    データを復号データとして格納するマッピング処理を行
    うマッピング手段を具備することを特徴とする請求項３
    １又は３２に記載の情報再生装置。
34. 【請求項３４】 前記マッピング手段は、前記記憶手段
    の各記憶点の内、前記基準点以外の各記憶点に、前記各
    記憶点に最も近い基準点に格納されてる復号データを各
    々格納することを特徴とする請求項３３に記載の情報再
    生装置。
35. 【請求項３５】 前記記憶手段は、随時書き込み／読み
    出し可能な半導体メモリによって構成されていることを
    特徴とする請求項３１、３２、３３又は３４に記載の情
    報再生装置。
36. 【請求項３６】 前記レベル検出手段によって検出され
    た再生レベルから、エッジ位置のシフト量が最小値に設
    定された基準ピットから検出された再生レベルを減算す
    るバイアス除去手段を具備することを特徴とする請求項
    ２４、２５、２６、２７、２８、２９、３０、３１、３
    ２、３３、３４又は３５に記載の情報再生装置。
37. 【請求項３７】 前記バイアス除去手段は、エッジ位置
    のシフト量が最小値に設定された複数の基準ピットから
    検出された複数の再生レベルの内、最大値と最小値を除
    く各値の平均値を、前記レベル検出手段によって検出さ
    れた再生レベルから減算するディフェクト除去機能を有
    することを特徴とする請求項３６に記載の情報再生装
    置。
38. 【請求項３８】 エッジ位置のシフト量が最大値に設定
    された基準ピットから検出された再生レベルが所定の目
    標値となるように、前記レベル検出手段によって検出さ
    れた再生レベルのゲインを調整するゲイン調整手段を具
    備することを特徴とする請求項２４、２５、２６、２
    ７、２８、２９、３０、３１、３２、３３、３４又は３
    ５に記載の情報再生装置。
39. 【請求項３９】 前記ゲイン調整手段は、エッジ位置の
    シフト量が最大値に設定された複数の基準ピットから検
    出された複数の再生レベルの内、最大値と最小値を除く
    各値の平均値が所定の目標値となるように、前記レベル
    検出手段によって検出された再生レベルのゲインを調整
    するディフェクト除去機能を有することを特徴とする請
    求項３８に記載の情報再生装置。
40. 【請求項４０】 前記レベル検出手段によって検出され
    た再生レベルから、エッジ位置のシフト量が最小値に設
    定された基準ピットから検出された再生レベルを減算す
    るバイアス除去手段と、エッジ位置のシフト量が最大値
    に設定された基準ピットから検出された再生レベルが所
    定の目標値となるように、前記バイアス除去手段から出
    力された再生レベルのゲインを調整するゲイン調整手段
    とを具備することを特徴とする請求項２４、２５、２
    ６、２７、２８、２９、３０、３１、３２、３３、３４
    又は３５に記載の情報再生装置。
41. 【請求項４１】 前記バイアス除去手段は、エッジ位置
    のシフト量が最小値に設定された複数の基準ピットから
    検出された複数の再生レベルの内、最大値と最小値を除
    く各値の平均値を、前記レベル検出手段によって検出さ
    れた再生レベルから減算するディフェクト除去機能を有
    すると共に、前記ゲイン調整手段は、エッジ位置のシフ
    ト量が最大値に設定された複数の基準ピットから検出さ
    れた複数のレベルの内、最大値と最小値を除く各値の平
    均値が所定の目標値となるように、前記レベル検出手段
    によって検出された再生レベルのゲインを調整するディ
    フェクト除去機能を有することを特徴とする請求項４０
    に記載の情報再生装置。