JP3272317B2 - Error detection apparatus and method - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、ＤＶＤ等の記録媒体か
らデータを再生するために用いられる誤り検出装置およ
びその方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error detecting apparatus and a method for reproducing data from a recording medium such as a DVD.

【０００２】[0002]

【従来の技術】例えば、ＤＶＤにおいては、データは、
誤り訂正符号（ＥＣＣ）を付加されて記録され、ＤＶＤ
から読み出したデータは、ＥＣＣブロックと呼ばれる単
位ごとに誤り訂正処理される。例えば、特開平７−２３
０３８８号公報、特開平５−３１５９７４号公報および
特開平７−５０５９５号公報は、記録媒体等から得られ
たデータに対して、誤り訂正を行う装置・方法を開示す
る。2. Description of the Related Art For example, in a DVD, data is
Recorded with error correction code (ECC) added, DVD
The data read from is subjected to error correction processing in units called ECC blocks. For example, JP-A-7-23
Japanese Patent Application Laid-Open Nos. 0388, 5-315974 and 7-50595 disclose devices and methods for performing error correction on data obtained from a recording medium or the like.

【０００３】例えば、ＤＶＤからデータを読み出す場
合、バーストエラーに関して規格化されている誤り訂正
能力を実現するためには、データに付加された誤り訂正
符号を、その能力の限界まで用いて誤り訂正処理を行わ
なければならない。誤り訂正符号を、能力の限界まで用
いて誤り訂正処理を行うと、誤訂正の発生確率が高くな
るので、誤訂正の発生を検出する必要がある。For example, when reading data from a DVD, in order to realize an error correction capability standardized with respect to a burst error, an error correction code added to data is used up to the limit of the error correction process. Must be done. If the error correction process is performed using the error correction code up to the limit of the capability, the probability of the occurrence of the erroneous correction increases. Therefore, it is necessary to detect the occurrence of the erroneous correction.

【０００４】この誤訂正の検出のためには、ＥＤＣと呼
ばれる方法が用いられる。このＥＤＣの処理は、従来、
誤り訂正処理が完了した後に、ＥＣＣブロックをバッフ
ァから読み出して、スクランブルの解除、ＥＤＣの値の
計算、読み込まれたＥＤＣと計算されたＥＤＣとの値の
比較、および、誤訂正の判定という手順で行われてき
た。この手順でＥＤＣ処理を行うと、ＥＣＣブロックを
バッファから読み出さなければならない等、処理のオー
バーヘッドが大きく、処理時間が長くなってしまう。[0004] To detect this erroneous correction, a method called EDC is used. This EDC process is conventionally
After the error correction processing is completed, the ECC block is read out from the buffer, descrambled, the EDC value is calculated, the value of the read EDC is compared with the calculated EDC, and the error correction is determined. Has been done. If the EDC processing is performed in this procedure, the processing overhead is large, for example, the ECC block must be read from the buffer, and the processing time becomes long.

【０００５】[0005]

【発明が解決しようとする課題】本発明は、上述した従
来技術の問題点に鑑みてなされたものであり、処理にお
けるオーバーヘッドが少なく、短い処理時間で誤訂正を
検出し、誤り訂正を行うことができる誤り検出装置およ
びその方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and has an object to perform error correction by detecting an erroneous correction in a short processing time with a small processing overhead. It is an object of the present invention to provide an error detection device and a method therefor.

【０００６】[0006]

【課題を達成するための手段】［誤り検出装置］上記目
的を達成するために、本発明にかかる誤り検出装置は、
誤り訂正の対象となるＥＣＣブロックに生じた誤りを検
出する誤り検出装置であって、前記ＥＣＣブロックは、
それぞれ誤り検出符号（ＥＤＣ）が付加された１つ以上
のＥＤＣブロックに対して、誤り訂正符号（ＥＣＣ）が
付加されることにより生成され、前記ＥＣＣブロックに
含まれ、それぞれ前記ＥＣＣを含むデータ系列それぞれ
に対して、データ系列それぞれに含まれる前記ＥＣＣを
用いて誤りの値を算出する誤り値算出手段と、前記デー
タ系列の誤りの値が算出されるたびに、算出された誤り
の値に応じて前記ＥＤＣのシンドロームの値を修正する
ＥＤＣシンドローム修正手段と、修正された前記ＥＤＣ
のシンドロームに基づいて、前記ＥＤＣブロックにおけ
る誤の発生を検出する誤り検出手段とを有する。[Means for Achieving the Object] [Error Detecting Apparatus] To achieve the above object, an error detecting apparatus according to the present invention comprises:
An error detection device for detecting an error occurring in an ECC block to be corrected, wherein the ECC block comprises:
A data sequence that is generated by adding an error correction code (ECC) to one or more EDC blocks to which an error detection code (EDC) is added, is included in the ECC block, and includes a data sequence including the ECC, respectively. Error value calculating means for calculating an error value using the ECC included in each of the data sequences for each of the data sequences, each time the error value of the data sequence is calculated, according to the calculated error value; EDC syndrome correcting means for correcting the value of the syndrome of the EDC by using the modified EDC
Error detecting means for detecting the occurrence of an error in the EDC block based on the syndrome (1).

【０００７】好適には、前記ＥＤＣブロックは、１つ以
上の行と１つ以上の列から構成され、前記誤り訂正符号
は、前記ＥＤＣブロックの行または列それぞれに対して
付加され、前記データ系列は、それぞれ前記ＥＤＣブロ
ックの１行または１列、および、およびこのＥＤＣブロ
ックの１行または１列に対して付加されたＥＣＣとを含
み、前記誤り値算出手段は、前記データ系列を１つずつ
処理して誤りの値を算出し、前記ＥＤＣシンドローム修
正手段は、所定のＥＤＣシンドロームの初期値を、前記
誤りの値が算出されるたびに、順次、修正し、前記誤り
検出手段は、１つの前記ＥＤＣブロックに対応するデー
タ系列に対する誤りの値の算出が終わるたびに、前記修
正されたＥＤＣシンドロームに基づいて、当該ＥＤＣブ
ロックにおける誤りの発生を検出する。Preferably, the EDC block is composed of one or more rows and one or more columns, and the error correction code is added to each of the rows or columns of the EDC block, Includes one row or one column of the EDC block, and an ECC added to one row or one column of the EDC block, respectively, and the error value calculating unit converts the data sequence one by one. The EDC syndrome correction means sequentially corrects the initial value of the predetermined EDC syndrome every time the error value is calculated, and the error detection means calculates one error value. Each time the calculation of the error value for the data sequence corresponding to the EDC block is completed, the error in the EDC block is determined based on the corrected EDC syndrome. To detect the occurrence.

【０００８】好適には、前記ＥＤＣシンドローム修正手
段は、前記データ系列それぞれの一定の位置に一定の誤
りが生じている場合のＥＤＣシンドロームを前記初期値
とし、算出された前記誤りの値に応じて、前記初期値を
順次、修正する。Preferably, the EDC syndrome correcting means sets an EDC syndrome when a certain error occurs at a certain position of each of the data series as the initial value, and according to the calculated error value. , Are sequentially corrected.

【０００９】好適には、前記ＥＤＣブロックそれぞれの
ＥＤＣを算出するＥＤＣ算出手段を有し、前記誤り検出
手段は、１つの前記ＥＤＣブロックに対応するデータ系
列に対する誤りの値の算出が終了するたびに、前記算出
されたＥＤＣと、修正された前記ＥＤＣシンドロームと
を比較して、当該ＥＤＣブロックにおける誤りの発生を
検出する。Preferably, the apparatus further comprises EDC calculating means for calculating EDC of each of the EDC blocks, wherein the error detecting means is provided each time calculation of an error value for a data sequence corresponding to one of the EDC blocks is completed. , And compares the calculated EDC with the corrected EDC syndrome to detect the occurrence of an error in the EDC block.

【００１０】［誤り訂正装置の作用］本発明にかかる誤
り訂正装置は、例えば、ＤＶＤに記録されるデータブロ
ックのように、まず、誤り検出に用いられるＥＤＣが付
加された複数のＥＤＣブロックに対して、さらに、２種
類のパリティＰＩ，ＰＯ（積符号；ＥＣＣ）を付加した
ＥＣＣブロックに対する誤り検出に用いられる。以下、
ＥＤＣが、ＥＤＣブロックの所定の位置に、パリティＰ
Ｉと同じ行方向に付加される場合を例として説明する。[Effects of Error Correction Device] The error correction device according to the present invention firstly applies to a plurality of EDC blocks to which EDC used for error detection is added, such as a data block recorded on a DVD. Further, it is used for error detection for an ECC block to which two types of parity PI and PO (product code; ECC) are added. Less than,
The EDC stores the parity P in a predetermined position of the EDC block.
A case in which they are added in the same row direction as I will be described as an example.

【００１１】［誤り値算出手段］誤り値算出手段は、Ｅ
ＣＣブロックから、ＥＤＣ１行分と、この行に付加され
たパリティＰＩとを含むデータ系列を、順次、取り出
し、取り出したデータ系列それぞれに対して、パリティ
ＰＩ用いて、ＥＤＣブロック１行分に対して誤りの検出
処理および誤りの大きさ（誤り値）の算出処理を行う。[Error Value Calculating Means]
From the CC block, a data sequence including one row of EDC and a parity PI added to this row are sequentially extracted, and for each of the extracted data series, a parity PI is used to obtain one row of EDC block. An error detection process and an error magnitude (error value) calculation process are performed.

【００１２】［ＥＤＣシンドローム修正手段］ＥＤＣシ
ンドローム修正手段は、まず、ＥＤＣブロックの各行の
一定の位置に一定の大きさの誤りが生じている場合のＥ
ＤＣシンドロームを初期値に設定する。さらに、ＥＤＣ
シンドローム修正手段は、誤り値算出手段が、データ系
列それぞれの誤りの値を計算するたびに、誤りの値に応
じて、上記初期値を順次、修正する。[EDC Syndrome Correction Means] The EDC syndrome correction means first performs EDC syndrome correction when a certain size error occurs at a certain position in each row of the EDC block.
Set DC syndrome to initial value. In addition, EDC
Each time the error value calculation means calculates the error value of each data sequence, the syndrome correction means sequentially corrects the initial value according to the error value.

【００１３】［ＥＤＣ算出手段］ＥＤＣ算出手段は、Ｅ
ＤＣブロック全体のＥＤＣシンドロームを算出する。[EDC calculation means] The EDC calculation means
Calculate the EDC syndrome of the entire DC block.

【００１４】［誤り検出手段］誤り検出手段は、誤り値
検出手段が、ＥＤＣブロックに含まれる全ての行につい
て、誤り検出処理および誤りの大きさの算出処理を終了
すると、ＥＤＣ算出手段が算出したＥＤＣシンドローム
と、ＥＤＣシンドローム修正手段が修正したＥＤＣシン
ドロームとを比較し、一致していない場合に誤りを検出
する。この誤り検出は、誤り訂正処理に用いられる。[Error Detecting Means] When the error value detecting means completes the error detecting processing and the error magnitude calculating processing for all the rows included in the EDC block, the EDC calculating means calculates the error. The EDC syndrome is compared with the EDC syndrome corrected by the EDC syndrome correction unit, and an error is detected if they do not match. This error detection is used for error correction processing.

【００１５】［データ誤り検出方法］誤り訂正の対象と
なるＥＣＣブロックに生じた誤りを検出する誤り検出方
法であって、前記ＥＣＣブロックは、それぞれ誤り検出
符号（ＥＤＣ）が付加された１つ以上のＥＤＣブロック
に対して、誤り訂正符号（ＥＣＣ）が付加されることに
より生成され、前記ＥＣＣブロックに含まれ、それぞれ
前記ＥＣＣを含むデータ系列それぞれに対して、データ
系列それぞれに含まれる前記ＥＣＣを用いて誤りの値を
算出し、前記データ系列の誤りの値が算出されるたび
に、算出された誤りの値に応じて前記ＥＤＣのシンドロ
ームの値を修正し、修正された前記ＥＤＣのシンドロー
ムに基づいて、前記ＥＤＣブロックにおける誤の発生を
検出する。[Data Error Detection Method] An error detection method for detecting an error occurring in an ECC block to be corrected, wherein each of the ECC blocks includes one or more error detection codes (EDC). The ECC block is generated by adding an error correction code (ECC) to the EDC block and included in the ECC block. For each data sequence including the ECC, the ECC included in the data sequence is represented by Calculating an error value using the EDC, and each time an error value of the data series is calculated, correcting the value of the syndrome of the EDC according to the calculated value of the error. Based on this, the occurrence of an error in the EDC block is detected.

【００１６】[0016]

【発明の実施の形態】以下、本発明の実施形態を説明す
る。まず、本発明にかかる誤り訂正装置１の理解を容易
にするために、ＥＣＣブロック、符号化、誤りが存在す
るか否か（誤りの存在性）の判断、誤り位置、誤り位置
方程式およびチェーンサーチ(Chien Search)等の事項に
ついて説明する。Embodiments of the present invention will be described below. First, in order to facilitate understanding of the error correction apparatus 1 according to the present invention, an ECC block, coding, determination of whether an error exists (error existence), an error position, an error position equation, and a chain search. (Chien Search) and other items will be described.

【００１７】［ＥＣＣブロック］図１は、ＤＶＤに記録
されるデータを生成する処理（Ｓ１０）を示す図であ
る。図２は、図１に示したデータユニット１（ＥＤＣブ
ロック）を示す図である。図３は、図１に示したＥＣＣ
ブロックを示す図である。[ECC Block] FIG. 1 is a diagram showing a process (S10) for generating data to be recorded on a DVD. FIG. 2 is a diagram showing the data unit 1 (EDC block) shown in FIG. FIG. 3 shows the ECC shown in FIG.
It is a figure showing a block.

【００１８】図１に示すように、ホストシステムから２
０４８バイトのメインデータが入力され、ＤＶＤコント
ローラから、それぞれ４バイト、２バイトおよび６バイ
トのＩＤ／ＩＥＤ（パリティ）／ＲＥＶ（リザーブエリ
ア）が入力されると、ステップ２００（Ｓ２００）の処
理において、メインデータのＩＤエリアに、ＩＤ／ＩＥ
Ｄ／ＲＥＶが付加される。As shown in FIG.
When 048-byte main data is input, and 4-byte, 2-byte, and 6-byte ID / IED (parity) / REV (reserved area) are input from the DVD controller, in the process of step 200 (S200), ID / IE in the ID area of the main data
D / REV is added.

【００１９】さらに、ステップ２０２（Ｓ２０２）にお
いて、ＥＤＣが付加され、さらに、図２に示すように、
１７２バイト×１２行（１２行×１７２列）構成のデー
タユニット１とされる。この行および列は説明の便宜を
図るための区別であって、本発明に対して本質的な意味
を有さないが、説明の明確化のために、以下、行および
列を図２および図３に示すように区別する。Further, in step 202 (S202), EDC is added, and as shown in FIG.
The data unit 1 has a structure of 172 bytes × 12 rows (12 rows × 172 columns). These rows and columns are for the sake of convenience of description and have no essential meaning to the present invention. However, for clarity of description, the rows and columns will be described below with reference to FIGS. Distinguish as shown in FIG.

【００２０】以下、図２に示したデータユニット１をＥ
ＤＣブロックと呼ぶ。図２に示すように、ＥＤＣブロッ
クは、それぞれ１７２バイトの行を１２個含み、第１行
には４バイトのＥＤＣを含み、第１行〜第１２行に２０
４８バイト（＃０〜＃２０４７）のメインデータを含
み、第１２行にはデータＩＤ／ＩＥＤ／ＲＳＶを含む。The data unit 1 shown in FIG.
Called DC block. As shown in FIG. 2, the EDC block includes 12 rows each having 172 bytes, the first row includes EDC of 4 bytes, and the first to twelfth rows include 20 rows.
It contains 48 bytes (# 0 to # 2047) of main data, and the twelfth row contains data ID / IED / RSV.

【００２１】ステップ２０４（Ｓ２０４）において、Ｅ
ＤＣブロックは、疑似乱数系列と排他的論理和を取るク
ランブル処理がなされる。ステップ２０６（Ｓ２０６）
において、スクランブル処理されたＥＤＣブロックが１
６個集められ、これら１６個のデータユニット１の列方
向、つまり、１２列×１６バイト＝１９２バイトそれぞ
れに、１６バイトのＰ０パリティ（外符号）が付加され
る。In step 204 (S204), E
The DC block is subjected to a scramble process for taking an exclusive OR with the pseudo-random number sequence. Step 206 (S206)
, The scrambled EDC block is 1
Six pieces are collected, and a 16-byte P0 parity (outer code) is added to each of the 16 data units 1 in the column direction, that is, 12 columns × 16 bytes = 192 bytes.

【００２２】さらに、これまでの処理により得られた１
７２バイト×（１９２＋１６）行構成のデータブロック
（１６個のＥＤＣブロックおよびＰ０パリティ）に、こ
のデータブロックの行方向に１０バイトのＰ１パリティ
（内符号）が付加される。このように、ＥＤＣブロック
に付加されるＰ０，Ｐ１パリティは、積符号とも呼ばれ
る。Further, the 1 obtained by the above processing is
A 10-byte P1 parity (inner code) is added to a data block (16 EDC blocks and P0 parity) having a structure of 72 bytes × (192 + 16) rows in the row direction of the data block. As described above, the P0 and P1 parities added to the EDC block are also called product codes.

【００２３】以上のように１８２バイト×１３行に拡張
されたＥＤＣブロックはセクタとも呼ばれ、１６セクタ
が、図３に示す（１７２＋１０）バイト×（１９２＋１
６）行構成のＥＣＣブロックを構成し、このＥＣＣブロ
ックが、ＤＶＤに対する記録・再生の最小単位とされ
る。The EDC block extended to 182 bytes × 13 rows as described above is also called a sector, and 16 sectors are (172 + 10) bytes × (192 + 1) shown in FIG.
6) An ECC block having a row configuration is configured, and this ECC block is a minimum unit for recording / reproducing on a DVD.

【００２４】［符号化処理］ＥＤＣブロックに対してパ
リティＰＯ，ＰＩを付加する符号化処理をさらに説明す
る。ＤＶＤでは、ガロア体ＧＦ（２⁸）上で定義される
リードソロモン符号が誤り訂正符号として用いられる。
このリードソロモン符号では、データ系列を、８ビット
（１バイト）ずつシンボルに区切って、このシンボルに
対して所定の計算手続きを行うことによりパリティを生
成し、このパリティをデータ系列に付加する。パリティ
を付加されたデータ系列は、符号語と呼ばれる。[Encoding process] The encoding process for adding the parity PO and PI to the EDC block will be further described. In a DVD, a Reed-Solomon code defined on a Galois field GF (2 ⁸ ) is used as an error correction code.
In the Reed-Solomon code, a data sequence is divided into symbols by 8 bits (1 byte), and a predetermined calculation procedure is performed on the symbols to generate a parity, and the parity is added to the data sequence. The data sequence to which parity is added is called a codeword.

【００２５】この計算手続きは、多項式の除算として実
現され、例えば、８ビットデータ""００００００１０を
原始根αとすると、ＰＩ，ＰＯそれぞれで用いられる１
０次・１６次の除多項式は、下式１−１，１ー２で表わ
され、符号の生成多項式とも呼ばれる。データ系列に対
してＸ¹⁰を乗算し、下式１−１に示す生成多項式で除算
して得られる余りがパリティＰＩとなり、データ系列に
対してＸ¹⁶を乗算し、下式１−２に示す生成多項式で除
算して得られる余りがパリティＰＯとなる。This calculation procedure is realized as division of a polynomial. For example, if 8-bit data "" 00000010 is a primitive root α, 1 is used for each of PI and PO.
The zeroth and sixteenth order polynomials are represented by the following equations 1-1 and 1-2, and are also called code generation polynomials. The X ¹⁰ and multiplied by the data sequence, the remainder obtained by dividing the generator polynomial shown in the following formula 1-1 multiplied by X ¹⁶ against the parity PI, and the data sequence, represented by the following formulas 1-2 The remainder obtained by dividing by the generator polynomial is the parity PO.

【００２６】[0026]

【数１】 ＰＩ：（ｘ−α⁰）・（ｘ−α¹）・・・（ｘ−α⁹） （１−１） ＰＯ：（ｘ−α⁰）・（ｘ−α¹）・・・（ｘ−α¹⁵） （１−２）[Number 1] ^{PI: (x-α 0)} · (x-α 1) ··· (x-α 9) (1-1) PO: (x-α 0) · (x-α 1) ··・ (X-α ¹⁵ ) (1-2)

【００２７】［誤り検出］ここまで説明した符号化処理
から明らかなように、符号語（ＥＣＣブロック）におい
ては、除算の残りがパリティとしてＥＣＣブロックに付
加されている。ガロア体ＧＦ（２５６）上では、加算と
減算（ＸＯＲ）とは同じなので、除算の余りの付加は、
余りをデータ系列から減算したことに等しく、符号語を
除多項式（式１−１，１−２）で除算すると割り切れ、
余りはでない。[Error Detection] As is clear from the encoding processing described so far, in the code word (ECC block), the remainder of the division is added to the ECC block as parity. On the Galois field GF (256), addition and subtraction (XOR) are the same, so the addition of the remainder of division is
Equivalent to subtracting the remainder from the data sequence, dividing the codeword by the divisor polynomial (Equation 1-1, 1-2) is divisible,
Not too much.

【００２８】従って、符号語を除多項式で割り切れない
場合には、符号語にノイズ等に起因する誤りが生じてい
ると判定することができ、符号語を除多項式で割り切れ
るか否かが、符号語における誤りの存在性を検証するた
めの十分条件となる。Therefore, if the code word cannot be divided by the polynomial, it can be determined that an error due to noise or the like has occurred in the code word, and whether or not the code word can be divided by the polynomial is determined. This is a sufficient condition to verify the existence of an error in a word.

【００２９】［シンドローム］実際には、誤りの存在性
の検証（誤り検出）だけではなく、後述する誤り訂正で
必要となる計算値を得るために、生成多項式で割り切れ
ることを検査するのと同等な、シンドロームと呼ばれる
計算値が計算される。[Syndrome] In practice, it is equivalent to not only verifying the existence of an error (error detection) but also checking that it is divisible by a generator polynomial in order to obtain a calculation value required for error correction described later. A calculated value called a syndrome is calculated.

【００３０】シンドロームは、生成多項式の根を符号語
Ｆに代入して得られる値であって、符号語ＦがＰＩの生
成多項式で割り切れるということ（Ｆ（α⁰）＝Ｆ
（α¹）＝・・・・＝Ｆ（α⁹）＝０）は、符号語Ｆに誤
りがないことと等価である。また、符号語ＦがＰＯの生
成多項式で割り切れるということ（Ｆ（α⁰）＝Ｆ
（α¹）＝・・・・＝Ｆ（α¹⁵）＝０）は、符号語Ｆに
誤りがないことと等価である。The syndrome is a value obtained by substituting the root of the generator polynomial into the code word F, and the code word F is divisible by the generator polynomial of PI (F (α ⁰ ) = F
(Α ¹ ) =... = F (α ⁹ ) = 0) is equivalent to the codeword F having no error. Also, that the code word F is divisible by the generator polynomial of PO (F (α ⁰ ) = F
(Α ¹ ) =... = F (α ¹⁵ ) = 0) is equivalent to the codeword F having no error.

【００３１】［誤り位置］ここで、誤り位置とは、図３
に示したＥＣＣブロックにおいて、パリティＰＩの最後
のシンボルを０として、パリティＰＩから離れた位置の
シンボル（バイト）であればあるほど値が大きくなるよ
うにカウントされる値であり、誤りが生じているシンボ
ルの位置を示す。なお、誤りの大きさとは、シンボルが
誤っている場合に、誤ったシンボルの値と正しいシンボ
ルの値とを排他的論理和演算（ＸＯＲ、差分とも記す）
した結果により表わされ、例えば、位置ｎに誤りが生じ
ており（誤り位置＝ｎ）、位置ｎの誤ったシンボルの値
が"０１０１１０１０"であり、正しいシンボルの値が"
１０１００１０１"である場合には、誤りの大きさは"１
１１１１１１１"である。[Error Location] Here, the error location is defined as shown in FIG.
In the ECC block shown in (1), the last symbol of the parity PI is set to 0, and the symbol (byte) at a position farther from the parity PI is counted so that the value increases, and an error occurs. Indicates the position of the symbol. The magnitude of the error is an exclusive OR operation (XOR, also referred to as a difference) between the value of the erroneous symbol and the value of the correct symbol when the symbol is incorrect.
For example, an error occurs at the position n (error position = n), the value of the erroneous symbol at the position n is “01011010”, and the value of the correct symbol is “
10100101 ", the magnitude of the error is" 1 ".
1111111 ".

【００３２】［誤り位置方程式およびその定義域］上述
したシンドロームを用いると、所定の計算手続きによ
り、誤り位置の情報を含んだ方程式を導出することがで
きる。この多項式は、誤り位置多項式(ErrorLocator Po
lynomial)と呼ばれ、下式２のように定義される。[Error position equation and its domain] Using the above-described syndrome, an equation including error position information can be derived by a predetermined calculation procedure. This polynomial is an error locator polynomial (ErrorLocator Po
lynomial), and is defined as in Equation 2 below.

【００３３】[0033]

【数２】 （１−α^m1ｘ）・（１−α^m2ｘ）・・・（１−α^mkｘ）
＝１＋Ｐ₁ｘ＋Ｐ₂Ｘ²＋・・・＋Ｐ_kＸ^k （２） ただし、ｍ₁〜ｍ_kは誤り位置、αは原始根である。(1−α ^m1 x) · (1−α ^m2 x) (1−α ^mk x)
_{= 1 + P 1 x + P} 2 X 2 + ··· + P k X k (2) However, m ₁ ~m _k is the error position, alpha is a primitive root.

【００３４】ただし、実際には、式２の相反の下式３−
１に示す方程式が用いられることが多く、式３−１から
得られる下式３−２が誤り位置方程式として用いられ
る。However, actually, the following equation 3
Equation 1 is often used, and the following equation 3-2 obtained from equation 3-1 is used as the error location equation.

【００３５】[0035]

【数３】 （ｚ−α^m1）・（ｚ−α^m2）・・・（ｚ−α^mk） ＝ｚ^k＋Ｐ₁・ｚ^k-1＋・・・＋Ｐ_k （３−１） ｚ^k＋Ｐ₁・ｚ^k-1＋・・・＋Ｐ_k＝０ （３−２）(Z−α ^m1 ) · (z−α ^m2 ) ··· (z−α ^mk ) = z ^k + P ₁ · z ^k−1 +... + P _k (3-1) z ^k + P ₁ · z ^k-1 + ... + P _k = 0 (3-2)

【００３６】誤り位置方程式か可解である場合には、そ
の根α^m1，α^m2，・・・α^mkが得られ、これらの根の対
数値を求めることにより誤り位置ｍ₁〜ｍ_kを求めること
ができる。誤り位置方程式の根は８ビットのシンボルと
して得られ、その対数値は０〜２５４の範囲内の値にな
る。一方、パリティＰＩ，ＰＯはそれぞれ０〜１８１
（１８２−１），０〜２０７（２０８−１）の範囲内に
なるので、パリティＰＩ，ＰＯの誤り方程式の定義域
は、それぞれα⁰〜α¹⁸¹，α⁰〜α²⁰⁷となる。[0036] If it is solvable or error position equation, the roots ^{α m1, α m2, ··· α} mk is obtained, an error position m ₁ ~m _k by calculating the logarithm of these roots You can ask. The root of the error location equation is obtained as an 8-bit symbol, and its logarithmic value is a value in the range of 0 to 254. On the other hand, the parities PI and PO are 0 to 181 respectively.
(182-1), 0-207 (208-1), the domains of the error equations of the parity PI, PO are α ^{0 to} α ¹⁸¹ and α ^{0 to} α ²⁰⁷ , respectively.

【００３７】［チェーンサーチ(Chien Search)法］図４
は、チェーンサーチ法を示す図である。多くの誤りを含
む符号語の訂正には、チェーンサーチと呼ばれる方法を
用いるのが一般的である。チェーンサーチ法は、誤り位
置方程式の定義域の要素を方程式に逐次代入して、代入
の結果として得られた値が０になるか否かを調べること
により、誤り位置方程式を解いてゆく。[Chain Search Method] FIG. 4
FIG. 3 is a diagram showing a chain search method. In general, a method called a chain search is used to correct a codeword containing many errors. The chain search method solves the error location equation by sequentially substituting elements in the domain of the error location equation into the equation and checking whether or not the value obtained as a result of the substitution becomes zero.

【００３８】［本発明におけるチェーンサーチの方向］
誤り位置方程式に代入する値は、数値１（原始根αの０
乗）を初期値として、代入値に原始根αを順次、乗算す
ることにより求められるので、図４に示すように、従来
の方法によるチェーンサーチは、パリティの末尾からデ
ータの先頭方向に向かって行われるのが普通である。こ
れに対し、本発明にかかる誤り訂正装置１においては、
チェーンサーチは、図４に示すように、データの先頭か
らパリティの末尾に向かって行われ、また、誤り多項式
に代入する値が、初期値をα¹⁸¹またはα²⁰⁷として、原
始根αを順次、除算することにより求められことが特徴
となっている。[Direction of Chain Search in the Present Invention]
The value to be substituted into the error location equation is a numerical value 1 (0 of the primitive root α).
4) as an initial value, the obtained value is obtained by sequentially multiplying the substitution value by the primitive root α. Therefore, as shown in FIG. It is usually done. On the other hand, in the error correction device 1 according to the present invention,
As shown in FIG. 4, the chain search is performed from the beginning of the data to the end of the parity, and the value to be substituted into the error polynomial is, assuming that the initial value is α ¹⁸¹ or α ²⁰⁷ and the primitive root α is It is characterized by being obtained by division.

【００３９】［シンドロームと修正差分］例えば、下式
４に示すように、符号語ｃ_n，ｃ_n-1，・・・，ｃ₀に、
３つの誤りｅ_ｍ1〜ｅ_ｍ3が加わり、受信語ｄ_n，ｄ_n-1，
・・・，ｄ₀が受信された場合を考える。[0039] [syndrome and fix Differential example, as shown in the following equation 4, the codeword _{c n, c n-1,} ···, to c _0,
Joined by three errors _{e m1} to e _m3, received word d _n, d _n-1,
.., D ₀ are received.

【００４０】[0040]

【数４】 ｃ_n，ｃ_n-1・・ｃ_m1 ，・ｃ_m2，・ｃ_m3，・・，ｃ₀ ＋０ ，・・・０ ・・ｅ_m1，・ｅ_m2， ｅ_m3，・・， ０ ＝ｄ_n，ｄ_n-1，・ｄ_m1，・ｄ_m2，・ｄ_m3，・・，ｄ₀ （４）[Number 4] _{c n, c n-1 ··} c m1, · c m2, · c m3, ··, c 0 +0, ··· 0 ·· e m1, · e m2, e m3, ··, _{0 = d n, d n-} 1, · d m1, · d m2, · d m3, ··, d 0 (4)

【００４１】ここで、Ｄ（ｘ）＝ｄ_nｘⁿ＋ｄ_n-1ｘ^n-1＋
・・・＋ｄ₀、Ｃ（ｘ）＝ｃ_nｘⁿ＋ｃ_n-1ｘ^n-1＋・・・
＋ｃ₀とすると、シンドロームＳ₀〜Ｓ_kは、下式５の通
りとなる。Here, D (x) = d _n x ⁿ + d _n-1 x ^n-1 +
.. + D ₀ , C (x) = c _n x ⁿ + c _n-1 x ^n-1 +.
Assuming + c ₀ , the syndromes S _{0 to} S _k are _represented by the following Expression 5.

【００４２】[0042]

【数５】 Ｓ₀＝Ｄ（α⁰）＝Σｄ_i＝Σｃ_i＋ｅ_m1＋ｅ_m2＋ｅ_m3 Ｓ₀＝Ｄ（α¹）＝Σｄ_iαⁱ ＝Σｃ_iαⁱ ＋ｅ_m1α^m1＋ｅ_m2α^m2＋ｅ_m3α^m3 ・ ・ Ｓ_k＝Ｄ（α¹）＝Σｄ_iα^k ＝Σｃ_iα^k ＋ｅ_m1α^km1＋ｅ_m2α^km2＋ｅ_m3α^km3 ただし、ｉ＝１〜ｎ （５）Equation 5] ^{_{S 0 = D (α 0)}} = Σd i = Σc i + e m1 + e m2 + e m3 S 0 = D (α 1) = Σd i α i = Σc i α i + e m1 α m1 + e m2 α m2 ^{_{+ e m3 α m3 · · S}} k = D (α 1) = Σd i α k = Σc i α k + e m1 α km1 + e m2 α km2 + e m3 α km3 However, i = 1~n (5)

【００４３】ここで、符号語の定義より、式５におい
て、Σｃ_i〜Σｃ_iα^kの値は０になるので、シンドロー
ムＳ₀〜Ｓ_kの値は、下式６に示す通りになる。Here, according to the definition of the code word, in Equation 5, the values of Σc _{i to} Σc _i α ^k are 0, and the values of the syndromes S _{0 to} S _k are as shown in the following Equation 6.

【００４４】[0044]

【数６】 Ｓ₀＝ｅ_m1＋ｅ_m2＋ｅ_m3 Ｓ₀＝ｅ_m1α^m1＋ｅ_m2α^m2＋ｅ_m3α^m3 ・ ・ Ｓ_k＝ｅ_m1α^km1＋ｅ_m2α^km2＋ｅ_m3α^km3 （６）S ₀ = e _m1 + e _m2 + e _m3 S ₀ = e _m1 α ^m1 + e _m2 α ^m2 + e _m3 α ^{m3 ...} S _k = e _m1 α ^km1 + e _m2 α ^km2 + e _m3 α ^km3 (6)

【００４５】複合処理の過程において、誤り位置および
誤りの大きさが１組ずつ見つかるごとに、その誤り位置
にのみ、値が誤りの大きさのシンボルを含み、残りのシ
ンボルが０であるようなデータ系列（０，０，・・・，
ｅ_m，・・・０）に対するシンドロームを修正差分と定
義すると、各修正差分Ｓ₀’，Ｓ₁’，・・・，Ｓ_k’
は、下式７−１〜７−ｋの通りとなり、シンドロームは
全修正差分の和と一致する（Ｓ_i＝ΣＳ_i ^mj、ただし、こ
のΣはｊに関する総和を示す）。In the course of the complex processing, every time one set of error position and error size is found, only the error position includes a symbol whose value is error size, and the remaining symbols are 0. Data series (0, 0, ...,
e _m, Defining and modifying the difference of syndromes for ... 0), the corrected difference _{S 0 ', S 1',} ···, S k '
It is becomes as the following formula 7-1 to 7-k, (illustrated S _i = ΣS _i ^mj, however, the sum for this Σ is j) syndrome coincides with the sum of all modifications difference.

【００４６】[0046]

【数７】 Ｓ₀ ^m1’＝ｅ_m1 Ｓ₁ ^m1’＝ｅ_m1α^m1 ・ Ｓ_k ^m1’＝ｅ_m1α^km1 （７−１） Ｓ₀ ^m2’＝ｅ_m2 Ｓ₁ ^m2’＝ｅ_m2α^m2 ・ Ｓ_k ^m2’＝ｅ_m2α^km2 （７−２） ・ ・ Ｓ₀ ^mk’＝ｅ_mk Ｓ₁ ^mk’＝ｅ_mkα^mk ・ Ｓ_k ^mk’＝ｅ_mkα^kmk （７−ｋ）[Equation 7] ^{_{S 0 m1 '= e m1 S}} 1 m1' = e m1 α m1 · S k m1 '= e m1 α km1 (7-1) S 0 m2' = e m2 S 1 m2 '= e m2 α ^{_{m2 · S k m2 '= e}} m2 α km2 (7-2) · · S 0 mk' = e mk S 1 mk '= e mk α mk · S k mk' = e mk α kmk (7-k)

【００４７】［ＥＤＣと修正差分］上述したシンドロー
ムに対する修正差分と同様に、ＥＤＣに対する修正差分
を定義することができる。ただし、パリティＰＯを用い
た誤り処理の際には、チェーンサーチにおける評価対象
の位置が、ＥＤＣを定義する符号系列上で離散的になる
ので、ＥＤＣの修正差分を求めることは難しい。[EDC and Correction Difference] In the same manner as the above-described correction difference for syndrome, a correction difference for EDC can be defined. However, at the time of error processing using the parity PO, the position to be evaluated in the chain search is discrete on the code sequence defining the EDC, and thus it is difficult to find the EDC correction difference.

【００４８】［本発明におけるＥＤＣに対する修正差分
（標準修正差分）］これに対し、本発明におけるＥＤＣ
に対する修正差分（以下、ＥＤＣ修正差分とも記す）の
算出は、評価の対象となっているＥＤＣの定義域におけ
る大きさ０００００００１（０１ｈ）であって、他のＥ
ＤＣの定義域における誤りの大きさが０となる誤りに対
するＥＤＣの値（標準修正差分）を導出し、その値を誤
りの大きさの分だけ乗算することにより、修正差分を算
出する。[Modification Difference to EDC in the Present Invention (Standard Correction Difference)]
Of the correction difference (hereinafter, also referred to as EDC correction difference) is calculated to have a size of 00000001 (01h) in the domain of the EDC to be evaluated,
An EDC value (standard correction difference) for an error having an error magnitude of 0 in the DC domain is derived, and the value is multiplied by the error magnitude to calculate a correction difference.

【００４９】ここで、セクタＮの行０〜１１（図２参
照）の内、行１にのみ誤り大きさｅの誤りが生じている
場合を具体例として、本発明におけるＥＤＣ修正差分算
出方法を説明する。本発明にかかるＥＤＣ修正差分算出
においては、評価対象が行０の場合には、行０には誤り
が生じていないので、セクタＮとセクタＮ−１との境界
で、セクタＮ−１のＥＤＣ修正差分をセーブし、セクタ
Ｎの修正差分をロードする。The EDC correction difference calculation method according to the present invention will now be described with a specific example in which an error having an error size e occurs only in row 1 among rows 0 to 11 (see FIG. 2) of sector N. explain. In the EDC correction difference calculation according to the present invention, when the evaluation target is row 0, since no error has occurred in row 0, the EDC of sector N-1 is determined at the boundary between sector N and sector N-1. Save the modified difference and load the modified difference for sector N.

【００５０】評価対象が行１に移ると、行１には誤りが
生じているので、ＥＤＣの標準修正差分＃１と、誤りの
大きさｅとから修正差分を算出し、得られた値を修正差
分計算用ワークレジスタ（このレジスタは、以下の説明
と必ずしも対応しない）に加算する。評価対象が行２〜
１０の間は、誤りが発生していないので修正差分計算用
のワークレジスタに対する加算処理は行われない。評価
対象が行１１の場合には、セクタＮとセクタＮ＋１との
境界なので、修正差分計算用ワークレジスタ内の数値
を、セクタＮの修正差分レジスタ（このレジスタは以下
の説明と必ずしも対応しない）にストアする。When the evaluation target moves to row 1, since an error has occurred in row 1, the correction difference is calculated from the standard correction difference # 1 of the EDC and the error size e, and the obtained value is calculated as follows. The value is added to a modified difference calculation work register (this register does not necessarily correspond to the following description). Evaluation target is line 2
During the period 10, since no error has occurred, the addition processing to the work register for calculating the corrected difference is not performed. When the evaluation target is row 11, since the boundary is between sector N and sector N + 1, the numerical value in the modified difference calculation work register is stored in the modified difference register of sector N (this register does not necessarily correspond to the following description). Store.

【００５１】［誤り訂正装置１］図５は、本発明にかか
る誤り訂正装置１の構成を示す図である。以下、図５を
参照して、本発明にかかる誤り訂正装置１を説明する。
誤り訂正装置１は、図５に示すように、誤り訂正ブロッ
ク１０、誤訂正検出ブロック１２および制御部２０から
構成される。[Error Correction Apparatus 1] FIG. 5 is a diagram showing a configuration of the error correction apparatus 1 according to the present invention. Hereinafter, the error correction device 1 according to the present invention will be described with reference to FIG.
The error correction device 1 includes an error correction block 10, an error correction detection block 12, and a control unit 20, as shown in FIG.

【００５２】誤り訂正ブロック１０は、記憶装置１０
０、読み出し／書き込み制御部１０２、シンドローム／
ＥＤＣ計算部１０４、誤り位置多項式／誤り評価多項式
導出部１０６、誤り消失位置制御部１０８、位置カウン
タ１１０、チェーンサーチ部１１２、誤り大きさ計算部
１１４および訂正制御部１１６から構成される。誤訂正
検出ブロック１２は、ＥＤＣ修正差分計算部１４ａ，１
４ｂ、ＥＤＣ標準修正差分計算部１６、シンドローム修
正差分計算部１８、比較回路１２０，１２４、誤訂正検
出部１２２およびセレクタ１２６，１２８から構成され
る。誤り訂正装置１は、これらの構成部分により、例え
ばＤＶＤプレイヤー（図示せず）がＤＶＤから読み出
し、順次、誤り訂正装置１に対して供給するＥＣＣブロ
ック（図３）に対して誤り訂正処理を行う。The error correction block 10 includes a storage device 10
0, read / write control unit 102, syndrome /
It comprises an EDC calculation unit 104, an error locator polynomial / error evaluation polynomial derivation unit 106, an error erasure position control unit 108, a position counter 110, a chain search unit 112, an error magnitude calculation unit 114, and a correction control unit 116. The erroneous correction detection block 12 includes an EDC correction difference calculator 14a, 1
4b, an EDC standard correction difference calculation unit 16, a syndrome correction difference calculation unit 18, comparison circuits 120 and 124, an erroneous correction detection unit 122, and selectors 126 and 128. With these components, the error correction device 1 performs an error correction process on an ECC block (FIG. 3) which is read from a DVD by a DVD player (not shown) and sequentially supplied to the error correction device 1, for example. .

【００５３】［制御部２０］制御部２０は、誤り訂正装
置１の各構成部分の演算処理動作を制御する。[Control Unit 20] The control unit 20 controls the operation of each component of the error correction device 1.

【００５４】［誤り訂正ブロック１０］以下、誤り訂正
ブロック１０の各構成部分を説明する。[Error Correction Block 10] Each component of the error correction block 10 will be described below.

【００５５】［記憶装置１００，読み出し／書き込み制
御部１０２］誤り訂正ブロック１０において、記憶装置
１００は、読み出し／書き込み制御部１０２の制御に従
って動作し、順次、供給されるＥＣＣブロック（図３）
を記憶し、記憶したＥＣＣブロックそれぞれを行単位に
第０行から第２０７行の順で、または、列単位に第１８
１列から第０列の順で読み出し、読み出しデータとして
読み出し／書き込み制御部１０２に供給する。また、記
憶装置１００は、読み出し／書き込み制御部１０２から
供給される訂正データに従って、ＥＣＣブロックに生じ
た誤りを訂正し、訂正したデータを他の情報処理装置お
よび記録装置（いずれも図示せず）に供給する。[Storage Device 100, Read / Write Control Unit 102] In the error correction block 10, the storage device 100 operates according to the control of the read / write control unit 102, and sequentially supplied ECC blocks (FIG. 3).
Is stored, and the stored ECC blocks are stored in the order from the 0th row to the 207th row in row units, or in the 18th row in column units.
The data is read from the first column to the zeroth column, and supplied to the read / write control unit 102 as read data. Further, the storage device 100 corrects an error generated in the ECC block according to the correction data supplied from the read / write control unit 102, and transmits the corrected data to another information processing device and a recording device (neither is shown). To supply.

【００５６】読み出し／書き込み制御部１０２は、記憶
装置１００の動作を制御するとともに、記憶装置１００
から入力された読み出しデータをシンドローム／ＥＤＣ
計算部１０４に対して出力し、また、訂正制御部１１６
から入力される訂正データを記憶装置１００に対して出
力し、誤りが生じたデータを訂正させる。The read / write control unit 102 controls the operation of the storage device 100 and
Read data input from the
The output to the calculation unit 104 and the correction control unit 116
Is output to the storage device 100 to correct the data in which an error has occurred.

【００５７】［シンドローム／ＥＤＣ計算部１０４］シ
ンドローム／ＥＤＣ計算部１０４は、記憶装置１００か
ら読み出しデータが行単位に１２行分、入力されるごと
に、読み出し／書き込み制御部１０２から入力される読
み出しデータからシンドロームおよびＥＤＣを算出す
る。シンドローム／ＥＤＣ計算部１０４は、算出したシ
ンドロームを誤り訂正ブロック１０の誤り位置多項式／
誤り評価多項式導出部１０６および誤訂正検出ブロック
１２の比較回路１２４に対して出力し、また、算出した
ＥＤＣを誤訂正検出ブロック１２の比較回路１２０に対
して出力する。[Syndrome / EDC Calculation Unit 104] The syndrome / EDC calculation unit 104 reads out data input from the read / write control unit 102 every time read data is input from the storage device 100 for 12 rows in units of rows. The syndrome and EDC are calculated from the data. The syndrome / EDC calculation unit 104 converts the calculated syndrome into an error locator polynomial /
The EDC is output to the error evaluation polynomial deriving unit 106 and the comparison circuit 124 of the erroneous correction detection block 12, and the calculated EDC is output to the comparison circuit 120 of the erroneous correction detection block 12.

【００５８】［誤り位置多項式／誤り評価多項式導出部
１０６］誤り位置多項式／誤り評価多項式導出部１０６
は、シンドローム／ＥＤＣ計算部１０４から入力された
シンドロームから、下式８−１，８−２に示す誤り位置
多項式および誤り評価多項式を導出し、さらに、訂正不
能データを生成する。[Error location polynomial / error evaluation polynomial deriving unit 106] Error location polynomial / error evaluation polynomial deriving unit 106
Derives an error locator polynomial and an error evaluation polynomial shown in the following equations 8-1 and 8-2 from the syndrome input from the syndrome / EDC calculator 104, and further generates uncorrectable data.

【００５９】[0059]

【数８】 σ（ｘ）＝（ｘ−α^m1）・・・（ｘ−α^mk） ８−１ ω（ｘ）＝Σｅ_miΠ_j≠i（ｘ−α^mj） ８−２(8) σ (x) = (x−α ^m1 )... (X−α ^mk ) 8-1 ω (x) = Σe _mi Πj _{≠ i} (x−α ^mj ) 8-2

【００６０】また、誤り位置多項式／誤り評価多項式導
出部１０６は、導出した誤り位置方程式をチェーンサー
チ部１１２に対して出力し、訂正不能データを誤り消失
位置制御部１０８に対して出力し、誤り位置方程式およ
び誤り評価方程式を、誤り大きさ計算部１１４に対して
出力する。The error position polynomial / error evaluation polynomial deriving unit 106 outputs the derived error position equation to the chain search unit 112, outputs uncorrectable data to the error erasure position control unit 108, and outputs The position equation and the error evaluation equation are output to error magnitude calculation section 114.

【００６１】なお、消失位置データは、誤りが発生して
いることはわかっているが、誤りの大きさが不明のシン
ボル（消失）の位置を示し、パリティＰＩまたはパリテ
ィＰＯを処理した時、ある行または列で誤りを計算でき
なかったときに、その行番号または列番号がパリティＰ
ＯまたはパリティＰＩに対する消失位置となる。また、
訂正不能データは、ある行または列で、誤り位置多項式
および誤り評価多項式を求められなかったことを示す。
また、誤り位置多項式／誤り評価多項式導出部１０６
は、２つの多項式を求める計算が終了したことを示すス
タート信号を位置カウンタ１１０に対して出力する。It should be noted that the erasure position data indicates the position of a symbol (erasure) for which it is known that an error has occurred, but the magnitude of the error is unknown, and when the parity PI or the parity PO is processed. If an error cannot be calculated for a row or column, the row or column number is
This is an erasure position for O or parity PI. Also,
Uncorrectable data indicates that an error location polynomial and an error evaluation polynomial could not be determined for a row or column.
Further, the error locator polynomial / error evaluation polynomial deriving unit 106
Outputs to the position counter 110 a start signal indicating that the calculation for obtaining two polynomials has been completed.

【００６２】［誤り消失位置制御部１０８］誤り消失位
置制御部１０８は、誤り位置多項式／誤り評価多項式導
出部１０６から入力される訂正不能データから消失位置
データを生成し、誤り位置多項式／誤り評価多項式導出
部１０６に対して出力する。[Error Erasure Location Control Unit 108] The error erasure location control unit 108 generates erasure location data from the uncorrectable data input from the error location polynomial / error evaluation polynomial derivation unit 106, and generates the error location polynomial / error evaluation. Output to the polynomial derivation unit 106.

【００６３】［位置カウンタ１１０］位置カウンタ１１
０は、誤り位置多項式／誤り評価多項式導出部１０６か
ら入力されるスタート信号に従って、チェーンサーチに
おいてσ（α_i）を順次計算するのに必要なクロックを
生成し、その生成回数を i として保持する（ ｉ はＰ
Ｉの時、１８１〜０ の値をとり、ＰＯの場合，２０７
〜０の値をとる）。位置カウンターは 保持した ｉ を
誤訂正検出ブロック１２のＥＤＣ標準修正差分計算部１
６と、誤り訂正ブロック１０のチェーンサーチ部１１２
と、誤訂正検出ブロック１２のセレクタ１２６と、誤り
訂正ブロック１０の訂正制御部１１６とに対して出力す
る。また POの場合、列の最後まで処理が終わった時に
ＥＤＣ標準修正差分の更新を要求する信号をＥＤＣ標準
修正差分計算部１６に出力する。[Position counter 110] Position counter 11
0 generates a clock necessary for sequentially calculating σ (α _i ) in the chain search in accordance with the start signal input from the error locator polynomial / error evaluation polynomial deriving unit 106, and holds the number of generations as i. (I is P
In the case of I, the value takes the value of 181 to 0, and in the case of PO, 207
~ 0). The position counter displays the held i
EDC standard correction difference calculator 1 of error correction detection block 12
6 and the chain search unit 112 of the error correction block 10
To the selector 126 of the erroneous correction detection block 12 and the correction control unit 116 of the error correction block 10. In the case of PO, a signal requesting the update of the EDC standard correction difference is output to the EDC standard correction difference calculator 16 when the processing is completed up to the end of the column.

【００６４】［チェーンサーチ部１１２］チェーンサー
チ部１１２は、誤り位置多項式／誤り評価多項式導出部
１０６から入力される誤り位置方程式と、位置カウンタ
１１０から入力されるクロックおよび代入データとに基
づいて、σ（αⁱ）を PI の時は i =181 ,180, .... P
Oの時、i = 207, 206, .... の順に計算し、σ（αⁱ）
＝０を与える根αⁱ を検出し、誤り位置を示す検出デー
タ（αⁱ）を誤り大きさ計算部１１４および訂正制御部
１１６に対して出力する。また、チェーンサーチ部１１
２は、検出データをセレクタ１２６，１２８に対して出
力し、セレクタ１２６，１２８それぞれのデータ選択を
制御する。[Chain Search Unit 112] The chain search unit 112 is based on the error position equation input from the error position polynomial / error evaluation polynomial derivation unit 106 and the clock and substitution data input from the position counter 110. When σ (α ⁱ ) is PI, i = 181, 180, .... P
When O, i = 207, 206, .... is calculated in the order of σ (α ⁱ )
A root α ⁱ giving = 0 is detected, and detection data (α ⁱ ) indicating an error position is output to the error magnitude calculation unit 114 and the correction control unit 116. Also, the chain search unit 11
2 outputs the detected data to the selectors 126 and 128, and controls the data selection of the selectors 126 and 128, respectively.

【００６５】［誤り大きさ計算部１１４］誤り大きさ計
算部１１４は、チェーンサーチ部１１２から入力される
検出データから誤りの大きさを算出し、誤りの大きさを
示す大きさデータを訂正制御部１１６に対して出力す
る。[Error magnitude calculation section 114] The error magnitude calculation section 114 calculates the magnitude of the error from the detection data input from the chain search section 112 and corrects the magnitude data indicating the magnitude of the error. Output to the unit 116.

【００６６】［訂正制御部１１６］訂正制御部１１６
は、位置カウンタ１１０から入力される位置データ（α
ⁱ）、チェーンサーチ部１１２から入力される位置デー
タ、誤り大きさ計算部１１４から入力される大きさデー
タ、および、誤訂正検出ブロック１２の誤訂正検出部１
２２から入力される誤訂正検出データから、訂正データ
を生成し、読み出し／書き込み制御部１０２に対して出
力する。[Correction control unit 116] Correction control unit 116
Is the position data (α) input from the position counter 110.
ⁱ ), the position data input from the chain search unit 112, the size data input from the error size calculation unit 114, and the error correction detection unit 1 of the error correction detection block 12.
Correction data is generated from the erroneous correction detection data input from 22 and output to the read / write control unit 102.

【００６７】［誤訂正検出ブロック１２］以下、誤訂正
検出ブロック１２の各構成部分を説明する。[Error Correction Detection Block 12] Each component of the error correction detection block 12 will be described below.

【００６８】［ＥＤＣ標準修正差分計算部１６］図６
は、図５に示したＥＤＣ標準修正差分計算部１６の構成
を示す図である。ＥＤＣ標準修正差分計算部１６は、図
１６に示す構成部分により、位置カウンタ１１０から入
力される更新データを用いて、ＥＤＣ標準修正差分を計
算し、ＥＤＣ修正差分計算部１４ａ，１４ｂに対して出
力する。[EDC Standard Correction Difference Calculator 16] FIG.
FIG. 6 is a diagram showing a configuration of an EDC standard corrected difference calculator 16 shown in FIG. The EDC standard correction difference calculation unit 16 calculates the EDC standard correction difference using the update data input from the position counter 110 and outputs the EDC standard correction difference to the EDC correction difference calculation units 14a and 14b using the components shown in FIG. I do.

【００６９】［セレクタ１２６］セレクタ１２６は、誤
り訂正ブロック１０のチェーンサーチ部１１２の制御に
従って動作し、検出データが誤りがないことを示してい
る場合には数値０を選択し、これ以外の場合、つまり、
検出データが誤りがあることを示している場合には位置
カウンタ１１０から入力される根を選択してＥＤＣ修正
差分計算部１４ａ，１４ｂおよびシンドローム修正差分
計算部１８に対して出力する。[Selector 126] The selector 126 operates according to the control of the chain search section 112 of the error correction block 10, and selects a numerical value 0 when the detected data indicates that there is no error. That is,
If the detected data indicates that there is an error, the root input from the position counter 110 is selected and output to the EDC correction difference calculation units 14a and 14b and the syndrome correction difference calculation unit 18.

【００７０】［セレクタ１２８］セレクタ１２８は、誤
り訂正ブロック１０のチェーンサーチ部１１２の制御に
従って動作し、検出データが誤りがないことを示してい
る場合には数値０を選択し、これ以外の場合、つまり、
検出データが誤りがあることを示している場合には誤り
大きさ計算部１１４から入力される大きさデータを選択
してＥＤＣ修正差分計算部１４ａ，１４ｂおよびシンド
ローム修正差分計算部１８に対して出力する。[Selector 128] The selector 128 operates under the control of the chain search unit 112 of the error correction block 10, and selects a numerical value 0 when the detected data indicates that there is no error. That is,
If the detected data indicates that there is an error, the size data input from the error size calculation unit 114 is selected and output to the EDC correction difference calculation units 14a and 14b and the syndrome correction difference calculation unit 18. I do.

【００７１】［ＰＯ方向用ＥＤＣ修正差分計算部１４
ａ］図７は、図５に示した第１のＥＤＣ修正差分計算部
１４ａの構成を示す図である。図８は、図５に示した第
１のＥＤＣ修正差分計算部１４ａによるＥＤＣ修正差分
算出の演算の方向を示す図である。ＥＤＣ修正差分計算
部１４ａは、図７に示す構成部分により、ＥＤＣ標準修
正差分計算部１６から入力される標準修正差分データ、
および、セレクタ１２６，１２８から入力される位置デ
ータ、大きさデータまたは数値０を用いて、図２に示し
たＥＤＣブロックに対して、図８に矢印で示す方向で演
算を行い、ＥＤＣ標準修正差分を算出する。[PODC EDC Correction Difference Calculator 14]
a] FIG. 7 is a diagram showing a configuration of the first EDC correction difference calculator 14a shown in FIG. FIG. 8 is a diagram showing the direction of the calculation of the EDC correction difference calculation by the first EDC correction difference calculation unit 14a shown in FIG. The EDC corrected difference calculating unit 14a uses the components shown in FIG. 7 to generate standard corrected difference data input from the EDC standard corrected difference calculating unit 16,
Also, using the position data, size data or numerical value 0 input from the selectors 126 and 128, the EDC block shown in FIG. 2 is operated in the direction indicated by the arrow in FIG. Is calculated.

【００７２】［ＰＩ方向用ＥＤＣ修正差分計算部１４
ｂ］図９は、図５に示した第２のＥＤＣ修正差分計算部
１４ｂの構成を示す図である。ＥＤＣ修正差分計算部１
４ｂは、図９に示す構成部分により、ＥＤＣ標準修正差
分計算部１６から入力される標準修正差分データ、およ
び、セレクタ１２６，１２８から入力される位置デー
タ、大きさデータまたは数値０を用いて、図２に示した
ＥＤＣブロックに対してパリティＰＩの方向（行方向）
に演算を行い、ＥＤＣ標準修正差分を算出する。[PI Direction EDC Correction Difference Calculator 14]
b] FIG. 9 is a diagram showing a configuration of the second EDC corrected difference calculator 14b shown in FIG. EDC correction difference calculation unit 1
4b, by using the standard correction difference data input from the EDC standard correction difference calculation unit 16 and the position data, size data or numerical value 0 input from the selectors 126 and 128, using the components shown in FIG. Parity PI direction (row direction) for EDC block shown in FIG.
To calculate an EDC standard correction difference.

【００７３】［シンドローム修正差分計算部１８］図１
０は、図５に示したシンドローム修正差分計算部１８の
構成を示す図である。シンドローム修正差分計算部１８
は、図１０に示す構成部分により、セレクタ１２６，１
２８から入力される位置データ、大きさデータまたは数
値０を用いて修正差分を算出し、比較回路１２４に対し
て出力する。[Syndrome Correction Difference Calculation Unit 18] FIG.
0 is a diagram showing the configuration of the syndrome correction difference calculator 18 shown in FIG. Syndrome correction difference calculator 18
Are selectors 126, 1 by the components shown in FIG.
The correction difference is calculated using the position data, the size data, or the numerical value 0 input from 28 and output to the comparison circuit 124.

【００７４】［比較回路１２０］比較回路１２０は、シ
ンドローム／ＥＤＣ計算部１０４から入力されるＥＤＣ
と、ＥＤＣ修正差分計算部１４ａ，１４ｂから入力され
る修正差分との排他的論理和をとることにより比較し、
比較結果を誤訂正検出部１２２に対して出力する。[Comparison circuit 120] The comparison circuit 120 receives the EDC input from the syndrome / EDC calculation unit 104.
And an exclusive OR of the corrected differences input from the EDC corrected difference calculators 14a and 14b, and
The comparison result is output to the erroneous correction detection unit 122.

【００７５】［比較回路１２４］比較回路１２４は、シ
ンドローム／ＥＤＣ計算部１０４から入力されるシンド
ロームと、シンドローム修正差分計算部１８から入力さ
れる修正差分とをの排他的論理和をとることにより比較
し、比較結果を誤訂正検出部１２２に対して出力する。[Comparison Circuit 124] The comparison circuit 124 compares the syndrome input from the syndrome / EDC calculation unit 104 and the correction difference input from the syndrome correction difference calculation unit 18 by performing an exclusive OR operation. Then, the comparison result is output to the erroneous correction detection unit 122.

【００７６】［誤訂正検出部１２２］誤訂正検出部１２
２は、比較回路１２０，１２４それぞれから入力される
比較結果を用いて、訂正の誤り（誤訂正）を検出し、シ
ンドロームと修正差分とが一致しないことを示す誤訂正
データを生成し、訂正制御部１１６に対して出力する。[Error Correction Detection Unit 122] Error Correction Detection Unit 12
2 detects a correction error (erroneous correction) using the comparison results input from each of the comparison circuits 120 and 124, generates erroneous correction data indicating that the syndrome does not match the corrected difference, and performs correction control. Output to the unit 116.

【００７７】［誤り訂正装置１におけるＰＩ（横）方向
の処理］以下、図１１〜図１９をさらに参照して、誤り
訂正装置１のＰＩ方向の処理を説明する。図１１は、誤
り訂正装置１のＰＩ方向の処理を示す図である。図１２
は、図１１に示した誤り訂正装置１のステップ３（Ｓｔ
ｅｐ３）の処理を示す図である。図１３は、図１１に示
した誤り訂正装置１のステップ５（Ｓｔｅｐ５）の処理
を示す図である。図１４は、図１１に示した誤り訂正装
置１のステップ６（Ｓｔｅｐ６）の処理を示す図であ
る。図１５〜１６は、図１１に示した誤り訂正装置１の
ステップ７，８（Ｓｔｅｐ７，８）の処理を示す図であ
る。図１８は、図１１に示した誤り訂正装置１のステッ
プ９（Ｓｔｅｐ９）の処理を示す図である。図１９は、
図１１に示した誤り訂正装置１のステップ１１（Ｓｔｅ
ｐ１１）の処理を示す図である。[Processing in PI (Horizontal) Direction in Error Correcting Apparatus 1] Hereinafter, processing in the PI direction of the error correcting apparatus 1 will be described with further reference to FIGS. FIG. 11 is a diagram illustrating processing in the PI direction of the error correction device 1. FIG.
Corresponds to Step 3 (St) of the error correction device 1 shown in FIG.
It is a figure which shows the process of ep3). FIG. 13 is a diagram showing the processing of Step 5 of the error correction device 1 shown in FIG. FIG. 14 is a diagram showing the processing of Step 6 of the error correction device 1 shown in FIG. FIGS. 15 and 16 are diagrams showing the processing of steps 7 and 8 (Steps 7 and 8) of the error correction device 1 shown in FIG. FIG. 18 is a diagram showing the processing of Step 9 of the error correction device 1 shown in FIG. FIG.
Step 11 of the error correction device 1 shown in FIG.
It is a figure which shows the process of p11).

【００７８】図１１に示すように、ステップ（Ｓｔｅ
ｐ）０において、誤り訂正装置１（図５）の読み出し／
書き込み制御部１０２は、変数ｉに初期値を代入（ｉ＝
０）し、ステップ１の処理に進む。As shown in FIG. 11, the step (Step
p) At 0, the reading / writing of the error correction device 1 (FIG. 5)
The write control unit 102 substitutes an initial value for a variable i (i =
0), and then proceed to the processing of step 1.

【００７９】ステップ１において、読み出し／書き込み
制御部１０２は、ＥＤＣのシンドロームをストアするレ
ジスタをクリアし、ステップ２の処理に進む。In step 1, the read / write control unit 102 clears the register for storing the syndrome of the EDC, and proceeds to the processing in step 2.

【００８０】ステップ２において、シンドローム修正差
分計算１８は、初期化処理を行い、初期状態に戻る。In step 2, the syndrome correction difference calculation 18 performs an initialization process and returns to the initial state.

【００８１】ステップ３において、シンドローム／ＥＤ
Ｃ計算部１０４は、図１２に示すように、読み出し／書
き込み制御部１０２からＥＣＣブロック（図３）の第ｉ
行目のデータを読み込み、誤り訂正符号のシンドローム
を計算し、ステップ４の処理に進む。In step 3, the syndrome / ED
As shown in FIG. 12, the C calculation unit 104 sends the i-th block of the ECC block (FIG. 3) from the read / write control unit 102.
The data in the row is read, the syndrome of the error correction code is calculated, and the process proceeds to step S4.

【００８２】ステップ４において、シンドローム／ＥＤ
Ｃ計算部１０４は、ステップ３の処理において算出した
シンドロームの値が数値０であるか否かを判断し、シン
ドロームの値が数値０でない場合にはステップ５の処理
にすすみ、これ以外の場合には変数ｉに数値１を加え
（インクリメントし；ｉ＝ｉ＋１）、ステップ２の処理
に戻る。In step 4, syndrome / ED
The C calculation unit 104 determines whether the value of the syndrome calculated in the process of step 3 is a numerical value 0, and if the value of the syndrome is not a numerical value 0, proceeds to the process of step 5; Adds a numerical value 1 to a variable i (increment; i = i + 1), and returns to the processing of step 2.

【００８３】ステップ５において、誤り位置多項式／誤
り評価多項式導出部１０６は、図１３に示すように、シ
ンドローム／ＥＤＣ計算部１０４から入力されるシンド
ロームの値から誤り多項式を計算し、変数Ｌ（チェーン
サーチで使われるαⁱ）に数値α¹⁸¹（Ｌ＝α¹⁸¹）を代
入する。In step 5, the error locator polynomial / error evaluation polynomial deriving unit 106 calculates an error polynomial from the value of the syndrome input from the syndrome / EDC calculating unit 104 as shown in FIG. The numerical value α ¹⁸¹ (L = α ¹⁸¹ ) is substituted for α ⁱ ) used in the search.

【００８４】ステップ６において、図１４に示すよう
に、位置カウンターが与える 変数Lの初期値とチェーン
サーチ部１１２は、位置カウンター１１０が与える 変
数Lの初期値とクロックを用いてチェーンサーチを行
い、変数 Ｌ すなわち αⁱ が、誤り位置多項式の根か
否かを判断する。根である場合には、誤り大きさ計算部
１１４は、その位置における誤りの大きさを計算し、ス
テップ７の処理に進む。In step 6, as shown in FIG. 14, the initial value of the variable L provided by the position counter and the chain search unit 112 perform a chain search using the initial value of the variable L provided by the position counter 110 and the clock. It is determined whether the variable L, that is, α ^i, is the root of the error locator polynomial. If it is the root, the error magnitude calculator 114 calculates the magnitude of the error at that position, and proceeds to the processing of step 7.

【００８５】ステップ７において、Ｌが根である場合に
は、セレクタ１２８は誤り大きさ計算部１１４から入力
された誤りの大きさを選択してシンドローム修正差分計
算１８とＥＤＣ修正差分回路１４ｂに対して出力する。
また根でない場合は０をシンドローム修正差分計算１
８、EDC修正差分回路１４ｂに対して出力する。シンド
ローム修正差分計算１８とEDC修正差分回路１４ｂは、
入力値を用いてそれぞれの修正差分に対する寄与を算出
し、ステップ ８a の処理に進む。If L is the root in step 7, the selector 128 selects the magnitude of the error input from the error magnitude calculator 114 and sends it to the syndrome correction difference calculator 18 and the EDC correction difference circuit 14b. Output.
If it is not the root, 0 is used for syndrome correction difference calculation 1
8. Output to the EDC correction difference circuit 14b. The syndrome correction difference calculation 18 and the EDC correction difference circuit 14b
The contribution to each correction difference is calculated using the input value, and the process proceeds to step 8a.

【００８６】ステップ８において、図１７に示すよう
に、セレクタ１２８は、誤り大きさ計算部１１４から入
力された誤りの大きさを選択してＥＤＣ修正差分計算部
１４ｂに対して出力し、ＥＤＣ修正差分計算部１４ｂ
（図９）は、修正差分を算出する。チェーンサーチが第
ｉ行の最後まで来ていたらステップ９の処理に進み、こ
れ以外の場合には変数Ｌの値をＬ×α^-1に更新し、ステ
ップ６の処理に進む（ステップ８ａ）。In step 8, as shown in FIG. 17, the selector 128 selects the magnitude of the error input from the error magnitude calculation unit 114 and outputs it to the EDC correction difference calculation unit 14b. Difference calculator 14b
(FIG. 9) calculates the correction difference. If the chain search has reached the end of the i-th row, the process proceeds to step 9; otherwise, the value of the variable L is updated to L × α ⁻¹ and the process proceeds to step 6 (step 8a).

【００８７】ステップ９において、図１８に示すよう
に、比較回路１２４は、シンドローム／ＥＤＣ計算部１
０４から入力されるシンドロームと、シンドローム修正
差分計算１８から入力される修正差分とを比較する。誤
訂正検出回路１２２は、比較結果が一致を示す場合に
は、誤訂正検出データを誤訂正が生じなかったことを示
す値とし、これ以外の場合には誤訂正検出データを誤訂
正が生じたことを示す値にして訂正制御部１１６に対し
て出力する。訂正制御部１１６は、誤訂正検出データ
が、誤訂正が生じたことを示している場合には読み出し
／書き込み制御部１０２のバッファ（図示せず）上で誤
り訂正を行い、これ以外の場合には誤り訂正を行わな
い。In step 9, as shown in FIG. 18, the comparison circuit 124 sets the syndrome / EDC calculation unit 1
Compare the syndrome input from 04 with the correction difference input from the syndrome correction difference calculation 18. The erroneous correction detection circuit 122 sets the erroneous correction detection data to a value indicating that no erroneous correction has occurred when the comparison result indicates a match, and otherwise, the erroneous correction detection data has the erroneous correction Is output to the correction control unit 116. The correction control unit 116 performs error correction on a buffer (not shown) of the read / write control unit 102 when the erroneous correction detection data indicates that erroneous correction has occurred. Does not perform error correction.

【００８８】ステップ１０において、読み出し／書き出
し制御部１０２は、ＥＤＣブロック（図２）の最後の行
を処理したか否かを判断し、最後の行を処理した場合に
はステップ１１の処理に進み、これ以外の場合にはステ
ップ３の処理に進む。In step 10, the read / write control unit 102 determines whether or not the last row of the EDC block (FIG. 2) has been processed. If the last row has been processed, the process proceeds to step 11. Otherwise, the process proceeds to step 3.

【００８９】ステップ１１において、比較回路１２０
は、シンドローム／ＥＤＣ計算部１０４から入力された
ＥＤＣと、ＥＤＣ修正差分計算部１４ｂから入力された
修正差分とを比較し、比較結果が一致を示す場合には、
誤訂正検出データを訂正不能を示す値にして訂正制御部
１１６に対して出力し、これ以外の場合には、誤訂正検
出データを訂正可能を示す値にしてステップ１２の処理
に進む。In step 11, the comparison circuit 120
Compares the EDC input from the syndrome / EDC calculation unit 104 with the correction difference input from the EDC correction difference calculation unit 14b, and when the comparison result indicates a match,
The erroneous correction detection data is output to the correction control unit 116 as a value indicating that correction is impossible, and otherwise, the erroneous correction detection data is set as a value indicating that correction is possible and the process proceeds to step S12.

【００９０】ステップ１２において、比較回路１２０
は、最後のＥＤＣブロックを処理したか否かを判断し、
最後のＥＤＣブロックを処理した場合には処理を終了
し、これ以外の場合にはステップ１の処理に戻る。In step 12, the comparison circuit 120
Determines whether the last EDC block has been processed,
If the last EDC block has been processed, the process ends. Otherwise, the process returns to step S1.

【００９１】以上説明したように、誤り訂正装置１にお
いては、ＰＩ方向の誤り訂正のチェーンサーチは、行の
先頭から実行される。つまり、ＰＩ方向のチェーンサー
チにおいては、まず、誤り位置多項式にα^{18 1}，
α¹⁸⁰，．．．，α⁰の各数値が順次、代入されて根であ
るか否かを判定され、根である場合には、誤りの大きさ
が計算される。As described above, in the error correction apparatus 1, a chain search for error correction in the PI direction is executed from the head of a row. That is, in the chain search in the PI direction, first, α ^{18 1} ,
α ^180,. . . , Α ⁰ are sequentially substituted to determine whether or not it is a root, and if it is a root, the magnitude of the error is calculated.

【００９２】また、シンドローム／ＥＤＣ計算部１０４
は、ＥＣＣブロックのデータを行の先頭側から処理し、
また、修正差分は、１つの誤りのシンドロームに対する
影響の和を順次、計算することにより求めることができ
る。従って、チェーンサーチにおいて誤りが発見され、
その大きさが計算された場合にその値を、それ以外の場
合には数値０をシンドローム修正差分計算１８およびＥ
ＤＣ修正差分計算部１４ｂに入力することにより、シン
ドロームの修正差分を得ることができる。従って、誤り
訂正装置１におけるＰＩ方向の処理は、標準修正差分な
しに行われ得る。The syndrome / EDC calculation unit 104
Processes ECC block data from the beginning of the row,
The correction difference can be obtained by sequentially calculating the sum of the effects of one error on the syndrome. Therefore, errors are found in the chain search,
If the magnitude is calculated, the value is calculated; otherwise, the numerical value 0 is calculated.
The correction difference of the syndrome can be obtained by inputting to the DC correction difference calculation unit 14b. Therefore, the processing in the PI direction in the error correction device 1 can be performed without the standard correction difference.

【００９３】［誤り訂正装置１におけるＰＯ（縦）方向
の処理］例えば、第１ＥＤＣブロック 第 3行、 ＥＣＣ
ブロック 第 179列に誤り 0ｘ94が生じた第１ＥＤＣブ
ロック（図２）におけるシンドロームの修正差分は、下
式１０に示すｅ（ｘ）より、ｅ（ｘ） ｍｏｄ ｇ
（ｘ）によって与えられる。これを計算するために、下
式１０に示すｅ（ｘ）より、ｅ（ｘ） ｍｏｄ ｇ
（ｘ）を計算する必要がある。[Process in PO (Vertical) Direction in Error Correcting Apparatus 1] For example, the first EDC block, third row, ECC
The corrected difference of the syndrome in the first EDC block (FIG. 2) in which the error 0x94 has occurred in the 179th column of the block is e (x) mod g from e (x) shown in Expression 10 below.
Given by (x). In order to calculate this, e (x) mod g is obtained from e (x) shown in the following equation 10.
(X) needs to be calculated.

【００９４】[0094]

【数１０】 ｅ（ｘ）＝（ｘ⁷＋ｘ⁴＋ｘ²）＊ｘ^{{(2*172+169)*8}} (１０）E (x) = (x ⁷ + x ⁴ + x ² ) * x ^{{(2 * 172 + 169) * 8}} (10)

【００９５】このためには、まず、標準修正差分Ｎ
_jを、下式１１に示すように定義する。これらの標準修
正差分Ｎ_jは、それぞれＥＤＣブロックの第１７０列目
に、大きさ０ｘ０１の誤りが生じている場合に、ＥＤＣ
がシンドロームに与える寄与を示す。For this, first, the standard correction difference N
_j is defined as shown in Equation 11 below. These standard correction differences _Nj are the EDC values in the 170th column of the EDC block when an error of size 0x01 occurs.
Shows the contribution of the to the syndrome.

【００９６】[0096]

【数１１】 Ｎ12＝Ｘ^{{(169+172*11)*8} mod g(x)} Ｎ11＝Ｘ^{{(169+172*10)*8} mod g(x)} ・ ・ Ｎ3＝Ｘ^{{(169+172*2)*8} mod g(x)} Ｎ2＝Ｘ^{{(169+172*1)*8} mod g(x)} Ｎ1＝Ｘ^{{(169+172*0)*8} mod g(x)} ただし、Ｎ_xは、ＥＤＣの第ｘ番目の標準修正差分を示す。 （１０）N 12 = X ^{{(169 + 172 * 11) * 8} mod g (x)} N 11 = X ^{{(169 + 172 * 10) * 8} mod g (x)} N 3 = X ^{{(169 + 172 * 2) * 8} mod g (x)} N 2 = X ^{{(169 + 172 * 1) * 8} mod g (x)} N 1 = X ^{{(169 + 172 * 0) * 8 } mod g (x)} where N _x indicates the x-th standard correction difference of the EDC. (10)

【００９７】図５のチェーンサーチ部１１２ と位置カ
ウンター１１０と誤り大きさ計算回路１１４は、第１７
９列の処理において誤りの位置１９８と誤りの大きさ０
ｘ９４を出力する。第１ＥＤＣブロック 第 ３行、 Ｅ
ＣＣブロック 第１７９列に発生した誤り０ｘ９４は、
１２＊１５＋１６−１＝１９８（１ＥＤＣブロックは１
２行、EDCブロックは全部で１６個、行は０行から始ま
る、ＰＯのパリティは １６行ある。）であることよ
り、ECCブロック第１９８行に位置するので、誤り訂正
回路から計算される誤りの位置は１９８（１９９行）で
あることがわかる。また、ＥＤＣブロック上の誤りの位
置は、（１９９−１）＝１２＊１５＋３より、ＥＣＣブ
ロック（図３）の第１のＥＤＣブロック（図２）の第３
行目であることがわかる。また、誤りの大きさが０ｘ９
４であることもわかるので、ｅ（ｘ）＝（ｘ⁷＋ｘ⁴＋ｘ
²）＊ｘ^{{(2*172+169)*8}}。この時、修正差分Ｓ（ｘ）
は、ＥＤＣブロックの第３行に誤りが生じていることか
ら、式１１に示した標準修正差分Ｎ₃を用いて、下式１
２のように示すことができる。The chain search unit 112, the position counter 110, and the error magnitude calculation circuit 114 in FIG.
Error position 198 and error magnitude 0 in 9-column processing
Output x94. First EDC block, third row, E
The error 0x94 that occurred in the 179th column of the CC block is
12 * 15 + 16-1 = 198 (1 EDC block is 1
There are two rows, a total of 16 EDC blocks, and the rows start from row 0. There are 16 rows of PO parity. ), It is found that the position of the error calculated by the error correction circuit is 198 (row 199) since it is located in the 198th row of the ECC block. Further, the error position on the EDC block is (199-1) = 12 * 15 + 3, and the error position on the third EDC block (FIG. 2) of the ECC block (FIG. 3)
It turns out that it is the line. Also, if the magnitude of the error is 0x9
4 so that e (x) = (x ⁷ + x ⁴ + x
² ) * x ^{{(2 * 172 + 169) * 8}} . At this time, the modified difference S (x)
Since an error has occurred in the third row of the EDC block, the following equation 1 is obtained using the standard corrected difference N ₃ shown in equation 11.
2 can be shown.

【００９８】[0098]

【数１２】 Ｓ（ｘ）＝（ｘ⁷＋ｘ⁴＋ｘ²）＊ｘ^{{(2*172+169)*8}} mod ｇ（ｘ） ＝ ｘ⁷＊ｘ^{{(2*172+169)*8} mod ｇ（ｘ）} ｘ⁴＊ｘ^{{(2*172+169)*8} mod ｇ（ｘ）} ｘ²＊ｘ^{{(2*172+169)*8} mod ｇ（ｘ）} ＝ ［ｘ⁷＊Ｎ₃］ mod ｇ（ｘ） ［ｘ⁴＊Ｎ₃］ mod ｇ（ｘ） ［ｘ²＊Ｎ₃］ mod ｇ（ｘ） （１２） ただし、（Ａ＋Ｂ）mod ｇ＝Ａ mod g ＋Ｂ mod g （Ａ＊Ｂ）mod ｇ＝｛Ｂ＊（Ａ mod g）｝mod gS (x) = (x ⁷ + x ⁴ + x ² ) * x ^{{(2 * 172 + 169) * 8}} mod g (x) = x ⁷ * x ^{{(2 * 172 + 169) * 8 } mod g (x)} x ⁴ * x ^{{(2 * 172 + 169) * 8} mod g (x)} x ² * x ^{{(2 * 172 + 169) * 8} mod g (x)} = [x ⁷ * N ₃ ] mod g (x) [x ⁴ * N ₃ ] mod g (x) [x ² * N ₃ ] mod g (x) (12) where (A + B) mod g = A mod g + B mod g (A * B) mod g = {B * (A mod g)} mod g

【００９９】このとき、［ｘ⁷＊Ｎ₃］ mod ｇ（ｘ）を
算出する回路は、ランダムロジックでハードウェアによ
り容易に構成することができ、あるいは、同等の演算処
理はソフトウェア的に容易に実現可能である。At this time, the circuit for calculating [x ⁷ * N ₃ ] mod g (x) can be easily configured by hardware with random logic, or the equivalent arithmetic processing can be easily performed by software. It is feasible.

【０１００】図７に示したＥＤＣ修正差分計算部１４ａ
において、誤りの大きさ０ｘ９４に対応するように、Ｂ
₇＝１，Ｂ₄＝１，Ｂ₂＝１、他は０とすると、ＥＤＣ修
正差分計算部１４ａの加算器の出力は、修正差分Ｓ
（ｘ）となる。The EDC correction difference calculator 14a shown in FIG.
At B, so as to correspond to the error magnitude 0x94.
_{Assuming that 7} = 1, B ₄ = 1, B ₂ = 1, and the others are 0, the output of the adder of the EDC corrected difference calculator 14a is the corrected difference S
(X).

【０１０１】以上の説明を一般化し、第 ｉ 列における
ＥＤＣの第１〜第１２の標準修正差分を下式１３のよ
うに定義する。第１８０列に誤りがあった場合には、式
１３に ｉ＝１８０を代入した下式１４ で示される標準
修正差分が使用されThe above description is generalized, and the first to twelfth standard correction differences of the EDC in the i-th column are defined as in the following Expression 13. If there is an error in the 180th column, a standard correction difference expressed by the following expression 14 obtained by substituting i = 180 into the expression 13 is used.

【０１０２】[0102]

【数１３】 Ｎ12＝Ｘ^{{(i-10+172*11)*8} mod g(x)} Ｎ11＝Ｘ^{{(i-10+172*10)*8} mod g(x)} ・ ・ Ｎ3＝Ｘ^{{(i-10+172*2)*8} mod g(x)} Ｎ2＝Ｘ^{{(i-10+172*1)*8} mod g(x)} Ｎ1＝Ｘ^{{(i-10+172*0)*8} mod g(x)} （１３）N 12 = X ^{{(i−10 + 172 * 11) * 8} mod g (x)} N 11 = X ^{{(i−10 + 172 * 10) * 8} mod g (x)} N 3 = X ^{{(i−10 + 172 * 2) * 8} mod g (x)} N 2 = X ^{{(i−10 + 172 * 1) * 8} mod g (x)} N 1 = X ^{{( i-10 + 172 * 0) * 8} mod g (x)} (13)

【０１０３】[0103]

【数１４】 Ｎ11＝Ｘ^{{(170+172*10)*8} mod g(x)} ・ ・ Ｎ3＝Ｘ^{{(170+172*2)*8} mod g(x)} Ｎ2＝Ｘ^{{(170+172*1)*8} mod g(x)} Ｎ1＝Ｘ^{{(170+172*0)*8} mod g(x)} （１４）N 11 = X ^{{(170 + 172 * 10) * 8} mod g (x)} N 3 = X ^{{(170 + 172 * 2) * 8} mod g (x)} N 2 = X ^{{(170 + 172 * 1) * 8} mod g (x)} N 1 = X ^{{(170 + 172 * 0) * 8} mod g (x)} (14)

【０１０４】式１３，１４より新たな標準修正差分Ｎ'_j
は、下式１５の通りに表すことができ、この値を用いて
第１８１列目の誤りに対して同様の計算を行うことがで
きる。最終的に、１６個の修正差分を記憶するレジスタ
と、その途中結果を記憶するレジスタとが必要になるの
で、ＥＤＣ修正差分計算部１４ａは、図７に示した通り
の構成をとる。The new standard correction difference N ′ _j from equations (13) and (14)
Can be expressed as the following Expression 15, and the same calculation can be performed for the error in the 181st column using this value. Finally, a register for storing 16 correction differences and a register for storing an intermediate result are required, so that the EDC correction difference calculation unit 14a has a configuration as shown in FIG.

【０１０５】[0105]

【数１５】 Ｎ'_j＝（ｘ⁸*Ｎ_j） mod ｇ（ｘ） （１５）N ′ _j = (x ⁸ * N _j ) mod g (x) (15)

【０１０６】以下、図２０〜図３０をさらに参照して、
誤り訂正装置１におけるＰＯ方向の処理を説明する。図
２０は、誤り訂正装置１（図５）のＰＯ方向の処理を示
す図である。図２１は、図２０に示した誤り訂正装置１
（図５）のＥＤＣ標準修正差分計算部１６（図６）のス
テップ１００（Ｓｔｅｐ１００）における処理を示す図
である。図２２は、図２０に示した誤り訂正装置１のス
テップ１０１（Ｓｔｅｐ１０１）における処理を示す図
である。図２３は、図２０に示した誤り訂正装置１のス
テップ１０３（Ｓｔｅｐ１０３）における処理を示す図
である。図２４は、図２０に示した誤り訂正装置１のス
テップ１０４（Ｓｔｅｐ１０４）における処理を示す図
である。図２５は、図２０に示した誤り訂正装置１のス
テップ１０７（Ｓｔｅｐ１０７）における処理を示す図
である。図２６は、図２０に示した誤り訂正装置１のＥ
ＤＣ修正差分計算部１４ａ（図７）のステップ１０７
（Ｓｔｅｐ１０７）における処理を示す図である。図２
７は、図２０に示した誤り訂正装置１のＥＤＣ修正差分
計算部１４ａ（図７）のステップ１０８（Ｓｔｅｐ１０
８）における処理を示す図である。図２８は、図２０に
示した誤り訂正装置１のステップ１１０（Ｓｔｅｐ１１
０）における処理を示す図である。図２９は、図２０に
示した誤り訂正装置１のＥＤＣ標準修正差分計算部１６
（図６）のステップ１１１（Ｓｔｅｐ１１１）における
処理を示す図である。図３０は、図２０に示した誤り訂
正装置１のステップ１１２（Ｓｔｅｐ１１２）における
処理を示す図である。Hereinafter, with further reference to FIGS. 20 to 30,
The processing in the PO direction in the error correction device 1 will be described. FIG. 20 is a diagram showing processing in the PO direction of the error correction device 1 (FIG. 5). FIG. 21 illustrates the error correction device 1 shown in FIG.
It is a figure which shows the process in the step 100 (Step100) of the EDC standard correction | amendment difference calculation part 16 (FIG. 6) of (FIG. 5). FIG. 22 is a diagram showing a process in step 101 of the error correction device 1 shown in FIG. FIG. 23 is a diagram showing a process in step 103 of the error correction device 1 shown in FIG. FIG. 24 is a diagram showing a process in the step 104 (Step 104) of the error correction device 1 shown in FIG. FIG. 25 is a diagram showing a process in Step 107 of the error correction device 1 shown in FIG. FIG. 26 is a block diagram of the error correction device 1 shown in FIG.
Step 107 of DC correction difference calculation section 14a (FIG. 7)
It is a figure showing processing in (Step107). FIG.
7 is Step 108 (Step 10) of the EDC correction difference calculator 14a (FIG. 7) of the error correction device 1 shown in FIG.
It is a figure which shows the process in 8). FIG. 28 is a flowchart showing the operation of the error correction device 1 shown in FIG.
It is a figure which shows the process in 0). FIG. 29 is a block diagram showing the EDC standard correction difference calculator 16 of the error correction device 1 shown in FIG.
FIG. 7 is a diagram showing a process in step 111 (FIG. 6). FIG. 30 is a diagram showing a process in the step 112 (Step 112) of the error correction device 1 shown in FIG.

【０１０７】図２０に示すように、ステップ１００にお
いて、ＥＤＣ標準修正差分計算部１６は、変数ｉに初期
値１０（変数ｉの初期値が１０になるのは、ＰＩパリテ
ィはＥＤＣブロックに含まれないため）を代入し、下式
１６に示す予め計算されている最初の標準修正差分Ｎ_j
（ｊ＝１，．．．，１２）を算出し、ＥＤＣのシンドロ
ームを記憶するシンドローム修正差分計算部１４ａ内の
レジスタ（図示せず）をクリアし、シンドローム／ＥＤ
Ｃ計算部１０４（誤り訂正符号のシンドローム生成回
路）を初期化し、ステップ１０１の処理に進む。As shown in FIG. 20, in step 100, the EDC standard modified difference calculator 16 sets the initial value of the variable i to 10 (the initial value of the variable i becomes 10 because the PI parity is included in the EDC block). ), And the first standard correction difference N _j calculated in advance by the following equation (16).
(J = 1,..., 12), clear a register (not shown) in the syndrome correction difference calculation unit 14a that stores the syndrome of the EDC, and
The C calculation unit 104 (error correction code syndrome generation circuit) is initialized, and the process proceeds to step 101.

【０１０８】[0108]

【数１６】 Ｎ12＝Ｘ^{{(i-10+172*11)*8} mod g(x)} Ｎ11＝Ｘ^{{(i-10+172*10)*8} mod g(x)} ・ ・ Ｎ3＝Ｘ^{{(i-10+172*2)*8} mod g(x)} Ｎ2＝Ｘ^{{(i-10+172*1)*8} mod g(x)} Ｎ1＝Ｘ^{{(i-10+172*0)*8} mod g(x)} （１６）N 12 = X ^{{(i-10 + 172 * 11) * 8} mod g (x)} N 11 = X ^{{(i-10 + 172 * 10) * 8} mod g (x)} N 3 = X ^{{(i−10 + 172 * 2) * 8} mod g (x)} N 2 = X ^{{(i−10 + 172 * 1) * 8} mod g (x)} N 1 = X ^{{( i-10 + 172 * 0) * 8} mod g (x)} (16)

【０１０９】ステップ１０１において、図２２に示すよ
うに、シンドローム／ＥＤＣ計算部１０４（図５）は、
ＥＤＣブロック（図２）の第ｉ列の誤り訂正符号のシン
ドロームを計算し、ステップ１０２の処理に進む。In step 101, as shown in FIG. 22, the syndrome / EDC calculation unit 104 (FIG. 5)
The syndrome of the error correction code in the i-th column of the EDC block (FIG. 2) is calculated, and the process proceeds to step 102.

【０１１０】ステップ１０２において、誤り位置多項式
／誤り評価多項式導出部１０６は、ステップ１０１の処
理において計算したシンドロームの値が数値０でない場
合にはステップ１０３の処理に進み、これ以外の場合に
は、変数ｉに数値１を加え（インクリメントし）、下式
１７によって標準修正差分の値を更新して、ステップ１
０１の処理に戻る。In step 102, the error locator polynomial / error evaluation polynomial deriving unit 106 proceeds to step 103 if the value of the syndrome calculated in the process of step 101 is not the numerical value 0. A value 1 is added (incremented) to the variable i, and the value of the standard correction difference is updated by the following equation 17, and
It returns to the process of 01.

【０１１１】[0111]

【数１７】 Ｎ_j＝（Ｎ_j*ｘ⁸）mod ｇ（ｘ） （１７）N _j = (N _j * x ⁸ ) mod g (x) (17)

【０１１２】ステップ１０３において、図２３に示すよ
うに、誤り位置多項式／誤り評価多項式導出部１０６
は、ステップ１０１の処理において計算されたシンドロ
ームの値から誤り位置多項式を計算し、変数Ｌの値にα
²⁰⁷を代入し、ステップ１０４の処理に進む。In step 103, as shown in FIG. 23, the error locator polynomial / error evaluation polynomial deriving unit 106
Calculates an error locator polynomial from the value of the syndrome calculated in the process of step 101, and sets α to α
²⁰⁷ is substituted, and the process proceeds to step 104.

【０１１３】ステップ１０４において、図２４に示すよ
うに、チェーンサーチ部１１２は、チェーンサーチを行
って変数Ｌの値が誤り位置多項式の根か否かを判断す
る。誤り大きさ計算部１１４は、変数Ｌが誤り位置多項
式の根である場合には誤りの大きさを計算し、これ以外
の場合には誤りの大きさの値を０とする。In step 104, as shown in FIG. 24, the chain search unit 112 performs a chain search to determine whether or not the value of the variable L is the root of the error locator polynomial. The error magnitude calculator 114 calculates the magnitude of the error when the variable L is the root of the error locator polynomial, and otherwise sets the value of the magnitude of the error to zero.

【０１１４】ステップ１０５において、シンドローム修
正差分計算１８は、ステップ１０４の処理において求め
られた誤りの大きさの値から修正差分を算出し、ステッ
プ１０６の処理に進む。In step 105, the syndrome correction difference calculation 18 calculates a correction difference from the value of the error magnitude obtained in the processing of step 104, and proceeds to the processing of step 106.

【０１１５】ステップ１０６において、チェーンサーチ
部１１２ と位置カウンター１１０によって求められた
誤りの位置から、誤りがＥＣＣブロック（図３）に含ま
れるいずれのＥＤＣブロック（図２）の何行目に発生し
たかを判定し、ステップ１０７の処理に進In step 106, from the error position obtained by the chain search unit 112 and the position counter 110, an error has occurred in any row of any EDC block (FIG. 2) included in the ECC block (FIG. 3). And proceeds to step 107.

【０１１６】ステップ１０７において、ＥＤＣ修正差分
計算部１４ａは、図２５および図２６に示すように、ス
テップ１０６の処理において誤りが発生していると判定
されたＥＤＣブロックの第ｊ番目の行に対応する標準修
正差分Ｎ_jを選び、誤りの大きさＢ_k（ｋ＝０〜７；Ｂ_k
＝１または０）を用いて、下式１８の計算を行い、ステ
ップ１０８の処理に進む。In step 107, as shown in FIGS. 25 and 26, the EDC correction difference calculating section 14a corresponds to the j-th row of the EDC block in which it is determined that an error has occurred in the processing in step 106. _Is selected, and the magnitude of the error B _k (k = 0 to 7; B _k
= 1 or 0), the following Expression 18 is calculated, and the process proceeds to Step 108.

【０１１７】[0117]

【数１８】 ΣＢ_k*(Ｎ_j ^k mod ｇ（ｘ）) （１８） ただし、Σはｋ＝０〜７に関する総和を示す。１８B _k * (N _j ^k mod g (x)) (18) where Σ represents the sum of k = 0 to 7.

【０１１８】ステップ１０８において、ＥＤＣ修正差分
計算部１４ａは、図２７に示すように、ステップ１０７
の処理における計算結果（式１８）を用いて、ステップ
１０６で求められたＥＤＣブロックに対応するシンドロ
ームの修正差分を更新し、ステップ１０９の処理に進In step 108, the EDC correction difference calculating unit 14a performs the processing in step 107 as shown in FIG.
Using the calculation result (Equation 18) in the process of (1), the correction difference of the syndrome corresponding to the EDC block obtained in Step 106 is updated, and the process proceeds to Step 109.

【０１１９】ステップ１０９において、チェーンサーチ
部１１２は、チェーンサーチがＥＤＣブロックの第ｉ列
の最後まで終了した場合にはＳ１１０の処理に進み、こ
れ以外の場合には変数Ｌに数値α^-1を乗算し、ステップ
１０４の処理に戻る。In step 109, if the chain search has been completed up to the end of the i-th column of the EDC block, the chain search unit 112 proceeds to the process of S110. Otherwise, the chain search unit 112 sets the variable L to the value α- ¹ . The multiplication is performed, and the process returns to step 104.

【０１２０】ステップ１１０において、図２８に示すよ
うに、比較回路１２４は、シンドローム／ＥＤＣ計算部
１０４から入力されるシンドロームと、ステップ１０３
から１０９の処理においてシンドローム修正差分計算１
８が算出した修正差分の値とを比較し、これらが一致し
ている場合には、誤訂正検出回路１２２は、シンドロー
ムの修正差分が正当であると判断し、訂正制御部１１６
は読み出し／書き込み制御部１０２のバッファ（図示せ
ず）上で誤り訂正を行い、ステップ１１１の処理に進
む。これ以外の場合には、誤訂正検出回路１２２は、誤
訂正検出データに訂正不能のフラグをセットし、訂正制
御部１１６は、誤り訂正を行わずにステップ１１１の処
理に進む。In step 110, as shown in FIG. 28, the comparison circuit 124 compares the syndrome input from the syndrome / EDC calculation unit 104 with the syndrome input in step 103.
Syndrome Correction Difference Calculation 1
8 is compared with the calculated correction difference value, and if they match, the erroneous correction detection circuit 122 determines that the correction difference of the syndrome is valid, and the correction control unit 116
Performs error correction on a buffer (not shown) of the read / write control unit 102, and proceeds to the processing of step 111. In other cases, the erroneous correction detection circuit 122 sets an uncorrectable flag in the erroneous correction detection data, and the correction control unit 116 proceeds to step 111 without performing error correction.

【０１２１】ステップ１１１において、図２９に示すよ
うに、ＥＤＣ標準修正差分計算部１６は、誤りの位置と
大きさの計算をＥＣＣブロックの最後の列まで行ったか
否かを判断し、最後の列に対する計算を行った場合には
ステップ１１２の処理に進み、これ以外の場合にはＳ１
０１の処理に戻る。In step 111, as shown in FIG. 29, the EDC standard correction difference calculator 16 determines whether or not the calculation of the position and magnitude of the error has been performed up to the last column of the ECC block. Is calculated, the process proceeds to step 112, otherwise, S1
It returns to the process of 01.

【０１２２】ステップ１１２において、比較回路１２０
は、シンドローム／ＥＤＣ計算部１０４から入力される
ＥＤＣと、ＥＤＣ修正差分計算部１４ａがステップ１０
１から１１２の処理において算出した修正差分とを比較
し、誤訂正検出回路１２２は、これらが一致する場合に
は処理を終了し、これ以外の場合には誤訂正検出データ
に訂正不能フラグをセットして処理を終了する。In step 112, the comparison circuit 120
The EDC input from the syndrome / EDC calculation unit 104 and the EDC correction difference calculation unit 14a
The erroneous correction detection circuit 122 compares the corrected difference calculated in the processing of steps 1 to 112, terminates the processing if they match, and sets an uncorrectable flag in the erroneous correction detection data otherwise. And terminate the processing.

【０１２３】以上説明したように、本発明にかかる誤り
訂正装置においては、誤りの位置および大きさの計算
と、誤り訂正により値が変化するＥＤＣのシンドローム
との計算とが、同時に行うことができるので、誤り訂正
の確率を低くすることができる。また、バッファからデ
ータを読み出す回数を従来よりも少なくすることができ
るので、誤り訂正処理に要する時間が短くて済む。As described above, in the error correction apparatus according to the present invention, the calculation of the position and magnitude of the error and the calculation of the syndrome of the EDC whose value changes due to the error correction can be performed simultaneously. Therefore, the probability of error correction can be reduced. Further, since the number of times of reading data from the buffer can be reduced as compared with the related art, the time required for error correction processing can be reduced.

【０１２４】[0124]

【発明の効果】以上説明したように、本発明にかかる誤
り検出装置およびその方法によれば、処理におけるオー
バーヘッドを少なくすることができるので、短い処理時
間で誤訂正を検出し、誤り訂正を行うことができる。As described above, according to the error detection apparatus and method according to the present invention, the overhead in processing can be reduced, so that error correction is detected and error correction is performed in a short processing time. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図１】ＤＶＤに記録されるデータを生成する処理（Ｓ
１０）を示す図である。FIG. 1 shows a process of generating data to be recorded on a DVD (S
It is a figure which shows 10).

【図２】図１に示したデータユニット１（ＥＤＣブロッ
ク）を示す図である。FIG. 2 is a diagram showing a data unit 1 (EDC block) shown in FIG.

【図３】図１に示したＥＣＣブロックを示す図である。FIG. 3 is a diagram illustrating an ECC block illustrated in FIG. 1;

【図４】チェーンサーチ法を示す図である。FIG. 4 is a diagram illustrating a chain search method.

【図５】本発明にかかる誤り訂正装置の構成を示す図で
ある。FIG. 5 is a diagram showing a configuration of an error correction device according to the present invention.

【図６】図５に示したＥＤＣ標準修正差分計算部の構成
を示す図である。FIG. 6 is a diagram illustrating a configuration of an EDC standard corrected difference calculation unit illustrated in FIG. 5;

【図７】図５に示した第１のＥＤＣ修正差分計算部（１
４ａ）の構成を示す図である。FIG. 7 is a diagram showing a first EDC correction difference calculating unit (1) shown in FIG.
It is a figure which shows the structure of 4a).

【図８】図５に示した第１のＥＤＣ修正差分計算部（１
４ａ）によるＥＤＣ修正差分算出の演算の方向を示す図
である。FIG. 8 is a diagram showing a first EDC correction difference calculating unit (1) shown in FIG. 5;
It is a figure which shows the direction of the calculation of EDC correction difference calculation by 4a).

【図９】図５に示した第２のＥＤＣ修正差分計算部（１
４ｂ）の構成を示す図である。FIG. 9 is a diagram showing a second EDC correction difference calculating unit (1) shown in FIG. 5;
It is a figure which shows the structure of 4b).

【図１０】図５に示したシンドローム修正差分計算部の
構成を示す図である。FIG. 10 is a diagram illustrating a configuration of a syndrome correction difference calculation unit illustrated in FIG. 5;

【図１１】誤り訂正装置のＰＩ方向の処理を示す図であ
る。FIG. 11 is a diagram showing processing in the PI direction of the error correction device.

【図１２】図１１に示した誤り訂正装置のステップ３
（Ｓｔｅｐ３）の処理を示す図であるFIG. 12 shows a step 3 of the error correction apparatus shown in FIG.
It is a figure showing processing of (Step3).

【図１３】図１１に示した誤り訂正装置のステップ５
（Ｓｔｅｐ５）の処理を示す図である。FIG. 13 shows a step 5 of the error correction apparatus shown in FIG. 11;
It is a figure which shows the process of (Step5).

【図１４】図１１に示した誤り訂正装置のステップ６
（Ｓｔｅｐ６）の処理を示す図である。FIG. 14 is a diagram showing a step 6 of the error correction apparatus shown in FIG. 11;
It is a figure which shows the process of (Step6).

【図１５】図１１に示した誤り訂正装置のステップ７，
８（Ｓｔｅｐ７，８）の処理を示す第１の図である。FIG. 15 is a block diagram of the error correction device shown in FIG.
8 is a first diagram showing a process of Step 7 (Step 7, 8). FIG.

【図１６】図１１に示した誤り訂正装置のステップ７，
８（Ｓｔｅｐ７，８）の処理を示す第２の図である。FIG. 16 is a block diagram of the error correction device shown in FIG.
8 is a second diagram showing the process of Step 8 (Steps 7, 8). FIG.

【図１７】図１１に示した誤り訂正装置のステップ７，
８（Ｓｔｅｐ７，８）の処理を示す第３の図である。FIG. 17 is a diagram illustrating steps 7 and 8 of the error correction device illustrated in FIG. 11;
8 is a third diagram showing the process of Step 8 (Steps 7, 8). FIG.

【図１８】図１１に示した誤り訂正装置のステップ９
（Ｓｔｅｐ９）の処理を示す図である。FIG. 18 is a step 9 of the error correction device shown in FIG. 11;
It is a figure showing processing of (Step9).

【図１９】図１１に示した誤り訂正装置のステップ１１
（Ｓｔｅｐ１１）の処理を示す図である。FIG. 19 is a block diagram showing a step 11 of the error correction apparatus shown in FIG. 11;
It is a figure showing processing of (Step11).

【図２０】誤り訂正装置（図５）のＰＯ方向の処理を示
す図である。20 is a diagram illustrating processing in the PO direction of the error correction device (FIG. 5).

【図２１】図２０に示した誤り訂正装置（図５）のＥＤ
Ｃ標準修正差分計算部（図６）のステップ１００（Ｓｔ
ｅｐ１００）における処理を示す図である。21 shows the ED of the error correction device (FIG. 5) shown in FIG. 20;
Step 100 (St) of the C standard correction difference calculator (FIG. 6)
It is a figure which shows the process in (ep100).

【図２２】図２０に示した誤り訂正装置のステップ１０
１（Ｓｔｅｐ１０１）における処理を示す図である。FIG. 22 is a diagram illustrating a step 10 of the error correction device illustrated in FIG. 20;
FIG. 2 is a diagram showing processing in 1 (Step 101).

【図２３】図２０に示した誤り訂正装置のステップ１０
３（Ｓｔｅｐ１０３）における処理を示す図である。FIG. 23 is a step 10 of the error correction device shown in FIG. 20;
FIG. 3 is a diagram showing processing in Step 3 (Step 103).

【図２４】図２０に示した誤り訂正装置のステップ１０
４（Ｓｔｅｐ１０４）における処理を示す図である。FIG. 24 is a diagram showing a step 10 of the error correction apparatus shown in FIG. 20;
FIG. 4 is a diagram showing processing in Step 4 (Step 104).

【図２５】図２０に示した誤り訂正装置のステップ１０
７（Ｓｔｅｐ１０７）における処理を示す図である。FIG. 25 is a step 10 of the error correction device shown in FIG. 20;
FIG. 7 is a diagram showing processing in Step 7 (Step 107).

【図２６】図２０に示した誤り訂正装置の第１のＥＤＣ
修正差分計算部（１４ａ（図７））のステップ１０７
（Ｓｔｅｐ１０７）における処理を示す図である。26 shows a first EDC of the error correction device shown in FIG.
Step 107 of the modified difference calculator (14a (FIG. 7))
It is a figure showing processing in (Step107).

【図２７】図２０に示した誤り訂正装置の第１のＥＤＣ
修正差分計算部（１４ａ（図７））のステップ１０８
（Ｓｔｅｐ１０８）における処理を示す図である。FIG. 27 shows a first EDC of the error correction device shown in FIG.
Step 108 of the modified difference calculator (14a (FIG. 7))
It is a figure showing processing in (Step108).

【図２８】図２０に示した誤り訂正装置のステップ１１
０（Ｓｔｅｐ１１０）における処理を示す図である。FIG. 28 is a flowchart showing the operation of the error correction apparatus shown in FIG.
It is a figure showing processing in 0 (Step110).

【図２９】図２０に示した誤り訂正装置のＥＤＣ標準修
正差分計算部（図６）のステップ１１１（Ｓｔｅｐ１１
１）における処理を示す図である。FIG. 29 is a diagram showing a step 111 (Step 11) of the EDC standard correction difference calculator (FIG. 6) of the error correction device shown in FIG. 20;
It is a figure showing processing in 1).

【図３０】図２０に示した誤り訂正装置のステップ１１
２（Ｓｔｅｐ１１２）における処理を示す図である。FIG. 30 is a step 11 of the error correction device shown in FIG.
FIG. 2 is a diagram showing a process in 2 (Step 112).

【符号の説明】[Explanation of symbols]

１・・・誤り訂正装置 １０・・・誤り訂正ブロック １００・・・記憶装置 １０２・・・読み出し／書き込み制御部 １０４・・・シンドローム／ＥＤＣ計算部 １０６・・・誤り位置多項式／誤り評価多項式導出部 １０８・・・誤り消失位置制御部 １１０・・・位置カウンタ １１２・・・チェーンサーチ部 １１４・・・誤り大きさ計算部 １１６・・・訂正制御部 １２・・・誤訂正検出ブロック １２０・・・比較回路 １２２・・・誤訂正検出回路 １２４・・・比較回路 １２６・・・セレクタ １２８・・・セレクタ １４ａ，１４ｂ・・・ＥＤＣ修正差分計算部 １６・・・ＥＤＣ標準修正差分計算部 １８・・・シンドローム修正差分計算 ２０・・・制御部 DESCRIPTION OF SYMBOLS 1 ... Error correction apparatus 10 ... Error correction block 100 ... Storage device 102 ... Read / write control part 104 ... Syndrome / EDC calculation part 106 ... Error position polynomial / error evaluation polynomial derivation Unit 108 Error erasure position control unit 110 Position counter 112 Chain search unit 114 Error magnitude calculation unit 116 Correction control unit 12 Error correction detection block 120 · Comparator circuit 122 ··· Erroneous correction detection circuit 124 ··· Comparator circuit 126 ··· Selector 128 ··· Selector 14a and 14b ··· EDC corrected difference calculator 16 ··· EDC standard corrected difference calculator 18 ..Syndrome correction difference calculation 20 ... Control unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 哲也 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (72)発明者 出村 雅之 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開2000−100086（ＪＰ，Ａ) 特開2000−113607（ＪＰ，Ａ) 特表2000−507434（ＪＰ，Ａ) 国際公開98／35451（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 13/00 G06F 11/10 330 G11B 20/00 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Tetsuya Tamura 1623-14 Shimotsuruma, Yamato-shi, Kanagawa Prefecture IBM Japan Yamato Office (72) Inventor Masayuki Demura 1623 Shimotsuruma, Yamato-shi, Kanagawa No. 14 Japan Yamato Works, IBM Japan, Ltd. (56) References JP-A 2000-100086 (JP, A) JP-A 2000-113607 (JP, A) Table 2000-507434 (JP, A) International Publication 98/35451 (WO, A1) (58) Fields investigated (Int. Cl. ⁷ , DB name) H03M 13/00 G06F 11/10 330 G11B 20/00

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】誤り訂正の対象となるＥＣＣブロックに生
じた誤りを検出する誤り検出装置であって、前記ＥＣＣ
ブロックは、それぞれ誤り検出符号（ＥＤＣ）が付加さ
れた１つ以上のＥＤＣブロックに対して、誤り訂正符号
（ＥＣＣ）が付加されることにより生成され、 前記ＥＣＣブロックに含まれ、それぞれ前記ＥＣＣを含
むデータ系列それぞれに対して、データ系列それぞれに
含まれる前記ＥＣＣを用いて誤りの値を算出する誤り値
算出手段と、 前記データ系列の誤りの値が算出されるたびに、算出さ
れた誤りの値に応じて前記ＥＤＣのシンドロームの値を
修正するＥＤＣシンドローム修正手段と、 修正された前記ＥＤＣのシンドロームに基づいて、前記
ＥＤＣブロックにおける誤りの発生を検出する誤り検出
手段とを有する誤り検出装置。An error detecting apparatus for detecting an error occurring in an ECC block to be corrected, wherein said ECC block comprises:
The block is generated by adding an error correction code (ECC) to one or more EDC blocks to which an error detection code (EDC) is added, and is included in the ECC block. Error value calculating means for calculating an error value using the ECC included in each of the data sequences, for each of the included data sequences, each time the error value of the data sequence is calculated, An error detection device comprising: EDC syndrome correction means for correcting the value of the syndrome of the EDC according to a value; and error detection means for detecting occurrence of an error in the EDC block based on the corrected syndrome of the EDC. 【請求項２】前記ＥＤＣブロックは、１つ以上の行と１
つ以上の列から構成され、前記誤り訂正符号は、前記Ｅ
ＤＣブロックの行または列それぞれに対して付加され、
前記データ系列は、それぞれ前記ＥＤＣブロックの１行
または１列、および、およびこのＥＤＣブロックの１行
または１列に対して付加されたＥＣＣとを含み、 前記誤り値算出手段は、前記データ系列を１つずつ処理
して誤りの値を算出し、 前記ＥＤＣシンドローム修正手段は、所定のＥＤＣシン
ドロームの初期値を、前記誤りの値が算出されるたび
に、順次、修正し、 前記誤り検出手段は、１つの前記ＥＤＣブロックに対応
するデータ系列に対する誤りの値の算出が終わるたび
に、前記修正されたＥＤＣシンドロームに基づいて、当
該ＥＤＣブロックにおける誤りの発生を検出する請求項
１に記載の誤り検出装置。2. The method of claim 1, wherein the EDC block comprises one or more rows and one or more rows.
One or more columns, wherein the error correction code is
Added to each row or column of the DC block,
The data sequence includes one row or one column of the EDC block, and an ECC added to one row or one column of the EDC block, respectively. The EDC syndrome correction means sequentially corrects the initial value of the predetermined EDC syndrome each time the error value is calculated, and the error detection means 2. The error detection according to claim 1, wherein each time calculation of an error value for a data sequence corresponding to one of the EDC blocks is completed, an error occurrence in the EDC block is detected based on the corrected EDC syndrome. apparatus. 【請求項３】前記ＥＤＣシンドローム修正手段は、 前記データ系列それぞれの一定の位置に一定の誤りが生
じている場合のＥＤＣシンドロームを前記初期値とし、 算出された前記誤りの値に応じて、前記初期値を順次、
修正する請求項２に記載の誤り検出装置。3. The EDC syndrome correcting means sets an EDC syndrome in a case where a certain error occurs at a certain position of each of the data sequences as the initial value, and according to the calculated error value, Initial values are sequentially
3. The error detection device according to claim 2, wherein the error is corrected. 【請求項４】前記ＥＤＣブロックそれぞれのＥＤＣを算
出するＥＤＣ算出手段を有し、 前記誤り検出手段は、１つの前記ＥＤＣブロックに対応
するデータ系列に対する誤りの値の算出が終了するたび
に、前記算出されたＥＤＣと、修正された前記ＥＤＣシ
ンドロームとを比較して、当該ＥＤＣブロックにおける
誤りの発生を検出する請求項３に記載の誤り検出装置。4. An EDC calculating means for calculating an EDC of each of the EDC blocks, wherein the error detecting means sets the error value every time the calculation of an error value for a data sequence corresponding to one of the EDC blocks is completed. The error detection device according to claim 3, wherein the calculated EDC is compared with the corrected EDC syndrome to detect an occurrence of an error in the EDC block. 【請求項５】誤り訂正の対象となるＥＣＣブロックに生
じた誤りを検出する誤り検出方法であって、前記ＥＣＣ
ブロックは、それぞれ誤り検出符号（ＥＤＣ）が付加さ
れた１つ以上のＥＤＣブロックに対して、誤り訂正符号
（ＥＣＣ）が付加されることにより生成され、 前記ＥＣＣブロックに含まれ、それぞれ前記ＥＣＣを含
むデータ系列それぞれに対して、データ系列それぞれに
含まれる前記ＥＣＣを用いて誤りの値を算出し、 前記データ系列の誤りの値が算出されるたびに、算出さ
れた誤りの値に応じて前記ＥＤＣのシンドロームの値を
修正し、 修正された前記ＥＤＣのシンドロームに基づいて、前記
ＥＤＣブロックにおける誤りの発生を検出する誤り検出
方法。5. An error detection method for detecting an error occurring in an ECC block to be corrected, wherein the ECC block comprises:
The block is generated by adding an error correction code (ECC) to one or more EDC blocks to which an error detection code (EDC) is added, and is included in the ECC block. For each of the included data sequences, an error value is calculated using the ECC included in each of the data sequences. Each time the error value of the data sequence is calculated, the error value is calculated according to the calculated error value. An error detection method for correcting a value of an EDC syndrome and detecting occurrence of an error in the EDC block based on the corrected EDC syndrome.