JP3271738B2 - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JP3271738B2 JP3271738B2 JP35331695A JP35331695A JP3271738B2 JP 3271738 B2 JP3271738 B2 JP 3271738B2 JP 35331695 A JP35331695 A JP 35331695A JP 35331695 A JP35331695 A JP 35331695A JP 3271738 B2 JP3271738 B2 JP 3271738B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- signal
- head
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＥＤプリンタに
おけるＬＥＤアレイヘッドのドライバ等に適するデータ
転送装置に関するものである。
おけるＬＥＤアレイヘッドのドライバ等に適するデータ
転送装置に関するものである。
【０００２】
【従来の技術】電子写真式の印刷装置であって、例えば
光源としてＬＥＤアレイヘッド（以下単にＬＥＤヘッド
と称する）を用いたＬＥＤプリンタでは、制御部から転
送された文字や図形等のデータにより各ＬＥＤを選択的
に点灯駆動し、その光によって感光体を露光する。これ
により感光体上に形成された静電潜像をトナーにより現
像し、この現像されたトナー像を用紙に転写し、かつ定
着することによって印刷を行う。
光源としてＬＥＤアレイヘッド（以下単にＬＥＤヘッド
と称する）を用いたＬＥＤプリンタでは、制御部から転
送された文字や図形等のデータにより各ＬＥＤを選択的
に点灯駆動し、その光によって感光体を露光する。これ
により感光体上に形成された静電潜像をトナーにより現
像し、この現像されたトナー像を用紙に転写し、かつ定
着することによって印刷を行う。
【０００３】ＬＥＤヘッドは、多数のＬＥＤを点滅させ
るために、各ＬＥＤに対しドライバ用ＩＣ（集積回路）
が接続されている。ＬＥＤヘッドには、データ転送用の
クロック信号にタイミングを制御されながらデータが入
力し、シフトレジスタに１ライン分のデータが格納され
る。また、シフトレジスタに格納されたデータはラッチ
回路に一旦ラッチされ、ストローブ信号によって各ＬＥ
Ｄ素子に供給される。このようなＬＥＤヘッドへのデー
タ転送とドライブを高速化するために、データをシフト
レジスタに転送する処理とラッチ回路をストローブ信号
で駆動する処理を並行させたり、可能な限りクロック信
号周波数を高めるようにしている。
るために、各ＬＥＤに対しドライバ用ＩＣ（集積回路）
が接続されている。ＬＥＤヘッドには、データ転送用の
クロック信号にタイミングを制御されながらデータが入
力し、シフトレジスタに１ライン分のデータが格納され
る。また、シフトレジスタに格納されたデータはラッチ
回路に一旦ラッチされ、ストローブ信号によって各ＬＥ
Ｄ素子に供給される。このようなＬＥＤヘッドへのデー
タ転送とドライブを高速化するために、データをシフト
レジスタに転送する処理とラッチ回路をストローブ信号
で駆動する処理を並行させたり、可能な限りクロック信
号周波数を高めるようにしている。
【０００４】
【発明が解決しようとする課題】ところで、上記のよう
な従来のデータ転送装置には次のような解決すべき課題
があった。 プリンタの印字速度向上に伴い、ＬＥＤヘッドに対す
るデータ転送用のクロック信号周波数が増大することに
よりＥＭＩノイズレベルが増加する。 一方、ＬＥＤヘッドのドライバ内のクロック信号は、
各ドライバ用ＩＣ内に設けたバッファのカスケード接続
中を伝達されるようになっているので、タイミングマー
ジンを確保するためには一定以上クロック信号周波数を
上昇させることができない。
な従来のデータ転送装置には次のような解決すべき課題
があった。 プリンタの印字速度向上に伴い、ＬＥＤヘッドに対す
るデータ転送用のクロック信号周波数が増大することに
よりＥＭＩノイズレベルが増加する。 一方、ＬＥＤヘッドのドライバ内のクロック信号は、
各ドライバ用ＩＣ内に設けたバッファのカスケード接続
中を伝達されるようになっているので、タイミングマー
ジンを確保するためには一定以上クロック信号周波数を
上昇させることができない。
【０００５】更に、印字速度向上に伴い、ＬＥＤヘッ
ドのストローブ信号が変化する（即ち、ＬＥＤの点灯、
消灯の切り替わり）場合においても、ヘッドクロック信
号は停止することなくデータ転送処理は継続しなければ
ならない。このストローブ信号の変化により電源ライン
にノイズ電圧が発生すると、ＬＥＤヘッド内のシフトレ
ジスタ回路が誤動作する可能性がある。ＬＥＤヘッドの
ドライブのみならず、サーマルプリンタの印字ヘッド等
の駆動にも同様の問題があった。本発明は以上の点を解
決することを目的とする。
ドのストローブ信号が変化する（即ち、ＬＥＤの点灯、
消灯の切り替わり）場合においても、ヘッドクロック信
号は停止することなくデータ転送処理は継続しなければ
ならない。このストローブ信号の変化により電源ライン
にノイズ電圧が発生すると、ＬＥＤヘッド内のシフトレ
ジスタ回路が誤動作する可能性がある。ＬＥＤヘッドの
ドライブのみならず、サーマルプリンタの印字ヘッド等
の駆動にも同様の問題があった。本発明は以上の点を解
決することを目的とする。
【０００６】
【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。 〈構成１〉ヘッドに搭載された複数のドライバ用回路
は、それぞれ、画像出力用のシリアルデータの転送を受
けてこれを処理する内部回路と、データ転送制御用のク
ロック信号を受け入れるコンパレータとを備え、ドライ
バ用回路を制御する制御部は、電圧安定化用のレギュレ
ータと、クロック信号出力用の回路とを備え、ヘッドと
制御部との間を接続するインタフェースケーブルは、そ
の特性インピーダンスと等しいマッチング用抵抗で終端
された一対のリード線により構成され、レギュレータ
は、リード線の一方を介して各コンパレータの一方の端
子に基準電圧を供給するよう接続され、クロック信号出
力用の回路は、リード線の他方を介して各コンパレータ
の他方の端子にクロック信号を供給するよう接続されて
いる。
するため次の構成を採用する。 〈構成１〉ヘッドに搭載された複数のドライバ用回路
は、それぞれ、画像出力用のシリアルデータの転送を受
けてこれを処理する内部回路と、データ転送制御用のク
ロック信号を受け入れるコンパレータとを備え、ドライ
バ用回路を制御する制御部は、電圧安定化用のレギュレ
ータと、クロック信号出力用の回路とを備え、ヘッドと
制御部との間を接続するインタフェースケーブルは、そ
の特性インピーダンスと等しいマッチング用抵抗で終端
された一対のリード線により構成され、レギュレータ
は、リード線の一方を介して各コンパレータの一方の端
子に基準電圧を供給するよう接続され、クロック信号出
力用の回路は、リード線の他方を介して各コンパレータ
の他方の端子にクロック信号を供給するよう接続されて
いる。
【０００７】〈説明〉ヘッドには、例えば画像露光用の
多数のＬＥＤ素子やサーマルプリンタ用の多数の発熱素
子等が搭載されている。ドライバ用回路は、これらを発
光させたり発熱させたりするための駆動電流を画像出力
用のデータに対応させて選択的に供給する。シリアルデ
ータは、データ転送用のクロック信号にタイミングを合
わせて内部回路に転送される。コンパレータは、制御部
のクロック信号出力用の回路から受け入れた信号と基準
電圧とを比較して、その差電圧を内部回路に供給する。
従って、コンパレータの出力がデータ転送用のクロック
信号となる。
多数のＬＥＤ素子やサーマルプリンタ用の多数の発熱素
子等が搭載されている。ドライバ用回路は、これらを発
光させたり発熱させたりするための駆動電流を画像出力
用のデータに対応させて選択的に供給する。シリアルデ
ータは、データ転送用のクロック信号にタイミングを合
わせて内部回路に転送される。コンパレータは、制御部
のクロック信号出力用の回路から受け入れた信号と基準
電圧とを比較して、その差電圧を内部回路に供給する。
従って、コンパレータの出力がデータ転送用のクロック
信号となる。
【０００８】基準電圧はレギュレータから出力されてお
り安定である。また、インタフェースケーブルはマッチ
ング抵抗により終端されているので、クロック信号が反
射せず歪み無く転送されてコンパレータに入力する。従
ってヘッド駆動用の大電流がオンオフして発生するよう
な雑音に対しても、安定な波形を維持する。また、コン
パレータにより各ドライバ用回路に直接クロック信号を
供給すると、多数のドライバ用回路間にクロック信号を
転送する場合に比べてクロック信号の伝搬遅延を考慮す
る必要がなく、クロック信号周波数を高くすることがで
きる。更にＣＭＯＳ集積回路から成るコンパレータを使
用すれば小電圧で駆動できるので、インタフェースケー
ブルから出力されるノイズの低減も図れる。
り安定である。また、インタフェースケーブルはマッチ
ング抵抗により終端されているので、クロック信号が反
射せず歪み無く転送されてコンパレータに入力する。従
ってヘッド駆動用の大電流がオンオフして発生するよう
な雑音に対しても、安定な波形を維持する。また、コン
パレータにより各ドライバ用回路に直接クロック信号を
供給すると、多数のドライバ用回路間にクロック信号を
転送する場合に比べてクロック信号の伝搬遅延を考慮す
る必要がなく、クロック信号周波数を高くすることがで
きる。更にＣＭＯＳ集積回路から成るコンパレータを使
用すれば小電圧で駆動できるので、インタフェースケー
ブルから出力されるノイズの低減も図れる。
【０００９】〈構成２〉レギュレータの出力する基準電
圧を、ドライブ電流補正用の補正回路にも同時に供給す
る。 〈説明〉クロック信号レベル安定化のために生成される
基準電圧は、例えばＬＥＤの光量補正のために動作する
補正回路に同時に供給することができる。こうすれば、
ハードウエアを有効に利用でき、小型化にもなる。
圧を、ドライブ電流補正用の補正回路にも同時に供給す
る。 〈説明〉クロック信号レベル安定化のために生成される
基準電圧は、例えばＬＥＤの光量補正のために動作する
補正回路に同時に供給することができる。こうすれば、
ハードウエアを有効に利用でき、小型化にもなる。
【００１０】〈構成３〉コンパレータ及び内部回路を備えるドライバ用回路が例
えばＣＭＯＳのＩＣから成る場合には、 クロック信号出
力用の回路は、クロック信号を小振幅化してインタフェ
ースケーブルを介してコンパレータの端子に供給する。 〈説明〉小振幅の クロック信号をインタフェースケーブルにてコ
ンパレータに供給するので、インタフェースケーブルで
伝送される信号電圧が十分に低くなり、従って、ノイズ
発生を有効に防止できる。
えばＣＭＯＳのＩＣから成る場合には、 クロック信号出
力用の回路は、クロック信号を小振幅化してインタフェ
ースケーブルを介してコンパレータの端子に供給する。 〈説明〉小振幅の クロック信号をインタフェースケーブルにてコ
ンパレータに供給するので、インタフェースケーブルで
伝送される信号電圧が十分に低くなり、従って、ノイズ
発生を有効に防止できる。
【００１１】〈構成４〉ヘッドに搭載された複数のドラ
イバ用回路は、それぞれ、画像出力用のシリアルデータ
の転送を受けてこれを処理する内部回路と、データ転送
制御用のクロック信号を受け入れるコンパレータとを備
え、ドライバ用回路を制御する制御部は、クロック信号
出力用の回路を備え、ヘッドと制御部との間を接続する
インタフェースケーブルは、その特性インピーダンスと
等しいマッチング用抵抗で終端された一対のリード線に
より構成され、クロック信号出力用の回路は、互いに逆
極性のクロック信号を生成して、その一方を、リード線
の一方を介して各コンパレータの一方の端子に入力し、
他方を、リード線の他方を介して各コンパレータの他方
の端子に入力するよう接続されている。
イバ用回路は、それぞれ、画像出力用のシリアルデータ
の転送を受けてこれを処理する内部回路と、データ転送
制御用のクロック信号を受け入れるコンパレータとを備
え、ドライバ用回路を制御する制御部は、クロック信号
出力用の回路を備え、ヘッドと制御部との間を接続する
インタフェースケーブルは、その特性インピーダンスと
等しいマッチング用抵抗で終端された一対のリード線に
より構成され、クロック信号出力用の回路は、互いに逆
極性のクロック信号を生成して、その一方を、リード線
の一方を介して各コンパレータの一方の端子に入力し、
他方を、リード線の他方を介して各コンパレータの他方
の端子に入力するよう接続されている。
【００１２】〈説明〉互いに逆極性のクロック信号を生
成してインタフェースケーブルに送り込めば、インタフ
ェースケーブルの外部に放射される電磁波のレベルを十
分に低減できる。また、ＣＭＯＳ集積回路から成るコン
パレータを使用すれば、各クロック信号のレベルを構成
１の場合の半分にすることができる。
成してインタフェースケーブルに送り込めば、インタフ
ェースケーブルの外部に放射される電磁波のレベルを十
分に低減できる。また、ＣＭＯＳ集積回路から成るコン
パレータを使用すれば、各クロック信号のレベルを構成
１の場合の半分にすることができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 〈具体例〉図１は、本発明によるデータ転送装置のブロ
ック図である。この図の説明の前に、ＬＥＤヘッドを用
いた一般のプリンタの概略構成と主要な動作を、図２か
ら図７を用いて説明する。
例を用いて説明する。 〈具体例〉図１は、本発明によるデータ転送装置のブロ
ック図である。この図の説明の前に、ＬＥＤヘッドを用
いた一般のプリンタの概略構成と主要な動作を、図２か
ら図７を用いて説明する。
【００１４】図２は、プリンタエンジンの主要部ブロッ
ク図である。図において、この装置は、ＬＥＤヘッド１
により感光体ドラム２を露光して、印刷を行う。制御部
３には実際に印刷を行うための図示しないエンジン部分
を制御するＣＰＵ（中央処理装置）８やＩ／Ｏ（入出
力）ポート９、ＲＯＭ（リード・オンリ・メモリ）１
１、ＲＡＭ（ランダム・アクセス・メモリ）１２等が搭
載されている。ＲＯＭ１１にはエンジン部分制御用ＣＰ
Ｕ８のプログラムが格納される。ＲＡＭ１２はワーキン
グ用データを格納する。Ｉ／Ｏポート９は、ＬＥＤヘッ
ド１にデータを供給し、エンジン部分との制御データ入
出力を行うインタフェースである。コントローラ５は、
外部Ｉ／Ｆ（インタフェース）６を介して図示しない上
位コンピュータに接続される。このコントローラ５は、
上位コンピュータの指令によりビットマップ化された印
刷用のデータを作成し、図示しないビデオインタフェー
スを介してエンジン部分へ転送する。電源回路７の低圧
電源７Ａは、プリンタの各部制御用論理回路等へ電源供
給を行う。高圧電源７ＢはＣＰＵ８の指令により電子写
真プロセスに必要とする各種高圧出力の発生・制御を行
う。ＬＥＤヘッド１はインタフェースケーブル１３を介
してＩ／Ｏポート９に接続される。操作盤４はオペレー
タがプリンタを操作するためのものである。
ク図である。図において、この装置は、ＬＥＤヘッド１
により感光体ドラム２を露光して、印刷を行う。制御部
３には実際に印刷を行うための図示しないエンジン部分
を制御するＣＰＵ（中央処理装置）８やＩ／Ｏ（入出
力）ポート９、ＲＯＭ（リード・オンリ・メモリ）１
１、ＲＡＭ（ランダム・アクセス・メモリ）１２等が搭
載されている。ＲＯＭ１１にはエンジン部分制御用ＣＰ
Ｕ８のプログラムが格納される。ＲＡＭ１２はワーキン
グ用データを格納する。Ｉ／Ｏポート９は、ＬＥＤヘッ
ド１にデータを供給し、エンジン部分との制御データ入
出力を行うインタフェースである。コントローラ５は、
外部Ｉ／Ｆ（インタフェース）６を介して図示しない上
位コンピュータに接続される。このコントローラ５は、
上位コンピュータの指令によりビットマップ化された印
刷用のデータを作成し、図示しないビデオインタフェー
スを介してエンジン部分へ転送する。電源回路７の低圧
電源７Ａは、プリンタの各部制御用論理回路等へ電源供
給を行う。高圧電源７ＢはＣＰＵ８の指令により電子写
真プロセスに必要とする各種高圧出力の発生・制御を行
う。ＬＥＤヘッド１はインタフェースケーブル１３を介
してＩ／Ｏポート９に接続される。操作盤４はオペレー
タがプリンタを操作するためのものである。
【００１５】図３は、ＬＥＤヘッドの内部ブロック図を
示す。この例においては、記録密度６００ｄｐｉ（ドッ
ト／インチ）のプリンタとし、ＬＥＤヘッドのドット数
（プリンタの１ライン分の印字ドット数に対応する）を
５１２０ドットとして、６４個のＬＥＤ素子を配列して
なるＬＥＤアレイチップを８０個整列して構成する。図
中、一点鎖線で囲まれた部分が８０個のドライバ用ＩＣ
１０−１〜１０−８０を示す。ここにはそれぞれ６４個
のＬＥＤ素子からなるＬＥＤアレイ２０−１〜２０−８
０が接続されている。ドライバ用ＩＣは、ＬＥＤアレイ
のＬＥＤ素子それぞれを駆動する。各ドライバ用ＩＣ１
０−１〜１０−８０は同一回路により構成され、カスケ
ード接続される。各シフトレジスタ１７は、６４個のフ
リップフロップ回路より構成されている。各ラッチ回路
１６にはシフトレジスタ１７より出力される６４本の信
号が入力され、ＨＤ−ＬＤ信号によりこの信号をラッチ
する。ＨＤ−ＣＬＫ信号はシフトレジスタ１７のシフト
クロックで、ＨＤ−ＤＡＴＡ信号は印刷用のデータ、Ｈ
Ｄ−ＬＤ信号はデータのラッチ信号、ＳＴＢ−Ｎはラッ
チしたデータをもとに、ＬＥＤ素子の駆動を指令するス
トローブ信号である。また、ＩLED はストローブ時にド
ライバ回路に流れる電流である。
示す。この例においては、記録密度６００ｄｐｉ（ドッ
ト／インチ）のプリンタとし、ＬＥＤヘッドのドット数
（プリンタの１ライン分の印字ドット数に対応する）を
５１２０ドットとして、６４個のＬＥＤ素子を配列して
なるＬＥＤアレイチップを８０個整列して構成する。図
中、一点鎖線で囲まれた部分が８０個のドライバ用ＩＣ
１０−１〜１０−８０を示す。ここにはそれぞれ６４個
のＬＥＤ素子からなるＬＥＤアレイ２０−１〜２０−８
０が接続されている。ドライバ用ＩＣは、ＬＥＤアレイ
のＬＥＤ素子それぞれを駆動する。各ドライバ用ＩＣ１
０−１〜１０−８０は同一回路により構成され、カスケ
ード接続される。各シフトレジスタ１７は、６４個のフ
リップフロップ回路より構成されている。各ラッチ回路
１６にはシフトレジスタ１７より出力される６４本の信
号が入力され、ＨＤ−ＬＤ信号によりこの信号をラッチ
する。ＨＤ−ＣＬＫ信号はシフトレジスタ１７のシフト
クロックで、ＨＤ−ＤＡＴＡ信号は印刷用のデータ、Ｈ
Ｄ−ＬＤ信号はデータのラッチ信号、ＳＴＢ−Ｎはラッ
チしたデータをもとに、ＬＥＤ素子の駆動を指令するス
トローブ信号である。また、ＩLED はストローブ時にド
ライバ回路に流れる電流である。
【００１６】ＡＮＤ回路２１は、２入力のＡＮＤ回路６
４個分を示す。６４個のＡＮＤ回路２１の第１の入力端
子はそれぞれ共通に接続され、インバータ回路２２に接
続されている。ＡＮＤ回路２１の第２の入力端子はラッ
チ回路１６の出力端子（６４個）のそれぞれに接続され
る。ＡＮＤ回路２１の出力はドライバ回路１５に供給さ
れる。ＨＤ−ＬＤ信号、ＨＤ−ＤＡＴＡ信号、ＨＤ−Ｃ
ＬＫ信号はバッファ回路２３〜２７を通じて各ドライバ
用ＩＣ１０−１〜１０−８０に転送される。チップ補正
回路１８は、ドライバ用ＩＣ１０−１〜１０−８０それ
ぞれの製造上のばらつきに起因するＬＥＤ素子の駆動電
流のばらつきを、ドライバ用ＩＣのチップ単位に補正す
る。この回路は２本の入力端子ＳＥＬ１とＳＥＬ０を備
え、この入力端子の論理レベルの組み合せにより４段階
にＬＥＤ駆動電流を調整することができる。
４個分を示す。６４個のＡＮＤ回路２１の第１の入力端
子はそれぞれ共通に接続され、インバータ回路２２に接
続されている。ＡＮＤ回路２１の第２の入力端子はラッ
チ回路１６の出力端子（６４個）のそれぞれに接続され
る。ＡＮＤ回路２１の出力はドライバ回路１５に供給さ
れる。ＨＤ−ＬＤ信号、ＨＤ−ＤＡＴＡ信号、ＨＤ−Ｃ
ＬＫ信号はバッファ回路２３〜２７を通じて各ドライバ
用ＩＣ１０−１〜１０−８０に転送される。チップ補正
回路１８は、ドライバ用ＩＣ１０−１〜１０−８０それ
ぞれの製造上のばらつきに起因するＬＥＤ素子の駆動電
流のばらつきを、ドライバ用ＩＣのチップ単位に補正す
る。この回路は２本の入力端子ＳＥＬ１とＳＥＬ０を備
え、この入力端子の論理レベルの組み合せにより４段階
にＬＥＤ駆動電流を調整することができる。
【００１７】レギュレータ回路３１は、プリンタエンジ
ン部より供給される電源電圧ＶDD（これはまたドライバ
回路１５への供給電源ともなっており通常５Ｖであ
る。）からチップ補正回路１８の基準電位のための安定
化された電圧ＶTTを作成する。プリンタが印刷を行うと
き、ＬＥＤヘッド内の多数の（この場合の例では５１２
０個の）ＬＥＤ素子が一斉に駆動され、ＶDD電源ライン
には大きなピーク値を持つ電流が流れるため、ＶDDライ
ンには大きなノイズ電圧が発生する。この場合において
も、レギュレータ回路３１によりチップ補正回路１８の
基準電位ＶTTは安定している。
ン部より供給される電源電圧ＶDD（これはまたドライバ
回路１５への供給電源ともなっており通常５Ｖであ
る。）からチップ補正回路１８の基準電位のための安定
化された電圧ＶTTを作成する。プリンタが印刷を行うと
き、ＬＥＤヘッド内の多数の（この場合の例では５１２
０個の）ＬＥＤ素子が一斉に駆動され、ＶDD電源ライン
には大きなピーク値を持つ電流が流れるため、ＶDDライ
ンには大きなノイズ電圧が発生する。この場合において
も、レギュレータ回路３１によりチップ補正回路１８の
基準電位ＶTTは安定している。
【００１８】図４は、ＬＥＤヘッドインタフェース信号
のタイムチャートである。今、６００ｄｐｉのプリンタ
において、印字速度が毎分２４枚であるとき、用紙の走
行速度は６インチ／秒であって、（ａ）に示すように、
印字の１ライン周期ＴLS（時刻ｔ３〜ｔ６の間）は、Ｔ
LS＝１／（６００×６）＝２７８μＳとなる。ＬＥＤヘ
ッドのドット数は５１２０ドットであるので、時間ＴLS
の間に５１２０個のデータを転送する。このためには
（ｂ）に示すＨＤ−ＣＬＫ信号の周期ＴCLK は、下式の
条件を満たさなければならない。 ＴCLK ＜２７８μＳ／５１２０ ， （５４ｎＳ） 即ち、ＨＤ−ＣＬＫ信号周波数として約１８．５ＭＨｚ
以上が必要になる。また、ＬＥＤ各素子の駆動電流値を
３ｍＡとすると、ベタ黒印字時５１２０ドット分のＬＥ
Ｄが一斉点灯することから、最大駆動電流値は下式で求
められる。 ＩLED ＝３ｍＡ×５１２０＝１５．４（Ａ） 即ち、時刻ｔ１〜ｔ２の間に（ａ）のデータが転送さ
れ、１ライン分のデータ転送が終ると時刻ｔ３の直前に
（ｃ）のＨＤ−ＬＤ信号によりラッチされる。その後、
時刻ｔ３〜ｔ４に（ｄ）のＳＴＢ−Ｎ信号がアクティブ
になり、（ｅ）のようにＬＥＤ駆動電流が流れる。この
ときの駆動電流の急激な変化によりＶDDラインに（ｆ）
に示すようなノイズ電圧が発生する。しかし、ＬＥＤヘ
ッドへの次のデータ転送中（時刻ｔ３〜ｔ５）にストロ
ーブ信号ＳＴＢ−Ｎが発生することにより電源（ＶDD）
ラインに（ｆ）に示すようなノイズ電圧が発生すると、
ＬＥＤヘッドのデータ転送が誤動作する可能性がある。
のタイムチャートである。今、６００ｄｐｉのプリンタ
において、印字速度が毎分２４枚であるとき、用紙の走
行速度は６インチ／秒であって、（ａ）に示すように、
印字の１ライン周期ＴLS（時刻ｔ３〜ｔ６の間）は、Ｔ
LS＝１／（６００×６）＝２７８μＳとなる。ＬＥＤヘ
ッドのドット数は５１２０ドットであるので、時間ＴLS
の間に５１２０個のデータを転送する。このためには
（ｂ）に示すＨＤ−ＣＬＫ信号の周期ＴCLK は、下式の
条件を満たさなければならない。 ＴCLK ＜２７８μＳ／５１２０ ， （５４ｎＳ） 即ち、ＨＤ−ＣＬＫ信号周波数として約１８．５ＭＨｚ
以上が必要になる。また、ＬＥＤ各素子の駆動電流値を
３ｍＡとすると、ベタ黒印字時５１２０ドット分のＬＥ
Ｄが一斉点灯することから、最大駆動電流値は下式で求
められる。 ＩLED ＝３ｍＡ×５１２０＝１５．４（Ａ） 即ち、時刻ｔ１〜ｔ２の間に（ａ）のデータが転送さ
れ、１ライン分のデータ転送が終ると時刻ｔ３の直前に
（ｃ）のＨＤ−ＬＤ信号によりラッチされる。その後、
時刻ｔ３〜ｔ４に（ｄ）のＳＴＢ−Ｎ信号がアクティブ
になり、（ｅ）のようにＬＥＤ駆動電流が流れる。この
ときの駆動電流の急激な変化によりＶDDラインに（ｆ）
に示すようなノイズ電圧が発生する。しかし、ＬＥＤヘ
ッドへの次のデータ転送中（時刻ｔ３〜ｔ５）にストロ
ーブ信号ＳＴＢ−Ｎが発生することにより電源（ＶDD）
ラインに（ｆ）に示すようなノイズ電圧が発生すると、
ＬＥＤヘッドのデータ転送が誤動作する可能性がある。
【００１９】図５は、ＬＥＤヘッドのドライバ各部の信
号波形を示す。この例では、ヘッド内のドライバ用ＩＣ
１０−１〜１０−８０のシフトレジスタ１７は（ａ）に
示すクロック信号の立ち下がりタイミングでシフト動作
するものとしている。今、ストローブ信号によるノイズ
の発生が図中Ａ部にあり、このとき（ａ）のＨＤ−ＣＬ
Ｋ信号は立ち上がり遷移中であるとする。（ｂ）の電源
ＶDDの上昇により、概略ＶDD／２となるクロック転送用
のバッファ回路２６，２７の閾値レベルも（ｃ）に示す
破線のように増加・変動する。このとき、ＨＤ−ＣＬＫ
信号は立ち上がり遷移中であるから、入力するＨＤ−Ｃ
ＬＫ信号の立ち上がりは閾値レベルの増加により減殺さ
れ、バッファ回路２６，２７の出力は（ｅ）に示すＢ部
のように波形割れを生じ、次段のシフトレジスタ回路に
誤動作を発生させることがある。
号波形を示す。この例では、ヘッド内のドライバ用ＩＣ
１０−１〜１０−８０のシフトレジスタ１７は（ａ）に
示すクロック信号の立ち下がりタイミングでシフト動作
するものとしている。今、ストローブ信号によるノイズ
の発生が図中Ａ部にあり、このとき（ａ）のＨＤ−ＣＬ
Ｋ信号は立ち上がり遷移中であるとする。（ｂ）の電源
ＶDDの上昇により、概略ＶDD／２となるクロック転送用
のバッファ回路２６，２７の閾値レベルも（ｃ）に示す
破線のように増加・変動する。このとき、ＨＤ−ＣＬＫ
信号は立ち上がり遷移中であるから、入力するＨＤ−Ｃ
ＬＫ信号の立ち上がりは閾値レベルの増加により減殺さ
れ、バッファ回路２６，２７の出力は（ｅ）に示すＢ部
のように波形割れを生じ、次段のシフトレジスタ回路に
誤動作を発生させることがある。
【００２０】図６は、一般のＬＥＤヘッドインタフェー
ス回路のブロック図を示す。図には、プリンタエンジン
の制御部３と、インタフェースケーブル１３と、ＬＥＤ
ヘッド１及びドライバ用ＩＣ１０−７９，１０−８０を
示す。インタフェースケーブル１３にはフレキシブルフ
ラットケーブルが用いられている。ＬＥＤヘッド１はプ
リンタのトップカバーに取り付けられており、ジャム紙
を取り除くとき等、カバー開閉時に支障のないようにケ
ーブル長には余裕を持たせ、長めになっている。プリン
タエンジンの制御部３にあるヘッドインタフェース駆動
用のバッファ回路２８，２９には、長尺のインタフェー
スケーブル１３を高速に駆動するために、高駆動能力の
ＣＭＯＳ構造バッファ回路が用いられている。
ス回路のブロック図を示す。図には、プリンタエンジン
の制御部３と、インタフェースケーブル１３と、ＬＥＤ
ヘッド１及びドライバ用ＩＣ１０−７９，１０−８０を
示す。インタフェースケーブル１３にはフレキシブルフ
ラットケーブルが用いられている。ＬＥＤヘッド１はプ
リンタのトップカバーに取り付けられており、ジャム紙
を取り除くとき等、カバー開閉時に支障のないようにケ
ーブル長には余裕を持たせ、長めになっている。プリン
タエンジンの制御部３にあるヘッドインタフェース駆動
用のバッファ回路２８，２９には、長尺のインタフェー
スケーブル１３を高速に駆動するために、高駆動能力の
ＣＭＯＳ構造バッファ回路が用いられている。
【００２１】上記のように長尺のインタフェースケーブ
ル１３を用いて高速クロック信号波形を伝送することか
ら、この信号に含まれる高調波成分が不要な電磁波ノイ
ズ即ちＥＭＩノイズとして輻射され、近接して設置され
たラジオ、テレビ等に妨害を与える。近年、プリンタ装
置の印字速度向上に伴い、ＬＥＤヘッドのクロック周波
数を増加させるため、ＥＭＩノイズレベルも増大してき
ている。そこでこのインタフェースケーブル１３より輻
射されるＥＭＩノイズレベルを低減する目的で、図５
（ａ）に示すようにクロック信号波形を“なまらせ”
て、波形に含まれる高調波成分を小さくすることが通常
行われる。こうして、クロック波形を“なまらせ”る
と、ＥＭＩノイズ低減には効果があるものの、図５に示
した時刻ｔ１〜ｔ２，ｔ３〜ｔ４のような信号の遷移時
間が長くなるため、ＬＥＤ駆動オン、オフ時に電源ライ
ンに発生するノイズにより、ヘッド内回路が誤動作する
可能性が大きくなる。また、図５に示すように、クロッ
ク信号のハイレベルやロウレベルとなる時間（ｔ２〜ｔ
３の間）が短くなることによりクロック周期をこれ以上
小さくすることには限界があり、印字の高速化の面から
も背反する結果となっていた。
ル１３を用いて高速クロック信号波形を伝送することか
ら、この信号に含まれる高調波成分が不要な電磁波ノイ
ズ即ちＥＭＩノイズとして輻射され、近接して設置され
たラジオ、テレビ等に妨害を与える。近年、プリンタ装
置の印字速度向上に伴い、ＬＥＤヘッドのクロック周波
数を増加させるため、ＥＭＩノイズレベルも増大してき
ている。そこでこのインタフェースケーブル１３より輻
射されるＥＭＩノイズレベルを低減する目的で、図５
（ａ）に示すようにクロック信号波形を“なまらせ”
て、波形に含まれる高調波成分を小さくすることが通常
行われる。こうして、クロック波形を“なまらせ”る
と、ＥＭＩノイズ低減には効果があるものの、図５に示
した時刻ｔ１〜ｔ２，ｔ３〜ｔ４のような信号の遷移時
間が長くなるため、ＬＥＤ駆動オン、オフ時に電源ライ
ンに発生するノイズにより、ヘッド内回路が誤動作する
可能性が大きくなる。また、図５に示すように、クロッ
ク信号のハイレベルやロウレベルとなる時間（ｔ２〜ｔ
３の間）が短くなることによりクロック周期をこれ以上
小さくすることには限界があり、印字の高速化の面から
も背反する結果となっていた。
【００２２】図７は、図６における各ドライバ用ＩＣの
各部の信号を示す動作タイミングチャートである。図６
に示す各点Ｃ０，Ｃ１，Ｃ２，Ｄ０の信号がそれぞれ
（ａ）、（ｃ）、（ｄ）、（ｂ）に示されている。図に
おいて、印字データ（ＨＤ−ＤＡＴＡ）のシフトクロッ
ク（ＨＤ−ＣＬＫ）は各ドライバ用ＩＣ１０−１〜１０
−８０のカスケード接続を介して伝達される。図に示す
ように、ＨＤ−ＣＬＫ信号はバッファ２７の入力側、出
力側Ｃ０，Ｃ１、バッファ２６の出力側Ｃ２というよう
に伝播遅延（時刻ｔ１〜ｔ３，ｔ４〜ｔ６）を生じる。
１画素分のデータは時刻ｔ４〜ｔ７の１クロック分の周
期ＴＣＬＫの間、シフトレジスタ１７に保持されて転送
される。そのシフトレジスタ１７の出力遅延時間をＴd
、ＨＤ−ＣＬＫ信号の出力用のバッファ２７、入力用
のバッファ２６の伝播遅延時間をそれぞれＴ1 ，Ｔ2 と
すると、次段のシフトレジスタ１７のホールド時間ＴH
とセットアップ時間ＴS は、 ＴS ＝ＴCLK ＋（Ｔ1 ＋Ｔ2 ）−Ｔd ＞０ ＴH ＝Ｔd −（Ｔ1 ＋Ｔ2 ）＞０ となり、上記を満足するよう各部の遅延時間を調整する
ために、設計上Ｔd の値を大きめに設定する必要を生
じ、ヘッドのクロック信号周期ＴCLK を小さくする上で
の障害となっている。
各部の信号を示す動作タイミングチャートである。図６
に示す各点Ｃ０，Ｃ１，Ｃ２，Ｄ０の信号がそれぞれ
（ａ）、（ｃ）、（ｄ）、（ｂ）に示されている。図に
おいて、印字データ（ＨＤ−ＤＡＴＡ）のシフトクロッ
ク（ＨＤ−ＣＬＫ）は各ドライバ用ＩＣ１０−１〜１０
−８０のカスケード接続を介して伝達される。図に示す
ように、ＨＤ−ＣＬＫ信号はバッファ２７の入力側、出
力側Ｃ０，Ｃ１、バッファ２６の出力側Ｃ２というよう
に伝播遅延（時刻ｔ１〜ｔ３，ｔ４〜ｔ６）を生じる。
１画素分のデータは時刻ｔ４〜ｔ７の１クロック分の周
期ＴＣＬＫの間、シフトレジスタ１７に保持されて転送
される。そのシフトレジスタ１７の出力遅延時間をＴd
、ＨＤ−ＣＬＫ信号の出力用のバッファ２７、入力用
のバッファ２６の伝播遅延時間をそれぞれＴ1 ，Ｔ2 と
すると、次段のシフトレジスタ１７のホールド時間ＴH
とセットアップ時間ＴS は、 ＴS ＝ＴCLK ＋（Ｔ1 ＋Ｔ2 ）−Ｔd ＞０ ＴH ＝Ｔd −（Ｔ1 ＋Ｔ2 ）＞０ となり、上記を満足するよう各部の遅延時間を調整する
ために、設計上Ｔd の値を大きめに設定する必要を生
じ、ヘッドのクロック信号周期ＴCLK を小さくする上で
の障害となっている。
【００２３】図１に示す回路は以上のような点を解決す
る。図１には、ＬＥＤヘッド１、プリンタエンジンの制
御部３、ＬＥＤヘッド用のインタフェースケーブル１３
を示した。この図では、ＨＤ−ＣＬＫ（ヘッドクロッ
ク）信号用のインタフェースケーブルについてのみ記述
されているが、ＬＥＤヘッドを制御するための他のイン
タフェース信号についても同じ構成を用いて転送しても
よいし、あるいは従来回路のままとしてもよい。
る。図１には、ＬＥＤヘッド１、プリンタエンジンの制
御部３、ＬＥＤヘッド用のインタフェースケーブル１３
を示した。この図では、ＨＤ−ＣＬＫ（ヘッドクロッ
ク）信号用のインタフェースケーブルについてのみ記述
されているが、ＬＥＤヘッドを制御するための他のイン
タフェース信号についても同じ構成を用いて転送しても
よいし、あるいは従来回路のままとしてもよい。
【００２４】ドライバ用ＩＣ１０−１〜１０−８０のチ
ップはＬＥＤヘッド１を構成する。このドライバ用ＩＣ
１０−１〜１０−８０には、コンパレータ回路５１と内
部回路５２とが設けられている。内部回路５２は、シフ
トレジスタやラッチ回路を含み、図３を用いて説明した
通りの従来構成において用いられていた回路から成る。
制御部３のＮチャネルＭＯＳトランジスタ５６は、プリ
ンタエンジンにおいてＬＥＤヘッドのＨＤ−ＣＬＫ信号
を駆動するためのもので、オープンドレーン出力となっ
ている。制御部３のレギュレータ５５は、ＶDD電源（こ
の例では＋５Ｖ）よりの電圧を降圧、安定化してＶTT電
源電圧（本例では＋１．２Ｖに設定されている）を作成
する。インタフェースケーブル１３は、１対のリード線
１３Ａ，１３Ｂから成り、両端にはインピーダンス整合
用のマッチング抵抗５３，５４を接続している。即ち、
このインタフェースケーブル１３の特性インピーダンス
はＺ０で、マッチング抵抗５３，５４の抵抗値もＺ０と
され、伝送されるＨＤ−ＣＬＫ信号の無反射終端を構成
している。ＶTT電圧は、信号の送端においてマッチング
抵抗５３によるＮチャネルＭＯＳトランジスタ５６の出
力側のプルアップ用電源として使用される他、抵抗Ｒ1
，Ｒ2 によって分圧され、コンパレータ回路５１の基
準電圧ＶREF 作成にも用いられる。この例では、ＶREF
電圧は０．６Ｖとなるよう、抵抗Ｒ1 ，Ｒ2 の値が決め
られる。以上の回路により、この部分はいわゆるＧＴＬ
回路（Gunning Transceiver Logic ）に類した回路を構
成している。ＶTT電圧は１．２Ｖであるので、ＨＤ−Ｃ
ＬＫ信号の振幅は１．２Ｖとなり、従来回路の５Ｖに比
べ大幅に小振幅化されている。
ップはＬＥＤヘッド１を構成する。このドライバ用ＩＣ
１０−１〜１０−８０には、コンパレータ回路５１と内
部回路５２とが設けられている。内部回路５２は、シフ
トレジスタやラッチ回路を含み、図３を用いて説明した
通りの従来構成において用いられていた回路から成る。
制御部３のＮチャネルＭＯＳトランジスタ５６は、プリ
ンタエンジンにおいてＬＥＤヘッドのＨＤ−ＣＬＫ信号
を駆動するためのもので、オープンドレーン出力となっ
ている。制御部３のレギュレータ５５は、ＶDD電源（こ
の例では＋５Ｖ）よりの電圧を降圧、安定化してＶTT電
源電圧（本例では＋１．２Ｖに設定されている）を作成
する。インタフェースケーブル１３は、１対のリード線
１３Ａ，１３Ｂから成り、両端にはインピーダンス整合
用のマッチング抵抗５３，５４を接続している。即ち、
このインタフェースケーブル１３の特性インピーダンス
はＺ０で、マッチング抵抗５３，５４の抵抗値もＺ０と
され、伝送されるＨＤ−ＣＬＫ信号の無反射終端を構成
している。ＶTT電圧は、信号の送端においてマッチング
抵抗５３によるＮチャネルＭＯＳトランジスタ５６の出
力側のプルアップ用電源として使用される他、抵抗Ｒ1
，Ｒ2 によって分圧され、コンパレータ回路５１の基
準電圧ＶREF 作成にも用いられる。この例では、ＶREF
電圧は０．６Ｖとなるよう、抵抗Ｒ1 ，Ｒ2 の値が決め
られる。以上の回路により、この部分はいわゆるＧＴＬ
回路（Gunning Transceiver Logic ）に類した回路を構
成している。ＶTT電圧は１．２Ｖであるので、ＨＤ−Ｃ
ＬＫ信号の振幅は１．２Ｖとなり、従来回路の５Ｖに比
べ大幅に小振幅化されている。
【００２５】図８は、ドライバ用ＩＣの回路結線図を示
す。ここではドライバ用ＩＣに設けられた１チップ当り
６４ドット分の回路のうち、１ドット分について示して
いる。フリップフロップ１７Ａ、ラッチ回路１６Ａは、
それぞれ図３に示したＬＥＤヘッドのシフトレジスタ１
７，ラッチ回路１６の一部を示す。この他に、インバー
タ回路２２、ＡＮＤ回路２１、ＰチャネルＭＯＳトラン
ジスタ３５，３７、ＮチャネルＭＯＳトランジスタ３
６、ＬＥＤ３８が順に接続されている。チップ補正回路
１８に設けられたデコーダ４３は、ＬＥＤの電流値調整
用の信号入力（ＳＥＬ１，ＳＥＬ０）の論理レベルの組
み合せをデコードして、Ｙ3 〜Ｙ0 出力を発生する。
す。ここではドライバ用ＩＣに設けられた１チップ当り
６４ドット分の回路のうち、１ドット分について示して
いる。フリップフロップ１７Ａ、ラッチ回路１６Ａは、
それぞれ図３に示したＬＥＤヘッドのシフトレジスタ１
７，ラッチ回路１６の一部を示す。この他に、インバー
タ回路２２、ＡＮＤ回路２１、ＰチャネルＭＯＳトラン
ジスタ３５，３７、ＮチャネルＭＯＳトランジスタ３
６、ＬＥＤ３８が順に接続されている。チップ補正回路
１８に設けられたデコーダ４３は、ＬＥＤの電流値調整
用の信号入力（ＳＥＬ１，ＳＥＬ０）の論理レベルの組
み合せをデコードして、Ｙ3 〜Ｙ0 出力を発生する。
【００２６】ＮチャネルＭＯＳトランジスタ４４〜４７
は、デコーダ４３の出力信号により択一的に導通状態と
なる。抵抗Ｒ3 と抵抗Ｒ4 〜Ｒ7 とでＶTT電圧を分圧し
て、ＳＥＬ１，ＳＥＬ０端子レベルにより決まる４段階
の電圧を発生する。抵抗４１，４２はそのプルアップ用
である。オペアンプ４８は、この分圧電圧に等しい電圧
ＶS を発生する。ＶS はＮチャネルＭＯＳトランジスタ
３６のソース端子に供給される。今、ＬＥＤ３８が発光
状態のとき、ＬＥＤ電流Ｉ0 は終段のＰチャネルＭＯＳ
トランジスタ３７のゲート・ソース間電圧ＶGSにより変
化させられる。ＶGSの値はＶS 電位により変化するの
で、ＳＥＬ１，ＳＥＬ０端子レベルの組み合せによりＶ
S 電位が変化して、ＬＥＤ３８の駆動電流Ｉ0 を４段階
に調整することができる。
は、デコーダ４３の出力信号により択一的に導通状態と
なる。抵抗Ｒ3 と抵抗Ｒ4 〜Ｒ7 とでＶTT電圧を分圧し
て、ＳＥＬ１，ＳＥＬ０端子レベルにより決まる４段階
の電圧を発生する。抵抗４１，４２はそのプルアップ用
である。オペアンプ４８は、この分圧電圧に等しい電圧
ＶS を発生する。ＶS はＮチャネルＭＯＳトランジスタ
３６のソース端子に供給される。今、ＬＥＤ３８が発光
状態のとき、ＬＥＤ電流Ｉ0 は終段のＰチャネルＭＯＳ
トランジスタ３７のゲート・ソース間電圧ＶGSにより変
化させられる。ＶGSの値はＶS 電位により変化するの
で、ＳＥＬ１，ＳＥＬ０端子レベルの組み合せによりＶ
S 電位が変化して、ＬＥＤ３８の駆動電流Ｉ0 を４段階
に調整することができる。
【００２７】ＬＥＤ３８のカソード端子はＬＥＤ素子の
専用グランドである０ＶＬＥＤラインに接続される。こ
れは、通常の論理回路のグランド系統０Ｖとは分離して
配線されているので、ＬＥＤ駆動電流が断続することに
より０ＶＬＥＤラインにノイズ電圧が発生したとして
も、分離配線された論理回路には悪影響を与えない。
専用グランドである０ＶＬＥＤラインに接続される。こ
れは、通常の論理回路のグランド系統０Ｖとは分離して
配線されているので、ＬＥＤ駆動電流が断続することに
より０ＶＬＥＤラインにノイズ電圧が発生したとして
も、分離配線された論理回路には悪影響を与えない。
【００２８】上記のＬＥＤヘッドへのデータ転送のた
め、図１に示したクロック信号線駆動用のＮチャネルＭ
ＯＳトランジスタ５６がＯＮ、ＯＦＦすると、ＨＤ−Ｃ
ＬＫ信号レベルは概略０Ｖと１．２Ｖとの間で遷移す
る。この信号は、ＬＥＤヘッド内の８０個のドライバ用
ＩＣ１０−１〜１０−８０の全てに同様に供給され、コ
ンパレータ回路５１により基準電位ＶREF と比較され
て、ＣＭＯＳレベルの振幅の信号に変換され、従来回路
によるシフトレジスタ回路のクロック信号として６４個
のフリップフロップを駆動する。ＨＤ−ＣＬＫ信号とＶ
REF 電位は十分安定なＶTT電源出力を基準として作成さ
れているため、ＬＥＤ３８の駆動時にＶDD電源ラインに
ノイズ電圧が発生しても、ＨＤ−ＣＬＫ信号を変動させ
ない。従って、ＬＥＤヘッドへの信号伝送には影響を与
えない。
め、図１に示したクロック信号線駆動用のＮチャネルＭ
ＯＳトランジスタ５６がＯＮ、ＯＦＦすると、ＨＤ−Ｃ
ＬＫ信号レベルは概略０Ｖと１．２Ｖとの間で遷移す
る。この信号は、ＬＥＤヘッド内の８０個のドライバ用
ＩＣ１０−１〜１０−８０の全てに同様に供給され、コ
ンパレータ回路５１により基準電位ＶREF と比較され
て、ＣＭＯＳレベルの振幅の信号に変換され、従来回路
によるシフトレジスタ回路のクロック信号として６４個
のフリップフロップを駆動する。ＨＤ−ＣＬＫ信号とＶ
REF 電位は十分安定なＶTT電源出力を基準として作成さ
れているため、ＬＥＤ３８の駆動時にＶDD電源ラインに
ノイズ電圧が発生しても、ＨＤ−ＣＬＫ信号を変動させ
ない。従って、ＬＥＤヘッドへの信号伝送には影響を与
えない。
【００２９】ＬＥＤヘッド用のＨＤ−ＣＬＫ信号の振幅
は、従来回路の場合の５Ｖに比べ、１．２Ｖへと小振幅
化される。また、ＨＤ−ＣＬＫ信号はＬＥＤヘッドを構
成する８０個のドライバ用ＩＣ全てにバッファ等を介す
ることなく直接共通に供給されるので、各ドライバ用Ｉ
Ｃ内のシフトレジスタを構成するフリップフロップ１７
Ａのクロック端子信号は（ＨＤ−ＣＬＫ信号により）ほ
ぼ同時に変化する。従って、図７を用いて説明したよう
なクロックスキューにより誤動作する心配はなくなる。
は、従来回路の場合の５Ｖに比べ、１．２Ｖへと小振幅
化される。また、ＨＤ−ＣＬＫ信号はＬＥＤヘッドを構
成する８０個のドライバ用ＩＣ全てにバッファ等を介す
ることなく直接共通に供給されるので、各ドライバ用Ｉ
Ｃ内のシフトレジスタを構成するフリップフロップ１７
Ａのクロック端子信号は（ＨＤ−ＣＬＫ信号により）ほ
ぼ同時に変化する。従って、図７を用いて説明したよう
なクロックスキューにより誤動作する心配はなくなる。
【００３０】更に、クロックスキューにより回路が誤動
作することがなければ、クロックスキューの対策として
図７を用いて説明したようなフリップフロップ回路のデ
ータ出力信号の遅延時間を大きく設定する必要もなくな
るため、クロック周波数を高くすることが可能となり、
印字の高速化が図れる。
作することがなければ、クロックスキューの対策として
図７を用いて説明したようなフリップフロップ回路のデ
ータ出力信号の遅延時間を大きく設定する必要もなくな
るため、クロック周波数を高くすることが可能となり、
印字の高速化が図れる。
【００３１】その他に、この具体例によれば、プリンタ
エンジンの制御部３と、ＬＥＤヘッド１との間のインタ
フェースケーブル１３をマッチング抵抗により終端さ
せ、ＨＤ−ＣＬＫ信号レベルを小振幅化することによ
り、インタフェースケーブルより輻射されるＥＭＩノイ
ズを低減できる。また、インタフェースケーブル１３の
終端の基準電位ＶTTをドライバ用ＩＣのチップ補正回路
の基準電位と同じとすることにより、この基準電圧作成
用のレギュレータ５５を兼用化することができる。更
に、インタフェースケーブル１３の終端の基準電圧ＶTT
とＨＤ−ＣＬＫ信号のレベル検出のための基準電圧ＶRE
F とはレギュレータ５５により安定化されているため、
ＬＥＤの駆動ＯＮ、ＯＦＦ時にＶDD電源ラインにノイズ
電圧が発生しても、ドライバ用ＩＣへの信号伝達には影
響を与えず、誤動作する心配がなくなる。
エンジンの制御部３と、ＬＥＤヘッド１との間のインタ
フェースケーブル１３をマッチング抵抗により終端さ
せ、ＨＤ−ＣＬＫ信号レベルを小振幅化することによ
り、インタフェースケーブルより輻射されるＥＭＩノイ
ズを低減できる。また、インタフェースケーブル１３の
終端の基準電位ＶTTをドライバ用ＩＣのチップ補正回路
の基準電位と同じとすることにより、この基準電圧作成
用のレギュレータ５５を兼用化することができる。更
に、インタフェースケーブル１３の終端の基準電圧ＶTT
とＨＤ−ＣＬＫ信号のレベル検出のための基準電圧ＶRE
F とはレギュレータ５５により安定化されているため、
ＬＥＤの駆動ＯＮ、ＯＦＦ時にＶDD電源ラインにノイズ
電圧が発生しても、ドライバ用ＩＣへの信号伝達には影
響を与えず、誤動作する心配がなくなる。
【００３２】図９は、別の具体例を示す。この具体例
は、必要とする部品点数は図１に示したものに比べ増加
するものの、耐ノイズ性がより向上するよう構成されて
いる。図には、ＬＥＤヘッド１、プリンタエンジンの制
御部３、ＬＥＤヘッド用のインタフェースケーブル１３
を示す。
は、必要とする部品点数は図１に示したものに比べ増加
するものの、耐ノイズ性がより向上するよう構成されて
いる。図には、ＬＥＤヘッド１、プリンタエンジンの制
御部３、ＬＥＤヘッド用のインタフェースケーブル１３
を示す。
【００３３】ドライバ用ＩＣ１０−７９，１０−８０は
ＬＥＤヘッドを構成する。コンパレータ回路５１（コン
パレータ）、内部回路５２は、図１に示したドライバ用
ＩＣ１０−１〜１０−８０と同一の構成をしている。制
御部３のバッファ回路６１、インバータ回路６２は、そ
れぞれＮチャネルＭＯＳトランジスタ６３，６４を駆動
する。これらのＮチャネルＭＯＳトランジスタ６３，６
４はプリンタエンジンにおいてＬＥＤヘッドのクロック
信号（ＨＤ−ＣＬＫ−Ｐ，ＨＤ−ＣＬＫ−Ｎ）を駆動
し、Ｎチャネルオープンドレーン出力となっている。
ＬＥＤヘッドを構成する。コンパレータ回路５１（コン
パレータ）、内部回路５２は、図１に示したドライバ用
ＩＣ１０−１〜１０−８０と同一の構成をしている。制
御部３のバッファ回路６１、インバータ回路６２は、そ
れぞれＮチャネルＭＯＳトランジスタ６３，６４を駆動
する。これらのＮチャネルＭＯＳトランジスタ６３，６
４はプリンタエンジンにおいてＬＥＤヘッドのクロック
信号（ＨＤ−ＣＬＫ−Ｐ，ＨＤ−ＣＬＫ−Ｎ）を駆動
し、Ｎチャネルオープンドレーン出力となっている。
【００３４】レギュレータ５５は、ＶDD電源（この例で
は＋５Ｖ）よりの電圧を降圧、安定化してＶTT電源電圧
（本例では＋１．２Ｖに設定されている。）を作成す
る。マッチング抵抗６９，７０は、信号の反射による波
形の歪みが発生しないようインタフェースケーブル１３
の特性インピーダンスＺO に合わせた無反射終端とされ
る。このインタフェースケーブル１３は一対のリード線
１３Ａ，１３Ｂから成る。プリンタエンジンよりのヘッ
ドクロック出力ＨＤ−ＣＬＫ−Ｐ，ＨＤ−ＣＬＫ−Ｎは
互いに相補的な（論理反転した）信号となっている。こ
の信号線はＬＥＤヘッド内の各ドライバ用ＩＣチップそ
れぞれに接続され、各ドライバ用ＩＣチップ内に設けら
れたコンパレータ５１の＋，−端子に供給される。
は＋５Ｖ）よりの電圧を降圧、安定化してＶTT電源電圧
（本例では＋１．２Ｖに設定されている。）を作成す
る。マッチング抵抗６９，７０は、信号の反射による波
形の歪みが発生しないようインタフェースケーブル１３
の特性インピーダンスＺO に合わせた無反射終端とされ
る。このインタフェースケーブル１３は一対のリード線
１３Ａ，１３Ｂから成る。プリンタエンジンよりのヘッ
ドクロック出力ＨＤ−ＣＬＫ−Ｐ，ＨＤ−ＣＬＫ−Ｎは
互いに相補的な（論理反転した）信号となっている。こ
の信号線はＬＥＤヘッド内の各ドライバ用ＩＣチップそ
れぞれに接続され、各ドライバ用ＩＣチップ内に設けら
れたコンパレータ５１の＋，−端子に供給される。
【００３５】レギュレータ５５は、ＶDD電源（＋５Ｖ）
を降圧してＶTT電圧出力（＋１．２Ｖ）を発生する。こ
の電圧は抵抗６５，６６を用いてＮチャネルＭＯＳトラ
ンジスタ６３，６４の出力プルアップ用電源となる他、
ＬＥＤヘッド内の各ドライバ用ＩＣ１０−１〜１０−８
０へも電源供給される。この図９において、バッファ回
路６１とインバータ回路６２の入力側でＢ点信号がロウ
レベルとすると、バッファ回路６１の出力端子はロウレ
ベルとなり、ＮチャネルＭＯＳトランジスタ６３は非導
通状態となる。従って、プルアップ抵抗６５によりＰ点
の信号レベルはハイレベルとなる。
を降圧してＶTT電圧出力（＋１．２Ｖ）を発生する。こ
の電圧は抵抗６５，６６を用いてＮチャネルＭＯＳトラ
ンジスタ６３，６４の出力プルアップ用電源となる他、
ＬＥＤヘッド内の各ドライバ用ＩＣ１０−１〜１０−８
０へも電源供給される。この図９において、バッファ回
路６１とインバータ回路６２の入力側でＢ点信号がロウ
レベルとすると、バッファ回路６１の出力端子はロウレ
ベルとなり、ＮチャネルＭＯＳトランジスタ６３は非導
通状態となる。従って、プルアップ抵抗６５によりＰ点
の信号レベルはハイレベルとなる。
【００３６】一方、このとき、インバータ回路６２の出
力はハイレベルとなるので、ＮチャネルＭＯＳトランジ
スタ６４は導通状態となってＮ点の信号レベルはロウレ
ベルとなる。これが抵抗６７，６８を介してインタフェ
ースケーブル１３に入力する。ＬＥＤヘッド１側におい
ては、制御部３の抵抗６５や６９による分圧回路を通Ｈ
Ｄ−ＣＬＫ−Ｐ信号は比較的高い電圧レベルとなり、Ｈ
Ｄ−ＣＬＫ−Ｎ信号は比較的低い電圧レベルとなる。コ
ンパレータ５１は、このようにして発生されたＶTT電圧
よりも十分低い電圧となる微小振幅の相補信号を受け入
れて、内部回路５２のためのＣＭＯＳレベルのクロック
信号出力を発生する。これがドライバ用ＩＣ内の図示し
ないシフトレジスタに供給される。
力はハイレベルとなるので、ＮチャネルＭＯＳトランジ
スタ６４は導通状態となってＮ点の信号レベルはロウレ
ベルとなる。これが抵抗６７，６８を介してインタフェ
ースケーブル１３に入力する。ＬＥＤヘッド１側におい
ては、制御部３の抵抗６５や６９による分圧回路を通Ｈ
Ｄ−ＣＬＫ−Ｐ信号は比較的高い電圧レベルとなり、Ｈ
Ｄ−ＣＬＫ−Ｎ信号は比較的低い電圧レベルとなる。コ
ンパレータ５１は、このようにして発生されたＶTT電圧
よりも十分低い電圧となる微小振幅の相補信号を受け入
れて、内部回路５２のためのＣＭＯＳレベルのクロック
信号出力を発生する。これがドライバ用ＩＣ内の図示し
ないシフトレジスタに供給される。
【００３７】このように、ＬＥＤヘッド用のインタフェ
ースケーブル１３を用いて入力するＨＤ−ＣＬＫ−Ｐと
ＨＤ−ＣＬＫ−Ｎの信号は、電圧ＶTTを分圧して作成し
たものであり、信号振幅は図１に示した具体例の場合に
比べて更に小さいものとなっている。そして、信号発生
の元となる電源はＶTTと０Ｖが使用されているため、Ｌ
ＥＤの駆動のＯＮ、ＯＦＦ時にＶDD，０ＶLOGIC 電源に
発生するノイズ電圧の影響を受けないものとなってい
る。
ースケーブル１３を用いて入力するＨＤ−ＣＬＫ−Ｐと
ＨＤ−ＣＬＫ−Ｎの信号は、電圧ＶTTを分圧して作成し
たものであり、信号振幅は図１に示した具体例の場合に
比べて更に小さいものとなっている。そして、信号発生
の元となる電源はＶTTと０Ｖが使用されているため、Ｌ
ＥＤの駆動のＯＮ、ＯＦＦ時にＶDD，０ＶLOGIC 電源に
発生するノイズ電圧の影響を受けないものとなってい
る。
【００３８】以上のように、図９に示した具体例によれ
ば、ＬＥＤヘッドのデータ転送制御用クロック信号とし
て互いに相補的な信号を用い、ヘッドを構成するドライ
バ用ＩＣそれぞれのコンパレータに、この信号をＣＭＯ
Ｓレベルの小振幅のクロック信号に変換して供給するの
で、信号の振幅レベルを小振幅化することによる不要輻
射ノイズの更なる低減が可能となる。インタフェースケ
ーブル１３を対撚りすれば、相補的な信号を伝送すると
外部電磁界は見かけ上相殺されるという効果もある。ま
た、電源供給をＬＥＤ駆動電源と別系統にして安定化す
ることにより、ＬＥＤ駆動のＯＮ、ＯＦＦ時に発生する
ノイズの影響を受けずノイズ耐量が向上するという効果
が得られる。なお、以上の具体例では、このデータ転送
装置をＬＥＤヘッドのインタフェース回路に適用した例
を説明したが、熱転写用プリンタのサーマルヘッドにお
いても同様に適用することができる。
ば、ＬＥＤヘッドのデータ転送制御用クロック信号とし
て互いに相補的な信号を用い、ヘッドを構成するドライ
バ用ＩＣそれぞれのコンパレータに、この信号をＣＭＯ
Ｓレベルの小振幅のクロック信号に変換して供給するの
で、信号の振幅レベルを小振幅化することによる不要輻
射ノイズの更なる低減が可能となる。インタフェースケ
ーブル１３を対撚りすれば、相補的な信号を伝送すると
外部電磁界は見かけ上相殺されるという効果もある。ま
た、電源供給をＬＥＤ駆動電源と別系統にして安定化す
ることにより、ＬＥＤ駆動のＯＮ、ＯＦＦ時に発生する
ノイズの影響を受けずノイズ耐量が向上するという効果
が得られる。なお、以上の具体例では、このデータ転送
装置をＬＥＤヘッドのインタフェース回路に適用した例
を説明したが、熱転写用プリンタのサーマルヘッドにお
いても同様に適用することができる。
【図１】本発明によるデータ転送回路のブロック図であ
る。
る。
【図２】プリンタエンジン主要部のブロック図である。
【図３】ＬＥＤヘッドの内部ブロック図である。
【図４】ＬＥＤヘッドのインタフェース信号タイムチャ
ートである。
ートである。
【図５】ＬＥＤヘッドドライバ各部の波形図である。
【図６】一般のＬＥＤヘッドインタフェース回路ブロッ
ク図である。
ク図である。
【図７】ドライバ用ＩＣの動作タイミングチャートであ
る。
る。
【図８】ヘッドドライバ用ＩＣの回路結線図である。
【図９】ＬＥＤヘッドインタフェース回路のブロック図
である。
である。
１ ＬＥＤヘッド ３ 制御部 １０−１〜１０−８０ ドライバ用ＩＣ １３ インタフェースケーブル ５１ コンパレータ ５３，５４ マッチング抵抗 ５５ レギュレータ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) B41J 2/355 B41J 2/44 - 2/455 H04N 1/23 G06F 1/04 - 1/14
Claims (4)
- 【請求項１】 ヘッドに搭載された複数のドライバ用回
路は、それぞれ、 画像出力用のシリアルデータの転送を受けてこれを処理
する内部回路と、 前記データ転送制御用のクロック信号を受け入れるコン
パレータとを備え、 前記ドライバ用回路を制御する制御部は、 電圧安定化用のレギュレータと、 前記クロック信号出力用の回路とを備え、 前記ヘッドと前記制御部との間を接続するインタフェー
スケーブルは、その特性インピーダンスと等しいマッチ
ング用抵抗で終端された一対のリード線により構成さ
れ、 前記レギュレータは、前記リード線の一方を介して前記
各コンパレータの一方の端子に基準電圧を供給するよう
接続され、 前記クロック信号出力用の回路は、前記リード線の他方
を介して前記各コンパレータの他方の端子にクロック信
号を供給するよう接続されていることを特徴とするデー
タ転送装置。 - 【請求項２】 レギュレータの出力する基準電圧を、ド
ライブ電流補正用の補正回路にも同時に供給することを
特徴とする請求項１記載のデータ転送装置。 - 【請求項３】 クロック信号出力用の回路は、クロック
信号を小振幅化し、該クロック信号をインタフェースを
介してコンパレータの端子に供給することを特徴とする
請求項１記載のデータ転送装置。 - 【請求項４】 ヘッドに搭載された複数のドライバ用回
路は、それぞれ、 画像出力用のシリアルデータの転送を受けてこれを処理
する内部回路と、 前記データ転送制御用のクロック信号を受け入れるコン
パレータとを備え、 前記ドライバ用回路を制御する制御部は、 前記クロック信号出力用の回路を備え、 前記ヘッドと前記制御部との間を接続するインタフェー
スケーブルは、その特性インピーダンスと等しいマッチ
ング用抵抗で終端された一対のリード線により構成さ
れ、 前記クロック信号出力用の回路は、 互いに逆極性のクロック信号を生成して、その一方を、
前記リード線の一方を介して前記各コンパレータの一方
の端子に入力し、他方を、前記リード線の他方を介して
前記各コンパレータの他方の端子に入力するよう接続さ
れていることを特徴とするデータ転送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35331695A JP3271738B2 (ja) | 1995-12-27 | 1995-12-27 | データ転送装置 |
| US08/761,583 US5864253A (en) | 1995-12-27 | 1996-12-06 | High-speed signal transmission circuit with reduced electromagnetic interference |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35331695A JP3271738B2 (ja) | 1995-12-27 | 1995-12-27 | データ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09174927A JPH09174927A (ja) | 1997-07-08 |
| JP3271738B2 true JP3271738B2 (ja) | 2002-04-08 |
Family
ID=18430026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35331695A Expired - Lifetime JP3271738B2 (ja) | 1995-12-27 | 1995-12-27 | データ転送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5864253A (ja) |
| JP (1) | JP3271738B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006181742A (ja) * | 2004-12-24 | 2006-07-13 | Oki Data Corp | 駆動回路及びｌｅｄアレイ駆動回路、並びに駆動回路用配線基板、印刷ヘッド、及び印刷装置 |
| JP2006192776A (ja) * | 2005-01-14 | 2006-07-27 | Oki Data Corp | 駆動装置並びにこれを用いたｌｅｄヘッド及び画像形成装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211703B1 (en) | 1996-06-07 | 2001-04-03 | Hitachi, Ltd. | Signal transmission system |
| US6154498A (en) * | 1997-09-26 | 2000-11-28 | Intel Corporation | Computer system with a semi-differential bus signaling scheme |
| US6229845B1 (en) * | 1999-02-25 | 2001-05-08 | Qlogic Corporation | Bus driver with data dependent drive strength control logic |
| JP4077111B2 (ja) * | 1999-04-23 | 2008-04-16 | 株式会社沖データ | 機器用制御回路 |
| JP3525831B2 (ja) * | 1999-11-17 | 2004-05-10 | 日本電気株式会社 | クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 |
| JP3616546B2 (ja) | 2000-01-24 | 2005-02-02 | 株式会社沖データ | 駆動回路及びそれを用いた印刷ヘッド並びに電子写真プリンタ、駆動回路用配線基板及びそれを用いた印刷ヘッド |
| JP3709470B2 (ja) * | 2000-02-29 | 2005-10-26 | 株式会社沖データ | 画像記録装置 |
| US6726298B2 (en) | 2001-02-08 | 2004-04-27 | Hewlett-Packard Development Company, L.P. | Low voltage differential signaling communication in inkjet printhead assembly |
| JP3587814B2 (ja) * | 2001-11-28 | 2004-11-10 | ローム株式会社 | データ伝送システム及びケーブル |
| JP4775682B2 (ja) * | 2003-09-29 | 2011-09-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路装置 |
| JP4498905B2 (ja) * | 2004-12-03 | 2010-07-07 | 株式会社沖データ | 発光ユニット及び画像形成装置 |
| US7595674B1 (en) * | 2005-05-09 | 2009-09-29 | Cypress Semiconductor Corporation | Universal serial bus (USB) driver circuit, system, and method |
| JP2009289836A (ja) * | 2008-05-27 | 2009-12-10 | Oki Data Corp | 発光素子アレイ、駆動制御装置、記録ヘッドおよび画像形成装置 |
| JP5516825B2 (ja) * | 2011-05-11 | 2014-06-11 | 富士電機株式会社 | 絶縁ゲート型スイッチング素子の駆動回路 |
| JP2018167466A (ja) * | 2017-03-29 | 2018-11-01 | ブラザー工業株式会社 | 通信装置、及びこれを備えた記録装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629028B2 (ja) * | 1988-08-10 | 1997-07-09 | 株式会社日立製作所 | クロック信号供給方法および装置 |
| JP3194314B2 (ja) * | 1993-04-28 | 2001-07-30 | ソニー株式会社 | 同期型回路 |
-
1995
- 1995-12-27 JP JP35331695A patent/JP3271738B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-06 US US08/761,583 patent/US5864253A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006181742A (ja) * | 2004-12-24 | 2006-07-13 | Oki Data Corp | 駆動回路及びｌｅｄアレイ駆動回路、並びに駆動回路用配線基板、印刷ヘッド、及び印刷装置 |
| JP4541131B2 (ja) * | 2004-12-24 | 2010-09-08 | 株式会社沖データ | 駆動回路及びｌｅｄアレイ駆動回路、並びに駆動回路用配線基板、印刷ヘッド、及び印刷装置 |
| JP2006192776A (ja) * | 2005-01-14 | 2006-07-27 | Oki Data Corp | 駆動装置並びにこれを用いたｌｅｄヘッド及び画像形成装置 |
| JP4536526B2 (ja) * | 2005-01-14 | 2010-09-01 | 株式会社沖データ | 駆動装置並びにこれを用いたｌｅｄヘッド及び画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5864253A (en) | 1999-01-26 |
| JPH09174927A (ja) | 1997-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271738B2 (ja) | データ転送装置 | |
| US7053660B2 (en) | Output buffer circuit and control method therefor | |
| JP4874885B2 (ja) | 半導体メモリ素子の信号伝達制御装置 | |
| US5912569A (en) | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver | |
| EP0768671A2 (en) | Circuits, systems and methods for reducing power loss during transfer of data across a conductive line | |
| US5646553A (en) | Driver for tri-state bus | |
| US8525822B2 (en) | LCD panel driving circuit having transition slope adjusting means and associated control method | |
| US5905389A (en) | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver | |
| US6323699B1 (en) | Method and apparatus for variably providing an input signal | |
| JP5008054B2 (ja) | 出力駆動回路及び出力駆動方法 | |
| JP2007110615A (ja) | キャリブレーション回路及びこれを備えた半導体装置 | |
| US5929664A (en) | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver | |
| US20070126517A1 (en) | Electric signal outputting apparatus, semiconductor laser modulation driving apparatus, and image forming apparatus | |
| JP3226595B2 (ja) | 記録装置および記録回路ユニット | |
| KR920007097B1 (ko) | 제어된 사다리꼴 회전율을 갖는 버스 전송기 | |
| US7690742B2 (en) | Inkjet printer head driving apparatus and control method thereof | |
| US6087878A (en) | Signal output circuit, parallel interface circuit and printer apparatus | |
| JP4541131B2 (ja) | 駆動回路及びｌｅｄアレイ駆動回路、並びに駆動回路用配線基板、印刷ヘッド、及び印刷装置 | |
| JP3231297B2 (ja) | 駆動装置 | |
| JP2000278112A (ja) | 出力バッファ回路 | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| KR19990057843A (ko) | 인버팅 버퍼형 전압 레벨 쉬프터 | |
| US4447704A (en) | Semiconductor device for driving thermal print heads | |
| US7312637B2 (en) | Enhanced timing margin memory interface | |
| KR20050055617A (ko) | 데이터 송신 장치 및 데이터 송신 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |