JP3271738B2 - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JP3271738B2 JP3271738B2 JP35331695A JP35331695A JP3271738B2 JP 3271738 B2 JP3271738 B2 JP 3271738B2 JP 35331695 A JP35331695 A JP 35331695A JP 35331695 A JP35331695 A JP 35331695A JP 3271738 B2 JP3271738 B2 JP 3271738B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- signal
- head
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
Description
おけるLEDアレイヘッドのドライバ等に適するデータ
転送装置に関するものである。
光源としてLEDアレイヘッド(以下単にLEDヘッド
と称する)を用いたLEDプリンタでは、制御部から転
送された文字や図形等のデータにより各LEDを選択的
に点灯駆動し、その光によって感光体を露光する。これ
により感光体上に形成された静電潜像をトナーにより現
像し、この現像されたトナー像を用紙に転写し、かつ定
着することによって印刷を行う。
るために、各LEDに対しドライバ用IC(集積回路)
が接続されている。LEDヘッドには、データ転送用の
クロック信号にタイミングを制御されながらデータが入
力し、シフトレジスタに1ライン分のデータが格納され
る。また、シフトレジスタに格納されたデータはラッチ
回路に一旦ラッチされ、ストローブ信号によって各LE
D素子に供給される。このようなLEDヘッドへのデー
タ転送とドライブを高速化するために、データをシフト
レジスタに転送する処理とラッチ回路をストローブ信号
で駆動する処理を並行させたり、可能な限りクロック信
号周波数を高めるようにしている。
な従来のデータ転送装置には次のような解決すべき課題
があった。 プリンタの印字速度向上に伴い、LEDヘッドに対す
るデータ転送用のクロック信号周波数が増大することに
よりEMIノイズレベルが増加する。 一方、LEDヘッドのドライバ内のクロック信号は、
各ドライバ用IC内に設けたバッファのカスケード接続
中を伝達されるようになっているので、タイミングマー
ジンを確保するためには一定以上クロック信号周波数を
上昇させることができない。
ドのストローブ信号が変化する(即ち、LEDの点灯、
消灯の切り替わり)場合においても、ヘッドクロック信
号は停止することなくデータ転送処理は継続しなければ
ならない。このストローブ信号の変化により電源ライン
にノイズ電圧が発生すると、LEDヘッド内のシフトレ
ジスタ回路が誤動作する可能性がある。LEDヘッドの
ドライブのみならず、サーマルプリンタの印字ヘッド等
の駆動にも同様の問題があった。本発明は以上の点を解
決することを目的とする。
するため次の構成を採用する。 〈構成1〉ヘッドに搭載された複数のドライバ用回路
は、それぞれ、画像出力用のシリアルデータの転送を受
けてこれを処理する内部回路と、データ転送制御用のク
ロック信号を受け入れるコンパレータとを備え、ドライ
バ用回路を制御する制御部は、電圧安定化用のレギュレ
ータと、クロック信号出力用の回路とを備え、ヘッドと
制御部との間を接続するインタフェースケーブルは、そ
の特性インピーダンスと等しいマッチング用抵抗で終端
された一対のリード線により構成され、レギュレータ
は、リード線の一方を介して各コンパレータの一方の端
子に基準電圧を供給するよう接続され、クロック信号出
力用の回路は、リード線の他方を介して各コンパレータ
の他方の端子にクロック信号を供給するよう接続されて
いる。
多数のLED素子やサーマルプリンタ用の多数の発熱素
子等が搭載されている。ドライバ用回路は、これらを発
光させたり発熱させたりするための駆動電流を画像出力
用のデータに対応させて選択的に供給する。シリアルデ
ータは、データ転送用のクロック信号にタイミングを合
わせて内部回路に転送される。コンパレータは、制御部
のクロック信号出力用の回路から受け入れた信号と基準
電圧とを比較して、その差電圧を内部回路に供給する。
従って、コンパレータの出力がデータ転送用のクロック
信号となる。
り安定である。また、インタフェースケーブルはマッチ
ング抵抗により終端されているので、クロック信号が反
射せず歪み無く転送されてコンパレータに入力する。従
ってヘッド駆動用の大電流がオンオフして発生するよう
な雑音に対しても、安定な波形を維持する。また、コン
パレータにより各ドライバ用回路に直接クロック信号を
供給すると、多数のドライバ用回路間にクロック信号を
転送する場合に比べてクロック信号の伝搬遅延を考慮す
る必要がなく、クロック信号周波数を高くすることがで
きる。更にCMOS集積回路から成るコンパレータを使
用すれば小電圧で駆動できるので、インタフェースケー
ブルから出力されるノイズの低減も図れる。
圧を、ドライブ電流補正用の補正回路にも同時に供給す
る。 〈説明〉クロック信号レベル安定化のために生成される
基準電圧は、例えばLEDの光量補正のために動作する
補正回路に同時に供給することができる。こうすれば、
ハードウエアを有効に利用でき、小型化にもなる。
えばCMOSのICから成る場合には、 クロック信号出
力用の回路は、クロック信号を小振幅化してインタフェ
ースケーブルを介してコンパレータの端子に供給する。 〈説明〉小振幅の クロック信号をインタフェースケーブルにてコ
ンパレータに供給するので、インタフェースケーブルで
伝送される信号電圧が十分に低くなり、従って、ノイズ
発生を有効に防止できる。
イバ用回路は、それぞれ、画像出力用のシリアルデータ
の転送を受けてこれを処理する内部回路と、データ転送
制御用のクロック信号を受け入れるコンパレータとを備
え、ドライバ用回路を制御する制御部は、クロック信号
出力用の回路を備え、ヘッドと制御部との間を接続する
インタフェースケーブルは、その特性インピーダンスと
等しいマッチング用抵抗で終端された一対のリード線に
より構成され、クロック信号出力用の回路は、互いに逆
極性のクロック信号を生成して、その一方を、リード線
の一方を介して各コンパレータの一方の端子に入力し、
他方を、リード線の他方を介して各コンパレータの他方
の端子に入力するよう接続されている。
成してインタフェースケーブルに送り込めば、インタフ
ェースケーブルの外部に放射される電磁波のレベルを十
分に低減できる。また、CMOS集積回路から成るコン
パレータを使用すれば、各クロック信号のレベルを構成
1の場合の半分にすることができる。
例を用いて説明する。 〈具体例〉図1は、本発明によるデータ転送装置のブロ
ック図である。この図の説明の前に、LEDヘッドを用
いた一般のプリンタの概略構成と主要な動作を、図2か
ら図7を用いて説明する。
ク図である。図において、この装置は、LEDヘッド1
により感光体ドラム2を露光して、印刷を行う。制御部
3には実際に印刷を行うための図示しないエンジン部分
を制御するCPU(中央処理装置)8やI/O(入出
力)ポート9、ROM(リード・オンリ・メモリ)1
1、RAM(ランダム・アクセス・メモリ)12等が搭
載されている。ROM11にはエンジン部分制御用CP
U8のプログラムが格納される。RAM12はワーキン
グ用データを格納する。I/Oポート9は、LEDヘッ
ド1にデータを供給し、エンジン部分との制御データ入
出力を行うインタフェースである。コントローラ5は、
外部I/F(インタフェース)6を介して図示しない上
位コンピュータに接続される。このコントローラ5は、
上位コンピュータの指令によりビットマップ化された印
刷用のデータを作成し、図示しないビデオインタフェー
スを介してエンジン部分へ転送する。電源回路7の低圧
電源7Aは、プリンタの各部制御用論理回路等へ電源供
給を行う。高圧電源7BはCPU8の指令により電子写
真プロセスに必要とする各種高圧出力の発生・制御を行
う。LEDヘッド1はインタフェースケーブル13を介
してI/Oポート9に接続される。操作盤4はオペレー
タがプリンタを操作するためのものである。
示す。この例においては、記録密度600dpi(ドッ
ト/インチ)のプリンタとし、LEDヘッドのドット数
(プリンタの1ライン分の印字ドット数に対応する)を
5120ドットとして、64個のLED素子を配列して
なるLEDアレイチップを80個整列して構成する。図
中、一点鎖線で囲まれた部分が80個のドライバ用IC
10−1〜10−80を示す。ここにはそれぞれ64個
のLED素子からなるLEDアレイ20−1〜20−8
0が接続されている。ドライバ用ICは、LEDアレイ
のLED素子それぞれを駆動する。各ドライバ用IC1
0−1〜10−80は同一回路により構成され、カスケ
ード接続される。各シフトレジスタ17は、64個のフ
リップフロップ回路より構成されている。各ラッチ回路
16にはシフトレジスタ17より出力される64本の信
号が入力され、HD−LD信号によりこの信号をラッチ
する。HD−CLK信号はシフトレジスタ17のシフト
クロックで、HD−DATA信号は印刷用のデータ、H
D−LD信号はデータのラッチ信号、STB−Nはラッ
チしたデータをもとに、LED素子の駆動を指令するス
トローブ信号である。また、ILED はストローブ時にド
ライバ回路に流れる電流である。
4個分を示す。64個のAND回路21の第1の入力端
子はそれぞれ共通に接続され、インバータ回路22に接
続されている。AND回路21の第2の入力端子はラッ
チ回路16の出力端子(64個)のそれぞれに接続され
る。AND回路21の出力はドライバ回路15に供給さ
れる。HD−LD信号、HD−DATA信号、HD−C
LK信号はバッファ回路23〜27を通じて各ドライバ
用IC10−1〜10−80に転送される。チップ補正
回路18は、ドライバ用IC10−1〜10−80それ
ぞれの製造上のばらつきに起因するLED素子の駆動電
流のばらつきを、ドライバ用ICのチップ単位に補正す
る。この回路は2本の入力端子SEL1とSEL0を備
え、この入力端子の論理レベルの組み合せにより4段階
にLED駆動電流を調整することができる。
ン部より供給される電源電圧VDD(これはまたドライバ
回路15への供給電源ともなっており通常5Vであ
る。)からチップ補正回路18の基準電位のための安定
化された電圧VTTを作成する。プリンタが印刷を行うと
き、LEDヘッド内の多数の(この場合の例では512
0個の)LED素子が一斉に駆動され、VDD電源ライン
には大きなピーク値を持つ電流が流れるため、VDDライ
ンには大きなノイズ電圧が発生する。この場合において
も、レギュレータ回路31によりチップ補正回路18の
基準電位VTTは安定している。
のタイムチャートである。今、600dpiのプリンタ
において、印字速度が毎分24枚であるとき、用紙の走
行速度は6インチ/秒であって、(a)に示すように、
印字の1ライン周期TLS(時刻t3〜t6の間)は、T
LS=1/(600×6)=278μSとなる。LEDヘ
ッドのドット数は5120ドットであるので、時間TLS
の間に5120個のデータを転送する。このためには
(b)に示すHD−CLK信号の周期TCLK は、下式の
条件を満たさなければならない。 TCLK <278μS/5120 , (54nS) 即ち、HD−CLK信号周波数として約18.5MHz
以上が必要になる。また、LED各素子の駆動電流値を
3mAとすると、ベタ黒印字時5120ドット分のLE
Dが一斉点灯することから、最大駆動電流値は下式で求
められる。 ILED =3mA×5120=15.4(A) 即ち、時刻t1〜t2の間に(a)のデータが転送さ
れ、1ライン分のデータ転送が終ると時刻t3の直前に
(c)のHD−LD信号によりラッチされる。その後、
時刻t3〜t4に(d)のSTB−N信号がアクティブ
になり、(e)のようにLED駆動電流が流れる。この
ときの駆動電流の急激な変化によりVDDラインに(f)
に示すようなノイズ電圧が発生する。しかし、LEDヘ
ッドへの次のデータ転送中(時刻t3〜t5)にストロ
ーブ信号STB−Nが発生することにより電源(VDD)
ラインに(f)に示すようなノイズ電圧が発生すると、
LEDヘッドのデータ転送が誤動作する可能性がある。
号波形を示す。この例では、ヘッド内のドライバ用IC
10−1〜10−80のシフトレジスタ17は(a)に
示すクロック信号の立ち下がりタイミングでシフト動作
するものとしている。今、ストローブ信号によるノイズ
の発生が図中A部にあり、このとき(a)のHD−CL
K信号は立ち上がり遷移中であるとする。(b)の電源
VDDの上昇により、概略VDD/2となるクロック転送用
のバッファ回路26,27の閾値レベルも(c)に示す
破線のように増加・変動する。このとき、HD−CLK
信号は立ち上がり遷移中であるから、入力するHD−C
LK信号の立ち上がりは閾値レベルの増加により減殺さ
れ、バッファ回路26,27の出力は(e)に示すB部
のように波形割れを生じ、次段のシフトレジスタ回路に
誤動作を発生させることがある。
ス回路のブロック図を示す。図には、プリンタエンジン
の制御部3と、インタフェースケーブル13と、LED
ヘッド1及びドライバ用IC10−79,10−80を
示す。インタフェースケーブル13にはフレキシブルフ
ラットケーブルが用いられている。LEDヘッド1はプ
リンタのトップカバーに取り付けられており、ジャム紙
を取り除くとき等、カバー開閉時に支障のないようにケ
ーブル長には余裕を持たせ、長めになっている。プリン
タエンジンの制御部3にあるヘッドインタフェース駆動
用のバッファ回路28,29には、長尺のインタフェー
スケーブル13を高速に駆動するために、高駆動能力の
CMOS構造バッファ回路が用いられている。
ル13を用いて高速クロック信号波形を伝送することか
ら、この信号に含まれる高調波成分が不要な電磁波ノイ
ズ即ちEMIノイズとして輻射され、近接して設置され
たラジオ、テレビ等に妨害を与える。近年、プリンタ装
置の印字速度向上に伴い、LEDヘッドのクロック周波
数を増加させるため、EMIノイズレベルも増大してき
ている。そこでこのインタフェースケーブル13より輻
射されるEMIノイズレベルを低減する目的で、図5
(a)に示すようにクロック信号波形を“なまらせ”
て、波形に含まれる高調波成分を小さくすることが通常
行われる。こうして、クロック波形を“なまらせ”る
と、EMIノイズ低減には効果があるものの、図5に示
した時刻t1〜t2,t3〜t4のような信号の遷移時
間が長くなるため、LED駆動オン、オフ時に電源ライ
ンに発生するノイズにより、ヘッド内回路が誤動作する
可能性が大きくなる。また、図5に示すように、クロッ
ク信号のハイレベルやロウレベルとなる時間(t2〜t
3の間)が短くなることによりクロック周期をこれ以上
小さくすることには限界があり、印字の高速化の面から
も背反する結果となっていた。
各部の信号を示す動作タイミングチャートである。図6
に示す各点C0,C1,C2,D0の信号がそれぞれ
(a)、(c)、(d)、(b)に示されている。図に
おいて、印字データ(HD−DATA)のシフトクロッ
ク(HD−CLK)は各ドライバ用IC10−1〜10
−80のカスケード接続を介して伝達される。図に示す
ように、HD−CLK信号はバッファ27の入力側、出
力側C0,C1、バッファ26の出力側C2というよう
に伝播遅延(時刻t1〜t3,t4〜t6)を生じる。
1画素分のデータは時刻t4〜t7の1クロック分の周
期TCLKの間、シフトレジスタ17に保持されて転送
される。そのシフトレジスタ17の出力遅延時間をTd
、HD−CLK信号の出力用のバッファ27、入力用
のバッファ26の伝播遅延時間をそれぞれT1 ,T2 と
すると、次段のシフトレジスタ17のホールド時間TH
とセットアップ時間TS は、 TS =TCLK +(T1 +T2 )−Td >0 TH =Td −(T1 +T2 )>0 となり、上記を満足するよう各部の遅延時間を調整する
ために、設計上Td の値を大きめに設定する必要を生
じ、ヘッドのクロック信号周期TCLK を小さくする上で
の障害となっている。
る。図1には、LEDヘッド1、プリンタエンジンの制
御部3、LEDヘッド用のインタフェースケーブル13
を示した。この図では、HD−CLK(ヘッドクロッ
ク)信号用のインタフェースケーブルについてのみ記述
されているが、LEDヘッドを制御するための他のイン
タフェース信号についても同じ構成を用いて転送しても
よいし、あるいは従来回路のままとしてもよい。
ップはLEDヘッド1を構成する。このドライバ用IC
10−1〜10−80には、コンパレータ回路51と内
部回路52とが設けられている。内部回路52は、シフ
トレジスタやラッチ回路を含み、図3を用いて説明した
通りの従来構成において用いられていた回路から成る。
制御部3のNチャネルMOSトランジスタ56は、プリ
ンタエンジンにおいてLEDヘッドのHD−CLK信号
を駆動するためのもので、オープンドレーン出力となっ
ている。制御部3のレギュレータ55は、VDD電源(こ
の例では+5V)よりの電圧を降圧、安定化してVTT電
源電圧(本例では+1.2Vに設定されている)を作成
する。インタフェースケーブル13は、1対のリード線
13A,13Bから成り、両端にはインピーダンス整合
用のマッチング抵抗53,54を接続している。即ち、
このインタフェースケーブル13の特性インピーダンス
はZ0で、マッチング抵抗53,54の抵抗値もZ0と
され、伝送されるHD−CLK信号の無反射終端を構成
している。VTT電圧は、信号の送端においてマッチング
抵抗53によるNチャネルMOSトランジスタ56の出
力側のプルアップ用電源として使用される他、抵抗R1
,R2 によって分圧され、コンパレータ回路51の基
準電圧VREF 作成にも用いられる。この例では、VREF
電圧は0.6Vとなるよう、抵抗R1 ,R2 の値が決め
られる。以上の回路により、この部分はいわゆるGTL
回路(Gunning Transceiver Logic )に類した回路を構
成している。VTT電圧は1.2Vであるので、HD−C
LK信号の振幅は1.2Vとなり、従来回路の5Vに比
べ大幅に小振幅化されている。
す。ここではドライバ用ICに設けられた1チップ当り
64ドット分の回路のうち、1ドット分について示して
いる。フリップフロップ17A、ラッチ回路16Aは、
それぞれ図3に示したLEDヘッドのシフトレジスタ1
7,ラッチ回路16の一部を示す。この他に、インバー
タ回路22、AND回路21、PチャネルMOSトラン
ジスタ35,37、NチャネルMOSトランジスタ3
6、LED38が順に接続されている。チップ補正回路
18に設けられたデコーダ43は、LEDの電流値調整
用の信号入力(SEL1,SEL0)の論理レベルの組
み合せをデコードして、Y3 〜Y0 出力を発生する。
は、デコーダ43の出力信号により択一的に導通状態と
なる。抵抗R3 と抵抗R4 〜R7 とでVTT電圧を分圧し
て、SEL1,SEL0端子レベルにより決まる4段階
の電圧を発生する。抵抗41,42はそのプルアップ用
である。オペアンプ48は、この分圧電圧に等しい電圧
VS を発生する。VS はNチャネルMOSトランジスタ
36のソース端子に供給される。今、LED38が発光
状態のとき、LED電流I0 は終段のPチャネルMOS
トランジスタ37のゲート・ソース間電圧VGSにより変
化させられる。VGSの値はVS 電位により変化するの
で、SEL1,SEL0端子レベルの組み合せによりV
S 電位が変化して、LED38の駆動電流I0 を4段階
に調整することができる。
専用グランドである0VLEDラインに接続される。こ
れは、通常の論理回路のグランド系統0Vとは分離して
配線されているので、LED駆動電流が断続することに
より0VLEDラインにノイズ電圧が発生したとして
も、分離配線された論理回路には悪影響を与えない。
め、図1に示したクロック信号線駆動用のNチャネルM
OSトランジスタ56がON、OFFすると、HD−C
LK信号レベルは概略0Vと1.2Vとの間で遷移す
る。この信号は、LEDヘッド内の80個のドライバ用
IC10−1〜10−80の全てに同様に供給され、コ
ンパレータ回路51により基準電位VREF と比較され
て、CMOSレベルの振幅の信号に変換され、従来回路
によるシフトレジスタ回路のクロック信号として64個
のフリップフロップを駆動する。HD−CLK信号とV
REF 電位は十分安定なVTT電源出力を基準として作成さ
れているため、LED38の駆動時にVDD電源ラインに
ノイズ電圧が発生しても、HD−CLK信号を変動させ
ない。従って、LEDヘッドへの信号伝送には影響を与
えない。
は、従来回路の場合の5Vに比べ、1.2Vへと小振幅
化される。また、HD−CLK信号はLEDヘッドを構
成する80個のドライバ用IC全てにバッファ等を介す
ることなく直接共通に供給されるので、各ドライバ用I
C内のシフトレジスタを構成するフリップフロップ17
Aのクロック端子信号は(HD−CLK信号により)ほ
ぼ同時に変化する。従って、図7を用いて説明したよう
なクロックスキューにより誤動作する心配はなくなる。
作することがなければ、クロックスキューの対策として
図7を用いて説明したようなフリップフロップ回路のデ
ータ出力信号の遅延時間を大きく設定する必要もなくな
るため、クロック周波数を高くすることが可能となり、
印字の高速化が図れる。
エンジンの制御部3と、LEDヘッド1との間のインタ
フェースケーブル13をマッチング抵抗により終端さ
せ、HD−CLK信号レベルを小振幅化することによ
り、インタフェースケーブルより輻射されるEMIノイ
ズを低減できる。また、インタフェースケーブル13の
終端の基準電位VTTをドライバ用ICのチップ補正回路
の基準電位と同じとすることにより、この基準電圧作成
用のレギュレータ55を兼用化することができる。更
に、インタフェースケーブル13の終端の基準電圧VTT
とHD−CLK信号のレベル検出のための基準電圧VRE
F とはレギュレータ55により安定化されているため、
LEDの駆動ON、OFF時にVDD電源ラインにノイズ
電圧が発生しても、ドライバ用ICへの信号伝達には影
響を与えず、誤動作する心配がなくなる。
は、必要とする部品点数は図1に示したものに比べ増加
するものの、耐ノイズ性がより向上するよう構成されて
いる。図には、LEDヘッド1、プリンタエンジンの制
御部3、LEDヘッド用のインタフェースケーブル13
を示す。
LEDヘッドを構成する。コンパレータ回路51(コン
パレータ)、内部回路52は、図1に示したドライバ用
IC10−1〜10−80と同一の構成をしている。制
御部3のバッファ回路61、インバータ回路62は、そ
れぞれNチャネルMOSトランジスタ63,64を駆動
する。これらのNチャネルMOSトランジスタ63,6
4はプリンタエンジンにおいてLEDヘッドのクロック
信号(HD−CLK−P,HD−CLK−N)を駆動
し、Nチャネルオープンドレーン出力となっている。
は+5V)よりの電圧を降圧、安定化してVTT電源電圧
(本例では+1.2Vに設定されている。)を作成す
る。マッチング抵抗69,70は、信号の反射による波
形の歪みが発生しないようインタフェースケーブル13
の特性インピーダンスZO に合わせた無反射終端とされ
る。このインタフェースケーブル13は一対のリード線
13A,13Bから成る。プリンタエンジンよりのヘッ
ドクロック出力HD−CLK−P,HD−CLK−Nは
互いに相補的な(論理反転した)信号となっている。こ
の信号線はLEDヘッド内の各ドライバ用ICチップそ
れぞれに接続され、各ドライバ用ICチップ内に設けら
れたコンパレータ51の+,−端子に供給される。
を降圧してVTT電圧出力(+1.2V)を発生する。こ
の電圧は抵抗65,66を用いてNチャネルMOSトラ
ンジスタ63,64の出力プルアップ用電源となる他、
LEDヘッド内の各ドライバ用IC10−1〜10−8
0へも電源供給される。この図9において、バッファ回
路61とインバータ回路62の入力側でB点信号がロウ
レベルとすると、バッファ回路61の出力端子はロウレ
ベルとなり、NチャネルMOSトランジスタ63は非導
通状態となる。従って、プルアップ抵抗65によりP点
の信号レベルはハイレベルとなる。
力はハイレベルとなるので、NチャネルMOSトランジ
スタ64は導通状態となってN点の信号レベルはロウレ
ベルとなる。これが抵抗67,68を介してインタフェ
ースケーブル13に入力する。LEDヘッド1側におい
ては、制御部3の抵抗65や69による分圧回路を通H
D−CLK−P信号は比較的高い電圧レベルとなり、H
D−CLK−N信号は比較的低い電圧レベルとなる。コ
ンパレータ51は、このようにして発生されたVTT電圧
よりも十分低い電圧となる微小振幅の相補信号を受け入
れて、内部回路52のためのCMOSレベルのクロック
信号出力を発生する。これがドライバ用IC内の図示し
ないシフトレジスタに供給される。
ースケーブル13を用いて入力するHD−CLK−Pと
HD−CLK−Nの信号は、電圧VTTを分圧して作成し
たものであり、信号振幅は図1に示した具体例の場合に
比べて更に小さいものとなっている。そして、信号発生
の元となる電源はVTTと0Vが使用されているため、L
EDの駆動のON、OFF時にVDD,0VLOGIC 電源に
発生するノイズ電圧の影響を受けないものとなってい
る。
ば、LEDヘッドのデータ転送制御用クロック信号とし
て互いに相補的な信号を用い、ヘッドを構成するドライ
バ用ICそれぞれのコンパレータに、この信号をCMO
Sレベルの小振幅のクロック信号に変換して供給するの
で、信号の振幅レベルを小振幅化することによる不要輻
射ノイズの更なる低減が可能となる。インタフェースケ
ーブル13を対撚りすれば、相補的な信号を伝送すると
外部電磁界は見かけ上相殺されるという効果もある。ま
た、電源供給をLED駆動電源と別系統にして安定化す
ることにより、LED駆動のON、OFF時に発生する
ノイズの影響を受けずノイズ耐量が向上するという効果
が得られる。なお、以上の具体例では、このデータ転送
装置をLEDヘッドのインタフェース回路に適用した例
を説明したが、熱転写用プリンタのサーマルヘッドにお
いても同様に適用することができる。
る。
ートである。
ク図である。
る。
である。
Claims (4)
- 【請求項1】 ヘッドに搭載された複数のドライバ用回
路は、それぞれ、 画像出力用のシリアルデータの転送を受けてこれを処理
する内部回路と、 前記データ転送制御用のクロック信号を受け入れるコン
パレータとを備え、 前記ドライバ用回路を制御する制御部は、 電圧安定化用のレギュレータと、 前記クロック信号出力用の回路とを備え、 前記ヘッドと前記制御部との間を接続するインタフェー
スケーブルは、その特性インピーダンスと等しいマッチ
ング用抵抗で終端された一対のリード線により構成さ
れ、 前記レギュレータは、前記リード線の一方を介して前記
各コンパレータの一方の端子に基準電圧を供給するよう
接続され、 前記クロック信号出力用の回路は、前記リード線の他方
を介して前記各コンパレータの他方の端子にクロック信
号を供給するよう接続されていることを特徴とするデー
タ転送装置。 - 【請求項2】 レギュレータの出力する基準電圧を、ド
ライブ電流補正用の補正回路にも同時に供給することを
特徴とする請求項1記載のデータ転送装置。 - 【請求項3】 クロック信号出力用の回路は、クロック
信号を小振幅化し、該クロック信号をインタフェースを
介してコンパレータの端子に供給することを特徴とする
請求項1記載のデータ転送装置。 - 【請求項4】 ヘッドに搭載された複数のドライバ用回
路は、それぞれ、 画像出力用のシリアルデータの転送を受けてこれを処理
する内部回路と、 前記データ転送制御用のクロック信号を受け入れるコン
パレータとを備え、 前記ドライバ用回路を制御する制御部は、 前記クロック信号出力用の回路を備え、 前記ヘッドと前記制御部との間を接続するインタフェー
スケーブルは、その特性インピーダンスと等しいマッチ
ング用抵抗で終端された一対のリード線により構成さ
れ、 前記クロック信号出力用の回路は、 互いに逆極性のクロック信号を生成して、その一方を、
前記リード線の一方を介して前記各コンパレータの一方
の端子に入力し、他方を、前記リード線の他方を介して
前記各コンパレータの他方の端子に入力するよう接続さ
れていることを特徴とするデータ転送装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35331695A JP3271738B2 (ja) | 1995-12-27 | 1995-12-27 | データ転送装置 |
US08/761,583 US5864253A (en) | 1995-12-27 | 1996-12-06 | High-speed signal transmission circuit with reduced electromagnetic interference |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35331695A JP3271738B2 (ja) | 1995-12-27 | 1995-12-27 | データ転送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09174927A JPH09174927A (ja) | 1997-07-08 |
JP3271738B2 true JP3271738B2 (ja) | 2002-04-08 |
Family
ID=18430026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35331695A Expired - Lifetime JP3271738B2 (ja) | 1995-12-27 | 1995-12-27 | データ転送装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5864253A (ja) |
JP (1) | JP3271738B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006181742A (ja) * | 2004-12-24 | 2006-07-13 | Oki Data Corp | 駆動回路及びledアレイ駆動回路、並びに駆動回路用配線基板、印刷ヘッド、及び印刷装置 |
JP2006192776A (ja) * | 2005-01-14 | 2006-07-27 | Oki Data Corp | 駆動装置並びにこれを用いたledヘッド及び画像形成装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211703B1 (en) | 1996-06-07 | 2001-04-03 | Hitachi, Ltd. | Signal transmission system |
US6154498A (en) * | 1997-09-26 | 2000-11-28 | Intel Corporation | Computer system with a semi-differential bus signaling scheme |
US6229845B1 (en) * | 1999-02-25 | 2001-05-08 | Qlogic Corporation | Bus driver with data dependent drive strength control logic |
JP4077111B2 (ja) * | 1999-04-23 | 2008-04-16 | 株式会社沖データ | 機器用制御回路 |
JP3525831B2 (ja) * | 1999-11-17 | 2004-05-10 | 日本電気株式会社 | クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 |
JP3616546B2 (ja) | 2000-01-24 | 2005-02-02 | 株式会社沖データ | 駆動回路及びそれを用いた印刷ヘッド並びに電子写真プリンタ、駆動回路用配線基板及びそれを用いた印刷ヘッド |
JP3709470B2 (ja) * | 2000-02-29 | 2005-10-26 | 株式会社沖データ | 画像記録装置 |
US6726298B2 (en) | 2001-02-08 | 2004-04-27 | Hewlett-Packard Development Company, L.P. | Low voltage differential signaling communication in inkjet printhead assembly |
JP3587814B2 (ja) * | 2001-11-28 | 2004-11-10 | ローム株式会社 | データ伝送システム及びケーブル |
JP4775682B2 (ja) * | 2003-09-29 | 2011-09-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路装置 |
JP4498905B2 (ja) * | 2004-12-03 | 2010-07-07 | 株式会社沖データ | 発光ユニット及び画像形成装置 |
US7595674B1 (en) * | 2005-05-09 | 2009-09-29 | Cypress Semiconductor Corporation | Universal serial bus (USB) driver circuit, system, and method |
JP2009289836A (ja) * | 2008-05-27 | 2009-12-10 | Oki Data Corp | 発光素子アレイ、駆動制御装置、記録ヘッドおよび画像形成装置 |
JP5516825B2 (ja) * | 2011-05-11 | 2014-06-11 | 富士電機株式会社 | 絶縁ゲート型スイッチング素子の駆動回路 |
JP2018167466A (ja) * | 2017-03-29 | 2018-11-01 | ブラザー工業株式会社 | 通信装置、及びこれを備えた記録装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2629028B2 (ja) * | 1988-08-10 | 1997-07-09 | 株式会社日立製作所 | クロック信号供給方法および装置 |
JP3194314B2 (ja) * | 1993-04-28 | 2001-07-30 | ソニー株式会社 | 同期型回路 |
-
1995
- 1995-12-27 JP JP35331695A patent/JP3271738B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-06 US US08/761,583 patent/US5864253A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006181742A (ja) * | 2004-12-24 | 2006-07-13 | Oki Data Corp | 駆動回路及びledアレイ駆動回路、並びに駆動回路用配線基板、印刷ヘッド、及び印刷装置 |
JP4541131B2 (ja) * | 2004-12-24 | 2010-09-08 | 株式会社沖データ | 駆動回路及びledアレイ駆動回路、並びに駆動回路用配線基板、印刷ヘッド、及び印刷装置 |
JP2006192776A (ja) * | 2005-01-14 | 2006-07-27 | Oki Data Corp | 駆動装置並びにこれを用いたledヘッド及び画像形成装置 |
JP4536526B2 (ja) * | 2005-01-14 | 2010-09-01 | 株式会社沖データ | 駆動装置並びにこれを用いたledヘッド及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
US5864253A (en) | 1999-01-26 |
JPH09174927A (ja) | 1997-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3271738B2 (ja) | データ転送装置 | |
US7053660B2 (en) | Output buffer circuit and control method therefor | |
JP4874885B2 (ja) | 半導体メモリ素子の信号伝達制御装置 | |
US5912569A (en) | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver | |
EP0768671A2 (en) | Circuits, systems and methods for reducing power loss during transfer of data across a conductive line | |
US5646553A (en) | Driver for tri-state bus | |
US8525822B2 (en) | LCD panel driving circuit having transition slope adjusting means and associated control method | |
US5905389A (en) | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver | |
US6323699B1 (en) | Method and apparatus for variably providing an input signal | |
JP5008054B2 (ja) | 出力駆動回路及び出力駆動方法 | |
JP2007110615A (ja) | キャリブレーション回路及びこれを備えた半導体装置 | |
US5929664A (en) | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver | |
US20070126517A1 (en) | Electric signal outputting apparatus, semiconductor laser modulation driving apparatus, and image forming apparatus | |
JP3226595B2 (ja) | 記録装置および記録回路ユニット | |
KR920007097B1 (ko) | 제어된 사다리꼴 회전율을 갖는 버스 전송기 | |
US7690742B2 (en) | Inkjet printer head driving apparatus and control method thereof | |
US6087878A (en) | Signal output circuit, parallel interface circuit and printer apparatus | |
JP4541131B2 (ja) | 駆動回路及びledアレイ駆動回路、並びに駆動回路用配線基板、印刷ヘッド、及び印刷装置 | |
JP3231297B2 (ja) | 駆動装置 | |
JP2000278112A (ja) | 出力バッファ回路 | |
JP3108293B2 (ja) | 液晶駆動回路 | |
KR19990057843A (ko) | 인버팅 버퍼형 전압 레벨 쉬프터 | |
US4447704A (en) | Semiconductor device for driving thermal print heads | |
US7312637B2 (en) | Enhanced timing margin memory interface | |
KR20050055617A (ko) | 데이터 송신 장치 및 데이터 송신 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |