JP3271163B2 - 広帯域増幅回路 - Google Patents
広帯域増幅回路Info
- Publication number
- JP3271163B2 JP3271163B2 JP25550792A JP25550792A JP3271163B2 JP 3271163 B2 JP3271163 B2 JP 3271163B2 JP 25550792 A JP25550792 A JP 25550792A JP 25550792 A JP25550792 A JP 25550792A JP 3271163 B2 JP3271163 B2 JP 3271163B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- output
- signal
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図４及び図５） 発明が解決しようとする課題（図６〜図８） 課題を解決するための手段（図１〜図３） 作用 実施例（図１〜図３） 発明の効果
【０００２】
【産業上の利用分野】本発明は広帯域増幅回路に関し、
特に集積回路に内蔵され、高速駆動が要求されるものに
適用して好適なものである。
特に集積回路に内蔵され、高速駆動が要求されるものに
適用して好適なものである。
【０００３】
【従来の技術】従来、エミツタフオロアでなる集積回路
の出力段は図４及び図５に示すように構成されており、
出力ピンＰ１より出力信号ＶOUT を出力するようになさ
れている。
の出力段は図４及び図５に示すように構成されており、
出力ピンＰ１より出力信号ＶOUT を出力するようになさ
れている。
【０００４】ここで集積回路１（図４）の出力段は、オ
ペアンプＡＭＰ１で増幅された入力信号ＶINによつてＮ
ＰＮ型トランジスタＱ１を駆動し、当該トランジスタＱ
１のエミツタに接続された負荷抵抗Ｒ１に生じる出力電
圧ＶOUT を出力ピンＰ１より出力するようになされてい
る。
ペアンプＡＭＰ１で増幅された入力信号ＶINによつてＮ
ＰＮ型トランジスタＱ１を駆動し、当該トランジスタＱ
１のエミツタに接続された負荷抵抗Ｒ１に生じる出力電
圧ＶOUT を出力ピンＰ１より出力するようになされてい
る。
【０００５】また集積回路２（図５）の出力段は、ＮＰ
Ｎ型トランジスタＱ１のエミツタに電流源３を接続して
トランジスタＱ１を定電流駆動するようになされてお
り、出力ピンＰ１より出力電圧信号ＶOUT を出力するよ
うになされている。
Ｎ型トランジスタＱ１のエミツタに電流源３を接続して
トランジスタＱ１を定電流駆動するようになされてお
り、出力ピンＰ１より出力電圧信号ＶOUT を出力するよ
うになされている。
【０００６】
【発明が解決しようとする課題】ところが集積回路の出
力段にはピン容量（４〜５〔ｐＦ〕）やパツド容量及び
外部部品の容量等の負荷容量Ｃ１が存在し、これ等の負
荷容量Ｃ１を出力段は電圧出力信号ＶOUT で駆動しなけ
ればならないため周波数特性を高域まで十分に伸ばすこ
とはできなかつた。
力段にはピン容量（４〜５〔ｐＦ〕）やパツド容量及び
外部部品の容量等の負荷容量Ｃ１が存在し、これ等の負
荷容量Ｃ１を出力段は電圧出力信号ＶOUT で駆動しなけ
ればならないため周波数特性を高域まで十分に伸ばすこ
とはできなかつた。
【０００７】例えば集積回路１や集積回路２の出力段の
場合、求めたい出力信号の振幅をＶP-P とすると共に、
信号周波数の最大値をｆmax とし、さらにセトリングタ
イムをｔmin （ただしｆmax ・ｔmin ＝0.35）とする
と、次式
場合、求めたい出力信号の振幅をＶP-P とすると共に、
信号周波数の最大値をｆmax とし、さらにセトリングタ
イムをｔmin （ただしｆmax ・ｔmin ＝0.35）とする
と、次式
【数１】
【数２】 の関係を用いて、最低出力電流Ｉmin は、次式
【数３】 の関係が成り立つことになる。
【０００８】すなわち集積回路１及び２より出力する出
力振幅が大きくしたい場合や高周波数特性を必要とする
場合には、多くの出力電流が必要である。ところが出力
電流を多くすればするほどＮＰＮ型トランジスタのベー
ス蓄積容量が増加したり、高周波数帯域になると電流増
幅率ｈFEが低下し、その結果出力インピーダンスが高く
なつて発振しやすくなり、この発振を抑制するためトラ
ンジスタＱ１のベースに抵抗を接続する必要が生じ、周
波数特性を40〜50〔ＭHz〕程度までしか伸ばせられなか
つた。
力振幅が大きくしたい場合や高周波数特性を必要とする
場合には、多くの出力電流が必要である。ところが出力
電流を多くすればするほどＮＰＮ型トランジスタのベー
ス蓄積容量が増加したり、高周波数帯域になると電流増
幅率ｈFEが低下し、その結果出力インピーダンスが高く
なつて発振しやすくなり、この発振を抑制するためトラ
ンジスタＱ１のベースに抵抗を接続する必要が生じ、周
波数特性を40〜50〔ＭHz〕程度までしか伸ばせられなか
つた。
【０００９】そこで負荷容量Ｃ１を駆動するため出力段
をプツシユプル回路構成にすることが考えられている
（図６及び図７）。ところが集積回路４（図６）の出力
段の場合には、集積回路１や集積回路２に比べれば周波
数特性を伸ばすことができるが、それでもＮＰＮ型トラ
ンジスタＱ１とプツシユプル回路を構成するＰＮＰ型ト
ランジスタＱ２のトランジシヨン周波数ｆT が低い影響
により 150〔ＭHz〕程度までしか周波数特性を伸ばすこ
とができなつた。
をプツシユプル回路構成にすることが考えられている
（図６及び図７）。ところが集積回路４（図６）の出力
段の場合には、集積回路１や集積回路２に比べれば周波
数特性を伸ばすことができるが、それでもＮＰＮ型トラ
ンジスタＱ１とプツシユプル回路を構成するＰＮＰ型ト
ランジスタＱ２のトランジシヨン周波数ｆT が低い影響
により 150〔ＭHz〕程度までしか周波数特性を伸ばすこ
とができなつた。
【００１０】また集積回路５（図７）の出力段の場合に
は、ＮＰＮ型トランジスタＱ１及びＱ３を直列に接続す
ると共に、各トランジスタＱ１及びＱ３のベースにバツ
フアアンプＡＭＰ２及び反転バツフアアンプＡＭＰ３を
それぞれ接続し、出力段をプツシユプル動作させるよう
になされているが、バツフアアンプＡＭＰ２と反転バツ
フアアンプＡＭＰ３の遅延時間の違いにより周波数特性
を十分高域まで伸ばすことはできなかつた。
は、ＮＰＮ型トランジスタＱ１及びＱ３を直列に接続す
ると共に、各トランジスタＱ１及びＱ３のベースにバツ
フアアンプＡＭＰ２及び反転バツフアアンプＡＭＰ３を
それぞれ接続し、出力段をプツシユプル動作させるよう
になされているが、バツフアアンプＡＭＰ２と反転バツ
フアアンプＡＭＰ３の遅延時間の違いにより周波数特性
を十分高域まで伸ばすことはできなかつた。
【００１１】そこで高周波の入力信号が入力される場合
のみスピードアツプコンデンサＣSPEED を介して、次式
のみスピードアツプコンデンサＣSPEED を介して、次式
【数４】 で与えられる電流ＩSPEED をアイドリング電流Ｉ０に加
算して流すことができる補助電流発生回路７を反転バツ
フアアンプＡＭＰ３の出力端に接続することが考えられ
る。
算して流すことができる補助電流発生回路７を反転バツ
フアアンプＡＭＰ３の出力端に接続することが考えられ
る。
【００１２】このようにすると高周波帯域の信号を増幅
する必要がある場合や振幅の大きい信号出力を得たい場
合にも常時出力段に流れるアイドリング電流は一定値Ｉ
０のままで良く、蓄積容量の増加を抑制することができ
周波数特性を伸張させることができる。
する必要がある場合や振幅の大きい信号出力を得たい場
合にも常時出力段に流れるアイドリング電流は一定値Ｉ
０のままで良く、蓄積容量の増加を抑制することができ
周波数特性を伸張させることができる。
【００１３】ところが数〔ｐＦ〕程度の容量値をもつス
ピードアツプコンデンサＣSPEED の容量値は集積回路の
製造工程上では容易に数１０パーセント以上ばらつきが
生じ、またバツフアアンプＡＭＰ２及び反転バツフアア
ンプＡＭＰ３のゲインも同様にばらついてしまう。
ピードアツプコンデンサＣSPEED の容量値は集積回路の
製造工程上では容易に数１０パーセント以上ばらつきが
生じ、またバツフアアンプＡＭＰ２及び反転バツフアア
ンプＡＭＰ３のゲインも同様にばらついてしまう。
【００１４】このため反転バツフアアンプＡＭＰ３より
出力される反転出力の振幅ｖP-P もばらつき出力段の出
力電流もばらついて周波数特性がばらつく欠点があつ
た。
出力される反転出力の振幅ｖP-P もばらつき出力段の出
力電流もばらついて周波数特性がばらつく欠点があつ
た。
【００１５】本発明は以上の点を考慮してなされたもの
で、従来に比して一段と周波数特性を高域まで伸長する
ことができる広帯域増幅回路を提案しようとするもので
ある。
で、従来に比して一段と周波数特性を高域まで伸長する
ことができる広帯域増幅回路を提案しようとするもので
ある。
【００１６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、並列接続された第１及び第２の増
幅手段ＡＭＰ２及びＡＭＰ３に入力信号ＶINを入力し、
当該第１及び第２の増幅手段ＡＭＰ２及びＡＭＰ３に入
力される第１の利得調整信号Ｓ１に基づいて設定された
利得に基づいて増幅される第１及び第２の出力信号を出
力段（Ｑ１、Ｑ３）に供給してプツシユプル駆動し、出
力端ＰＯより第３の出力信号を出力する広帯域増幅回路
１０において、第２の増幅手段ＡＭＰ３より第２の出力
信号を入力し、第３の出力信号の立ち下げ時、出力段
（Ｑ１、Ｑ３）に流れるアイドリング電流Ｉ０に加えて
補助電流ＩSPEED を流し、出力信号の立ち下げに要する
時間を短縮する補助電流供給手段７と、第２の増幅段Ａ
ＭＰ３に第２の利得調整信号Ｓ２を供給し、第２の増幅
手段ＡＭＰ３の利得を調整することにより補助電流供給
手段７より出力段（Ｑ１、Ｑ３）に供給される補助電流
ＩSPEED を一定に制御する利得調整手段ＧCONT2 とを備
えるようにする。
め本発明においては、並列接続された第１及び第２の増
幅手段ＡＭＰ２及びＡＭＰ３に入力信号ＶINを入力し、
当該第１及び第２の増幅手段ＡＭＰ２及びＡＭＰ３に入
力される第１の利得調整信号Ｓ１に基づいて設定された
利得に基づいて増幅される第１及び第２の出力信号を出
力段（Ｑ１、Ｑ３）に供給してプツシユプル駆動し、出
力端ＰＯより第３の出力信号を出力する広帯域増幅回路
１０において、第２の増幅手段ＡＭＰ３より第２の出力
信号を入力し、第３の出力信号の立ち下げ時、出力段
（Ｑ１、Ｑ３）に流れるアイドリング電流Ｉ０に加えて
補助電流ＩSPEED を流し、出力信号の立ち下げに要する
時間を短縮する補助電流供給手段７と、第２の増幅段Ａ
ＭＰ３に第２の利得調整信号Ｓ２を供給し、第２の増幅
手段ＡＭＰ３の利得を調整することにより補助電流供給
手段７より出力段（Ｑ１、Ｑ３）に供給される補助電流
ＩSPEED を一定に制御する利得調整手段ＧCONT2 とを備
えるようにする。
【００１７】また本発明においては、第１及び第２の増
幅手段ＡＭＰ２及びＡＭＰ３はそれぞれ同相増幅手段及
び反転増幅手段でなり、同相増幅手段は、互いに並列接
続された第１及び第２の差動増幅段（Ｑ１６、Ｑ１７）
及び（Ｑ１８、Ｑ１９）と、第１及び第２の差動増幅段
（Ｑ１６、Ｑ１７）及び（Ｑ１８、Ｑ１９）の共通エミ
ツタに接続される第１及び第２の定電流源１１とを有
し、ベースに入力信号ＶINを入力すると共にエミツタに
定電流源１１を接続する第１及び第２のトランジスタＱ
１０及びＱ１１のエミツタより第１及び第２の負荷Ｒ
IN1 及びＲIN2 を介して入力信号ＶINを第１及び第２の
差動増幅段（Ｑ１６、Ｑ１７）及び（Ｑ１８、Ｑ１９）
の共通エミツタに入力し、当該入力信号ＶINと逆相に変
動する共通エミツタ電流を第１及び第２の差動増幅段
（Ｑ１６、Ｑ１７）及び（Ｑ１８、Ｑ１９）の差動入力
端に与えられる第１の差電圧ΔＥ１に基づいて分流した
コレクタ電流を互いに逆相となるコレクタ電流同士足し
合わせ、出力抵抗ＲL より第１の出力信号として出力
し、反転増幅手段は、互いに並列接続された第３及び第
４の差動増幅段（Ｑ１２、Ｑ１３）及び（Ｑ１４及びＱ
１５）の共通エミツタに第１及び第２のトランジスタＱ
１０及びＱ１１のコレクタを接続し、入力信号ＶINと同
相に変動する共通エミツタ電流を第３及び第４の差動増
幅段（Ｑ１２、Ｑ１３）及び（Ｑ１４及びＱ１５）の差
動入力端に与えられる第２の差電圧ΔＥ２に基づいて分
流したコレクタ電流を互いに逆相となるコレクタ電流同
士足し合わせ、出力抵抗ＲL より第２の出力信号として
出力するようにする。
幅手段ＡＭＰ２及びＡＭＰ３はそれぞれ同相増幅手段及
び反転増幅手段でなり、同相増幅手段は、互いに並列接
続された第１及び第２の差動増幅段（Ｑ１６、Ｑ１７）
及び（Ｑ１８、Ｑ１９）と、第１及び第２の差動増幅段
（Ｑ１６、Ｑ１７）及び（Ｑ１８、Ｑ１９）の共通エミ
ツタに接続される第１及び第２の定電流源１１とを有
し、ベースに入力信号ＶINを入力すると共にエミツタに
定電流源１１を接続する第１及び第２のトランジスタＱ
１０及びＱ１１のエミツタより第１及び第２の負荷Ｒ
IN1 及びＲIN2 を介して入力信号ＶINを第１及び第２の
差動増幅段（Ｑ１６、Ｑ１７）及び（Ｑ１８、Ｑ１９）
の共通エミツタに入力し、当該入力信号ＶINと逆相に変
動する共通エミツタ電流を第１及び第２の差動増幅段
（Ｑ１６、Ｑ１７）及び（Ｑ１８、Ｑ１９）の差動入力
端に与えられる第１の差電圧ΔＥ１に基づいて分流した
コレクタ電流を互いに逆相となるコレクタ電流同士足し
合わせ、出力抵抗ＲL より第１の出力信号として出力
し、反転増幅手段は、互いに並列接続された第３及び第
４の差動増幅段（Ｑ１２、Ｑ１３）及び（Ｑ１４及びＱ
１５）の共通エミツタに第１及び第２のトランジスタＱ
１０及びＱ１１のコレクタを接続し、入力信号ＶINと同
相に変動する共通エミツタ電流を第３及び第４の差動増
幅段（Ｑ１２、Ｑ１３）及び（Ｑ１４及びＱ１５）の差
動入力端に与えられる第２の差電圧ΔＥ２に基づいて分
流したコレクタ電流を互いに逆相となるコレクタ電流同
士足し合わせ、出力抵抗ＲL より第２の出力信号として
出力するようにする。
【００１８】さらに本発明においては、第１の利得調整
信号Ｓ１および基準電圧ＶREF3を差動入力として入力
し、差動出力を第１の差電圧ΔＥ１として第１及び第２
の差動増幅手段（Ｑ１６、Ｑ１７）及び（Ｑ１８、Ｑ１
９）に供給する第５の差動増幅手段（Ｑ２０、Ｑ２１）
と、第１の利得調整信号Ｓ１と第２の利得調整信号Ｓ２
との分圧電圧および基準電圧ＶREF3を差動入力として入
力し、又は第１の利得調整信号Ｓ１および第２の利得調
整信号Ｓ２と基準電圧ＶREF との分圧電圧を差動入力と
して入力し、差動出力を第２の差電圧ΔＥ２として第３
及び第４の差動増幅手段（Ｑ１２、Ｑ１３）及び（Ｑ１
４、Ｑ１５）に供給する第６の差動増幅手段（Ｑ２２、
Ｑ２３）とを備えるようにする。
信号Ｓ１および基準電圧ＶREF3を差動入力として入力
し、差動出力を第１の差電圧ΔＥ１として第１及び第２
の差動増幅手段（Ｑ１６、Ｑ１７）及び（Ｑ１８、Ｑ１
９）に供給する第５の差動増幅手段（Ｑ２０、Ｑ２１）
と、第１の利得調整信号Ｓ１と第２の利得調整信号Ｓ２
との分圧電圧および基準電圧ＶREF3を差動入力として入
力し、又は第１の利得調整信号Ｓ１および第２の利得調
整信号Ｓ２と基準電圧ＶREF との分圧電圧を差動入力と
して入力し、差動出力を第２の差電圧ΔＥ２として第３
及び第４の差動増幅手段（Ｑ１２、Ｑ１３）及び（Ｑ１
４、Ｑ１５）に供給する第６の差動増幅手段（Ｑ２２、
Ｑ２３）とを備えるようにする。
【００１９】
【作用】出力端に補助電流供給手段が接続された第２の
増幅段ＡＭＰ３に第２の利得調整信号Ｓ２を供給し、第
２の増幅手段ＡＭＰ３の利得を調整することにより、第
１及び第２の増幅手段ＡＭＰ２及びＡＭＰ３の利得のば
らつきや補助電流供給手段７を構成する容量のばらつき
によらず出力段（Ｑ１、Ｑ３）に供給される補助電流Ｉ
SPEED を一定に制御する。これにより利得を代えても常
に高帯域まで周波数特性の平坦な広帯域増幅回路を得る
ことができる。
増幅段ＡＭＰ３に第２の利得調整信号Ｓ２を供給し、第
２の増幅手段ＡＭＰ３の利得を調整することにより、第
１及び第２の増幅手段ＡＭＰ２及びＡＭＰ３の利得のば
らつきや補助電流供給手段７を構成する容量のばらつき
によらず出力段（Ｑ１、Ｑ３）に供給される補助電流Ｉ
SPEED を一定に制御する。これにより利得を代えても常
に高帯域まで周波数特性の平坦な広帯域増幅回路を得る
ことができる。
【００２０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００２１】図８との対応部分に同一符号を付して示す
図１において、１０は全体として広帯域増幅回路を示
し、広帯域増幅回路１０はゲインコントロール端子Ｇ
CONT1 より共通に供給される制御電圧Ｓ１に基づいてバ
ツフアアンプＡＭＰ２及び反転バツフアアンプＡＭＰ３
のゲインを同時に調整することができるようになされて
いる。
図１において、１０は全体として広帯域増幅回路を示
し、広帯域増幅回路１０はゲインコントロール端子Ｇ
CONT1 より共通に供給される制御電圧Ｓ１に基づいてバ
ツフアアンプＡＭＰ２及び反転バツフアアンプＡＭＰ３
のゲインを同時に調整することができるようになされて
いる。
【００２２】また広帯域増幅回路１０は反転バツフアア
ンプＡＭＰ３専用のゲインコントロール端子ＧCONT2 よ
り供給される制御電圧Ｓ２に基づいてスピードアツプコ
ンデンサＣSPEED や反転出力の振幅ｖP-P がバラついて
も（４）式を満たす補助電流ＩSPEED の値が常に一定値
となるようにゲインを調整することができるようになさ
れている。
ンプＡＭＰ３専用のゲインコントロール端子ＧCONT2 よ
り供給される制御電圧Ｓ２に基づいてスピードアツプコ
ンデンサＣSPEED や反転出力の振幅ｖP-P がバラついて
も（４）式を満たす補助電流ＩSPEED の値が常に一定値
となるようにゲインを調整することができるようになさ
れている。
【００２３】ここで広帯域増幅回路１０を構成するバツ
フアアンプＡＭＰ２及びＡＭＰ３はそれぞれ図２に示す
ように２組の差動対（トランジスタＱ１６、Ｑ１７及び
Ｑ１８、Ｑ１９）、（Ｑ１２、Ｑ１３及びＱ１４、Ｑ１
５）の並列接続によつてそれぞれ構成されるようになさ
れている。
フアアンプＡＭＰ２及びＡＭＰ３はそれぞれ図２に示す
ように２組の差動対（トランジスタＱ１６、Ｑ１７及び
Ｑ１８、Ｑ１９）、（Ｑ１２、Ｑ１３及びＱ１４、Ｑ１
５）の並列接続によつてそれぞれ構成されるようになさ
れている。
【００２４】この実施例の場合、バツフアアンプＡＭＰ
２の差動対を構成するトランジスタのうちトランジスタ
Ｑ１６及びＱ１８のベースには基準電源ＶREF2が与えら
れ、また各トランジスタと対をなすトランジスタＱ１７
及びＱ１９のベースには可変基準電源（ＶREF2＋ΔＥ
１）がそれぞれ与えられ、これら差電圧ΔＥ１に応じて
流れるコレクタ電流を共通エミツタに接続された電流源
１１に供給するようになされている。
２の差動対を構成するトランジスタのうちトランジスタ
Ｑ１６及びＱ１８のベースには基準電源ＶREF2が与えら
れ、また各トランジスタと対をなすトランジスタＱ１７
及びＱ１９のベースには可変基準電源（ＶREF2＋ΔＥ
１）がそれぞれ与えられ、これら差電圧ΔＥ１に応じて
流れるコレクタ電流を共通エミツタに接続された電流源
１１に供給するようになされている。
【００２５】ここでトランジスタＱ１６とＱ１９のコレ
クタ及びトランジスタＱ１７とＱ１８のコレクタはそれ
ぞれ共通に接続され、当該共通コレクタに接続される負
荷抵抗ＲL に互いに逆相の関係になるコレクタ電流を加
算した電流値の電流を供給するようになされている。
クタ及びトランジスタＱ１７とＱ１８のコレクタはそれ
ぞれ共通に接続され、当該共通コレクタに接続される負
荷抵抗ＲL に互いに逆相の関係になるコレクタ電流を加
算した電流値の電流を供給するようになされている。
【００２６】一方、バツフアアンプＡＭＰ３の差動対を
構成するトランジスタのうちトランジスタＱ１２及びＱ
１４のベースには基準電源ＶREF2が与えられ、また各ト
ランジスタと対をなすトランジスタＱ１３及びＱ１５の
ベースには可変基準電源（ＶREF2＋ΔＥ２）がそれぞれ
与えられ、これら差電圧ΔＥ２に応じて流れるコレクタ
電流を共通エミツタに接続されたトランジスタＱ１０及
びＱ１１を介して電流源１１に供給するようになされて
いる。
構成するトランジスタのうちトランジスタＱ１２及びＱ
１４のベースには基準電源ＶREF2が与えられ、また各ト
ランジスタと対をなすトランジスタＱ１３及びＱ１５の
ベースには可変基準電源（ＶREF2＋ΔＥ２）がそれぞれ
与えられ、これら差電圧ΔＥ２に応じて流れるコレクタ
電流を共通エミツタに接続されたトランジスタＱ１０及
びＱ１１を介して電流源１１に供給するようになされて
いる。
【００２７】ここで各トランジスタＱ１２、Ｑ１３及び
Ｑ１４、Ｑ１５のコレクタはバツフアアンプＡＭＰ２の
場合と同様、共通コレクタに接続される負荷抵抗ＲL に
互いに逆相の関係に各コレクタ電流を加算した電流を供
給するようになされている。
Ｑ１４、Ｑ１５のコレクタはバツフアアンプＡＭＰ２の
場合と同様、共通コレクタに接続される負荷抵抗ＲL に
互いに逆相の関係に各コレクタ電流を加算した電流を供
給するようになされている。
【００２８】このときトランジスタＱ１０及びＱ１１に
はそれぞれ入力信号ＶINが入力されるようになされてお
り、バツフアアンプＡＭＰ２は抵抗ＲIN1 及びＲIN2 を
介して入出力される信号電流ｉによつて入力信号ＶINに
対して逆相の関係によつて増減する共通エミツタ電流に
応じて変動する各コレクタ電流を信号電流として負荷抵
抗ＲL に流し、入力信号ＶINに対して同相の出力信号を
トランジスタＱ１に出力するようになされている。
はそれぞれ入力信号ＶINが入力されるようになされてお
り、バツフアアンプＡＭＰ２は抵抗ＲIN1 及びＲIN2 を
介して入出力される信号電流ｉによつて入力信号ＶINに
対して逆相の関係によつて増減する共通エミツタ電流に
応じて変動する各コレクタ電流を信号電流として負荷抵
抗ＲL に流し、入力信号ＶINに対して同相の出力信号を
トランジスタＱ１に出力するようになされている。
【００２９】因に抵抗ＲIN1 及びＲIN2 は配線長さの違
いによる配線抵抗の大きさの相違によつて共通エミツタ
の電位にオフセツトが生じないように配線長の短い抵抗
ＲIN1 の抵抗値が抵抗ＲIN2 の抵抗値に比して大きくな
るようになされている。
いによる配線抵抗の大きさの相違によつて共通エミツタ
の電位にオフセツトが生じないように配線長の短い抵抗
ＲIN1 の抵抗値が抵抗ＲIN2 の抵抗値に比して大きくな
るようになされている。
【００３０】また反転バツフアアンプＡＭＰ３は入力信
号ＶINに対して同相の関係によつて増減する共通エミツ
タ電流に応じて変動する各コレクタ電流を信号電流とし
て負荷抵抗ＲL に流し、入力信号ＶINに対して逆相の出
力信号をトランジスタＱ５に出力する。
号ＶINに対して同相の関係によつて増減する共通エミツ
タ電流に応じて変動する各コレクタ電流を信号電流とし
て負荷抵抗ＲL に流し、入力信号ＶINに対して逆相の出
力信号をトランジスタＱ５に出力する。
【００３１】ところでバツフアアンプＡＭＰ２及び反転
バツフアアンプＡＭＰ３のゲインはゲインコントロール
端子ＧCONT1 及びＧCONT2 より供給される制御電圧Ｓ１
及びＳ２によつて定まる可変基準電源ΔＥ１及びΔＥ２
に基づいて調整されるようになされているが、この可変
基準電源ΔＥ１及びΔＥ２差電圧は図３に示す回路によ
り発生される。
バツフアアンプＡＭＰ３のゲインはゲインコントロール
端子ＧCONT1 及びＧCONT2 より供給される制御電圧Ｓ１
及びＳ２によつて定まる可変基準電源ΔＥ１及びΔＥ２
に基づいて調整されるようになされているが、この可変
基準電源ΔＥ１及びΔＥ２差電圧は図３に示す回路によ
り発生される。
【００３２】すなわち可変基準電源ΔＥ１は差動対をな
すトランジスタＱ２０及びＱ２１のベースにバツフアア
ンプＡＭＰ１０及びＡＭＰ１１を介して与えられるゲイ
ンコントロール端子ＧCONT1 の制御電圧Ｓ１及び基準電
圧ＶREF3の差電圧に応じたダイオード出力として与えら
れるようになされている。
すトランジスタＱ２０及びＱ２１のベースにバツフアア
ンプＡＭＰ１０及びＡＭＰ１１を介して与えられるゲイ
ンコントロール端子ＧCONT1 の制御電圧Ｓ１及び基準電
圧ＶREF3の差電圧に応じたダイオード出力として与えら
れるようになされている。
【００３３】また可変基準電源ΔＥ２は差動対をなすト
ランジスタＱ２２及びＱ２３のベースにバツフアアンプ
ＡＭＰ１２及びＡＭＰ１３を介して与えられるゲインコ
ントロール端子ＧCONT1 の制御電圧Ｓ１及び基準電圧Ｖ
REF3とゲインコントロール端子ＧCONT2 の制御電圧Ｓ２
を分圧した電圧値との差電圧に応じたダイオード出力と
して与えられるようになされている。
ランジスタＱ２２及びＱ２３のベースにバツフアアンプ
ＡＭＰ１２及びＡＭＰ１３を介して与えられるゲインコ
ントロール端子ＧCONT1 の制御電圧Ｓ１及び基準電圧Ｖ
REF3とゲインコントロール端子ＧCONT2 の制御電圧Ｓ２
を分圧した電圧値との差電圧に応じたダイオード出力と
して与えられるようになされている。
【００３４】以上の構成において、高速で動作するエミ
ツタフオロア出力回路を実現するため信号の立ち下げ速
度を早めるスピードアツプコンデンサＣSPEED を用いた
にもかかわらず高帯域まで周波数特性が十分伸びない場
合（すなわちスピードアツプコンデンサＣSPEED の容量
のばらつきやアンプＡＭＰ２及びＡＭＰ３のゲインのば
らつきによる出力振幅のばらつきによつて信号立ち下げ
時に流れるスピードアツプ電流ＩSPEED の値が変動する
場合）、ユーザはゲインコントロール端子ＧCONT2 の制
御電圧を可変すれば良い。
ツタフオロア出力回路を実現するため信号の立ち下げ速
度を早めるスピードアツプコンデンサＣSPEED を用いた
にもかかわらず高帯域まで周波数特性が十分伸びない場
合（すなわちスピードアツプコンデンサＣSPEED の容量
のばらつきやアンプＡＭＰ２及びＡＭＰ３のゲインのば
らつきによる出力振幅のばらつきによつて信号立ち下げ
時に流れるスピードアツプ電流ＩSPEED の値が変動する
場合）、ユーザはゲインコントロール端子ＧCONT2 の制
御電圧を可変すれば良い。
【００３５】このとき反転バツフアアンプＡＭＰ３のゲ
インは基準電圧ＶREF3とゲインコントロール端子Ｇ
CONT2 に与えられる電圧とを分圧した電圧値とゲインコ
ントロール端子ＧCONT1 より与えられる制御電圧との差
電圧によつて定まる値に調整され、（４）式で与えられ
るスピードアツプ電流ＩSPEED の値を信号周波数によら
ず一定にできる。これにより周波数特性は安定し、高域
まで周波数特性は平坦になる。
インは基準電圧ＶREF3とゲインコントロール端子Ｇ
CONT2 に与えられる電圧とを分圧した電圧値とゲインコ
ントロール端子ＧCONT1 より与えられる制御電圧との差
電圧によつて定まる値に調整され、（４）式で与えられ
るスピードアツプ電流ＩSPEED の値を信号周波数によら
ず一定にできる。これにより周波数特性は安定し、高域
まで周波数特性は平坦になる。
【００３６】以上の構成によれば、スピードアツプコン
デンサＣSPEED が接続される反転バツフアアンプＡＭＰ
３のゲインのみゲインコントロール端子ＧCONT2 の制御
電圧Ｓ２を可変することにより調整できるようにし、バ
ツフアアンプＡＭＰ２や反転バツフアアンプＡＭＰ３の
ゲインのばらつき及びスピードアツプコンデンサＣ
SPEED の容量値のばらつきを吸収する。
デンサＣSPEED が接続される反転バツフアアンプＡＭＰ
３のゲインのみゲインコントロール端子ＧCONT2 の制御
電圧Ｓ２を可変することにより調整できるようにし、バ
ツフアアンプＡＭＰ２や反転バツフアアンプＡＭＰ３の
ゲインのばらつき及びスピードアツプコンデンサＣ
SPEED の容量値のばらつきを吸収する。
【００３７】これによりバツフアアンプＡＭＰ２や反転
バツフアアンプＡＭＰ３のゲインを変えても出力信号立
ち下げ時に常に一定のスピードアツプ電流ＩSPEED を出
力段に流れるアイドリング電流Ｉ０に加算して流すこと
ができ、従来に比して一段と高域まで周波数特性を伸張
することができる。
バツフアアンプＡＭＰ３のゲインを変えても出力信号立
ち下げ時に常に一定のスピードアツプ電流ＩSPEED を出
力段に流れるアイドリング電流Ｉ０に加算して流すこと
ができ、従来に比して一段と高域まで周波数特性を伸張
することができる。
【００３８】なお上述の実施例においては、ゲインコン
トロール端子ＧCONT1 の制御電圧Ｓ１を調整することに
よりバツフアアンプＡＭＰ２及び反転バツフアアンプＡ
ＭＰ３のゲインを調整し、かつゲインコントロール端子
ＧCONT2 の制御電圧Ｓ２を調整することにより反転バツ
フアアンプＡＭＰ３のゲインのみを独立に調整すること
ができるようにする場合について述べたが、本発明はこ
れに限らず、広帯域増幅回路６（図４）の反転バツフア
アンプＡＭＰ３のゲイン調整用に専用のゲインコントロ
ール端子ＧCONT2 を用けるようにしても良い。
トロール端子ＧCONT1 の制御電圧Ｓ１を調整することに
よりバツフアアンプＡＭＰ２及び反転バツフアアンプＡ
ＭＰ３のゲインを調整し、かつゲインコントロール端子
ＧCONT2 の制御電圧Ｓ２を調整することにより反転バツ
フアアンプＡＭＰ３のゲインのみを独立に調整すること
ができるようにする場合について述べたが、本発明はこ
れに限らず、広帯域増幅回路６（図４）の反転バツフア
アンプＡＭＰ３のゲイン調整用に専用のゲインコントロ
ール端子ＧCONT2 を用けるようにしても良い。
【００３９】また上述の実施例においては、補助電流発
生回路７を図１に示すように構成し、カレントミラー電
流源を構成するトランジスタＱ３及びＱ６のベースとス
ピードアツプコンデンサＣSPEED とを直接接続する場合
について述べたが、本発明はこれに限らず、カレントミ
ラー電流源とスピードアツプコンデンサＣSPEED との接
続中点にリミツタ回路を接続するようにしても良い。こ
こでリミツタ回路はダイオード接続されたトランジスタ
Ｑでなり、エミツタをカレントミラー電流源とスピード
アツプコンデンサとの接続中点に接続し、他端を接地し
てなる。
生回路７を図１に示すように構成し、カレントミラー電
流源を構成するトランジスタＱ３及びＱ６のベースとス
ピードアツプコンデンサＣSPEED とを直接接続する場合
について述べたが、本発明はこれに限らず、カレントミ
ラー電流源とスピードアツプコンデンサＣSPEED との接
続中点にリミツタ回路を接続するようにしても良い。こ
こでリミツタ回路はダイオード接続されたトランジスタ
Ｑでなり、エミツタをカレントミラー電流源とスピード
アツプコンデンサとの接続中点に接続し、他端を接地し
てなる。
【００４０】さらに上述の実施例においては、反転バツ
フアアンプＡＭＰ３のゲインを調整する場合、ゲインコ
ントロール端子ＧCONT1 よりトランジスタＱ２２に与え
られる制御電圧Ｓ１を可変とし、かつトランジスタＱ２
３に与えられる基準電圧ＶREF3とゲインコントロール端
子ＧCONT2 の制御電圧Ｓ２の分圧電位を可変とし、制御
電圧Ｓ１と分圧電位との差電圧を可変することによりゲ
インを調整する場合について述べたが、本発明はこれに
代え、トランジスタＱ２３に与えられる電位を基準電圧
ＶREF3に固定し、かつ他方のトランジスタＱ２２にゲイ
ンコントロール端子ＧCONT1 及びＧCONT2 によつて可変
される制御電圧Ｓ１及びＳ２の分圧電位を与えることに
よりゲインを調整するようにしても良い。
フアアンプＡＭＰ３のゲインを調整する場合、ゲインコ
ントロール端子ＧCONT1 よりトランジスタＱ２２に与え
られる制御電圧Ｓ１を可変とし、かつトランジスタＱ２
３に与えられる基準電圧ＶREF3とゲインコントロール端
子ＧCONT2 の制御電圧Ｓ２の分圧電位を可変とし、制御
電圧Ｓ１と分圧電位との差電圧を可変することによりゲ
インを調整する場合について述べたが、本発明はこれに
代え、トランジスタＱ２３に与えられる電位を基準電圧
ＶREF3に固定し、かつ他方のトランジスタＱ２２にゲイ
ンコントロール端子ＧCONT1 及びＧCONT2 によつて可変
される制御電圧Ｓ１及びＳ２の分圧電位を与えることに
よりゲインを調整するようにしても良い。
【００４１】
【発明の効果】上述のように本発明によれば、出力端に
補助電流供給手段が接続された第２の増幅段に第２の利
得調整信号を供給し、第１の増幅手段とは別に第２の増
幅手段の利得のみを調整することができるようにする。
これにより第１及び第２の増幅手段の利得のばらつきや
補助電流供給手段を構成する容量のばらつきによらず補
助電流供給手段より出力段に供給される補助電流を一定
に制御することができ、利得を変えても高帯域まで周波
数特性を伸ばすことができる。
補助電流供給手段が接続された第２の増幅段に第２の利
得調整信号を供給し、第１の増幅手段とは別に第２の増
幅手段の利得のみを調整することができるようにする。
これにより第１及び第２の増幅手段の利得のばらつきや
補助電流供給手段を構成する容量のばらつきによらず補
助電流供給手段より出力段に供給される補助電流を一定
に制御することができ、利得を変えても高帯域まで周波
数特性を伸ばすことができる。
【図１】本発明による広帯域増幅回路の一実施例を示す
接続図である。
接続図である。
【図２】その増幅回路及び反転増幅回路の回路構成を示
す接続図である。
す接続図である。
【図３】基準電圧源ΔＥ１及びΔＥ２を発生する発生回
路の回路構成を示す接続図である。
路の回路構成を示す接続図である。
【図４】従来の広帯域増幅回路の説明に供する接続図で
ある。
ある。
【図５】従来の広帯域増幅回路の説明に供する接続図で
ある。
ある。
【図６】従来の広帯域増幅回路の説明に供する接続図で
ある。
ある。
【図７】従来の広帯域増幅回路の説明に供する接続図で
ある。
ある。
【図８】従来の広帯域増幅回路の説明に供する接続図で
ある。
ある。
６、１０……広帯域増幅回路、７……補助電流発生回
路、ＡＭＰ１、ＡＭＰ２、ＡＭＰ３……増幅回路、Ｃ
SPEED ……スピードアツプコンデンサ、ＧCONT1 、Ｇ
CONT2 ……ゲインコントロール端子。
路、ＡＭＰ１、ＡＭＰ２、ＡＭＰ３……増幅回路、Ｃ
SPEED ……スピードアツプコンデンサ、ＧCONT1 、Ｇ
CONT2 ……ゲインコントロール端子。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/42 H03F 3/50 H03F 3/68 H03G 3/20
Claims (3)
- 【請求項１】並列接続された第１及び第２の増幅手段に
入力信号を入力し、当該第１及び第２の増幅手段に入力
される第１の利得調整信号に基づいて設定された利得に
基づいて増幅される第１及び第２の出力信号を出力段に
供給してプツシユプル駆動し、出力端より第３の出力信
号を出力する広帯域増幅回路において、 上記第２の増幅手段より上記第２の出力信号を入力し、
上記第３の出力信号の立ち下げ時、上記出力段に流れる
アイドリング電流に加えて補助電流を流し、出力信号の
立ち下げに要する時間を短縮する補助電流供給手段と、 上記第２の増幅段に第２の利得調整信号を供給し、上記
第２の増幅手段の利得を調整することにより上記捕縄電
流供給手段より上記出力段に供給される上記補助電流を
一定に制御する利得調整手段とを具えることを特徴とす
る広帯域増幅回路。 - 【請求項２】上記第１及び第２の増幅手段はそれぞれ同
相増幅手段及び反転増幅手段でなり、 上記同相増幅手段は、互いに並列接続された第１及び第
２の差動増幅段と、 上記第１及び第２の差動増幅段の共通エミツタに接続さ
れる第１及び第２の定電流源とを有し、ベースに上記入
力信号を入力すると共にエミツタに定電流源を接続する
第１及び第２のトランジスタのエミツタより第１及び第
２の負荷を介して上記入力信号を上記第１及び第２の差
動増幅段の共通エミツタに入力し、当該入力信号と逆相
に変動する共通エミツタ電流を上記第１及び第２の差動
増幅段の差動入力端に与えられる第１の差電圧に基づい
て分流したコレクタ電流を互いに逆相となるコレクタ電
流同士足し合わせ、出力抵抗より上記第１の出力信号と
して出力し、 上記反転増幅手段は、互いに並列接続された第３及び第
４の差動増幅段の共通エミツタに上記第１及び第２のト
ランジスタのコレクタを接続し、上記入力信号と同相に
変動する共通エミツタ電流を上記第３及び第４の差動増
幅段の差動入力端に与えられる第２の差電圧に基づいて
分流したコレクタ電流を互いに逆相となるコレクタ電流
同士足し合わせ、出力抵抗より上記第２の出力信号とし
て出力することを特徴とする請求項１に記載の広帯域増
幅回路。 - 【請求項３】上記第１の利得調整信号および基準電圧を
差動入力として入力し、差動出力を上記第１の差電圧と
して上記第１及び第２の差動増幅手段に供給する第５の
差動増幅手段と、上記第１の利得調整信号と上記第２の
利得調整信号との分圧電圧および上記基準電圧を差動入
力として入力し、又は上記第１の利得調整信号および上
記第２の利得調整信号と基準電圧との分圧電圧を差動入
力として入力し、差動出力を上記第２の差電圧として上
記第３及び第４の差動増幅手段に供給する第６の差動増
幅手段とを具えることを特徴とする請求項２に記載の広
帯域増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25550792A JP3271163B2 (ja) | 1992-08-31 | 1992-08-31 | 広帯域増幅回路 |
| US08/094,893 US5432477A (en) | 1992-07-31 | 1993-07-22 | Wide frequency range amplifier apparatus |
| KR1019930014563A KR100293901B1 (ko) | 1992-07-31 | 1993-07-29 | 광범위주파수증폭장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25550792A JP3271163B2 (ja) | 1992-08-31 | 1992-08-31 | 広帯域増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685552A JPH0685552A (ja) | 1994-03-25 |
| JP3271163B2 true JP3271163B2 (ja) | 2002-04-02 |
Family
ID=17279715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25550792A Expired - Fee Related JP3271163B2 (ja) | 1992-07-31 | 1992-08-31 | 広帯域増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271163B2 (ja) |
-
1992
- 1992-08-31 JP JP25550792A patent/JP3271163B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685552A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| US4885548A (en) | Wideband amplifier | |
| US5374897A (en) | Balanced, high-speed differential input stage for Op-amps | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| US5399988A (en) | FT doubler amplifier | |
| US5515005A (en) | Operational amplifier | |
| US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| EP0586251A1 (en) | Power amplifier having high output voltage swing and high output drive current | |
| US6963244B1 (en) | Common mode linearized input stage and amplifier topology | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP3271163B2 (ja) | 広帯域増幅回路 | |
| JPS6411166B2 (ja) | ||
| US6667658B2 (en) | Compact variable gain amplifier | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JPH05218755A (ja) | 広帯域出力回路 | |
| JPH04223603A (ja) | 演算増幅器 | |
| US5115204A (en) | Differential amplifier | |
| US5248945A (en) | Power amplifiers | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP4114255B2 (ja) | 増幅装置 | |
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JP3360911B2 (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |