JP3271097B2 - Digital image signal decoding device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】この発明は、ディジタル画像信号
を、例えばディジタルＶＴＲによって記録／再生するの
に適用されるディジタル画像信号の受信／再生装置、特
に、量子化されたデータを復元値に変換するためのディ
ジタル画像信号の受信／再生装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital image signal receiving / reproducing apparatus applied to record / reproduce a digital image signal by, for example, a digital VTR, and more particularly to a method for converting quantized data into a restored value. The present invention relates to a digital image signal receiving / reproducing apparatus.

【０００２】[0002]

【従来の技術】ディジタルビデオ信号を磁気テープ等の
記録媒体に記録するときには、その情報量が多いので、
記録／再生できる程度の伝送レートを達成するために、
高能率符号化によって、ディジタルビデオ信号を圧縮す
るのが普通である。高能率符号化としては、ディジタル
ビデオ信号を多数の小ブロックに分割し、ブロック毎に
処理を行うＡＤＲＣ、ＤＣＴ（Discrete Cosine Transf
orm ）等が知られている。2. Description of the Related Art When a digital video signal is recorded on a recording medium such as a magnetic tape, the amount of information is large.
To achieve a recording / playback transmission rate,
It is common to compress digital video signals with high efficiency coding. ADRC and DCT (Discrete Cosine Transf) which divide a digital video signal into a number of small blocks and process each block
orm) is known.

【０００３】ＡＤＲＣは、例えば特開昭６１−１４４９
８９号公報に記載されているような、２次元ブロック内
に含まれる複数画素の最大値および最小値により規定さ
れるダイナッミクレンジを求め、このダイナッミクレン
ジに適応した符号化を行う高能率符号化である。ＤＣＴ
は、ブロック内の画素をコサイン変換し、その変換によ
って得られた係数データは再量子化され、さらに、可変
長符号化するものである。ここで、ブロック毎の平均値
と、ブロック内の画素の平均値に対する差をベクトル量
子化する符号化方法も提案されている。The ADRC is disclosed in, for example, Japanese Patent Application Laid-Open No. 61-1449.
No. 89, the dynamic range defined by the maximum value and the minimum value of a plurality of pixels included in a two-dimensional block is determined, and high-efficiency coding that performs coding adapted to the dynamic range is performed. is there. DCT
Is to perform cosine transform on the pixels in a block, re-quantize the coefficient data obtained by the transform, and further perform variable length coding. Here, an encoding method has been proposed in which a difference between an average value for each block and an average value of pixels in the block is vector-quantized.

【０００４】従来のＡＤＲＣの復号は、量子化コードを
その量子化コードの代表値に変換し、代表値に対して最
小値を加算する処理である。図１０は、一例として量子
化ビット数が２の場合の復号の様子を示す。各画素の量
子化コードは、００、０１、１０、１１の何れかであ
る。これらの量子化コードは、図１０において、黒いド
ットで示される代表値に復号される。この代表値に対し
て、そのブロックの最小値ＭＩＮが加算される。量子化
コードのビット数は、固定あるいは可変である。このビ
ット数が少なくなるほど、原画像に対する復元画像の誤
差が増大し、復元画像が劣化する。[0004] Conventional ADRC decoding is a process of converting a quantized code into a representative value of the quantized code and adding a minimum value to the representative value. FIG. 10 shows an example of decoding when the number of quantization bits is two. The quantization code of each pixel is one of 00, 01, 10, and 11. These quantization codes are decoded into representative values indicated by black dots in FIG. The minimum value MIN of the block is added to this representative value. The number of bits of the quantization code is fixed or variable. As the number of bits decreases, the error of the restored image with respect to the original image increases, and the restored image deteriorates.

【０００５】この問題を解決するために、本願出願人
は、周辺画素データ適応型復号装置を提案している（特
願平４−２８２３７６号参照）。この復号装置は、復号
注目画素の量子化データと複数の周辺画素の量子化デー
タのパターンから、予め用意されたマッピングテーブル
を参照することによって、従来よりも誤差の少ない復号
データを出力するものであり、これによって記録データ
を増大させることなく、再生画像の誤差を減少させるこ
とができる。In order to solve this problem, the present applicant has proposed a peripheral pixel data adaptive decoding apparatus (see Japanese Patent Application No. 4-282376). This decoding device outputs decoded data with a smaller error than before by referring to a mapping table prepared in advance from the pattern of the quantized data of the decoding target pixel and the quantized data of a plurality of peripheral pixels. Yes, this makes it possible to reduce errors in reproduced images without increasing recorded data.

【０００６】[0006]

【発明が解決しようとする課題】ブロック単位に行う符
号化、例えばＡＤＲＣは、上述の手法を用いようとする
と、注目画素の量子化データと複数の周辺画像の量子化
データの取りうるすべてのパターンに対応するようなマ
ッピングテーブルを用意している。そのため、量子化ビ
ット数が多い場合、必要なマッピングテーブルの大きさ
は、かなり大きいテーブルになる。例えば、４ビット固
定長ＡＤＲＣを用いて、４つの周辺画素を参照する方式
の場合、１６の５乗（＝１０４８５７６）個の小数デー
タを格納するテーブルが必要になる。このテーブルは、
非常に大きいため、安価な装置を作ることは困難であ
り、この方式の導入の妨げになっていた。In coding performed in units of blocks, for example, ADRC, if the above-mentioned method is used, all possible patterns of the quantized data of the target pixel and the quantized data of a plurality of peripheral images can be obtained. There is a mapping table that corresponds to. Therefore, when the number of quantization bits is large, the required size of the mapping table becomes a very large table. For example, in the case of using a 4-bit fixed-length ADRC to refer to four neighboring pixels, a table for storing 16 5 (= 1048576) decimal data is required. This table is
Due to the large size, it was difficult to make an inexpensive device, which hindered the introduction of this method.

【０００７】ところで、一般的に画像信号は強い空間的
な相関を有している。小さな領域に分割して同一のステ
ップ幅で量子化する種類の符号化においては、画像デー
タと同様に、符号化されたデータも相関を有している。
上述の周辺画素データ適応型復号装置は、この性質を利
用している。図９Ａに、注目画素と周辺画素の符号化デ
ータの一例を示す。このようなパターンの符号化がある
場合、原画像は中央部がなだらかに***している様なデ
ータである可能性が非常に高く、注目符号化データの `
２' は、整数化される前の真値は、（1.5 〜2.0 ）の範
囲内に存在することが確率的に多い。したがって、実際
の画像を用いて作成したマッピングテーブルを用いて、
注目符号化データを例えば、 `1.632 ' として復号する
ことにより、より原データに近い値を得ることができ
る。[0007] Generally, image signals have strong spatial correlation. In the type of coding in which the data is divided into small regions and quantized with the same step width, the coded data has a correlation similarly to the image data.
The above-described peripheral pixel data adaptive decoding device utilizes this property. FIG. 9A shows an example of encoded data of a target pixel and peripheral pixels. When such a pattern is coded, the original image is very likely to be data in which the center is gently raised.
2 ′ is likely to have a true value before being converted into an integer within a range of (1.5 to 2.0). Therefore, using a mapping table created using actual images,
By decoding the encoded data of interest as, for example, `1.632 ', a value closer to the original data can be obtained.

【０００８】しかしながら、画像信号のすべての部分が
強い相関を有しているわけではない。例えば、エッジに
よって区切られた部分間では、相関は弱い。図９Ｂに、
この一例を示す。輝度信号を符号化したものとすると、
小さい符号化データは画像中の暗部、大きい符号化デー
タは画像中の明部、を夫々表す。このような場合、画像
中の暗部と明部の間には相関は弱いから、そのパターン
をトレーニングしても、確率的に正しいことの多い符号
化データを作成することは困難である。[0008] However, not all parts of the image signal have a strong correlation. For example, the correlation between parts separated by edges is weak. In FIG. 9B,
An example of this is shown. Assuming that the luminance signal is encoded,
Small encoded data represents a dark part in an image, and large encoded data represents a bright part in an image. In such a case, the correlation between the dark part and the light part in the image is weak, so that even if the pattern is trained, it is difficult to create coded data that is often stochastically correct.

【０００９】以上の説明のように、従来の周辺画素デー
タ適応型復号装置は、注目画素の符号化データと周辺画
素の符号化データのパターンすべてをトレーニングした
マッピングテーブルを有しているので、量子化誤差低減
に関しては、極めて高性能のものが得られる。しかしな
がら、マッピングテーブルに用意されたパターンの中に
は、量子化誤差低減に対する貢献度の低い、極めてレベ
ル差の大きい符号化データのパターンも存在し、マッピ
ングテーブルが極めて大きなものになる原因となってい
る。As described above, the conventional peripheral pixel data adaptive decoding apparatus has a mapping table in which all the patterns of the encoded data of the target pixel and the encoded data of the peripheral pixels are trained. With regard to the reduction of the formation error, an extremely high performance can be obtained. However, among the patterns prepared in the mapping table, there is also a pattern of coded data having a very low level of contribution to the reduction of the quantization error and an extremely large level difference, which causes the mapping table to become extremely large. I have.

【００１０】したがって、この発明の目的は、上述の方
式に比べ、より小さな補正マッピングテーブルを用い
て、しかも、上述の方式に比べ、量子化誤差低減性能の
さほど劣化しないようなディジタル画像信号の受信／再
生装置を提供することである。Accordingly, an object of the present invention is to use a smaller correction mapping table as compared with the above-described method, and to receive a digital image signal whose quantization error reduction performance is not significantly deteriorated as compared with the above-described method. / Reproducing apparatus.

【００１１】[0011]

【課題を解決するための手段】この発明は、ディジタル
画像信号がブロック単位で量子化された伝送データを復
号するようにしたディジタル画像信号の復号装置におい
て、注目画素の量子化データと複数の周辺画素の量子化
データの差分データを算出し、差分データの絶対値が予
め設定されたしきい値を超えた場合、しきい値を超えた
差分データのクリッピングを行うためのデータ変換手段
と、注目画素の量子化データとデータ変換手段により算
出された複数の差分データとで定まるパターン毎に補正
データが格納されたメモリと、復号すべき注目画素の量
子化データおよびデータ変換手段により算出された複数
の差分データをメモリに入力し、メモリから補正データ
を発生するための補正データ発生手段と、補正データに
基づいて注目画素の復号データを発生するための手段と
を有し、補正データは、復号データと注目画素の真値と
の誤差が最小となるようにトレーニングにて求められた
値であることを特徴とするディジタル画像信号の復号装
置である。SUMMARY OF THE INVENTION The present invention provides a digital
In a digital image signal decoding device configured to decode transmission data in which an image signal is quantized in block units, difference data between the quantization data of a target pixel and quantization data of a plurality of peripheral pixels is calculated, and the difference data is calculated. If the absolute value of exceeds the preset threshold value, the data conversion means for clipping the difference data exceeding the threshold value, and the quantized data of the pixel of interest and the data conversion means was calculated with a plurality of difference data and a memory compensation data for each pattern is stored which is determined by a plurality of difference data calculated by the quantized data and the data conversion unit of the pixel of interest to be decoded input to the memory, Correction data generating means for generating correction data from the memory, and means for generating decoded data of the pixel of interest based on the correction data;
The correction data includes the decoded data and the true value of the pixel of interest.
Was determined by training to minimize the error of
A digital image signal decoding device characterized by being a value .

【００１２】[0012]

【作用】注目画素の符号化データと周辺画素の符号化デ
ータの相関が強いと考えられる、すなわち、レベル差が
小さい周辺画素の符号化データに関しては、そのままの
形でパターン化する。注目画素の符号化データと周辺画
素の符号化データの相関が弱いと考えられる、すなわち
レベル差が大きい周辺画素の符号化データに関しては、
周辺画素の符号化データをクリッピングした形でパター
ン化する。これにより、量子化誤差低減性能の高いパタ
ーンはそのまま残し、量子化誤差低減性能の低いパター
ンはパターン数を減らした形でマッピングテーブルを作
成し、量子化誤差低減能力の劣化を多少にとどめなが
ら、必要となるマッピングテーブルの大きさを大幅に縮
小することができる。The coded data of the target pixel and the coded data of the peripheral pixels are considered to have a strong correlation, that is, the coded data of the peripheral pixels having a small level difference is patterned as it is. It is considered that the correlation between the encoded data of the target pixel and the encoded data of the peripheral pixels is weak, that is, with respect to the encoded data of the peripheral pixels having a large level difference,
The encoded data of the peripheral pixels is patterned in a clipped form. As a result, a pattern with a high quantization error reduction performance is left as it is, and a pattern with a low quantization error reduction performance creates a mapping table with a reduced number of patterns. The required size of the mapping table can be greatly reduced.

【００１３】[0013]

【実施例】以下、この発明の一実施例について説明す
る。図１は、この一実施例、すなわち、ディジタルＶＴ
Ｒの信号処理の概略的構成を示す。１で示す入力端子か
らビデオ信号が供給され、Ａ／Ｄ変換器２によって１サ
ンプルが、例えば８ビットにディジタル化される。この
Ａ／Ｄ変換器２の出力データがブロック化回路３に供給
される。この実施例では、ブロック化回路３では、１フ
レームの有効領域が（４×４）画素、（８×８）画素等
の大きさのブロックに分割される。An embodiment of the present invention will be described below. FIG. 1 illustrates this embodiment, namely, the digital VT.
1 shows a schematic configuration of R signal processing. A video signal is supplied from an input terminal 1 and one sample is digitized by the A / D converter 2 into, for example, 8 bits. The output data of the A / D converter 2 is supplied to the blocking circuit 3. In this embodiment, the blocking circuit 3 divides the effective area of one frame into blocks each having a size of (4 × 4) pixels, (8 × 8) pixels, or the like.

【００１４】ブロック化回路３からのブロックの順序に
走査変換されたディジタルビデオ信号がシャッフリング
回路４に供給される。シャフリング回路４では、例えば
ブロック単位でシャフリングするものである。シャフリ
ング回路４の出力がブロック符号化回路５に供給され
る。ブロック符号化回路５は、ブロック毎に画素データ
を再量子化することで圧縮する。ここで、シャフリング
回路４がブロック符号化回路５の後に設けられることも
ある。A digital video signal scan-converted in the order of blocks from the blocking circuit 3 is supplied to a shuffling circuit 4. In the shuffling circuit 4, for example, shuffling is performed in block units. The output of the shuffling circuit 4 is supplied to the block encoding circuit 5. The block encoding circuit 5 compresses the pixel data by requantizing the pixel data for each block. Here, the shuffling circuit 4 may be provided after the block encoding circuit 5.

【００１５】この実施例では、ブロック符号化として、
ＡＤＲＣを用いる。図２は、ブロック符号化回路５とし
てＡＤＲＣ符号化回路の詳細な説明を行うブロック図の
一例を示す。図２において、２１に示す入力端子にＡ／
Ｄ変換器２からのディジタル信号が供給され、ブロック
化回路３によりブロック構造に変換される。ブロック化
回路３の出力に対して、最大値検出回路２２、最小値検
出回路２３および遅延回路２４が夫々接続される。In this embodiment, as block coding,
ADRC is used. FIG. 2 is an example of a block diagram for explaining in detail the ADRC encoding circuit as the block encoding circuit 5. In FIG. 2, A /
The digital signal from the D converter 2 is supplied, and is converted by the blocking circuit 3 into a block structure. A maximum value detection circuit 22, a minimum value detection circuit 23, and a delay circuit 24 are connected to the output of the blocking circuit 3, respectively.

【００１６】最大値検出回路２２がブロック毎に画素デ
ータの値の最大値ＭＡＸを検出し、最小値検出回路２３
がブロック毎に画素データの値の最小値ＭＩＮを検出す
る。減算回路２５において、（ＭＡＸ−ＭＩＮ）の演算
がされ、ダイナッミクレンジＤＲが検出される。減算回
路２６において、遅延回路２４を介された画素データか
ら最小値ＭＩＮが減算される。この最小値ＭＩＮが減算
された画素データ、すなわち、正規化された画素データ
が量子化回路２７へ供給される。A maximum value detection circuit 22 detects a maximum value MAX of pixel data values for each block, and a minimum value detection circuit 23
Detects the minimum value MIN of the pixel data value for each block. In the subtraction circuit 25, (MAX-MIN) is calculated, and the dynamic range DR is detected. In the subtraction circuit 26, the minimum value MIN is subtracted from the pixel data passed through the delay circuit 24. Pixel data from which the minimum value MIN has been subtracted, that is, normalized pixel data is supplied to the quantization circuit 27.

【００１７】量子化回路２７では、最小値ＭＩＮが除去
された画素データがダイナッミクレンジＤＲに適応して
再量子化される。一例として、４ビット固定長ＡＤＲＣ
の場合、ダイナッミクレンジＤＲを１／１６とすること
により、量子化ステップΔが得られる。最小値ＭＩＮが
除去された、すなわち、正規化された画素データがこの
量子化ステップΔで除算され、商を切捨てることにより
整数化した値が量子化データＤＴとされる。ダイナッミ
クレンジＤＲ、最小値ＭＩＮおよび量子化データＤＴが
ブロック符号化回路５の出力データである。ブロック符
号化回路５の出力データがフレーミング回路６へ供給さ
れる。フレーミング回路６から出力端子２８へ記録デー
タが発生する。In the quantization circuit 27, the pixel data from which the minimum value MIN has been removed is requantized in accordance with the dynamic range DR. As an example, 4-bit fixed length ADRC
In the case of, the quantization step DR is obtained by reducing the dynamic range DR to 1/16. The pixel data from which the minimum value MIN has been removed, that is, the normalized pixel data is divided by the quantization step Δ, and a value converted to an integer by truncating the quotient is used as the quantized data DT. The dynamic range DR, the minimum value MIN, and the quantized data DT are output data of the block encoding circuit 5. Output data of the block encoding circuit 5 is supplied to a framing circuit 6. Recording data is generated from the framing circuit 6 to the output terminal 28.

【００１８】フレーミング回路６は、エラー訂正符号の
パリティを発生するとともに、シンクブロックが連続す
る構造の記録データを発生する。エラー訂正符号として
は、例えばデータのマトリクス状配列の水平方向および
垂直方向の夫々に対してエラー訂正符号化を行う積符号
を採用することができる。シンクブロックは、符号化デ
ータおよびパリティに対して、シンクブロック同期信号
およびＩＤ信号が付加される。フレーミング回路６から
チャンネル符号化回路７へシンクブロックが連続する記
録データが供給され、チャンネル符号化回路７では、供
給された記録データの直流成分を低減させるための符号
化の処理を受ける。The framing circuit 6 generates parity of an error correction code and generates recording data having a structure in which sync blocks are continuous. As the error correction code, for example, a product code for performing error correction coding in each of the horizontal direction and the vertical direction of the matrix arrangement of data can be adopted. In the sync block, a sync block synchronization signal and an ID signal are added to encoded data and parity. Recording data in which sync blocks continue is supplied from the framing circuit 6 to the channel encoding circuit 7, and the channel encoding circuit 7 undergoes encoding processing for reducing the DC component of the supplied recording data.

【００１９】チャンネル符号化回路７の出力データがビ
ットストリームに変換され、さらに記録アンプ８を介し
て回転ヘッドＨに供給され、記録データが磁気テープＴ
上に斜めのトラックとして記録される。通常、複数の回
転ヘッドが使用されるが簡単のために、１つのヘッドの
みが図示されている。The output data of the channel encoding circuit 7 is converted into a bit stream, and is further supplied to the rotary head H via the recording amplifier 8 so that the recording data is transferred to the magnetic tape T.
Recorded as diagonal tracks on top. Usually, a plurality of rotating heads are used, but for simplicity only one head is shown.

【００２０】磁気テープＴから回転ヘッドＨにより取り
出された再生データは、再生アンプ１１を介してチャン
ネル復号化回路１２に供給され、チャンネル符号化の復
号化が施される。チャンネル復号化回路１２の出力デー
タがフレーム分解回路１３に供給され、記録データから
の各種のデータの分離とエラー訂正がなされる。フレー
ム分解回路１３から発生する出力データには、再生デー
タの他にエラー訂正した後の有無を示すエラーフラグが
含まれる。The reproduction data taken out of the magnetic tape T by the rotary head H is supplied to a channel decoding circuit 12 via a reproduction amplifier 11 and is subjected to channel coding decoding. Output data of the channel decoding circuit 12 is supplied to a frame decomposing circuit 13, where various data are separated from recording data and error correction is performed. The output data generated from the frame decomposition circuit 13 includes, in addition to the reproduced data, an error flag indicating whether or not the error has been corrected.

【００２１】フレーム分解回路１３の出力データが重要
語訂正回路１４に供給される。重要語訂正回路１４は、
エラーフラグによって、エラーであることが示される重
要語（すなわち、ブロック毎のダイナッミクレンジＤＲ
および最小値ＭＩＮ）を訂正するものである。ここで、
重要語訂正回路１４は、エラーを訂正できない場合に、
重要語を推定する機能を有しているものが望ましい。重
要語訂正回路１４の出力データがブロック復号化回路１
５に供給される。このブロック復号化回路１５は、エラ
ーでない重要語を使用してＡＤＲＣ復号を行い、また、
重要語がエラーのブロックに関しては、重要語訂正回路
１４において、訂正された重要語を使用してＡＤＲＣ復
号を行う。ブロック復号化回路１５は、後述のように、
補正用のマッピングテーブルを参照して復号値を発生す
る。The output data of the frame decomposition circuit 13 is supplied to an important word correction circuit 14. The important word correction circuit 14
An important word indicating an error by the error flag (that is, the dynamic range DR for each block)
And the minimum value MIN). here,
When the important word correction circuit 14 cannot correct the error,
It is desirable to have a function of estimating an important word. The output data of the important word correction circuit 14 is the block decoding circuit 1
5 is supplied. The block decoding circuit 15 performs ADRC decoding by using a non-error key word.
For a block in which an important word is in error, the important word correction circuit 14 performs ADRC decoding using the corrected important word. The block decoding circuit 15, as described later,
A decoded value is generated with reference to a mapping table for correction.

【００２２】ブロック復号化回路１５の復号データ、す
なわち、各画素と対応する復元データがディシャフリン
グ回路１６に供給される。このディシャフリング回路１
６は、記録側のシャフリング回路４と相補的なもので、
ブロックの空間的な位置を元の位置に戻す処理を行う。
ディシャフリング回路１６の出力データがブロック分解
回路１７へ供給される。ブロック分解回路１７では、デ
ータの順序がラスター走査の順序へ戻される。このブロ
ック分解回路１７の出力データがエラー補間回路１８へ
供給される。エラー補間回路１８は、画素単位でエラー
検出を行い。エラーとして検出された画素データを周辺
の画素データで補間する。The decoded data of the block decoding circuit 15, that is, restored data corresponding to each pixel is supplied to a deshuffling circuit 16. This deshuffling circuit 1
Numeral 6 is complementary to the shuffling circuit 4 on the recording side.
A process of returning the spatial position of the block to the original position is performed.
Output data of the deshuffling circuit 16 is supplied to a block decomposition circuit 17. In the block decomposition circuit 17, the order of the data is returned to the order of the raster scanning. The output data of the block decomposition circuit 17 is supplied to an error interpolation circuit 18. The error interpolation circuit 18 performs error detection on a pixel-by-pixel basis. The pixel data detected as an error is interpolated with peripheral pixel data.

【００２３】補間処理としては、例えば空間的、すなわ
ち、２次元方向の補間回路と時間方向の補間回路が順次
接続されたものを使用できる。エラー補間回路１８の出
力データがＤ／Ａ変換器１９に供給され、出力端子２０
には、各画素と対応し、ラスター走査の順序の復元デー
タが得られる。As the interpolation processing, for example, a processing in which an interpolation circuit in a spatial direction, that is, a two-dimensional direction and an interpolation circuit in a time direction are sequentially connected can be used. Output data of the error interpolation circuit 18 is supplied to a D / A converter 19, and an output terminal 20
, Restored data in the raster scanning order corresponding to each pixel is obtained.

【００２４】上述のブロック復号化回路１５に対してこ
の発明が適用される。図３は、この発明によるブロック
復号化回路１５の一例である。４１で示す入力端子から
再生データがフレーム分解回路１３へ供給され、フレー
ム分解回路１３では、ダイナッミクレンジＤＲ、最小値
ＭＩＮおよび量子化データＤＴが供給された再生データ
から分離して取り出され、出力される。ここで、この図
３において、重要語訂正回路１４は、この発明の要旨と
直接関係がないため、この図示から省略されている。The present invention is applied to the block decoding circuit 15 described above. FIG. 3 shows an example of the block decoding circuit 15 according to the present invention. Reproduction data is supplied from an input terminal denoted by reference numeral 41 to the frame decomposition circuit 13, where the dynamic range DR, the minimum value MIN, and the quantized data DT are separated from the supplied reproduction data, extracted, and output. You. Here, in FIG. 3, the important word correction circuit 14 is omitted from the drawing because it has no direct relation to the gist of the present invention.

【００２５】量子化データＤＴがメモリ４３に供給され
る。周辺画素が注目画素と同一のＡＤＲＣブロックに存
在する場合、メモリ４３では、例えば、復号対象である
注目画素と、空間的にその上下左右に位置する画素の符
号化データをデータ変換回路４４へ出力する。すなわ
ち、図６Ａに示す符号化データＣ１〜Ｃ５が、メモリ４
３からデータ変換回路４４へ供給され、補正データテー
ブル４５の作成に使用される。The quantized data DT is supplied to the memory 43. When the peripheral pixel exists in the same ADRC block as the pixel of interest, the memory 43 outputs, for example, the pixel of interest to be decoded and the coded data of pixels spatially located above, below, left, and right to the data conversion circuit 44. I do. That is, the encoded data C1 to C5 shown in FIG.
3 is supplied to the data conversion circuit 44, and is used to create a correction data table 45.

【００２６】データ変換回路４４は、符号化データのパ
ターン数を減少させるためのデータ変換処理を行う。ま
ず、メモリ４３から供給された符号化データＣ１〜Ｃ５
についてデータ変換回路４４では、周辺画素の符号化デ
ータ（Ｃ１、Ｃ２、Ｃ４、Ｃ５）から注目画素の符号化
データＣ３を減算する。つまり、このデータ変換回路４
４では、図６Ａに示すように周辺画素の符号化データが
注目画素の符号化データと周辺画素の符号化データの差
分信号に変換され、図６Ｂに示すように周辺画素の符号
化データは変換される。なお、この変換で得られた信号
を、以降、差分信号（Ｄ１、Ｄ２、Ｄ４、Ｄ５）と称す
る。例えば、図７Ａに示す符号化データにおいて、各周
辺画素の符号化データから注目画素の符号化データ、す
なわち、`５' を減算し、その差分信号へ変換される。
つまり、図７Ｂに示す符号化データへ変換される。ま
た、図８Ａに示す符号化データは、図８Ｂに示す符号化
データへ変換される。The data conversion circuit 44 performs data conversion processing for reducing the number of patterns of encoded data. First, the encoded data C1 to C5 supplied from the memory 43
The data conversion circuit 44 subtracts the coded data C3 of the pixel of interest from the coded data (C1, C2, C4, C5) of the surrounding pixels. That is, the data conversion circuit 4
4, the encoded data of the peripheral pixel is converted into a difference signal between the encoded data of the target pixel and the encoded data of the peripheral pixel as shown in FIG. 6A, and the encoded data of the peripheral pixel is converted as shown in FIG. 6B. Is done. Note that the signals obtained by this conversion are hereinafter referred to as difference signals (D1, D2, D4, D5). For example, in the coded data shown in FIG. 7A, the coded data of the target pixel, that is, `5` is subtracted from the coded data of each peripheral pixel, and converted into a difference signal.
That is, it is converted into encoded data shown in FIG. 7B. Also, the encoded data shown in FIG. 8A is converted into the encoded data shown in FIG. 8B.

【００２７】ところで、例えば４ビット固定長ＡＤＲＣ
の例では、符号化データは（０〜15）の値に限られる。
そのため、差分信号（Ｄ１、Ｄ２、Ｄ４、Ｄ５）は、夫
々（−15〜＋15）の値を取りうる。しかしながら、これ
らのすべての差分信号に対応したパターンを用意すると
補正データテーブル４５の大きさが膨大なものとなる。
また、注目画素の符号化データと周辺画素の符号化デー
タの差分信号が大きな部分は、画素の相関がもともと弱
い部分であるから、そのようなパターンに関しては、量
子化誤差軽減の効果は低い。By the way, for example, a 4-bit fixed-length ADRC
In the example, the encoded data is limited to the value of (0 to 15).
Therefore, each of the difference signals (D1, D2, D4, D5) can take a value of (−15 to +15). However, if patterns corresponding to all these difference signals are prepared, the size of the correction data table 45 becomes enormous.
Further, a portion where the difference signal between the coded data of the target pixel and the coded data of the peripheral pixels is large is a portion where the correlation of the pixels is originally weak, and therefore, the effect of reducing the quantization error is low for such a pattern.

【００２８】そこで、データ変換回路４４では、差分信
号（Ｄ１、Ｄ２、Ｄ４、Ｄ５）の絶対値が、あるしきい
値Ｔｈを超えた場合、その値をクリッピングする処理を
行う。例えば、しきい値Ｔｈが `５' のとき、差分信号
が `５' より大きい場合、その値を `５' へ変換する。
また、差分信号が `−５' より小さい場合、その値を`
−５' へ変換する。例えば、図７Ｂに示すような、差分
信号の小さい符号化データ、すなわち、画像の相関が強
いと考えられる符号化データのみがブロック内に含まれ
る場合、データ変換回路４４では、差分信号の変換は行
われない。これに対し、図８Ｂに示すような、差分信号
の大きい符号化データ、すなわち、画像の相関が弱いと
考えられる符号化データがブロック内に含まれる場合、
データ変換回路４４では、差分信号の大きい部分のみが
クリッピング処理が施される。つまり、図８Ｂの符号化
データは図８Ｃの符号化データへ変換される。Therefore, when the absolute value of the difference signal (D1, D2, D4, D5) exceeds a certain threshold value Th, the data conversion circuit 44 performs a process of clipping the value. For example, when the threshold value Th is “5” and the difference signal is larger than “5”, the value is converted into “5”.
If the difference signal is smaller than `-5 ',
Convert to -5 '. For example, as shown in FIG. 7B, when only the encoded data of the small difference signal, that is, the encoded data that is considered to have a strong image correlation is included in the block, the data conversion circuit 44 performs the conversion of the difference signal. Not done. On the other hand, as shown in FIG. 8B, when encoded data having a large difference signal, that is, encoded data considered to have a weak image correlation is included in the block,
In the data conversion circuit 44, only a portion having a large difference signal is subjected to clipping processing. That is, the encoded data in FIG. 8B is converted into the encoded data in FIG. 8C.

【００２９】データ変換回路４４の出力は、補間データ
テーブル４５に供給される。この符号化データの組合せ
が補間データテーブル４５に供給されると、補間データ
テーブル４５は、注目画素の量子化データＤＴを最適な
補正値に変換して出力する。補間データテーブル４５
は、メモリにより構成され、後述のように予めトレーニ
ングにより形成された補正値が格納されている。この補
間データテーブル４５の読み出し出力が、復号化回路４
６に供給される。The output of the data conversion circuit 44 is supplied to an interpolation data table 45. When the combination of the encoded data is supplied to the interpolation data table 45, the interpolation data table 45 converts the quantized data DT of the pixel of interest into an optimal correction value and outputs it. Interpolation data table 45
Is constituted by a memory, and stores correction values formed in advance by training as described later. The read output of the interpolation data table 45 is
6.

【００３０】復号化回路４６は注目データの復号を行う
回路である。復号化回路４６に対して、フレーム分解回
路１３からダイナッミクレンジＤＲおよび最小値ＭＩＮ
が夫々供給され、補間データテーブル４５から出力信号
Ｆが供給される。この復号化回路４６は、乗算回路およ
び加算回路で構成され、復号化回路４６から出力端子４
７に供給される復号値Ｌは次式で表される。 Ｌ＝〔Ｆ×Δ＋ＭＩＮ＋0.5 〕 ただし、Δは量子化ステップ、〔〕はガウス記号とす
る。The decoding circuit 46 is a circuit for decoding the data of interest. For the decoding circuit 46, the dynamic range DR and the minimum value MIN
Are supplied, and an output signal F is supplied from the interpolation data table 45. The decoding circuit 46 includes a multiplication circuit and an addition circuit.
7 is represented by the following equation. L = [F × Δ + MIN + 0.5] where Δ is a quantization step and [] is a Gaussian symbol.

【００３１】図４は、補正データテーブル４５を作成す
るためのトレーニング時のブロック図の一例を示す。図
４において、入力端子５１には、ディジタルビデオ信号
が供給され、その供給されたディジタルビデオ信号はＡ
ＤＲＣ符号化回路５２に入力される。この入力データ
は、トレーニングのための標準的なディジタルビデオ信
号であるのが好ましい。ここで、説明を容易にするため
図６Ａに示すように１ブロックを（３×３）画素の領域
として、中心となる注目画素の空間的に上下左右に位置
する周辺画素と注目画素の符号化データＣ１〜Ｃ５を取
り扱う。FIG. 4 shows an example of a block diagram at the time of training for creating the correction data table 45. 4, a digital video signal is supplied to an input terminal 51, and the supplied digital video signal is A
It is input to the DRC encoding circuit 52. This input data is preferably a standard digital video signal for training. Here, for ease of explanation, as shown in FIG. 6A, one block is defined as an area of (3 × 3) pixels, and coding of peripheral pixels located spatially above, below, left, and right of a central pixel of interest and encoding of the pixel of interest is performed. Handles data C1 to C5.

【００３２】ＡＤＲＣ符号化回路５２は、供給されたデ
ィジタルビデオ信号をＡＤＲＣ符号化の処理を施し、符
号化データＣ１〜Ｃ５を同時化回路５３へ供給し、（３
×３）画素の中心に位置する注目画素Ｃ３を加算回路５
５へ供給する。このとき、同時化回路５３に対して供給
される符号化データＣ１〜Ｃ５は、整数化された値であ
り、加算回路５５に供給される注目画素Ｃ３は、整数化
される前のデータ、例えば小数点第４位までの値であ
る。The ADRC encoding circuit 52 performs an ADRC encoding process on the supplied digital video signal, and supplies encoded data C1 to C5 to the synchronization circuit 53.
× 3) The pixel of interest C3 located at the center of the pixel is added to the addition circuit 5
5 At this time, the encoded data C1 to C5 supplied to the synchronization circuit 53 are integer-converted values, and the pixel of interest C3 supplied to the addition circuit 55 is data before conversion to integers, for example, This is the value up to the fourth decimal place.

【００３３】同時化回路５３からの出力信号は、データ
変換回路５４へ供給される。データ変換回路５４は、既
に説明した図３におけるデータ変換回路４４と同じ動作
をするブロックであり、周辺画素の符号化データ（Ｃ
１、Ｃ２、Ｃ４、Ｃ５）から注目画素の符号化データＣ
３を減算することにより、差分信号（Ｄ１、Ｄ２、Ｄ
４、Ｄ５）を生成する。ここで、この差分信号の絶対値
がしきい値Ｔｈを超える場合、その差分信号に対しクリ
ッピング処理を施す。よって、このデータ変換回路５４
は、図６Ｂに示すように注目画素の符号化データＣ３お
よびクリッピング処理が施された差分信号（Ｄ１、Ｄ
２、Ｄ４、Ｄ５）を、メモリ５６および５７へ供給す
る。The output signal from the synchronization circuit 53 is supplied to a data conversion circuit 54. The data conversion circuit 54 is a block that performs the same operation as the data conversion circuit 44 in FIG.
1, C2, C4, C5) to the encoded data C of the pixel of interest.
3, the difference signals (D1, D2, D
4, D5). Here, when the absolute value of the difference signal exceeds the threshold value Th, the difference signal is subjected to clipping processing. Therefore, the data conversion circuit 54
Is the coded data C3 of the pixel of interest and the difference signals (D1, D1
2, D4, D5) to the memories 56 and 57.

【００３４】メモリ５６では、データ変換回路５４から
注目画素の符号化データＣ３と差分信号（Ｄ１、Ｄ２、
Ｄ４、Ｄ５）が供給され、アドレスカウンタ５９からア
ドレスＲＡＤが供給される。その注目画素の符号化デー
タＣ３と差分信号（Ｄ１、Ｄ２、Ｄ４、Ｄ５）はアドレ
スＡＤとして、データ変換回路５４からメモリ５６へ供
給される。このアドレスＡＤから読み出されたデータ
は、メモリ５６から加算回路５８へ供給され、加算回路
５８において、 `１' が加算される。その加算回路５８
の出力結果は、メモリ５６から読み出されたアドレスＡ
Ｄへ書き込まれる。したがって、メモリ５６の各アドレ
スには、そのアドレスの度数データが蓄えられる。すな
わち、メモリ５６では、データ変換回路５４から供給さ
れる注目画素の符号化データＣ３と差分信号（Ｄ１、Ｄ
２、Ｄ４、Ｄ５）のパターン出現回数を計数し、度数分
布表を作成する。このメモリ５６は、１サイクル期間
で、読み出しと書き込みが行われる。In the memory 56, the encoded data C3 of the pixel of interest and the difference signals (D1, D2,
D4, D5) are supplied, and the address RAD is supplied from the address counter 59. The encoded data C3 of the pixel of interest and the difference signals (D1, D2, D4, D5) are supplied from the data conversion circuit 54 to the memory 56 as addresses AD. The data read from the address AD is supplied from the memory 56 to the adding circuit 58, and the adding circuit 58 adds “1”. The adding circuit 58
Is the address A read from the memory 56.
D is written. Therefore, each address of the memory 56 stores frequency data of the address. That is, in the memory 56, the encoded data C3 of the pixel of interest supplied from the data conversion circuit 54 and the difference signals (D1, D2)
2, D4, D5) are counted, and a frequency distribution table is created. Reading and writing are performed in the memory 56 in one cycle period.

【００３５】メモリ５７では、データ変換回路５４から
注目画素の符号化データＣ３と差分信号（Ｄ１、Ｄ２、
Ｄ４、Ｄ５）が供給され、アドレスカウンタ５９からア
ドレスＲＡＤが供給される。その注目画素の符号化デー
タＣ３と差分信号（Ｄ１、Ｄ２、Ｄ４、Ｄ５）はアドレ
スＡＤとして、データ変換回路５４からメモリ５７へ供
給される。このアドレスＡＤから読み出されたデータ
は、メモリ５７から加算回路５５へ供給され、加算回路
５５において、注目画素の符号化データＣ３とメモリ５
７から読み出されたデータが加算される。その加算回路
５５の出力結果は、メモリ５７から読み出されたアドレ
スＡＤへ書き込まれる。したがって、メモリ５７の各ア
ドレスには、そのアドレスの注目画素の符号化データの
積算値が格納される。すなわち、メモリ５７では、デー
タ変換回路５４から供給される注目画素の符号化データ
Ｃ３と差分信号（Ｄ１、Ｄ２、Ｄ４、Ｄ５）のパターン
に対して、注目画素の符号化データＣ３の積算値を作成
する。また、このメモリ５７は、メモリ５６と同じく、
１サイクル期間で、読み出しと書き込みが行われる。In the memory 57, the encoded data C3 of the pixel of interest and the differential signals (D1, D2,
D4, D5) are supplied, and the address RAD is supplied from the address counter 59. The encoded data C3 and the difference signals (D1, D2, D4, D5) of the target pixel are supplied from the data conversion circuit 54 to the memory 57 as the address AD. The data read from the address AD is supplied from the memory 57 to the addition circuit 55, where the coded data C3 of the pixel of interest and the memory 5
7 are added. The output result of the adding circuit 55 is written to the address AD read from the memory 57. Therefore, at each address of the memory 57, the integrated value of the encoded data of the target pixel at that address is stored. That is, the memory 57 calculates the integrated value of the coded data C3 of the target pixel with respect to the pattern of the coded data C3 of the target pixel and the difference signal (D1, D2, D4, D5) supplied from the data conversion circuit 54. create. Also, this memory 57 is, like the memory 56,
Reading and writing are performed in one cycle period.

【００３６】種々の絵柄のディジタルビデオ信号の処理
が終了する、すなわち、トレーニングが終了すると、メ
モリ５６には、度数分布表が蓄えられ、メモリ５７に
は、符号化データの積算値が蓄えられる。アドレスカウ
ンタ５９から供給されるアドレスＲＡＤによって、メモ
リ５６および５７の各アドレスのデータが読み出され
る。メモリ５６および５７から夫々読み出されたデータ
が割算回路６０に供給され、割算回路６０では、積算さ
れたデータを度数で割算し、平均値（例えば、小数点以
下第４位までの値）が発生し、その平均値は補正データ
テーブル６１へ供給される。補正データテーブル６１で
は、割算回路６０から供給される平均値をアドレスカウ
ンタ５９から供給されるアドレスＲＡＤへ書き込まれ
る。When the processing of the digital video signals of various patterns is completed, that is, when the training is completed, the frequency distribution table is stored in the memory 56, and the integrated value of the encoded data is stored in the memory 57. The data at each address in the memories 56 and 57 is read by the address RAD supplied from the address counter 59. The data respectively read from the memories 56 and 57 are supplied to a dividing circuit 60. The dividing circuit 60 divides the accumulated data by a frequency and obtains an average value (for example, a value up to the fourth decimal place). ) Occurs, and the average value is supplied to the correction data table 61. In the correction data table 61, the average value supplied from the division circuit 60 is written to the address RAD supplied from the address counter 59.

【００３７】このようにして、トレーニングを行った結
果、補正データテーブル６１には、注目画素の符号化デ
ータＣ３と差分信号（Ｄ１、Ｄ２、Ｄ４、Ｄ５）で規定
されるパターン毎に注目画素の符号化データＣ３の統計
的に真値にもっとも近い値が格納される。この補正デー
タテーブル６１に格納されたテーブルが上述のように、
ブロック復号化回路１５において使用される補正データ
テーブル４５である。As a result of the training as described above, the correction data table 61 contains the coded data C3 of the target pixel and the target pixel for each pattern defined by the difference signals (D1, D2, D4, D5). The value statistically closest to the true value of the encoded data C3 is stored. The table stored in the correction data table 61 is, as described above,
9 is a correction data table 45 used in the block decoding circuit 15.

【００３８】図５は、上述の補正データテーブルの一例
を示すものである。図５中の符号化コードＣ１〜Ｃ５の
パターンがデータ変換回路５４から出力されるものであ
る。これは、ＡＤＲＣ符号化回路５２が２ビットＡＤＲ
Ｃ、およびデータ変換回路５４のしきい値Ｔｈが `５'
の例である。メモリ５７には、図５の加算値がパターン
毎に蓄えられる。出現回数は、メモリ５６に蓄えられ
る。割算回路６０により平均値、すなわち、補正データ
が形成される。実際の画像を用いてトレーニングを行う
ことで。補正データの値を自動的に実際の画像に適した
ものとすることができる。FIG. 5 shows an example of the above-mentioned correction data table. The patterns of the encoded codes C1 to C5 in FIG. 5 are output from the data conversion circuit 54. This is because the ADRC encoding circuit 52 uses the 2-bit ADR
C and the threshold value Th of the data conversion circuit 54 is “5”.
This is an example. The memory 57 stores the added value of FIG. 5 for each pattern. The number of appearances is stored in the memory 56. The dividing circuit 60 forms an average value, that is, correction data. By training using actual images. The value of the correction data can be automatically made suitable for the actual image.

【００３９】以上の説明のように、この発明の手法によ
れば、必要な補正データテーブルの大きさを大幅に縮小
することができる。例えば、４ビット固定長ＡＤＲＣ
で、注目画素と周辺画素の合わせて５点からなるパター
ンを使用した場合、従来の方式では、１６の５乗（＝１
０４８５７６）パターン分の補正データを補正データテ
ーブルに持つ必要があったが、この発明によれば、例え
ば、クリッピングするしきい値Ｔｈを `５' としたと
き、（５×２＋１）の４乗×１６（＝２３４２５６）パ
ターン分の補正データで済む。実際には、この数字は、
例えば、注目画素の符号化データが `０' の場合、差分
データがマイナスの値となることはありえないのに、そ
のパターンの補正データの領域が用意されている等、無
駄を含んだ数字であるので、真に必要なパターンはさら
に少ない。As described above, according to the method of the present invention, the required size of the correction data table can be greatly reduced. For example, 4-bit fixed length ADRC
In the case where a pattern consisting of a total of five points including the target pixel and the peripheral pixels is used, in the conventional method, 16 to the fifth power (= 1)
048576) It is necessary to have correction data for the pattern in the correction data table. However, according to the present invention, for example, when the threshold value Th for clipping is “5”, (5 × 2 + 1) × 4 × Correction data for 16 (= 234256) patterns is sufficient. In practice, this number is
For example, if the encoded data of the target pixel is “0”, the difference data cannot be a negative value, but the number includes waste, for example, a region for correction data of the pattern is prepared. So there are even fewer patterns that are really needed.

【００４０】一方、クリッピングされて消滅したパター
ンは、データのレベル差が激しい部分でもともと量子化
誤差の軽減効果が薄いパターンである。そのため、パタ
ーン数を大幅に減少させても量子化誤差の性能劣化はわ
ずかで済む。ここで、注目画素の量子化データＣ３は、
（０〜15）までの値をそのまま有しているとしたが、注
目画素の量子化データＣ３が `０' の場合の補正データ
テーブルのみを用意しておき、若し、注目画素の量子化
データＣ３が `０' と異なる値が出現した場合、例え
ば、注目画素の量子化データＣ３が `２' の時、注目画
素の量子化データを `２' から `０' へシフトし、同じ
ブロック内の周辺画素の量子化データも同じシフト量だ
けシフトし、そのパターンに基づいて補正データテーブ
ルから復号値を得て逆シフトしても良い。On the other hand, a pattern which has disappeared due to clipping is a pattern in which the effect of reducing the quantization error is originally small even in a portion where the level difference of the data is large. Therefore, even if the number of patterns is significantly reduced, the performance degradation of the quantization error is small. Here, the quantized data C3 of the pixel of interest is
Although it is assumed that the value has a value of (0 to 15) as it is, only the correction data table in the case where the quantized data C3 of the target pixel is “0” is prepared. When the data C3 has a value different from `0`, for example, when the quantized data C3 of the target pixel is` 2`, the quantized data of the target pixel is shifted from `2` to` 0`, and Alternatively, the quantized data of the peripheral pixels within may be shifted by the same shift amount, and a decoded value may be obtained from the correction data table based on the pattern to perform the inverse shift.

【００４１】また、この発明を簡易化し、注目画素の符
号化データと周辺画素の符号化データの差分がしきい値
Ｔｈを超えるデータが発生したパターンに関しては、補
正データを形成する際、除外する。また、上述の様なパ
ターンに関しては、復号時の補正を行わない、という様
にすることもできる。Further, the present invention is simplified, and a pattern in which the difference between the encoded data of the target pixel and the encoded data of the peripheral pixels exceeds the threshold value Th is excluded when forming the correction data. . Further, with respect to the above-described pattern, it is also possible not to perform the correction at the time of decoding.

【００４２】なお、上述の実施例は、２次元ブロックの
ＡＤＲＣにおいてこの発明を実施した例であったが、こ
の発明は３次元ブロックのＡＤＲＣに対しても適用でき
る。また、上述の実施例において平均値を用いて復号を
行う方法とは別に重み係数を用いて復号を行う場合、線
形１次結合式を用いて、符号化データＣ１〜Ｃ９の夫々
に対応する重み係数を求める。その重み係数は注目画素
の符号化データＣ５との誤差が最も少なくなるように求
められる。よって、求められた重み係数は補正データテ
ーブル６１に格納され、線形１次結合式を用いて復号さ
れる。Although the above-mentioned embodiment is an example in which the present invention is applied to a two-dimensional block ADRC, the present invention can be applied to a three-dimensional block ADRC. In addition, when decoding is performed using a weighting factor separately from the method of decoding using an average value in the above-described embodiment, the weight corresponding to each of the encoded data C1 to C9 is calculated using a linear linear combination equation. Find the coefficient. The weight coefficient is determined so that the error between the pixel of interest and the encoded data C5 is minimized. Therefore, the obtained weight coefficient is stored in the correction data table 61, and is decoded using the linear combination equation.

【００４３】[0043]

【発明の効果】この発明によれば、復号注目画素の符号
化データと複数の周辺画素の符号化データのパターン毎
に用意した補正データテーブルを用いて量子化誤差を軽
減する装置の、補正データテーブルの大きさを従来方式
に比べて大幅に小さくすることができる。また、補正デ
ータテーブルを小さくすることによって生じる量子化誤
差軽減性能の劣化はわずかである。According to the present invention, the correction data of the apparatus for reducing the quantization error by using the correction data table prepared for each pattern of the coded data of the pixel of interest for decoding and the coded data of a plurality of peripheral pixels. The size of the table can be significantly reduced as compared with the conventional method. Further, the deterioration of the quantization error reduction performance caused by making the correction data table small is slight.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明を適用することが出来るディジタルＶ
ＴＲの記録／再生回路のブロック図である。FIG. 1 shows a digital V to which the present invention can be applied.
It is a block diagram of a recording / reproducing circuit of TR.

【図２】この発明を適用することが出来るＡＤＲＣ符号
化回路の一例の構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of an example of an ADRC encoding circuit to which the present invention can be applied;

【図３】この発明が適用されたブロック復号回路の構成
の一例を示すブロック図である。FIG. 3 is a block diagram illustrating an example of a configuration of a block decoding circuit to which the present invention has been applied.

【図４】この発明の一実施例における補正データテーブ
ルを作成するためのトレーニング時の構成を示すブロッ
ク図である。FIG. 4 is a block diagram showing a configuration at the time of training for creating a correction data table in one embodiment of the present invention.

【図５】補正データテーブルを作成する時の説明のため
の略線図である。FIG. 5 is a schematic diagram for explaining a case where a correction data table is created.

【図６】この発明のパターンデータ変形方式を説明する
ための略線図である。FIG. 6 is a schematic diagram for explaining a pattern data modification method according to the present invention.

【図７】この発明のパターンデータ変形方式を説明する
ための略線図である。FIG. 7 is a schematic diagram for explaining a pattern data modification method according to the present invention;

【図８】この発明のパターンデータ変形方式を説明する
ための略線図である。FIG. 8 is a schematic diagram for explaining a pattern data modification method according to the present invention.

【図９】従来のパターンを説明するための略線図であ
る。FIG. 9 is a schematic diagram for explaining a conventional pattern.

【図１０】ＡＤＲＣの量子化の一例を説明するための略
線図である。FIG. 10 is a schematic diagram illustrating an example of quantization of ADRC.

【符号の説明】[Explanation of symbols]

１３ フレーム分解回路 ４４ データ変換回路 ４５ 補正データテーブル ４６ 復号化回路 13 Frame decomposition circuit 44 Data conversion circuit 45 Correction data table 46 Decoding circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/24 - 7/68 H04N 5/91 - 5/95 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. ⁷ , DB name) H04N ^7/ 24-7/68 H04N 5/91-5/95

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 ディジタル画像信号がブロック単位で量
子化された伝送データを復号するようにしたディジタル
画像信号の復号装置において、 注目画素の量子化データと複数の周辺画素の量子化デー
タの差分データを算出し、上記差分データの絶対値が予
め設定されたしきい値を超えた場合、しきい値を超えた
上記差分データのクリッピングを行うためのデータ変換
手段と、 上記注目画素の量子化データと上記データ変換手段によ
り算出された複数の差分データとで定まるパターン毎に
補正データが格納されたメモリと、 復号すべき上記注目画素の量子化データおよび上記デー
タ変換手段により算出された複数の上記差分データを上
記メモリに入力し、上記メモリから上記補正データを発
生するための補正データ発生手段と、 上記補正データに基づいて注目画素の復号データを発生
するための手段とを有し、 上記補正データは、上記復号データと上記注目画素の真
値との誤差が最小となるようにトレーニングにて求めら
れた値である ことを特徴とするディジタル画像信号の復
号装置。The digital image signal is measured in blocks.
In the decoding apparatus of the digital image signal so as to decode the coca transmitted data, and calculates the differential data of the quantized data quantized data and a plurality of peripheral pixels of the pixel of interest, the absolute value of the difference data is previously If the set threshold is exceeded, the threshold is exceeded
And data conversion means for performing clipping of the differential data for each pattern defined by a plurality of difference data calculated by the quantized data and said data conversion means of the pixel of interest
A memory compensation data is stored, a plurality of the differential data calculated by the quantized data and said data conversion means of the target pixel to be decoded input to the memory, generates the correction data from the memory And a means for generating decoded data of the pixel of interest based on the correction data, wherein the correction data is true of the decoded data and the pixel of interest.
Calculated by training so that the error with the value is minimized.
Decoding apparatus in a digital image signal, characterized in that the a value. 【請求項２】 請求項１に記載のディジタル画像信号の
復号装置において、上記補正データは、 量子化された標準的な画像信号に基づいて形成され、量
子化された上記標準的な画像信号から算出される注目画
素の量子化データと複数の周辺画素の量子化データ夫々
とで算出された、複数の差分データで定まるパターン毎
に出現回数を計数し、 上記パターン毎に上記注目画素の量子化データの積算値
を算出し、 上記パターン毎に上記注目画素の量子化データの平均値
を上記補正データとして算出することで生成された こと
を特徴とするディジタル画像信号の復号装置。2. The digital image signal decoding device according to claim 1, wherein the correction data is formed based on a quantized standard image signal.
Attention image calculated from the above standardized image signal
Raw quantized data and quantized data of multiple neighboring pixels respectively
For each pattern determined by a plurality of difference data calculated by
And the integrated value of the quantized data of the target pixel for each pattern.
And the average value of the quantized data of the pixel of interest for each of the patterns
The digital image signal decoding device is generated by calculating the following as the correction data .