JP3270485B2 - Driving method of display device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、アクティブ型表示装
置、特にアクティブ型液晶表示装置に関するもので、そ
れぞれの画素に相補型にＰチャネル型およびＮチャネル
型の２つの薄膜型絶縁ゲイト電界効果トランジスタ（以
下ＴＦＴという) を設けてピクセルを構成した表示装置
の駆動方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active display device, and more particularly to an active liquid crystal display device. Two P-channel and N-channel thin-film insulated gate field effect transistors are complementary to each pixel. The present invention relates to a method for driving a display device having pixels (hereinafter referred to as TFTs).

【０００２】[0002]

【従来の技術】従来、表示装置として有効なものに、Ｔ
ＦＴを用いたアクティブ型の液晶表示装置が知られてい
る。この場合、ＴＦＴにはアモルファスまたは多結晶構
造の半導体を用い、１つの画素にＰ型またはＮ型のいず
れか一方の導電型のみのＴＦＴを用いたものである。即
ち、一般にはＮチャネル型ＴＦＴ（ＮＴＦＴという) を
画素に直列に連結している。その代表例を図５に示す。2. Description of the Related Art Conventionally, an effective display device has been
2. Description of the Related Art An active liquid crystal display device using an FT is known. In this case, a semiconductor having an amorphous or polycrystalline structure is used for the TFT, and a TFT having only one of the P- type and N-type conductivity types is used for one pixel. That is, generally, an N-channel TFT (referred to as NTFT) is connected in series to the pixel. FIG. 5 shows a typical example.

【０００３】一般にアクティブマトリクス型の液晶表示
装置は４８０×６４０、または１２６０×９６０と非常
に多くの画素を有している。図５ではこれらと同じ意味
を示すもので、説明を簡単にするために２×２のマトリ
クス配列で示している。複数のゲイト線Ｇ1,Ｇ2 と複数
のデータ線Ｄ1,Ｄ2 とを直交して配置し、そのマトリク
ス状の交差部に画素表示素子を設けている。この画素表
示素子は液晶部１０２とＴＦＴ部１０１で構成されてい
る。それぞれの画素に対して周辺回路１０６、１０７か
ら信号を加えて所定の画素を選択的にオンまたはオフし
て表示を行う。In general, an active matrix type liquid crystal display device has a very large number of pixels of 480 × 640 or 1260 × 960. FIG. 5 shows the same meaning as above, and is shown in a 2 × 2 matrix arrangement for simplicity of explanation. A plurality of gate lines G1, G2 and a plurality of data lines D1, D2 are arranged orthogonally, and a pixel display element is provided at an intersection of the matrix. This pixel display element includes a liquid crystal unit 102 and a TFT unit 101. A signal is applied to each pixel from the peripheral circuits 106 and 107, and a predetermined pixel is selectively turned on or off to perform display.

【０００４】しかし、実際にこれらの液晶表示装置を作
製して表示をさせた場合、ＴＦＴの出力、即ち液晶にと
っての入力（液晶電位という) の電圧Ｖ_LC１００は、し
ばしば“1"(High) となるべき時に“1"(High) になら
ず、また、逆に“0"(Low)となるべき時に“0"(Low)にな
らない。これは、画素に信号を加えるスイッチング素
子、つまりＴＦＴの特性に対称性がないために発生す
る。すなわち、画素電極への充電の様子と放電の様子に
電気特性上のかたよりがあるためである。そして、液晶
１０２はその動作において本来絶縁性であり、また、Ｔ
ＦＴがオフの時に液晶電位(Ｖ_LC) は浮いた状態にな
る。この液晶１０２は等価的にキャパシタであるため、
そこに蓄積された電荷によりＶ_LCが決められる。この電
荷は液晶がＲ_LC１０４で比較的小さい抵抗となったり、
ゴミやイオン性不純物の存在によりリ−クしたり、また
ＴＦＴのゲイト絶縁膜のピンホ−ルによりＲGS１０５が
生じた場合にはそこから電荷がもれ、Ｖ_LCは中途半端な
状態になってしまう。このため１つのパネル中に20万〜
500 万個の画素を有する液晶表示装置においては、高い
歩留まりを成就することができないという問題があっ
た。However, when these liquid crystal display devices are actually manufactured and displayed, the output of the TFT, that is, the voltage _VLC 100 of the input to the liquid crystal (referred to as liquid crystal potential) is often “1” (High). It does not become “1” (High) when it should be, and does not become “0” (Low) when it should become “0” (Low). This occurs because there is no symmetry S w switching element to apply a signal to the pixel, that is, characteristics of the TFT. In other words, this is because the state of charge and the state of discharge to the pixel electrode have a difference in electrical characteristics. The liquid crystal 102 is inherently insulating in its operation.
When the FT is off, the liquid crystal potential (V _LC ) is in a floating state. Since the liquid crystal 102 is equivalently a capacitor,
_VLC is determined by the electric charge stored therein. This charge causes the liquid crystal to have a relatively low resistance at _RLC 104,
If RGS 105 is generated due to leakage due to dust or ionic impurities, or if RGS 105 is generated due to pinholes in the gate insulating film of the TFT, the charge leaks therefrom, and _VLC is in an incomplete state. . For this reason, 200,000 ~
A liquid crystal display device having 5 million pixels has a problem that a high yield cannot be achieved.

【０００５】液晶１０２は一般にはＴＮ（ツイステッド
ネマティック) 液晶が用いられる。その液晶の配向のた
めにそれぞれの電極上にラビングした配向膜を設ける。
このラビング工程のため発生する静電気により弱い絶縁
破壊が起こり、隣の画素との間または隣の導線との間で
リ−クしたり、またゲイト絶縁膜が弱く、リ−クをした
りしてしまう。As the liquid crystal 102, a TN (twisted nematic) liquid crystal is generally used. A rubbed alignment film is provided on each electrode to align the liquid crystal.
A weak dielectric breakdown occurs due to static electricity generated by the rubbing process, leading to leakage between adjacent pixels or adjacent conductors, or leakage due to weak gate insulating film. I will.

【０００６】[0006]

【発明が解決しようとする課題】アクティブ型の液晶表
示装置においては、液晶電位を１フレ−ムの間はたえず
初期値と同じ値として所定のレベルを保つことがきわめ
て重要である。しかし実際はアクティブ素子の動作不良
が多く、必ずしも液晶電位を１フレ−ムの間はたえず初
期値と同じ値として所定のレベルを保てないのが実情で
ある。また、液晶等の駆動において、印加する信号によ
り、液晶に加わる電圧が＋または−の何れかに偏った場
合、電気分解等が発生して、液晶材料を分解、変性して
表示が十分に行えないことが発生する。この場合、印加
する信号を交流化して液晶材料に加わる電圧に偏りが発
生しないようにするが、この交流化信号が非常に複雑で
あった。In an active type liquid crystal display device, it is extremely important to keep the liquid crystal potential at the same level as the initial value during one frame to keep a predetermined level. However, in practice, there are many malfunctions of the active element, and in fact, the liquid crystal potential cannot always be kept at the same value as the initial value and maintained at a predetermined level during one frame. In addition, in driving a liquid crystal or the like, when a voltage applied to the liquid crystal is biased to either + or-due to a signal to be applied, electrolysis or the like occurs, and the liquid crystal material is decomposed and denatured so that display can be sufficiently performed. Nothing happens. In this case, the applied signal is converted into an alternating current to prevent the voltage applied to the liquid crystal material from being biased. However, the alternating signal is very complicated.

【０００７】本発明は上述のような問題を解決し、より
電流マ−ジンを大とする、即ち応答速度を大とする。ま
た各ピクセルにおける画素の電位、即ち液晶電位Ｖ_LCが
“1",“0" に充分安定して固定され、１フレ−ム中にそ
のレベルがドリフトしないようにしたものである。[0007] The present invention solves the above-mentioned problems and increases the current margin, that is, the response speed. Further, the potential of the pixel in each pixel, that is, the liquid crystal potential _VLC is fixed to "1" and "0" sufficiently and stably so that the level does not drift during one frame.

【０００８】また、表示装置のカラー化、高品質化等の
要求のため、階調表示が強く求められているが階調表示
の駆動方法は非常に複雑であった。Further, gray scale display is strongly demanded due to demands for color and high quality display devices, but the driving method for gray scale display is very complicated.

【０００９】[0009]

【課題を解決するための手段】本発明は、Ｎチャネル型
薄膜トランジスタとＰチャネル型薄膜トランジスタから
なる相補型のトランジスタと、前記Ｐチャネル型薄膜ト
ランジスタのソース又はドレインに電気的に接続された
第１の信号線と、前記Ｎチャネル型薄膜トランジスタの
ソース又はドレインに電気的に接続された第２の信号線
と、前記Ｎチャネル型薄膜トランジスタおよびＰチャネ
ル型薄膜トランジスタのゲイト電極に電気的に接続され
た第３の信号線と、前記Ｎチャネル型薄膜トランジスタ
およびＰチャネル型薄膜トランジスタのドレイン又はソ
ースに電気的に接続されている画素電極とを有する表示
装置の駆動方法において、前記第３の信号線に加えるオ
ン信号は、前記第１および第２の信号線にオン信号を同
時に加えている期間に加えられ、当該第３の信号線に加
えるオン信号の電圧を変化させることによって前記相補
型のトランジスタの出力電圧が変化することを利用して
階調表示することを特徴とするものである。According to the present invention, there is provided a complementary transistor comprising an N-channel thin film transistor and a P-channel thin film transistor, and a first signal electrically connected to a source or a drain of the P-channel thin film transistor. A second signal line electrically connected to a source or a drain of the N-channel thin film transistor; and a third signal electrically connected to a gate electrode of the N-channel thin film transistor and the P-channel thin film transistor. In a method for driving a display device including a line and a pixel electrode which is electrically connected to a drain or a source of the N-channel thin film transistor and the P-channel thin film transistor, an ON signal applied to the third signal line is Period during which ON signals are simultaneously applied to the first and second signal lines Was added to, and is characterized in that gradation display by utilizing the fact that the output voltage of the transistors of the complementary changes by varying the voltage of the on-signal applied to the third signal line .

【００１０】本発明の駆動方法を適用可能な表示装置の
構成としては、１つの画素に２つまたはそれ以上のＣ／
ＴＦＴを連結して１つのピクセルを構成せしめてもよ
い。さらに１つのピクセルを２つまたはそれ以上に分割
し、それぞれにＣ／ＴＦＴを１つまたは複数個連結して
もよい。As a configuration of a display device to which the driving method of the present invention can be applied, two or more C / Cs are provided for one pixel.
One pixel may be formed by connecting TFTs. Further, one pixel may be divided into two or more, and one or more C / TFTs may be connected to each.

【００１１】本発明の駆動方法を適用可能な表示装置の
構成の代表例を図２、図３、図４に回路図として示す。
また、実際のパタ−ンレイアウト（配置図）の例をそれ
ぞれに対応して図６、図７、図８に示す。説明を簡単に
するため、ここでは２×２のマトリクス構成を例として
説明を行う。図２の２×２のマトリクスの例においてＮ
ＴＦＴ１３とＰＴＦＴ２２とのゲイトを互いに連結し、
さらにＹ軸方向の第３の信号線３または４に連結し、ま
たＣ／ＴＦＴの共通出力端を液晶１５に連結している。
ＮＴＦＴ１３の入力端（１０側) をＸ軸方向の一対の信
号線のうちの第１の信号線５または６に連結し、ＰＴＦ
Ｔの入力端（２０側）をＸ軸方向の一対の信号線のうち
の第２の信号線８または７に連結させている。A typical example of the configuration of a display device to which the driving method of the present invention can be applied is shown as a circuit diagram in FIGS.
FIGS. 6 , 7 and 8 show examples of actual pattern layouts (arrangement diagrams), respectively. For the sake of simplicity, a description will be given of a 2 × 2 matrix configuration as an example. In the example of the 2 × 2 matrix of FIG.
Connecting the gates of TFT 13 and PTFT 22 to each other,
Further, it is connected to the third signal line 3 or 4 in the Y-axis direction, and the common output terminal of the C / TFT is connected to the liquid crystal 15.
The input terminal (10 side) of the NTFT 13 is connected to the first signal line 5 or 6 of the pair of signal lines in the X-axis direction,
The input terminal (20 side) of T is connected to the second signal line 8 or 7 of the pair of signal lines in the X-axis direction.

【００１２】この様な構成において、図１に示されてい
るように一対の第１の信号線５と第２の信号線８間にオ
ンの信号波形が印加されている期間に第３の信号線３に
対しオンの信号波形を印加した時、液晶電位（Ｖ_LC）１
４は第３の信号線に印加された電圧Ｖ_GG（ゲートにかか
る電圧）−Ｖ_thとなる。また一対の第１の信号線５と第
２の信号線８間にオフの信号波形が印加されている期間
に第３の信号線３もオフの信号波形が印加された時、液
晶電位（Ｖ_LC）１４は、液晶が動作しない電位となる。
さらにまた、一対の第１の信号線５と第２の信号線８間
にオンの信号波形が印加されている期間に第３の信号線
３に対しオンの信号波形を印加しない時、液晶電位（Ｖ
_LC）１４は同様に液晶が動作しない電位となる。かくの
如く液晶電位（Ｖ_LC）１４は第３の信号線に印加する電
圧Ｖに従って与えられるものであり、この信号線に加え
る信号の電圧を変化させることにより液晶に加える電位
差を任意に変化することができる。In such a configuration, as shown in FIG. 1, the third signal is applied during the period in which the ON signal waveform is applied between the pair of the first signal line 5 and the second signal line 8. When an ON signal waveform is applied to line 3, the liquid crystal potential (V _LC ) 1
4 is the voltage V _GG (voltage applied to the gate) -V _th applied to the third signal line. Further, when the off signal waveform is applied to the third signal line 3 during the period when the off signal waveform is applied between the pair of the first signal line 5 and the second signal line 8, the liquid crystal potential (V _LC ) 14 is at a potential at which the liquid crystal does not operate.
Further, when the ON signal waveform is not applied to the third signal line 3 during the period when the ON signal waveform is applied between the pair of the first signal line 5 and the second signal line 8, the liquid crystal potential (V
_LC ) 14 is also at a potential at which the liquid crystal does not operate. As described above, the liquid crystal potential (V _LC ) 14 is given according to the voltage V applied to the third signal line, and the potential difference applied to the liquid crystal is arbitrarily changed by changing the voltage of the signal applied to this signal line. be able to.

【００１３】また、対向電極１６はオフセット電圧Ｖ
_OFFSETが印加されており、実際に液晶１５に加わる電圧
はＶ_GG −Ｖ_OFFSET ＋Ｖ_th、あるいはＶ_OFFSETの２値とな
る。本発明の駆動方法では対向電極に加えるオフセット
電圧Ｖ_OFFSETを変化させて、液晶駆動のオンとオフを任
意に変更することができる。また、液晶を実際に駆動す
る際のしきい値が液晶材料よって異なっているため、そ
の液晶の持つ値に合わせる為にこのオフセット電圧Ｖ
_OFFSETを変化させるだけで、任意のしきい値合わせるこ
とができる。The counter electrode 16 has an offset voltage V
_OFFSET are applied, actually the voltage applied to the liquid crystal 15 V _GG - the two values of V _OFFSET + V _th or V _OFFSET,. By changing the offset voltage V _OFFSET applied to the counter electrode in the driving method of the present invention, it is possible to arbitrarily change the liquid crystal driving on and off. In addition, since the threshold of when actually driving the liquid crystal is different from me by a liquid crystal material, the offset voltage V in order to Ru according to the value held by the liquid-crystal
Only Ru changing the _OFFSET, can be combined arbitrary threshold.

【００１４】また、液晶等の駆動において、印加する信
号により、液晶に加わる電圧が＋または−の何れかに偏
った場合、電気分解等が発生して、液晶材料を分解、変
性して表示が十分に行えないことが発生する。この場
合、印加する信号を交流化して液晶材料に加わる電圧に
偏りが発生しないようにするが、本発明の駆動方法によ
ると対向電極に印加するオフセット電圧Ｖ_OFFSETの極性
とデータ信号線に加える選択信号の論理を反転するのみ
で、非常に容易に交流化信号を発生させることができる
特徴をもつ。In driving a liquid crystal or the like, if a voltage applied to the liquid crystal is biased to either + or-depending on a signal to be applied, electrolysis or the like occurs, and the liquid crystal material is decomposed and denatured to display. It may not be possible to do enough . In this case, the applied signal is converted into an alternating current so that no bias is generated in the voltage applied to the liquid crystal material. However, according to the driving method of the present invention, the polarity of the offset voltage V _OFFSET applied to the counter electrode and the selection applied to the data signal line are selected. It has a feature that an alternating signal can be generated very easily only by inverting the logic of the signal.

【００１５】図３の例において、第１のＣ／ＴＦＴを構
成するＮＴＦＴ１３、ＰＴＦＴ２２と第２のＣ／ＴＦＴ
を構成するＮＴＦＴ２４、ＰＴＦＴ２５の４つのゲイト
電極を共通してＹ方向の第３の信号線３に連結せしめ、
ＮＴＦＴ１３とＮＴＦＴ２４入力端を共通化してＸ方向
の第１の信号線５にＰＴＦＴ２２とＰＴＦＴ２５入力端
を共通化してＸ方向の第２の信号線８に接続させた。ま
たその２つのＣ／ＴＦＴの出力を共通にして１つの液晶
１５の一方の電極である画素電極１７に連結させてい
る。かくすると、２つのＮＴＦＴまたは２つのＰＴＦＴ
のいずれか一方が多少リ−クしても同相であるためその
画素を駆動させることができる。In the example shown in FIG. 3 , the NTFT 13 and PTFT 22 and the second C / TFT constituting the first C / TFT
Are connected to the third signal line 3 in the Y direction in common with the four gate electrodes NTFT 24 and PTFT 25
The input terminals of the NTFT 13 and the NTFT 24 are made common, and the input terminals of the PTFT 22 and PTFT 25 are made common to the first signal line 5 in the X direction and connected to the second signal line 8 in the X direction. The outputs of the two C / TFTs are shared and connected to a pixel electrode 17 which is one electrode of one liquid crystal 15. Thus, two NTFTs or two PTFTs
Even if either one of them leaks to some extent, the pixel is driven because it is in phase.

【００１６】図４は１つのピクセル２３において、２つ
の画素電極１７、２６とそのそれぞれに対応してＣ／Ｔ
ＦＴを２つ設けたものである。２つのＣ／ＴＦＴのゲイ
ト電極を共通とせしめ、第１の入力を行う。またそれぞ
れのＣ／ＴＦＴのそれぞれのＮＴＦＴおよびそれぞれの
ＰＴＦＴの入力を第１の信号線５および第２の信号線８
に連結したものである。かくすることにより、１つのピ
クセルの２つの画素のうち一方がＴＦＴのリ−ク等の不
良により非動作とならない。また、遅れた動作となって
も、他方が正常動作するため、マトリクス構成動作にお
いて不良が目立ちにくいという特長を有する。FIG. 4 shows that in one pixel 23, two pixel electrodes 17, 26 and their corresponding C / T
In this example, two FTs are provided. The gate electrode of the two C / TFTs is made common, and the first input is performed. The input of each NTFT and each PTFT of each C / TFT is connected to the first signal line 5 and the second signal line 8.
It is connected to. Thus, one of the two pixels in one pixel does not become inoperative due to a defect such as a leak of the TFT. Further, even if the operation is delayed, the other operates normally, so that a defect is less noticeable in the matrix configuration operation.

【００１７】[0017]

【実施例１】本実施例では図２に示すような回路構成の
液晶表示装置を用いて説明を行う。この回路構成に対応
する実際の電極等の配置構成を図６に示している。これ
らは説明を簡単にする為２×２に相当する部分のみ記載
されている。また、実際の駆動信号波形を図１０に示
す。これも説明を簡単にする為に４×４のマトリクス構
成とした場合の信号波形で説明を行う。[Embodiment 1] This embodiment will be described using a liquid crystal display device having a circuit configuration as shown in FIG. FIG. 6 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration. For simplification of description, only portions corresponding to 2 × 2 are described. FIG. 10 shows an actual drive signal waveform. For the sake of simplicity, the description will be made using signal waveforms in the case of a 4 × 4 matrix configuration.

【００１８】まず、本実施例で使用する液晶表示装置の
作製方法を図１３を用いて説明する。図１３（Ａ）にお
いて、石英ガラス等の高価でない７００℃以下、例えば
約６００℃の熱処理に耐え得るガラス５０上にマグネト
ロンＲＦ（高周波) スパッタ法を用いてブロッキング層
５１としての酸化珪素膜を１０００〜３０００Åの厚さ
に作製する。プロセス条件は酸素１００％雰囲気、成膜
温度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａと
した。タ−ゲットに石英または単結晶シリコンを用いた
成膜速度は３０〜１００Å／分であった。First, a method for manufacturing a liquid crystal display device used in this embodiment will be described with reference to FIGS. In FIG. 13A, a silicon oxide film as a blocking layer 51 is formed on a glass 50, such as quartz glass, which can withstand a heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C., using a magnetron RF (high frequency) sputtering method. It is made to a thickness of 3000 mm. The process conditions were a 100% oxygen atmosphere, a film formation temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 ° / min.

【００１９】この上にシリコン膜をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
した。減圧気相法で形成する場合、結晶化温度よりも１
００〜２００℃低い４５０〜５５０℃、例えば５３０℃
でジシラン(Si2H6) またはトリシラン(Si3H8) をＣＶＤ
装置に供給して成膜した。反応炉内圧力は３０〜３００
Ｐａとした。成膜速度は５０〜２５０Å/ 分であった。
ＮＴＦＴとＰＴＦＴとのスレッシュホ−ルド電圧
（Ｖ_th）に概略同一に制御するため、ホウ素をジボラン
を用いて１×10¹⁵〜１×10¹⁸cm-3の濃度として成膜中に
添加してもよい。A silicon film was formed thereon by LPCVD (low pressure gas phase), sputtering or plasma CVD. When formed by the reduced pressure gas phase method, the temperature is 1
450-550 ° C lower by 00-200 ° C, for example 530 ° C
CVD of disilane (Si2H6) or trisilane (Si3H8)
The film was supplied to the apparatus to form a film. Reactor pressure is 30 ~ 300
Pa. The deposition rate was 50-250 ° / min.
In order to control the threshold voltage (V _th ) of the NTFT and PTFT substantially the same, boron may be added during the film formation at a concentration of 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm −3 using diborane. Good.

【００２０】スパッタ法で行う場合、スパッタ前の背圧
を１×10^-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。When the sputtering method is used, the back pressure before the sputtering is set to 1 × 10 ⁻⁵ Pa or less, and single crystal silicon is used as a target in an atmosphere in which hydrogen is mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%.
The film formation temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

【００２１】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン(SiH₄)ま
たはジシラン(Si₂H₆) を用いた。これらをＰＣＶＤ装置
内に導入し、１３．５６ＭＨｚの高周波電力を加えて成
膜した。When a silicon film is formed by the plasma CVD method, the temperature is, for example, 300 ° C., and monosilane (SiH ₄ ) or disilane (Si ₂ H ₆ ) is used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film.

【００２２】これらの方法によって形成された被膜は、
酸素が５×10²¹cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため４×10¹⁹〜４×10²¹
cm^-3の範囲とした。水素は４×10²⁰cm^-3であり、珪素４
×10²²cm^-3として比較すると１原子％であった。また、
ソ−ス、ドレインに対してより結晶化を助長させるた
め、酸素濃度を７×10¹⁹cm^-3以下、好ましくは１×10¹⁹
cm^-3以下とし、ピクセルを構成するＴＦＴのチャネル形
成領域のみに酸素をイオン注入法により５×10²⁰〜５×
10²¹cm^-3となるように添加してもよい。その時周辺回路
を構成するＴＦＴには光照射がなされないため、この酸
素の混入をより少なくし、より大きいキャリア移動度を
有せしめることは、高周波動作をさせるために有効であ
る。The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 ²¹ cm −3 or less. If the oxygen concentration is high, it is difficult to crystallize, and the heat annealing temperature must be increased or the heat annealing time must be increased.
If the amount is too small, the lamp is turned off by the backlight.
Current increases. Therefore, 4 × 10 ¹⁹ to 4 × 10 ²¹
The range was cm ⁻³ . Hydrogen is 4 × 10 ²⁰ cm ^-3 and silicon 4
It was 1 atomic% when compared with × 10 ²² cm ⁻³ . Also,
In order to promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 ¹⁹ cm ⁻³ or less, preferably 1 × 10 ¹⁹ cm ^−3.
and cm ^-3 or less, 5 × 10 ²⁰ ~5 × by ion implantation only in an oxygen channel formation region of the TFT constituting the pixel
You may add so that it may become 10 ²¹ cm ^-3 . The light irradiation is not performed on the TFT constituting the peripheral circuit at that time, the mixing of the oxygen less, that allowed to have a greater carrier mobility, that is effective to a high-frequency operation.

【００２３】次に、アモルファス状態の珪素膜を５００
〜５０００Å、例えば１５００Åの厚さに作製の後、４
５０〜７００℃の温度にて１２〜７０時間非酸化物雰囲
気にて中温の加熱処理、例えば水素雰囲気下にて６００
℃の温度で保持した。珪素膜の下の基板表面にアモルフ
ァス構造の酸化珪素膜が形成されているため、この熱処
理で特定の核が存在せず、全体が均一に加熱アニ−ルさ
れる。即ち、成膜時はアモルファス構造を有し、また水
素は単に混入しているのみである。Next, the silicon film in an amorphous state is
After fabrication to a thickness of ~ 5000mm, for example 1500mm, 4
Medium-temperature heat treatment in a non-oxide atmosphere at a temperature of 50 to 700 ° C. for 12 to 70 hours, for example, 600 hours in a hydrogen atmosphere.
It was kept at a temperature of ° C. Since a silicon oxide film having an amorphous structure is formed on the surface of the substrate under the silicon film, no specific nucleus is present in this heat treatment, and the whole is annealed uniformly. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.

【００２４】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レ−ザラ
マン分光により測定すると単結晶の珪素のピ−ク５２２
cm^-1より低周波側にシフトしたピ−クが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、５０〜５
００Åとマイクロクリスタルのようになっているが、実
際はこの結晶性の高い領域は多数あってクラスタ構造を
有し、各クラスタ間は互いに珪素同志で結合（アンカリ
ング) がされたセミアモルファス構造の被膜を形成させ
ることができた。By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, silicon mutually pulls each other. When measured by laser Raman spectroscopy, a single crystal silicon peak 522 is obtained.
A peak shifted to a lower frequency side than cm ⁻¹ is observed. Its apparent particle size is 50 to 5 when calculated from the half width.
Although it is a microcrystal with a size of 00Å, there are actually a large number of regions with high crystallinity and a cluster structure, and a semi-amorphous structure film in which each cluster is bonded to each other by silicon (anchoring). Could be formed.

【００２５】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGBの
明確に存在する多結晶珪素よりも高いキャリア移動度と
なる。即ちホ−ル移動度（μｈ）＝１０〜２００ｃｍ²
／ＶＳｅｃ、電子移動度（μe ）＝１５〜３００ｃｍ²
／ＶＳｅｃが得られる。As a result, the coating exhibits a state substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move from one cluster to another through anchored locations, resulting in higher carrier mobility than so-called GB polycrystalline silicon. That is, hole mobility (μh) = 10 to ²⁰⁰ cm ²
/ VSec, electron mobility (μe) = 15-300 cm ²
/ VSec is obtained.

【００２６】他方、上記の如き中温でのアニ−ルではな
く、９００〜１２００℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、ＧＢでのバリ
ア（障壁）を作ってそこでのキャリアの移動を阻害して
しまう。結果として１０cm²/Vsec以上の移動度がなかな
か得られないのが実情である。即ち、本実施例ではかく
の如き理由により、セミアモルファスまたはセミクリス
タル構造を有するシリコン半導体を用いている。On the other hand, when the film is polycrystallized by high-temperature annealing at 900 to 1200 ° C. instead of annealing at the above-mentioned medium temperature, impurities in the film are segregated by solid phase growth from nuclei. , GB contain many impurities such as oxygen, carbon, and nitrogen, and have a high mobility in the crystal. However, a barrier is formed in the GB to hinder the movement of carriers there. As a result, a mobility of 10 cm ² / Vsec or more cannot be easily obtained. That is, in this embodiment, a silicon semiconductor having a semi-amorphous or semi-crystalline structure is used for such a reason.

【００２７】図１３(A) において、珪素膜を第１のフォ
トマスクにてフォトエッチングを施し、ＰＴＦＴ用の
領域２２（チャネル巾２０μm)を図面の右側に、ＮＴＦ
Ｔ用の領域１３を左側に作製した。In FIG. 13A, a silicon film is subjected to photoetching using a first photomask, and a PTFT region 22 (channel width 20 μm) is placed on the right side of the drawing in NTF.
A region 13 for T was formed on the left side.

【００２８】この上に酸化珪素膜をゲイト絶縁膜として
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層５４としての酸化珪素膜の作
製と同一条件とした。この成膜中に弗素を少量添加し、
ナトリウムイオンの固定化をさせてもよい。On top of this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was performed under the same conditions as those for forming the silicon oxide film as the blocking layer 54 . During this film formation, a small amount of fluorine is added,
Sodium ions may be immobilized.

【００２９】この後、この上側にリンが１〜５×10²¹cm
^-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi₂ または
ＷＳｉ₂との多層膜を形成した。これを第２のフォトマ
スクにてパタ−ニングして図１３(B) を得た。ＰＴＦ
Ｔ用のゲイト電極５５、ＮＴＦＴ用のゲイト電極５６を
形成した。例えばチャネル長１０μｍ、ゲイト電極とし
てリンド−プ珪素を０．２μｍ、その上にモリブデンを
０．３μｍの厚さに形成した。 図１３（Ｃ）におい
て、フォトレジスト５７をフォトマスクを用いて形成
し、ＰＴＦＴ用のソ−ス５９ドレイン５８に対し、ホウ
素を１〜５×１０¹⁵cm^-2のド−ズ量でイオン注入法によ
り添加した。次に図１３（Ｄ）の如く、フォトレジスト
６をフォトマスクを用いて形成した。ＮＴＦＴ用のソ
−ス６４、ドレイン６２としてリンを１〜５×１０¹⁵cm
^-2のドーズ量でイオン注入法により添加した。Thereafter, 1 to 5 × 10 ²¹ cm of phosphorus is placed on the upper side.
A silicon film having a concentration of ^-3 or a multi-layer film of molybdenum (Mo), tungsten (W), MoSi ₂ or WSi ₂ was formed thereon. This was patterned using a second photomask to obtain FIG. 13 (B). PTF
A gate electrode 55 for T and a gate electrode 56 for NTFT were formed. For example, a channel length was 10 μm, and a gate electrode was formed of 0.2 μm of phosphorus silicon, and molybdenum was formed thereon with a thickness of 0.3 μm. In FIG. 13C, a photoresist 57 is formed by using a photomask, and boron is ion-implanted into a source 59 drain 58 for a PTFT at a dose of 1 to 5 × 10 ¹⁵ cm ^−2. It was added by the method. Next, as shown in FIG.
6 was formed using a photomask. A source 64 for NTFT and phosphorus as drain 62 from 1 to 5 × 10 ¹⁵ cm
A dose of ^-2 was added by ion implantation.

【００３０】これらはゲイト絶縁膜５４を通じて行っ
た。しかし図１３（Ｂ）において、ゲイト電極５５、５
６をマスクとしてシリコン膜上の酸化珪素を除去し、そ
の後、ホウ素、リンを直接珪素膜中にイオン注入しても
よい。These steps were performed through the gate insulating film 54. However, in FIG. 13B, the gate electrodes 55, 5
6 may be used as a mask to remove silicon oxide on the silicon film, and then boron and phosphorus may be directly ion-implanted into the silicon film.

【００３１】次に、６００℃にて１０〜５０時間再び加
熱アニ−ルを行った。ＰＴＦＴのソ−ス５９、ドレイン
５８ＮＴＦＴのソ−ス６４、ドレイン６２を不純物を活
性化してＰ+ 、Ｎ+ として作製した。またゲイト電極５
５、５６下にはチャネル形成領域６０、６３がセミアモ
ルファス半導体として形成されている。Next, annealing was performed again at 600 ° C. for 10 to 50 hours. The source 59 of the PTFT and the source 64 and the drain 62 of the drain 58NTFT were formed as P + and N + by activating impurities. Gate electrode 5
Channel formation regions 60 and 63 are formed below 5 and 56 as semi-amorphous semiconductors.

【００３２】かくすると、セルフアライン方式でありな
がらも、７００℃以上にすべての工程で温度を加えるこ
とがなくＣ／ＴＦＴを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all steps, even though it is a self-aligned system. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and this is a process very suitable for the large pixel liquid crystal display device of the present invention.

【００３３】本実施例では熱アニ−ルは図１３（Ａ）、
（Ｄ）で２回行った。しかし図１３（Ａ）のアニ−ルは
求める特性により省略し、双方を図１３（Ｄ）のアニ−
ルにより兼ね製造時間の短縮を図ってもよい。図１３
（Ｅ）において、層間絶縁物６５を前記したスパッタ法
により、酸化珪素膜の形成を行った。この酸化珪素膜の
形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用い
てもよい。例えば０．２〜０．６μｍの厚さに形成し、
その後、フォトマスクを用いて電極用の窓６６を形成
した。さらに、これら全体にアルミニウムをスパッタ法
により形成し、リ−ド７１、７２およびコンタクト６
７、６８をフォトマスクを用いて作製した後、表面を
平坦化用有機樹脂６９例えば透光性ポリイミド樹脂を塗
布形成し、再度の電極穴あけをフォトマスクにて行っ
た。In this embodiment, the thermal annealing is performed as shown in FIG.
(D) was performed twice. However, the annealing in FIG. 13 (A) is omitted due to the required characteristics, and both are omitted from the annealing in FIG.
The manufacturing time may also be reduced by using a tool. FIG.
In (E), by a sputtering method with the interlayer insulator 65, it was formed a silicon oxide film. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, formed to a thickness of 0.2 to 0.6 μm,
Thereafter, a window 66 for an electrode was formed using a photomask. Further, aluminum is formed on the whole by sputtering, and leads 71 and 72 and contacts 6 are formed.
After fabricating Nos. 7 and 68 using a photomask, the surface was coated with an organic resin 69 for flattening, for example, a translucent polyimide resin, and the electrode drilling was performed again using the photomask.

【００３４】図１３（Ｆ）に示す如く２つのＴＦＴを相
補型のトランジスタとし、かつその出力端を液晶装置の
一方の画素の電極を透明電極としてそれに連結するた
め、スパッタ法によりＩＴＯ（インジュ−ム・スズ酸化
膜）を形成した。それをフォトマスクによりエッチン
グし、電極７０を構成させた。このＩＴＯは室温〜１５
０℃で成膜し、２００〜４００℃の酸素または大気中の
アニ−ルにより成就した。かくの如くにしてＰＴＦＴ２
２とＮＴＦＴ１３と透明導電膜の電極７０とを同一ガラ
ス基板５０上に作製した。得られたＴＦＴの電気的な特
性はＰＴＦＴで移動度は２０（cm²/Vs）、Ｖ_thは−５．
９（Ｖ）で、ＮＴＦＴで移動度は４０（cm²/Vs）、Ｖ_th
は５．０（Ｖ）であった。As shown in FIG. 13 (F), in order to connect the two TFTs to complementary transistors and to connect the output terminals thereof to the electrodes of one pixel of the liquid crystal device as the transparent electrodes, ITO (injection) is performed by sputtering. Tin oxide film). It was etched using a photomask to form an electrode 70. This ITO is between room temperature and 15
Films were formed at 0 ° C. and achieved with oxygen at 200-400 ° C. or in air. Like this, PTFT2
2, NTFT 13, and transparent conductive electrode 70 were formed on the same glass substrate 50. The electrical characteristics of the obtained TFT are PTFT, the mobility is 20 (cm ² / Vs), and V _th is −5.
9 (V), the mobility of NTFT is 40 (cm ² / Vs), and V _th
Was 5.0 (V).

【００３５】上記の様な方法に従って作製された液晶装
置用の一方の基板と他方ガラス基板上に全面に透明電極
を設け、これら基板を張り合わせて液晶セルを形成し、
この中にＴＮの液晶材料を注入した。この液晶表示装置
の電極等の配置の様子を図６に示している。ＮＴＦＴ１
３を第１の走査線５とデータ線３との交差部に設け、第
１の走査線５とデータ線４との交差部にも他の画素用の
ＮＴＦＴが同様に設けられている。一方ＰＴＦＴは第２
の走査線８とデータ線３との交差部に設けられている。
また、隣接した他の第１の走査線６とデータ線３との交
差部には、他の画素用のＮＴＦＴが設けられている。こ
のようなＣ／ＴＦＴを用いたマトリクス構成を有せしめ
た。ＮＴＦＴ１３は、ドレイン１０の入力端のコンタク
トを介し第１の走査線５に連結され、ゲイト９は多層配
線形成がなされたデータ線３に連結されている。ソ−ス
１２の出力端はコンタクトを介して画素の電極１７に連
結している。A transparent electrode is provided on the entire surface of one of the substrates for the liquid crystal device and the other glass substrate manufactured according to the method as described above, and these substrates are laminated to form a liquid crystal cell.
A TN liquid crystal material was injected therein. FIG. 6 shows the arrangement of the electrodes and the like of the liquid crystal display device. NTFT1
3 is provided at the intersection of the first scanning line 5 and the data line 3, and NTFTs for other pixels are similarly provided at the intersection of the first scanning line 5 and the data line 4. On the other hand, PTFT
Are provided at intersections between the scanning lines 8 and the data lines 3.
An NTFT for another pixel is provided at the intersection of the adjacent first scanning line 6 and data line 3. A matrix configuration using such a C / TFT is provided. The NTFT 13 is connected to the first scanning line 5 via a contact at the input end of the drain 10, and the gate 9 is connected to the data line 3 on which a multilayer wiring is formed. The output terminal of the source 12 is connected to the pixel electrode 17 via a contact.

【００３６】他方、ＰＴＦＴ２２はドレイン２０の入力
端がコンタクトを介して第２の走査線８に連結され、ゲ
イト２１はデータ線３に、ソ−ス１８の出力端はコンタ
クトを介してＮＴＦＴと同様に画素電極１７に連結して
いる。かくして一対の走査線５、８に挟まれた間（内
側) に、透明導電膜よりなる画素２３とＣ／ＴＦＴとに
より１つのピクセルを構成せしめた。かかる構造を左
右、上下に繰り返すことにより、２×２のマトリクスを
それを拡大した６４０×４８０、１２８０×９６０とい
った大画素の液晶表示装置とすることができる。On the other hand, the PTFT 22 has an input terminal of the drain 20 connected to the second scanning line 8 via a contact, a gate 21 connected to the data line 3, and an output terminal of the source 18 connected to the second scanning line 8 via a contact. Are connected to the pixel electrode 17. Thus, between the pair of scanning lines 5 and 8 (inside), one pixel was constituted by the pixel 23 made of the transparent conductive film and the C / TFT. By repeating such a structure left, right, up and down, a liquid crystal display device having a large pixel of 640 × 480 or 1280 × 960 obtained by enlarging a 2 × 2 matrix can be obtained.

【００３７】ここでの特長は、１つの画素に２つのＴＦ
Ｔが相補構成をして設けられていることにより、画素電
極１７は３つの値の液晶電位Ｖ_LCに固定されることであ
る。その動作を図９および図１０を用いて説明する。図
９においては、４×４マトリクス構成の液晶表示を行う
際の本発明の回路図を示し、図１０は駆動信号波形のタ
イミングチャートを示している。The feature here is that one pixel has two TFs.
Since T is provided in a complementary configuration, the pixel electrode 17 is fixed at three values of the liquid crystal potential _VLC . The operation will be described with reference to FIGS. FIG. 9 shows a circuit diagram of the present invention when performing a 4 × 4 matrix liquid crystal display, and FIG. 10 shows a timing chart of drive signal waveforms.

【００３８】本実施例の場合、Ｘ_1aＸ_1b、Ｘ_2aＸ_2b、Ｘ
_3aＸ_3b、Ｘ_4aＸ_4bは各々一対の走査信号線として機能す
る。また、Ｙ₁ 、Ｙ₂ 、Ｙ₃ 、Ｙ₄ はデータ線として機
能している。また、図９中のＡＡ、ＡＢ・・・ＤＤは対
応する位置の画素のアドレスを意味している。In the case of the present embodiment, X _1a X _1b , X _2a X _2b , X
Each of _3a X _3b and X _4a X _4b functions as a pair of scanning signal lines. Y ₁ , Y ₂ , Y ₃ , and Y ₄ function as data lines. .., DD in FIG. 9 indicate the addresses of the pixels at the corresponding positions.

【００３９】この様な４×４構成の表示において、今ア
ドレスＡＡ、ＡＢ、ＢＡ、ＢＢの４つの画素に対応す
る、信号波形と液晶電位と実際に液晶に印加される電位
差のタイミングチャートを図１０に示します。図１０に
おいて、横軸は時間を示している。１フレームを時間Ｔ
１からＴ２の間としてこの間を４つに分割して、一対の
走査線４対を順次走査して走査信号を印加している。図
ではＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aのみを記載しているが実際
にはＸ_1b、Ｘ_2b、Ｘ_3b、Ｘ_4bにはＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ
_4aと極性の異なる同じ波形が印加されている。また、Ｙ
₁ 、Ｙ₂ 、Ｙ₃ 、Ｙ₄ 線には図１０のようなデータ信号
が印加されており、時間Ｔ１からＴ２の間はＡＡの画素
のみ選択されてオンまたはオフされる。即ち、Ｔ1 から
ｔ1 の間にデータ線Ｙ1 に対してデータ信号を印加し
て、この時間内にＡＡの画素の液晶にはしきい値をこえ
る電圧が印加され液晶が駆動される。この時、液晶表示
装置の対向電極にオフセット電圧が印加されている。図
１０では次の時間Ｔ２からＴ３にも全く同じ信号波形を
印加し、ＡＡの表示を行っている。In such a 4 × 4 display, a timing chart of the signal waveform, the liquid crystal potential, and the potential difference actually applied to the liquid crystal corresponding to the four pixels at the addresses AA, AB, BA, and BB is shown. Shown in 10. In FIG. 10, the horizontal axis indicates time. One frame at time T
The interval between 1 and T2 is divided into four, and four pairs of scanning lines are sequentially scanned to apply a scanning signal. In the figure, only X _1a , X _2a , X _3a , and X _4a are described. However, X _1b , X _2b , X _3b , and X _4b are actually X _1a , X _2a , X _3a , and X _4b.
The same waveform having a different polarity from that of _4a is applied. Also, Y
Data signals as shown in FIG. 10 are applied to the ₁ , Y ₂ , Y ₃ , and Y ₄ lines, and only the AA pixel is selected and turned on or off from time T1 to T2. That is, a data signal is applied to the data line Y1 during the period from T1 to t1, and within this time, a voltage exceeding the threshold is applied to the liquid crystal of the AA pixel to drive the liquid crystal. At this time, an offset voltage is applied to the opposite electrode of the liquid crystal display. In FIG. 10, the same signal waveform is applied from the next time T2 to T3, and AA is displayed.

【００４０】次に時間Ｔ３からＴ４及びＴ４からＴ５で
は４つの画素を全く選択しない信号が印加されている。
さらに時間Ｔ５からＴ６では再びＡＡの画素を選択して
いる信号が印加されている。Next, at time T3 to T4 and T4 to T5, a signal that does not select any of the four pixels is applied.
Further, from time T5 to T6, a signal for selecting the AA pixel is applied again.

【００４１】次に時間Ｔ６からＴ８はデータ線に印加す
る信号の論理を反転させた信号が印加され、また対向電
極には時間Ｔ１からＴ６の間に印加されていた信号とは
極性の異なるオフセット電圧が印加されて、交流化信号
が液晶に加えられている。この交流化信号により、時間
Ｔ１からＴ６の間に正に偏っていた電荷をキャンセルす
ることができる。すなわち、時間Ｔ２からＴ４に加えら
れていた信号のうち、Ｙ₁ 、Ｙ₂ 、Ｙ₃ 、Ｙ₄ 線の論理
を反転し、すなわち選択信号と非選択信号を入れ換え、
対向電極のオフセット電圧の正負を入れ換えることによ
り、時間Ｔ２からＴ４の前半の１フレームではＡＡの画
素を選択し、後半の１フレームでは４つの画素を選択し
ない交流化信号を印加でき液晶を駆動することが可能と
なった。これにより、容易に画素に残っている電荷をキ
ャンセルすることができる。Next, from time T6 to T8, a signal obtained by inverting the logic of the signal applied to the data line is applied, and the signal applied between the time T1 and T6 is applied to the opposite electrode. Are applied with offset voltages having different polarities, and an alternating signal is applied to the liquid crystal. With this alternating signal, the charges that have been positively biased between times T1 and T6 can be canceled. That is, of the signal which has been applied from time T2 to _{T4, Y 1, Y 2,} Y 3, inverts the logic of Y _4-wire, i.e. interchanged selection signal and a non-selection signal,
By switching the polarity of the offset voltage of the counter electrode, an AA pixel is selected in the first frame of the time T2 to T4, and an alternating signal that does not select four pixels is applied in the second frame, thereby driving the liquid crystal. It became possible. This makes it possible to easily cancel the charge remaining in the pixel.

【００４２】上述のように、液晶に実際に加わる電位差
は、第３の信号線の信号の電圧、本実施例ではデータ線
のパルス電圧と対向電極のオフセット電圧よりＴＦＴの
Ｖ_th分を差し引いた分の電位である。すなわち、データ
線のパルス電圧を任意に変化するとそれに従って液晶に
実際に加わる電位差を変化することができる。これによ
り階調表示を行うことができる。特に液晶駆動のしきい
値が明確でないもの、すなわちスレショルドがなだらか
な分散型液晶等には特によく適した駆動法で十分な階調
表示を行うことができる。[0042] As described above, the potential difference actually applied to the liquid crystal, by subtracting the voltage of the third signal line of the signal, the V _th component of TFT than offset voltage of the pulse voltage and the counter electrode of the data line in the present embodiment Potential. That is, when the pulse voltage of the data line is arbitrarily changed, the potential difference actually applied to the liquid crystal can be changed accordingly. Thereby, gradation display can be performed. In particular, a liquid crystal drive whose threshold value is not clear, that is, a dispersion type liquid crystal having a gentle threshold, etc., can perform a sufficient gradation display by a drive method particularly well suited.

【００４３】このように、本発明の駆動によると非常に
簡単な、パルス信号をデータ線および一対の走査線に加
えるだけで、液晶表示を行える。As described above, according to the driving of the present invention, liquid crystal display can be performed only by applying a very simple pulse signal to the data line and the pair of scanning lines.

【００４４】また、その他の階調法として、１つの表示
画面に対して、複数フレームの駆動信号を液晶に印加す
ることにより１画面を表示する場合は特定の画素に加え
る選択信号を全フレーム数より減らすことにより、容易
に階調表示を行うことができる。As another gradation method, when one screen is displayed by applying a plurality of frames of driving signals to the liquid crystal for one display screen, a selection signal to be applied to a specific pixel is set to the number of frames for all frames. By reducing the number, gradation display can be easily performed.

【００４５】本実施例において液晶材料にＴＮ液晶を用
いるならば、液晶容器の基板間隔を約10μｍ程度とし、
透明導電膜双方に配向膜を設け、それをラビング処理し
て形成させる必要がある。If TN liquid crystal is used as the liquid crystal material in this embodiment, the distance between the substrates of the liquid crystal container is set to about 10 μm,
It is necessary to provide an alignment film on both of the transparent conductive films and to form them by rubbing.

【００４６】また液晶材料にＦＬＣ（強誘電性) 液晶を
用いる場合は、動作電圧を±20Ｖとし、セルの間隔を1.
5 〜3.5 μｍ例えば2.3 μｍとし、対向電極１６上にの
み配向膜を設けラビング処理を施せばよい。When FLC (ferroelectric) liquid crystal is used as the liquid crystal material, the operating voltage is set to ± 20 V and the cell interval is set to 1.
The thickness may be 5 to 3.5 μm, for example, 2.3 μm, and an alignment film may be provided only on the counter electrode 16 and rubbing treatment may be performed.

【００４７】分散型液晶またはポリマ−液晶を用いる場
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Ｖとし、セル間隔は１
〜10μｍと薄くした。When a dispersion type liquid crystal or a polymer liquid crystal is used, an alignment film is unnecessary, and an operating voltage is ± 10 to ± 15 V and a cell interval is 1 in order to increase a switching speed.
薄 く 10 μm.

【００４８】特に分散型液晶を用いる場合には、偏光板
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホ−ルドがないため、本発明のように、明確なスレ
ッシュホ−ルド電圧が規定されるＣ／ＴＦＴ型とするこ
とにより、大きなコントラストとクロスト−ク（隣の画
素との悪干渉）を除くことができた。In particular, when a dispersion type liquid crystal is used, since a polarizing plate is not required, the amount of light can be increased both in a reflection type and in a transmission type. Since the liquid crystal does not have a threshold, by using a C / TFT type in which a clear threshold voltage is defined as in the present invention, large contrast and crosstalk (bad interference with an adjacent pixel) can be obtained. ) Could be excluded.

【００４９】また、本実施例で使用したＴＦＴの半導体
は本実施例で使用した材料以外をも使用できる。Further, as the semiconductor of the TFT used in this embodiment, materials other than those used in this embodiment can be used.

【００５０】[0050]

【実施例２】この実施例は図３および図７に対応した液
晶表示装置の構成を有するものを使用して、本実施例を
行った。この図面より明らかな如く、Ｙ線のデータ線３
を中央に配設し、一対の走査線の第１の走査線５と第２
の走査線８に挟まれた部分を１つのピクセル２３として
いる。１つのピクセルは１つの透明導電膜の画素電極１
７および２つのＮＴＦＴ１３、２４と、２つのＰＴＦＴ
２２、２５よりなる２つのＣ／ＴＦＴに連結させてい
る。ゲイト電極はすべてデータ線３に連結され、２つの
ＮＴＦＴは第１の走査線５に、また２つのＰＴＦＴは第
２の走査線８に連結されている。これら２つのＣ／ＴＦ
Ｔの一方が、ゲイト電極とチャネル形成領域との間にリ
−クがあり不良であった場合でも、ピクセルとしての動
作をさせることができる。[Embodiment 2] In this embodiment, the present embodiment was carried out using a liquid crystal display having the structure shown in FIGS. As is apparent from this drawing, the data line 3 of the Y line
It was disposed in the center, the first scan line 5 of the pair of the scanning line and the second
The portion between the scanning lines 8 is defined as one pixel 23. One pixel is a pixel electrode 1 of one transparent conductive film.
7 and two NTFTs 13, 24 and two PTFTs
22 and 25 are connected to two C / TFTs. All the gate electrodes are connected to the data line 3, the two NTFTs are connected to the first scanning line 5 , and the two PTFTs are connected to the second scanning line 8. These two C / TFs
Even if one of the T is defective due to a leak between the gate electrode and the channel forming region, the pixel can operate as a pixel.

【００５１】ここでの特長は１つの画素に２つのＣ／Ｔ
ＦＴが設けられていることにより、画素電極１７は３つ
の値の液晶電位Ｖ_LCに固定されることである。 その動
作を図９および図１１を用いて説明する。図９において
は、４×４マトリクス構成の液晶表示を行う際の本発明
の回路図を示し、図１１は駆動信号波形のタイミングチ
ャートを示している。The feature here is that one pixel has two C / Ts.
By providing the FT, the pixel electrode 17 is fixed at the liquid crystal potential _VLC of three values. The operation will be described with reference to FIGS. FIG. 9 shows a circuit diagram of the present invention when a liquid crystal display of a 4 × 4 matrix configuration is performed, and FIG. 11 shows a timing chart of drive signal waveforms.

【００５２】本実施例の場合、Ｘ_1aＸ_1b、Ｘ_2aＸ_2b、Ｘ
_3aＸ_3b、Ｘ_4aＸ_4bは各々一対のデータ線として機能す
る。また、Ｙ₁ 、Ｙ₂ 、Ｙ₃ 、Ｙ₄ は走査線として機能
している。また、図９中のＡＡ、ＡＢ・・・ＤＤは対応
する位置の画素のアドレスを意味している。In the case of this embodiment, X _1a X _1b , X _2a X _2b , X
Each of _3a X _3b and X _4a X _4b functions as a pair of data lines. Further, Y ₁ , Y ₂ , Y ₃ , and Y ₄ function as scanning lines. .., DD in FIG. 9 indicate the addresses of the pixels at the corresponding positions.

【００５３】この様な４×４構成の表示において、今ア
ドレスＡＡ、ＡＢ、ＢＡ、ＢＢの４つの画素に対応す
る、信号波形と液晶電位と実際に液晶に印加される電位
差のタイミングチャートを図１１に示します。図１１に
おいて、横軸は時間を示している。１フレームを時間Ｔ
１からＴ２の間としてこの間を４つに分割して、走査線
Ｙ₁ 、Ｙ₂ 、Ｙ₃ 、Ｙ₄ 線には順次走査して走査信号を
印加している。また、Ｘ₁ 、Ｘ₂ 、Ｘ₃ 、Ｘ₄ 線には図
１１のようなデータ信号が印加されている。図では
Ｘ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aのみを記載しているが実際には
Ｘ_1b、Ｘ_2b、Ｘ_3b、Ｘ_4bにはＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aと
極性の異なる同じ波形が印加されており、時間Ｔ１から
Ｔ２の間はＡＡの画素のみ選択されてオンまたはオフさ
れる。すなわちＴ1 からｔ1 の間に一対のデータ線Ｘ1
に対してデータ信号を印加して、この時間内にＡＡの画
素の液晶にはしきい値をこえる電圧が印加されることに
なり液晶が駆動される。この時、液晶表示装置の対向電
極にオフセット電圧が印加されている。図１１では次の
時間Ｔ２からＴ３にも全く同じ信号波形を印加し、ＡＡ
の表示を行っている。In such a 4 × 4 display, a timing chart of the signal waveform, the liquid crystal potential, and the potential difference actually applied to the liquid crystal corresponding to the four pixels at the addresses AA, AB, BA, and BB is shown. Shown in Figure 11. In FIG. 11, the horizontal axis indicates time. One frame at time T
The interval is divided into four from 1 to T2, and scanning signals are applied by sequentially scanning the scanning lines Y ₁ , Y ₂ , Y ₃ , and Y ₄ . Data signals as shown in FIG. 11 are applied to the X ₁ , X ₂ , X ₃ , and X ₄ lines. In the figure, only X _1a , X _2a , X _3a , and X _4a are described. However, X _1b , X _2b , X _3b , and X _4b are actually X _1a , X _2a , X _3a , and X _4a . The same different waveforms are applied, and only the AA pixel is selected and turned on or off between time T1 and T2. That is, a pair of data lines X1 between T1 and t1
, A voltage exceeding the threshold is applied to the liquid crystal of the AA pixel within this time, and the liquid crystal is driven. At this time, an offset voltage is applied to the opposite electrode of the liquid crystal display device. In FIG. 11, the same signal waveform is applied from the next time T2 to T3, and AA
Is displayed.

【００５４】次に時間Ｔ３からＴ４及びＴ４からＴ５で
は４つの画素を全く選択しない信号が印加されている。
さらに時間Ｔ５からＴ６では再びＡＡの画素を選択して
いる信号が印加されている。Next, from time T3 to T4 and from T4 to T5, a signal that does not select any of the four pixels is applied.
Further, from time T5 to T6, a signal for selecting the AA pixel is applied again.

【００５５】次に時間Ｔ６からＴ８は一対のデータ線に
印加する信号の論理を反転させた信号が印加され、また
対向電極には時間Ｔ１からＴ６の間に印加されていた信
号とは極性の異なるオフセット電圧が印加されて、交流
化信号が液晶に加えられている。この交流化信号によ
り、時間Ｔ１からＴ６の間に正に偏っていた電荷をキャ
ンセルすることができる。実際には、時間Ｔ２からＴ４
に加えられていた信号のうち、一対のＸ₁ 、Ｘ₂ 、Ｘ
₃ 、Ｘ₄ 線の論理を反転し、つまり選択信号と非選択信
号を入れ換え、対向電極のオフセット電圧の正負を入れ
換えることにより、前半のフレームではＡＡの画素を選
択し、後半のフレームでは４つの画素を選択しない交流
化信号を印加でき液晶を駆動することが可能となった。Next, from time T6 to T8, a signal obtained by inverting the logic of the signal applied to the pair of data lines is applied.
An offset voltage having a polarity different from that of the signal applied between times T1 and T6 is applied to the counter electrode, and an alternating signal is applied to the liquid crystal. With this alternating signal, the charges that have been positively biased between times T1 and T6 can be canceled. Actually, from time T2 to T4
, X ₁ , X ₂ , X
_3, inverts the logic of X _4-wire, i.e. interchanged selection signal and a non-selection signal, by replacing the positive and negative offset voltage of the counter electrode, in the first half of the frame to select the pixels of AA, 4 one in the second half of the frame An alternating signal that does not select a pixel can be applied, and the liquid crystal can be driven.

【００５６】このように、本発明の駆動によると非常に
簡単な、パルス信号をデータ線および一対の走査線に加
えるだけで、液晶表示を行える。また実施例１と同様に
走査線側の信号電圧を変化させて階調表示を行うことが
できる。As described above, according to the driving of the present invention, a liquid crystal display can be performed only by applying a pulse signal to a data line and a pair of scanning lines, which is very simple. Further, similarly to the first embodiment, gradation display can be performed by changing the signal voltage on the scanning line side.

【００５７】[0057]

【実施例３】この実施例は図４および図８に対応した液
晶表示装置の構成を有するものを使用して、本実施例を
行った。この図面より明らかな如く、Ｙ線のデータ線３
を中央に配設し、一対の走査線の第１の走査線５と第２
の走査線８に挟まれた部分を１つのピクセル２３として
いる。１つのピクセルは２つの透明導電膜の画素電極１
７、２６から構成され、画素電極１７はＮＴＦＴ１３と
ＰＴＦＴ２２が接続され、画素電極２６にはＮＴＦＴ２
４と、ＰＴＦＴ２５がおのおのＣ／ＴＦＴ構成として連
結させている。ゲイト電極はすべてデータ線３に連結さ
れ、２つのＮＴＦＴは第１の走査線５に、また２つのＰ
ＴＦＴは第２の走査線８に連結されている。これら２つ
のＣ／ＴＦＴの一方が、ゲイト電極とチャネル形成領域
との間にリ−クがあり不良であった場合でも、ピクセル
としての動作をさせることができる。かくすると、たと
え一方の画素が中途半端にしか動作しなくなっても、他
方の画素が正常動作をし、カラ−化をした時、グレ−ス
ケ−ルの劣化の程度を下げることができた。Embodiment 3 In this embodiment, the present embodiment was carried out using a liquid crystal display having the structure shown in FIGS. As is apparent from this drawing, the data line 3 of the Y line
Is disposed at the center, and the first scanning line 5 and the second scanning line 5
The portion between the scanning lines 8 is defined as one pixel 23. One pixel has two transparent conductive pixel electrodes 1
The pixel electrode 17 is connected to the NTFT 13 and the PTFT 22, and the pixel electrode 26 is connected to the NTFT 2
4 and PTFT 25 are connected as a C / TFT configuration. All the gate electrodes are connected to the data line 3, two NTFTs are connected to the first scan line 5 , and two P
The TFT is connected to the second scanning line 8. Even if one of these two C / TFTs is defective due to a leak between the gate electrode and the channel formation region, it can operate as a pixel. Thus, even if one of the pixels only operates halfway, the other pixel operates normally and the degree of deterioration of the gray scale can be reduced when the pixel is colorized.

【００５８】その動作を図９および図１２を用いて説明
する。図９においては、４×４マトリクス構成の液晶表
示を行う際の本発明の回路図を示し、図１２は駆動信号
波形のタイミングチャートを示している。The operation will be described with reference to FIGS. 9 and 12. FIG. 9 shows a circuit diagram of the present invention when a liquid crystal display of a 4 × 4 matrix configuration is performed, and FIG. 12 shows a timing chart of drive signal waveforms.

【００５９】本実施例の場合、Ｘ_1aＸ_1b、Ｘ_2aＸ_2b、Ｘ
_3aＸ_3b、Ｘ_4aＸ_4bは各々一対の走査信号線として機能す
る。また、Ｙ₁ 、Ｙ₂ 、Ｙ₃ 、Ｙ₄ はデータ線として機
能している。また、図９中のＡＡ、ＡＢ・・・ＤＤは対
応する位置の画素のアドレスを意味している。In the case of this embodiment, X _1a X _1b , X _2a X _2b , X
Each of _3a X _3b and X _4a X _4b functions as a pair of scanning signal lines. Y ₁ , Y ₂ , Y ₃ , and Y ₄ function as data lines. .., DD in FIG. 9 indicate the addresses of the pixels at the corresponding positions.

【００６０】この様な４×４構成の表示において、今ア
ドレスＡＡ、ＡＢ、ＢＡ、ＢＢの４つの画素に対応す
る、信号波形と液晶電位と実際に液晶に印加される電位
差のタイミングチャートを図１２に示します。図１２に
おいて、横軸は時間を示している。１フレームを時間Ｔ
１からＴ２の間としてこの間を１６に分割して、一対の
走査線４対を順次走査して走査信号を印加している。図
ではＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aのみを記載しているが実際
にはＸ_1b、Ｘ_2b、Ｘ_3b、Ｘ_4bにはＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ
_4aと極性の異なる同じ波形が印加されている。また、Ｙ
₁ 、Ｙ₂ 、Ｙ₃ 、Ｙ₄ 線には図１２のようなデータ信号
が印加されておりそのタイミングは選択する画素のアド
レスにより、１フレーム中の１６分割された特定の時間
にデータ線にデータ信号が印加される、時間Ｔ１からＴ
２の間はＡＡの画素のみ選択されてオンまたはオフされ
ている。即ち、Ｔ1 からｔ1 の間にデータ線Ｙ1 に対し
てデータ信号を印加して、この時間内にＡＡの画素の液
晶にはしきい値をこえる電圧が印加され液晶が駆動され
る。この時、液晶表示装置の対向電極にオフセット電圧
が印加されている。次に時間Ｔ２からＴ３では４つの画
素を全く選択しない信号が印加されている。In such a display of the 4 × 4 configuration, a timing chart of the signal waveform, the liquid crystal potential, and the potential difference actually applied to the liquid crystal corresponding to the four pixels at the addresses AA, AB, BA, and BB is shown. Shown in Figure 12. In FIG. 12, the horizontal axis indicates time. One frame at time T
The interval between 1 and T2 is divided into 16 portions, and four pairs of scanning lines are sequentially scanned to apply a scanning signal. In the figure, only X _1a , X _2a , X _3a , and X _4a are described. However, X _1b , X _2b , X _3b , and X _4b are actually X _1a , X _2a , X _3a , and X _4b.
The same waveform having a different polarity from that of _4a is applied. Also, Y
A data signal as shown in FIG. 12 is applied to the ₁ , Y ₂ , Y ₃ , and Y ₄ lines. The timing of the data signal is determined by the address of the selected pixel at a specific time divided into 16 in one frame. Data signal is applied, from time T1 to T
During the period 2, only the AA pixel is selected and turned on or off. That is, a data signal is applied to the data line Y1 during the period from T1 to t1, and within this time, a voltage exceeding the threshold is applied to the liquid crystal of the AA pixel to drive the liquid crystal. At this time, an offset voltage is applied to the opposite electrode of the liquid crystal display. Next, from time T2 to T3, a signal that does not select any of the four pixels is applied.

【００６１】次に時間Ｔ３からＴ４はデータ線に印加す
る信号の論理を反転させた信号が印加され、また対向電
極には時間Ｔ１からＴ３の間に印加されていた信号とは
極性の異なるオフセット電圧が印加されて、交流化信号
が液晶に加えられている。この交流化信号により、時間
Ｔ１からＴ３の間に正に偏っていた電荷をキャンセルす
ることができる。すなわち、時間Ｔ１からＴ２に加えら
れていた信号のうち、Ｙ₁ 、Ｙ₂ 、Ｙ₃ 、Ｙ₄ 線の論理
を反転し、すなわち選択信号と非選択信号を入れ換え、
対向電極のオフセット電圧の正負を入れ換えることによ
り、前半のフレームではＡＡの画素を選択し、後半のフ
レームでは４つの画素を選択しない交流化信号を印加で
き、液晶を駆動することが可能となった。Next, from time T3 to T4, a signal obtained by inverting the logic of the signal applied to the data line is applied, and the signal applied between the time T1 and T3 is applied to the opposite electrode. Are applied with offset voltages having different polarities, and an alternating signal is applied to the liquid crystal. With this alternating signal, charges that have been positively biased between times T1 and T3 can be canceled. That is, of the signal which has been added to T2 from the time _{T1, Y 1, Y 2,} Y 3, inverts the logic of Y _4-wire, i.e. interchanged selection signal and a non-selection signal,
By replacing the positive and negative offset voltage of the counter electrode, in the first half of the frame to select the pixels of AA, in the second half of the frame can apply an AC signal is not selected four pixels, it becomes possible to drive the liquid crystal .

【００６２】このように、本発明の駆動によると非常に
簡単な、パルス信号をデータ線および一対の走査線に加
えるだけで、液晶表示を行える。本実施例においては、
走査する側をＹ線として、走査を行ったが特にこの構成
に限定されることはなく、Ｘ線側を走査する側とするこ
とも可能である。また、データ信号をランダムに各デー
タ線に印加して、画素をランダムに選択してゆくことも
可能である。その他、ここに記載されていないことは実
施例１、２に記されたことと同様である。As described above, according to the driving of the present invention, a very simple pulse signal can be applied to a data line and a pair of scanning lines to perform a liquid crystal display. In this embodiment,
Scanning was performed using the Y-line as the scanning side, but the present invention is not particularly limited to this configuration, and the scanning side may be the X-ray side. Further, it is also possible to apply a data signal to each data line at random and select pixels at random. In addition, what is not described here is the same as that described in Examples 1 and 2.

【００６３】[0063]

【発明の効果】以上説明したように本発明の駆動法によ
り、液晶電位をフロ−ティングとしないため、安定した
表示を行うことができる。また、アクティブ素子として
のＣ／ＴＦＴの駆動能力が高いため、動作マ−ジンを拡
大でき、さらに周辺の駆動回路をより簡単にすることが
可能で表示装置の小型化、製造コストの低減に効果があ
る。また、３本の信号線と対向電極に非常に単純な信号
で高い駆動能力を発揮することができる。As described above, according to the driving method of the present invention, since the liquid crystal potential is not floating, a stable display can be performed. Also, since the driving capability of the C / TFT as the active element is high, the operation margin can be expanded, and the peripheral driving circuit can be made simpler, so that the display device can be downsized and the manufacturing cost can be reduced. There is. Further, a high driving capability can be exhibited with very simple signals to the three signal lines and the counter electrode.

【００６４】不良ＴＦＴが一部にあっても同相出力であ
るためその補償をある程度行うことができる。Even if some of the defective TFTs are in-phase output, it can be compensated to some extent.

【００６５】さらに、液晶材料を電気分解させないため
に液晶の駆動としては必須の交流化信号駆動をＣ／ＴＦ
Ｔのゲイト信号線に加える信号の論理を反転させ、対向
電極に印加するオフセット電圧の極性を反転するという
簡単なことで達成できた。Further, in order to prevent the liquid crystal material from being electrolyzed, an AC signal driving which is indispensable for driving the liquid crystal is performed by C / TF.
This was achieved simply by inverting the logic of the signal applied to the T gate signal line and inverting the polarity of the offset voltage applied to the opposing electrode.

【００６６】また、第３の信号線の信号の電圧を任意に
変化するとそれに従って液晶に実際に加わる電位差を変
化することができる。これにより階調表示を行うことが
できる。特に液晶駆動のしきい値が明確でないもの、す
なわちスレッショルドがなだらかな分散型液晶等には特
によく適した駆動法で十分な階調表示を行うことができ
る。また、その他の階調方法として、１つの表示画面に
対して、複数フレームの駆動信号を液晶に印加すること
により１画面を表示する場合は特定の画素に加える選択
信号を全フレーム数より減らすことにより、容易に階調
表示を行うことができる。Further, the voltage of the signal of the third signal line is arbitrarily set.
Changes Then change the potential difference actually applied to the liquid crystal in accordance with it
It can be of. Thereby, gradation display can be performed. In particular, when the threshold value for driving the liquid crystal is not clear, that is, for a dispersion type liquid crystal having a gentle threshold, a sufficient gradation display can be performed by a driving method particularly well suited. As another gradation method, when one screen is displayed by applying drive signals of a plurality of frames to the liquid crystal for one display screen, the number of selection signals applied to a specific pixel is reduced from the total number of frames. Thus, gradation display can be easily performed.

【００６７】本発明における表示媒体としては、透過型
の液晶表示装置または反射型の液晶表示装置として用い
得る。また使用可能な液晶材料としては前述のＴＮ液
晶、ＦＬＣ液晶、分散型液晶、ポリマ型液晶を用い得
る。 またゲストホスト型、誘電異方性型のネマチック
液晶にイオン性ド−パントを添加して電界を印加するこ
とによってネマチック液晶とし、コレステリック液晶と
の混合体に電界を印加して、ネマチック相とコレステリ
ック相との間で相変化を生じさせ、透明ないし白濁の表
示を実現する相転移液晶を用いることもできる。また液
晶以外では、例えば染料で着色した有機溶媒中にこれと
色の異なる顔料粒子を分散させたいわゆる電気泳動表示
用分散系を用いることもできることを付記する。The display medium of the present invention can be used as a transmission type liquid crystal display device or a reflection type liquid crystal display device. Examples of usable liquid crystal material before mentioned the TN liquid crystal, FLC liquid crystal, dispersed liquid crystal, it may be used a polymer liquid crystal. In addition, a nematic liquid crystal is obtained by adding an ionic dopant to a guest-host type or dielectric anisotropic type nematic liquid crystal and applying an electric field to the nematic liquid crystal, and applying an electric field to a mixture of the cholesteric liquid crystal and the nematic phase to form a cholesteric liquid crystal. A phase change liquid crystal which causes a phase change between the phases and realizes a transparent or opaque display can also be used. In addition to the liquid crystal, for example, a so-called electrophoretic display dispersion system in which pigment particles having different colors are dispersed in an organic solvent colored with a dye can be used.

【００６８】本発明において、表示媒体として液晶を用
いた時、Ｃ／ＴＦＴの出力は液晶電位となる。また液晶
以外の媒体を用いることもあるため、その場合にはＣ／
ＴＦＴの出力電圧と置き換えればよい。In the present invention, when a liquid crystal is used as a display medium, the output of the C / TFT is a liquid crystal potential. In some cases, a medium other than liquid crystal is used.
What is necessary is just to replace with the output voltage of the TFT.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の駆動波形を示す。FIG. 1 shows a driving waveform of the present invention.

【図２】相補型ＴＦＴを用いたアクティブ型表示装置の
回路図を示す。FIG. 2 is a circuit diagram of an active display device using complementary TFTs.

【図３】相補型ＴＦＴを用いたアクティブ型表示装置の
回路図を示す。FIG. 3 is a circuit diagram of an active display device using complementary TFTs.

【図４】相補型ＴＦＴを用いたアクティブ型表示装置の
回路図を示す。FIG. 4 is a circuit diagram of an active display device using complementary TFTs.

【図５】従来のアクティブ型液晶装置の回路図を示す。FIG. 5 shows a circuit diagram of a conventional active liquid crystal device.

【図６】図２に対応した液晶表示装置の一方の基板の平
面図を示す。6 is a plan view of one substrate of the liquid crystal display device corresponding to FIG.

【図７】図３に対応した液晶表示装置の一方の基板の平
面図を示す。7 is a plan view of one substrate of the liquid crystal display device corresponding to FIG.

【図８】図４に対応した液晶表示装置の一方の基板の平
面図を示す。8 is a plan view of one substrate of the liquid crystal display device corresponding to FIG.

【図９】相補型ＴＦＴを用いた４×４アクティブ型液晶
装置の回路図を示す。FIG. 9 is a circuit diagram of a 4 × 4 active liquid crystal device using complementary TFTs.

【図１０】本発明の駆動信号波形とそのタイミングチャ
ートの一例を示す。FIG. 10 shows an example of a drive signal waveform of the present invention and a timing chart thereof.

【図１１】本発明の駆動信号波形とそのタイミングチャ
ートの一例を示す。FIG. 11 shows an example of a drive signal waveform of the present invention and a timing chart thereof.

【図１２】本発明の駆動信号波形とそのタイミングチャ
ートの一例を示す。FIG. 12 shows an example of a drive signal waveform of the present invention and a timing chart thereof.

【図１３】本発明で使用したＣ／ＴＦＴの作製工程図を
示す。FIG. 13 shows a manufacturing process diagram of the C / TFT used in the present invention.

【符号の説明】 〜・・・フォトマスクを用いたプロセス １、２・・・周辺回路 ３、４・・・第３の信号線 ５、６・・・第１の信号線 ７、８・・・第２の信号線 １３・・・・ＮＴＦＴ １６・・・・対抗電極 １７・・・・画素電極 ２２・・・・ＰＴＦＴ ２３・・・・画素[Explanation of reference numerals] ... Process using photomask 1, 2 ... Peripheral circuit 3, 4 ... Third signal line 5, 6 ... First signal line 7, 8, ... .. Second signal line 13... NTFT 16... Counter electrode 17... Pixel electrode 22... PTFT 23.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−144297（ＪＰ，Ａ) 特開 平１−179993（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/136 500 G02F 1/133 550 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-53-144297 (JP, A) JP-A-1-1799993 (JP, A) (58) Fields investigated (Int. Cl. ⁷ , DB name) G02F 1/136 500 G02F 1/133 550

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】Ｎチャネル型薄膜トランジスタおよびＰチ
ャネル型薄膜トランジスタからなる相補型のトランジス
タと、 前記Ｐチャネル型薄膜トランジスタのソース又はドレイ
ンに電気的に接続された第１の信号線と、 前記Ｎチャネル型薄膜トランジスタのソース又はドレイ
ンに電気的に接続された第２の信号線と、 前記Ｎチャネル型薄膜トランジスタおよびＰチャネル型
薄膜トランジスタのゲイト電極に電気的に接続された第
３の信号線と、 前記Ｎチャネル型薄膜トランジスタおよびＰチャネル型
薄膜トランジスタのドレイン又はソースに電気的に接続
されている画素電極とを有する表示装置の駆動方法にお
いて、 前記第３の信号線に加えるオン信号は、前記第１および
第２の信号線にオン信号を同時に加えている期間に加え
られ、当該第３の信号線に加えるオン信号の電圧を変化
させることによって前記相補型のトランジスタの出力電
圧が変化することを利用して階調表示することを特徴と
する表示装置の駆動方法。A complementary transistor comprising an n-channel thin film transistor and a p-channel thin film transistor; a first signal line electrically connected to a source or a drain of the p-channel thin film transistor; A second signal line electrically connected to a source or a drain of the N-channel thin film transistor; a third signal line electrically connected to gate electrodes of the N-channel thin film transistor and the P-channel thin film transistor; And a pixel electrode electrically connected to a drain or a source of a P-channel type thin film transistor, wherein an ON signal applied to the third signal line is the first signal line and the second signal line. During the period when the ON signal is simultaneously applied to the The driving method of a display device characterized by using gray scale display that the output voltage of the transistors of the complementary changes by varying the voltage of the on-signal applied to the third signal line. 【請求項２】Ｎチャネル型薄膜トランジスタおよびＰチ
ャネル型薄膜トランジスタからなる相補型のトランジス
タと、 前記Ｐチャネル型薄膜トランジスタのソース又はドレイ
ンに電気的に接続された第１の走査線と、 前記Ｎチャネル型薄膜トランジスタのソース又はドレイ
ンに電気的に接続された第２の走査線と、 前記Ｎチャネル型薄膜トランジスタおよびＰチャネル型
薄膜トランジスタのゲイト電極に電気的に接続されたデ
ータ線と、 前記Ｎチャネル型薄膜トランジスタおよびＰチャネル型
薄膜トランジスタのドレイン又はソースに電気的に接続
されている画素電極とを有する表示装置の駆動方法にお
いて、 前記データ線に加えるオン信号は、前記第１および第２
の走査線にオン信号を同時に加えている期間に加えら
れ、当該データ線に加えるオン信号の電圧を変化させる
ことによって前記相補型のトランジスタの出力電圧が変
化することを利用して階調表示することを特徴とする表
示装置の駆動方法。2. A complementary transistor comprising an N-channel thin film transistor and a P-channel thin film transistor; a first scanning line electrically connected to a source or a drain of the P-channel thin film transistor; A second scanning line electrically connected to a source or a drain of the N-channel thin film transistor; a data line electrically connected to gate electrodes of the N-channel thin film transistor and the P-channel thin film transistor; A driving method of a display device having a pixel electrode electrically connected to a drain or a source of a type thin film transistor, wherein an ON signal applied to the data line includes the first and second signals.
Of added during a period in which an ON signal is applied simultaneously to the scan line, use to gradation display that the output voltage of the transistors of the complementary changes by varying the voltage of the on-signal applied to the data line A method for driving a display device. 【請求項３】請求項１または２において、 前記表示装置は、前記相補型のトランジスタを２つ有す
る画素を有することを特徴とする表示装置の駆動方法。3. The method for driving a display device according to claim 1, wherein the display device includes a pixel having two of the complementary transistors. 【請求項４】請求項１または２において、 前記表示装置は、前記相補型のトランジスタおよび前記
画素電極をそれぞれ２つ有する画素を有することを特徴
とする表示装置の駆動方法。4. The method for driving a display device according to claim 1, wherein the display device includes a pixel having two each of the complementary transistor and the pixel electrode.