JP3270392B2 - 活線挿抜保護方式 - Google Patents
活線挿抜保護方式Info
- Publication number
- JP3270392B2 JP3270392B2 JP09136598A JP9136598A JP3270392B2 JP 3270392 B2 JP3270392 B2 JP 3270392B2 JP 09136598 A JP09136598 A JP 09136598A JP 9136598 A JP9136598 A JP 9136598A JP 3270392 B2 JP3270392 B2 JP 3270392B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- electronic circuit
- reset signal
- bus access
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、活線挿抜保護方式
に関し、特に複数の電子回路パッケージがコネクタによ
りバックボードに装着される情報処理装置において、挿
抜検出,保護回路を簡素化した活線挿抜保護方式に関す
る。
に関し、特に複数の電子回路パッケージがコネクタによ
りバックボードに装着される情報処理装置において、挿
抜検出,保護回路を簡素化した活線挿抜保護方式に関す
る。
【0002】
【従来の技術】複数の電子回路パッケージがコネクタに
よりバックボードに装着される情報処理装置において、
電源を落さない状態で電子回路パッケージの挿抜を行う
活線挿抜保護方式の従来の技術としては、例えば、図6
に示すような方式(以下、第1の従来の技術と記す)が
ある。
よりバックボードに装着される情報処理装置において、
電源を落さない状態で電子回路パッケージの挿抜を行う
活線挿抜保護方式の従来の技術としては、例えば、図6
に示すような方式(以下、第1の従来の技術と記す)が
ある。
【0003】図6は、第1の従来の技術の構成を示すブ
ロック図であり、電子回路パッケージ301〜30n
は、マザーボード等のバックボード40に設けられたバ
ス(双方向信号線)にコネクタ接続されており、各電子回
路パッケージ301〜30nはバス制御部31を備えて
いる。。
ロック図であり、電子回路パッケージ301〜30n
は、マザーボード等のバックボード40に設けられたバ
ス(双方向信号線)にコネクタ接続されており、各電子回
路パッケージ301〜30nはバス制御部31を備えて
いる。。
【0004】そして、任意の電子回路パッケージ301
〜30nを挿抜する場合は、予め保守員が情報処理装置
に設けられたスイッチにより、または端末装置からの入
力により診断制御部32に対してリペア開始指示を行
う。診断制御部32は、リペア開始指示を受けると、バ
スに接続される全電子回路パッケージ301〜30nに
対してバスアクセス抑止信号を出力し、各電子回路パッ
ケージ301〜30nはバスへのアクセスを停止する。
〜30nを挿抜する場合は、予め保守員が情報処理装置
に設けられたスイッチにより、または端末装置からの入
力により診断制御部32に対してリペア開始指示を行
う。診断制御部32は、リペア開始指示を受けると、バ
スに接続される全電子回路パッケージ301〜30nに
対してバスアクセス抑止信号を出力し、各電子回路パッ
ケージ301〜30nはバスへのアクセスを停止する。
【0005】一方、電源モジュール33は、診断制御部
32の指示によりリペア対象の電子回路パッケージ30
1への電確信号S1をオフして、リペア対象の電子回路
パッケージ301挿抜過程での誤動作を強制的に抑止す
る。この間に、リペア対象電子回路パッケージ301の
抜去あるいは挿入を行い、リペアが終了すると再度前記
スイッチにより、または端末装置からの入力によりリペ
ア終了指示を診断制御部32に対して行い、その結果、
バスアクセス抑止信号が解除され、電確信号がオンにさ
れることにより誤動作を防止していた。
32の指示によりリペア対象の電子回路パッケージ30
1への電確信号S1をオフして、リペア対象の電子回路
パッケージ301挿抜過程での誤動作を強制的に抑止す
る。この間に、リペア対象電子回路パッケージ301の
抜去あるいは挿入を行い、リペアが終了すると再度前記
スイッチにより、または端末装置からの入力によりリペ
ア終了指示を診断制御部32に対して行い、その結果、
バスアクセス抑止信号が解除され、電確信号がオンにさ
れることにより誤動作を防止していた。
【0006】次に、他の従来の技術(以下、第2の従来
の技術と記す)について図7および図8を用いて説明す
る。図7は、第2の従来の技術の構成を示すブロック図
であり、図8は、第2の従来の技術におけるコネクタピ
ンの詳細を示す図である。
の技術と記す)について図7および図8を用いて説明す
る。図7は、第2の従来の技術の構成を示すブロック図
であり、図8は、第2の従来の技術におけるコネクタピ
ンの詳細を示す図である。
【0007】この方式においては、図8に示すように、
バックボード41のコネクタに対して挿抜方向のピンの
長さを変え、電子回路パッケージ501〜50nとの接
続にシーケンスを持たせている。そして、各信号に時間
差を与え、その時間差を検出する時間差検出回路と、時
間差検出回路の出力を基にバスアクセス抑止信号を生成
するバスアクセス抑止信号生成回路とを診断制御部51
に備え、バスアクセス抑止信号をバスに接続される全電
子回路パッケージ501〜50nに送信している。
バックボード41のコネクタに対して挿抜方向のピンの
長さを変え、電子回路パッケージ501〜50nとの接
続にシーケンスを持たせている。そして、各信号に時間
差を与え、その時間差を検出する時間差検出回路と、時
間差検出回路の出力を基にバスアクセス抑止信号を生成
するバスアクセス抑止信号生成回路とを診断制御部51
に備え、バスアクセス抑止信号をバスに接続される全電
子回路パッケージ501〜50nに送信している。
【0008】一方、各電子回路パッケージ501〜50
nには、ある一定の電源電圧を検知して一定時間のリセ
ット信号を出力するようなリセット信号生成回路を設
け、リペア対象の電子回路パッケージをリセットするこ
とにより、挿抜時のノイズによる誤動作を防止してい
た。
nには、ある一定の電源電圧を検知して一定時間のリセ
ット信号を出力するようなリセット信号生成回路を設
け、リペア対象の電子回路パッケージをリセットするこ
とにより、挿抜時のノイズによる誤動作を防止してい
た。
【0009】さらに、他の従来の技術(以下、第3の従
来の技術と記す)として、特開平4−107614号公
報の活線挿抜保護方式には、システム制御パッケージが
各電子回路パッケージから挿抜信号を受け、CPUの制
御バスアクセスを禁止するとともに全パッケージに対し
て制御バスからの制御命令を無視させる信号を送ること
が記載されている。
来の技術と記す)として、特開平4−107614号公
報の活線挿抜保護方式には、システム制御パッケージが
各電子回路パッケージから挿抜信号を受け、CPUの制
御バスアクセスを禁止するとともに全パッケージに対し
て制御バスからの制御命令を無視させる信号を送ること
が記載されている。
【0010】
【発明が解決しようとする課題】上述した第1の従来の
技術においては、次のような問題がある。
技術においては、次のような問題がある。
【0011】第1の問題点は、保守員からのリペア開始
/終了指示を受けてバスアクセスを抑止するための診断
制御部や、電確信号を生成する電源モジュールを必要と
するため、コストが増大してしまうことである。
/終了指示を受けてバスアクセスを抑止するための診断
制御部や、電確信号を生成する電源モジュールを必要と
するため、コストが増大してしまうことである。
【0012】第2の問題点は、パッケージの挿抜作業以
外にも保守員の作業が介入するため手順のミスによる誤
動作の発生率が高いということである。
外にも保守員の作業が介入するため手順のミスによる誤
動作の発生率が高いということである。
【0013】第3の問題点は、バスを停止させる時間が
長いため処理中断時間が長く、該情報処理装置を業務等
に使用している場合、業務に支障を来す可能性があると
いうことである。
長いため処理中断時間が長く、該情報処理装置を業務等
に使用している場合、業務に支障を来す可能性があると
いうことである。
【0014】また、第2の従来の技術においては、次の
ような問題がある。
ような問題がある。
【0015】第1の問題点は、診断制御部のパッケージ
に、全電子回路パッケージ分の時間差検出回路とバスア
クセス抑止信号生成回路とを設け、各電子回路パッケー
ジに、挿入時のリセットを行うための電圧検知型リセッ
ト信号生成回路等の複雑な回路や部品を設け、しかも多
くのピン数を必要とするためコストがかかるということ
である。
に、全電子回路パッケージ分の時間差検出回路とバスア
クセス抑止信号生成回路とを設け、各電子回路パッケー
ジに、挿入時のリセットを行うための電圧検知型リセッ
ト信号生成回路等の複雑な回路や部品を設け、しかも多
くのピン数を必要とするためコストがかかるということ
である。
【0016】第2の問題点は、装置全体の電源電圧変動
を抑える目的で、挿抜中のパッケージに電源ピンが挿入
された状態で該パッケージの電流の過渡期が終了した後
に信号ピンを挿入するようなオンラインリペア方式のケ
ースでは、この従来技術のリセット回路では電源立上り
後の一定時間しかリセット信号が出ないため、信号ピン
挿入時には既にリセット信号が出ておらず、信号線に生
じたチャタリングノイズにより該パッケージが誤動作を
してしまうということである。
を抑える目的で、挿抜中のパッケージに電源ピンが挿入
された状態で該パッケージの電流の過渡期が終了した後
に信号ピンを挿入するようなオンラインリペア方式のケ
ースでは、この従来技術のリセット回路では電源立上り
後の一定時間しかリセット信号が出ないため、信号ピン
挿入時には既にリセット信号が出ておらず、信号線に生
じたチャタリングノイズにより該パッケージが誤動作を
してしまうということである。
【0017】また、第3の従来の技術においては、挿抜
時にCPUの制御バスアクセスを禁止するとともに全パ
ッケージに対して制御バスからの制御命令を無視させる
ために、専用のシステム制御パッケージを備えており、
コストがかかるとともに、システム制御パッケージが故
障したときにはシステムを制御できないという問題があ
る。
時にCPUの制御バスアクセスを禁止するとともに全パ
ッケージに対して制御バスからの制御命令を無視させる
ために、専用のシステム制御パッケージを備えており、
コストがかかるとともに、システム制御パッケージが故
障したときにはシステムを制御できないという問題があ
る。
【0018】本発明は、以上の問題点を解決する活線挿
抜保護方式を提供することを目的とする。
抜保護方式を提供することを目的とする。
【0019】
【0020】
【課題を解決するための手段】 本発明の第1の活線挿抜
保護方式は、複数の電子回路パッケージがコネクタによ
りバックボードに装着される情報処理装置の活線挿抜保
護方式であって、各電子回路パッケージが挿抜中である
ことを示すリセット信号を入力とし、前記リセット信号
により少なくともいずれかの電子回路パッケージが挿抜
中であった場合に、バスアクセスを禁止するバスアクセ
ス抑止信号を全ての電子回路パッケージに対して送出す
るOR回路を前記バックボードに有することを特徴とす
る。
保護方式は、複数の電子回路パッケージがコネクタによ
りバックボードに装着される情報処理装置の活線挿抜保
護方式であって、各電子回路パッケージが挿抜中である
ことを示すリセット信号を入力とし、前記リセット信号
により少なくともいずれかの電子回路パッケージが挿抜
中であった場合に、バスアクセスを禁止するバスアクセ
ス抑止信号を全ての電子回路パッケージに対して送出す
るOR回路を前記バックボードに有することを特徴とす
る。
【0021】
【0022】本発明の第2の活線挿抜保護方式は、複数
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
地気ピン,電源ピン/リセットピン/バスアクセス抑止
ピン,信号ピン,挿入状態検出ピンの順に長い4種類の
長さのピンを備えたコネクタと、挿抜時における前記電
源ピンと前記挿入状態検出ピンとの挿抜時間差の間、自
パッケージを初期状態にリセットし続けるとともに、前
記リセットピンを介して前記バックボードにリセット信
号を送る電子回路パッケージと、前記リセット信号を入
力とするOR回路を備え、少なくともいずれかの電子回
路パッケージが挿抜中であった場合に、バスアクセスを
禁止するバスアクセス抑止信号を全ての電子回路パッケ
ージに対して前記バスアクセス抑止ピンを介して送出す
るバックボードとを有することを特徴とする。
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
地気ピン,電源ピン/リセットピン/バスアクセス抑止
ピン,信号ピン,挿入状態検出ピンの順に長い4種類の
長さのピンを備えたコネクタと、挿抜時における前記電
源ピンと前記挿入状態検出ピンとの挿抜時間差の間、自
パッケージを初期状態にリセットし続けるとともに、前
記リセットピンを介して前記バックボードにリセット信
号を送る電子回路パッケージと、前記リセット信号を入
力とするOR回路を備え、少なくともいずれかの電子回
路パッケージが挿抜中であった場合に、バスアクセスを
禁止するバスアクセス抑止信号を全ての電子回路パッケ
ージに対して前記バスアクセス抑止ピンを介して送出す
るバックボードとを有することを特徴とする。
【0023】本発明の第3の活線挿抜保護方式は、複数
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
地気ピン,電源ピン,リセットピン/バスアクセス抑止
ピン,信号ピン,挿入状態検出ピンの順に長い5種類の
長さのピンを備えたコネクタと、 挿抜時における前記電
源ピンと前記挿入状態検出ピンとの挿抜時間差の間、自
パッケージを初期状態にリセットし続けるとともに、前
記リセットピンを介して前記バックボードにリセット信
号を送る電子回路パッケージと、 前記リセット信号を入
力とするOR回路を備え、少なくともいずれかの電子回
路パッケージが挿抜中であった場合に、バスアクセスを
禁止するバスアクセス抑止信号を全ての電子回路パッケ
ージに対して前記バスアクセス抑止ピンを介して送出す
るバックボードとを有することを特徴とする。
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
地気ピン,電源ピン,リセットピン/バスアクセス抑止
ピン,信号ピン,挿入状態検出ピンの順に長い5種類の
長さのピンを備えたコネクタと、 挿抜時における前記電
源ピンと前記挿入状態検出ピンとの挿抜時間差の間、自
パッケージを初期状態にリセットし続けるとともに、前
記リセットピンを介して前記バックボードにリセット信
号を送る電子回路パッケージと、 前記リセット信号を入
力とするOR回路を備え、少なくともいずれかの電子回
路パッケージが挿抜中であった場合に、バスアクセスを
禁止するバスアクセス抑止信号を全ての電子回路パッケ
ージに対して前記バスアクセス抑止ピンを介して送出す
るバックボードとを有することを特徴とする。
【0024】本発明の第4の活線挿抜保護方式は、本発
明の第2または第3の活線挿抜保護方式において、前記
電子回路パッケージにおけるリセット信号の生成は、前
記挿入状態検出ピンを介して前記バックボードからの地
気を入力とし、前記入力に並列に抵抗でプルアップされ
たシュミットトリガバッファを備えたリセット信号生成
部によって行い、挿抜時における前記電源ピンと前記挿
入状態検出ピンとの挿抜時間差の間、前記リセット信号
をハイレベルに生成することを特徴とする。
明の第2または第3の活線挿抜保護方式において、前記
電子回路パッケージにおけるリセット信号の生成は、前
記挿入状態検出ピンを介して前記バックボードからの地
気を入力とし、前記入力に並列に抵抗でプルアップされ
たシュミットトリガバッファを備えたリセット信号生成
部によって行い、挿抜時における前記電源ピンと前記挿
入状態検出ピンとの挿抜時間差の間、前記リセット信号
をハイレベルに生成することを特徴とする。
【0025】本発明の第5の活線挿抜保護方式は、本発
明の第2または第3の活線挿抜保護方式において、前記
電子回路パッケージにおけるリセット信号の生成は、前
記挿入状態検出ピンを介して前記バックボードからの電
源を入力とし、前記入力に並列に抵抗でプルダウンされ
たシュミットトリガバッファを備えたリセット信号生成
部によって行い、挿抜時における前記電源ピンと前記挿
入状態検出ピンとの挿抜時間差の間、前記リセット信号
をロウレベルに生成することを特徴とする。
明の第2または第3の活線挿抜保護方式において、前記
電子回路パッケージにおけるリセット信号の生成は、前
記挿入状態検出ピンを介して前記バックボードからの電
源を入力とし、前記入力に並列に抵抗でプルダウンされ
たシュミットトリガバッファを備えたリセット信号生成
部によって行い、挿抜時における前記電源ピンと前記挿
入状態検出ピンとの挿抜時間差の間、前記リセット信号
をロウレベルに生成することを特徴とする。
【0026】本発明の第6の活線挿抜保護方式は、複数
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
前記電子回路パッケージは、自パッケージの挿抜を前記
コネクタの特定ピン間の長さの差により検出してリセッ
ト信号を生成し、前記リセット信号により自パッケージ
を初期状態にリセットし続けるとともに前記バックボー
ドに送出するリセット信号生成部と、前記バックボード
からバスアクセス抑止信号を受けてバスに対するアクセ
ス動作を抑止するバス制御部とを有し、前記バックボー
ドは、前記バスと、前記電子回路パッケージから送られ
るリセット信号を入力とし、少なくともいずれかの電子
回路パッケージから前記リセット信号受けた場合に全て
の電子回路パッケージに対してバスアクセス抑止信号を
送出するOR回路を有することを特徴とする。
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
前記電子回路パッケージは、自パッケージの挿抜を前記
コネクタの特定ピン間の長さの差により検出してリセッ
ト信号を生成し、前記リセット信号により自パッケージ
を初期状態にリセットし続けるとともに前記バックボー
ドに送出するリセット信号生成部と、前記バックボード
からバスアクセス抑止信号を受けてバスに対するアクセ
ス動作を抑止するバス制御部とを有し、前記バックボー
ドは、前記バスと、前記電子回路パッケージから送られ
るリセット信号を入力とし、少なくともいずれかの電子
回路パッケージから前記リセット信号受けた場合に全て
の電子回路パッケージに対してバスアクセス抑止信号を
送出するOR回路を有することを特徴とする。
【0027】本発明の第7の活線挿抜保護方式は、本発
明の第2〜第6のいずれかの活線挿抜保護方式におい
て、前記バックボードにおけるバスアクセス抑止信号の
生成は、各電子回路パッケージからの前記リセット信号
を入力とし、さらに前記入力のそれぞれに抵抗でプルダ
ウンされた回路を並列に接続し、前記リセット信号のい
ずれかがハイレベルのときに、出力であるバスアクセス
抑止信号をハイまたはロウレベルとするOR回路によっ
て行うことを特徴とする。
明の第2〜第6のいずれかの活線挿抜保護方式におい
て、前記バックボードにおけるバスアクセス抑止信号の
生成は、各電子回路パッケージからの前記リセット信号
を入力とし、さらに前記入力のそれぞれに抵抗でプルダ
ウンされた回路を並列に接続し、前記リセット信号のい
ずれかがハイレベルのときに、出力であるバスアクセス
抑止信号をハイまたはロウレベルとするOR回路によっ
て行うことを特徴とする。
【0028】本発明の第8の活線挿抜保護方式は、本発
明の第2〜第6のいずれかの活線挿抜保護方式におい
て、前記バックボードにおけるバスアクセス抑止信号の
生成は、各電子回路パッケージからの前記リセット信号
を入力とし、さらに前記入力のそれぞれに抵抗でプルア
ップされた回路を並列に接続し、前記リセット信号のい
ずれかがロウレベルのときに、出力であるバスアクセス
抑止信号をロウまたはハイレベルとするAND回路によ
って行うことを特徴とする。
明の第2〜第6のいずれかの活線挿抜保護方式におい
て、前記バックボードにおけるバスアクセス抑止信号の
生成は、各電子回路パッケージからの前記リセット信号
を入力とし、さらに前記入力のそれぞれに抵抗でプルア
ップされた回路を並列に接続し、前記リセット信号のい
ずれかがロウレベルのときに、出力であるバスアクセス
抑止信号をロウまたはハイレベルとするAND回路によ
って行うことを特徴とする。
【0029】本発明の第9の活線挿抜保護方式は、複数
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
前記コネクタは、地気ピン,電源ピン/バスアクセス制
御ピン,信号ピン,挿入状態検出ピンの順に長い4種類
の長さのピンを有し、前記電子回路パッケージは、前記
挿入状態検出ピンを介して前記バックボードからの地気
を入力とし、さらに前記入力に並列に抵抗でプルアップ
されたシュミットトリガバッファを備え、挿抜時におけ
る前記電源ピンと前記挿入状態検出ピンとの挿抜時間差
の間、前記シュミットトリガバッファの出力としてハイ
レベルのリセット信号を生成して自パッケージを初期状
態にリセットし続けるとともに、前記リセット信号をオ
ープンドレインバッファに入力するリセット信号生成部
と、前記バスアクセス制御ピンを介して前記バックボー
ドに前記ハイレベルのリセット信号を送るオープンドレ
インバッファと、前記バスアクセス制御ピンに接続され
前記ハイレベルのリセット信号によりバスアクセスを禁
止するバス制御部とを有し、前記バックボードは、全て
の電子回路パッケージに前記バスアクセス制御ピンを介
して接続されるプルアップされたオープンドレインバス
を有することを特徴とする。
の電子回路パッケージがコネクタによりバックボードに
装着される情報処理装置の活線挿抜保護方式であって、
前記コネクタは、地気ピン,電源ピン/バスアクセス制
御ピン,信号ピン,挿入状態検出ピンの順に長い4種類
の長さのピンを有し、前記電子回路パッケージは、前記
挿入状態検出ピンを介して前記バックボードからの地気
を入力とし、さらに前記入力に並列に抵抗でプルアップ
されたシュミットトリガバッファを備え、挿抜時におけ
る前記電源ピンと前記挿入状態検出ピンとの挿抜時間差
の間、前記シュミットトリガバッファの出力としてハイ
レベルのリセット信号を生成して自パッケージを初期状
態にリセットし続けるとともに、前記リセット信号をオ
ープンドレインバッファに入力するリセット信号生成部
と、前記バスアクセス制御ピンを介して前記バックボー
ドに前記ハイレベルのリセット信号を送るオープンドレ
インバッファと、前記バスアクセス制御ピンに接続され
前記ハイレベルのリセット信号によりバスアクセスを禁
止するバス制御部とを有し、前記バックボードは、全て
の電子回路パッケージに前記バスアクセス制御ピンを介
して接続されるプルアップされたオープンドレインバス
を有することを特徴とする。
【0030】
【発明の実施の形態】本発明の実施の形態について図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【0031】図1は、本発明の一実施の形態の構成を示
すブロック図であり、図2は、コネクタピンの詳細を示
す図である。
すブロック図であり、図2は、コネクタピンの詳細を示
す図である。
【0032】図1を参照すると、バックボード20に
は、電子回路パッケージ101〜10nを論理的に接続
するためのバスが備えられており、このバスと電子回路
パッケージ101〜10nとはコネクタを介して接続さ
れる。コネクタのピン(電極)の長さは、図2に示すよ
うに、4種類の長さに設定されている。
は、電子回路パッケージ101〜10nを論理的に接続
するためのバスが備えられており、このバスと電子回路
パッケージ101〜10nとはコネクタを介して接続さ
れる。コネクタのピン(電極)の長さは、図2に示すよ
うに、4種類の長さに設定されている。
【0033】すなわち、23aは、GND(接地電極)
ピンであり最も長く設定され、23bは、電源を供給す
るVccピンでありGNDピン23aより短く設定され
ている。23c,23dは、Vccピン23bと同等の
長さに設定されたピンであり、各電子回路パッケージの
バスに対するアクセスの抑止を指示する信号の送受信に
使用する。23cは、バスアクセス抑止信号を受信する
バスアクセス抑止ピン,23dは、リセット信号を送信
するリセットピンである。23eは、バスアクセス抑止
ピン23cより短く設定されたピンで、バス信号の送受
信に使用する信号ピンである。23fは、最も短く設定
されたピンで、電子回路パッケージ101〜10nがバ
ックボード20に確実に挿入されたことを検出するため
のパッケージ挿入状態検出ピンである。
ピンであり最も長く設定され、23bは、電源を供給す
るVccピンでありGNDピン23aより短く設定され
ている。23c,23dは、Vccピン23bと同等の
長さに設定されたピンであり、各電子回路パッケージの
バスに対するアクセスの抑止を指示する信号の送受信に
使用する。23cは、バスアクセス抑止信号を受信する
バスアクセス抑止ピン,23dは、リセット信号を送信
するリセットピンである。23eは、バスアクセス抑止
ピン23cより短く設定されたピンで、バス信号の送受
信に使用する信号ピンである。23fは、最も短く設定
されたピンで、電子回路パッケージ101〜10nがバ
ックボード20に確実に挿入されたことを検出するため
のパッケージ挿入状態検出ピンである。
【0034】リセットピン23dは、電子回路パッケー
ジ101〜10nにそれぞれ対応した抵抗211〜21
nでプルダウンされ、OR回路22でOR論理が取られ
る。そして、OR回路22の出力が全電子回路パッケー
ジ101〜10nに対してバスアクセス抑止ピン23c
を介して分配される。ここで、抵抗211〜21nによ
るプルダウンは、バスアクセス抑止ピン23cがオープ
ン状態時、つまり該電子回路パッケージが未挿入時にO
R回路22の入力をロウレベルに保証するためのもので
ある。
ジ101〜10nにそれぞれ対応した抵抗211〜21
nでプルダウンされ、OR回路22でOR論理が取られ
る。そして、OR回路22の出力が全電子回路パッケー
ジ101〜10nに対してバスアクセス抑止ピン23c
を介して分配される。ここで、抵抗211〜21nによ
るプルダウンは、バスアクセス抑止ピン23cがオープ
ン状態時、つまり該電子回路パッケージが未挿入時にO
R回路22の入力をロウレベルに保証するためのもので
ある。
【0035】電子回路パッケージ101〜10nのリセ
ット信号生成部11は以下のような構成になっている。
ット信号生成部11は以下のような構成になっている。
【0036】パッケージ挿入状態検出ピン23fは、バ
ックボード20上で接地されており、電子回路パッケー
ジ101〜10n上では抵抗15でプルアップされシュ
ミットトリガバッファ12へと入力される。シュミット
トリガバッファ12の出力は、パッケージリセット信号
としてリセット信号生成部11から出力され、該電子回
路パッケージの初期状態へのリセットに使用される。
ックボード20上で接地されており、電子回路パッケー
ジ101〜10n上では抵抗15でプルアップされシュ
ミットトリガバッファ12へと入力される。シュミット
トリガバッファ12の出力は、パッケージリセット信号
としてリセット信号生成部11から出力され、該電子回
路パッケージの初期状態へのリセットに使用される。
【0037】これにより、バックボード20と電子回路
パッケージ101〜10nが、パッケージ挿入状態検出
ピン23fで接続状態時は、パッケージリセット信号は
ロウレベルとなり、パッケージ挿入状態検出ピン23f
が未接続状態、かつ、Vccピン23bが接続状態の時
はハイレベルとなる。
パッケージ101〜10nが、パッケージ挿入状態検出
ピン23fで接続状態時は、パッケージリセット信号は
ロウレベルとなり、パッケージ挿入状態検出ピン23f
が未接続状態、かつ、Vccピン23bが接続状態の時
はハイレベルとなる。
【0038】また、シュミットトリガバッファ12の出
力は、リセットピン23dを介してパックパネル20に
出力される。シュミットトリガバッファ12は、パッケ
ージ挿入状態検出ピン23fの接続/切離時に信号線に
生じるチャタリングノイズを除去するためのものであ
る。
力は、リセットピン23dを介してパックパネル20に
出力される。シュミットトリガバッファ12は、パッケ
ージ挿入状態検出ピン23fの接続/切離時に信号線に
生じるチャタリングノイズを除去するためのものであ
る。
【0039】電子回路パッケージ101〜10nのパッ
ケージリセット信号生成部11以外の部分は以下のよう
な構成になっている。
ケージリセット信号生成部11以外の部分は以下のよう
な構成になっている。
【0040】バスアクセス抑止ピン23cは、シュミッ
トトリガバッファ13に入力され、その出力信号である
バスアクセス抑止信号はバス制御部14に入力される。
バス制御部14は、バスに対するデータの入出力制御を
行っているものであり、バスアクセス抑止信号がハイレ
ベルの間はバスに対するアクセス動作を抑止する機能を
有する。シュミットトリガバッファ13は、バスアクセ
ス抑止ピン23cの接続/切離時に信号線に生じるチャ
タリングノイズを除去するためのものである。
トトリガバッファ13に入力され、その出力信号である
バスアクセス抑止信号はバス制御部14に入力される。
バス制御部14は、バスに対するデータの入出力制御を
行っているものであり、バスアクセス抑止信号がハイレ
ベルの間はバスに対するアクセス動作を抑止する機能を
有する。シュミットトリガバッファ13は、バスアクセ
ス抑止ピン23cの接続/切離時に信号線に生じるチャ
タリングノイズを除去するためのものである。
【0041】次に、本発明の一実施の形態の動作につい
て図1〜図4を用いて詳細に説明する。図3は、電子回
路パッケージ挿入時の動作を示すタイムチャートであ
り、図4は、電子回路パッケージ抜去時の動作を示すタ
イムチャートである。
て図1〜図4を用いて詳細に説明する。図3は、電子回
路パッケージ挿入時の動作を示すタイムチャートであ
り、図4は、電子回路パッケージ抜去時の動作を示すタ
イムチャートである。
【0042】最初に、電子回路パッケージ101〜10
nの内の任意の1電子回路パッケージを挿入する場合に
ついて、図1,図2および図3を用いて説明する。ここ
では、電子回路パッケージ101を挿入する場合につい
て説明する。
nの内の任意の1電子回路パッケージを挿入する場合に
ついて、図1,図2および図3を用いて説明する。ここ
では、電子回路パッケージ101を挿入する場合につい
て説明する。
【0043】まず、コネクタピンがまったく接続されて
いない状態から電子回路パッケージ101を挿入してい
くと、図2に示されるような各コネクタピンの長さの違
いにより、GNDピン23aの後、Vccピン23b,
バスアクセス抑止ピン23cおよびリセットピン23d
がバックボード20と接続される。この状態では、電子
回路パッケージ101に電源が供給されてVccが上昇
し定格値で安定する。
いない状態から電子回路パッケージ101を挿入してい
くと、図2に示されるような各コネクタピンの長さの違
いにより、GNDピン23aの後、Vccピン23b,
バスアクセス抑止ピン23cおよびリセットピン23d
がバックボード20と接続される。この状態では、電子
回路パッケージ101に電源が供給されてVccが上昇
し定格値で安定する。
【0044】Vccの上昇→安定に伴ってシュミットト
リガバッファ12の入力電圧も上昇→安定し、パッケー
ジリセット信号はロウ→ハイレベルとなり、電子回路パ
ッケージ101はリセット中となる。
リガバッファ12の入力電圧も上昇→安定し、パッケー
ジリセット信号はロウ→ハイレベルとなり、電子回路パ
ッケージ101はリセット中となる。
【0045】リセットピン23dの接続時、初期段階に
おいては電子回路パッケージ101〜10nのバスアク
セス抑止ピン23cにはチャタリングノイズが発生する
が、シュミットトリガバッファ13によって除去され
る。そして、挿入電子回路以外の電子回路パッケージ1
02〜10nのシュミットトリガバッファ13の出力は
ロウレベルのままであるが、挿入電子回路パッケージ1
01のパッケージリセット信号がハイレベルとなり、バ
スアクセス抑止ピン23cがハイレベルで安定すると、
電子回路パッケージ102〜10nのシュミットトリガ
バッファ13の出力はハイレベルとなり、図3に示すよ
うに、バスアクセス抑止中となる。
おいては電子回路パッケージ101〜10nのバスアク
セス抑止ピン23cにはチャタリングノイズが発生する
が、シュミットトリガバッファ13によって除去され
る。そして、挿入電子回路以外の電子回路パッケージ1
02〜10nのシュミットトリガバッファ13の出力は
ロウレベルのままであるが、挿入電子回路パッケージ1
01のパッケージリセット信号がハイレベルとなり、バ
スアクセス抑止ピン23cがハイレベルで安定すると、
電子回路パッケージ102〜10nのシュミットトリガ
バッファ13の出力はハイレベルとなり、図3に示すよ
うに、バスアクセス抑止中となる。
【0046】次に、信号ピン23eが接続されると初期
段階においてはバスにチャタリングノイズが発生する
が、このときノイズ発生の時間帯を包括する形で、挿入
電子回路パッケージ101は初期状態にリセットし続け
ており、かつ、全電子回路パッケージ101〜10nは
バスアクセス抑止中であるため、電子回路パッケージ1
01はバスからのノイズにより誤動作するようなことは
なく、また他の電子回路パッケージ102〜10nがバ
スに対して不正なアクセスをすることもない。
段階においてはバスにチャタリングノイズが発生する
が、このときノイズ発生の時間帯を包括する形で、挿入
電子回路パッケージ101は初期状態にリセットし続け
ており、かつ、全電子回路パッケージ101〜10nは
バスアクセス抑止中であるため、電子回路パッケージ1
01はバスからのノイズにより誤動作するようなことは
なく、また他の電子回路パッケージ102〜10nがバ
スに対して不正なアクセスをすることもない。
【0047】最後に、最も短いコネクタピンであるパッ
ケージ挿入状態検出ピン23fが接続されると、初期段
階においては挿入電子回路パッケージ101のシュミッ
トトリガバッファ12の入力にチャタリングノイズが発
生するが、シュミットトリガバッファ12により除去さ
れ、電子回路パッケージ101のパッケージリセット信
号はハイのままである。
ケージ挿入状態検出ピン23fが接続されると、初期段
階においては挿入電子回路パッケージ101のシュミッ
トトリガバッファ12の入力にチャタリングノイズが発
生するが、シュミットトリガバッファ12により除去さ
れ、電子回路パッケージ101のパッケージリセット信
号はハイのままである。
【0048】その後、挿入電子回路パッケージ101の
シュミットトリガバッファ12の入力がロウレベルに確
定すると、パッケージリセット信号はロウレベルとな
り、リセット状態が解除されるとともに、リセットピン
23dを介して全電子回路パッケージ101〜10nの
バスアクセス抑止ピン23c、シュミットトリガバッフ
ァ13出力(バスアクセス抑止信号)もロウレベルとな
り、バスアクセス抑止状態が解除され、電子回路パッケ
ージ101挿入後のバスの動作が可能となる。
シュミットトリガバッファ12の入力がロウレベルに確
定すると、パッケージリセット信号はロウレベルとな
り、リセット状態が解除されるとともに、リセットピン
23dを介して全電子回路パッケージ101〜10nの
バスアクセス抑止ピン23c、シュミットトリガバッフ
ァ13出力(バスアクセス抑止信号)もロウレベルとな
り、バスアクセス抑止状態が解除され、電子回路パッケ
ージ101挿入後のバスの動作が可能となる。
【0049】次に、電子回路パッケージ101〜10n
の内の任意の1電子回路パッケージを抜去する場合につ
いて、図1,図2および図4を用いて説明する。ここで
は、電子回路パッケージ101を抜去する場合について
説明する。
の内の任意の1電子回路パッケージを抜去する場合につ
いて、図1,図2および図4を用いて説明する。ここで
は、電子回路パッケージ101を抜去する場合について
説明する。
【0050】まず、電子回路パッケージ101がバック
ボード20に対して確実に挿入されている状態から抜去
していくと、最初にパッケージ挿入状態検出ピン23f
が切離される。このとき、図4に示すように、初期段階
においては抜去電子回路パッケージ101のシュミット
トリガバッファ12の入力にチャタリングノイズが発生
するが、シュミットトリガバッファ12により除去さ
れ、パッケージリセット信号はロウレベルのままであ
る。その後、シュミットトリガバッファ12の入力がハ
イレベルに確定すると、電子回路パッケージ101のパ
ッケージリセット信号はハイレベルとなり、リセットピ
ン23dを介して全電子回路パッケージ101〜10n
のバスアクセス抑止ピン23c、シュミットトリガバッ
ファ13出力がハイレベルとなり、バスアクセス抑止中
となる。
ボード20に対して確実に挿入されている状態から抜去
していくと、最初にパッケージ挿入状態検出ピン23f
が切離される。このとき、図4に示すように、初期段階
においては抜去電子回路パッケージ101のシュミット
トリガバッファ12の入力にチャタリングノイズが発生
するが、シュミットトリガバッファ12により除去さ
れ、パッケージリセット信号はロウレベルのままであ
る。その後、シュミットトリガバッファ12の入力がハ
イレベルに確定すると、電子回路パッケージ101のパ
ッケージリセット信号はハイレベルとなり、リセットピ
ン23dを介して全電子回路パッケージ101〜10n
のバスアクセス抑止ピン23c、シュミットトリガバッ
ファ13出力がハイレベルとなり、バスアクセス抑止中
となる。
【0051】次に、信号ピン23eが切離されると、初
期段階においてはバスにチャタリングノイズが発生する
が、このときノイズ発生の時間帯を包括する形で、全電
子回路パッケージ101〜10nのバスアクセス抑止中
であるため、バスに対する不正アクセスは起こらない。
期段階においてはバスにチャタリングノイズが発生する
が、このときノイズ発生の時間帯を包括する形で、全電
子回路パッケージ101〜10nのバスアクセス抑止中
であるため、バスに対する不正アクセスは起こらない。
【0052】続いて、Vccピン23b,バスアクセス
抑止ピン23c,リセットピン23dが切離されると、
初期段階においては電子回路パッケージ102〜10n
のバスアクセス抑止ピン23cにはチャタリングノイズ
が発生するが、シュミットトリガバッファ13により除
去され、バスアクセス抑止信号はハイレベルのままであ
る。
抑止ピン23c,リセットピン23dが切離されると、
初期段階においては電子回路パッケージ102〜10n
のバスアクセス抑止ピン23cにはチャタリングノイズ
が発生するが、シュミットトリガバッファ13により除
去され、バスアクセス抑止信号はハイレベルのままであ
る。
【0053】その後、抜去電子回路パッケージ101の
リセットピン23dがオープンとなるため、バックボー
ド20のプルダウン抵抗211によりパックパネル20
のOR回路22に対する抜去電子回路パッケージ101
からの入力がロウレベルに確定する。それに伴い、抜去
電子回路パッケージ101以外の電子回路パッケージ1
02〜10nのバスアクセス抑止ピン23c、シュミッ
トトリガバッファ13の出力はロウレベルとなり、バス
アクセス抑止状態が解除され、電子回路パッケージ10
1抜去後のバスの動作が可能となる。
リセットピン23dがオープンとなるため、バックボー
ド20のプルダウン抵抗211によりパックパネル20
のOR回路22に対する抜去電子回路パッケージ101
からの入力がロウレベルに確定する。それに伴い、抜去
電子回路パッケージ101以外の電子回路パッケージ1
02〜10nのバスアクセス抑止ピン23c、シュミッ
トトリガバッファ13の出力はロウレベルとなり、バス
アクセス抑止状態が解除され、電子回路パッケージ10
1抜去後のバスの動作が可能となる。
【0054】以上、本発明の一実施の形態について説明
したが、次に、本発明の他の実施の形態について説明す
る。
したが、次に、本発明の他の実施の形態について説明す
る。
【0055】第1に、図1に示された一実施の形態にお
けるプルアップ/プルダウンを逆にし、バックボード2
0のOR論理をAND論理にすることにより、負論理で
制御しても一実施の形態と同様の効果が得られる。
けるプルアップ/プルダウンを逆にし、バックボード2
0のOR論理をAND論理にすることにより、負論理で
制御しても一実施の形態と同様の効果が得られる。
【0056】第2に、一実施の形態においては、図2に
示すように、リセットピン23dにVcc(電源)ピン
23bと同じ長さのピンを使用しているが、Vccピン
23b以下で信号ピン23eより長ければ任意の長さが
可能である。また、バスアクセス抑止ピン23cに関し
ても、Vccピン23b以下で信号ピン23e以上の長
さのピンを使用しても同様の効果がある。
示すように、リセットピン23dにVcc(電源)ピン
23bと同じ長さのピンを使用しているが、Vccピン
23b以下で信号ピン23eより長ければ任意の長さが
可能である。また、バスアクセス抑止ピン23cに関し
ても、Vccピン23b以下で信号ピン23e以上の長
さのピンを使用しても同様の効果がある。
【0057】第3に、一実施の形態におけるバックボー
ド20のOR論理の部分(Vccピン23c、リセット
ピン23dに接続されている部分)を、図5に示すよう
に、オープンドレインバッファを使用した回路に置換え
ても同様の効果が得られる。この実施の形態において
は、図1におけるVccピン23cとリセットピン23
dとをバスアクセス制御ピン23gとして1つのピンに
統一し、リセット信号生成部11の出力をオープンドレ
インバッファ16の入力側に接続し、オープンドレイン
バッファ16の出力をシュミットトリガバッファ13の
入力側に接続するとともにバスアクセス制御ピン23g
にも接続している。そして、バスアクセス制御ピン23
gはバックボード20に設けられたオープンドレインバ
スに接続される。
ド20のOR論理の部分(Vccピン23c、リセット
ピン23dに接続されている部分)を、図5に示すよう
に、オープンドレインバッファを使用した回路に置換え
ても同様の効果が得られる。この実施の形態において
は、図1におけるVccピン23cとリセットピン23
dとをバスアクセス制御ピン23gとして1つのピンに
統一し、リセット信号生成部11の出力をオープンドレ
インバッファ16の入力側に接続し、オープンドレイン
バッファ16の出力をシュミットトリガバッファ13の
入力側に接続するとともにバスアクセス制御ピン23g
にも接続している。そして、バスアクセス制御ピン23
gはバックボード20に設けられたオープンドレインバ
スに接続される。
【0058】そして、このような構成において、リセッ
ト信号生成部11からハイレベルのリセット信号が出力
されると、自パッケージを初期状態にリセットし続ける
とともに、オープンドレインバッファ16,シュミット
トリガバッファ13を介したバスアクセス抑止信号がバ
ス制御部14に送られ、バス制御部14は自パッケージ
からのバスアクセスを抑止する。同時に、オープンドレ
インバッファ16を介したハイレベルのバスアクセス抑
止信号が、バスアクセス制御ピン23gを介してバック
ボード20に設けられたオープンドレインバスに入力さ
れ、他の電子回路パッケージに対してもバスアクセス抑
止信号が送られる。この実施の形態は、各電子回路パッ
ケージに対してコネクタピンが1ピン削減できるととも
に、バックボード20への論理部品の搭載が不要になる
という新たな効果を有する。
ト信号生成部11からハイレベルのリセット信号が出力
されると、自パッケージを初期状態にリセットし続ける
とともに、オープンドレインバッファ16,シュミット
トリガバッファ13を介したバスアクセス抑止信号がバ
ス制御部14に送られ、バス制御部14は自パッケージ
からのバスアクセスを抑止する。同時に、オープンドレ
インバッファ16を介したハイレベルのバスアクセス抑
止信号が、バスアクセス制御ピン23gを介してバック
ボード20に設けられたオープンドレインバスに入力さ
れ、他の電子回路パッケージに対してもバスアクセス抑
止信号が送られる。この実施の形態は、各電子回路パッ
ケージに対してコネクタピンが1ピン削減できるととも
に、バックボード20への論理部品の搭載が不要になる
という新たな効果を有する。
【0059】第4に、一実施の形態のシュミットトリガ
バッファ12を、通常バッファに置換えるとともに、そ
の出力がある一定時間同一レベルで安定したらそのレベ
ルを拾うような論理回路を追加することにより同様の効
果が得られる。
バッファ12を、通常バッファに置換えるとともに、そ
の出力がある一定時間同一レベルで安定したらそのレベ
ルを拾うような論理回路を追加することにより同様の効
果が得られる。
【0060】第5に、パッケージリセット信号とバスア
クセス抑止信号の送出時間は、バス信号ピン接続/切離
時のノイズ発生期間をガードするようなタイミングであ
れば、上述した一実施の形態に限定されない。
クセス抑止信号の送出時間は、バス信号ピン接続/切離
時のノイズ発生期間をガードするようなタイミングであ
れば、上述した一実施の形態に限定されない。
【0061】第6に、リセット信号生成部11は、論理
が同等であれば必ずしも図1の一実施の形態と同じ回路
である必要はない。
が同等であれば必ずしも図1の一実施の形態と同じ回路
である必要はない。
【0062】第7に、電子回路パッケージ101〜10
nは全て同じ回路である必要はなく、リセット信号生成
部,バスアクセス抑止信号を受信する回路等の本発明の
活線挿抜保護方式の構成要素の部分が同じであればよ
い。
nは全て同じ回路である必要はなく、リセット信号生成
部,バスアクセス抑止信号を受信する回路等の本発明の
活線挿抜保護方式の構成要素の部分が同じであればよ
い。
【0063】
【発明の効果】上述した本発明による第1の効果は、電
子回路パッケージの内部で自動的に挿入状態を検出し、
簡素な回路によりリセット信号を生成して他の全電子回
路パッケージにバスアクセス抑止信号を通知するように
したため、電子回路パッケージを制御するための複雑な
制御部や電源モジュールを別に設ける必要が無くなった
結果、コストを削減できるとともに、保守作業員による
挿抜開始,終了の指示も不要となった結果、作業ミスに
よる誤動作の発生を防止できるという点にある。
子回路パッケージの内部で自動的に挿入状態を検出し、
簡素な回路によりリセット信号を生成して他の全電子回
路パッケージにバスアクセス抑止信号を通知するように
したため、電子回路パッケージを制御するための複雑な
制御部や電源モジュールを別に設ける必要が無くなった
結果、コストを削減できるとともに、保守作業員による
挿抜開始,終了の指示も不要となった結果、作業ミスに
よる誤動作の発生を防止できるという点にある。
【0064】第2の効果は、電源ピンが入った後電子回
路パッケージが完全に挿入されるまでの間は該電子回路
パッケージをリセットし続けるようにしたため、信号ピ
ン接続時にチャタリングノイズが発生してもそれをトリ
ガとするような該電子回路パッケージの誤動作を抑止で
きることである。
路パッケージが完全に挿入されるまでの間は該電子回路
パッケージをリセットし続けるようにしたため、信号ピ
ン接続時にチャタリングノイズが発生してもそれをトリ
ガとするような該電子回路パッケージの誤動作を抑止で
きることである。
【図1】本発明の一実施の形態の構成を示すブロック図
である。
である。
【図2】コネクタピンの詳細を示す図である。
【図3】電子回路パッケージ挿入時の動作を示すタイム
チャートである。
チャートである。
【図4】電子回路パッケージ抜去時の動作を示すタイム
チャートである。
チャートである。
【図5】本発明の他の実施の形態の構成を示すブロック
図である。
図である。
【図6】第1の従来の技術の構成を示すブロック図であ
る。
る。
【図7】第2の従来の技術の構成を示すブロック図であ
る。
る。
【図8】第2の従来の技術におけるコネクタピンの詳細
を示す図である。
を示す図である。
11 リセット信号生成部 12,13 シュミットトリガバッファ 14 バス制御部 15, 抵抗 16 オープンドレインバッファ 101〜10n 電子回路パッケージ 20 バックボード 22 OR回路 23a GNDピン 23b Vccピン 23c バスアクセス抑止ピン 23d リセットピン 23e 信号ピン 23f パッケージ挿入状態検出ピン 23g バスアクセス制御ピン 211〜21n 抵抗
Claims (9)
- 【請求項1】 複数の電子回路パッケージがコネクタに
よりバックボードに装着される情報処理装置の活線挿抜
保護方式であって、各電子回路パッケージが挿抜中であ
ることを示すリセット信号を入力とし、前記リセット信
号により少なくともいずれかの電子回路パッケージが挿
抜中であった場合に、バスアクセスを禁止するバスアク
セス抑止信号を全ての電子回路パッケージに対して送出
するOR回路を前記バックボードに有することを特徴と
する活線挿抜保護方式。 - 【請求項2】 複数の電子回路パッケージがコネクタに
よりバックボードに装着される情報処理装置の活線挿抜
保護方式であって、 地気ピン,電源ピン/リセットピン/バスアクセス抑止
ピン,信号ピン,挿入状態検出ピンの順に長い4種類の
長さのピンを備えたコネクタと、 挿抜時における前記電源ピンと前記挿入状態検出ピンと
の挿抜時間差の間、自パッケージを初期状態にリセット
し続けるとともに、前記リセットピンを介して前記バッ
クボードにリセット信号を送る電子回路パッケージと、 前記リセット信号を入力とするOR回路を備え、少なく
ともいずれかの電子回路パッケージが挿抜中であった場
合に、バスアクセスを禁止するバスアクセス抑止信号を
全ての電子回路パッケージに対して前記バスアクセス抑
止ピンを介して送出するバックボードとを有することを
特徴とする活線挿抜保護方式。 - 【請求項3】 複数の電子回路パッケージがコネクタに
よりバックボードに装着される情報処理装置の活線挿抜
保護方式であって、地気ピン,電源ピン,リセットピン/バスアクセス抑止
ピン,信号ピン,挿入状態検出ピンの順に長い5種類の
長さのピンを備えたコネクタと、 挿抜時における前記電源ピンと前記挿入状態検出ピンと
の挿抜時間差の間、自パッケージを初期状態にリセット
し続けるとともに、前記リセットピンを介して前記バッ
クボードにリセット信号を送る電子回路パッケージと、 前記リセット信号を入力とするOR回路を備え、少なく
ともいずれかの電子回路パッケージが挿抜中であった場
合に、バスアクセスを禁止するバスアクセス抑止信号を
全ての電子回路パッケージに対して前記バスアクセス抑
止ピンを介して送出するバックボードとを有する ことを
特徴とする活線挿抜保護方式。 - 【請求項4】 前記電子回路パッケージにおけるリセッ
ト信号の生成は、前記挿入状態検出ピンを介して前記バ
ックボードからの地気を入力とし、前記入力に並列に抵
抗でプルアップされたシュミットトリガバッファを備え
たリセット信号生成部によって行い、挿抜時における前
記電源ピンと前記挿入状態検出ピンとの挿抜時間差の
間、前記リセット信号をハイレベルに生成することを特
徴とする請求項2または3記載の活線挿抜保護方式。 - 【請求項5】 前記電子回路パッケージにおけるリセッ
ト信号の生成は、前記挿入状態検出ピンを介して前記バ
ックボードからの電源を入力とし、前記入力に並列に抵
抗でプルダウンされたシュミットトリガバッファを備え
たリセット信号生成部によって行い、挿抜時における前
記電源ピンと前記挿入状態検出ピンとの挿抜時間差の
間、前記リセット信号をロウレベルに生成することを特
徴とする請求項2または3記載の活線挿抜保護方式。 - 【請求項6】 複数の電子回路パッケージがコネクタに
よりバックボードに装着される情報処理装置の活線挿抜
保護方式であって、 前記電子回路パッケージは、自パッケージの挿抜を前記
コネクタの特定ピン間の長さの差により検出してリセッ
ト信号を生成し、前記リセット信号により自パッケージ
を初期状態にリセットし続けるとともに前記バックボー
ドに送出するリセット信号生成部と、前記バックボード
からバスアクセス抑止信号を受けてバスに対するアクセ
ス動作を抑止するバス制御部とを有し、 前記バックボードは、前記バスと、前記電子回路パッケ
ージから送られるリセット信号を入力とし、少なくとも
いずれかの電子回路パッケージから前記リセット信号受
けた場合に全ての電子回路パッケージに対してバスアク
セス抑止信号を送出するOR回路を有することを特徴と
する活線挿抜保護方式。 - 【請求項7】 前記バックボードにおけるバスアクセス
抑止信号の生成は、各電子回路パッケージからの前記リ
セット信号を入力とし、さらに前記入力のそれぞれに抵
抗でプルダウンされた回路を並列に接続し、前記リセッ
ト信号のいずれかがハイレベルのときに、出力であるバ
スアクセス抑止信号をハイまたはロウレベルとするOR
回路によって行うことを特徴とする請求項2〜6のいず
れか1項記載の活線挿抜保護方式。 - 【請求項8】 前記バックボードにおけるバスアクセス
抑止信号の生成は、各電子回路パッケージからの前記リ
セット信号を入力とし、さらに前記入力のそれぞれに抵
抗でプルアップされた回路を並列に接続し、前記リセッ
ト信号のいずれかがロウレベルのときに、出力であるバ
スアクセス抑止信号をロウまたはハイレベルとするAN
D回路によって行うことを特徴とする請求項2〜6のい
ずれか1項記載の活線挿抜保護方式。 - 【請求項9】 複数の電子回路パッケージがコネクタに
よりバックボードに装着される情報処理装置の活線挿抜
保護方式であって、 前記コネクタは、地気ピン,電源ピン/バスアクセス制
御ピン,信号ピン,挿入状態検出ピンの順に長い4種類
の長さのピンを有し、 前記電子回路パッケージは、前記挿入状態検出ピンを介
して前記バックボードからの地気を入力とし、さらに前
記入力に並列に抵抗でプルアップされたシュミットトリ
ガバッファを備え、挿抜時における前記電源ピンと前記
挿入状態検出ピンとの挿抜時間差の間、前記シュミット
トリガバッファの出力としてハイレベルのリセット信号
を生成して自パッケージを初期状態にリセットし続ける
とともに、前記リセット信号をオープンドレインバッフ
ァに入力するリセット信号生成部と、前記バスアクセス
制御ピンを介して前記バックボードに前記ハイレベルの
リセット信号を送るオープンドレインバッファと、前記
バスアクセス制御ピンに接続され前記ハイレベルのリセ
ット信号によりバスアクセスを禁止するバス制御部とを
有し、 前記バックボードは、全ての電子回路パッケージに前記
バスアクセス制御ピンを介して接続されるプルアップさ
れたオープンドレインバスを有することを特徴とする活
線挿抜保護方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09136598A JP3270392B2 (ja) | 1998-04-03 | 1998-04-03 | 活線挿抜保護方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09136598A JP3270392B2 (ja) | 1998-04-03 | 1998-04-03 | 活線挿抜保護方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11288327A JPH11288327A (ja) | 1999-10-19 |
JP3270392B2 true JP3270392B2 (ja) | 2002-04-02 |
Family
ID=14024366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09136598A Expired - Fee Related JP3270392B2 (ja) | 1998-04-03 | 1998-04-03 | 活線挿抜保護方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3270392B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2297677C2 (ru) * | 2001-05-22 | 2007-04-20 | Конинклейке Филипс Электроникс Н.В. | Носитель записи для хранения цифрового продукта |
JP4615413B2 (ja) * | 2005-09-30 | 2011-01-19 | 富士通セミコンダクター株式会社 | 活線挿抜可能な電子機器システム |
JP4803757B2 (ja) * | 2008-06-02 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体処理装置 |
-
1998
- 1998-04-03 JP JP09136598A patent/JP3270392B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11288327A (ja) | 1999-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104317376B (zh) | 电缆内的电力分发 | |
EP1019796B1 (en) | Expansion port providing system power-down prior to connection of peripheral devices | |
JP2000056871A (ja) | Usbシステム用のemsエンハンスメント回路 | |
JP3052867B2 (ja) | 電源システム | |
EP1311958B1 (en) | Method and apparatus for removing and installing a computer system bus agent without powering down the computer system | |
JP3270392B2 (ja) | 活線挿抜保護方式 | |
CN201051664Y (zh) | 电源供应装置及设备 | |
US6988157B2 (en) | Hot insertion of a service processor card in a system | |
JP4615413B2 (ja) | 活線挿抜可能な電子機器システム | |
JPH08125361A (ja) | 活性挿抜可能なプリント基板 | |
KR101276840B1 (ko) | Usb 연결을 감지하는 usb 장치 | |
JP3157749B2 (ja) | 活線挿抜方式 | |
KR950004201B1 (ko) | 고장방지 시스템의 시스템 안전장치 및 그 방법 | |
JP3335171B2 (ja) | 電子装置 | |
JPH08256191A (ja) | データ処理装置 | |
JP2000010659A (ja) | 活線挿抜保護装置 | |
JPH0591659A (ja) | コネクタ接続状態監視システム | |
JPH04143817A (ja) | 活***換可能な交換モジュール | |
JPH0934594A (ja) | 情報処理装置 | |
KR100275570B1 (ko) | 오출력방지용 제어장치 | |
JP3769986B2 (ja) | 電子システム | |
KR20020012359A (ko) | 병렬버스 시스템의 오류 방지장치 | |
JP2002278913A (ja) | 情報処理システムおよびその制御方法 | |
JPH04107614A (ja) | 活線挿抜保護方式 | |
JPH06309243A (ja) | 共通伝送線路上の信号汚損防止装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011211 |
|
LAPS | Cancellation because of no payment of annual fees |